JP2001257237A - 半導体装置、その製造方法、実装装置及び実装方法並びにそれに用いられるフリップチップ実装用基板 - Google Patents
半導体装置、その製造方法、実装装置及び実装方法並びにそれに用いられるフリップチップ実装用基板Info
- Publication number
- JP2001257237A JP2001257237A JP2000066737A JP2000066737A JP2001257237A JP 2001257237 A JP2001257237 A JP 2001257237A JP 2000066737 A JP2000066737 A JP 2000066737A JP 2000066737 A JP2000066737 A JP 2000066737A JP 2001257237 A JP2001257237 A JP 2001257237A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- chip
- bump
- electrode
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Abstract
(57)【要約】
【課題】 フリップチップ実装が微細化されても半導体
チップと配線基板との接続信頼性を損なわない半導体装
置の実装構造を提供する。 【解決手段】 配線基板１上に配線基板電極２を形成
し、この配線基板電極２上にＡｇバンプ３を形成する。
次に、Ａｇバンプ３が形成されたＣｕの配線基板電極２
上にＮｉメッキ４を施した後、Ａｕメッキ５を施す。Ｎ
ｉ／Ａｕメッキ層４，５が表面に形成された前記Ａｇバ
ンプ３と半導体チップ８のＡｌからなるチップ電極７と
位置合わせをして熱圧着することにより半導体チップ８
を配線基板１上にフリップチップ実装する。
チップと配線基板との接続信頼性を損なわない半導体装
置の実装構造を提供する。 【解決手段】 配線基板１上に配線基板電極２を形成
し、この配線基板電極２上にＡｇバンプ３を形成する。
次に、Ａｇバンプ３が形成されたＣｕの配線基板電極２
上にＮｉメッキ４を施した後、Ａｕメッキ５を施す。Ｎ
ｉ／Ａｕメッキ層４，５が表面に形成された前記Ａｇバ
ンプ３と半導体チップ８のＡｌからなるチップ電極７と
位置合わせをして熱圧着することにより半導体チップ８
を配線基板１上にフリップチップ実装する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体チップを
配線基板上にフリップチップ実装してなる半導体装置、
その製造方法、実装装置及び実装方法並びにそれに用い
られるフリップチップ実装用基板に関する。
配線基板上にフリップチップ実装してなる半導体装置、
その製造方法、実装装置及び実装方法並びにそれに用い
られるフリップチップ実装用基板に関する。
【０００２】
【従来の技術】従来より、半導体チップを配線基板上に
実装する方法として、ワイヤボンディングによらず、半
導体チップ側にバンプを形成し、配線基板側にパッドを
形成して半導体チップを配線基板にフェースダウン方式
で直接実装すると同時にバンプとパッドとを接続するフ
リップチップ実装方法が知られている。
実装する方法として、ワイヤボンディングによらず、半
導体チップ側にバンプを形成し、配線基板側にパッドを
形成して半導体チップを配線基板にフェースダウン方式
で直接実装すると同時にバンプとパッドとを接続するフ
リップチップ実装方法が知られている。
【０００３】図１２に、従来のフリップチップ実装構造
を示す。同図（ａ）に示すように、半導体チップ１００
の表面には、Ａｌ等からなる複数のパッド１０１が形成
されており、これらのパッド１０１上にはＡｕ等からな
るボールバンプ１０２が形成されている。一方、配線基
板１０３の表面にも、例えばＣｕ等からなる複数のパッ
ド１０４が半導体チップ１００のパッド１０１に対向す
るように配置されている。配線基板１０３上に異方性導
電膜（ＡＣＦ）等の封止樹脂１０５を配置し、半導体チ
ップ１００のボールバンプ１０２がパッド１０４と対向
するように半導体チップ１００をフェースダウンさせて
加圧及び加熱することにより、ボールバンプ１０２とパ
ッド１０４とが接合され、半導体チップ１００のフリッ
プチップ実装が完了する。
を示す。同図（ａ）に示すように、半導体チップ１００
の表面には、Ａｌ等からなる複数のパッド１０１が形成
されており、これらのパッド１０１上にはＡｕ等からな
るボールバンプ１０２が形成されている。一方、配線基
板１０３の表面にも、例えばＣｕ等からなる複数のパッ
ド１０４が半導体チップ１００のパッド１０１に対向す
るように配置されている。配線基板１０３上に異方性導
電膜（ＡＣＦ）等の封止樹脂１０５を配置し、半導体チ
ップ１００のボールバンプ１０２がパッド１０４と対向
するように半導体チップ１００をフェースダウンさせて
加圧及び加熱することにより、ボールバンプ１０２とパ
ッド１０４とが接合され、半導体チップ１００のフリッ
プチップ実装が完了する。
【０００４】上述したボールバンプ１０２としては、パ
ッド１０１上に、例えばＣｒ−Ｃｕ−Ａｕの中間蒸着膜
を形成した後、Ｐｂ，Ｓｎ等を順次蒸着して、不活性雰
囲気中で加熱反応させて得られる共晶半田バンプを用い
ることがなされているが、蒸着法は、製造プロセスが煩
雑で製造コストがかかるという問題がある。この問題を
解決するため、半導体チップ１００のパッド１０１上に
Ａｕワイヤによるワイヤボールボンディングを施してＡ
ｕのボールバンプ１０２を形成する方式も用いられてい
る。
ッド１０１上に、例えばＣｒ−Ｃｕ−Ａｕの中間蒸着膜
を形成した後、Ｐｂ，Ｓｎ等を順次蒸着して、不活性雰
囲気中で加熱反応させて得られる共晶半田バンプを用い
ることがなされているが、蒸着法は、製造プロセスが煩
雑で製造コストがかかるという問題がある。この問題を
解決するため、半導体チップ１００のパッド１０１上に
Ａｕワイヤによるワイヤボールボンディングを施してＡ
ｕのボールバンプ１０２を形成する方式も用いられてい
る。
【０００５】また、図１２（ｂ）に示すように、配線基
板１０３側のパッド１０４に、例えばＡｇペースト等を
スクリーン印刷法により形成してこれをバンプ１０５と
する方式も提案されている。この方式は、上述した方式
よりも更に製造工程を簡略化でき、高さのバラツキなど
も少ないという利点がある。
板１０３側のパッド１０４に、例えばＡｇペースト等を
スクリーン印刷法により形成してこれをバンプ１０５と
する方式も提案されている。この方式は、上述した方式
よりも更に製造工程を簡略化でき、高さのバラツキなど
も少ないという利点がある。
【０００６】
【発明が解決しようとする課題】近年、半導体チップの
小型化、配線パターンの微細化が進み、配線基板と半導
体チップとの接続の信頼性向上が益々大きな課題となっ
てきた。これに対し、上述した従来例のうち、ワイヤボ
ールボンディングによる方法では、バンプの高さのバラ
ツキや配線基板のうねり等の影響で接続が不安定になっ
たり、チップそのものへのボンディング形成が困難にな
るという問題がある。
小型化、配線パターンの微細化が進み、配線基板と半導
体チップとの接続の信頼性向上が益々大きな課題となっ
てきた。これに対し、上述した従来例のうち、ワイヤボ
ールボンディングによる方法では、バンプの高さのバラ
ツキや配線基板のうねり等の影響で接続が不安定になっ
たり、チップそのものへのボンディング形成が困難にな
るという問題がある。
【０００７】また、Ａｇバンプをスクリーン印刷により
形成する方式では、ＡｇバンプとＡｌのパッドとの接合
部が高湿環境下で局部電池を形成し、電気化学的腐食を
起こして接続不良を発生させるという問題がある。
形成する方式では、ＡｇバンプとＡｌのパッドとの接合
部が高湿環境下で局部電池を形成し、電気化学的腐食を
起こして接続不良を発生させるという問題がある。
【０００８】この発明は、このような問題点に鑑みてな
されたもので、フリップチップ実装が微細化されても半
導体チップと配線基板との接続信頼性を損なわない半導
体装置、その製造方法及びそれに用いられるフリップチ
ップ実装用基板を提供することを第１の目的とする。こ
の発明は、また、フリップチップ実装の際に十分な接続
信頼性を確保することができる半導体装置の実装装置及
び実装方法を提供することを第２の目的とする。
されたもので、フリップチップ実装が微細化されても半
導体チップと配線基板との接続信頼性を損なわない半導
体装置、その製造方法及びそれに用いられるフリップチ
ップ実装用基板を提供することを第１の目的とする。こ
の発明は、また、フリップチップ実装の際に十分な接続
信頼性を確保することができる半導体装置の実装装置及
び実装方法を提供することを第２の目的とする。
【０００９】
【課題を解決するための手段】本発明に係る第１の半導
体装置は、配線基板と、この配線基板上にフリップチッ
プ方式により実装された半導体チップとを備えた半導体
装置において、前記配線基板上に形成された配線基板電
極と、この配線基板電極上に形成されたＡｇバンプと、
このＡｇバンプが形成された配線基板電極上に形成され
たＮｉ／Ａｕメッキ層と、前記半導体チップ上に形成さ
れた前記Ｎｉ／Ａｕメッキ層を介して前記Ａｇバンプと
接続されるＡｌからなるチップ電極とを備えてなること
を特徴とする。
体装置は、配線基板と、この配線基板上にフリップチッ
プ方式により実装された半導体チップとを備えた半導体
装置において、前記配線基板上に形成された配線基板電
極と、この配線基板電極上に形成されたＡｇバンプと、
このＡｇバンプが形成された配線基板電極上に形成され
たＮｉ／Ａｕメッキ層と、前記半導体チップ上に形成さ
れた前記Ｎｉ／Ａｕメッキ層を介して前記Ａｇバンプと
接続されるＡｌからなるチップ電極とを備えてなること
を特徴とする。
【００１０】また、この半導体装置に使用されるフリッ
プチップ実装用基板は、配線基板と、この配線基板上に
形成されたＣｕからなる配線基板電極と、この配線基板
電極上に形成されたＡｇバンプと、このＡｇバンプが形
成された配線基板電極上に形成されたＮｉ／Ａｕメッキ
層とを備えてなることを特徴とする。
プチップ実装用基板は、配線基板と、この配線基板上に
形成されたＣｕからなる配線基板電極と、この配線基板
電極上に形成されたＡｇバンプと、このＡｇバンプが形
成された配線基板電極上に形成されたＮｉ／Ａｕメッキ
層とを備えてなることを特徴とする。
【００１１】また、本発明に係る第１の半導体装置の製
造方法は、配線基板上に配線基板電極を形成する工程
と、この工程で形成された配線基板電極上にＡｇバンプ
を形成する工程と、この工程でＡｇバンプが形成された
Ｃｕの配線基板電極上にＮｉメッキを施した後、Ａｕメ
ッキを施す工程と、前記Ｎｉ／Ａｕメッキ層が表面に形
成された前記Ａｇバンプと半導体チップのＡｌからなる
チップ電極とを位置合わせして熱圧着することにより前
記半導体チップを前記配線基板上にフリップチップ実装
する工程とを備えてなることを特徴とする。
造方法は、配線基板上に配線基板電極を形成する工程
と、この工程で形成された配線基板電極上にＡｇバンプ
を形成する工程と、この工程でＡｇバンプが形成された
Ｃｕの配線基板電極上にＮｉメッキを施した後、Ａｕメ
ッキを施す工程と、前記Ｎｉ／Ａｕメッキ層が表面に形
成された前記Ａｇバンプと半導体チップのＡｌからなる
チップ電極とを位置合わせして熱圧着することにより前
記半導体チップを前記配線基板上にフリップチップ実装
する工程とを備えてなることを特徴とする。
【００１２】この発明によれば、ＡｇバンプはＮｉ／Ａ
ｕメッキ層を介してＡｌチップ電極と接触することにな
るので、電池反応を抑制することができ、経時的な信頼
性を高めることができる。しかも、配線基板上にＣｕの
配線基板電極を形成する工程に続けてＡｇバンプを形成
し、続いてＮｉ／Ａｕメッキ層を形成するようにしてい
るので、従来の工程を殆ど変更せずに、しかもＣｕ電極
が酸化する前にＡｇバンプを形成し、表面をメッキする
ことができるので、電極の酸化防止にも有効である。な
お、ここでＡｇバンプは、例えばＡｇペーストをスクリ
ーン印刷することによって形成されたものである。ま
た、Ｎｉメッキ層の厚さは、望ましくは３μｍ〜５μｍ
であり、Ａｕメッキ層の厚さは、望ましくは０．０３μ
ｍ以上である。
ｕメッキ層を介してＡｌチップ電極と接触することにな
るので、電池反応を抑制することができ、経時的な信頼
性を高めることができる。しかも、配線基板上にＣｕの
配線基板電極を形成する工程に続けてＡｇバンプを形成
し、続いてＮｉ／Ａｕメッキ層を形成するようにしてい
るので、従来の工程を殆ど変更せずに、しかもＣｕ電極
が酸化する前にＡｇバンプを形成し、表面をメッキする
ことができるので、電極の酸化防止にも有効である。な
お、ここでＡｇバンプは、例えばＡｇペーストをスクリ
ーン印刷することによって形成されたものである。ま
た、Ｎｉメッキ層の厚さは、望ましくは３μｍ〜５μｍ
であり、Ａｕメッキ層の厚さは、望ましくは０．０３μ
ｍ以上である。
【００１３】本発明に係る第２の半導体装置は、配線基
板と、この配線基板上にフリップチップ方式により実装
された半導体チップとを備えた半導体装置において、前
記配線基板上に形成された配線基板電極と、この配線基
板電極上に形成された第１のバンプと、前記半導体チッ
プ上に形成されたチップ電極と、このチップ電極上に形
成されて前記第１のバンプと接触する、前記第１のバン
プと異なる硬度の第２のバンプとを備えてなることを特
徴とする。
板と、この配線基板上にフリップチップ方式により実装
された半導体チップとを備えた半導体装置において、前
記配線基板上に形成された配線基板電極と、この配線基
板電極上に形成された第１のバンプと、前記半導体チッ
プ上に形成されたチップ電極と、このチップ電極上に形
成されて前記第１のバンプと接触する、前記第１のバン
プと異なる硬度の第２のバンプとを備えてなることを特
徴とする。
【００１４】また、本発明に係る第２の半導体装置の製
造方法は、配線基板上に形成された配線基板電極上に第
１のバンプを形成する工程と、半導体チップ上に形成さ
れたチップ電極上に前記第１のバンプとは硬度の異なる
第２のバンプを形成する工程と、前記第１のバンプと第
２のバンプとを位置合わせして熱圧着することにより前
記第１及び第２のバンプの一方を他方に食い込ませて接
続を確保することで前記半導体チップを前記配線基板上
にフリップチップ実装する工程とを備えてなることを特
徴とする。
造方法は、配線基板上に形成された配線基板電極上に第
１のバンプを形成する工程と、半導体チップ上に形成さ
れたチップ電極上に前記第１のバンプとは硬度の異なる
第２のバンプを形成する工程と、前記第１のバンプと第
２のバンプとを位置合わせして熱圧着することにより前
記第１及び第２のバンプの一方を他方に食い込ませて接
続を確保することで前記半導体チップを前記配線基板上
にフリップチップ実装する工程とを備えてなることを特
徴とする。
【００１５】本発明によれば、配線基板電極上及びチッ
プ電極上にそれぞれ第１及び第２のバンプが形成され、
且つ第１及び第２のバンプは、その硬度が互いに異なっ
ていて、圧着時に一方が他方に食い込むようにして両者
が接続されるので、バンプの高さに多少のバラツキがあ
ったり、配線基板に多少のうねりが生じていたとして
も、両バンプが食い込むことにより、これらを吸収する
ことができ、より確実な接触が可能である。なお、ここ
で第１及び第２のバンプは、好適にはＡｕバンプであ
る。また、第１及び第２のバンプは、硬度の低い方のバ
ンプが硬度の高い方のバンプよりも大きく形成されてい
ることが望ましい。バンプをこのように形成しておく
と、硬い方のバンプが軟らかい方のバンプに食い込ん
で、確実な接続が得られるからである。
プ電極上にそれぞれ第１及び第２のバンプが形成され、
且つ第１及び第２のバンプは、その硬度が互いに異なっ
ていて、圧着時に一方が他方に食い込むようにして両者
が接続されるので、バンプの高さに多少のバラツキがあ
ったり、配線基板に多少のうねりが生じていたとして
も、両バンプが食い込むことにより、これらを吸収する
ことができ、より確実な接触が可能である。なお、ここ
で第１及び第２のバンプは、好適にはＡｕバンプであ
る。また、第１及び第２のバンプは、硬度の低い方のバ
ンプが硬度の高い方のバンプよりも大きく形成されてい
ることが望ましい。バンプをこのように形成しておく
と、硬い方のバンプが軟らかい方のバンプに食い込ん
で、確実な接続が得られるからである。
【００１６】本発明に係る第３の半導体装置は、配線基
板と、この配線基板上にフリップチップ方式により実装
された半導体チップとを備えた半導体装置において、前
記配線基板上に形成された配線基板電極と、前記半導体
チップ上に形成されたチップ電極と、前記配線基板電極
又はチップ電極にワイヤボールボンディング法により形
成されると共にワイヤボールを前記電極に接続後、ワイ
ヤを引きちぎることにより先端を尖らせて形成されたバ
ンプとを備え、前記バンプが前記配線基板電極又はチッ
プ電極と圧着されることにより前記配線基板上に前記半
導体チップがフリップチップ実装されてなることを特徴
とする。
板と、この配線基板上にフリップチップ方式により実装
された半導体チップとを備えた半導体装置において、前
記配線基板上に形成された配線基板電極と、前記半導体
チップ上に形成されたチップ電極と、前記配線基板電極
又はチップ電極にワイヤボールボンディング法により形
成されると共にワイヤボールを前記電極に接続後、ワイ
ヤを引きちぎることにより先端を尖らせて形成されたバ
ンプとを備え、前記バンプが前記配線基板電極又はチッ
プ電極と圧着されることにより前記配線基板上に前記半
導体チップがフリップチップ実装されてなることを特徴
とする。
【００１７】また、本発明に係る第３の半導体装置の製
造方法は、配線基板上に形成された配線基板電極上又は
半導体チップ上に形成されたチップ電極上にワイヤボー
ルボンディング法によりワイヤボールを接続後、ワイヤ
を引きちぎることにより先端を尖らせてバンプを形成す
る工程と、この工程で形成されたバンプを介して前記配
線基板上に前記半導体チップをフリップチップ実装する
工程とを備えてなることを特徴とする。
造方法は、配線基板上に形成された配線基板電極上又は
半導体チップ上に形成されたチップ電極上にワイヤボー
ルボンディング法によりワイヤボールを接続後、ワイヤ
を引きちぎることにより先端を尖らせてバンプを形成す
る工程と、この工程で形成されたバンプを介して前記配
線基板上に前記半導体チップをフリップチップ実装する
工程とを備えてなることを特徴とする。
【００１８】なお、前記バンプは、例えば前記配線基板
と半導体チップとの圧着時に、前記配線基板のうねりの
量を吸収して前記配線基板電極と前記チップ電極とが確
実に接続可能な高さに設定されている。
と半導体チップとの圧着時に、前記配線基板のうねりの
量を吸収して前記配線基板電極と前記チップ電極とが確
実に接続可能な高さに設定されている。
【００１９】この発明によれば、バンプの高さに多少の
バラツキがあったり、配線基板に多少のうねりが生じて
いたとしても、バンプの先端が尖ってある程度の高さを
有するので、半導体チップと配線基板との圧着時にバン
プの先端が確実に他方の電極に接触して導通を図ること
ができる。また、このように、バンプの先端が尖ってい
ると、前記配線基板と前記半導体チップとを接着する封
止樹脂として、通常の絶縁樹脂を使用した場合でも、樹
脂を確実に突き破って他方の電極に確実に接触する。こ
れにより、異方性導電膜や異方性導電ペースト等の高価
な封止樹脂を使用しなくても、接続安定性が確保され、
コスト低減を図ることもできる。
バラツキがあったり、配線基板に多少のうねりが生じて
いたとしても、バンプの先端が尖ってある程度の高さを
有するので、半導体チップと配線基板との圧着時にバン
プの先端が確実に他方の電極に接触して導通を図ること
ができる。また、このように、バンプの先端が尖ってい
ると、前記配線基板と前記半導体チップとを接着する封
止樹脂として、通常の絶縁樹脂を使用した場合でも、樹
脂を確実に突き破って他方の電極に確実に接触する。こ
れにより、異方性導電膜や異方性導電ペースト等の高価
な封止樹脂を使用しなくても、接続安定性が確保され、
コスト低減を図ることもできる。
【００２０】本発明に係る第４の半導体装置は、配線基
板と、この配線基板上にフリップチップ方式により実装
された半導体チップとを備えた半導体装置において、前
記配線基板上に形成された配線基板電極と、前記半導体
チップ上に形成されたチップ電極と、前記配線基板電極
にワイヤボールボンディング法により形成されたバンプ
とを備え、前記バンプが前記チップ電極と圧着されるこ
とにより前記配線基板上に前記半導体チップがフリップ
チップ実装されてなることを特徴とする。
板と、この配線基板上にフリップチップ方式により実装
された半導体チップとを備えた半導体装置において、前
記配線基板上に形成された配線基板電極と、前記半導体
チップ上に形成されたチップ電極と、前記配線基板電極
にワイヤボールボンディング法により形成されたバンプ
とを備え、前記バンプが前記チップ電極と圧着されるこ
とにより前記配線基板上に前記半導体チップがフリップ
チップ実装されてなることを特徴とする。
【００２１】本発明に係る第４の半導体装置の製造方法
は、配線基板上に形成された配線基板電極上にワイヤボ
ールボンディング法によりバンプを形成する工程と、こ
の工程で形成されたバンプを介して前記配線基板上に前
記半導体チップをフリップチップ実装する工程とを備え
てなることを特徴とする。
は、配線基板上に形成された配線基板電極上にワイヤボ
ールボンディング法によりバンプを形成する工程と、こ
の工程で形成されたバンプを介して前記配線基板上に前
記半導体チップをフリップチップ実装する工程とを備え
てなることを特徴とする。
【００２２】本発明によれば、半導体チップが小型化し
て、そのハンドリングの困難性が増大した場合でも、ま
た、半導体チップが例えばＧａＡｓチップのように、衝
撃に弱いチップである場合でも、ワイヤボールボンディ
ングによるバンプの形成は、配線基板側に対して行うの
で、製造工程が簡略化され、製品歩留まりも向上する。
て、そのハンドリングの困難性が増大した場合でも、ま
た、半導体チップが例えばＧａＡｓチップのように、衝
撃に弱いチップである場合でも、ワイヤボールボンディ
ングによるバンプの形成は、配線基板側に対して行うの
で、製造工程が簡略化され、製品歩留まりも向上する。
【００２３】なお、上述したワイヤボールボンディング
によるバンプは、好ましくはＡｕバンプである。また、
以上の半導体装置の配線基板と半導体チップとは、好適
には、異方性導電フィルム、異方性導電ぺースト及び絶
縁樹脂のうちの一つを塗布、貼付又は充填することによ
り接着されている。
によるバンプは、好ましくはＡｕバンプである。また、
以上の半導体装置の配線基板と半導体チップとは、好適
には、異方性導電フィルム、異方性導電ぺースト及び絶
縁樹脂のうちの一つを塗布、貼付又は充填することによ
り接着されている。
【００２４】本発明に係る半導体装置の実装装置は、配
線基板上に半導体チップをフリップチップ実装する際の
半導体チップの実装装置であって、前記半導体チップを
支持するチップ支持ヘッドと、Ｘ線を発生させてこれを
前記配線基板の裏面から照射するＸ線発生装置と、この
Ｘ線発生装置で発生されて前記配線基板及び前記チップ
支持ヘッドに支持された半導体チップを透過したＸ線を
撮像するＸ線カメラと、このＸ線カメラで撮像された前
記配線基板及び半導体チップの透過像から前記配線基板
上に形成された配線基板電極と前記半導体チップ上に形
成されたチップ電極とを位置合わせして前記半導体チッ
プを前記配線基板上にフリップチップ実装する位置合わ
せ実装処理部とを備えたことを特徴とする。
線基板上に半導体チップをフリップチップ実装する際の
半導体チップの実装装置であって、前記半導体チップを
支持するチップ支持ヘッドと、Ｘ線を発生させてこれを
前記配線基板の裏面から照射するＸ線発生装置と、この
Ｘ線発生装置で発生されて前記配線基板及び前記チップ
支持ヘッドに支持された半導体チップを透過したＸ線を
撮像するＸ線カメラと、このＸ線カメラで撮像された前
記配線基板及び半導体チップの透過像から前記配線基板
上に形成された配線基板電極と前記半導体チップ上に形
成されたチップ電極とを位置合わせして前記半導体チッ
プを前記配線基板上にフリップチップ実装する位置合わ
せ実装処理部とを備えたことを特徴とする。
【００２５】また、本発明に係る半導体装置の実装方法
は、配線基板上に半導体チップをフリップチップ実装す
る際の半導体チップの実装方法であって、前記半導体チ
ップをチップ支持ヘッドで支持させて、前記配線基板上
に移動させる工程と、Ｘ線を発生させてこれを前記配線
基板の裏面から照射する工程と、この工程により発生さ
れて前記配線基板及び前記チップ支持ヘッドに支持され
た半導体チップを透過したＸ線を撮像する工程と、撮像
された前記配線基板及び半導体チップの透過像から前記
配線基板上に形成された配線基板電極と前記半導体チッ
プ上に形成されたチップ電極とを位置合わせする工程
と、この工程で前記配線基板上に位置合わせされた前記
半導体チップを前記配線基板上にフリップチップ実装す
る工程とを備えたことを特徴とする。
は、配線基板上に半導体チップをフリップチップ実装す
る際の半導体チップの実装方法であって、前記半導体チ
ップをチップ支持ヘッドで支持させて、前記配線基板上
に移動させる工程と、Ｘ線を発生させてこれを前記配線
基板の裏面から照射する工程と、この工程により発生さ
れて前記配線基板及び前記チップ支持ヘッドに支持され
た半導体チップを透過したＸ線を撮像する工程と、撮像
された前記配線基板及び半導体チップの透過像から前記
配線基板上に形成された配線基板電極と前記半導体チッ
プ上に形成されたチップ電極とを位置合わせする工程
と、この工程で前記配線基板上に位置合わせされた前記
半導体チップを前記配線基板上にフリップチップ実装す
る工程とを備えたことを特徴とする。
【００２６】この発明の半導体装置の実装装置及び実装
方法によれば、Ｘ線を使用して半導体チップ又は配線基
板上の少なくとも一方に形成されたバンプや各電極等の
透過像を得、この透過像を参照して位置合せを行いなが
ら半導体チップを配線基板上に実装することができるた
め、バンプの位置誤差や実装位置ズレ等の補正すること
が可能となり実装精度が向上すると共に、Ｘ線による半
導体チップの配線基板の配線パターンや実装状態の検査
も同時に行うことができるので、検査作業を簡略化する
と同時に、製品の信頼性をより高めることができる。
方法によれば、Ｘ線を使用して半導体チップ又は配線基
板上の少なくとも一方に形成されたバンプや各電極等の
透過像を得、この透過像を参照して位置合せを行いなが
ら半導体チップを配線基板上に実装することができるた
め、バンプの位置誤差や実装位置ズレ等の補正すること
が可能となり実装精度が向上すると共に、Ｘ線による半
導体チップの配線基板の配線パターンや実装状態の検査
も同時に行うことができるので、検査作業を簡略化する
と同時に、製品の信頼性をより高めることができる。
【００２７】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。図１は、本発明の第１
の実施形態に係る半導体装置を製造工程順に示した断面
図、図２は、この半導体装置の製造工程を示すフローチ
ャートである。先ず、図１（ａ）に示すように、配線基
板１上に、Ｃｕからなる所定の導電パターンと共に導電
パッド（配線基板電極）２を形成する（Ｓ１）。続いて
図１（ｂ）に示すように、導電パッド２上にＡｇペース
トをスクリーン印刷して、硬化させることにより凸形状
のＡｇバンプ３を形成する（Ｓ２）。次に、図１（ｃ）
に示すように、Ａｇバンプ３が形成された導電パッド２
にＮｉメッキを施してＮｉメッキ層４を形成し、続いて
その上にＡｕメッキを施してＡｕメッキ層５を形成する
（Ｓ３）。Ｎｉメッキ層４の厚みは、好適には３μｍ〜
５μｍであり、Ａｕメッキ層５の厚みは、好適には０．
０３μｍ以上である。なお、これらの工程は、一連のフ
リップチップ実装用基板の製造工程として連続的に行わ
れることが望ましい。これにより、Ａｇバンプ３の形成
と、Ｃｕの導電パッド２に対する表面酸化防止処理とを
同時に実現できるからである。
の実施の形態について説明する。図１は、本発明の第１
の実施形態に係る半導体装置を製造工程順に示した断面
図、図２は、この半導体装置の製造工程を示すフローチ
ャートである。先ず、図１（ａ）に示すように、配線基
板１上に、Ｃｕからなる所定の導電パターンと共に導電
パッド（配線基板電極）２を形成する（Ｓ１）。続いて
図１（ｂ）に示すように、導電パッド２上にＡｇペース
トをスクリーン印刷して、硬化させることにより凸形状
のＡｇバンプ３を形成する（Ｓ２）。次に、図１（ｃ）
に示すように、Ａｇバンプ３が形成された導電パッド２
にＮｉメッキを施してＮｉメッキ層４を形成し、続いて
その上にＡｕメッキを施してＡｕメッキ層５を形成する
（Ｓ３）。Ｎｉメッキ層４の厚みは、好適には３μｍ〜
５μｍであり、Ａｕメッキ層５の厚みは、好適には０．
０３μｍ以上である。なお、これらの工程は、一連のフ
リップチップ実装用基板の製造工程として連続的に行わ
れることが望ましい。これにより、Ａｇバンプ３の形成
と、Ｃｕの導電パッド２に対する表面酸化防止処理とを
同時に実現できるからである。
【００２８】このようにして得られたフリップチップ実
装用基板に対して、次に図１（ｄ）に示すように、異方
性導電膜（ＡＣＦ：Anisotropic Conductive Film）又
は異方性導電ペースト（ＡＣＰ：Anisotropic Conducti
ve Paste）からなる封止樹脂６を貼付又は塗布する（Ｓ
４）。そして、図１（ｅ）に示すように、別途工程でＡ
ｌ製の導電パッド（チップ電極）７が形成された半導体
チップ８を、Ａｇバンプ３と導電パッド７とが一致する
ように位置合わせして熱圧着することにより、半導体装
置が完成する（Ｓ５）。
装用基板に対して、次に図１（ｄ）に示すように、異方
性導電膜（ＡＣＦ：Anisotropic Conductive Film）又
は異方性導電ペースト（ＡＣＰ：Anisotropic Conducti
ve Paste）からなる封止樹脂６を貼付又は塗布する（Ｓ
４）。そして、図１（ｅ）に示すように、別途工程でＡ
ｌ製の導電パッド（チップ電極）７が形成された半導体
チップ８を、Ａｇバンプ３と導電パッド７とが一致する
ように位置合わせして熱圧着することにより、半導体装
置が完成する（Ｓ５）。
【００２９】この第１の実施形態の半導体装置及びその
製造方法によれば、導電パッド２上にＡｇバンプ３を形
成したのち、Ｎｉメッキ層４を下地層としてＡｕメッキ
層５を形成し、半導体チップ８側の導電パッド７とを接
続するようにしているので、簡易且つ安価に腐食等を防
止することができ、接続信頼性を向上させることができ
る。そのことを証明するために、本発明者は半導体装置
の高温高湿放置試験を行い、抵抗値の変化の様子を測定
した。その結果を図３に示す。
製造方法によれば、導電パッド２上にＡｇバンプ３を形
成したのち、Ｎｉメッキ層４を下地層としてＡｕメッキ
層５を形成し、半導体チップ８側の導電パッド７とを接
続するようにしているので、簡易且つ安価に腐食等を防
止することができ、接続信頼性を向上させることができ
る。そのことを証明するために、本発明者は半導体装置
の高温高湿放置試験を行い、抵抗値の変化の様子を測定
した。その結果を図３に示す。
【００３０】図３（ａ）に示すように、半導体チップ８
側の導電パッド７とＡｇバンプ３を直接接続した場合の
試験結果によれば、試験開始から５００時間経過時位ま
でを目処に抵抗値は増え続け（約５０ｍΩ→約８００ｍ
Ω）、腐食等が急激に進行することが分かり、その後も
徐々にではあるが腐食し続け、接続信頼性が著しく損な
われるということが判明した。一方、図３（ｂ）に示す
ように、Ａｇバンプ３にＮｉメッキ層４及びＡｕメッキ
層５を形成してから接続した場合の試験結果によれば、
抵抗値は試験開始から１０００時間を経過しても約１０
０ｍΩ以下であり、腐食等による影響を受けにくいこと
が判明した。また、その後も非常に緩やかにしか抵抗値
が増えないため、その差は歴然としたものであり、この
半導体装置及びその製造方法によれば腐食等を防止し接
続信頼性を向上することが確認された。
側の導電パッド７とＡｇバンプ３を直接接続した場合の
試験結果によれば、試験開始から５００時間経過時位ま
でを目処に抵抗値は増え続け（約５０ｍΩ→約８００ｍ
Ω）、腐食等が急激に進行することが分かり、その後も
徐々にではあるが腐食し続け、接続信頼性が著しく損な
われるということが判明した。一方、図３（ｂ）に示す
ように、Ａｇバンプ３にＮｉメッキ層４及びＡｕメッキ
層５を形成してから接続した場合の試験結果によれば、
抵抗値は試験開始から１０００時間を経過しても約１０
０ｍΩ以下であり、腐食等による影響を受けにくいこと
が判明した。また、その後も非常に緩やかにしか抵抗値
が増えないため、その差は歴然としたものであり、この
半導体装置及びその製造方法によれば腐食等を防止し接
続信頼性を向上することが確認された。
【００３１】図４は、本発明の第２の実施形態に係る半
導体装置を示す断面図である。図４（ａ）に示す実施形
態では、配線基板１１上に形成された導電パッド１２側
にＡｕワイヤからなる第１のボールバンプ１３が形成さ
れ、半導体チップ１４上に形成された導電パッド１５側
にＡｕワイヤからなる第２のボールバンプ１６が形成さ
れ、配線基板１１と半導体チップ１４とが、ＡＣＦ、Ａ
ＣＰ等の封止樹脂１７によって接着されている。第１の
ボールバンプ１３の硬度は、第２のボールバンプ１６の
硬度よりも低く、第１のボールバンプ１３の大きさは、
第２ボールバンプ１６よりも大きく設定されている。
導体装置を示す断面図である。図４（ａ）に示す実施形
態では、配線基板１１上に形成された導電パッド１２側
にＡｕワイヤからなる第１のボールバンプ１３が形成さ
れ、半導体チップ１４上に形成された導電パッド１５側
にＡｕワイヤからなる第２のボールバンプ１６が形成さ
れ、配線基板１１と半導体チップ１４とが、ＡＣＦ、Ａ
ＣＰ等の封止樹脂１７によって接着されている。第１の
ボールバンプ１３の硬度は、第２のボールバンプ１６の
硬度よりも低く、第１のボールバンプ１３の大きさは、
第２ボールバンプ１６よりも大きく設定されている。
【００３２】この実施形態によれば、硬度の低い第１の
ボールバンプ１３が硬度の高い第２のボールバンプ１６
に食い込まれることで、バンプの高さのバラツキや基板
の反りを吸収して確実な接続が得られる。第１のボール
バンプ１３としては、例えば田中電子工業（株）製ＦＡ
タイプ（硬さ：５４Ｈｖ，φ１００μｍ）のＡｕワイヤ
を使用し、第２のボールバンプ１６としては、同じくＧ
Ｂタイプ（硬さ：７３Ｈｖ，φ７０μｍ）のＡｕワイヤ
を使用することができる。
ボールバンプ１３が硬度の高い第２のボールバンプ１６
に食い込まれることで、バンプの高さのバラツキや基板
の反りを吸収して確実な接続が得られる。第１のボール
バンプ１３としては、例えば田中電子工業（株）製ＦＡ
タイプ（硬さ：５４Ｈｖ，φ１００μｍ）のＡｕワイヤ
を使用し、第２のボールバンプ１６としては、同じくＧ
Ｂタイプ（硬さ：７３Ｈｖ，φ７０μｍ）のＡｕワイヤ
を使用することができる。
【００３３】図４（ｂ）は、配線基板１１側の第１のボ
ールバンプ１８を高い硬度で小さく形成し、半導体チッ
プ１４側の第２のボールバンプ１９を低い硬度で大きく
形成した例である。この例でも、同図（ｃ）に示すよう
に、配線基板１１と半導体チップ１４とを熱圧着したと
きに、第１のボールバンプ１８が第２のボールバンプ１
９側に食い込むので、バンプの高さのバラツキや基板の
反りを吸収して確実な接続が得られる。
ールバンプ１８を高い硬度で小さく形成し、半導体チッ
プ１４側の第２のボールバンプ１９を低い硬度で大きく
形成した例である。この例でも、同図（ｃ）に示すよう
に、配線基板１１と半導体チップ１４とを熱圧着したと
きに、第１のボールバンプ１８が第２のボールバンプ１
９側に食い込むので、バンプの高さのバラツキや基板の
反りを吸収して確実な接続が得られる。
【００３４】図５は、本発明の第３の実施形態に係る半
導体装置を製造工程順に示す断面図である。この実施形
態では、同図（ａ）に示すように、配線基板２１に導電
パッド２２を形成すると共に、半導体チップ２３の導電
パッド２４にワイヤボールボンディング法によりバンプ
２５を形成する。但し、バンプ２５はその形状に特徴が
ある。この実施形態では、ボンディング時にＡｕワイヤ
を引きちぎってバンプ２５を形成する。このため、先端
が尖った形状となっている。次に同図（ｂ）に示すよう
に、配線基板２１の導電パッド２２上にＡＣＦ２６を貼
り付ける。そして、同図（ｃ）に示すように、配線基板
２１に半導体チップ２３を熱圧着により実装してバンプ
２５と導電パッド２２とを接続する。
導体装置を製造工程順に示す断面図である。この実施形
態では、同図（ａ）に示すように、配線基板２１に導電
パッド２２を形成すると共に、半導体チップ２３の導電
パッド２４にワイヤボールボンディング法によりバンプ
２５を形成する。但し、バンプ２５はその形状に特徴が
ある。この実施形態では、ボンディング時にＡｕワイヤ
を引きちぎってバンプ２５を形成する。このため、先端
が尖った形状となっている。次に同図（ｂ）に示すよう
に、配線基板２１の導電パッド２２上にＡＣＦ２６を貼
り付ける。そして、同図（ｃ）に示すように、配線基板
２１に半導体チップ２３を熱圧着により実装してバンプ
２５と導電パッド２２とを接続する。
【００３５】図６には、実際に下記表１の条件にて形成
されたバンプ２５の形状が拡大表示されている。
されたバンプ２５の形状が拡大表示されている。
【００３６】
【表１】
【００３７】なお、このバンプ２５は、松下電器製ＳＴ
Ｂボンダを使用して、日鉄マイクロメタル製Ｔ３ ２５
μｍのＡｕワイヤを使用した。バンプ２５の基端部の球
状部の径は６５±５μｍ、高さは８０μｍであった。
Ｂボンダを使用して、日鉄マイクロメタル製Ｔ３ ２５
μｍのＡｕワイヤを使用した。バンプ２５の基端部の球
状部の径は６５±５μｍ、高さは８０μｍであった。
【００３８】この実施形態によれば、バンプ２５の形状
は、本発明者の実験により得られたもので先端部と球状
部とを有し、先端部は尖っておりある程度の高さもある
ため、バンプ２５自体の高さや配線基板、半導体チップ
の製品精度に多少のバラツキがあっても接続側の電極に
十分接触し導通を得ることができる。また、先端部が尖
っていることで、配線基板と半導体チップとを接着する
封止樹脂を突き破り確実に接続することができる。従っ
て、通常の絶縁フィルムや絶縁ペーストを使用しても導
通を得ることができるため、異方性導電フィルム等の高
価な絶縁樹脂を使用する必要がなく、生産コストを抑え
ることができる。更に、例えば高価な異方性導電フィル
ム等を使用した場合でも、図７に示すパッドとバンプと
の接続部分の断面図からも分かるように、バンプの先端
部が潰れる際に導電粒子を抱き込んで接続されるため、
より確実な導通を得ることができ接続信頼性を向上する
ことができる。ちなみに、図８に示すように、従来のバ
ンプ２５´の形状は先端部が潰された形状であった。こ
れはバンプ先端が平坦である方がＡＣＦの導電粒子がよ
り捕捉し易いと考えられたためであるが、このために製
品精度のバラツキ等を吸収して接続性を得ることが困難
であった。また、封止樹脂の厚さや種類等により接続安
定性にかなり影響を受けていた。更に、先端部を潰して
接続面の面積を拡大し接続性を向上させようとしても、
例えば異方性導電フィルム等の導電粒子は接続の際に接
続面から離れてしまい、却って接続性を落としてしまう
傾向にあるということも分かってきた。この実施例に係
るバンプ２５は、これら従来の問題点を全てコストの上
昇を伴わずに解決することが可能なものである。
は、本発明者の実験により得られたもので先端部と球状
部とを有し、先端部は尖っておりある程度の高さもある
ため、バンプ２５自体の高さや配線基板、半導体チップ
の製品精度に多少のバラツキがあっても接続側の電極に
十分接触し導通を得ることができる。また、先端部が尖
っていることで、配線基板と半導体チップとを接着する
封止樹脂を突き破り確実に接続することができる。従っ
て、通常の絶縁フィルムや絶縁ペーストを使用しても導
通を得ることができるため、異方性導電フィルム等の高
価な絶縁樹脂を使用する必要がなく、生産コストを抑え
ることができる。更に、例えば高価な異方性導電フィル
ム等を使用した場合でも、図７に示すパッドとバンプと
の接続部分の断面図からも分かるように、バンプの先端
部が潰れる際に導電粒子を抱き込んで接続されるため、
より確実な導通を得ることができ接続信頼性を向上する
ことができる。ちなみに、図８に示すように、従来のバ
ンプ２５´の形状は先端部が潰された形状であった。こ
れはバンプ先端が平坦である方がＡＣＦの導電粒子がよ
り捕捉し易いと考えられたためであるが、このために製
品精度のバラツキ等を吸収して接続性を得ることが困難
であった。また、封止樹脂の厚さや種類等により接続安
定性にかなり影響を受けていた。更に、先端部を潰して
接続面の面積を拡大し接続性を向上させようとしても、
例えば異方性導電フィルム等の導電粒子は接続の際に接
続面から離れてしまい、却って接続性を落としてしまう
傾向にあるということも分かってきた。この実施例に係
るバンプ２５は、これら従来の問題点を全てコストの上
昇を伴わずに解決することが可能なものである。
【００３９】図９は、本発明の第４の実施形態に係る半
導体装置を製造工程順に示す断面図である。この実施形
態では、同図（ａ）に示すように、配線基板２１に導電
パッド２２を形成し、ワイヤボールボンディング法によ
りバンプ２７を形成すると共に、半導体チップ２３の導
電パッド２４を形成する。なお、バンプ２７は図５のバ
ンプ２５と同一構造を有し、同一方法で形成されたもの
である。次に同図（ｂ）に示すように、配線基板２１の
導電パッド２２及びバンプ２７上にＡＣＦ２６を貼り付
ける。そして、同図（ｃ）に示すように、配線基板２１
に半導体チップ２３を熱圧着により実装してバンプ２７
と導電パッド２２とを接続する。
導体装置を製造工程順に示す断面図である。この実施形
態では、同図（ａ）に示すように、配線基板２１に導電
パッド２２を形成し、ワイヤボールボンディング法によ
りバンプ２７を形成すると共に、半導体チップ２３の導
電パッド２４を形成する。なお、バンプ２７は図５のバ
ンプ２５と同一構造を有し、同一方法で形成されたもの
である。次に同図（ｂ）に示すように、配線基板２１の
導電パッド２２及びバンプ２７上にＡＣＦ２６を貼り付
ける。そして、同図（ｃ）に示すように、配線基板２１
に半導体チップ２３を熱圧着により実装してバンプ２７
と導電パッド２２とを接続する。
【００４０】この実施形態によれば、ワイヤボールボン
ディングによるバンプの形成を半導体チップ側ではなく
配線基板側に対して行うため、例えば半導体チップの小
型化に伴うハンドリングの困難性が増大したり、半導体
チップの材質がＧａＡｓのように衝撃に弱い場合であっ
ても半導体チップと配線基板を確実に接続することがで
き、製造工程が簡略化されて製品歩留まりも向上するこ
とができる。なお、この実施例では、バンプ２７は図５
のバンプ２５と同一構造を有し、同一方法で形成された
ものであるが、本実施形態は、配線基板２１側にバンプ
を形成することを主眼とするものであるから、バンプの
形状は、上述した形状に限定されない。
ディングによるバンプの形成を半導体チップ側ではなく
配線基板側に対して行うため、例えば半導体チップの小
型化に伴うハンドリングの困難性が増大したり、半導体
チップの材質がＧａＡｓのように衝撃に弱い場合であっ
ても半導体チップと配線基板を確実に接続することがで
き、製造工程が簡略化されて製品歩留まりも向上するこ
とができる。なお、この実施例では、バンプ２７は図５
のバンプ２５と同一構造を有し、同一方法で形成された
ものであるが、本実施形態は、配線基板２１側にバンプ
を形成することを主眼とするものであるから、バンプの
形状は、上述した形状に限定されない。
【００４１】図１０は、本発明の一実施例に係る半導体
装置の実装装置の装置構成例を示す図である。配線基板
搭載テーブル３１は、その所定の位置にパッドが形成さ
れた配線基板３２を搭載する。半導体チップ支持ヘッド
３３は、先端部にＡＴＣ（Auto-ToolChange Collet）３
４を有し、このＡＴＣ３４でバンプが形成されたベアＩ
Ｃチップ等の半導体チップ３５をバキュームにより支持
し、配線基板搭載テーブル３１の配線基板３２位置に半
導体チップ３５を移動させる。半導体チップ３５と配線
基板３２との精密な位置合わせは、配線基板３２の裏面
側にあるＸ線発生装置３７からのＸ線照射をチップ支持
ヘッド３３上部にあるＸ線撮像装置３８により撮像して
行う。即ち、Ｘ線発生装置３７からのＸ線は、配線基板
３２や半導体チップ３５のバンプや各電極等を透過して
これらの透過像を生成するため、この透過像をＸ線撮像
装置３８にて撮像し、撮像されたバンプや各電極等の位
置をモニタ装置３９により参照しながら位置合わせ実装
処理部４０の位置補正制御によりチップ支持ヘッド３３
に支持された半導体チップ３５の位置を微調整して半導
体チップ３５と配線基板３２との位置合わせを行い、チ
ップ支持ヘッド３３のヒータ３６により熱圧着を実行し
てフリップチップ実装を行う。
装置の実装装置の装置構成例を示す図である。配線基板
搭載テーブル３１は、その所定の位置にパッドが形成さ
れた配線基板３２を搭載する。半導体チップ支持ヘッド
３３は、先端部にＡＴＣ（Auto-ToolChange Collet）３
４を有し、このＡＴＣ３４でバンプが形成されたベアＩ
Ｃチップ等の半導体チップ３５をバキュームにより支持
し、配線基板搭載テーブル３１の配線基板３２位置に半
導体チップ３５を移動させる。半導体チップ３５と配線
基板３２との精密な位置合わせは、配線基板３２の裏面
側にあるＸ線発生装置３７からのＸ線照射をチップ支持
ヘッド３３上部にあるＸ線撮像装置３８により撮像して
行う。即ち、Ｘ線発生装置３７からのＸ線は、配線基板
３２や半導体チップ３５のバンプや各電極等を透過して
これらの透過像を生成するため、この透過像をＸ線撮像
装置３８にて撮像し、撮像されたバンプや各電極等の位
置をモニタ装置３９により参照しながら位置合わせ実装
処理部４０の位置補正制御によりチップ支持ヘッド３３
に支持された半導体チップ３５の位置を微調整して半導
体チップ３５と配線基板３２との位置合わせを行い、チ
ップ支持ヘッド３３のヒータ３６により熱圧着を実行し
てフリップチップ実装を行う。
【００４２】ちなみに従来の半導体実装装置では、例え
ばＣＣＤカメラを複数台使用して配線基板３２と半導体
チップ３５のバンプや各電極等を撮像し、その複数の映
像に基づきバンプ等の真の位置を演算により割り出して
位置合わせを行っていたため、精度の高い位置合わせを
行うことは難しく、また、実装後の接続部の様子は、Ｃ
ＣＤカメラでは撮像できなかったため検査作業を別工程
で行う必要等があり、実装作業が煩雑なものとなってい
た。
ばＣＣＤカメラを複数台使用して配線基板３２と半導体
チップ３５のバンプや各電極等を撮像し、その複数の映
像に基づきバンプ等の真の位置を演算により割り出して
位置合わせを行っていたため、精度の高い位置合わせを
行うことは難しく、また、実装後の接続部の様子は、Ｃ
ＣＤカメラでは撮像できなかったため検査作業を別工程
で行う必要等があり、実装作業が煩雑なものとなってい
た。
【００４３】しかし、この実施例に係る半導体実装装置
は、上述したようにＸ線を使用して、図１１に示すよう
に、配線パターン、各パッド及びバンプの状態等の透過
像を確認しながらバンプや各電極等の位置合わせを行う
ことができるため、フリップチップ実装の精度を向上す
ることができる。しかも、Ｘ線による配線パターンの確
認や実装状態の検査も同時に行うことができるため、検
査作業を簡略化し製品の信頼性を高めることが可能とな
る。
は、上述したようにＸ線を使用して、図１１に示すよう
に、配線パターン、各パッド及びバンプの状態等の透過
像を確認しながらバンプや各電極等の位置合わせを行う
ことができるため、フリップチップ実装の精度を向上す
ることができる。しかも、Ｘ線による配線パターンの確
認や実装状態の検査も同時に行うことができるため、検
査作業を簡略化し製品の信頼性を高めることが可能とな
る。
【００４４】
【発明の効果】以上述べたように、この発明の第１の半
導体装置及び半導体装置の製造方法によれば、Ａｇバン
プはＮｉ／Ａｕメッキ層を介してＡｌチップ電極と接触
することになるので、電池反応を抑制することができ、
経時的な信頼性を高めることができると共に、配線基板
上にＣｕの配線基板電極を形成する工程に続けてＡｇバ
ンプを形成し続いてＮｉ／Ａｕメッキ層を形成するよう
にしているので、従来の工程を殆ど変更せずに、しかも
Ｃｕ電極が酸化する前にＡｇバンプを形成し表面をメッ
キすることができるので、電極の酸化防止にも有効であ
るという効果を奏する。
導体装置及び半導体装置の製造方法によれば、Ａｇバン
プはＮｉ／Ａｕメッキ層を介してＡｌチップ電極と接触
することになるので、電池反応を抑制することができ、
経時的な信頼性を高めることができると共に、配線基板
上にＣｕの配線基板電極を形成する工程に続けてＡｇバ
ンプを形成し続いてＮｉ／Ａｕメッキ層を形成するよう
にしているので、従来の工程を殆ど変更せずに、しかも
Ｃｕ電極が酸化する前にＡｇバンプを形成し表面をメッ
キすることができるので、電極の酸化防止にも有効であ
るという効果を奏する。
【００４５】また、この発明の第２の半導体装置及び半
導体装置の製造方法によれば、配線基板電極上及びチッ
プ電極上にそれぞれ第１及び第２のバンプが形成され、
且つ第１及び第２のバンプは、その硬度が互いに異なっ
ていて、圧着時に一方が他方に食い込むようにして両者
が接続されるので、バンプの高さに多少のバラツキがあ
ったり、配線基板に多少のうねりが生じていたとして
も、両バンプが食い込むことによりこれらを吸収し、よ
り確実な接触が可能であるという効果を奏する。
導体装置の製造方法によれば、配線基板電極上及びチッ
プ電極上にそれぞれ第１及び第２のバンプが形成され、
且つ第１及び第２のバンプは、その硬度が互いに異なっ
ていて、圧着時に一方が他方に食い込むようにして両者
が接続されるので、バンプの高さに多少のバラツキがあ
ったり、配線基板に多少のうねりが生じていたとして
も、両バンプが食い込むことによりこれらを吸収し、よ
り確実な接触が可能であるという効果を奏する。
【００４６】この発明の第３の半導体装置及び半導体装
置の製造方法によれば、バンプの高さに多少のバラツキ
があったり、配線基板に多少のうねりが生じていたとし
ても、バンプの先端が尖ってある程度の高さを有するの
で、半導体チップと配線基板との圧着時にバンプの先端
が確実に他方の電極に接触して導通を図ることができる
と共に、バンプの先端が尖っていると、前記配線基板と
前記半導体チップとを接着する封止樹脂として通常の絶
縁樹脂を使用した場合でも、樹脂を確実に突き破って他
方の電極に確実に接触するので、異方性導電膜や異方性
導電ペースト等の高価な封止樹脂を使用しなくても接続
安定性が確保され、コスト低減を図ることもできるとい
う効果を奏する。
置の製造方法によれば、バンプの高さに多少のバラツキ
があったり、配線基板に多少のうねりが生じていたとし
ても、バンプの先端が尖ってある程度の高さを有するの
で、半導体チップと配線基板との圧着時にバンプの先端
が確実に他方の電極に接触して導通を図ることができる
と共に、バンプの先端が尖っていると、前記配線基板と
前記半導体チップとを接着する封止樹脂として通常の絶
縁樹脂を使用した場合でも、樹脂を確実に突き破って他
方の電極に確実に接触するので、異方性導電膜や異方性
導電ペースト等の高価な封止樹脂を使用しなくても接続
安定性が確保され、コスト低減を図ることもできるとい
う効果を奏する。
【００４７】この発明の第４の半導体装置及び半導体装
置の製造方法によれば、半導体チップが小型化してその
ハンドリングの困難性が増大した場合や、半導体チップ
が例えばＧａＡｓチップのように衝撃に弱いチップであ
る場合でも、ワイヤボールボンディングによるバンプの
形成は、配線基板側に対して行うので、製造工程が簡略
化され、製品歩留まりも向上するという効果を奏する。
置の製造方法によれば、半導体チップが小型化してその
ハンドリングの困難性が増大した場合や、半導体チップ
が例えばＧａＡｓチップのように衝撃に弱いチップであ
る場合でも、ワイヤボールボンディングによるバンプの
形成は、配線基板側に対して行うので、製造工程が簡略
化され、製品歩留まりも向上するという効果を奏する。
【００４８】また、この発明の半導体装置の実装装置及
び実装方法によれば、Ｘ線を使用して半導体チップ又は
配線基板上の少なくとも一方に形成されたバンプや各電
極等の透過像を得、この透過像を参照して位置合せを行
いながら半導体チップを配線基板上に実装することがで
きるため、バンプの位置誤差や実装位置ズレ等の補正す
ることが可能となり実装精度が向上すると共に、Ｘ線に
よる半導体チップの配線基板の配線パターンや実装状態
の検査も同時に行うことができるので、検査作業を簡略
化すると同時に製品の信頼性をより高めることができる
という効果を奏する。
び実装方法によれば、Ｘ線を使用して半導体チップ又は
配線基板上の少なくとも一方に形成されたバンプや各電
極等の透過像を得、この透過像を参照して位置合せを行
いながら半導体チップを配線基板上に実装することがで
きるため、バンプの位置誤差や実装位置ズレ等の補正す
ることが可能となり実装精度が向上すると共に、Ｘ線に
よる半導体チップの配線基板の配線パターンや実装状態
の検査も同時に行うことができるので、検査作業を簡略
化すると同時に製品の信頼性をより高めることができる
という効果を奏する。
【図１】 この発明の第１の実施形態に係る半導体装置
を製造工程順に示した断面図である。
を製造工程順に示した断面図である。
【図２】 同半導体装置の製造工程を示すフローチャー
トである。
トである。
【図３】 同半導体装置の効果を説明するための図であ
る。
る。
【図４】 この発明の第２の実施形態に係る半導体装置
を製造工程順に示した断面図である。
を製造工程順に示した断面図である。
【図５】 この発明の第３の実施形態に係る半導体装置
を製造工程順に示した断面図である。
を製造工程順に示した断面図である。
【図６】 同半導体装置のバンプの拡大斜視図である。
【図７】 同半導体装置のバンプによる接続部の拡大図
である。
である。
【図８】 従来のワイヤボールボンディングによるバン
プの拡大斜視図である。
プの拡大斜視図である。
【図９】 この発明の第４の実施形態に係る半導体装置
を製造工程順に示した断面図である。
を製造工程順に示した断面図である。
【図１０】 本発明に係る半導体装置の実装装置の一例
を示す図である。
を示す図である。
【図１１】 同実装装置で得られる画像を示す図であ
る。
る。
【図１２】 従来の半導体装置の断面図である。
１，１１，２１，３２…配線基板、２，１２，２２…導
電パッド、３…Ａｇバンプ、４…Ｎｉメッキ層、５…Ａ
ｕメッキ層、６，１７，２６…封止樹脂、７，１５，２
４…導電パッド、８，１４，２３，３５…半導体チッ
プ、１３，１８…第１のボールバンプ、１６，１９…第
２のボールバンプ、２５，２５´，２７…バンプ、３１
…配線基板搭載テーブル、３３…チップ支持ヘッド、３
４…ＡＴＣ、３６…ヒータ、３７…Ｘ線発生装置、３８
…Ｘ線撮像装置、３９…モニタ装置、４０…位置合わせ
実装処理部。
電パッド、３…Ａｇバンプ、４…Ｎｉメッキ層、５…Ａ
ｕメッキ層、６，１７，２６…封止樹脂、７，１５，２
４…導電パッド、８，１４，２３，３５…半導体チッ
プ、１３，１８…第１のボールバンプ、１６，１９…第
２のボールバンプ、２５，２５´，２７…バンプ、３１
…配線基板搭載テーブル、３３…チップ支持ヘッド、３
４…ＡＴＣ、３６…ヒータ、３７…Ｘ線発生装置、３８
…Ｘ線撮像装置、３９…モニタ装置、４０…位置合わせ
実装処理部。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/32 Ｈ０１Ｌ 23/12 Ｌ (72)発明者 本村 知久 東京都府中市東芝町１番地 株式会社東芝 府中工場内 (72)発明者 吉村 雅弘 東京都府中市東芝町１番地 株式会社東芝 府中工場内 (72)発明者 島田 修 東京都府中市東芝町１番地 株式会社東芝 府中工場内 (72)発明者 福岡 義孝 東京都府中市東芝町１番地 株式会社東芝 府中工場内 Ｆターム(参考） 5E319 AA03 AB05 AC17 BB16 CC12 CC61 5F044 KK11 KK13 KK18 KK19 PP17 QQ03 QQ04
Claims (21)
- 【請求項１】 配線基板と、この配線基板上にフリップ
チップ方式により実装された半導体チップとを備えた半
導体装置において、 前記配線基板上に形成された配線基板電極と、 この配線基板電極上に形成されたＡｇバンプと、 このＡｇバンプが形成された配線基板電極上に形成され
たＮｉ／Ａｕメッキ層と、 前記半導体チップ上に形成された前記Ｎｉ／Ａｕメッキ
層を介して前記Ａｇバンプと接続されるＡｌからなるチ
ップ電極とを備えてなることを特徴とする半導体装置。 - 【請求項２】 Ａｇバンプは、Ａｇペーストをスクリー
ン印刷することによって形成されたものであることを特
徴とする請求項１記載の半導体装置。 - 【請求項３】 前記配線基板電極は、Ｃｕからなること
を特徴とする請求項１又は２記載の半導体装置。 - 【請求項４】 配線基板と、 この配線基板上に形成されたＣｕからなる配線基板電極
と、 この配線基板電極上に形成されたＡｇバンプと、 このＡｇバンプが形成された配線基板電極上に形成され
たＮｉ／Ａｕメッキ層とを備えてなることを特徴とする
フリップチップ実装用基板。 - 【請求項５】 配線基板と、この配線基板上にフリップ
チップ方式により実装された半導体チップとを備えた半
導体装置において、 前記配線基板上に形成された配線基板電極と、 この配線基板電極上に形成された第１のバンプと、 前記半導体チップ上に形成されたチップ電極と、 このチップ電極上に形成されて前記第１のバンプと接触
する、前記第１のバンプと異なる硬度の第２のバンプと
を備えてなることを特徴とする半導体装置。 - 【請求項６】 第１及び第２のバンプは、Ａｕバンプで
あることを特徴とする請求項５記載の半導体装置。 - 【請求項７】 第１及び第２のバンプは、硬度の低い方
のバンプが硬度の高い方のバンプよりも大きく形成され
ていることを特徴とする請求項５又は６記載の半導体装
置。 - 【請求項８】 配線基板と、この配線基板上にフリップ
チップ方式により実装された半導体チップとを備えた半
導体装置において、 前記配線基板上に形成された配線基板電極と、 前記半導体チップ上に形成されたチップ電極と、 前記配線基板電極又はチップ電極にワイヤボールボンデ
ィング法により形成されると共にワイヤボールを前記電
極に接続後、ワイヤを引きちぎることにより先端を尖ら
せて形成されたバンプとを備え、 前記バンプが前記配線基板電極又はチップ電極と圧着さ
れることにより前記配線基板上に前記半導体チップがフ
リップチップ実装されてなる半導体装置。 - 【請求項９】 前記バンプは、前記配線基板と半導体チ
ップとの圧着時に、前記配線基板のうねりの量を吸収し
て前記配線基板電極と前記チップ電極とが確実に接続可
能な高さに設定されていることを特徴とする請求項８記
載の半導体装置。 - 【請求項１０】 前記配線基板と前記半導体チップと
は、絶縁樹脂によって接着されていることを特徴とする
請求項８又は９記載の半導体装置。 - 【請求項１１】 配線基板と、この配線基板上にフリッ
プチップ方式により実装された半導体チップとを備えた
半導体装置において、 前記配線基板上に形成された配線基板電極と、 前記半導体チップ上に形成されたチップ電極と、 前記配線基板電極にワイヤボールボンディング法により
形成されたバンプとを備え、 前記バンプが前記チップ電極と圧着されることにより前
記配線基板上に前記半導体チップがフリップチップ実装
されてなる半導体装置。 - 【請求項１２】 前記半導体チップは、ＧａＡｓチップ
であることを特徴とする請求項１１記載の半導体装置。 - 【請求項１３】 前記バンプは、Ａｕバンプであること
を特徴とする請求項１０又は１１記載の半導体装置。 - 【請求項１４】 前記配線基板と前記半導体チップと
は、異方性導電フィルム、異方性導電ぺースト及び絶縁
樹脂のうちの一つを塗布、貼付又は充填することにより
接着されていることを特徴とする請求項１〜１３のいず
れか１項記載の半導体装置。 - 【請求項１５】 配線基板上に配線基板電極を形成する
工程と、 この工程で形成された配線基板電極上にＡｇバンプを形
成する工程と、 この工程でＡｇバンプが形成されたＣｕの配線基板電極
上にＮｉメッキを施した後、Ａｕメッキを施す工程と、 前記Ｎｉ／Ａｕメッキ層が表面に形成された前記Ａｇバ
ンプと半導体チップのＡｌからなるチップ電極とを位置
合わせして熱圧着することにより前記半導体チップを前
記配線基板上にフリップチップ実装する工程とを備えて
なることを特徴とする半導体装置の製造方法。 - 【請求項１６】 前記配線基板上にＡｇバンプを形成す
る工程は、Ａｇペーストを前記配線基板電極上にスクリ
ーン印刷して形成する工程であることを特徴とする請求
項１５記載の半導体装置の製造方法。 - 【請求項１７】 配線基板上に形成された配線基板電極
上に第１のバンプを形成する工程と、 半導体チップ上に形成されたチップ電極上に前記第１の
バンプとは硬度の異なる第２のバンプを形成する工程
と、 前記第１のバンプと第２のバンプとを位置合わせして熱
圧着することにより前記第１及び第２のバンプの一方を
他方に食い込ませて接続を確保することで前記半導体チ
ップを前記配線基板上にフリップチップ実装する工程と
を備えてなることを特徴とする半導体装置の製造方法。 - 【請求項１８】 配線基板上に形成された配線基板電極
上又は半導体チップ上に形成されたチップ電極上にワイ
ヤボールボンディング法によりワイヤボールを接続後、
ワイヤを引きちぎることにより先端を尖らせてバンプを
形成する工程と、 この工程で形成されたバンプを介して前記配線基板上に
前記半導体チップをフリップチップ実装する工程とを備
えてなることを特徴とする半導体装置の製造方法。 - 【請求項１９】 配線基板上に形成された配線基板電極
上にワイヤボールボンディング法によりバンプを形成す
る工程と、 この工程で形成されたバンプを介して前記配線基板上に
前記半導体チップをフリップチップ実装する工程とを備
えてなることを特徴とする半導体装置の製造方法。 - 【請求項２０】 配線基板上に半導体チップをフリップ
チップ実装する際の半導体チップの実装装置であって、 前記半導体チップを支持するチップ支持ヘッドと、 Ｘ線を発生させてこれを前記配線基板の裏面から照射す
るＸ線発生装置と、 このＸ線発生装置で発生されて前記配線基板及び前記チ
ップ支持ヘッドに支持された半導体チップを透過したＸ
線を撮像するＸ線カメラと、 このＸ線カメラで撮像された前記配線基板及び半導体チ
ップの透過像から前記配線基板上に形成された配線基板
電極と前記半導体チップ上に形成されたチップ電極とを
位置合わせして前記半導体チップを前記配線基板上にフ
リップチップ実装する位置合わせ実装処理部とを備えた
ことを特徴とする半導体装置の実装装置。 - 【請求項２１】 配線基板上に半導体チップをフリップ
チップ実装する際の半導体チップの実装方法であって、 前記半導体チップをチップ支持ヘッドで支持させて、前
記配線基板上に移動させる工程と、 Ｘ線を発生させてこれを前記配線基板の裏面から照射す
る工程と、 この工程により発生されて前記配線基板及び前記チップ
支持ヘッドに支持された半導体チップを透過したＸ線を
撮像する工程と、 撮像された前記配線基板及び半導体チップの透過像から
前記配線基板上に形成された配線基板電極と前記半導体
チップ上に形成されたチップ電極とを位置合わせする工
程と、 この工程で前記配線基板上に位置合わせされた前記半導
体チップを前記配線基板上にフリップチップ実装する工
程とを備えたことを特徴とする半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000066737A JP3719900B2 (ja) | 2000-03-10 | 2000-03-10 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000066737A JP3719900B2 (ja) | 2000-03-10 | 2000-03-10 | 半導体装置及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005223235A Division JP2005322947A (ja) | 2005-08-01 | 2005-08-01 | 半導体装置、その製造方法、実装装置及び実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001257237A true JP2001257237A (ja) | 2001-09-21 |
| JP3719900B2 JP3719900B2 (ja) | 2005-11-24 |
Family
ID=18586049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000066737A Expired - Fee Related JP3719900B2 (ja) | 2000-03-10 | 2000-03-10 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3719900B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6897552B2 (en) | 2001-12-12 | 2005-05-24 | Kabushiki Kaisha Toshiba | Semiconductor device wherein chips are stacked to have a fine pitch structure |
| EP1599077A1 (en) * | 2004-05-19 | 2005-11-23 | Aries Electronics, Inc | Method of creating gold contacts directly on printed circuit boards and product thereof |
| JP2006140525A (ja) * | 2006-01-10 | 2006-06-01 | Dainippon Printing Co Ltd | 半導体装置の実装体、半導体装置実装体の製造方法 |
| JP2006177925A (ja) * | 2004-11-25 | 2006-07-06 | Denso Corp | 圧力センサおよびその製造方法 |
| JP2008135481A (ja) * | 2006-11-27 | 2008-06-12 | Matsushita Electric Works Ltd | 電子装置およびその製造方法 |
| KR100924559B1 (ko) | 2008-03-07 | 2009-11-02 | 주식회사 하이닉스반도체 | 반도체 패키지의 제조 방법 |
-
2000
- 2000-03-10 JP JP2000066737A patent/JP3719900B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6897552B2 (en) | 2001-12-12 | 2005-05-24 | Kabushiki Kaisha Toshiba | Semiconductor device wherein chips are stacked to have a fine pitch structure |
| KR100523495B1 (ko) * | 2001-12-12 | 2005-10-25 | 가부시끼가이샤 도시바 | 반도체 장치 및 그 제조 방법 |
| EP1599077A1 (en) * | 2004-05-19 | 2005-11-23 | Aries Electronics, Inc | Method of creating gold contacts directly on printed circuit boards and product thereof |
| JP2006177925A (ja) * | 2004-11-25 | 2006-07-06 | Denso Corp | 圧力センサおよびその製造方法 |
| JP2006140525A (ja) * | 2006-01-10 | 2006-06-01 | Dainippon Printing Co Ltd | 半導体装置の実装体、半導体装置実装体の製造方法 |
| JP4566915B2 (ja) * | 2006-01-10 | 2010-10-20 | 大日本印刷株式会社 | 半導体装置の実装体、半導体装置実装体の製造方法 |
| JP2008135481A (ja) * | 2006-11-27 | 2008-06-12 | Matsushita Electric Works Ltd | 電子装置およびその製造方法 |
| KR100924559B1 (ko) | 2008-03-07 | 2009-11-02 | 주식회사 하이닉스반도체 | 반도체 패키지의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3719900B2 (ja) | 2005-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10515918B2 (en) | Methods of fluxless micro-piercing of solder balls, and resulting devices | |
| EP0680803B1 (en) | Bonding flip chips to a substrate | |
| US6294824B1 (en) | Bonding support for leads-over-chip process | |
| JP5066935B2 (ja) | 電子部品および電子装置の製造方法 | |
| US20040092092A1 (en) | Semiconductor device with under bump metallurgy and method for fabricating the same | |
| JPH11274224A (ja) | フリップチップ実装方法 | |
| US5877079A (en) | Method for manufacturing a semiconductor device and a method for mounting a semiconductor device for eliminating a void | |
| JP2001267359A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3711873B2 (ja) | バンプレスｉｃチップの製造方法 | |
| JP2001257237A (ja) | 半導体装置、その製造方法、実装装置及び実装方法並びにそれに用いられるフリップチップ実装用基板 | |
| JP2002222832A (ja) | 半導体装置及び半導体素子の実装方法 | |
| KR100834804B1 (ko) | 금속 스터드 스택 또는 칼럼을 이용한 플립칩 접속방법 및전자회로기판 | |
| JP2005322947A (ja) | 半導体装置、その製造方法、実装装置及び実装方法 | |
| JP3198555B2 (ja) | 半導体装置の実装方法 | |
| JPH01244630A (ja) | 半導体ペレットのボンディング方法 | |
| JP2003243455A (ja) | テープ、その製造方法、半導体装置及びその製造方法 | |
| JPH0799202A (ja) | ワイヤボンディング装置用のキャピラリー及びそのキャピラリーを用いた電気的接続バンプの形成方法 | |
| JP4318893B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
| JP3553246B2 (ja) | Ｉｃカード用ｉｃモジュールの製造方法、ｉｃモジュールの製造方法 | |
| JP3235192B2 (ja) | 配線基板の接続方法 | |
| JPH05136216A (ja) | 半導体取付装置 | |
| JP3675374B2 (ja) | 半導体装置 | |
| JP2003243447A (ja) | 半導体素子の実装方法 | |
| JP2002299374A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040730 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050801 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050906 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100916 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130916 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |