JPH0461148A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0461148A
JPH0461148A JP2165329A JP16532990A JPH0461148A JP H0461148 A JPH0461148 A JP H0461148A JP 2165329 A JP2165329 A JP 2165329A JP 16532990 A JP16532990 A JP 16532990A JP H0461148 A JPH0461148 A JP H0461148A
Authority
JP
Japan
Prior art keywords
mounting block
integrated circuit
circuit chip
sections
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2165329A
Other languages
English (en)
Other versions
JP2803334B2 (ja
Inventor
Yuji Ito
裕二 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2165329A priority Critical patent/JP2803334B2/ja
Publication of JPH0461148A publication Critical patent/JPH0461148A/ja
Application granted granted Critical
Publication of JP2803334B2 publication Critical patent/JP2803334B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は集積回路を搭載するレジンモールド半導体装置
に関する。
[従来の技術] 従来のレジンモールド半導体装置について、内部の導体
接合部材にTAB (TAPE  AUTOMATED
  BONDING)を用いた構造を例として説明する
第9図は従来例を示す平面図、第9図は第10図の断面
図を示す。
窓枠形状をなすポリイミドフィルム6上に形成された複
数の独立したパターン4は、ポリイミドフィルム6の内
側方向に突出して延在するインブーパターン部3と、ポ
リイミドフィルム6の外側に突出して延在するアウター
パターン部5によつて構成されている。
それぞれの前記インナーパターン部3は、ポリイミドフ
ィルム6の内側中央に配置される集積回路チップ1上に
形成された電極バンブ2の配置に対応して設けられてお
り、かさね合された後インナーパターン部3上部から接
合用押圧ツール(図示せず)によって加熱加圧され、電
極バンブと金属接合がなされる。
また、他端となるアウターリード部5においては、外部
へ導出される外部リード部7とがかさね合された後、金
属接合がなされる。
その後、外部リード部7の一部および前記各部はレジン
を用いて封止され、モールド部8を形成する。
さらに、外部リード部7′の一部であって、モールド部
8外に位置する外部リードをフォーミング加工され、諸
定のレジンモールド半導体装置が製造されている。
[発明が解決しようとする課題] 近年、半導体装置の機能増大にともない、集積回路の入
出力端子数の増加に対する要求が急激に高まってきてお
り、200ビンを越える半導体装置については、前記従
来例のようにTABを用いてこれに答えたレジンモール
ド半導体装置が多用されるようになった。
しかし、集積回路の多機能化にともない、集積回路チッ
プの大型化がはかられるとともに各部位のさらなる微細
化が進められている。こうしたことにより、従来の半導
体装置構造において、次のような問題が生ずるようにな
った。
1)レジンを用いた封止は、トランスファ成形機にてお
こなわれることが一般的であり、レジンの注入を第10
図に示すモールド部°8の下部側面に位置するA部−ケ
所より金型内へ注入される。
このとき、集積回路チップおよびパターン4を含むポリ
イミドフィルム6部は、注入されるレジンの注入圧力に
より、モールド部8の上部方向へ押し上げられ、最悪の
場合は、第10図のB部を拡大図示した第11図、第1
2図に示すように、インナーパターン部3先端における
、電極バンブ2とインナーパターン部3との破断や、集
積回路チップ1のエッチ部におけるインナーパターン部
3とのショートが発生し、集積回路が機能しない状態に
陥いることがおこった。
これは、集積回路チップ1の大きさに相関し。
レジン注入による圧力を受ける面の増加にともなって、
その発生率が増大するとともに、微細化によりインナー
リード3か細くなり、強度不足から生じていた。
2)集積回路の多機能化とともに、集積回路の動作周波
数は高まり、消費電力が増大してきている。
このため、半導体装置に対して放熱性の改善が強く求め
られており、従来の集積回路の全周なレジンで被う構造
では消費電力1.5Wまでの集積回路しか搭載できず、
放熱特性に対する限界が生じてきていた。
[目 的] この発明は以上のような点に鑑みなされたものであり、
レジン封止による内部の各接合部位の変形を押え、各接
合部位の不良率低減と高い信頼性を実現し、加えて集積
回路から発生する熱を効率よく外部へ放出することがで
きるレジンモールド半導体装置を提供することを目的と
する。
[課題を解決するための手段] 本発明の半導体装置は、一方の面の略外周に少なくとも
低位・高位からなる2つの高さを有する複数の柱部が設
けられ、同面の略中央部には集積回路チップが固着され
ている載置ブロックと1、その一端を前記載置ブロック
の周縁方向に臨ませ、他端を外方へ延在させた複数の外
部リードと、前記外部リードの前記一端近傍と前記集積
回路チップの電極とを電気的に接続した導体接合部材と
、前記載置ブロックの低位なる柱部上面に固着され外方
へ延在した載置ブロック支持リードからなり、前記載置
ブロック、前記導体接合部材、前記外部リード、および
前記載置ブロック支持リードがレジンでモールドするこ
とにより形成したモールド部にて被われ、少なくとも前
記載置ブロックの高位なる柱部上面および柱部が構成さ
れる面の他の面および外部り〜ドの一部がモールド部の
外周面より露出されていることを特徴とする半導体装置
〔実 施 例1 以下、本発明を図面に示す実施例にしたがって説明する
面、各図は本発明を容易に理解するため、リード本数等
を少なく表わし、簡略化して示している。
まず、本発明に用いるリードフレームの一実施例につい
て、第3図に平面図、第4図に断面図として示す。
このリードフレーム19は、0.15mmの厚さの金属
板を打抜き加工やエツチング加工によって作られる。そ
して、その形状は部分的には幅の異なる箇所はあるが、
全体として矩形枠を形作る枠部20と、その先端(内端
)は前記枠部20の中央へ四方向から向かう複数の外部
リード7が延びている。また、外部リード7の後端は、
それぞれ枠部20の内側に連結されている。
また、レジンモールド時に溶けたレジ〕/の流出を阻止
すべく、各外部リード間および外部リードと枠部20間
に延びるダムバー2】が、枠部20中央部を取り囲むよ
うに配設されている。
また、各ダムバー21を枠形に結び付Uるダムバ一連接
部22の略中夫にあって、一端を枠部20の中央部に向
けて臨む載置ブロック支持リード23が、ダムバー21
およびダムバ一連接部22によって囲まれる対角の四隅
に設けられている。
さらに、枠部20の両側縁に沿って、定間隔にガイド孔
24が設けられ、リードフレームを用いての組立、搬送
用の位置決め孔や引掛移送孔として用いられる。
次に、以上の構造をもつリードフレームとともに、導体
接合部材となるTAB部品が用意される。
TAB部品は、窓枠状に構成されたポリイミドフィルム
6が用意され、その上面に銅箔を主体とする複数のパタ
ーン4が形成されている。それぞれのパターンは、その
一端を窓枠状のポリイミドフィルム6内側に突出して延
在するインブーパターン部3と、外側に突出して延在す
るアウターパターン部5が設けられている。
インづ−パターン部3の配置は後に導体接合される集積
回路チップの電極バンブピッチと一致しており、アウタ
ーパターン部5の配置は前配り一ドフレームの外部リー
ド7先端部における配宜ビッヂと同じくして設けられて
いる。
用意されたリードフレームとTAB部品は、前記外部リ
ード7と前記アウターパターン部5門こおいて位置合せ
がなされた後、ハンダ、金等の金属結合部材を用いて結
合し、一体化され、本発明に用いるリードフレームが完
成する。
第8図は、本発明に用いる載置ブロックの一実施例を斜
視図として示す。
載置ブロック10は、平面形状が略正方形に形成されて
おり、一方の面の四隅に柱部11が設けられている。ま
た、柱部11が設けられた面の略中夫には、金属結合部
材や接着剤等の固着部材13を用いて電極バンブ2側を
上にして集積回路デツプ1が固着配置されている。
また、柱部11は低位なる高さにある柱部低位面11A
と、柱部低位面1.1Aをはさむ形に柱部低位面11A
よりさらに高位な高さにある柱部高位面11Bによって
形成されている。
尚、載置ブロックlOは、半導体装置として完成後、載
置ブロック10の他方の面がモールド部表面に露出し、
集積回路チップ1から発する熱を放出する役割をもたせ
ているため、その材質を銅および銅合金等の熱伝導性の
優れる材質が用いられている。
次に、本発明による半導体装置の組立について一実施例
を説明する。
第3図は、レジンモールド加工前まで加工された状態を
示す平面図、同じ第3図は第4図の一部断面図、第3図
は第5図の一部拡大斜視図であ杭 まず、接合部となるリードフレーム19上に構成された
インナーパターン部3先端部と載置ブロック10上に載
置された集積回路チップl上の電極バンブ2との平面的
な位置合せがなされた後、インナーパターン部3の上部
側から、加熱された接合押圧ツール(図示せず)により
押圧され、インナーパターン部3と電極バンブ2との間
が、それぞれ事前に施された金属どうしにおいて合金が
形成し、固着導体接合がなされる。
次に、載置ブロック10の四隅に設けられた柱部11の
柱部低位面11Aにおいて、対向するリードフレーム1
9に構成された四ケ所の載置ブロック支持リード23と
重ね合わせ、それぞれの部材に事前に施された金属結合
部材もしくは接着剤もしくはスポット溶接等によって固
着し、載置ブロックはリードフレームと一体化し保持さ
れる。
尚、このような加工をおこなう上で、第8図の柱部低位
面11A図中寸法りは、集積回路チップ1〜外部リード
7間の接合後、各接合部、各部材に対して機械的ストレ
スを加わることな(柱部低位面と載置ブロック支持リー
ド面の高さを一致するよう実験ならびに計算がなされ決
定されているのである。
以上の接合加工の後、ダムバー21の内側をレジンで封
止し、レジンからなるモールド部8で、集積回路チップ
1、載置ブロック10の一部、ポリイミドフィルム6お
よびパターン4による導体接合部、外部リード7の一部
が被われる。
第1図は、以上の加工の後、外部リード間を連接するダ
ムバー、外部リードの枠部と連接する部分、およびモー
ルド部側面において載置ブロック支持リードを切断除去
され、リードフレーム枠部から分離した後、外部リード
をその途中から折り曲げ、ガルウィングタイプの諸定の
形状にした本発明による一実施例を示す半導体装置の断
面図である。また、第2図は第1図のP祖国を示す。
第1図では載置ブロック10の柱部高位面11Bの各面
および柱部が構成される面の他方の面がモールド部8の
平面と一致する面に露出するように加工されており、さ
らにその露出面14上には放熱特性をさらに向上させる
目的で、放熱器15を固着している。
面、こうした構造を形成するため、従来例を示した第1
O図と異なり、集積回路チップ1の裏面側に放熱器15
が設けられるよう外部リードの)オーミンク方向に対し
て集積回路チップが逆になるように構成されている。
このような実施例においては、レジンの注入が第1図A
部からおこなわれるため、載置ブロック10を上面方向
へ押し上げる力が働く。
しかし、柱部高位面11Bからの載置ブロック10の総
厚(第8図を寸法)が、モールド成型金型(図示せず)
のモールド部形成面間距離に等しく設計されており、載
置ブロックはモール成形金型にクランプされ、レジン注
入による載置ブロックの移動等はまったく発生しない。
したがって強度的に弱いインナーパターン部3先端部へ
の機械的ストレスが加わらなくなるのである。
〔発明の効果1 1)以上のように本発明によれば、載置プロ・ンクがそ
の四隅において載置ブロック支持リードによって強固に
保持されるため、リードフレーム面に対する集積回路チ
ップの面およびポリイミドフィルム等導体接合部材が動
くことがなく、極めて安定して保持される。
さらに、載置ブロックの総厚をモールド金型内寸法と一
致させることにより、レジンモールド時に載置ブロック
を完全にクランプされ、レジンの注入圧力によって載ブ
ロックはもとより内部に構成される各部の移動変形を少
なくおさえることができる。
よって、インナーパターン部と集積回路チクプの電極バ
ンブの接合部に機械的ストレスが加わらなくなり、安定
した接合品質を維持することができる。
また、ポリイミドフィルムを核としてつくられるインナ
ーパターン部やアウターパターン部の変形、破断をおこ
すことがない。
また、アウターパターン部と外部リード部の接合におい
ても同様に安定した接合品質を維持することができる等
、本発明により、信頼性の高い安定した接合性を確保し
た半導体装置が提供できる。
2)従来は、内部に構成される各部のレジン注入圧力に
よる移動、変形を押えるため、レジン注入力を極力押え
るとともに、条件の設定を慎重1.Jおこなわなければ
、品質が本安定であった。
しかし1本発明による構造により、内部各部が強固なも
のとなったため、レジン注入圧力を容易に高めることが
可能どなった。このことにより従来、レジン注入圧力が
弱いことによって、二次的に発生しでいたモールド内部
や表面における気泡の発生も、合せて押えることが可能
となり1組湿性が優ね、外観も損なうことのない製品と
することか実現できた。
3)さらに本発明の実施例にあるように、載置ブロック
を銅および銅合金等の熱伝導性に優れる祠質を用い、集
積回路チップから発生する熱冬レジンを介在さぜること
なく直接外気に開放することか可能となり、熱抵抗4r
i等の半導体装置のa熱特性の大幅な改善を実現してい
る。
また、−+:−ルド部に露出した載置ブロック上に各種
放熱孔を設置する。:とにより、より一層の敢熱特刊、
向tがはかられる。
4)また、実施例として記載し°Cいないが、モールド
面に露出する複数のね部高位面1113と、半導体装置
が実装される基板」−のパターン間を、ハンダ等を用い
て導体接続することにより、集積回路チップの裏面から
載置ブロックを経由して直接、W源電位(例:GNI)
)を外部に取ることができ、集積回路に対する電源供給
のより一層の安定化がはかられ、集積回路の高速駆動化
に対応することができる。
以上のように、本発明にかかる従来の問題点を解決する
とともに、レジンモールド半導体の優秀さをより一層大
きく提供せんとするものであり、今後ますます多機能化
、大型化する集積回路に対応した半導体装置として格別
な輛欧を有するものである。
【図面の簡単な説明】
第1図は本発明による半導 2図は第1図■〕視による一部断面平面図、第3図は本
発明による半導体装置製造途、Lの組立平面図、第4図
は第:3図の一部側面視図2第5図は第;3にの一部斜
視図、第6図は本発明に用いるり−・ドフレームの平面
図、第7図は第6図の一部側面視図、第8図は本発明に
用いる載1ブロックに、集積回路チップを搭載した斜視
図、第9図は従来の半導体装置の一部断面平面図、第1
O図は第9図の断面図、第11図、第12図は従来の半
導体装置にて生じていた不具合を説明した側面図。 集積回路チップ 電極(1!極バンブ) 外部リード モールド部 載置ブロック 柱部 載置ブロック支持リード 篤1図 以上 第7図 第9図 1A 箪8図 箪10り

Claims (1)

    【特許請求の範囲】
  1.  一方の面の略外周に少なくとも低位・高位からなる2
    つの高さを有する複数の柱部が設けられ、同面の略中央
    部には集積回路チップが固着されている載置ブロックと
    、その一端を前記載置ブロックの周縁方向に臨ませ、他
    端を外方へ延在させた複数の外部リードと、前記外部リ
    ードの前記一端近傍と前記集積回路チップの電極とを電
    気的に接続した導体接合部材と、前記載置ブロックの低
    位なる柱部上面に固着され外方へ延在した載置ブロック
    支持リードからなり、前記載置ブロック、前記導体接合
    部材、前記外部リード、および前記載置ブロック支持リ
    ードがレジンでモールドすることにより形成したモール
    ド部にて被われ、少なくとも前記載置ブロックの高位な
    る柱部上面および柱部が構成される面の他の面および外
    部リードの一部がモールド部の外周面より露出されてい
    ることを特徴とする半導体装置。
JP2165329A 1990-06-22 1990-06-22 半導体装置 Expired - Fee Related JP2803334B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2165329A JP2803334B2 (ja) 1990-06-22 1990-06-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2165329A JP2803334B2 (ja) 1990-06-22 1990-06-22 半導体装置

Publications (2)

Publication Number Publication Date
JPH0461148A true JPH0461148A (ja) 1992-02-27
JP2803334B2 JP2803334B2 (ja) 1998-09-24

Family

ID=15810268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2165329A Expired - Fee Related JP2803334B2 (ja) 1990-06-22 1990-06-22 半導体装置

Country Status (1)

Country Link
JP (1) JP2803334B2 (ja)

Also Published As

Publication number Publication date
JP2803334B2 (ja) 1998-09-24

Similar Documents

Publication Publication Date Title
JP3526788B2 (ja) 半導体装置の製造方法
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
KR20060042872A (ko) 반도체장치의 실장 방법
KR20000048011A (ko) 반도체 장치
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
US20020022304A1 (en) Semiconductor device, method for fabricating the same, circuit board and electronic device
JPH08139218A (ja) 混成集積回路装置およびその製造方法
JP4635471B2 (ja) 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
JP3183063B2 (ja) 半導体装置
JP5119092B2 (ja) 半導体装置の製造方法
JP5077337B2 (ja) モールドパッケージおよびその製造方法
JP4038021B2 (ja) 半導体装置の製造方法
JPH0461148A (ja) 半導体装置
JP4881369B2 (ja) 半導体装置の製造方法
JPH09312372A (ja) 半導体装置の製造方法
JP3398556B2 (ja) 半導体装置の製造方法
JP2803333B2 (ja) 半導体装置
JP4175339B2 (ja) 半導体装置の製造方法
JPH08181168A (ja) 半導体装置
JP2009038126A (ja) 半導体装置およびその製造方法
JP4123131B2 (ja) 半導体装置
JP2006013555A (ja) 半導体装置
JP2002164496A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees