JPH0793406B2 - リードフレームの製造方法およびこれを用いた半導体装置 - Google Patents
リードフレームの製造方法およびこれを用いた半導体装置Info
- Publication number
- JPH0793406B2 JPH0793406B2 JP1261748A JP26174889A JPH0793406B2 JP H0793406 B2 JPH0793406 B2 JP H0793406B2 JP 1261748 A JP1261748 A JP 1261748A JP 26174889 A JP26174889 A JP 26174889A JP H0793406 B2 JPH0793406 B2 JP H0793406B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- inner leads
- leads
- thermosetting adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明はリードフレームの製造方法および半導体装置に
係り、特にリード本数の多い高密度集積回路用のリード
フレームに関する。
係り、特にリード本数の多い高密度集積回路用のリード
フレームに関する。
（従来の技術） 例えば通常のICは、第４図に示すように、リードフレー
ム１のダイパッド２に、半導体素子３を固着し、この半
導体素子３のボンディングパッドとリードフレームのイ
ンナーリード４とを金線あるいはアルミ線のボンディン
グワイヤ５によって結像し、更にこれらを樹脂６で封止
することにより製造されている。
ム１のダイパッド２に、半導体素子３を固着し、この半
導体素子３のボンディングパッドとリードフレームのイ
ンナーリード４とを金線あるいはアルミ線のボンディン
グワイヤ５によって結像し、更にこれらを樹脂６で封止
することにより製造されている。
ここで用いられるリードフレームは、第５図に１例を示
す如く、半導体素子を搭載するためのダイパッド２と、
先端が該ダイパッドをとり囲むように延在せしめられた
インナーリード４と、該インナーリードとほぼ直交する
方向に延びこれらインナーリードを一体的に指示するタ
イバー７と、該タイバーの外側に前記各インナーリード
に接続するように配設せしめられたアウターリード８と
ダイパッド２を支持するサポートバー９とから構成され
ている。
す如く、半導体素子を搭載するためのダイパッド２と、
先端が該ダイパッドをとり囲むように延在せしめられた
インナーリード４と、該インナーリードとほぼ直交する
方向に延びこれらインナーリードを一体的に指示するタ
イバー７と、該タイバーの外側に前記各インナーリード
に接続するように配設せしめられたアウターリード８と
ダイパッド２を支持するサポートバー９とから構成され
ている。
ところで、半導体装置の高密度化および高集積化に伴
い、リードピン数は増加するものの、パッケージは従来
通りかもしくは小型化の傾向にある。
い、リードピン数は増加するものの、パッケージは従来
通りかもしくは小型化の傾向にある。
同一面積内においてインナーリードの本数が増加すれ
ば、当然ながらインナーリードの幅および隣接するイン
ナーリードとの間隔は狭くなる。このため、強度の低下
によるインナーリードの変形およびその変形によるイン
ナーリード間の短絡を生じることがある。
ば、当然ながらインナーリードの幅および隣接するイン
ナーリードとの間隔は狭くなる。このため、強度の低下
によるインナーリードの変形およびその変形によるイン
ナーリード間の短絡を生じることがある。
特に、リードフレームがスタンピングにより成型されて
いる場合、板厚0.15mmに対し、0.1〜0.12mm幅の打ち抜
きを行う必要があり、スタンピングが問題なく行われた
場合においても、後続工程において微小な外力を受けた
だけで変形、短絡を生じてしまうことがある。
いる場合、板厚0.15mmに対し、0.1〜0.12mm幅の打ち抜
きを行う必要があり、スタンピングが問題なく行われた
場合においても、後続工程において微小な外力を受けた
だけで変形、短絡を生じてしまうことがある。
更に、半導体素子のボンディングパッドとインナーリー
ドとをボンディングワイヤによって接続するワイヤボン
ディングに際しては、リード幅が小さいことに起因して
ボンディングエリアが狭くなり、ボンディングミスが発
生し易くなる。また、リード数が多いため、リード先端
をダイパッドのすぐ近くまで伸ばすことができず、ボン
ディングワイヤを長くする必要がある。これはボンディ
ングワイヤの無駄であるのみならず、ワイヤボンディン
グが順調に行なわれた後においてもワイヤ同志またはワ
イヤとリードとの短絡事故を生じるおそれがある等、多
くの問題があった。
ドとをボンディングワイヤによって接続するワイヤボン
ディングに際しては、リード幅が小さいことに起因して
ボンディングエリアが狭くなり、ボンディングミスが発
生し易くなる。また、リード数が多いため、リード先端
をダイパッドのすぐ近くまで伸ばすことができず、ボン
ディングワイヤを長くする必要がある。これはボンディ
ングワイヤの無駄であるのみならず、ワイヤボンディン
グが順調に行なわれた後においてもワイヤ同志またはワ
イヤとリードとの短絡事故を生じるおそれがある等、多
くの問題があった。
このような問題を解決するため、第６図に要部拡大図を
示す如く、ダイパッド２の周囲に伸長するインナーリー
ド４の先端部のボンディングエリアを除く領域を、ポリ
イイミド等の絶縁性テープ10により連結固定するいわゆ
るテーピング法が提案されている。
示す如く、ダイパッド２の周囲に伸長するインナーリー
ド４の先端部のボンディングエリアを除く領域を、ポリ
イイミド等の絶縁性テープ10により連結固定するいわゆ
るテーピング法が提案されている。
しかしながら、近年半導体装置は小形化の一途を辿って
おり、薄くかつ微細になるインナーリードの変形を十分
におさえることは不可能となってきている。
おり、薄くかつ微細になるインナーリードの変形を十分
におさえることは不可能となってきている。
（発明が解決しようとする課題） このように、半導体装置の高集積化に伴い、リード間隔
は小さくなる一方であり、インナーリード先端の位置ず
れが、半導体装置の信頼性低下の原因となっていた。
は小さくなる一方であり、インナーリード先端の位置ず
れが、半導体装置の信頼性低下の原因となっていた。
本発明は、前記事情に鑑みてなされたもので、インナー
リード先端の位置ずれを防止し、半導体装置の信頼性の
向上をはかることを目的とする。
リード先端の位置ずれを防止し、半導体装置の信頼性の
向上をはかることを目的とする。
（課題を解決するための手段） そこで本発明のリードフレーム製造方法では、インナー
リードの片面に、インナーリードの厚さの1/3以上の熱
硬化性接着剤の塗布された絶縁性テープを貼着し、隣接
インナーリード間に熱硬化性接着剤が入り込むように硬
化せしめ隣接リード間を連結固定し、インナーリード間
の間隔を所定寸法に保持するようにしている。
リードの片面に、インナーリードの厚さの1/3以上の熱
硬化性接着剤の塗布された絶縁性テープを貼着し、隣接
インナーリード間に熱硬化性接着剤が入り込むように硬
化せしめ隣接リード間を連結固定し、インナーリード間
の間隔を所定寸法に保持するようにしている。
また、本発明の半導体装置では、インナーリードの最先
端を含むように絶縁性テープが貼着されると共にこの貼
着のための熱硬化性接着剤が隣接リード間を連結固定す
るようにインナーリード間で硬化せしめられるようにし
ている。
端を含むように絶縁性テープが貼着されると共にこの貼
着のための熱硬化性接着剤が隣接リード間を連結固定す
るようにインナーリード間で硬化せしめられるようにし
ている。
（作用） 本発明によれば、インナーリードの厚さの1/3以上の熱
硬化性接着剤の塗布された絶縁性テープを貼着すること
により、インナーリード先端相互間には熱硬化性接着剤
が介在するように連結固定されているため、インナーリ
ードのリード幅が狭く、十分な強度が得られないような
リードフレームにおいても、熱履歴によって変形を生じ
ることのない熱硬化性樹脂により補強され、互いの位置
関係を保持することができ、リード同志の短絡が防止さ
れるのみならず、ボンディングワイヤとの短絡も防止さ
れる。
硬化性接着剤の塗布された絶縁性テープを貼着すること
により、インナーリード先端相互間には熱硬化性接着剤
が介在するように連結固定されているため、インナーリ
ードのリード幅が狭く、十分な強度が得られないような
リードフレームにおいても、熱履歴によって変形を生じ
ることのない熱硬化性樹脂により補強され、互いの位置
関係を保持することができ、リード同志の短絡が防止さ
れるのみならず、ボンディングワイヤとの短絡も防止さ
れる。
なお、熱硬化性接着剤の厚さは、貼着領域のインナーリ
ードの板厚に応じて、この1/3以上となるようにする。
ードの板厚に応じて、この1/3以上となるようにする。
また本発明の半導体装置では、インナーリードの最先端
部をインナーリード相互間には熱硬化性接着剤が介在す
るように絶縁性テープによって連結固定されているた
め、熱歪を生じることもなく、強度が高められ、ボンデ
ィングに際してもインナーリードが変形を生じることな
く、ボンディングエリアが正しい位置間隔で配列されて
おり、ボンディング精度が高められる上、ボンディング
時の衝撃による変形も防止され、半導体装置の信頼性を
高めることができる。
部をインナーリード相互間には熱硬化性接着剤が介在す
るように絶縁性テープによって連結固定されているた
め、熱歪を生じることもなく、強度が高められ、ボンデ
ィングに際してもインナーリードが変形を生じることな
く、ボンディングエリアが正しい位置間隔で配列されて
おり、ボンディング精度が高められる上、ボンディング
時の衝撃による変形も防止され、半導体装置の信頼性を
高めることができる。
（実施例） 以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。
に説明する。
第１図（ａ）乃至第１図（ｅ）は、本発明実施例の半導
体装置の製造工程を示す図である。まず、第１図（ａ）
に示すように、スタンピング法により、帯状材料を加工
し、ダイパッド２と対峙するインナーリード４の先端
を、隣接するインナーリードと連結片11によって僅かに
接続するように成型する。
体装置の製造工程を示す図である。まず、第１図（ａ）
に示すように、スタンピング法により、帯状材料を加工
し、ダイパッド２と対峙するインナーリード４の先端
を、隣接するインナーリードと連結片11によって僅かに
接続するように成型する。
次いで、コイニング処理を行い、インナーリード先端部
の平坦幅を確保したのち、先端部にめっきを行うめっき
工程を経て、第１図（ｂ）に示すように、インナーリー
ド最先端部を含むように厚さ0.05mmの熱硬化性樹脂20が
塗布されたポリイミドテープ10を貼着し、加熱工程を経
て硬化させ、固定する。ここでコイニング後のインナー
リード先端の厚さは0.12mmとする。
の平坦幅を確保したのち、先端部にめっきを行うめっき
工程を経て、第１図（ｂ）に示すように、インナーリー
ド最先端部を含むように厚さ0.05mmの熱硬化性樹脂20が
塗布されたポリイミドテープ10を貼着し、加熱工程を経
て硬化させ、固定する。ここでコイニング後のインナー
リード先端の厚さは0.12mmとする。
こののち、第１図（ｃ）に示すように、連結片を打ち抜
き、インナーリード先端を分離する。このインナーリー
ド先端部の拡大断面図を第２図に示す。
き、インナーリード先端を分離する。このインナーリー
ド先端部の拡大断面図を第２図に示す。
そして、第１図（ｄ）に示すように半導体チップ３をダ
イパッド２上に載置する。この後、ワイヤボンディング
によって半導体チップ３とリードフレームとの電気的接
続を行う。
イパッド２上に載置する。この後、ワイヤボンディング
によって半導体チップ３とリードフレームとの電気的接
続を行う。
そして、樹脂封止工程、タイバーの切除工程、アウター
リードの成形工程を経て、第１図（ｅ）に示すように、
半導体装置が完成する。
リードの成形工程を経て、第１図（ｅ）に示すように、
半導体装置が完成する。
このようにして形成されたリードフレームは、熱履歴に
よって変形を生じることのない熱硬化性樹脂によりイン
ナーリード最先端のインナーリード間が固定され、さら
に互いの位置関係を保持することができるため、リード
同志の短絡が防止されるのみならず、ボンディンワイヤ
との短絡も防止され、極めて信頼性の高いものとなる。
また、リードフレームの板厚は0.15mm以下でもよい。
よって変形を生じることのない熱硬化性樹脂によりイン
ナーリード最先端のインナーリード間が固定され、さら
に互いの位置関係を保持することができるため、リード
同志の短絡が防止されるのみならず、ボンディンワイヤ
との短絡も防止され、極めて信頼性の高いものとなる。
また、リードフレームの板厚は0.15mm以下でもよい。
また、熱硬化性接着剤および絶縁性テープによる補強が
なされるため、インナーリードは先端でのリード幅を細
くすることができる。これによりダイパッドに対してイ
ンナーリードの先端を更に近接せしめ得、ボンディング
ワイヤの使用量を低減し得、製造コストが節減される。
更にまた、ボンディングワイヤを短くすることができ、
短絡が防止される。
なされるため、インナーリードは先端でのリード幅を細
くすることができる。これによりダイパッドに対してイ
ンナーリードの先端を更に近接せしめ得、ボンディング
ワイヤの使用量を低減し得、製造コストが節減される。
更にまた、ボンディングワイヤを短くすることができ、
短絡が防止される。
さらに、インナーリードの先端は、熱硬化性樹脂で固定
されると共に、末端はタイバーで固定されており、樹脂
封止工程における短絡事故も大幅に低減され、極めて信
頼性の高い半導体装置を高歩留りで形成することができ
る。
されると共に、末端はタイバーで固定されており、樹脂
封止工程における短絡事故も大幅に低減され、極めて信
頼性の高い半導体装置を高歩留りで形成することができ
る。
なお、熱硬化性接着剤がインナーリード相互間に入り込
むようにするために、熱硬化性接着剤の粘度を低くして
塗布し、インナーリード側あるいは絶縁性テープ側から
加圧するようにしてしてもよい。
むようにするために、熱硬化性接着剤の粘度を低くして
塗布し、インナーリード側あるいは絶縁性テープ側から
加圧するようにしてしてもよい。
また、前記実施例では絶縁性テープ表面全体に熱硬化性
接着剤を塗布しておくようにしたが、第３図（ａ）に示
すように絶縁性テープ上にスクリーン印刷法等により、
インナーリード間隔よりもやや幅の広いストライプ状を
なすように熱硬化性接着剤のパターン20pを形成してお
き、第３図（ｂ）に示すように、インナーリードがこの
パターンの間にはいるように接合してもよい。
接着剤を塗布しておくようにしたが、第３図（ａ）に示
すように絶縁性テープ上にスクリーン印刷法等により、
インナーリード間隔よりもやや幅の広いストライプ状を
なすように熱硬化性接着剤のパターン20pを形成してお
き、第３図（ｂ）に示すように、インナーリードがこの
パターンの間にはいるように接合してもよい。
さらにまた、前記実施例では、連結片によって連結した
状態でリードフレームを形成し、絶縁性テープ貼着後、
連結片を除去するようにしたが、連結片を残さない状態
で成形したリードフレームにも適用可能であることはい
うまでもない。
状態でリードフレームを形成し、絶縁性テープ貼着後、
連結片を除去するようにしたが、連結片を残さない状態
で成形したリードフレームにも適用可能であることはい
うまでもない。
また、絶縁性テープの貼着位置は、インナーリードの最
先端を含むようにするのが望ましいが、最先端が避けて
貼着したものについても有効である。
先端を含むようにするのが望ましいが、最先端が避けて
貼着したものについても有効である。
加えて、前記実施例ではワイヤボンディング方式のリー
ドフレームについて説明したが、ダイレクトボンディン
グ方式のリードフレームについても適用可能である。
ドフレームについて説明したが、ダイレクトボンディン
グ方式のリードフレームについても適用可能である。
以上説明してきたように、本発明によれば、インナーリ
ード先端をインナーリード相互間に熱硬化性接着剤が入
り込むように絶縁性テープを貼着するようにしているた
め、インナーリードの先端を高精度に維持することがで
き、信頼性の高い半導体装置を得ることができる。
ード先端をインナーリード相互間に熱硬化性接着剤が入
り込むように絶縁性テープを貼着するようにしているた
め、インナーリードの先端を高精度に維持することがで
き、信頼性の高い半導体装置を得ることができる。
第１図（ａ）乃至第１図（ｅ）は、本発明実施例のリー
ドフレームの製造工程を示す図、第２図は、同リードフ
レームの要部説明図、第３図（ａ）および第３図（ｂ）
は、本発明の他の実施例を示す図、第４図は従来の半導
体装置を示す図、第５図は同半導体装置のリードフレー
ムを示す図、第６図は、リードフレームの改良剤を示す
図である。 １……リードフレーム、２……ダイパッド、３……半導
体素子、４……インナーリード、５……ボンディングワ
イヤ、６……樹脂、７……タイバー、８……アウターリ
ード、９……サポートバー、10……絶縁性テープ、11…
…連結片、20……熱硬化性接着剤、20p……熱硬化性接
着剤パターン。
ドフレームの製造工程を示す図、第２図は、同リードフ
レームの要部説明図、第３図（ａ）および第３図（ｂ）
は、本発明の他の実施例を示す図、第４図は従来の半導
体装置を示す図、第５図は同半導体装置のリードフレー
ムを示す図、第６図は、リードフレームの改良剤を示す
図である。 １……リードフレーム、２……ダイパッド、３……半導
体素子、４……インナーリード、５……ボンディングワ
イヤ、６……樹脂、７……タイバー、８……アウターリ
ード、９……サポートバー、10……絶縁性テープ、11…
…連結片、20……熱硬化性接着剤、20p……熱硬化性接
着剤パターン。
Claims (3)
- 【請求項１】半導体素子搭載部分近傍から放射状に延び
る複数のインナーリードを有するリードフレームの製造
方法において、 リードフレームの形状加工を行う形状加工工程と、 前記リードフレームのインナーリードの片面に、前記イ
ンナーリードの厚さの1/3以上の厚さの熱硬化性接着剤
の塗布された絶縁性テープを貼着し、隣接リード間を連
結固定する固定工程を含み、 前記熱硬化性接着剤がインナーリード間で硬化し、イン
ナーリード間を固定するようにしたことを特徴とするリ
ードフレームの製造方法。 - 【請求項２】前記形状加工工程は、インナーリード先端
付近を一体的に繋ぐ連結片を残した状態で成型する工程
であり、 前記固定工程の後、さらに、インナーリード間の間隔を
前記絶縁性テープによって所定寸法に保持した状態で連
結片を取り除きインナーリード先端を解放する連結片除
去工程とを含むことを特徴とする請求項（１）記載のリ
ードフレームの製造方法。 - 【請求項３】半導体素子搭載部分近傍から放射状に延び
る複数のインナーリードを有するリードフレーム上に半
導体素子を実装し、半導体素子とインナーリードとの間
を電気的に接続した半導体装置において、 インナーリードの最先端を含むように絶縁性テープが熱
硬化性接着剤を用いて貼着せしめられ、前記熱硬化性接
着剤は、隣接リード間を連結固定するようにインナーリ
ード間で硬化せしめられていることを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1261748A JPH0793406B2 (ja) | 1989-10-06 | 1989-10-06 | リードフレームの製造方法およびこれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1261748A JPH0793406B2 (ja) | 1989-10-06 | 1989-10-06 | リードフレームの製造方法およびこれを用いた半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03124055A JPH03124055A (ja) | 1991-05-27 |
| JPH0793406B2 true JPH0793406B2 (ja) | 1995-10-09 |
Family
ID=17366162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1261748A Expired - Lifetime JPH0793406B2 (ja) | 1989-10-06 | 1989-10-06 | リードフレームの製造方法およびこれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793406B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05267554A (ja) * | 1992-03-23 | 1993-10-15 | Nec Corp | 半導体集積回路装置 |
| US9704786B2 (en) * | 2015-09-25 | 2017-07-11 | Infineon Technologies Ag | Direct selective adhesion promotor plating |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61125161A (ja) * | 1984-11-22 | 1986-06-12 | Mitsui Haitetsuku:Kk | リ−ドフレ−ムの製造方法 |
| JPS62229864A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 半導体装置 |
| JPS63246851A (ja) * | 1987-01-12 | 1988-10-13 | インテル・コーポレーション | 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法 |
| JPS63283054A (ja) * | 1987-03-11 | 1988-11-18 | Fuji Plant Kogyo Kk | ピン保持部付リードフレームの製造方法 |
-
1989
- 1989-10-06 JP JP1261748A patent/JPH0793406B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61125161A (ja) * | 1984-11-22 | 1986-06-12 | Mitsui Haitetsuku:Kk | リ−ドフレ−ムの製造方法 |
| JPS62229864A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 半導体装置 |
| JPS63246851A (ja) * | 1987-01-12 | 1988-10-13 | インテル・コーポレーション | 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法 |
| JPS63283054A (ja) * | 1987-03-11 | 1988-11-18 | Fuji Plant Kogyo Kk | ピン保持部付リードフレームの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03124055A (ja) | 1991-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6861734B2 (en) | Resin-molded semiconductor device | |
| US5444301A (en) | Semiconductor package and method for manufacturing the same | |
| JP4095827B2 (ja) | 半導体装置 | |
| CN101553920A (zh) | 方型扁平无引线封装的方法和设备 | |
| US20050285240A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH0793406B2 (ja) | リードフレームの製造方法およびこれを用いた半導体装置 | |
| CN114975337A (zh) | 引线框架、半导体器件及封装工艺 | |
| JPH0294552A (ja) | リードフレームおよび半導体装置の製造方法 | |
| JP2528192B2 (ja) | 半導体装置 | |
| JPH03284868A (ja) | リードフレームおよびこれを用いた半導体装置 | |
| JPH0720925Y2 (ja) | リードフレーム | |
| JP2667901B2 (ja) | 半導体装置の製造方法 | |
| JP2515882B2 (ja) | リ―ドフレ―ム、リ―ドフレ―ムの製造方法、半導体装置および半導体装置の製造方法 | |
| JP2516712B2 (ja) | 半導体装置の製造方法 | |
| JPH03102859A (ja) | 半導体装置の製造方法 | |
| JP2707153B2 (ja) | リードフレームの製造方法 | |
| JPH0783086B2 (ja) | リードフレームの製造方法 | |
| JPH0338056A (ja) | リードフレームの製造方法 | |
| JP2717161B2 (ja) | リードフレーム，その製造方法およびこれを用いた半導体装置 | |
| JPH06350009A (ja) | 半導体装置の製造方法及びリードフレーム | |
| JP2727251B2 (ja) | リードフレームおよびその製造方法 | |
| JPH0821657B2 (ja) | リードフレームの製造方法 | |
| KR0120186B1 (ko) | 버퍼칩을 이용한 반도체 장치 및 그 제조방법 | |
| JPH02298044A (ja) | リードフレームの製造方法 | |
| JPH02156660A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071009 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |