JPH1022441A - リードフレーム - Google Patents

リードフレーム

Info

Publication number
JPH1022441A
JPH1022441A JP8169493A JP16949396A JPH1022441A JP H1022441 A JPH1022441 A JP H1022441A JP 8169493 A JP8169493 A JP 8169493A JP 16949396 A JP16949396 A JP 16949396A JP H1022441 A JPH1022441 A JP H1022441A
Authority
JP
Japan
Prior art keywords
inner leads
lead
lead frame
semiconductor chip
mold resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8169493A
Other languages
English (en)
Other versions
JP3226015B2 (ja
Inventor
Keiichi Tsujimoto
圭一 辻本
Hideshi Hanada
英志 花田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP16949396A priority Critical patent/JP3226015B2/ja
Publication of JPH1022441A publication Critical patent/JPH1022441A/ja
Application granted granted Critical
Publication of JP3226015B2 publication Critical patent/JP3226015B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 リードフレームの高密度化および微細化に際
しても、モールド樹脂の注入圧力によってインナーリー
ドが押されて、隣接するインナーリードに接触するとい
うような問題をなくし、信頼性の高い半導体装置を得る
ことのできるリードフレームを提供する。 【解決手段】 本発明の第１の特徴は、モールド樹脂の
注入圧力に影響を受けやすい位置に配置されるインナー
リード２を短く設定し、モールド樹脂注入口Ｇから離れ
るに従って長くなるように設定したことにある。すなわ
ちインナーリード２と前記半導体チップ搭載領域１との
間隔が、モールド樹脂が注入される領域から離れるに従
って狭くなるように構成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、リードフレームに
関する。
【０００２】
【従来の技術】半導体装置の組立のために従来から使用
されているリードフレームは、図７に示すように、半導
体チップ搭載部（以下、ダイパッド）１を取り囲むよう
に放射状に配置された複数のインナーリード２を具備し
て構成されるが、インナーリード２先端からダイパッド
1周縁までの距離はほぼ一定であり、インナーリード２
の先端はほぼ直線上に配列される。
【０００３】そして、半導体装置の実装に際しては、こ
のように構成されたリードフレームのパッド部１に、Ａ
ｇペースト等を用いて半導体チップ３を固着し（ダイボ
ンディング工程）、半導体チップ３上面の外周部に設け
られたボンディングパッドとインナーリード１先端をＡ
ｕワイヤやＡｌワイヤでそれぞれ電気的に接続したのち
（ワイヤボンディング工程）、図８に示すように半導体
チップ３やボンディングワイヤ４をモールド樹脂５で樹
脂封止する工程（モールド工程）を経て完成される。と
ころで、半導体チップの高集積化および高密度化に伴
い、これに用いられるリードフレームの多ピン化は進む
一方であり、インナーリード１は更に長く、インナーリ
ード相互間のピッチは更に狭くなってきている。
【０００４】このようなリードフレームに、半導体チッ
プを搭載し、モールド工程により樹脂パッケージで被覆
する場合、モールド工程において注入されるモールド樹
脂の圧力により、ボンディングワイヤが押され、隣接す
るインナーリードに接続されたボンディングワイヤと接
触し、短絡不良を発生しやすいという問題があった。こ
の問題を解決するために、外周を絶縁被覆したボンディ
ングワイヤが考案されており、隣接するワイヤと物理的
に接触しても、短絡不良などを引き起こす事がないよう
に工夫がなされている。
【０００５】しかしながら、インナーリードが長くかつ
細くなったことにより、モールド樹脂の注入圧力によっ
てインナーリードが押されて変位しやすく、隣接するイ
ンナーリードに接触するという問題が残されていた。
【０００６】
【発明が解決しようとする課題】このように、半導体装
置の高集積化および高密度化に伴い、インナーリードが
長くかつ細くなったことにより、モールド樹脂の注入圧
力によってインナーリードが押されて変位しやすく、隣
接するインナーリードに接触するという問題がある。
【０００７】本発明は、前記実情に鑑みてなされたもの
で、リードフレームの高密度化および微細化に際して
も、モールド樹脂の注入圧力によってインナーリードが
押されて、隣接するインナーリードに接触するというよ
うな問題をなくし、信頼性の高い半導体装置を得ること
のできるリードフレームを提供することを目的とする。
【課題を解決するための手段】本発明の第１の特徴は、
モールド樹脂の注入圧力に影響を受けやすい位置に配置
されるインナーリードを短く設定し、モールド樹脂注入
口から離れるに従って長くなるように設定したことにあ
る。すなわちインナーリードと前記半導体チップ搭載領
域との間隔が、モールド樹脂が注入される領域から離れ
るに従って狭くなるように構成される。
【０００８】かかる構成により、インナーリードの機械
的強度を確保しつつ、高コストであるボンディングワイ
ヤの使用量の増加を極力抑制することができる。
【０００９】また本発明の第２の特徴は、モールド樹脂
の注入口近傍において、インナーリード相互の間隔が最
も広く、モールド樹脂注入口から離れるに従って、徐々
に狭くなるようにしたことにある。
【００１０】かかる構成により、モールド樹脂の注入圧
力によって、インナーリードが押されても、隣接するイ
ンナーリードと接触することがない。一方、モールド樹
脂の注入圧力の影響が小さい領域に位置するインナーリ
ードに対しては、インナーリード相互間の間隔が狭くな
るように構成しているため、必要以上にパッケージサイ
ズを大きくすることもない。
【００１１】本発明の第３の特徴は、モールド樹脂の注
入口近傍に配置されるインナーリードを短くかつインナ
ーリード相互間の間隔がもっとも広くなるように設定す
るとともに、モールド樹脂注入口から離れるに従って長
くかつインナーリード相互間の間隔が狭くなるように構
成したことにある。
【００１２】かかる構成により、モールド樹脂の注入圧
力によって、インナーリードが押されても、隣接するイ
ンナーリードと接触することがない。一方、モールド樹
脂の注入圧力の影響が小さい領域に位置するインナーリ
ードに対しては、インナーリード相互間の間隔が狭く、
かつインナーリードの長さも長くなるように構成してい
るため、必要以上にパッケージサイズを大きくすること
もない。さらに、インナーリードの機械的強度を確保し
つつ、高コストであるボンディングワイヤの使用量の増
加を極力抑制することができる。
【００１３】
【発明の実施の形態】次に本発明の実施例について図面
を参照しつつ詳細に説明する。
【００１４】なおこの実施例で用いられるリ―ドフレ―
ムは、４２アロイをプレス成型して形成されたもので、
図１および図２に示す如く、モールド樹脂の注入口から
離れるに従い、前記インナーリード２（２1、２2、２
3、２4・・・・）と半導体チップ搭載部（以下ダイパッ
ド）１との間隔が狭くなるとともに、インナーリード幅
（ｄ1、ｄ2、ｄ3、ｄ4・・・）および隣接する前記イン
ナーリード間隔 （ｌ1、ｌ2、ｌ3 ・・・）が狭くなる
ように構成したことを特徴とするものである。 ここで
は、ｄ1＞ｄ2＞ｄ3＞ｄ4、ｌ1＞ｌ2＞ｌ3 の関係を満た
すものとする。そして、他の部分については、通常のリ
ードフレームと同様に形成されている。すなわち半導体
チップ３を搭載する正方形のダイパッド１と、このダイ
パッド１を取り囲むように配設せしめられた複数のイン
ナ―リ―ド２と、インナ―リ―ド２を一体的に連結する
ようにダイパッドの各辺に平行となるように配設された
タイバ―（６：図示せず）と、各インナ―リ―ド２に連
結せしめられタイバ―の外側に伸張するアウタ―リ―ド
（７）と、アウターリードの外側端を支持するサイドバ
―（８）と、ダイパッド１を各コーナーから支持するサ
ポ―トバ―（９）とから構成されている。ここで、図２
は図１の要部拡大説明図である。
【００１５】このようなリ―ドフレ―ムを用いて実装せ
しめられる半導体装置は図３に示す如くであり、リ―ド
フレ―ムのダイパッド１上に、半導体チップ３を搭載
し、この半導体チップのボンディングパッドとリ―ドフ
レ―ムのインナ―リ―ド２とを金線あるいはアルミ線の
ボンディングワイヤ４（４1、４2、４3、４4・・・）と
によって結線し、更にこれらをエポシキ樹脂などの樹脂
材料５で封止した後、タイバ―やサイドバ―を切断し、
アウタ―リ―ドを所望の形状に折り曲げて完成せしめら
れる。
【００１６】次に、この金型装置を用いた半導体装置の
樹脂封止方法について説明する。
【００１７】まず、条材をプレス加工することにより図
１に示したようなリードフレームを形成する。打ち抜き
に際しては、順送り金型を用いて形成する。次に、この
ようにして形成したリードフレームに半導体チップを載
置し、ワイヤボンディングを行う。この後このリードフ
レームを図４に示すように封止用金型の上型と下型の間
に挟み、エポキシ樹脂を主成分とする封止用樹脂材料を
１６５℃程度に予熱しておき、モールドゲートＧから投
入する。
【００１８】この押し出された樹脂材料は、反作用によ
り、キャビティ領域に円滑に充填され、加圧硬化せしめ
られる。このときの加圧力は８０ｋｇ／ｃｍ2、溶融温
度は１７５℃、硬化時間は２０〜３０秒とする。
【００１９】そして硬化しパッケージが形成されると、
金型を開き、取り出す。
【００２０】このようにして、極めて容易に緻密で信頼
性の高い樹脂封止を行うことができる。樹脂の無駄がな
く、またばりの発生もほとんど皆無である。
【００２１】このようにして順次樹脂封止が行われ、ア
ウターリード間隔に相当する間隔で配設された櫛歯状の
パンチを具備したタイバーカット金型を用いて、タイバ
ーの切断を行いこれと同時に、パッケージラインとアウ
ターリードとの間にできる樹脂ばりの除去を行う。
【００２２】なお、前記実施例では、モールド樹脂の注
入部の近傍で、前記インナーリード２（２1、２2、２
3、２4・・・・）と半導体チップ搭載部（以下ダイパッ
ド）１との間隔が次第に狭くなるとともに、インナーリ
ード幅（ｄ1、ｄ2、ｄ3、ｄ4・・・）および隣接する前
記インナーリード間隔 （ｌ1、ｌ2、ｌ3 ・・・）が次
第に狭くなるように構成したが、必ずしもすべてを満た
す必要はなく、、前記インナーリード２（２1、２2、２
3、２4・・・・）と半導体チップ搭載部（以下ダイパッ
ド）１との間隔が次第に狭くなる、インナーリード幅
（ｄ1、ｄ2、ｄ3、ｄ4・・・）が次第に狭くなる、ある
いは隣接する前記インナーリード間隔 （ｌ1、ｌ2、ｌ3
・・・）が次第に狭くなる、これらのいずれかを満た
すようにすれば良い。
【００２３】前記実施例では結果としてインナーリード
の先端が、サポートバー９を対角線にもち、該注入方向
を長軸とするひし形をなすように配置したが、前記実施
例に限定されることなく、図５乃至図６に変形例を示す
ようにモールドゲートの近傍においてのみ、インナーリ
ードと前記半導体チップ搭載領域との間隔が、モールド
樹脂が注入される領域から離れるに従って狭くなるよう
にしてもよい。
【００２４】また、前記実施例では、パッド部を具備し
たリードフレームについて説明したが、本願発明はこれ
に限定されるものではなく、パッドを具備しないパッド
レスタイプのリードフレームや、ヒートシンクやヒート
スプレッダーを固着する多層タイプのリードフレームに
おいても適用可能である。
【００２５】
【発明の効果】以上説明してきたように、本発明によれ
ば、モールドゲートの近傍では、インナーリードは短く
及びまたはインナーリード相互の間隔が広くなるように
構成されているため、モールド樹脂の注入圧力の影響を
受けにくく、隣接するインナーリードの短絡を招くこと
もなく、高集積化に際しても、極めて信頼性の高い樹脂
封止型半導体装置を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明実施例のリードフレームを示す説明図
【図２】同リードフレームの要部拡大説明図
【図３】同リードフレームを用いた半導体装置を示す図
【図４】同半導体装置の樹脂封止工程を示す図
【図５】本発明の他の実施例のリードフレームを示す図
【図６】本発明の他の実施例のリードフレームを示す図
【図７】従来例のリードフレームを示す図
【図８】従来例の半導体装置を示す図
【符号の説明】
１ ダイパッド ２ インナーリード ３ 半導体チップ ４ ボンディングワイヤ ５ モールド樹脂 ６ タイバー ７ アウタ―リ―ド ８ サイドバ― ９ サポ―トバ― Ｇ モールドゲート

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップ搭載領域を取り囲むように
    配置された複数のインナーリードと、前記インナーリー
    ドのそれぞれに接続されるアウターリードを備えたリー
    ドフレームにおいて、 前記インナーリードと前記半導体チップ搭載領域との間
    隔が、モールド樹脂が注入される領域から離れるに従っ
    て狭くなるようにしたことを特徴とするリードフレー
    ム。
  2. 【請求項２】 半導体チップ搭載領域を取り囲むように
    配置された複数のインナーリードと、前記インナーリー
    ドのそれぞれに接続されるアウターリードを備えたリー
    ドフレームにおいて、 隣接する前記インナーリードの間隔が、モールド樹脂が
    注入される領域から離れるに従って狭くなるようにした
    ことを特徴とするリードフレーム。
  3. 【請求項３】 半導体チップ搭載領域を取り囲むように
    配置された複数のインナーリードと、前記インナーリー
    ドのそれぞれに接続されるアウターリードを備えたリー
    ドフレームにおいて、 モールド樹脂が注入される領域から離れるに従い、前記
    インナーリードと前記半導体チップ搭載領域との間隔
    が、狭くなるとともに、隣接する前記インナーリード間
    隔が狭くなるようにしたことを特徴とするリードフレー
    ム。
JP16949396A 1996-06-28 1996-06-28 リードフレーム Expired - Fee Related JP3226015B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16949396A JP3226015B2 (ja) 1996-06-28 1996-06-28 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16949396A JP3226015B2 (ja) 1996-06-28 1996-06-28 リードフレーム

Publications (2)

Publication Number Publication Date
JPH1022441A true JPH1022441A (ja) 1998-01-23
JP3226015B2 JP3226015B2 (ja) 2001-11-05

Family

ID=15887555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16949396A Expired - Fee Related JP3226015B2 (ja) 1996-06-28 1996-06-28 リードフレーム

Country Status (1)

Country Link
JP (1) JP3226015B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030053970A (ko) * 2001-12-24 2003-07-02 동부전자 주식회사 반도체 패키지의 리드 프레임
JP2017170814A (ja) * 2016-03-25 2017-09-28 日立オートモティブシステムズ株式会社 樹脂成形体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030053970A (ko) * 2001-12-24 2003-07-02 동부전자 주식회사 반도체 패키지의 리드 프레임
JP2017170814A (ja) * 2016-03-25 2017-09-28 日立オートモティブシステムズ株式会社 樹脂成形体

Also Published As

Publication number Publication date
JP3226015B2 (ja) 2001-11-05

Similar Documents

Publication Publication Date Title
US5091341A (en) Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member
US7410834B2 (en) Method of manufacturing a semiconductor device
US5444301A (en) Semiconductor package and method for manufacturing the same
US5521428A (en) Flagless semiconductor device
US20020037604A1 (en) Lead frame, semiconductor package having lead frame, and method of manufacturing semiconductor package
JP2972096B2 (ja) 樹脂封止型半導体装置
US20080135992A1 (en) Semiconductor device having plurality of leads
JPH05226564A (ja) 半導体装置
JPH0774195A (ja) 樹脂封止型半導体装置の製造方法
KR0141952B1 (ko) 반도체 패키지 및 그 제조방법
US5289033A (en) Packaging of semiconductor chips with resin
JP2000012758A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法
JP3226015B2 (ja) リードフレーム
JPH1022317A (ja) リードフレーム
JP2976199B2 (ja) ダイパッドを有する半導体パッケージ用リードフレーム
JP2528192B2 (ja) 半導体装置
JP2000150725A (ja) 半導体装置およびその製造方法
JP3185354B2 (ja) 半導体装置の製造方法及び半導体装置の樹脂封止装置
JPH08162596A (ja) リードフレーム及び半導体装置
JP2705983B2 (ja) 半導体装置の製造方法
KR200168394Y1 (ko) 반도체 패키지의 리드 프레임
KR200141125Y1 (ko) 리드프레임의 구조
JPH0547985A (ja) 半導体装置の製造方法
JP2515882B2 (ja) リ―ドフレ―ム、リ―ドフレ―ムの製造方法、半導体装置および半導体装置の製造方法
JPH11186447A (ja) 樹脂封止半導体装置、その製造方法及びその製造装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080831

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080831

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090831

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090831

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees