JP2976199B2 - ダイパッドを有する半導体パッケージ用リードフレーム - Google Patents

ダイパッドを有する半導体パッケージ用リードフレーム

Info

Publication number
JP2976199B2
JP2976199B2 JP9342588A JP34258897A JP2976199B2 JP 2976199 B2 JP2976199 B2 JP 2976199B2 JP 9342588 A JP9342588 A JP 9342588A JP 34258897 A JP34258897 A JP 34258897A JP 2976199 B2 JP2976199 B2 JP 2976199B2
Authority
JP
Japan
Prior art keywords
die pad
lead frame
support bar
semiconductor package
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9342588A
Other languages
English (en)
Other versions
JPH10200040A (ja
Inventor
ビョン・ドク・イ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ERU JII SEMIKON CO Ltd
Original Assignee
ERU JII SEMIKON CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ERU JII SEMIKON CO Ltd filed Critical ERU JII SEMIKON CO Ltd
Publication of JPH10200040A publication Critical patent/JPH10200040A/ja
Application granted granted Critical
Publication of JP2976199B2 publication Critical patent/JP2976199B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ダイパッドを有す
る半導体パッケージ用リードフレームに関し、詳細には
半導体パッケージ用リードフレームの構造を改善して、
半導体チップが装着されるダイパッドとモールド体との
境界の剥離及びクラック発生を解消できるようにしたダ
イパッドを有する半導体パッケージ用リードフレームに
関する。
【０００２】
【従来の技術】一般に、リードフレーム１ａは半導体パ
ッケージ工程で使用されるもので、金属の薄板で形成さ
れている。図１に示すように、リードフレーム１ａは、
フレーム全体的を支持し、工程中に移動させるとき案内
となるガイドレール１０が図面上の上下部端部に形成さ
れている。中心部に半導体チップ５が装着されるダイパ
ッド１１を有する。また、リードフレーム１ａは、ダイ
パッド１１に装着された半導体チップ５のボンディング
パッドとワイヤ１２により電気的に連結されるインナリ
ード２を有し、その外側にアウタリード１３を有する。
【０００３】インナリード２とアウタリード１３との間
には、インナリード２とアウタリード１３を支持するダ
ムバー１４が形成されている。このダムバー１４は、Ｅ
ＭＣ(Epoxy Molding Compound)部材によるモールド工程
の完了後、トリミング工程で除去される。そして、ダイ
パッド１１は支持バー４ａによりリードフレーム１ａに
連結されている。インナリード２とダイパッド１１間に
は空間部１５が形成される。上記リードフレーム１ａは
Ｃｕ合金の薄板で一体に形成されている。
【０００４】従来のリードフレーム１ａは、全体がＣｕ
合金で形成され、一番大きい面積を占める部分がダイパ
ッド１１である。一方、半導体チップ５及びこれらを囲
むモールド体８はプラスチックであるＥＭＣ部材で形成
される。したがって、リードフレーム１ａとモールド体
８とは熱膨張係数が互いに異なる。このため、パッケー
ジ工程の途中で又はパッケージ工程が完了した後に実施
するエージング及び信頼性テストのための熱処理工程時
に、又は実装された状態におけるパッケージの駆動時
に、ダイパッド１１とモールド体８との熱膨張係数の差
に起因したせん断応力によりダイパッド１１の底面とモ
ールド体８との密着面が分離する境界の剥離現象が生ず
る恐れがあった。また、上記の境界の剥離現象により分
離された界面へ湿気が浸透すると、パッケージモールド
体８にクラックが発生する。したがって、従来のパッケ
ージでは収率が低下し、完成したパッケージを回路基板
に実装して使用する場合にはパッケージの不良が引き起
こされる。
【０００５】
【発明が解決しようとする課題】本発明は、上記の問題
点を解決するためになされたのもので、ダイパッドとモ
ールド体との境界の剥離及びモールド体のクラック現象
を解消できるようにした新規なパッケージ構造及びパッ
ケージ方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、ダイパッドを従来のような金属を使用
しないで、プラスチック材を使用したことを特徴とする
ものである。プラスチック剤としては後にモールディン
グする外装材と同じ材質であることが望ましいが、熱膨
張係数がほぼ等しければ特にこだわらない。リードフレ
ームそのものは従来同様金属であるので、ダイパッドを
支持していた支持バーにダイパッドをモールド等の方法
で取り付けてある。ダイパッドを支持バーに確実に取り
付けられるように支持バーの先端に支持チップを形成さ
せておくことが望ましい。
【０００７】
【発明の実施の形態】以下、本発明の一実施形態を図３
〜図５に基づき詳細に説明する。図３は、本実施形態の
ダイパッドを取り付ける前のリードフレーム本体を示す
平面図であり、図４は、本実施形態のリードフレームを
示す平面図であり、図５は、本実施形態を用いた半導体
パッケージを示す縦断面図である。本実施形態は、リー
ドフレーム本体１のインナリード２の内側の空間領域に
リードフレーム本体１の支持部３から伸び出した支持バ
ー４を備えている。この支持バー４はダイパッド６を取
り付けるためのもので、その先端部に支持チップ７ａを
形成させている。本実施形態においては、この支持チッ
プは図示のように支持バー４の軸方向に対して垂直にな
るように形成されている。このリードフレーム本体１の
インナリードの内側の空間にダイパッド６が図４に示す
ように取り付けられている。このダイパッド６の支持バ
ー４への取付はモールドで行うことが望ましい。また、
本実施形態においては半導体パッケージの外装がＥＭＣ
で形成されるので、ダイパッド６も同じＥＭＣでモール
ド成形されている。熱膨張係数がほぼ等しければパッケ
ージ外装の部材と同じくすることにこだわることはな
い。
【０００８】以下、このように構成された本実施形態の
製造方法についてさらに詳細に説明する。本実施形態の
リードフレーム本体１も、従来の一般的なリードフレー
ムと同様に、金属の薄板で成形される。本実施形態では
図３に図示したように通常のリードフレームとは異なり
中央部分にダイパッドを有しない。四隅から延びている
支持バー４の先端にはダイパッドに代えて支持チップ７
ａが形成されている。この支持チップは後の工程でダイ
パッド６を支持バー４取り付ける際に接着面積を増加さ
せるためである。従来と同様に金属板からリードフレー
ム本体１を形成させた後、薄板状のダイパッド６をモー
ルド工程で取り付ける。このようにして、ダイパッド６
を有するリードフレームを形成させた後、そのダイパッ
ド６に半導体チップ５を取り付けてワイヤボンディング
などの後工程を行う。このため、本実施形態のリードフ
レーム１を利用するパッケージ工程は、ＥＭＣ材質のダ
イパッド６を形成させるための過程としてのモールディ
ング工程が、リードフレーム本体１の制作過程に含まれ
るか、又はパッケージ工程中のチップボンディングに先
立って追加的に行わなければならない。上記のようにリ
ードフレーム本体１にダイパッド６を取り付けた後の半
導体パッケージ工程は、一般的な半導体パッケージ工程
と同様な手続きに従うため、半導体パッケージ工程の手
続き及びパッケージ工程用装備の転換が特に要求されな
いという長所を有する。
【０００９】このように、本実施形態によるリードフレ
ームの特徴は、パッケージ工程の単位工程である半導体
チップをダイパッド６に固定するチップボンディング工
程、及び半導体チップのボンディングパッドとインナリ
ードをワイヤ１２を利用して電気的に連結させるワイヤ
ボンディング工程が完了された後、ダイパッド６に装着
した半導体チップ５を囲むモールディング工程時にダイ
パッド６と同じ材質のＥＭＣを使用してモールディング
することである。このため、モールディング工程が完了
した後には、図５に鎖線で示すように、半導体チップ５
が装着されたダイパッド６がモールド体８に密着されて
いるが、ダイパッド６とモールド体８とが同じ材質で形
成されて、物性が同一であるため、熱膨張係数も互いに
同じである。よって、本実施形態は、半導体パッケージ
工程の途中で、又はパッケージ工程が完了された後に実
施するエージング及び信頼性テストの実施過程から発生
するダイパッドとモールディング材との熱的不整合が解
消されるので、従来のように、合金からなるダイパッド
１１と半導体チップ５を囲むモールド体８との熱膨張係
数の差に起因したせん断応力によりダイパッド１１とモ
ールド体８との密着面が離隔される境界の剥離現象を防
止できるようになる。
【００１０】図６は、本発明の第２実施形態を示す平面
図であり、リードフレーム本体１の支持部３から延長形
成された支持バー４の先端にそれぞれダイパッド６を支
持する支持チップ７ｂが円形のリング状に形成された構
造を示す図である。
【００１１】また、図７は、本発明の第３実施形態を示
す平面図であり、リードフレーム本体１の支持部３から
延長形成された支持バー４の先端にダイパッド６を支持
する面積を広めるために形成される支持チップ７ｃがツ
リー構造のＹ字形に形成されていることを示す図であ
る。
【００１２】図８は、本発明の第４実施形態を示す平面
図であり、リードフレーム本体１の支持部３から延長形
成された支持バー４の先端がそれぞれ組となるように連
結バー９により互いに連結された構造を示す図である。
【００１３】そして、図９は、本発明の第５実施形態を
示す平面図であり、リードフレーム１の支持部３から延
長形成された支持バー４の先端が連結バー９により四角
のリング状をなすように互いに連結された構造を示す図
である。
【００１４】この、リードフレーム本体１の支持バー４
の先端のダイパッド支持チップの幾何学的な形状及び構
造は、前述した実施形態の以外の様々な形態に変更可能
である。一方、本実施形態のプラスチックからなるダイ
パッド６を有するリードフレームは、半導体チップ５が
装着される構造物であるダイパッドを必要とする全ての
タイプの半導体パッケージの製造工程に適用可能であ
る。
【００１５】
【発明の効果】上述したように、本発明は、半導体パッ
ケージ用リードフレームはプラスチックからなるダイパ
ッドを有するので、半導体チップを取り付けてモールデ
ィングする外装部材と熱膨張係数がほぼ同じくすること
ができ、外装材とダイパッドとの間の境界部分での剥離
が起こらず、じゃつクラック現象を解消できる。即ち、
半導体パッケージ工程の途中で、又はパッケージ工程が
完了された後に実施するエージング及び信頼性テストの
実施過程から発生する熱的不整合が解消されるので、ダ
イパッド１１の底面とＥＭＣとの境界面が分離される境
界の剥離現象が生じない。従って半導体パッケージの収
率及び信頼性を向上させ得る。
【図面の簡単な説明】
【図１】 従来のリードフレームを示す平面図。
【図２】 従来の半導体パッケージを示す縦断面図。
【図３】 本発明の第１実施形態のリードフレーム本体
を示す平面図。
【図４】 本発明のリードフレーム本体にダイパッドが
形成された状態を示す平面図。
【図５】 本発明のリードフレームが利用された半導体
パッケージを示す縦断面図。
【図６】 本発明の第２実施形態を示す平面図。
【図７】 本発明の第３実施形態を示す平面図。
【図８】 本発明の第４実施形態を示す平面図。
【図９】 本発明の第５実施形態を示す平面図。
【符号の説明】
１ リードフレーム ２ インナリード ４ 支持バー ５ 半導体チップ ６ ダイパッド ７ａ、７ｂ、７ｃ ダイパッド支持チップ ９ 連結バー
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/50 H01L 21/56 H01L 23/28

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 リードフレームのインナリードの内側
    領域に、半導体チップが装着されるプラスチック材から
    なるダイパッドがリードフレームの支持部から延長形成
    された支持バーに連結されて取り付けられ、前記支持バ
    ーの先端にはダイパッドを支持する面積を広めるための
    ダイパッド支持チップが形成されることを特徴とするプ
    レ・モールド・ダイパッドを有する半導体パッケージ用
    リードフレーム。
  2. 【請求項２】 リードフレームのインナリードの内側
    領域に、半導体チップが装着されるプラスチック材から
    なるダイパッドがリードフレームの支持部から延長形成
    された支持バーに連結されて取り付けられ、前記支持バ
    ーの先端がそれぞれ組をなすように連結バーにより互い
    に連結されることを特徴とするプレ・モールド・ダイパ
    ッドを有する半導体パッケージ用リードフレーム。
  3. 【請求項３】 リードフレームのインナリードの内側
    領域に、半導体チップが装着されるプラスチック材から
    なるダイパッドがリードフレームの支持部から延長形成
    された支持バーに連結されて取り付けられ、前記支持バ
    ーの先端が連結バーにより四角のリング状をなすように
    互いに連結されることを特徴とするプレ・モールド・ダ
    イパッドを有する半導体パッケージ用リードフレーム。
JP9342588A 1996-12-27 1997-12-12 ダイパッドを有する半導体パッケージ用リードフレーム Expired - Fee Related JP2976199B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR73493/1996 1996-12-27
KR1019960073493A KR100205353B1 (ko) 1996-12-27 1996-12-27 프리-몰드 패들을 갖는 반도체 패키지 제조 공정용 리드 프레임

Publications (2)

Publication Number Publication Date
JPH10200040A JPH10200040A (ja) 1998-07-31
JP2976199B2 true JP2976199B2 (ja) 1999-11-10

Family

ID=19491361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9342588A Expired - Fee Related JP2976199B2 (ja) 1996-12-27 1997-12-12 ダイパッドを有する半導体パッケージ用リードフレーム

Country Status (5)

Country Link
US (1) US6091135A (ja)
JP (1) JP2976199B2 (ja)
KR (1) KR100205353B1 (ja)
CN (1) CN1127763C (ja)
DE (1) DE19756179B4 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504238B2 (en) * 2000-01-31 2003-01-07 Texas Instruments Incorporated Leadframe with elevated small mount pads
US20080284038A1 (en) * 2007-05-16 2008-11-20 Dimaano Jr Antonio B Integrated circuit package system with perimeter paddle
US8497165B2 (en) 2011-10-20 2013-07-30 Intersil Americas Inc. Systems and methods for lead frame locking design features

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5423570U (ja) * 1977-07-19 1979-02-16
US4400714A (en) * 1980-11-06 1983-08-23 Jade Corporation Lead frame for semiconductor chip
US4466183A (en) * 1982-05-03 1984-08-21 National Semiconductor Corporation Integrated circuit packaging process
US4536825A (en) * 1984-03-29 1985-08-20 Unitrode Corporation Leadframe having severable fingers for aligning one or more electronic circuit device components
US4651415A (en) * 1985-03-22 1987-03-24 Diacon, Inc. Leaded chip carrier
EP0213575B1 (en) * 1985-08-23 1992-10-21 Nec Corporation Method of manufacturing a semiconductor device employing a film carrier tape
JPH0415947A (ja) * 1990-05-09 1992-01-21 Hitachi Cable Ltd 半導体装置用リードフレームおよび半導体装置
US5138429A (en) * 1990-08-30 1992-08-11 Hewlett-Packard Company Precisely aligned lead frame using registration traces and pads
US5122858A (en) * 1990-09-10 1992-06-16 Olin Corporation Lead frame having polymer coated surface portions
US5214846A (en) * 1991-04-24 1993-06-01 Sony Corporation Packaging of semiconductor chips
US5278447A (en) * 1992-01-16 1994-01-11 Lsi Logic Corporation Semiconductor device assembly carrier
US5539251A (en) * 1992-05-11 1996-07-23 Micron Technology, Inc. Tie bar over chip lead frame design
JPH05326808A (ja) * 1992-05-15 1993-12-10 Ibiden Co Ltd 電子部品搭載用基板およびこれを用いた半導体装置
US5233222A (en) * 1992-07-27 1993-08-03 Motorola, Inc. Semiconductor device having window-frame flag with tapered edge in opening
US5294827A (en) * 1992-12-14 1994-03-15 Motorola, Inc. Semiconductor device having thin package body and method for making the same
JPH06244348A (ja) * 1993-02-15 1994-09-02 Seiko Epson Corp 半導体装置用リードフレーム
TW276357B (ja) * 1993-03-22 1996-05-21 Motorola Inc
JP2767404B2 (ja) * 1994-12-14 1998-06-18 アナムインダストリアル株式会社 半導体パッケージのリードフレーム構造

Also Published As

Publication number Publication date
US6091135A (en) 2000-07-18
CN1186339A (zh) 1998-07-01
DE19756179B4 (de) 2007-01-25
KR19980054345A (ko) 1998-09-25
CN1127763C (zh) 2003-11-12
JPH10200040A (ja) 1998-07-31
KR100205353B1 (ko) 1999-07-01
DE19756179A1 (de) 1998-07-02

Similar Documents

Publication Publication Date Title
KR100462105B1 (ko) 수지밀봉형 반도체장치의 제조방법
US5428248A (en) Resin molded semiconductor package
USRE37413E1 (en) Semiconductor package for a semiconductor chip having centrally located bottom bond pads
KR100235308B1 (ko) 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지
JP2957168B2 (ja) リードフレーム及びこれを用いた半導体パッケージ
US5874773A (en) Lead frame having a supporting pad with a plurality of slits arranged to permit the flow of resin so as to prevent the occurrence of voids
JP2972096B2 (ja) 樹脂封止型半導体装置
JP3535879B2 (ja) 半導体パッケージアセンブリ方法
JPS6151933A (ja) 半導体装置の製法
KR0148080B1 (ko) 반도체 리드프레임 제조방법 및 그를 이용한 반도체 칩 패키지 제조방법
JP2976199B2 (ja) ダイパッドを有する半導体パッケージ用リードフレーム
KR100304922B1 (ko) 리드프레임및이를이용한반도체패키지
KR200141125Y1 (ko) 리드프레임의 구조
JP3226015B2 (ja) リードフレーム
JPH0332048A (ja) 半導体装置
KR100198312B1 (ko) 리드프레임의 구조 및 이를 이용한 반도체 패키지
JPH06132443A (ja) 半導体装置およびその製造に用いられるリードフレーム
KR100537716B1 (ko) 리드 프레임 및 그를 이용한 반도체 패키지
KR100355639B1 (ko) 수지봉지형 반도체소자 및 그를 이용한 반도체장치의 제조방법
KR200155169Y1 (ko) 반도체 패키지 디바이스
KR200224097Y1 (ko) 몰딩용 다이
JPH088285A (ja) 半導体装置
JPH04329661A (ja) リードフレームおよび半導体装置
KR19990024546A (ko) 스터드 비지에이 패키지 및 그 제조방법
KR19980027700A (ko) 본딩 와이어에 의해 반도체 칩이 지지되는 반도체 패키지의 제조 방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120910

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees