KR19980027700A - 본딩 와이어에 의해 반도체 칩이 지지되는 반도체 패키지의 제조 방법 - Google Patents

본딩 와이어에 의해 반도체 칩이 지지되는 반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR19980027700A
KR19980027700A KR1019960046548A KR19960046548A KR19980027700A KR 19980027700 A KR19980027700 A KR 19980027700A KR 1019960046548 A KR1019960046548 A KR 1019960046548A KR 19960046548 A KR19960046548 A KR 19960046548A KR 19980027700 A KR19980027700 A KR 19980027700A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
bonding
chip
semiconductor
package
Prior art date
Application number
KR1019960046548A
Other languages
English (en)
Inventor
송영희
김강수
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960046548A priority Critical patent/KR19980027700A/ko
Publication of KR19980027700A publication Critical patent/KR19980027700A/ko

Links

Abstract

본 발명은 다이 패드를 사용하지 않거나, 내부 리드가 접착제에 의해 칩의 표면에 부착되지 않고 본딩 와이어에 의해서만 지지되는 반도체 칩 패키지의 제조 방법에 관한 것으로서, 내부 리드, 그 내부 리드와 일체로 형성된 외부 리드를 구비하는 리드 프레임을 준비하는 단계; 상기 준비된 리드 프레임을 와이어 본딩 장치의 히터 블록 소정의 영역에 형성된 칩 고정 수단이 노출되도록 장착하는 단계; 상기 히터 블록 소정의 영역에 형성된 칩 고정 수단에 복수 개의 본딩 패드가 형성된 칩을 고정하는 단계; 상기 본딩 패드와 상기 내부 리드를 금속 와이어로 본딩 하는 단계; 상기 결과물을 성형 장치로 이송하여 성형 수지로 성형하는 단계; 를 포함하는 특징으로 하는 본딩 와이어에 의해 반도체 칩이 지지되는 반도체 패키지의 제조 방법을 제공하여 접착제를 도포하는 공정과 접착 공정등 반도체 칩을 접착제로 접착하는 공정을 진행하지 않음으로서 반도체 패키지 조립 공정이 감소하는 이점(利點)을 갖고 있다.

Description

본딩 와이어에 의해 반도체 칩이 지지되는 반도체 패키지의 제조 방법
본 발명은 반도체 칩 패키지의 제조 방법에 관한 것으로서, 보다 구체적으로는 다이 패드를 사용하지 않거나, 내부 리드가 접착제에 의해 칩의 표면에 부착되지 않고 본딩 와이어에 의해서만 지지되는 반도체 칩 패키지의 제조 방법에 관한 것이다.
반도체 소자를 사용하는 전자 기기는 소형화, 고기능화를 추구하고 있으며, 이에 따라 신뢰성이 뛰어나고 소형의 고밀도 반도체 소자를 실현하기 위한 노력이 계속되고 있다. 최근에는 반도체 패키지의 두께가 1㎜ 이하의 초박형 패키지(TSOP : thin small outline package, UTSOP ; ultra thin small outline package 등등)가 신뢰성이나 패키지의 실장 밀도 면에서 우수한 점이 많기 때문에 특히 주목을 받고 있다.
이하, 도면을 참조하여 종래 기술에 의한 반도체 패키지에 관하여 설명하고자 한다.
도 1은 종래 기술에 의한 다이 패드가 형성된 반도체 패키지의 구조를 나타내는 단면도이다.
도 2는 종래 기술에 의한 칩 하면이 노출된 리드 온 칩 패키지를 나타내는 단면도이다.
먼저, 도 1은 다이 패드(50)에 은 에폭시(Ag epoxy) 등의 접착제(20) 등을 사용하여 반도체 칩(10)을 부착한다. 반도체 칩(10)의 표면에 형성되어 있는 본딩 패드(12)와 리드(40)는 와이어(30)에 의해 본딩(bonding)되어 반도체 칩(10)이 외부와 전기적으로 접속될 수 있는 모양을 나타내고 있다. 그리고, 반도체 칩(10)을 외부 환경으로부터 보호하기 위하여 상기 반도체 칩(10)을 포함한 전기적 연결 부위를 에폭시 몰딩 컴파운드(epoxy molding compound)를 고온·고압 하에서 주입함으로서 성형 수지(60)를 형성한다. 리드(40)는 반도체 패키지 외부 기판(도시 아니함)에 실장하기 위한 형태(예컨대, 걸-윙 ; gull-wing 형태)로 절곡된다.
다이 패드(50)와 리드(40)를 구비하는 리드 프레임은 구리 합금을 사용하거나 철 합금을 사용하는데, 이러한 서로 다른 물질로 이루어진 구성 요소, 즉 반도체 칩(10), 구리나 철 합금의 다이 패드(50), 몰딩 컴파운드로 이루어진 성형 수지(60) 간의 열 팽창계수의 차이 등 물리적인 성질의 차이 때문에 패키지 제품의 신뢰성에 문제가 발생한다.
그래서, 다른 종래 예에서는, 다이 패드(50)의 중앙부에 관통 구멍을 형성하거나 성형 수지가 반도체 칩 밑면과 직접 첩촉하도록 슬롯이 형성된 다이 패드 등의 구조를 갖도록 하였다. 이와 같은 구조를 갖는 반도체 패키지는 성형 수지와 반도체 칩간의 결합력이 강화되고, 반도체 패키지의 크랙(crack) 등이 발생하는 불량이 감소하게 되었다. 그러나, 이종(異種) 물질 간의 경계면은 여전히 존재하여, 이러한 계면은 초박형 패키지에서 여전히 문제점으로 대두된다.
도 2는 리드 온 칩(lead on chip) 기술을 이용한 종래 기술의 초박형 패키지의 단면도이다. 반도체 칩(10)의 상부 표면의 중앙 부분에 본딩 패드(12)가 형성되어 있고, 리드(40)는 반도체 칩(10)의 표면 위로 올라와서 폴리임드(polyimide) 등의 접착제(20)에 의해 반도체 칩910)위에 접착되어 있다.
본딩 패드(12)와 리드(40)를 와이어로 본딩한 다음, 성형 수지(60)로 반도체 패키지 몸체를 형성한다. 이때 반도체 칩(10)의 밑면이 패키지 몸체의 밑면과 일치하도록 하면, 반도체 패키지의 두께를 얇게 할 수 있고, 반도체 칩(10)의 일부가 외부로 노출되기 때문에 열 방출 특성도 좋아진다. 또한 리드 온 칩 패키지에서 차지하는 면적도 줄일 수가 있고, 본딩 패드가 중앙에 배열되어 있기 때문에 사방에 배열되어 있는 회로소자가 본딩 패드와 연결되는 버스(bus)의 길이가 동일하여서 고속 동작이나 잡음 억제에 유리하다.
그러나, 접착제(20)는 와이어(30)를 본딩할 때, 또는 다른 조립 공정 (예컨에, 몰딩 공정) 등에서 반도체 칩(10)을 고정시키는 역할을 하기 때문에 이러한 종래 기술에 의한 반도체 패키지 구조에서는 필수적인 구성 요소이다. 또한, 리드(40)와 반도체 칩(10) 표면 사이에는 접착제(20)가 존재하기 때문에 두께를 줄이는 데에는 제약이 있고, 접착제(20)는 이후의 반도체 패키지 조립 공정이나 고온·고압 하에서 진행되는 신뢰성 검사에서 많은 스트레스를 받아서 불량의 잠재적인 요인으로 작용할 소지가 많다.
따라서 본 발명의 목적은 반도체 패키지의 신뢰성을 높이고 두께가 얇은 초박형 반도체 패키지를 제조하는 방법을 제공하는 것이고, 또한 반도체 패키지에서 이종 물질간의 접촉계면을 가능한 줄임을써 반도체 패키지의 신뢰성을 높이고 불량을 낮추는 것이다.
도 1은 종래 기술에 의한 다이 패드가 형성된 반도체 패키지의 구조를 나타내는 단면도.
도 2는 종래 기술에 의한 칩 하면이 노출된 리드 온 칩 패키지를 나타내는 단면도.
도 3은 본 발명에 의한 리드 프레임을 나타내는 사시도.
도 4는 본 발명에 의한 리드 프레임에 본딩 와이어로 반도체 칩이 접착된 모양을 나타내는 개략 사시도.
도 5는 도 4의 반도체 칩과 리드가 와이어로만 접착된 리드 프레임에 성형 수지를 봉지한 모양을 개략적으로 나타내는 단면도.
도 6은 본 발명에 의한 다른 예로 반도체 칩 하면이 노출되도록 성형한 모양을 개략적으로 나타내는 단면도.
도 7은 도 5의 결과물이 절단·절곡 공정을 거쳐 본딩 와이어에 의해 반도체 칩이 지지되는 반도체 패키지를 나타내는 단면도.
도 8은 도 6의 결과물이 절단·절곡 공정을 거쳐 본딩 와이어에 의해 반도체 칩이 지지되는 반도체 패키지를 나타내는 단면도.
도면의 주요 부호에 대한 설명
10 : 반도체 칩 12 : 본딩 패드
30 : 와이어 40, 110 : 리드
50 : 다이 패드 60 : 성형 수지
100 : 리드 프레임
상기 목적을 달성하기 위하여 내부 리드, 그 내부 리드와 일체로 형성된 외부 리드를 구비하는 리드 프레임을 준비하는 단계; 상기 준비된 리드 프레임을 와이어 본딩 장치의 히터 블록 소정의 영역에 형성된 칩 고정 수단이 노출되도록 장착하는 단계; 상기 히터 블록 소정의 영역에 형성된 칩 고정 수단에 복수 개의 본딩 패드가 형성된 칩을 고정하는 단계; 상기 본딩 패드와 상기 내부 리드를 금속 와이어로 본딩 하는 단계; 상기 결과물을 성형 장치로 이송하여 성형 수지로 성형하는 단계; 를 포함하는 특징으로 하는 본딩 와이어에 의해 반도체 칩이 지지되는 반도체 패키지의 제조 방법을 제공한다.
이하 도면을 참조하여 본 발명에 의한 본딩 와이어에 의해 반도체 칩이 지지되는 반도체 패키지의 제조 방법에 관하여 보다 상세하게 설명하고자 한다.
도 3은 본 발명에 의한 리드 프레임을 나타내는 사시도이다.
도 4는 본 발명에 의한 리드 프레임에 본딩 와이어로 반도체 칩이 접착된 모양을 나타내는 개략 사시도이다.
도 5는 도 4의 반도체 칩과 리드가 와이어로만 접착된 리드 프레임에 성형 수지를 봉지한 모양을 개략적으로 나타내는 단면도이다.
도 6은 본 발명에 의한 다른 예로 반도체 칩 하면이 노출되도록 성형한 모양을 개략적으로 나타내는 단면도이다.
도 7은 도 5의 결과물이 절단·절곡 공정을 거쳐 본딩 와이어에 의해 반도체 칩이 지지되는 반도체 패키를 나타내는 단면도이다.
도 8은 도 6의 결과물이 절단·절곡 공정을 거쳐 본딩 와이어에 의해 반도체 칩이 지지되는 반도체 패키를 나타내는 단면도이다.
먼저, 도 3은 리드들(110)이 일정한 간격으로 형성되어 있고, 외부 리드와 내부리드를 구분하고 추후 몰딩 공정시 성형 수지가 흘러 넘치지 않도록 댐바(도시 안됨)가 그 리드들(110)을 가로질러 형성되어 있는 리드 프레임(100)의 모양을 나타내고 있다.
이와 같이 본 발명에 의한 리드 프레임은 리드들만 형성되어 있고, 반도체 칩을 접착 고정하기 위한 다이 패드가 형성되어 있지 않으며, 이는 리드 프레임 제작시 스템핑(staping)방법 등을 이용하여 간단하게 형성할 수 있다.
도 4는 상기 리드 프레임(100)의 리드(110)와 반도체 칩(100)의 본딩 패드(12)간에 와이어(30)로 연결되어 있는 모양을 나타내고 있다.
이를 좀더 설명하면, 일반적인 와이어 본딩 장치의 히트 블록(heat block)(도면에 도시 하지 않음)에 리드 프레임을 장착하고, 그 리드 프레임의 칩의 안착될 부분에는 진공 흡착 수단인 진공 홀(vacuum hole)이 노출되도록 한다. 그리고, 반도체 칩이 그 진공 홀 상면에 놓이면, 진공 힘에 의해 진공 홀에 고정되며 이때 와이어 본딩을 실시하게 된다.
종래 기술에 의한 일반적인 히트 블록에 형성된 진공 홀은 리드 프레임을 고정하기 위한 수단으로 형성되어 있었으나, 본 발명에서는 반도체 칩이 안착되는 부분에 진공 홀을 추가로 형성하여 반도체 칩과 리드 프레임을 동시에 고정하는 역할을 하도록 한다. 이는 기존의 히트 블록에 약간의 수정을 가함으로써 기존의 와이어 본딩 장치를 이용할 수 있다.
도 5는 리드 프레임(100)의 리드(110)에 반도체 칩(10)이 와이어(30)로 연결된다음 성형 공정을 진행하여 성형 수지(60)를 봉지한 모양을 나타내고 있다.
도 6은 본 발명에 의한 다른 예로서, 성형 공정시 상기 반도체 칩(10)의 하면이 노출되록 성형 수지(60)가 봉지되어 있는 모양을 나타내고 있다.
이와 같이 반도체 칩(10)과 와이어(30) 및 전기적 연결부위를 성형 수지(60)로 봉지하는 성형 공정은 일반적인 반도체 패키지 성형 공정을 따르며, 와이어 본딩 공정이 완료된 리드 프레임 스트립 상태로 성형된다.
도 7과 도 8은 본 발명에 의한 반도체 패키지 제조 공정이 완료된 다음 형성된 와이어 본딩에 의해 반도체 칩이 지지되는 반도체 패키지의 구조를 나타내는 단면도이고, 성형하는 방법에 따라서 반도체 칩 하면이 노출되는 형태의 반도체 패키지와 반도체 칩이 성형 수지 내부에 봉지되는 형태를 갖을 수 있다.
따라서, 본 발명에 의한 반도체 패키지는 접착제를 사용하지 않고 본딩 와이어에 의해서만 반도체 칩이 지지되도록 함으로서, 접착제를 도포하는 공정과 접착 공정등 반도체 칩을 접착제로 접착하는 공정을 진행하지 않음으로서 반도체 패키지 조립 공정이 감소하는 이점(利點)을 갖고 있다.
또한, 본 발명에 의한 다른 이점으로는 다이 패드 또는 접착제라고 하는 이종 물질과 반도체 칩, 성형 수지와의 계면을 없앰으로써 패키지의 신뢰성을 높을 수 있고, 접착 고정이 제거되어 접착공정에서 발생하는 불량을 감소 및 비용절 감의 이점이 있다.

Claims (2)

  1. 내부 리드, 그 내부 리드와 일체로 형성된 외부 리드를 구비하는 리드 프레임을 준비하는 단계;
    상기 준비된 리드 프레임을 와이어 본딩 장치의 히터 블록 소정의 영역에 형성된 칩 고정 수단이 노출되도록 장착하는 단계;
    상기 히터 블록 소정의 영역에 형성된 칩 고정 수단에 복수 개의 본딩 패드가 형성된 칩을 고정하는 단계;
    상기 본딩 패드와 상기 내부 리드를 금속 와이어로 본딩 하는 단계;
    상기 결과물을 성형 장치로 이송하여 성형 수지로 성형하는 단계;
    를 포함하는 특징으로 하는 본딩 와이어에 의해 반도체 칩이 지지되는 반도체 패키지의 제조 방법.
  2. 제 1항에 있어서, 상기 칩 고정 수단이 진공 홀을 통하여 진공 흡착 고정되는 것을 특징으로 하는 본딩 와이어에 의해 반도체 칩이 지지되는 반도체 패키지의 제조 방법.
KR1019960046548A 1996-10-17 1996-10-17 본딩 와이어에 의해 반도체 칩이 지지되는 반도체 패키지의 제조 방법 KR19980027700A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960046548A KR19980027700A (ko) 1996-10-17 1996-10-17 본딩 와이어에 의해 반도체 칩이 지지되는 반도체 패키지의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960046548A KR19980027700A (ko) 1996-10-17 1996-10-17 본딩 와이어에 의해 반도체 칩이 지지되는 반도체 패키지의 제조 방법

Publications (1)

Publication Number Publication Date
KR19980027700A true KR19980027700A (ko) 1998-07-15

Family

ID=66289015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960046548A KR19980027700A (ko) 1996-10-17 1996-10-17 본딩 와이어에 의해 반도체 칩이 지지되는 반도체 패키지의 제조 방법

Country Status (1)

Country Link
KR (1) KR19980027700A (ko)

Similar Documents

Publication Publication Date Title
KR100304681B1 (ko) 몰드bga형반도체장치및그제조방법
JP3839321B2 (ja) 半導体装置およびその製造方法
US8836101B2 (en) Multi-chip semiconductor packages and assembly thereof
US5508556A (en) Leaded semiconductor device having accessible power supply pad terminals
US5715593A (en) Method of making plastic-packaged semiconductor integrated circuit
US7489021B2 (en) Lead frame with included passive devices
US7298026B2 (en) Large die package and method for the fabrication thereof
KR19980032479A (ko) 표면 설치 to-220 패키지 및 그의 제조 공정
JP3151241B2 (ja) 低価格消去可能なプログラム可能読みとり専用記憶装置ならびに製造方法
KR100366111B1 (ko) 수지봉합형 반도체장치의 구조
JP2586835B2 (ja) 半導体集積回路
US5936837A (en) Semiconductor component having leadframe with offset ground plane
JP2762954B2 (ja) 樹脂封止型半導体装置の製造方法
KR19980027700A (ko) 본딩 와이어에 의해 반도체 칩이 지지되는 반도체 패키지의 제조 방법
JP2001267484A (ja) 半導体装置およびその製造方法
JP3528711B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
KR100221918B1 (ko) 칩 스케일 패키지
KR100304922B1 (ko) 리드프레임및이를이용한반도체패키지
JP4764608B2 (ja) 半導体装置
KR100308899B1 (ko) 반도체패키지및그제조방법
KR19980027699A (ko) 본딩 와이어에 의해 반도체 칩이 지지되는 반도체 패키지
JP3541751B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPS61240664A (ja) 半導体装置
US20080048302A1 (en) Systems and methods for low profile die package
JPH04252041A (ja) 混成集積回路の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination