JP3151241B2 - 低価格消去可能なプログラム可能読みとり専用記憶装置ならびに製造方法 - Google Patents
低価格消去可能なプログラム可能読みとり専用記憶装置ならびに製造方法Info
- Publication number
- JP3151241B2 JP3151241B2 JP22021691A JP22021691A JP3151241B2 JP 3151241 B2 JP3151241 B2 JP 3151241B2 JP 22021691 A JP22021691 A JP 22021691A JP 22021691 A JP22021691 A JP 22021691A JP 3151241 B2 JP3151241 B2 JP 3151241B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- lead
- tape
- chip
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/18—Circuits for erasing optically
Description
【０００１】
【産業上の利用分野】本発明は半導体パッケージに係わ
り、更に詳細には紫外線を透過するゲル状被膜を半導体
メモリチップ素子の表面に有する、低価格消去可能なプ
ログラム可能読みとり専用記憶装置（ＥＰＲＯＭ）パッ
ケージならびにその製造方法に関する。
り、更に詳細には紫外線を透過するゲル状被膜を半導体
メモリチップ素子の表面に有する、低価格消去可能なプ
ログラム可能読みとり専用記憶装置（ＥＰＲＯＭ）パッ
ケージならびにその製造方法に関する。
【０００２】
【従来の技術】今までの高密度回路基板に対する需要
は、結果として小さな外形を有する小型半導体素子を生
み出してきた。基板スペースに対する考慮は伝統的に二
次元的な面から行われてきており、薄いパッケージの話
は二次的なものであった。しかしながら、電子工業は薄
型パッケージをメモリカード、スマートカード、および
エミュレータカードの様な製品に関連して密度の問題を
解決する有力なものと期待している、パッケージの厚さ
は今や重要な要素である。
は、結果として小さな外形を有する小型半導体素子を生
み出してきた。基板スペースに対する考慮は伝統的に二
次元的な面から行われてきており、薄いパッケージの話
は二次的なものであった。しかしながら、電子工業は薄
型パッケージをメモリカード、スマートカード、および
エミュレータカードの様な製品に関連して密度の問題を
解決する有力なものと期待している、パッケージの厚さ
は今や重要な要素である。
【０００３】ＥＰＲＯＭのパッケージングは従来型押し
出し成形プラスチックパッケージよりも高価であるが、
それは記憶素子内に格納されているデータを消去するた
めに紫外線に対してメモリチップを曝すためのガラス窓
を必要とするためである。このような素子の標準パッケ
ージは光を透過するガラスの蓋をメモリ素子の上、パッ
ケージ上面に載せた高価なセラミック空洞パッケージで
ある。
出し成形プラスチックパッケージよりも高価であるが、
それは記憶素子内に格納されているデータを消去するた
めに紫外線に対してメモリチップを曝すためのガラス窓
を必要とするためである。このような素子の標準パッケ
ージは光を透過するガラスの蓋をメモリ素子の上、パッ
ケージ上面に載せた高価なセラミック空洞パッケージで
ある。
【０００４】ナショナルセミコンダクタ（Ｎａｔｉｏｎ
ａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）ＴａｐｅＰａｋ
TM、テープ・自動化ボンディング（Ｔａｐｅ Ａｕｔｏ
ｍａｔｅｄ Ｂｏｎｄｉｎｇ）（ＴＡＢ）、二重インラ
インプラスチック（ＤＩＰ）パッケージ、および小輪郭
パッケージ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａ
ｇｅｓ）（ＳＯＰｓ）の様な従来型パッケージを含む、
従来技術によるパッケージが使用されていないのは、こ
れらのプラスチック内部に閉じこめられたパッケージに
は紫外線透過窓が具備されていないためである。従来技
術によるパッケージはワイヤボンディングを使用してチ
ップを導線枠に接続しているが、この導線枠はセラミッ
ク空洞パッケージの中央部に配置されている。水晶製の
蓋がワイヤボンディングの後で空洞の開口を覆うように
かぶせられる。チップは空洞の内側で密閉されて、ハー
メチックパッケージが作られる。このパッケージ技術は
材料面および組み立て工数の両面から非常に高価であ
る。従来技術による半導体素子は検査の前にパッケージ
に組み込まれて焼き入れされるので、素子が検査で不良
素子となると素子の全製造コストが失われる。ＴＡＢパ
ッケージングは液体プラスチックを使用して半導体チッ
プを内封しているので、製造工程がかなり簡略化されま
た材料コストが節約される。
ａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）ＴａｐｅＰａｋ
TM、テープ・自動化ボンディング（Ｔａｐｅ Ａｕｔｏ
ｍａｔｅｄ Ｂｏｎｄｉｎｇ）（ＴＡＢ）、二重インラ
インプラスチック（ＤＩＰ）パッケージ、および小輪郭
パッケージ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａ
ｇｅｓ）（ＳＯＰｓ）の様な従来型パッケージを含む、
従来技術によるパッケージが使用されていないのは、こ
れらのプラスチック内部に閉じこめられたパッケージに
は紫外線透過窓が具備されていないためである。従来技
術によるパッケージはワイヤボンディングを使用してチ
ップを導線枠に接続しているが、この導線枠はセラミッ
ク空洞パッケージの中央部に配置されている。水晶製の
蓋がワイヤボンディングの後で空洞の開口を覆うように
かぶせられる。チップは空洞の内側で密閉されて、ハー
メチックパッケージが作られる。このパッケージ技術は
材料面および組み立て工数の両面から非常に高価であ
る。従来技術による半導体素子は検査の前にパッケージ
に組み込まれて焼き入れされるので、素子が検査で不良
素子となると素子の全製造コストが失われる。ＴＡＢパ
ッケージングは液体プラスチックを使用して半導体チッ
プを内封しているので、製造工程がかなり簡略化されま
た材料コストが節約される。
【０００５】
【発明の目的と要約】本発明はチップ上テープ重ね技法
を使用したＥＰＲＯＭ素子のための低価格パッケージで
ある。その他の組み立て方法、例えばワイアボンディン
グもまた使用可能である。半導体チップは導線枠の連続
片上に接着される。多点（ギャング）端子圧縮内部導線
接着（ＩＬＢ）が使用される。半導体素子は多層テープ
を使用して巻枠毎の処理が出来るテープ上で事前検査な
らびに焼き入れを行える。チップの内部接続側はメモリ
の側であって、これは紫外線に曝されたときにメモリ素
子内に格納されているデータを消去する。紫外線透過ゲ
ル、例えばデクスタ電子材料部（Ｄｅｘｔｅｒ Ｅｌｅ
ｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ Ｄｉｖｉｓｉｏ
ｎ）、工業、カリフォルニアで製造される、ゲル（ＥＰ
Ｒ−２５０−１）が使用されてセラミック／ガラスパッ
ケージを不用とし、またゲルはＴＡＢ製造工程を使用し
た半導体素子の上部内封材としても使用できる。同様の
ゲルはまたダウ・コーニング社（Ｄｏｗ Ｃｏｒｎｉｎ
ｇ Ｃｏｒｐｏｒａｔｉｏｎ）で、部品番号ＨＩＰＥＣ
Ｑ１−４９３９として製造されている。別の材料、
Ｇ．Ｅ．シリコンズ製もまたここで使用される型と互換
性がある。ゲルはまたワイヤ接着される素子の表面被覆
にも適用できる。ゲルはまた素子の機械的保護ともなっ
ている。
を使用したＥＰＲＯＭ素子のための低価格パッケージで
ある。その他の組み立て方法、例えばワイアボンディン
グもまた使用可能である。半導体チップは導線枠の連続
片上に接着される。多点（ギャング）端子圧縮内部導線
接着（ＩＬＢ）が使用される。半導体素子は多層テープ
を使用して巻枠毎の処理が出来るテープ上で事前検査な
らびに焼き入れを行える。チップの内部接続側はメモリ
の側であって、これは紫外線に曝されたときにメモリ素
子内に格納されているデータを消去する。紫外線透過ゲ
ル、例えばデクスタ電子材料部（Ｄｅｘｔｅｒ Ｅｌｅ
ｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ Ｄｉｖｉｓｉｏ
ｎ）、工業、カリフォルニアで製造される、ゲル（ＥＰ
Ｒ−２５０−１）が使用されてセラミック／ガラスパッ
ケージを不用とし、またゲルはＴＡＢ製造工程を使用し
た半導体素子の上部内封材としても使用できる。同様の
ゲルはまたダウ・コーニング社（Ｄｏｗ Ｃｏｒｎｉｎ
ｇ Ｃｏｒｐｏｒａｔｉｏｎ）で、部品番号ＨＩＰＥＣ
Ｑ１−４９３９として製造されている。別の材料、
Ｇ．Ｅ．シリコンズ製もまたここで使用される型と互換
性がある。ゲルはまたワイヤ接着される素子の表面被覆
にも適用できる。ゲルはまた素子の機械的保護ともなっ
ている。
【０００６】パッケージの厚さと重さの両方ともチップ
の表面上に薄い被覆を使用することによって軽減でき
る、またＴＡＢ方式内部接続を使用することによりワイ
ヤボンディング法で発生するワイヤループが除去され
る。
の表面上に薄い被覆を使用することによって軽減でき
る、またＴＡＢ方式内部接続を使用することによりワイ
ヤボンディング法で発生するワイヤループが除去され
る。
【０００７】導線テープは押し出し成形用の多重繋バー
を取り除くことにより簡単化されている。素子の処理は
製造工程の多くの段階で簡単化されている：ウェハー切
断時の面取りの排除；多点（ギャング）ボンディング；
それに素子は“条片”としても、“巻枠単位”または
“単独”形式でも取り扱える。
を取り除くことにより簡単化されている。素子の処理は
製造工程の多くの段階で簡単化されている：ウェハー切
断時の面取りの排除；多点（ギャング）ボンディング；
それに素子は“条片”としても、“巻枠単位”または
“単独”形式でも取り扱える。
【０００８】性能の信頼性および生産性が改善されてい
る：接着強度の改善によるより高いボンディング信頼性
によって、押し出し成形された枠によって素子を成形枠
から取り外す際に必要なパッケージ耐久性が実現される
ことによって、枠がＩＬＢの後で押し出し成形されるた
めにより高度なパッケージ耐久性が追加される事によっ
て；一つのレベルの内部接続（ワイヤボンディング）を
排除したことによって改善される熱伝導によって；また
ＴＡＢ導線を矩形にすることによって改善された周波数
性能によって前記の改善がなされる。
る：接着強度の改善によるより高いボンディング信頼性
によって、押し出し成形された枠によって素子を成形枠
から取り外す際に必要なパッケージ耐久性が実現される
ことによって、枠がＩＬＢの後で押し出し成形されるた
めにより高度なパッケージ耐久性が追加される事によっ
て；一つのレベルの内部接続（ワイヤボンディング）を
排除したことによって改善される熱伝導によって；また
ＴＡＢ導線を矩形にすることによって改善された周波数
性能によって前記の改善がなされる。
【０００９】本発明により得られる技術的特徴およびそ
の目的は、本発明の出願された実施例の記述を添付図と
ともに考慮することにより明かとなろう、また新規な特
徴は添付の特許請求の範囲に記載されている。
の目的は、本発明の出願された実施例の記述を添付図と
ともに考慮することにより明かとなろう、また新規な特
徴は添付の特許請求の範囲に記載されている。
【００１０】
【実施例】素子は“条片”処理に対する以下の方法を使
用して製造されている。図１はプラスチック枠内に装着
された半導体素子アセンブリ１０を示し、素子をプラス
チック枠から取り外す前に検査し、焼き入れ出来るよう
に繋バーが取り外されている。半導体チップ１２はその
両端から伸びるリード線１５を有する。リード線１５は
プラスチック枠１１を通して延長されており、１６の部
分で枠１１の端１４に対して折り曲げられている。チッ
プ１２の上面は紫外線透過材１８で被覆されており、こ
れは半導体チップ１２の上側面も被覆している。
用して製造されている。図１はプラスチック枠内に装着
された半導体素子アセンブリ１０を示し、素子をプラス
チック枠から取り外す前に検査し、焼き入れ出来るよう
に繋バーが取り外されている。半導体チップ１２はその
両端から伸びるリード線１５を有する。リード線１５は
プラスチック枠１１を通して延長されており、１６の部
分で枠１１の端１４に対して折り曲げられている。チッ
プ１２の上面は紫外線透過材１８で被覆されており、こ
れは半導体チップ１２の上側面も被覆している。
【００１１】素子１０を製造する基本工程は以下の通り
である。半導体チップ１２が複数の集積回路素子を有す
るウェハーから切り出される。半導体チップ１２はリー
ド線１５の近くに置かれ、チップはリード線１５に内部
線接着（Ｉｎｎｅｒ Ｌｅａｄ Ｂｏｎｄｉｎｇ）され
る。この時点で素子は“テープ上チップ”として巻枠に
格納されているか、または素子は素子の条片、例えば十
個の素子の条片として分けられている。次に素子は押し
出し成形空洞内に設置されて、押し出し成形枠１１を作
り出す。次に素子の上面（チップ１２およびリード線１
５の一部）が紫外線透過材１８で内封される。ゲルおよ
び押し出し成形枠が熱処理されて安定な形状を作る。
である。半導体チップ１２が複数の集積回路素子を有す
るウェハーから切り出される。半導体チップ１２はリー
ド線１５の近くに置かれ、チップはリード線１５に内部
線接着（Ｉｎｎｅｒ Ｌｅａｄ Ｂｏｎｄｉｎｇ）され
る。この時点で素子は“テープ上チップ”として巻枠に
格納されているか、または素子は素子の条片、例えば十
個の素子の条片として分けられている。次に素子は押し
出し成形空洞内に設置されて、押し出し成形枠１１を作
り出す。次に素子の上面（チップ１２およびリード線１
５の一部）が紫外線透過材１８で内封される。ゲルおよ
び押し出し成形枠が熱処理されて安定な形状を作る。
【００１２】繋バー２６，２８（図３参照）が次に取り
除かれ、十個の素子から構成された条片が図１に示す様
に一つの単位に分離される。それから各々の素子は事前
検査され焼き入れされる。
除かれ、十個の素子から構成された条片が図１に示す様
に一つの単位に分離される。それから各々の素子は事前
検査され焼き入れされる。
【００１３】図２は半導体素子１０の側面図であり、チ
ップ１２、リード線１５および上側面内封材１８を示し
ている。リード線は９０度の角度で曲げられており、リ
ード線１５をプリント回路基板、または基板上のハンダ
の中に挿入するようにも出来るしまたは、リード線１５
を“かもめの翼”形状として素子を費用面実装するよう
にもできる。
ップ１２、リード線１５および上側面内封材１８を示し
ている。リード線は９０度の角度で曲げられており、リ
ード線１５をプリント回路基板、または基板上のハンダ
の中に挿入するようにも出来るしまたは、リード線１５
を“かもめの翼”形状として素子を費用面実装するよう
にもできる。
【００１４】図３はリード線枠テープ２０の上に装着さ
れた二つの素子を示す。半導体チップ２１はリード線２
７に対して狭められた端２５で固定されている。リード
線端２５の幅は狭められていて、素子に必要な全てのリ
ード線を接続できるようになっている。リード線端２５
はリード線２７の直線部分から角度を付けて曲げられて
おり、リード線端をチップ２１の必要な接点領域に配置
できるようになっている。繋バー２８はリード線２７を
互いに繋ぎ合わせチップ２１をリード線２７に装着する
際と枠２２の押し出し成形中の支持体を構成している。
各々の素子は紫外線透過被膜をチップ２１の全面とリー
ド線端２５の一部の上に有している。このゲルはまた押
し出し成形の前または後にも供給される。
れた二つの素子を示す。半導体チップ２１はリード線２
７に対して狭められた端２５で固定されている。リード
線端２５の幅は狭められていて、素子に必要な全てのリ
ード線を接続できるようになっている。リード線端２５
はリード線２７の直線部分から角度を付けて曲げられて
おり、リード線端をチップ２１の必要な接点領域に配置
できるようになっている。繋バー２８はリード線２７を
互いに繋ぎ合わせチップ２１をリード線２７に装着する
際と枠２２の押し出し成形中の支持体を構成している。
各々の素子は紫外線透過被膜をチップ２１の全面とリー
ド線端２５の一部の上に有している。このゲルはまた押
し出し成形の前または後にも供給される。
【００１５】リード線２７の端は枠２２から少しはなれ
た場所（２６に於いて）取り除かれ、図１に示すように
枠２２に対して曲げられる。
た場所（２６に於いて）取り除かれ、図１に示すように
枠２２に対して曲げられる。
【００１６】図４は単一の素子を示し、これはリード線
枠条片から取り外され、繋バーを取り除かれたものであ
る。半導体チップ２１はリード線端２５によってリード
線２７に固定される。リード線端２５は半導体チップ上
の接点パッドに、例えばギャングボンディングによって
接着される。プラスチック枠２２は、このプラスチック
枠２２の両側に延びるリード線２７と共に半導体を囲っ
ている。リード線端２６はプラスチック枠に対して曲げ
られて接点を形成しており、これを使用して半導体素子
はプラスチック枠２２から取り外される前に検査出来
る。
枠条片から取り外され、繋バーを取り除かれたものであ
る。半導体チップ２１はリード線端２５によってリード
線２７に固定される。リード線端２５は半導体チップ上
の接点パッドに、例えばギャングボンディングによって
接着される。プラスチック枠２２は、このプラスチック
枠２２の両側に延びるリード線２７と共に半導体を囲っ
ている。リード線端２６はプラスチック枠に対して曲げ
られて接点を形成しており、これを使用して半導体素子
はプラスチック枠２２から取り外される前に検査出来
る。
【００１７】バンプチップが図５、図６および図７に示
されている。図５は厚いキャップ接着剤を備えた接点を
示す。シリコンチップ３０はそのチップの接点領域に、
アルミニウム接点３１を有している。保護酸化膜３２が
シリコンチップ３０の表面と、アルミニウム接点３１の
一部の上に置かれている。絶縁材３３の層、例えばポリ
イミドが保護酸化膜３２を覆っている。バリア金属３
４、例えばＴｉＷがアルミニウム接点の上と、保護酸化
膜３２内の開口部を覆っている。バンプ接点３５、おそ
らくは金製、銅製、または銅／ハンダ製がバリア金属３
４の上に形成されている。次にリード線枠からのバンプ
リード線３６がバンプ接点３５に接着される。
されている。図５は厚いキャップ接着剤を備えた接点を
示す。シリコンチップ３０はそのチップの接点領域に、
アルミニウム接点３１を有している。保護酸化膜３２が
シリコンチップ３０の表面と、アルミニウム接点３１の
一部の上に置かれている。絶縁材３３の層、例えばポリ
イミドが保護酸化膜３２を覆っている。バリア金属３
４、例えばＴｉＷがアルミニウム接点の上と、保護酸化
膜３２内の開口部を覆っている。バンプ接点３５、おそ
らくは金製、銅製、または銅／ハンダ製がバリア金属３
４の上に形成されている。次にリード線枠からのバンプ
リード線３６がバンプ接点３５に接着される。
【００１８】図６はバンプ接点の別の実施例を示す。シ
リコンチップ４０は、チップの接点領域上にアルミニウ
ム接点４１を有する。保護酸化膜４２がシリコンチップ
の表面と、アルミニウム接点４１の一部の上に置かれて
いる。絶縁材４３の層、例えばポリイミドが保護酸化膜
を覆っている。バリア金属４４、例えばＴｉＷがアルミ
ニウム接点の上と、保護酸化膜４２内の開口部を覆って
いる。バンプ接点４６、おそらくは金製、銅製、または
銅／ハンダ製がバリア金属の上に形成されている。次に
リード線枠からの平板リード線４５がバンプ接点４６に
接続される。
リコンチップ４０は、チップの接点領域上にアルミニウ
ム接点４１を有する。保護酸化膜４２がシリコンチップ
の表面と、アルミニウム接点４１の一部の上に置かれて
いる。絶縁材４３の層、例えばポリイミドが保護酸化膜
を覆っている。バリア金属４４、例えばＴｉＷがアルミ
ニウム接点の上と、保護酸化膜４２内の開口部を覆って
いる。バンプ接点４６、おそらくは金製、銅製、または
銅／ハンダ製がバリア金属の上に形成されている。次に
リード線枠からの平板リード線４５がバンプ接点４６に
接続される。
【００１９】図７は例えば金またはパラジウムの様な薄
い保護金属を具備した、または具備していない生のアル
ミニウムに対するボンディングを示す。シリコンチップ
５０は、チップの接点領域上にアルミニウム接点５１を
有する。保護酸化膜５２がシリコンチップの表面と、ア
ルミニウム接点５１の一部の上に置かれている。絶縁材
５３の層、例えばポリイミドが保護酸化膜を覆ってい
る。次にリード線枠からのリード線５５がバンプ接点５
６を具備する接点５１に接続される。この図ではバリア
金属および金または銅の保護金属は使用されていない。
また接点は銅リード線上にメッキされた金の様な保護金
属を用いてアルミニウム接点に対して作られている。
い保護金属を具備した、または具備していない生のアル
ミニウムに対するボンディングを示す。シリコンチップ
５０は、チップの接点領域上にアルミニウム接点５１を
有する。保護酸化膜５２がシリコンチップの表面と、ア
ルミニウム接点５１の一部の上に置かれている。絶縁材
５３の層、例えばポリイミドが保護酸化膜を覆ってい
る。次にリード線枠からのリード線５５がバンプ接点５
６を具備する接点５１に接続される。この図ではバリア
金属および金または銅の保護金属は使用されていない。
また接点は銅リード線上にメッキされた金の様な保護金
属を用いてアルミニウム接点に対して作られている。
【００２０】以上の説明に関して更に以下の項を開示す
る
る
【００２１】（１） 半導体チップの上面に集中して接
続されたリード線を有するテープリード線枠を含む、消
去可能なプログラム可能読みとり専用記憶装置のため
の、低価格パッケージであって：テープリード線枠に装
着された半導体チップと、半導体素子の上面にあって、
リード線枠上のバンプリード線と電気的に接続されたバ
ンプ接点と、ＥＰＲＯＭ半導体素子の上面を内封する紫
外線透過内封材と、それに押し出し成形枠から延びるリ
ード線の一部を含み、内封された半導体チップの上面か
ら少し離れて、取り囲む様に取り付けられた取り外し可
能な押し出し成形枠とで構成された前記パッケージ。
続されたリード線を有するテープリード線枠を含む、消
去可能なプログラム可能読みとり専用記憶装置のため
の、低価格パッケージであって：テープリード線枠に装
着された半導体チップと、半導体素子の上面にあって、
リード線枠上のバンプリード線と電気的に接続されたバ
ンプ接点と、ＥＰＲＯＭ半導体素子の上面を内封する紫
外線透過内封材と、それに押し出し成形枠から延びるリ
ード線の一部を含み、内封された半導体チップの上面か
ら少し離れて、取り囲む様に取り付けられた取り外し可
能な押し出し成形枠とで構成された前記パッケージ。
【００２２】（２） 第１項記載の半導体素子パッケー
ジに於いて、半導体チップの上面に接続されているリー
ド線が紫外線透過材で被覆された半導体素子から扇状に
広がって、ふたつまたはそれより多くの方向に押し出し
成形された枠を通って延びている、前記パッケージ。
ジに於いて、半導体チップの上面に接続されているリー
ド線が紫外線透過材で被覆された半導体素子から扇状に
広がって、ふたつまたはそれより多くの方向に押し出し
成形された枠を通って延びている、前記パッケージ。
【００２３】（３） 第２項記載の半導体素子パッケー
ジに於いて、押し出し成形枠を通って延びるリード線が
押し出し成形枠に対して折り曲げられて、半導体素子の
検査接点を提供している前記パッケージ。
ジに於いて、押し出し成形枠を通って延びるリード線が
押し出し成形枠に対して折り曲げられて、半導体素子の
検査接点を提供している前記パッケージ。
【００２４】（４） 第２項記載の半導体素子パッケー
ジに於いて、押し出し成形枠を通って延びるリード線が
直線であって、素子の上下に接点を提供している前記パ
ッケージ。
ジに於いて、押し出し成形枠を通って延びるリード線が
直線であって、素子の上下に接点を提供している前記パ
ッケージ。
【００２５】（５） 第１項記載の半導体素子パッケー
ジに於いて、バンプ接点が金製の接合バンプ部を備えた
アルミニウム上にバリア金属を含む前記パッケージ。
ジに於いて、バンプ接点が金製の接合バンプ部を備えた
アルミニウム上にバリア金属を含む前記パッケージ。
【００２６】（６） 第１項記載の半導体素子パッケー
ジに於いて、バンプ接点が保護金属の被膜を具備した銅
製の接合バンプ部を備えたアルミニウム上に、ＴｉＷの
バリア金属を含む前記パッケージ。
ジに於いて、バンプ接点が保護金属の被膜を具備した銅
製の接合バンプ部を備えたアルミニウム上に、ＴｉＷの
バリア金属を含む前記パッケージ。
【００２７】（７） 第１項記載の半導体素子パッケー
ジに於いて、テープリード枠リード線がその上にバンプ
接点を有する前記パッケージ。
ジに於いて、テープリード枠リード線がその上にバンプ
接点を有する前記パッケージ。
【００２８】（８） 第７項記載の半導体素子パッケー
ジに於いて、リード線枠が金メッキされた幅の広い銅製
テープである前記パッケージ。
ジに於いて、リード線枠が金メッキされた幅の広い銅製
テープである前記パッケージ。
【００２９】（９） 第７項記載の半導体素子パッケー
ジに於いて、リード線枠がパラジウムメッキされた幅の
広い銅製テープである前記パッケージ。
ジに於いて、リード線枠がパラジウムメッキされた幅の
広い銅製テープである前記パッケージ。
【００３０】（１０） 第７項記載の半導体素子パッケ
ージに於いて、リード線枠が無垢の幅の広い銅製テープ
である前記パッケージ。
ージに於いて、リード線枠が無垢の幅の広い銅製テープ
である前記パッケージ。
【００３１】（１１） 第１項記載の半導体素子パッケ
ージに於いて、リード線の間に繋バーがあって、繋バー
および枠を取り外す際に素子を整列させるための複数の
登録穴の組を含む前記パッケージ。
ージに於いて、リード線の間に繋バーがあって、繋バー
および枠を取り外す際に素子を整列させるための複数の
登録穴の組を含む前記パッケージ。
【００３２】（１２） 半導体チップの上面に集中して
接続されたリード線を有するテープリード線枠を含む、
消去可能なプログラム可能読みとり専用記憶装置のため
の、低価格パッケージであって：テープリード線枠に装
着された半導体チップと、半導体素子の上面にあって、
リード線枠上のバンプリード線と電気的に接続された非
バンプ接点と、半導体素子の上面を内封する紫外線透過
内封材と、押し出し成形枠から延びるリード線の一部
と、内封された半導体チップの上面から少し離れて、取
り囲む様に取り付けられた取り外し可能な押し出し成形
枠とで構成された前記パッケージ。
接続されたリード線を有するテープリード線枠を含む、
消去可能なプログラム可能読みとり専用記憶装置のため
の、低価格パッケージであって：テープリード線枠に装
着された半導体チップと、半導体素子の上面にあって、
リード線枠上のバンプリード線と電気的に接続された非
バンプ接点と、半導体素子の上面を内封する紫外線透過
内封材と、押し出し成形枠から延びるリード線の一部
と、内封された半導体チップの上面から少し離れて、取
り囲む様に取り付けられた取り外し可能な押し出し成形
枠とで構成された前記パッケージ。
【００３３】（１３） 第１２項記載の半導体素子パッ
ケージに於いて、半導体チップの上面に接続されている
リード線が紫外線透過材で被覆された半導体素子から扇
状に広がって、ふたつまたはそれより多くの方向に押し
出し成形された枠を通って延びている、前記パッケー
ジ。
ケージに於いて、半導体チップの上面に接続されている
リード線が紫外線透過材で被覆された半導体素子から扇
状に広がって、ふたつまたはそれより多くの方向に押し
出し成形された枠を通って延びている、前記パッケー
ジ。
【００３４】（１４） 第１３項記載の半導体素子パッ
ケージに於いて、押し出し成形枠を通って延びるリード
線が押し出し成形枠に対して折り曲げられて、半導体素
子の検査接点を提供している前記パッケージ。
ケージに於いて、押し出し成形枠を通って延びるリード
線が押し出し成形枠に対して折り曲げられて、半導体素
子の検査接点を提供している前記パッケージ。
【００３５】（１５） 第１４項記載の半導体素子パッ
ケージに於いて、押し出し成形枠を通って延びるリード
線が直線であって、素子の上下に接点を提供している前
記パッケージ。
ケージに於いて、押し出し成形枠を通って延びるリード
線が直線であって、素子の上下に接点を提供している前
記パッケージ。
【００３６】（１６） 第１２項記載の半導体素子パッ
ケージに於いて、ボンディングが無垢のアルミニウム接
合部に対してなされる前記パッケージ。
ケージに於いて、ボンディングが無垢のアルミニウム接
合部に対してなされる前記パッケージ。
【００３７】（１７） 第１２項記載の半導体素子パッ
ケージに於いて、ボンディングが保護金属の薄い層を備
えたアルミニウム接合部に対してなされる前記パッケー
ジ。
ケージに於いて、ボンディングが保護金属の薄い層を備
えたアルミニウム接合部に対してなされる前記パッケー
ジ。
【００３８】（１８） 第１２項記載の半導体素子パッ
ケージに於いて、テープリード枠リード線がその上にバ
ンプ接点を有する前記パッケージ。
ケージに於いて、テープリード枠リード線がその上にバ
ンプ接点を有する前記パッケージ。
【００３９】（１９） 第１８項記載の半導体素子パッ
ケージに於いて、リード線枠が金メッキされた幅の広い
銅製テープである前記パッケージ。
ケージに於いて、リード線枠が金メッキされた幅の広い
銅製テープである前記パッケージ。
【００４０】（２０） 第１８項記載の半導体素子パッ
ケージに於いて、リード線枠がパラジウムメッキされた
幅の広い銅製テープである前記パッケージ。
ケージに於いて、リード線枠がパラジウムメッキされた
幅の広い銅製テープである前記パッケージ。
【００４１】（２１） 第１８項記載の半導体素子パッ
ケージに於いて、リード線枠が無垢の幅の広い銅製テー
プである前記パッケージ。
ケージに於いて、リード線枠が無垢の幅の広い銅製テー
プである前記パッケージ。
【００４２】（２２） 第１２項記載の半導体素子パッ
ケージに於いて、リード線の間に繋バーがあって、繋バ
ーおよび枠を取り外す際に素子を整列させるための複数
の登録穴の組を含む前記パッケージ。
ケージに於いて、リード線の間に繋バーがあって、繋バ
ーおよび枠を取り外す際に素子を整列させるための複数
の登録穴の組を含む前記パッケージ。
【００４３】（２３） 第１２項記載の半導体素子パッ
ケージに於いて、半導体チップおよび上面内封部が少な
くとも１ミリメートル以下の厚さである前記パッケー
ジ。
ケージに於いて、半導体チップおよび上面内封部が少な
くとも１ミリメートル以下の厚さである前記パッケー
ジ。
【００４４】（２４） 第１８項記載の半導体素子パッ
ケージに於いて、リード線枠が平板な無垢の銅製テープ
である前記パッケージ。
ケージに於いて、リード線枠が平板な無垢の銅製テープ
である前記パッケージ。
【００４５】（２５） 半導体チップの上面に集中して
接続されたリード線を有するテープリード線枠を含む、
消去可能なプログラム可能読みとり専用記憶装置のため
の、低価格パッケージ製造方法であって：テープリード
線枠上のリード線にバンプ接点を通して内部リード線ボ
ンディングを行い；半導体チップを装着されたテープを
複数のチップを有する条片に切断し；装着されたチップ
の上面を紫外線透過材の薄い層で覆い；内封されたチッ
プの周りに枠を押し出し成形し；繋バーを切取り；リー
ド線を磨き；押し出し成形された枠を条片から分離し；
検査接点を形成し；素子を検査し；そして素子を装着す
る前に半導体素子を押し出し成形枠から切りとる、とい
う手順を含む前記方法。
接続されたリード線を有するテープリード線枠を含む、
消去可能なプログラム可能読みとり専用記憶装置のため
の、低価格パッケージ製造方法であって：テープリード
線枠上のリード線にバンプ接点を通して内部リード線ボ
ンディングを行い；半導体チップを装着されたテープを
複数のチップを有する条片に切断し；装着されたチップ
の上面を紫外線透過材の薄い層で覆い；内封されたチッ
プの周りに枠を押し出し成形し；繋バーを切取り；リー
ド線を磨き；押し出し成形された枠を条片から分離し；
検査接点を形成し；素子を検査し；そして素子を装着す
る前に半導体素子を押し出し成形枠から切りとる、とい
う手順を含む前記方法。
【００４６】（２６） 第２５項記載の方法に於いて、
装着用にリード線の端をかもめの翼状に形成する手順を
含む前記方法。
装着用にリード線の端をかもめの翼状に形成する手順を
含む前記方法。
【００４７】（２７） バンプ接点を使用しテープに装
着された半導体チップ１２を含む半導体素子およびパッ
ケージ１０であって、チップの上面が紫外線透過材１８
の薄い層で覆われ、プラスチック製の取り外し可能枠１
１が素子を取り囲み、これが素子検査後で素子をプリン
ト基板に装着する前に取り外される前記パッケージ。
着された半導体チップ１２を含む半導体素子およびパッ
ケージ１０であって、チップの上面が紫外線透過材１８
の薄い層で覆われ、プラスチック製の取り外し可能枠１
１が素子を取り囲み、これが素子検査後で素子をプリン
ト基板に装着する前に取り外される前記パッケージ。
【図１】本発明の実施例を示す図。
【図２】押し出し成形枠から取り外された素子の側面
図。
図。
【図３】本発明の例でＴＡＢテープに装着された二つの
素子を示す図。
素子を示す図。
【図４】導線枠テープから取り外した後の素子の上面
図。
図。
【図５】いくつかの接点構成を示す図。
【図６】いくつかの接点構成を示す図。
【図７】いくつかの接点構成を示す図。
１０ 半導体素子パッケージ １１ プラスチック枠 １２ 半導体チップ １５ リード線 １８ 紫外線透過材 ２０ リード線枠テープ ２１ 半導体チップ ２２ 枠 ２５ リード線端 ２７ リード線 ２８ 繋バー ３０，４０，５０ シリコンチップ ３１，４１，５１ アルミニウム接点 ３２，４２，５２ 保護酸化膜 ３３，４３，５３ 絶縁材 ３４，４４ バリア金属 ３５，４６，５６ バンプ接点 ３６ バンプリード線 ４５ 平板リード線 ５５ リード線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/29 H01L 21/56 H01L 23/00 H01L 23/31
Claims (2)
- 【請求項１】 半導体チップの上面に集中して接続され
たリード線を有するテープリード線枠を含む、消去可能
なプログラム可能読みとり専用記憶装置のための、低価
格パッケージであって：テープリード線枠に装着された
半導体チップと、半導体素子の上面にあって、リード線
枠上のバンプリード線と電気的に接続されたバンプ接点
と、ＥＰＲＯＭ半導体素子の上面を内封する紫外線透過
内封材と、それに押し出し成形枠から延びるリード線の
一部を含み、内封された半導体チップの上面から少し離
れて、取り囲む様に取り付けられた取り外し可能な押し
出し成形枠とで構成された前記パッケージ。 - 【請求項２】 半導体チップの上面に集中して接続され
たリード線を有するテープリード線枠を含む、消去可能
なプログラム可能読みとり専用記憶装置のための、低価
格パッケージ製造方法であって：テープリード線枠上の
リード線にバンプ接点を通して内部リード線ボンディン
グを行い；半導体チップを装着されたテープを複数のチ
ップを有する条片に切断し；装着されたチップの上面を
紫外線透過材の薄い層で覆い；内封されたチップの周り
に枠を押し出し成形し；繋バーを切取り；リード線を磨
き；押し出し成形された枠を条片から分離し；検査接点
を形成し；素子を検査し；そして素子を装着する前に半
導体素子を押し出し成形枠から切りとる、という手順を
含む前記方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/576,310 US5136367A (en) | 1990-08-31 | 1990-08-31 | Low cost erasable programmable read only memory package |
| US576310 | 1990-08-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04234152A JPH04234152A (ja) | 1992-08-21 |
| JP3151241B2 true JP3151241B2 (ja) | 2001-04-03 |
Family
ID=24303888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22021691A Expired - Fee Related JP3151241B2 (ja) | 1990-08-31 | 1991-08-30 | 低価格消去可能なプログラム可能読みとり専用記憶装置ならびに製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5136367A (ja) |
| JP (1) | JP3151241B2 (ja) |
| KR (1) | KR920005309A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5917707A (en) | 1993-11-16 | 1999-06-29 | Formfactor, Inc. | Flexible contact structure with an electrically conductive shell |
| US5476211A (en) | 1993-11-16 | 1995-12-19 | Form Factor, Inc. | Method of manufacturing electrical contacts, using a sacrificial member |
| KR930006868A (ko) * | 1991-09-11 | 1993-04-22 | 문정환 | 반도체 패키지 |
| KR940008327B1 (ko) * | 1991-10-10 | 1994-09-12 | 삼성전자 주식회사 | 반도체 패키지 및 그 실장방법 |
| KR930011143A (ko) * | 1991-11-14 | 1993-06-23 | 김광호 | 반도체장치 및 그 제조방법 |
| US7200930B2 (en) * | 1994-11-15 | 2007-04-10 | Formfactor, Inc. | Probe for semiconductor devices |
| US5820014A (en) | 1993-11-16 | 1998-10-13 | Form Factor, Inc. | Solder preforms |
| US7084656B1 (en) | 1993-11-16 | 2006-08-01 | Formfactor, Inc. | Probe for semiconductor devices |
| GB2287355B (en) * | 1994-03-11 | 1997-07-23 | Sony Uk Ltd | Improvements in or relating to cathode ray tubes |
| US5994152A (en) | 1996-02-21 | 1999-11-30 | Formfactor, Inc. | Fabricating interconnects and tips using sacrificial substrates |
| US8033838B2 (en) | 1996-02-21 | 2011-10-11 | Formfactor, Inc. | Microelectronic contact structure |
| DE19722022C2 (de) * | 1997-05-27 | 2000-08-03 | Mci Computer Gmbh | Verfahren zum Herstellen von Halbleiter-Bauelementen |
| JP3828673B2 (ja) * | 1999-02-23 | 2006-10-04 | ローム株式会社 | 半導体装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3248385A1 (de) * | 1982-12-28 | 1984-06-28 | GAO Gesellschaft für Automation und Organisation mbH, 8000 München | Ausweiskarte mit integriertem schaltkreis |
| JPS6150353A (ja) * | 1984-08-20 | 1986-03-12 | Oki Electric Ind Co Ltd | Ｅｐｒｏｍ装置 |
| US4870476A (en) * | 1986-02-13 | 1989-09-26 | Vtc Incorporated | Integrated circuit packaging process and structure |
| US4899207A (en) * | 1986-08-27 | 1990-02-06 | Digital Equipment Corporation | Outer lead tape automated bonding |
| US4742023A (en) * | 1986-08-28 | 1988-05-03 | Fujitsu Limited | Method for producing a semiconductor device |
| US4967260A (en) * | 1988-05-04 | 1990-10-30 | International Electronic Research Corp. | Hermetic microminiature packages |
| US4878990A (en) * | 1988-05-23 | 1989-11-07 | General Dynamics Corp., Pomona Division | Electroformed and chemical milled bumped tape process |
| US4948645A (en) * | 1989-08-01 | 1990-08-14 | Rogers Corporation | Tape automated bonding and method of making the same |
-
1990
- 1990-08-31 US US07/576,310 patent/US5136367A/en not_active Expired - Lifetime
-
1991
- 1991-08-30 JP JP22021691A patent/JP3151241B2/ja not_active Expired - Fee Related
- 1991-08-30 KR KR1019910015104A patent/KR920005309A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920005309A (ko) | 1992-03-28 |
| US5136367A (en) | 1992-08-04 |
| JPH04234152A (ja) | 1992-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6261865B1 (en) | Multi chip semiconductor package and method of construction | |
| US7008824B2 (en) | Method of fabricating mounted multiple semiconductor dies in a package | |
| US5637828A (en) | High density semiconductor package | |
| US5953589A (en) | Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same | |
| US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
| US6531784B1 (en) | Semiconductor package with spacer strips | |
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| US5428248A (en) | Resin molded semiconductor package | |
| JP3151241B2 (ja) | 低価格消去可能なプログラム可能読みとり専用記憶装置ならびに製造方法 | |
| JPH10163405A (ja) | 集積回路パッケージ、パッケージ入りウエハおよびウエハ・レベル・パッケージ処理方法 | |
| EP0642156A2 (en) | Improved encapsulated semiconductor chip module and method of forming the same | |
| US20100193922A1 (en) | Semiconductor chip package | |
| US6407333B1 (en) | Wafer level packaging | |
| US5192681A (en) | Low cost erasable programmable read only memory package | |
| JP2895920B2 (ja) | 半導体装置及びその製造方法 | |
| KR100366111B1 (ko) | 수지봉합형 반도체장치의 구조 | |
| JP2000156464A (ja) | 半導体装置の製造方法 | |
| KR100207902B1 (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JP2002536733A (ja) | 集積回路デバイス、当該デバイスを用いたスマートカード用の電子ユニット及び当該デバイスの製造方法 | |
| JPH06204390A (ja) | 半導体装置 | |
| KR100291511B1 (ko) | 멀티 칩 패키지 | |
| JP3495566B2 (ja) | 半導体装置 | |
| JP3134445B2 (ja) | 樹脂封止型半導体装置 | |
| JPS58110069A (ja) | 集積回路に電気的接続を与える装置及び方法 | |
| JPH10242381A (ja) | 複数のｉｃチップを備えた密封型半導体装置の構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |