KR19990024546A - 스터드 비지에이 패키지 및 그 제조방법 - Google Patents
스터드 비지에이 패키지 및 그 제조방법 Download PDFInfo
- Publication number
- KR19990024546A KR19990024546A KR1019970045719A KR19970045719A KR19990024546A KR 19990024546 A KR19990024546 A KR 19990024546A KR 1019970045719 A KR1019970045719 A KR 1019970045719A KR 19970045719 A KR19970045719 A KR 19970045719A KR 19990024546 A KR19990024546 A KR 19990024546A
- Authority
- KR
- South Korea
- Prior art keywords
- stud
- die
- resin layer
- package
- metal plate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229920005989 resin Polymers 0.000 claims abstract description 31
- 239000011347 resin Substances 0.000 claims abstract description 31
- 230000017525 heat dissipation Effects 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 229910000679 solder Inorganic materials 0.000 claims description 20
- 239000010931 gold Substances 0.000 claims description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 9
- 229910052709 silver Inorganic materials 0.000 claims description 9
- 239000004332 silver Substances 0.000 claims description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 6
- 239000003822 epoxy resin Substances 0.000 claims description 4
- 229920000647 polyepoxide Polymers 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 2
- 230000000007 visual effect Effects 0.000 claims 1
- 238000000465 moulding Methods 0.000 abstract description 16
- 238000000034 method Methods 0.000 abstract description 11
- 239000004593 Epoxy Substances 0.000 abstract description 7
- 238000013021 overheating Methods 0.000 abstract description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910003271 Ni-Fe Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
본 발명은 스터드 비지에이 패키지 및 그 제조방법에 관한 것으로, 종래에는 각 스터드의 하단면에 부착된 서브 스트레이트가 열에 팽창될 때에 각 스터드를 감싸고 있는 에폭시 몰딩부가 파손되면서 실장성이 크게 저하되거나, 또는 상기 각 스터드를 몰딩하여 고정한 다음에 각 스터드를 와이어로 다이에 본딩하기 때문에 본딩공정시 과열로 인한 에폭시 몰딩부의 변형은 물론 결선불량이 발생되거나, 또는 상기 각 스터드를 몰딩으로 고정하는 몰딩부를 형성한 다음에 다시 다이와 와이어를 보호하기 위하여 상기 몰딩부의 일부 상면에 또다른 몰딩부를 형성하므로 공정의 복잡성 및 원가상승의 요인이 되는 문제점도 있었던 바, 본 발명에서는 다수개의 스터드가 긴밀하게 내설된 연질의 수지층과, 그 수지층의 각 스터드 상단면에 얹혀져 솔더볼에 의해 전기적으로 연결되는 다이와, 그 다이를 덮어 상기 수지층의 상반부에 끼워지는 경질의 방열캡으로 구성함으로써, 상기 서브 스트레이트에 패키지가 변형 또는 단락되지 않으면서도 견고하게 실장되도록 함과 아울러 생산성의 향상 및 원가를 절감할 수 있는 효과가 있다.
Description
본 발명은 비지에이 패키지에 관한 것으로, 특히 서브 스트레이트에 패키지가 변형 또는 단락되지 않으면서도 견고하게 실장되도록 함과 아울러 생산성의 향상 및 원가를 절감할 수 있는 스터드 비지에이 패키지 및 그 제조방법에 관한 것이다.
일반적인 비지에이(Ball Grid Array) 패키지는 다수개의 내부리드가 내장된 다층배선기판(이하, 서브 스트레이트로 통칭함)의 상면에는 상기 내부리드와 각각 와이어로 연결되는 다이가 부착되어 몰딩되는 한편 상기 서브 스트레이트의 저면으로 노출되는 내부리드의 단부에는 각각 아웃단자용 솔더볼이 형성되는 것으로, 이는 아웃리드가 측면으로 노출되는 통상적인 패키지에 비해 그 크기는 소형이면서도 더 많은 수의 아웃리드를 형성할 수 있어 고집적화에 유리한 이점이 있다.
이러한 비지에이 패키지중에서도 더욱 고집적화된 패키지를 통상 스터드 비지에이(Stud BGA)패키지라고 하는데, 상기 비지에이 패키지는 42%Ni-Fe합금이나 동합금인 박판의 메탈 플레이트 양면에 금(Au) 또는 은(Ag)을 입히고, 그 메탈 플레이트의 가장자리에 포토케미컬 에칭(Poto-Chemical Etching)으로 아웃단자용 스터드를 형성하며, 그 스터드의 상단면은 상기 메탈 플레이트의 중앙부에 부착되는 다이와 와이어로 각각 연결되는 한편 상기 스터드의 하단면은 서브 스트레이트의 내부단자와 솔더볼로 결합하고 있다.
종래의 스터드 비지에이 패키지는 도 1에 도시된 바와 같이, 양면에 금(Au) 또는 은(Ag)이 입혀진 메탈 플레이트의 가장자리에 다수개의 아웃단자용 스터드(1)가 형성되어 에폭시(2)로 고정되고, 그 메탈 플레이트의 중앙부위에는 다이(3)가 개재되어 부착되며, 그 다이(3)는 각각의 스터드(1)와 와이어(4)에 의해 연결되어 그 다이(3)와 와이어(4)가 부착되는 상기 메탈 플레이트의 상측에는 몰딩부(5)가 형성되어 있다.
도면중 미설명 부호인 6은 히트 스프레이더, 7은 서브 스트레이트이다.
상기와 같은 종래의 스터드 비지에이를 제조하기 위한 과정은 다음과 같다.
즉, 상기 메탈 플레이트의 양측면에 포토케미컬 에칭을 실시하여 스터드(1)를 형성시킴과 함께 그 포토케미컬 에칭에 의해 형성된 스터드(1)의 사이사이에 에폭시 수지(2)를 주입시켜 각 스터드(1)가 고정되도록 몰딩하는데, 이 각 스터드(1)는 와이어본딩 패드와 마운팅 패드를 가지는 얇은 수지에 쌓이게 된다.
다음, 상기 메탈 플레이트의 중앙부에 형성된 다이 패드(미도시)에 다이(3)를 부착시키고, 그 다이(3)와 상기 각 스터드(1)의 상단면을 와이어(4)로 결선(結線)시킨 이후에 상기 메탈 플레이트의 상면은 에폭시(5)로 몰딩하는 반면에 다이(3)의 저면은 별도의 히트 스프레이더(6)를 부착하거나 또는 그대로 노출시켜 열방출이 원활하게 되도록 한다.
한편, 상기와 같이 제조된 비지에이 패키지에 있어서, 그 패키지의 각 스터드(1) 하단면이 서브 스트레이트(7)의 내부에 형성된 각 내부리드(미도시)의 상단면에 부착되어 상기 패키지가 서브 스트레이트(7)에 실장되는데, 이때 상기 각 스터드(1)의 하단면에 솔더볼(미도시)을 형성시키거나 또는 서브 스트레이트(7)의 내부리드(미도시)에 솔더볼(미도시)을 형성시켜 스터드(1)와 내부단자(미도시)를 전기적으로 연결시키는 것이었다.
그러나, 상기와 같이 구성된 종래의 스터드 비지에이 패키지에 있어서, 각 스터드(1)의 하단면에 부착된 서브 스트레이트(7)가 열에 팽창될 때에, 특히 외곽에 형성되는 스터드(1)가 서브 스트레이트(7)의 변형에 대한 가장 큰 영향을 받게 되어 각 스터드(1)를 감싸고 있는 에폭시 몰딩부(2)가 파손되면서 실장성이 크게 저하될 우려가 있었다. 이는, 상기 서브 스트레이트(7)의 열팽창계수가 패키지보다 상대적으로 큼에도 불구하고 상기 패키지의 스터드(1)가 메탈 플레이트의 가장자리에 형성되어 있기 때문이다.
또한, 상기 각 스터드(1)를 몰딩하여 고정한 다음에 각 스터드(1)를 와이어(4)로 다이(3)에 본딩하기 때문에 본딩공정시 과열로 인한 각 스터드(1)를 고정하는 에폭시 몰딩부(2)의 변형을 초래하는 것은 물론 그 와이어(4)의 본딩공정이 용이하지 못하여 패키지의 결선불량이 발생되는 문제점도 있었다.
또한, 상기 각 스터드(1)를 몰딩으로 고정하는 몰딩부(2)를 형성한 다음에 다시 다이(3)와 와이어(4)를 보호하기 위하여 상기 몰딩부(2)의 일부 상면에 또다른 몰딩부(5)를 형성하므로 공정의 복잡성 및 원가상승의 요인이 되는 문제점도 있었다.
따라서, 본 발명은 상기와 같은 종래 스터드 비지에이가 가지는 제반문제점을 감안하여 안출한 것으로, 본 발명의 주목적은 상기 서브 스트레이트의 열변형에 의해 패키지의 각 스터드를 고정하는 몰딩부가 파손되지 않도록하여 그 패키지와 서브 스트레이트간의 실장성이 저하되는 것을 미연에 방지할 수 있는 스터드 비지에이 패키지 및 그 제조방법을 제공는데 있다.
본 발명의 다른 목적은 각 스터드를 잡아주는 몰딩부가 변형되거나 또는 다이와 스터드가 전기적으로 단락되지 않도록 하는 스터드 비지에이 패키지 및 그 제조방법을 제공는데 있다.
본 발명의 또다른 목적은 상기 각 스터드와 다이간의 결합을 용이하게하여 생산성의 향상은 물론 원가를 절감할 수 있는 스터드 비지에이 패키지 및 그 제조방법을 제공는데 있다.
도 1은 종래 스터드 비지에이 패키지의 평면도 및 종단면도.
도 2는 본 발명에 의한 스터드 비지에이 패키지의 종단면도.
도 3은 본 발명에 의한 스터드 비지에이 패키지의 구성을 보인 분해 사시도.
도 4a 및 도 4b는 온도변화시 서브 스트레이트의 변형에 대한 패키지의 상태를 부분적으로 보인 종단면도.
도면의 주요부분에 대한 부호의 설명
10 : 수지층 11 : 스터드
12 : 단차면 20 : 다이
30 : 방열캡 S1,S2: 솔더볼
이와 같은 본 발명의 목적을 달성하기 위하여, 다수개의 스터드가 내설된 연질의 수지층과, 그 수지층의 각 스터드 상단면에 얹혀져 솔더볼에 의해 전기적으로 연결되는 다이와, 그 다이를 덮어 상기 수지층의 상반부에 끼워지는 경질의 방열캡으로 구성한 스터드 비지에이 패키지가 제공된다.
또한, 소정의 메탈 플레이트 양면에 단자를 형성하기 위하여 금 또는 은을 낱개로 도포하는 포인트 플래팅 단계와, 그 포인트 플래팅이 실시된 메탈 플레이트의 양면에 포토케미컬 에칭을 실시하여 금 또는 은이 도포되지 않은 부위를 제거하는 식각단계와, 그 메탈 플레이트의 식각을 통해 낱개로 형성된 다수개의 스터드 사이마다에 에폭시 수지를 주입하여 각 스터드를 고정시키는 수지층 형성단계와, 그 수지층에 의해 지지되는 스터드의 상단에 솔더볼을 이용하여 소정의 다이를 전기적으로 연결시키는 본딩단계와, 그 본딩으로 스터드에 얹혀진 다이를 덮어 상기 수지층의 상반부에 방열캡을 끼우는 다이고정단계로 수행함을 특징으로 하는 스터드 비지에이 패키지 제조방법가 제공된다.
이하, 본 발명에 의한 스터드 비지에이 패키지 및 그 제조방법을 첨부도면에 도시된 일실시예에 의거하여 상세하게 설명한다.
본 발명에 의한 스터드 비지에이 패키지는 도 2 및 도 3에 도시된 바와 같이, 다수개의 스터드(11)가 긴밀하게 내설된 연질의 수지층(10)과, 그 수지층(10)의 각 스터드(11) 상단면에 얹혀져 솔더볼(S1)에 의해 전기적으로 연결되는 다이(20)와, 그 다이(20)를 덮어 상기 수지층(10)의 상반부에 끼워지는 경질의 방열캡(30)으로 구성된다.
상기 수지층(10)은 실장될 서브 스트레이트(7)의 열팽창계수와 동일한 재질로 형성되고, 그 테두리에는 상기 방열캡(30)이 안착되기 위한 단차면(12)이 형성된다.
상기 단차면(12)의 깊이는 각 스터드(11)와 다이(20)가 연결되는 수지층(10)의 상단면으로부터 최대한 얕은 깊이로 형성되는 것이 상기 각 스터드(11)와 서브 스트레이트(7) 간의 실장성을 향상시키는데 바람직하다.
또한, 상기 방열캡(30)은 다이(20)와 동일한 열팽창계수를 갖으며, 열전달률이 높은 금속재질인 것이 바람직하다.
도면중 종래와 동일한 부분에 대하여는 동일한 부호를 부여하였다.
도면중 미설명 부호인 11a는 도금된 금 또는 은, S2는 솔더볼이다.
상기와 같이 구성된 스터드 비지에이 패키지를 제조하기 위한 과정은 다음과 같다.
즉, 42%Ni-Fe합금이나 동합금인 소정의 메탈 플레이트 양면에 아웃단자를 형성하기 위하여 금 또는 은을 낱개로 포인트 플래팅하고, 그 포인트 플래팅이 실시된 메탈 플레이트의 양면에 포토케미컬 에칭을 실시하여 금 또는 은이 도포되지 않은 부위를 식각하여 제거하여 낱개의 스터드(11)를 형성하며, 그 메탈 플레이트의 식각을 통해 낱개로 형성된 다수개의 스터드(11) 사이마다에 에폭시 수지를 주입하여 각 스터드를 고정시키는 수지층(10)을 형성하고, 그 수지층(10)에 의해 지지되는 스터드(11)의 상단에 솔더볼(S1)을 이용하여 소정의 다이(20)를 전기적으로 연결시키며, 그 솔더볼(S1)의 본딩으로 스터드(11)에 얹혀진 다이(20)를 덮어 상기 수지층(10)의 상반부에 방열캡(30)을 끼워 다이(20)를 고정시킨다.
한편, 상기와 같은 과정을 통하여 제조된 스터드 비지에이 패키지에 있어서, 그 패키지가 서브 스트레이트에 실장되는 과정은 종래와 동일하다.
즉, 상기 패키지의 각 스터드(11) 하단면이 서브 스트레이트(7)의 내부에 형성된 각 내부리드(미도시)의 상단면에 부착되어 상기 패키지가 서브 스트레이트(7)에 실장되는데, 이때 상기 스터드(11)의 하단면에 솔더볼(S2)을 형성시키거나 또는 서브 스트레이트(7)의 내부리드(미도시)에 솔더볼(S2)을 형성시켜 스터드(11)와 내부단자(미도시)를 전기적으로 연결시킨다.
이와 같이 서브 스트레이트에 실장된 스터드 비지에이 패키지는 열에 대하여 도 4a 및 도 4b에 도시된 바와 같이 동작된다.
도 4a는 온도 상승시에 대한 패키지의 변형을 부분적으로 보여주는 정면도로서, 일반적으로 온도에 대해 다이(20)보다 민감하게 반응하는 서브 스트레이트(7)가 열에 의해 팽창하게 되면, 그 그 서브 스트레이트(7)에 일체된 솔더볼(S2)이 중심에서 외곽측으로 벌어지려는 힘이 발생되고, 그 힘은 스터드(11)를 따라 다이(20)와 스터드(11) 사이의 솔더볼(S1)을 거쳐 다이(20)로 전달되나, 상기 경질의 방열캡(30)이 서브 스트레이트(7)보다 팽창율이 적은 다이(20) 및 그 다이(20)와 스터드(11)가 내설된 수지층(10)의 상반부를 잡아주게 되어 결국 상기 서브 스트레이트(7)와 열변형계수가 비슷한 연질의 수지층(10)만이 스터드(11)와 함께 늘어나면서 완충역할을 하게 되는 것이다.
반대로, 온도 하강시에 대한 패키지의 변형은 도 4b에 도시된 바와 같이, 상기 서브 스트레이트(7)가 열에 의해 수축하게 되면, 그 그 서브 스트레이트(7)에 일체된 솔더볼(S2)이 중심측으로 오므려들려는 힘이 발생되고, 그 힘은 스터드(11)를 따라 다이(20)와 스터드(10) 사이의 솔더볼(S1)을 거쳐 다이(20)로 전달되나, 이때에도 상기 서브 스트레이트(7)와 열변형계수가 비슷한 연질의 수지층(10)만이 스터드(11)와 함께 오므려지면서 완충역할을 하게 되는 것이다.
이상에서 설명한 바와 같이 본 발명은 스터드 비지에이 패키지는 다수개의 스터드가 내설된 연질의 수지층과, 그 수지층의 각 스터드 상단면에 얹혀져 솔더볼에 의해 전기적으로 연결되는 다이와, 그 다이를 덮어 상기 수지층의 상반부에 끼워지는 경질의 방열캡으로 구성함으로써, 상기 서브 스트레이트에 패키지가 변형 또는 단락되지 않으면서도 견고하게 실장되도록 함과 아울러 생산성의 향상 및 원가를 절감할 수 있는 효과가 있다.
Claims (5)
- 다수개의 스터드가 내설된 연질의 수지층과, 그 수지층의 각 스터드 상단면에 얹혀져 솔더볼에 의해 전기적으로 연결되는 다이와, 그 다이를 덮어 상기 수지층의 상반부에 끼워지는 경질의 방열캡으로 구성한 스터드 비지에이 패키지.
- 제1항에 있어서, 상기 수지층은 실장될 서브 스트레이트의 열팽창계수와 동일한 재질로 형성되는 것을 특징으로 하는 스터드 비지에이 패키지.
- 제1항 또는 제2항에 있어서, 상기 수지층의 테두리에는 방열캡이 안착되기 위한 단차면이 형성됨을 특징으로 하는 스터드 비지에이 패키지.
- 제1항에 있어서, 상기 방열캡은 다이와 동일한 열팽창계수를 갖는 금속재질인 것을 특징으로 하는 스터드 비지에이 패키지.
- 소정의 메탈 플레이트 양면에 단자를 형성하기 위하여 금 또는 은을 낱개로 도포하는 포인트 플래팅 단계와, 그 포인트 플래팅이 실시된 메탈 플레이트의 양면에 포토케미컬 에칭을 실시하여 금 또는 은이 도포되지 않은 부위를 제거하는 식각단계와, 그 메탈 플레이트의 식각을 통해 낱개로 형성된 다수개의 스터드 사이마다에 에폭시 수지를 주입하여 각 스터드를 고정시키는 수지층 형성단계와, 그 수지층에 의해 지지되는 스터드의 상단에 솔더볼을 이용하여 소정의 다이를 전기적으로 연결시키는 본딩단계와, 그 본딩으로 스터드에 얹혀진 다이를 덮어 상기 수지층의 상반부에 방열캡을 끼우는 다이고정단계로 수행함을 특징으로 하는 스터드 비지에이 패키지 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970045719A KR100253314B1 (ko) | 1997-09-04 | 1997-09-04 | 스터드 비지에이 패키지 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970045719A KR100253314B1 (ko) | 1997-09-04 | 1997-09-04 | 스터드 비지에이 패키지 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990024546A true KR19990024546A (ko) | 1999-04-06 |
| KR100253314B1 KR100253314B1 (ko) | 2000-04-15 |
Family
ID=19520810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970045719A KR100253314B1 (ko) | 1997-09-04 | 1997-09-04 | 스터드 비지에이 패키지 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100253314B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7122897B2 (en) | 2004-05-12 | 2006-10-17 | Fujitsu Limited | Semiconductor device and method of manufacturing the semiconductor device |
-
1997
- 1997-09-04 KR KR1019970045719A patent/KR100253314B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7122897B2 (en) | 2004-05-12 | 2006-10-17 | Fujitsu Limited | Semiconductor device and method of manufacturing the semiconductor device |
| US7456089B2 (en) | 2004-05-12 | 2008-11-25 | Fujitsu Limited | Semiconductor device and method of manufacturing the semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100253314B1 (ko) | 2000-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6104085A (en) | Semiconductor device and method of producing the same | |
| US5615089A (en) | BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate | |
| US6861734B2 (en) | Resin-molded semiconductor device | |
| US6339260B1 (en) | Wire arrayed chip size package | |
| US6927096B2 (en) | Method of manufacturing a semiconductor device | |
| US6927483B1 (en) | Semiconductor package exhibiting efficient lead placement | |
| KR100462105B1 (ko) | 수지밀봉형 반도체장치의 제조방법 | |
| US6297543B1 (en) | Chip scale package | |
| US20090014848A1 (en) | Mixed Wire Semiconductor Lead Frame Package | |
| KR20040014178A (ko) | 반도체장치 및 그 제조방법 | |
| KR20040108582A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100281298B1 (ko) | 볼그리드어레이용리드프레임과,그것을이용한반도체장치및그제조방법 | |
| KR100253314B1 (ko) | 스터드 비지에이 패키지 및 그 제조방법 | |
| KR100262811B1 (ko) | 에어 캐비티를 가지는 플라스틱 패키지 및 그 제조방법 | |
| KR19990060856A (ko) | 볼 그리드 어레이 패키지 | |
| KR100321149B1 (ko) | 칩사이즈 패키지 | |
| KR100537893B1 (ko) | 리드 프레임과 이를 이용한 적층 칩 패키지 | |
| KR200211272Y1 (ko) | 칩 사이즈 패키지 | |
| KR20000026099A (ko) | 칩크기 반도체 패키지와 그 제조방법 | |
| KR100258852B1 (ko) | 반도체 패키지의 제조 방법 | |
| KR0163524B1 (ko) | 덮개형 패키지 몸체의 내측면에 도전성 패턴이 형성된 볼 그리드 어레이 패키지 | |
| KR100537716B1 (ko) | 리드 프레임 및 그를 이용한 반도체 패키지 | |
| KR100324932B1 (ko) | 칩 사이즈 패키지 | |
| KR200146684Y1 (ko) | 열방출기능을 갖는 리드프레임 | |
| KR100290783B1 (ko) | 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |