KR19980054345A - 프리-몰드 패들을 갖는 반도체 패키지 제조 공정용 리드 프레임 - Google Patents

프리-몰드 패들을 갖는 반도체 패키지 제조 공정용 리드 프레임 Download PDF

Info

Publication number
KR19980054345A
KR19980054345A KR1019960073493A KR19960073493A KR19980054345A KR 19980054345 A KR19980054345 A KR 19980054345A KR 1019960073493 A KR1019960073493 A KR 1019960073493A KR 19960073493 A KR19960073493 A KR 19960073493A KR 19980054345 A KR19980054345 A KR 19980054345A
Authority
KR
South Korea
Prior art keywords
lead frame
paddle
molded
support
semiconductor package
Prior art date
Application number
KR1019960073493A
Other languages
English (en)
Other versions
KR100205353B1 (ko
Inventor
이병덕
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960073493A priority Critical patent/KR100205353B1/ko
Priority to CN97120446A priority patent/CN1127763C/zh
Priority to JP9342588A priority patent/JP2976199B2/ja
Priority to DE19756179A priority patent/DE19756179B4/de
Priority to US08/997,594 priority patent/US6091135A/en
Publication of KR19980054345A publication Critical patent/KR19980054345A/ko
Application granted granted Critical
Publication of KR100205353B1 publication Critical patent/KR100205353B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지 제조 공정용 리드 프레임의 구조를 개선하여 반도체 패키지의 반도체 칩이 안착되는 패들과 몰드 바디와의 계면 분리(De-lamination) 및 몰드 바디의 크랙(crack) 현상을 해소할 수 있도록 한 것이다.
이를 위해, 본 발명은 리드 프레임(1)의 인너 리드(2) 내측 영역에, 리드 프레임(1)의 지지부(3)로부터 연장 형성된 지지바(4)에 연결되며 반도체 칩(5)이 안착되는 EMC 재질의 프리-몰드 패들(6)이 형성된 프리-몰드 패들을 갖는 반도체 패키지 제조 공정용 리드 프레임이다.

Description

프리-몰드 패들을 갖는 반도체 패키지 제조 공정용 리드 프레임
본 발명은 프리-몰드 패들을 갖는 반도체 패키지 제조 공정용 리드 프레임에 관한 것으로서, 더욱 상세하게는 반도체 패키지 제조 공정용 리드 프레임의 구조를 개선하여 반도체 패키지의 반도체 칩이 안착되는 패들과 몰드 바디와의 계면 분리 및 크랙(Crack) 현상을 해소할 수 있도록 한 것이다.
일반적으로, 리드 프레임(Lead Frame)은 반도체 패키지 공정에 사용되는 금속 구조물로서, 도 1에 나타낸 바와 같이, 상·하부 양측에 리드 프레임(1a)을 전체적으로 지지하며 공정중에 리드 프레임을 자동으로 이송시킬 때 안내 역할을 하는 가이드 레일(10)을 가지며, 중심부에 반도체 칩(5)이 안착되는 패들(11)(paddle)을 가진다.
또한, 상기 리드 프레임(1a)은 패들(11) 주위에 패들(11)에 안착된 반도체 칩(5)의 외부접속단자인 본딩 패드(Bonding pad)와 와이어(12)에 의해 전기적으로 연결되는 인너 리드(2)(Inner Lead)를 가지며, 상기 인너 리드(2) 외측으로 아웃 리드(13)(Out Lead)를 가진다.
이때, 상기 인너 리드(2)와 아웃 리드(13) 사이에는 인너 리드(2)와 아웃 리드(13)를 지지하는 댐 바(14)(Dam Bar)가 형성되어 있는데, 상기 댐 바는 EMC(Epoxy Molding Compound) 몰딩 공정 완료 후 트리밍(Trimming) 공정에서 제거된다.
그리고, 상기 패들(11)은 지지바(4a)(Support Bar)에 의해 리드 프레임(1a) 바디에 연결되어 지지되고 있으며, 인너 리드(2)와 패들(11) 사이에는 공간부(12)가 형성된다.
그러나, 이와 같은 종래의 리드 프레임(1a)은 가장 큰 면적을 차지하는 부분인 패들(11)이 다른 부분과 동일한 Cu 합금(Copper Alloy)인 반면, 반도체 칩(5) 및 패들(11)을 감싸는 몰드 바디(8)는 재질이 EMC로서, 이들의 열팽창 계수는 재질 특성상 서로 다르다.
이로 인해, 패키지 공정 도중에서나 패키지 공정이 완료된 이후 실시하는 에이징 및 신뢰성 테스트를 위한 열처리 공정, 또는 실장된 상태에서 패키지 구동시 패들(11)과 몰드 바디(8)의 열팽창 계수의 차이에 기인한 전단응력에 의해 패들(11)의 저면과 몰드 바디(8)와의 밀착면이 분리되어 이격되는 계면 분리(De-lamination) 현상이 일어나게 될 우려가 있었다.
또한, 상기한 계면 분리 현상에 의해 분리된 계면에 습기가 침투하는 경우에는 패키지의 몰드 바디(8)에 크랙이 발생하게 된다.
따라서, 패키지 공정에 있어서는 반도체 패키지의 수율을 저하시키게 되며, 실장하여 사용중인 경우에는 패키지 불량이 야기되어 실장된 패키지를 폐기하고 새로운 패키지로 교체해야 하는 등 많은 문제점이 있었다.
본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 반도체 패키지 제조 공정용 리드 프레임의 구조를 개선하여 반도체 패키지의 반도체 칩이 안착되는 패들과 몰드 바디와의 계면 분리 및 몰드 바디의 크랙 현상을 해소할 수 있도록 한 프리-몰드 패들을 갖는 반도체 패키지 제조 공정용 리드 프레임을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위해, 본 발명은 리드 프레임의 인너 리드 내측 영역에, 리드 프레임의 지지부로부터 연장 형성된 지지바에 연결되며 반도체 칩이 안착되는 EMC 재질의 프리-몰드 패들이 형성된 프리-몰드 패들을 갖는 반도체 패키지 제조 공정용 리드 프레임이다.
도 1은 종래의 리드 프레임을 나타낸 평면도
도 2는 종래의 반도체 패키지를 나타낸 종단면도
도 3a은 본 발명의 제 1 실시예를 나타낸 평면도
도 3b는 본 발명 리드 프레임에 프리-몰드 패들이 형성된 상태를 나타낸 평면도
도 4는 본 발명의 리드 프레임이 적용된 반도체 패키지글 나타낸 종단면도
도 5는 본 발명의 제 2 실시예를 나타낸 평면도
도 6는 본 발명의 제 3 실시예를 나타낸 평면도
도 7는 본 발명의 제 4 실시예를 나타낸 평면도
도 8는 본 발명의 제 5 실시예를 나타낸 평면도
* 도면의 주요부분에 대한 부호의 설명 *
1:리드 프레임2:인너 리드
3:지지부4:지지바
5:반도체 칩6:프리-몰드 패들
7a,7b,7c:프리-몰드 패들 써포트 팁9:연결바
이하, 본 발명의 일 실시예를 첨부도면 도 3a, 도 3b 및 도 4를 참조하여 상세히 설명하면 다음과 같다.
도 3a은 본 발명의 리드 프레임을 나타낸 평면도이고, 도 3b는 본 발명 리드 프레임에 프리-몰드 패들이 형성된 상태를 나타낸 평면도이며, 도 4는 본 발명의 리드 프레임이 적용된 반도체 패키지를 나타낸 종단면도로서, 본 발명은 리드 프레임(1)의 인너 리드(2) 내측 영역에 리드 프레임(1)의 지지부(3)로부터 지지바(4)가 연장 형성되고, 상기 지지바(4)에는 반도체 칩(5)이 안착되는 EMC(Epoxy Molding Compound) 재질의 프리-몰드 패들(6)(Pre-mold Paddle)이 형성된다.
또한, 상기 리드 프레임(1)의 지지부(3)로부터 연장 형성된 지지바(4) 선단에는 프리-몰드 패들(6)을 지지하는 면적을 늘리기 위한 프리-몰드 패들 써포트 팁(7a)(Pre-mold Paddle Support Tip)이 형성된다.
이때, 상기 프리-몰드 패들 써포트 팁(7a)(Pre-mold Paddle Support Tip)은 지지바(4)의 축방향에 대해 수직을 이루도록 형성되어 구성된다.
이와 같이 구성된 본 발명의 작용을 설명하면 다음과 같다.
본 발명의 리드 프레임(1) 역시 일반적인 리드 프레임과 마찬가지로 반도체 패키지 공정에 투입되기 전 별도로 미리 제작되어 패키지 공정에 투입되는데, 이 때 본 발명의 리드 프레임(1)은 반도체 칩(5)이 안착되는 구조물이 없는 상태로 제작된다.
즉, 리드 프레임(1)의 지지부(3)로부터 연장 형성된 지지바(4) 선단에는 후 공정에서 프리-몰드 패들(6)이 형성될 때 지지대 역할을 하는 프리-몰드 패들 써포트팁(7a)(Pre-mold Paddle Support Tip)만이 형성되어 있다.
따라서, 패키지 공정의 단위 공정인 칩 본딩 공정에 앞서 프리-몰드 패들 성형부에서 EMC 재질인 프리-몰드 패들(6) 성형 공정을 거쳐 반도체 칩(5) 안착면인 프리-몰드 패들(6)을 형성한 후, 칩 본딩 및 와이어 본딩등의 후공정을 진행하게 된다.
이에 따라, 본 발명에 따른 리드 프레임(1)을 적용하는 패키지 공정의 진행을 위해서는 본 발명의 특징인 EMC 재질의 프리-몰드 패들(6)을 형성시키기 위한 과정으로서의 몰딩 공정이 리드 프레임(1) 제작 과정에 포함되거나, 패키지 공정중의 칩 본딩 전에 추가적으로 수행되어야 한다.
상기한 바와 같이 하여 리드 프레임(1)에 프리-몰드 패들(6)이 성형된 후, 프리-몰드 패들(6)이 형성된 리드 프레임(1)을 사용하여 행해지는 반도체 패키지 공정은 일반적인 반도체 패키지 공정과 동일한 순서를 따르게 되므로 리드 프레임의 부분적인 재질 변경 및 제조 공정 변화에 따른 반도체 패키지 공정의 순서 및 패키지 공정용 장비의 전환이 요구되지 않는 장점을 가지게 된다.
이와 같이, 본 발명에 따른 리드 프레임(1)의 특징은 패키지 공정의 단위 공정인 반도체칩을 프리-몰드 패들(6)에 본딩시키는 칩 본딩 공정 및 상기 반도체칩의 본딩패드와 인너 리드를 와이어(12)를 이용하여 전기적으로 연결시키는 와이어 본딩 공정이 완료된 후, 프리-몰드 패들(6)에 안착된 반도체 칩(5)을 감싸는 몰딩 공정시 프리-몰드 패들(6)과 동일 재질인 EMC를 사용하여 몰딩하게 되는 것이다.
이에 따라, 몰딩 공정이 끝난 후에는 도 4에 점선으로 나타낸 바와 같이 반도체 칩(5)이 안착된 프리-몰드 패들(6)이 몰드 바디(8)에 밀착되는데, 프리-몰드 패들(6)과 몰드 바디(8)가 동일한 재질로 되어 있어 물성이 동일하므로 열팽창 계수 또한 서로 같다.
따라서, 본 발명은 반도체 패키지 공정 도중이나, 패키지 공정이 완료된 이후 실시하는 에이징 및 신뢰성 테스트 수행과정에서 발생하는 열적 부합(Thermal Mismatch)이 해소되므로써, 종래와 같이 합금으로 된 패들(11)과 반도체 칩(5)을 감싸는 몰드 바디(8)와의 열팽창 계수 차이에 기인한 전단응력에 의해 패들(11)과 몰드 바디(8)의 밀착면이 이격되는 계면 분리(De-lamination) 현상을 방지할 수 있게 된다.
한편, 도 5는 본 발명의 제 2 실시예를 나타낸 평면도로서, 리드 프레임(1)의 지지부(3)로부터 연장 형성된 지지바(4) 선단에는 각각 프리-몰드 패들(6)을 지지하는 프리-몰드 패들 써포트 팁(7b)이 원형의 고리 모양으로 형성된 구조를 보여주는 것이다.
또한, 도 6은 본 발명의 제 3 실시예를 나타낸 평면도로서, 상기 리드 프레임(1)의 지지부(3)로부터 연장 형성된 지지바(4) 선단에 프리-몰드 패들(6)을 지지하는 면적을 늘리기 위해 형성되는 프리-몰드 패들 써포트 팁(7c)(Pre-mold Paddle Support Tip)이 그 선단부가 트리(Tree) 구조인 Y자형으로 형성된 것을 보여주는 것이다.
도 7은 본 발명의 제 4 실시예를 나타낸 평면도로서, 리드 프레임(1)의 지지부(3)로부터 연장 형성된 지지바(4) 선단이 각각 쌍을 이루도록 연결바(9)에 의해 서로 연결된 구조를 보여주는 것이다.
그리고, 도 8은 본 발명의 제 5 실시예를 나타낸 평면도로서, 리드 프레임(1)의 지지부(3)로부터 연장 형성된 지지바(4) 선단이 연결바(9)에 의해 사각고리 형상을 이루도록 서로 연결된 구조를 보여주는 것이다.
이때, 상기 리드 프레임(1)의 지지바(4) 선단의 프리-몰드 패들 써포트 팁의 기하학적 형상 및 구조는 전술한 실시예 외의 다른 여러가지 형태로 변경가능함은 쉽게 알 수 있는 것이다.
한편, 본 발명의 프리-몰드 패들(6)을 가지는 리드 프레임(1)은 반도체 칩(5)이 안착되는 구조물인 패들을 필요로 하는 모든 타입의 반도체 패키지 제조 공정에 적용 가능함은 물론이다.
이상에서와 같이, 본 발명은 반도체 패키지 제조 공정용 리드 프레임(1)의 구조를 개선하여 반도체 패키지의 반도체 칩(5)과 EMC와의 계면 분리 및 크랙 현상을 해소할 수 있게 된다.
즉, 반도체 패키지 공정 도중에서나, 패키지 공정이 완료된 이후 실시하는 에이징 및 신뢰성 테스트 수행과정에서 발생하는 열적 부합(Thermal Mismatch)이 해소되어 패들(110의 저면과 EMC의 경계면이 분리되는 계면 분리(De-lamination) 현상이 일어나지 않으므로 인해 반도체 패키지의 수율 및 신뢰성을 향상시킬 수 있게 된다.

Claims (7)

  1. 리드 프레임의 인너 리드 내측 영역에, 리드 프레임의 지지부로부터 연장 형성된 지지바에 연결되며 반도체 칩이 안착되는 EMC 재질의 프리-몰드 패들이 형성된 것을 특징으로 하는 프리-몰드 패들을 갖는 반도체 패키지 제조 공정용 리드 프레임.
  2. 제 1 항에 있어서,
    상기 리드 프레임의 지지부로부터 연장 형성된 지지바 선단에는 프리-몰드 패들을 지지하는 면적을 늘리기 위한 프리-몰드 패들 써포트 팁이 형성되는 것을 특징으로 하는 프리-몰드 패들을 갖는 반도체 패키지 제조 공정용 리드 프레임.
  3. 제 2 항에 있어서,
    상기 프리-몰드 패들 써포트 팁이 지지바의 축방향에 대해 수직을 이루도록 형성됨을 특징으로 하는 프리-몰드 패들을 갖는 반도체 패키지 제조 공정용 리드 프레임.
  4. 제 2 항에 있어서,
    상기 프리-몰드 패들 써포트 팁이 팁 선단부가 트리 구조를 이루도록 Y자형으로 형성됨을 특징으로 하는 프리-몰드 패들을 갖는 반도체 패키지 제조 공정용 리드 프레임.
  5. 제 2 항에 있어서,
    상기 프리-몰드 패들 써포트 팁이 원형의 고리 모양으로 형성됨을 특징으로 하는 프리-몰드 패들을 갖는 반도체 패키지 제조 공정용 리드 프레임.
  6. 제 1 항에 있어서,
    상기 리드 프레임의 지지부로부터 연장 형성된 지지바 선단이 각각 쌍을 이루도록 연결바에 의해 서로 연결됨을 특징으로 하는 프리-몰드 패들을 갖는 반도체 패키지 제조 공정용 리드 프레임.
  7. 제 1 항에 있어서,
    상기 리드 프레임의 지지부로부터 연장 형성된 지지바 선단이 연결바에 의해 사각고리 형상을 이루도록 서로 연결됨을 특징으로 하는 프리-몰드 패들을 갖는 반도체 패키지 제조 공정용 리드 프레임.
KR1019960073493A 1996-12-27 1996-12-27 프리-몰드 패들을 갖는 반도체 패키지 제조 공정용 리드 프레임 KR100205353B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019960073493A KR100205353B1 (ko) 1996-12-27 1996-12-27 프리-몰드 패들을 갖는 반도체 패키지 제조 공정용 리드 프레임
CN97120446A CN1127763C (zh) 1996-12-27 1997-10-15 用于半导体芯片封装的带有预模制底盘的引线框
JP9342588A JP2976199B2 (ja) 1996-12-27 1997-12-12 ダイパッドを有する半導体パッケージ用リードフレーム
DE19756179A DE19756179B4 (de) 1996-12-27 1997-12-17 Für einen Halbleiterchip-Baustein bestimmter Leiterrahmen mit einem vorgeformten Montageplatz aus einer Epoxid-Giessverbindung
US08/997,594 US6091135A (en) 1996-12-27 1997-12-23 Lead frame with pre-mold paddle for a semiconductor chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960073493A KR100205353B1 (ko) 1996-12-27 1996-12-27 프리-몰드 패들을 갖는 반도체 패키지 제조 공정용 리드 프레임

Publications (2)

Publication Number Publication Date
KR19980054345A true KR19980054345A (ko) 1998-09-25
KR100205353B1 KR100205353B1 (ko) 1999-07-01

Family

ID=19491361

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960073493A KR100205353B1 (ko) 1996-12-27 1996-12-27 프리-몰드 패들을 갖는 반도체 패키지 제조 공정용 리드 프레임

Country Status (5)

Country Link
US (1) US6091135A (ko)
JP (1) JP2976199B2 (ko)
KR (1) KR100205353B1 (ko)
CN (1) CN1127763C (ko)
DE (1) DE19756179B4 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504238B2 (en) * 2000-01-31 2003-01-07 Texas Instruments Incorporated Leadframe with elevated small mount pads
US20080284038A1 (en) * 2007-05-16 2008-11-20 Dimaano Jr Antonio B Integrated circuit package system with perimeter paddle
US8497165B2 (en) 2011-10-20 2013-07-30 Intersil Americas Inc. Systems and methods for lead frame locking design features

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5423570U (ko) * 1977-07-19 1979-02-16
US4400714A (en) * 1980-11-06 1983-08-23 Jade Corporation Lead frame for semiconductor chip
US4466183A (en) * 1982-05-03 1984-08-21 National Semiconductor Corporation Integrated circuit packaging process
US4536825A (en) * 1984-03-29 1985-08-20 Unitrode Corporation Leadframe having severable fingers for aligning one or more electronic circuit device components
US4651415A (en) * 1985-03-22 1987-03-24 Diacon, Inc. Leaded chip carrier
EP0213575B1 (en) * 1985-08-23 1992-10-21 Nec Corporation Method of manufacturing a semiconductor device employing a film carrier tape
JPH0415947A (ja) * 1990-05-09 1992-01-21 Hitachi Cable Ltd 半導体装置用リードフレームおよび半導体装置
US5138429A (en) * 1990-08-30 1992-08-11 Hewlett-Packard Company Precisely aligned lead frame using registration traces and pads
US5122858A (en) * 1990-09-10 1992-06-16 Olin Corporation Lead frame having polymer coated surface portions
US5214846A (en) * 1991-04-24 1993-06-01 Sony Corporation Packaging of semiconductor chips
US5278447A (en) * 1992-01-16 1994-01-11 Lsi Logic Corporation Semiconductor device assembly carrier
US5539251A (en) * 1992-05-11 1996-07-23 Micron Technology, Inc. Tie bar over chip lead frame design
JPH05326808A (ja) * 1992-05-15 1993-12-10 Ibiden Co Ltd 電子部品搭載用基板およびこれを用いた半導体装置
US5233222A (en) * 1992-07-27 1993-08-03 Motorola, Inc. Semiconductor device having window-frame flag with tapered edge in opening
US5294827A (en) * 1992-12-14 1994-03-15 Motorola, Inc. Semiconductor device having thin package body and method for making the same
JPH06244348A (ja) * 1993-02-15 1994-09-02 Seiko Epson Corp 半導体装置用リードフレーム
TW276357B (ko) * 1993-03-22 1996-05-21 Motorola Inc
JP2767404B2 (ja) * 1994-12-14 1998-06-18 アナムインダストリアル株式会社 半導体パッケージのリードフレーム構造

Also Published As

Publication number Publication date
DE19756179B4 (de) 2007-01-25
US6091135A (en) 2000-07-18
KR100205353B1 (ko) 1999-07-01
CN1186339A (zh) 1998-07-01
JP2976199B2 (ja) 1999-11-10
CN1127763C (zh) 2003-11-12
JPH10200040A (ja) 1998-07-31
DE19756179A1 (de) 1998-07-02

Similar Documents

Publication Publication Date Title
KR100462105B1 (ko) 수지밀봉형 반도체장치의 제조방법
KR0179920B1 (ko) 칩 사이즈 패키지의 제조방법
JPH1174442A (ja) リードフレーム及びこれを用いた半導体パッケージ
KR100205353B1 (ko) 프리-몰드 패들을 갖는 반도체 패키지 제조 공정용 리드 프레임
US11037866B2 (en) Semiconductor device and method of manufacturing the same
US20150294929A1 (en) Semiconductor die package and method of assembling same
KR100304922B1 (ko) 리드프레임및이를이용한반도체패키지
KR100329390B1 (ko) 동공이 형성된 반도체 패키지
KR100253388B1 (ko) 반도체 패키지의 제조방법
JPH0332048A (ja) 半導体装置
JPS62235763A (ja) 半導体装置用リ−ドフレ−ム
KR200141125Y1 (ko) 리드프레임의 구조
KR100198312B1 (ko) 리드프레임의 구조 및 이를 이용한 반도체 패키지
KR0157891B1 (ko) 반도체 패키지
JP2005135938A (ja) 半導体装置およびその製造方法
KR100201387B1 (ko) 반도체 패키지
KR200289924Y1 (ko) 리드프레임
KR200224097Y1 (ko) 몰딩용 다이
KR100268925B1 (ko) 리드프레임및이를이용한반도체패키지
KR100268922B1 (ko) 반도체패키지및그제조방법
KR970001141Y1 (ko) 반도체 패키지의 다이 본드 구조
KR100198313B1 (ko) 반도체패키지의 리드프레임 제조방법 및 이를 이용한 반도체패키지의 제조방법
KR100214533B1 (ko) 컬럼형 패키지 및 그 제조방법
KR19980044619U (ko) 반도체 패키지
KR20000014539U (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee