JP2737356B2 - リードフレーム及びそれを用いた半導体装置の製造方法 - Google Patents
リードフレーム及びそれを用いた半導体装置の製造方法Info
- Publication number
- JP2737356B2 JP2737356B2 JP2118386A JP11838690A JP2737356B2 JP 2737356 B2 JP2737356 B2 JP 2737356B2 JP 2118386 A JP2118386 A JP 2118386A JP 11838690 A JP11838690 A JP 11838690A JP 2737356 B2 JP2737356 B2 JP 2737356B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- semiconductor chip
- guide hole
- lead terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔概 要〕 半導体チップを樹脂パッケージするリードフレームに
関し、 リードフレームの外枠に設けるリードフレーム形成用
およびパッケージ用のガイド孔の他にリード端子部近傍
にリード端子加工用ガイド孔を設けることでリード加工
精度を上げて生産性の向上を図ることを目的とし、 ガイド孔を具えた外枠に囲まれた領域に、半導体チッ
プが搭載されるステージと、該ステージに周囲から向か
うように延在する複数のリード端子とを有するリードフ
レームにおいて、隣接する該リード端子が中間部でタイ
・バーにより、外側端部で連結バーによりそれぞれ連結
されて複数のリード端子群を形成しており、該リード端
子群のそれぞれは該連結バーに第２のガイド孔を具えて
いるとともに変形自在な接続バーを介して外枠に結合し
ているリードフレームとする。
関し、 リードフレームの外枠に設けるリードフレーム形成用
およびパッケージ用のガイド孔の他にリード端子部近傍
にリード端子加工用ガイド孔を設けることでリード加工
精度を上げて生産性の向上を図ることを目的とし、 ガイド孔を具えた外枠に囲まれた領域に、半導体チッ
プが搭載されるステージと、該ステージに周囲から向か
うように延在する複数のリード端子とを有するリードフ
レームにおいて、隣接する該リード端子が中間部でタイ
・バーにより、外側端部で連結バーによりそれぞれ連結
されて複数のリード端子群を形成しており、該リード端
子群のそれぞれは該連結バーに第２のガイド孔を具えて
いるとともに変形自在な接続バーを介して外枠に結合し
ているリードフレームとする。
また上記リードフレームの前記ステージに半導体チッ
プを搭載する工程と、該半導体チップと前記リード端子
とを電気的に接続する工程と、該半導体チップ及び該半
導体チップと該リード端子との接続部分を含む領域を樹
脂封止する工程と、その後、前記第２のガイド孔を基準
として前記タイ・バーの切断を含むリード端子の加工を
行う半導体装置の製造方法とする。
プを搭載する工程と、該半導体チップと前記リード端子
とを電気的に接続する工程と、該半導体チップ及び該半
導体チップと該リード端子との接続部分を含む領域を樹
脂封止する工程と、その後、前記第２のガイド孔を基準
として前記タイ・バーの切断を含むリード端子の加工を
行う半導体装置の製造方法とする。
本発明は半導体チップを樹脂パッケージするリードフ
レームの形状に係り、特にリードフレームの外枠に設け
るリードフレーム形成用およびパッケージ用ガイド孔の
他にリード端子部近傍にリード端子加工用ガイド孔を設
けることで生産性の向上を図ったリードフレームに関す
る。
レームの形状に係り、特にリードフレームの外枠に設け
るリードフレーム形成用およびパッケージ用ガイド孔の
他にリード端子部近傍にリード端子加工用ガイド孔を設
けることで生産性の向上を図ったリードフレームに関す
る。
半導体装置には所要形状に形成されたリードフレーム
のステージに半導体チップを樹脂モールド等でパッケー
ジして構成されるものであるが、かかる半導体装置の製
造工程では一般にリードフレームの外枠に設けているリ
ードフレーム形成用のガイド孔を利用して樹脂モールド
工程やその後のリード端子の切断・折り曲げ工程等を行
っている。
のステージに半導体チップを樹脂モールド等でパッケー
ジして構成されるものであるが、かかる半導体装置の製
造工程では一般にリードフレームの外枠に設けているリ
ードフレーム形成用のガイド孔を利用して樹脂モールド
工程やその後のリード端子の切断・折り曲げ工程等を行
っている。
一方リードフレームとパッケージ材の収縮率には差異
がある。
がある。
その結果樹脂パッケージした後の該パッケージ領域か
ら露出するリードフレーム部分には内部応力が発生する
が、特に最近の如く半導体チップの集積度が向上して大
型化すると該内部応力がリードフレームの露出部分の撓
みや変形を誘起するため上述したリードフレームの外枠
に設けているガイド孔に相対的な位置ずれが生ずる。
ら露出するリードフレーム部分には内部応力が発生する
が、特に最近の如く半導体チップの集積度が向上して大
型化すると該内部応力がリードフレームの露出部分の撓
みや変形を誘起するため上述したリードフレームの外枠
に設けているガイド孔に相対的な位置ずれが生ずる。
特に大型化した半導体チップでは電極端子数が増える
ため、これに対応するリードフレームもリード端子間ピ
ッチが小さくなると共にリード端子の太さが細くなる傾
向にある。
ため、これに対応するリードフレームもリード端子間ピ
ッチが小さくなると共にリード端子の太さが細くなる傾
向にある。
従って樹脂パッケージした後のリード端子の切断や折
り曲げ工程等で上記ガイド孔を利用することに難点があ
るためその解決が望まれている。
り曲げ工程等で上記ガイド孔を利用することに難点があ
るためその解決が望まれている。
第２図は従来のリードフレームによる半導体装置の形
成工程図であり、第３図は問題点を説明する図である。
成工程図であり、第３図は問題点を説明する図である。
第２図で（１）はリードフレームの一例を示し、
（２）は半導体チップを樹脂モールドでパッケージした
状態を示す図，（３）はリード端子を個々に切断した状
態を示す図，（４）はリード端子を所要形状に折り曲げ
た状態を示す図である。
（２）は半導体チップを樹脂モールドでパッケージした
状態を示す図，（３）はリード端子を個々に切断した状
態を示す図，（４）はリード端子を所要形状に折り曲げ
た状態を示す図である。
第２図（１）で42−アロイ合金等からなる帯状のリー
ドフレーム１には、少なくとも該リードフレーム１に搭
載する半導体チップに対応する大きさのステージ2aと，
該半導体チップの各電極端子と対応してステージ2aの周
囲から該ステージ2aに向かう方向に配置され且つ変形を
避けるためにその途中でタイ・バー（tie−bar）2bで相
互にブリッヂされた複数のリード端子2cとを具えた破線
ａで囲まれたチップパターン２が等間隔ピッチＰで長手
方向に整列してパターニング形成されている。
ドフレーム１には、少なくとも該リードフレーム１に搭
載する半導体チップに対応する大きさのステージ2aと，
該半導体チップの各電極端子と対応してステージ2aの周
囲から該ステージ2aに向かう方向に配置され且つ変形を
避けるためにその途中でタイ・バー（tie−bar）2bで相
互にブリッヂされた複数のリード端子2cとを具えた破線
ａで囲まれたチップパターン２が等間隔ピッチＰで長手
方向に整列してパターニング形成されている。
また長手方向のピッチがＰで幅方向間隔がP1の位置に
穿孔されている図のガイド孔３は、該リードフレーム１
の形成時と樹脂パッケージ工程時の送りやパッケージ工
程後のリード端子タイ・バー2bの切断・除去と該リード
端子2cの折り曲げ工程等で使用されるものである。
穿孔されている図のガイド孔３は、該リードフレーム１
の形成時と樹脂パッケージ工程時の送りやパッケージ工
程後のリード端子タイ・バー2bの切断・除去と該リード
端子2cの折り曲げ工程等で使用されるものである。
なお図のＬ形孔2d,矩形孔2e,2f,2g,2h等はいずれも、
該チップパターン２を形成する際や半導体チップをパッ
ケージする際の該リードフレーム１の変形や反りを抑制
するために設けられている捨孔である。
該チップパターン２を形成する際や半導体チップをパッ
ケージする際の該リードフレーム１の変形や反りを抑制
するために設けられている捨孔である。
そこで上記ステージ2aの所定位置に半導体チップを装
着し、該半導体チップの各電極端子と該各電極端子に対
応するリード端子2cの内側先端部との間を例えばワイヤ
ボンディング等の手段で接続した後に、上記ガイド孔３
を基準として該半導体チップをステージ2aの裏面を含む
全周囲で樹脂パッケージすると、（２）で示す状態とす
ることができる。
着し、該半導体チップの各電極端子と該各電極端子に対
応するリード端子2cの内側先端部との間を例えばワイヤ
ボンディング等の手段で接続した後に、上記ガイド孔３
を基準として該半導体チップをステージ2aの裏面を含む
全周囲で樹脂パッケージすると、（２）で示す状態とす
ることができる。
なお該図（２）以降では、該樹脂パッケージ部分とそ
の周囲に露出するリード端子2c部分を拡大して表わして
いる。
の周囲に露出するリード端子2c部分を拡大して表わして
いる。
次いで（２）の状態にあるリードフレームを、例えば
各リード端子2cの間をブリッジしているタイ・バー2b
（図のハッチングＡ領域）の部分のみを一度に切断除去
できる総型バイトを具えたカッタ装置に上記ガイド孔３
を基準として装着し、該カッタ装置を動作させることで
（３）に示す状態とすることができる。
各リード端子2cの間をブリッジしているタイ・バー2b
（図のハッチングＡ領域）の部分のみを一度に切断除去
できる総型バイトを具えたカッタ装置に上記ガイド孔３
を基準として装着し、該カッタ装置を動作させることで
（３）に示す状態とすることができる。
更に、各リード端子2cを例えば（４）に示す如き所要
形状に折り曲げる図示されないベンディング装置に
（３）の状態にあるリードフレームを上記ガイド孔３を
基準として装着し、該ベンディング装置を動作させて
（４）に示す状態にした後、該各リード端子2cを例えば
点線Ｂで示す線で切断することでリードフレーム１から
分離した所要の半導体装置を得ることができる。
形状に折り曲げる図示されないベンディング装置に
（３）の状態にあるリードフレームを上記ガイド孔３を
基準として装着し、該ベンディング装置を動作させて
（４）に示す状態にした後、該各リード端子2cを例えば
点線Ｂで示す線で切断することでリードフレーム１から
分離した所要の半導体装置を得ることができる。
問題点を説明する第３図は、半導体チップが樹脂モー
ルドされた状態にあるリードフレームを示したものであ
り、図では１個のパッケージ部分を取り出した状態で表
わしている。
ルドされた状態にあるリードフレームを示したものであ
り、図では１個のパッケージ部分を取り出した状態で表
わしている。
なお図の（ｉ）は全体図，（ii）はリード端子の切断
時の状態を示す図である。
時の状態を示す図である。
第３図（ｉ）で、第２図（１）のリードフレーム１と
同様のガイド孔12が設けられているリードフレーム11の
図示されないステージには、半導体チップが封入されて
いる樹脂パッケージ13が第２図で説明したように形成さ
れている。
同様のガイド孔12が設けられているリードフレーム11の
図示されないステージには、半導体チップが封入されて
いる樹脂パッケージ13が第２図で説明したように形成さ
れている。
この場合、パッケージ用樹脂材の平均的な熱膨張率は
20×10-6/K程度であるが、リードフレームの熱膨張率は
例えば42−アロイ合金のときで４〜５×106/Kであり、
上記パッケージ用樹脂材に比して小さい。
20×10-6/K程度であるが、リードフレームの熱膨張率は
例えば42−アロイ合金のときで４〜５×106/Kであり、
上記パッケージ用樹脂材に比して小さい。
従って樹脂パッケージ13が形成された後のリードフレ
ーム11には、パッケージ領域すなわちステージの周囲が
強制的に収縮する方向の内部応力が発生している。
ーム11には、パッケージ領域すなわちステージの周囲が
強制的に収縮する方向の内部応力が発生している。
この場合の内部応力は、樹脂パッケージ13が小さい間
は該リードフレーム１に設けてある上述した各捨孔Ｌ形
孔2d,矩形孔2e,2f,2g等によって吸収されるが、該樹脂
パッケージ13が大きくなるにつれて上記の各捨孔では吸
収しきれなくなり結果的に図示の如く全体が撓んだり波
うって変形する。
は該リードフレーム１に設けてある上述した各捨孔Ｌ形
孔2d,矩形孔2e,2f,2g等によって吸収されるが、該樹脂
パッケージ13が大きくなるにつれて上記の各捨孔では吸
収しきれなくなり結果的に図示の如く全体が撓んだり波
うって変形する。
特にこの場合の撓みや変形はパッケージ領域すなわち
ステージから離れるほど顕著になる。
ステージから離れるほど顕著になる。
このことは換言すれば、以後の工程例えば第２図で説
明したリード端子11aのタイ・バー11bの切断除去やリー
ド端子11aの折り曲げ工程等における作業の基準となる
上記ガイド孔12間の相対的な位置関係やパッケージ領域
すなわちステージに対する位置関係が変動することを意
味する。
明したリード端子11aのタイ・バー11bの切断除去やリー
ド端子11aの折り曲げ工程等における作業の基準となる
上記ガイド孔12間の相対的な位置関係やパッケージ領域
すなわちステージに対する位置関係が変動することを意
味する。
（ii）はかかるガイド孔12を利用して例えばタイ・バ
ー11bを切断除去する場合を示したものであり、 すなわち、第２図の（２）および（３）で説明したカ
ッタ装置でタイ・バー11bを切断除去する場合、リード
フレーム11のガイド孔12が撓みや変形によって位置的に
ずれていると該カッタ装置で切断除去されるタイ・バー
11bは図に示すようにリード端子11aに対してずれた状態
で切断除去されることになる。
ー11bを切断除去する場合を示したものであり、 すなわち、第２図の（２）および（３）で説明したカ
ッタ装置でタイ・バー11bを切断除去する場合、リード
フレーム11のガイド孔12が撓みや変形によって位置的に
ずれていると該カッタ装置で切断除去されるタイ・バー
11bは図に示すようにリード端子11aに対してずれた状態
で切断除去されることになる。
また単に一方向のずればかりでなく他の方向にもずれ
ていると、タイ・バー11bが完全に除去できない場合等
も発生する。
ていると、タイ・バー11bが完全に除去できない場合等
も発生する。
特にこの場合のずれ量δはリード端子11aが細くなる
につれてその影響が大きくなり、リード端子11aとして
の強度が劣化したり折損し易くなる等の致命的な欠陥に
発展することとなる。
につれてその影響が大きくなり、リード端子11aとして
の強度が劣化したり折損し易くなる等の致命的な欠陥に
発展することとなる。
従来の如く外枠側に諸工程に共通して使用するガイド
孔が設けられているリードフレームでは、搭載する半導
体チップが大型化するにつれて樹脂パッケージ後のガイ
ド孔の相対的位置関係に変動が生ずるため、パッケージ
後の諸工程における精度が確保できず生産性の向上が期
待できないと言う問題があった。
孔が設けられているリードフレームでは、搭載する半導
体チップが大型化するにつれて樹脂パッケージ後のガイ
ド孔の相対的位置関係に変動が生ずるため、パッケージ
後の諸工程における精度が確保できず生産性の向上が期
待できないと言う問題があった。
上記問題点は、ガイド孔を具えた外枠に囲まれた領域
に、半導体チップが搭載されるステージと、該ステージ
に周囲から向かうように延在する複数のリード端子とを
有するリードフレームにおいて、隣接する該リード端子
が中間部でタイ・バーにより、外側端部で連結バーによ
りそれぞれ連結されて複数のリード端子群を形成してお
り、該リード端子群のそれぞれは該連結バーに第２のガ
イド孔を具えているとともに変形自在な接続バーを介し
て外枠に結合しているリードフレームとすることで解決
される。
に、半導体チップが搭載されるステージと、該ステージ
に周囲から向かうように延在する複数のリード端子とを
有するリードフレームにおいて、隣接する該リード端子
が中間部でタイ・バーにより、外側端部で連結バーによ
りそれぞれ連結されて複数のリード端子群を形成してお
り、該リード端子群のそれぞれは該連結バーに第２のガ
イド孔を具えているとともに変形自在な接続バーを介し
て外枠に結合しているリードフレームとすることで解決
される。
また上記リードフレームの前記ステージに半導体チッ
プを搭載する工程と、該半導体チップと前記リード端子
とを電気的に接続する工程と、該半導体チップ及び該半
導体チップと該リード端子との接続部分を含む領域を樹
脂封止する工程と、その後、前記第２のガイド孔を基準
として前記タイ・バーの切断を含むリード端子の加工を
行う半導体装置の製造方法とすることで解決される。
プを搭載する工程と、該半導体チップと前記リード端子
とを電気的に接続する工程と、該半導体チップ及び該半
導体チップと該リード端子との接続部分を含む領域を樹
脂封止する工程と、その後、前記第２のガイド孔を基準
として前記タイ・バーの切断を含むリード端子の加工を
行う半導体装置の製造方法とすることで解決される。
リードフレームのリード端子に近接した位置にガイド
孔を設けると、パッケージ工程前後の該ガイド孔の相対
的位置関係の変動を小さくすることができる。
孔を設けると、パッケージ工程前後の該ガイド孔の相対
的位置関係の変動を小さくすることができる。
本発明になるリードフレームでは、外枠に形成してい
る従来のガイド孔の他に、リード端子形成領域にパッケ
ージ後の諸工程で使用する第２のガイド孔をリード端子
群毎に設け、その各リード端子群を変形自在な接続バー
を介して外枠に結合している。
る従来のガイド孔の他に、リード端子形成領域にパッケ
ージ後の諸工程で使用する第２のガイド孔をリード端子
群毎に設け、その各リード端子群を変形自在な接続バー
を介して外枠に結合している。
従って、樹脂パッケージ工程後のリード端子部分の加
工工程では上記第２のガイド孔を基準として使用するこ
とで、加工精度の低下を抑制することができてサイズ的
に大きい半導体装置でも生産性よく得ることができる。
工工程では上記第２のガイド孔を基準として使用するこ
とで、加工精度の低下を抑制することができてサイズ的
に大きい半導体装置でも生産性よく得ることができる。
第１図は本発明になるリードフレームの一例を説明す
る図である。
る図である。
第１図で、42−アロイ合金等からなる帯状のリードフ
レーム21には、第２図で説明したガイド孔３と等しいガ
イド孔22が設けられていると共に、少なくとも該リード
フレーム21に搭載する半導体チップがカバーできる大き
さを持つ角形のステージ23aと，その各辺と対応する外
側位置それぞれに該ステージ23aに向かう方向で該半導
体チップの各電極端子と対応し且つ変形を避けるため途
中でタイ・バー23bによって、更に外側端部で連結バー2
3eによって、相互にブリッジされたリード端子23cがグ
ルーピング形成されている４個のリード端子群23c-1,23
c-2,23c-3,23c-4とを具えた破線ａ′で囲まれたチップ
パターン23が、等間隔ピッチＰで長手方向に沿てパター
ニング形成されている。
レーム21には、第２図で説明したガイド孔３と等しいガ
イド孔22が設けられていると共に、少なくとも該リード
フレーム21に搭載する半導体チップがカバーできる大き
さを持つ角形のステージ23aと，その各辺と対応する外
側位置それぞれに該ステージ23aに向かう方向で該半導
体チップの各電極端子と対応し且つ変形を避けるため途
中でタイ・バー23bによって、更に外側端部で連結バー2
3eによって、相互にブリッジされたリード端子23cがグ
ルーピング形成されている４個のリード端子群23c-1,23
c-2,23c-3,23c-4とを具えた破線ａ′で囲まれたチップ
パターン23が、等間隔ピッチＰで長手方向に沿てパター
ニング形成されている。
特に、この場合の各リード端子群23c-1,23c-2,23c-3,
23c-4は該リードフレーム21とは、各各リード端子群そ
れぞれの両端に形成されている接続バー23dでステージ2
3aと接続し、また該リード端子23cの他端側端部では共
通する連結バー23eに繋がる変形自在な接続バー23fを介
して該リードフレーム21の外枠と接続しているが、更に
上記連結バー23eには第２のガイド孔24が設けられてい
る。
23c-4は該リードフレーム21とは、各各リード端子群そ
れぞれの両端に形成されている接続バー23dでステージ2
3aと接続し、また該リード端子23cの他端側端部では共
通する連結バー23eに繋がる変形自在な接続バー23fを介
して該リードフレーム21の外枠と接続しているが、更に
上記連結バー23eには第２のガイド孔24が設けられてい
る。
従って、上記の各リード端子群23c-1,23c-2,23c-3,23
c-4とリードフレーム21の外枠との間の多少の相対的な
位置ずれは上記接続バー23dと23fの変形によって吸収で
きることになり、結果的に上記各リード端子群の第２の
ガイド孔24とリードフレーム21の外枠に位置するガイド
孔22との間が相対的に揺動し得ることになる。
c-4とリードフレーム21の外枠との間の多少の相対的な
位置ずれは上記接続バー23dと23fの変形によって吸収で
きることになり、結果的に上記各リード端子群の第２の
ガイド孔24とリードフレーム21の外枠に位置するガイド
孔22との間が相対的に揺動し得ることになる。
このことは、半導体チップを樹脂モールドでパッケー
ジ化する際にリードフレーム21に発生する内部応力が少
なくとも各リード端子群に形成されている第２のガイド
孔24には直接影響しないことを意味する。
ジ化する際にリードフレーム21に発生する内部応力が少
なくとも各リード端子群に形成されている第２のガイド
孔24には直接影響しないことを意味する。
そこで、第２図で説明したパッケージ工程後のタイ・
バーの切断・除去工程やリード端子折り曲げ工程を該第
２のガイド孔24を基準として行うことで、第３図で説明
したような加工精度の低下を起こすことなく所要の半導
体装置を得ることができて生産性を向上させることがで
きる。
バーの切断・除去工程やリード端子折り曲げ工程を該第
２のガイド孔24を基準として行うことで、第３図で説明
したような加工精度の低下を起こすことなく所要の半導
体装置を得ることができて生産性を向上させることがで
きる。
なお第２図（１）で説明したリードフレーム１の場合
には、例えばステージ2aとリード端子2cの両方に最も近
接した捨孔である矩形孔2hに第１図の24と同様のガイド
孔を設けることで、第１図の場合と同様の効果を得るこ
とができる。
には、例えばステージ2aとリード端子2cの両方に最も近
接した捨孔である矩形孔2hに第１図の24と同様のガイド
孔を設けることで、第１図の場合と同様の効果を得るこ
とができる。
（発明の効果〕 上述の如く本発明によりリード端子加工時の位置決め
が精度よく行なえることから、半導体装置としての生産
性の向上が実現できるリードフレームを容易に提供する
ことができる。
が精度よく行なえることから、半導体装置としての生産
性の向上が実現できるリードフレームを容易に提供する
ことができる。
第１図は本発明になるリードフレームの一例を説明する
図、 第２図は従来のリードフレームによる半導体装置の形成
工程図、 第３図は問題点を説明する図、 である。 図において、 21はリードフレーム、22はガイド孔、23はチップパター
ン、 23aはステージ、23bはタイ・バー、23cはリード端子、 23c-1,23c-2,23c-3,23c-4はリード端子群、 23d,23fは接続バー、23eは連結バー、24は第２のガイド
孔、 をそれぞれ表わす。
図、 第２図は従来のリードフレームによる半導体装置の形成
工程図、 第３図は問題点を説明する図、 である。 図において、 21はリードフレーム、22はガイド孔、23はチップパター
ン、 23aはステージ、23bはタイ・バー、23cはリード端子、 23c-1,23c-2,23c-3,23c-4はリード端子群、 23d,23fは接続バー、23eは連結バー、24は第２のガイド
孔、 をそれぞれ表わす。
Claims (2)
- 【請求項１】ガイド孔を具えた外枠に囲まれた領域に、
半導体チップが搭載されるステージと、該ステージに周
囲から向かうように延在する複数のリード端子とを有す
るリードフレームにおいて、 隣接する該リード端子が、中間部でタイ・バーにより、
外側端部で連結バーによりそれぞれ連結されて複数のリ
ード端子群を形成しており、該リード端子群のそれぞれ
は該連結バーに第２のガイド孔を具えているとともに変
形自在な接続バーを介して外枠に結合していることを特
徴とするリードフレーム。 - 【請求項２】請求項１記載のリードフレームの前記ステ
ージに半導体チップを搭載する工程と、該半導体チップ
と前記リード端子とを電気的に接続する工程と、該半導
体チップ及び該半導体チップと該リード端子との接続部
分を含む領域を樹脂封止する工程と、その後、前記第２
のガイド孔を基準として前記タイ・バーの切断を含むリ
ード端子の加工を行うことを特徴とするリードフレーム
を用いた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2118386A JP2737356B2 (ja) | 1990-05-08 | 1990-05-08 | リードフレーム及びそれを用いた半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2118386A JP2737356B2 (ja) | 1990-05-08 | 1990-05-08 | リードフレーム及びそれを用いた半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0414856A JPH0414856A (ja) | 1992-01-20 |
| JP2737356B2 true JP2737356B2 (ja) | 1998-04-08 |
Family
ID=14735406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2118386A Expired - Lifetime JP2737356B2 (ja) | 1990-05-08 | 1990-05-08 | リードフレーム及びそれを用いた半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2737356B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2708342B2 (ja) * | 1993-01-21 | 1998-02-04 | ローム株式会社 | リードフレーム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2671900B2 (ja) * | 1987-03-06 | 1997-11-05 | 沖電気工業株式会社 | 半導体装置用リードフレーム |
| JPH03165057A (ja) * | 1989-11-22 | 1991-07-17 | Mitsubishi Electric Corp | リードフレーム |
-
1990
- 1990-05-08 JP JP2118386A patent/JP2737356B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0414856A (ja) | 1992-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7019388B2 (en) | Semiconductor device | |
| US8513785B2 (en) | Method of manufacturing a semiconductor device | |
| JP4615282B2 (ja) | 半導体パッケージの製造方法 | |
| JP2737356B2 (ja) | リードフレーム及びそれを用いた半導体装置の製造方法 | |
| JPH05114680A (ja) | リードフレームの製造方法 | |
| JPH04255260A (ja) | リードフレーム及び半導体装置の製造方法 | |
| JPH0738036A (ja) | 半導体装置の製造方法 | |
| JPS6248053A (ja) | 半導体装置用リ−ドフレ−ムの製造方法 | |
| JP2532490B2 (ja) | 樹脂封止形半導体装置の製造方法 | |
| JP2704128B2 (ja) | 半導体装置用リードフレームおよびその製造方法 | |
| JPH07169895A (ja) | リードフレーム及びその製造方法 | |
| JP2833189B2 (ja) | Ｔａｂ式半導体装置 | |
| JP2901217B2 (ja) | 半導体装置用リードフレーム | |
| JPH08250640A (ja) | リードフレーム及びこれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2000114553A (ja) | 半導体装置およびその製造方法 | |
| JPH0613528A (ja) | 電子部品のパッケージ構造及びその製造方法 | |
| JP2979724B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP3076948B2 (ja) | リードフレームおよびこれを用いた半導体装置の製造方法 | |
| CN115547840A (zh) | 制造半导体器件的衬底的方法、对应衬底和半导体器件 | |
| JP2515882B2 (ja) | リ―ドフレ―ム、リ―ドフレ―ムの製造方法、半導体装置および半導体装置の製造方法 | |
| JP2504860B2 (ja) | リ―ドフレ―ムの製造方法 | |
| KR20010053792A (ko) | 반도체 패키지 제조용 리드프레임 | |
| JPH01133340A (ja) | リードフレームおよびその製造方法 | |
| JPH0338056A (ja) | リードフレームの製造方法 | |
| JPH03219663A (ja) | 半導体装置用リードフレーム |