JPH07169895A - リードフレーム及びその製造方法 - Google Patents
リードフレーム及びその製造方法Info
- Publication number
- JPH07169895A JPH07169895A JP6223609A JP22360994A JPH07169895A JP H07169895 A JPH07169895 A JP H07169895A JP 6223609 A JP6223609 A JP 6223609A JP 22360994 A JP22360994 A JP 22360994A JP H07169895 A JPH07169895 A JP H07169895A
- Authority
- JP
- Japan
- Prior art keywords
- tip
- lead frame
- lead
- inner lead
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】インナーリード３を高密度に配列することがで
きると共に、精度が良好でコストの安いリードフレーム
及びその製造方法を提供する。 【構成】インナーリード３の先端部３ａの相互間を、ワ
イヤ放電加工によって分離して、先端ピッチ０．１３５
ｍｍ以上０．２ｍｍ以下、先端幅Ｄ０．０９ｍｍ以上を
実現した。
きると共に、精度が良好でコストの安いリードフレーム
及びその製造方法を提供する。 【構成】インナーリード３の先端部３ａの相互間を、ワ
イヤ放電加工によって分離して、先端ピッチ０．１３５
ｍｍ以上０．２ｍｍ以下、先端幅Ｄ０．０９ｍｍ以上を
実現した。
Description
【０００１】
【産業上の利用分野】この発明は、高集積回路チップ搭
載用のパッケージに構成されるリードフレーム及びその
製造方法に関する。
載用のパッケージに構成されるリードフレーム及びその
製造方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】高集積
回路チップとしての高集積半導体チップを搭載するパッ
ケージには、当該半導体チップをボンディングワイヤを
介して電気的に接続するためのリードフレームが構成さ
れている。このリードフレームは、帯状の金属導体を半
導体チップの搭載部に向かって複数条配列しているもの
であり、先端に上記ボンディングワイヤが接続されるイ
ンナーリードを有し、このインナーリードに連続して、
パッケージから露出されるアウターリードを有してい
る。
回路チップとしての高集積半導体チップを搭載するパッ
ケージには、当該半導体チップをボンディングワイヤを
介して電気的に接続するためのリードフレームが構成さ
れている。このリードフレームは、帯状の金属導体を半
導体チップの搭載部に向かって複数条配列しているもの
であり、先端に上記ボンディングワイヤが接続されるイ
ンナーリードを有し、このインナーリードに連続して、
パッケージから露出されるアウターリードを有してい
る。
【０００３】上記リードフレームは、一般的にプレスに
よる打抜き加工によって形成されている。ところが、こ
の打抜き加工は、金型のコストがかなり高くつくほか、
インナーリード数が多くなると、金型が複雑になってリ
ードフレームを所望の精度に成形するのが困難になるの
で、インナーリード数が制限されるという問題があっ
た。
よる打抜き加工によって形成されている。ところが、こ
の打抜き加工は、金型のコストがかなり高くつくほか、
インナーリード数が多くなると、金型が複雑になってリ
ードフレームを所望の精度に成形するのが困難になるの
で、インナーリード数が制限されるという問題があっ
た。
【０００４】一方、上記打抜き加工以外に、フォトエッ
チング法によってリードフレームを形成することも行わ
れている。このフォトエッチング法は、工具のコストが
安く、適用範囲も広いという利点を有する反面、加工工
程が複雑であるため、製造コストがかなり高くつくとい
う問題があった。また、上記何れの製法についても、イ
ンナーリードの先端部の最小間隔として、少なくとも金
属導体の厚みの９０％を必要とし、例えば、厚みが０．
１２５ｍｍのリードフレームの上記最小間隔としては、
０．１１３〜０．１１５ｍｍが量産レベルである。従っ
て、厚みが０．１２５ｍｍのリードブレームにおいて、
インナーリードの先端部の間隔を０．１１５ｍｍに設定
し、インナーリードの先端幅を０．１１５ｍｍに設定し
た場合には、インナーリードの先端ピッチは０．２３０
ｍｍになり、これに半導体チップのサイズとボンディン
グワイヤの長さによる制限を加味すると、従来のフォト
エッチングや打抜き加工では、２４０〜２６０本程度の
インナーリード数が限界である。そして、これ以上高密
度にインナーリードを配列する必要がある場合には、ピ
ングリッドアレイ等のコストのかかる他のパッケージを
用いるか、テープ・オートメイテッド・ボンディング
（ＴＡＢ）等の他の搭載方法を用いる必要がある。とこ
ろが、前者の場合には、最新の表面実装技術（ＳＭＴ）
に適用することができないという欠点がある。また後者
については、製品の数量が少ない場合にコストがかなり
高くつくと共に、取扱いや組立作業に高度な技術を必要
とするという欠点がある。
チング法によってリードフレームを形成することも行わ
れている。このフォトエッチング法は、工具のコストが
安く、適用範囲も広いという利点を有する反面、加工工
程が複雑であるため、製造コストがかなり高くつくとい
う問題があった。また、上記何れの製法についても、イ
ンナーリードの先端部の最小間隔として、少なくとも金
属導体の厚みの９０％を必要とし、例えば、厚みが０．
１２５ｍｍのリードフレームの上記最小間隔としては、
０．１１３〜０．１１５ｍｍが量産レベルである。従っ
て、厚みが０．１２５ｍｍのリードブレームにおいて、
インナーリードの先端部の間隔を０．１１５ｍｍに設定
し、インナーリードの先端幅を０．１１５ｍｍに設定し
た場合には、インナーリードの先端ピッチは０．２３０
ｍｍになり、これに半導体チップのサイズとボンディン
グワイヤの長さによる制限を加味すると、従来のフォト
エッチングや打抜き加工では、２４０〜２６０本程度の
インナーリード数が限界である。そして、これ以上高密
度にインナーリードを配列する必要がある場合には、ピ
ングリッドアレイ等のコストのかかる他のパッケージを
用いるか、テープ・オートメイテッド・ボンディング
（ＴＡＢ）等の他の搭載方法を用いる必要がある。とこ
ろが、前者の場合には、最新の表面実装技術（ＳＭＴ）
に適用することができないという欠点がある。また後者
については、製品の数量が少ない場合にコストがかなり
高くつくと共に、取扱いや組立作業に高度な技術を必要
とするという欠点がある。
【０００５】そこで、エッチングや打抜き加工によっ
て、インナーリードの先端部を相互に連続させた状態で
一体成形し、当該先端部をＣＯ2 レーザやＹＡＧレーザ
を用いて切断することにより、０．０８０ｍｍのインナ
ーリードの先端間隔を実現する試みがなされている。し
かし、この場合、レーザによって溶融除去された金属導
体が、被加工物に付着するのを防ぐために、Ｎ2 等の気
体を加工部に対して多量に吹きつける必要があるので、
コストが高くつくという問題があった。また、溶融除去
された金属導体が、被加工物に付着するのを完全には防
止することができないと共に、レーザによる切断面に凹
凸が発生する等、実用上問題が多い。
て、インナーリードの先端部を相互に連続させた状態で
一体成形し、当該先端部をＣＯ2 レーザやＹＡＧレーザ
を用いて切断することにより、０．０８０ｍｍのインナ
ーリードの先端間隔を実現する試みがなされている。し
かし、この場合、レーザによって溶融除去された金属導
体が、被加工物に付着するのを防ぐために、Ｎ2 等の気
体を加工部に対して多量に吹きつける必要があるので、
コストが高くつくという問題があった。また、溶融除去
された金属導体が、被加工物に付着するのを完全には防
止することができないと共に、レーザによる切断面に凹
凸が発生する等、実用上問題が多い。
【０００６】さらに、従来のエッチング加工では、イン
ナーリードの先端ピッチを小さくしようとすると、イン
ナーリードの先端部の断面が、ボンディングワイヤを接
続する側の幅がその裏面側の幅よりも大きい台形形状に
なる。この傾向はインナーリード先端のピッチを小さく
すればする程顕著になるため、インナーリードの先端部
にボンディングワイヤを接続する際に、当該先端部が捩
れて接続不良を生じ易いという問題がある。
ナーリードの先端ピッチを小さくしようとすると、イン
ナーリードの先端部の断面が、ボンディングワイヤを接
続する側の幅がその裏面側の幅よりも大きい台形形状に
なる。この傾向はインナーリード先端のピッチを小さく
すればする程顕著になるため、インナーリードの先端部
にボンディングワイヤを接続する際に、当該先端部が捩
れて接続不良を生じ易いという問題がある。
【０００７】この発明は、上記問題点に鑑みてなされた
ものであり、製造コストが安く、インナーリードを高密
度にて精度良好に形成することができるリードフレーム
及びその製造方法を提供することを目的とする。
ものであり、製造コストが安く、インナーリードを高密
度にて精度良好に形成することができるリードフレーム
及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
のこの発明のリードフレームは、高集積回路チップ搭載
用のパッケージに構成され、厚みが０．１０ｍｍ以上
０．２５ｍｍ以下の金属導体を、高集積回路チップの搭
載部に向かって複数条配列しているリードフレームにお
いて、ボンディングワイヤが接続されるインナーリード
の先端部を、ワイヤ放電加工によって相互に分離して、
先端ピッチ０．１３５ｍｍ以上０．２００ｍｍ以下、先
端幅０．０９ｍｍ以上に形成したことを特徴とするもの
である。
のこの発明のリードフレームは、高集積回路チップ搭載
用のパッケージに構成され、厚みが０．１０ｍｍ以上
０．２５ｍｍ以下の金属導体を、高集積回路チップの搭
載部に向かって複数条配列しているリードフレームにお
いて、ボンディングワイヤが接続されるインナーリード
の先端部を、ワイヤ放電加工によって相互に分離して、
先端ピッチ０．１３５ｍｍ以上０．２００ｍｍ以下、先
端幅０．０９ｍｍ以上に形成したことを特徴とするもの
である。
【０００９】また、この発明のリードフレームの製造方
法は、高集積回路チップ搭載用のパッケージに構成さ
れ、厚みが０．１０ｍｍ以上０．２５ｍｍ以下の金属導
体を、高集積回路チップの搭載部に向かって複数条配列
しているリードフレームを製造する方法において、ボン
ディングワイヤが接続されるインナーリードの先端部
を、エッチング又は打抜き加工によって一体成形した
後、先端ピッチ０．１３５ｍｍ以上０．２００ｍｍ以
下、先端幅０．０９ｍｍ以上になるように、ワイヤ放電
加工によって分離して形成することを特徴とする。
法は、高集積回路チップ搭載用のパッケージに構成さ
れ、厚みが０．１０ｍｍ以上０．２５ｍｍ以下の金属導
体を、高集積回路チップの搭載部に向かって複数条配列
しているリードフレームを製造する方法において、ボン
ディングワイヤが接続されるインナーリードの先端部
を、エッチング又は打抜き加工によって一体成形した
後、先端ピッチ０．１３５ｍｍ以上０．２００ｍｍ以
下、先端幅０．０９ｍｍ以上になるように、ワイヤ放電
加工によって分離して形成することを特徴とする。
【００１０】また、ワイヤ放電加工によって分離するイ
ンナーリードの先端部にハーフエッングを入れ、被加工
部の板厚を予め薄くしておいても良い。
ンナーリードの先端部にハーフエッングを入れ、被加工
部の板厚を予め薄くしておいても良い。
【００１１】
【作用】この発明によれば、インナーリードの先端部
を、ワイヤ放電加工によって相互に分離するので、イン
ナーリードの先端ピッチ０．１３５ｍｍ以上０．２００
ｍｍ以下、先端幅０．０９ｍｍ以上を実現することがで
きる。また、ワイヤ放電加工を用いるので、インナーリ
ードの先端部において、切断面に凹凸が生じたり、断面
が極端な台形形状になったりする虞がない。
を、ワイヤ放電加工によって相互に分離するので、イン
ナーリードの先端ピッチ０．１３５ｍｍ以上０．２００
ｍｍ以下、先端幅０．０９ｍｍ以上を実現することがで
きる。また、ワイヤ放電加工を用いるので、インナーリ
ードの先端部において、切断面に凹凸が生じたり、断面
が極端な台形形状になったりする虞がない。
【００１２】特に、インナーリード先端部にハーフエッ
チング入れ、被加工部の板厚を予め薄くしておく場合に
は、被加工部の体積が減少する結果、ワイヤ放電加工速
度の向上を図ることができ、より製造コストを安価にす
ることができる。
チング入れ、被加工部の板厚を予め薄くしておく場合に
は、被加工部の体積が減少する結果、ワイヤ放電加工速
度の向上を図ることができ、より製造コストを安価にす
ることができる。
【００１３】
【実施例】以下、この発明の実施例について、添付図面
を参照しながら詳細に説明する。図１は、この発明のリ
ードフレーム１の一実施例を示す図であり、図２は高集
積回路チップとしての高集積半導体チップＣを搭載した
状態を示す要部平面図である。上記リードフレーム１
は、半導体チップＣを搭載するパッケージに構成されて
いるものであり、厚みが０．１０ｍｍ以上０．２５ｍｍ
以下の金属導体２を、上記パッケージの中央部に構成さ
れた半導体チップ搭載部Ｂに向かって四方から複数条配
列している。このリードフレーム１は、レジンまたはセ
ラミックス等で覆われると共に、先端部３ａにボンディ
ングワイヤＷを接続するインナーリード３を有してお
り、このインナーリード３に連続して、パッケージＡの
外部に露出されるアウターリード（図示せず）を有して
いる。なお、上記リードフレーム１を形成する金属導体
としては、鉄ニッケル合金または銅合金が好適に用いら
れる。
を参照しながら詳細に説明する。図１は、この発明のリ
ードフレーム１の一実施例を示す図であり、図２は高集
積回路チップとしての高集積半導体チップＣを搭載した
状態を示す要部平面図である。上記リードフレーム１
は、半導体チップＣを搭載するパッケージに構成されて
いるものであり、厚みが０．１０ｍｍ以上０．２５ｍｍ
以下の金属導体２を、上記パッケージの中央部に構成さ
れた半導体チップ搭載部Ｂに向かって四方から複数条配
列している。このリードフレーム１は、レジンまたはセ
ラミックス等で覆われると共に、先端部３ａにボンディ
ングワイヤＷを接続するインナーリード３を有してお
り、このインナーリード３に連続して、パッケージＡの
外部に露出されるアウターリード（図示せず）を有して
いる。なお、上記リードフレーム１を形成する金属導体
としては、鉄ニッケル合金または銅合金が好適に用いら
れる。
【００１４】上記インナーリード３の先端部３ａ（最先
端部よりほぼ０．８ｍｍまでの部分）は、先端ピッチＰ
が０．１３５ｍｍ以上０．２００ｍｍ以下に設定され、
先端幅Ｄが０．０９ｍｍ以上に設定されている。このイ
ンナーリード１の先端幅Ｄの下限値は、ボンディングに
必要な最小限の幅を考慮したものである。上記リードフ
レーム１はインナーリード３の先端部３ａを、互いに連
続するようにエッチングまたは打抜き加工によって一体
成形すると同時に、上記先端部３ａ以外の部分もエッチ
ングまたは打抜き加工によって成形した後（図３参
照）、上記インナーリード３の先端部３ａをワイヤ放電
加工によって所定間隔毎に切断分離することにより形成
されている。なお、上記ワイヤ放電加工においては、直
径７５μｍ以下のワイヤが使用される。
端部よりほぼ０．８ｍｍまでの部分）は、先端ピッチＰ
が０．１３５ｍｍ以上０．２００ｍｍ以下に設定され、
先端幅Ｄが０．０９ｍｍ以上に設定されている。このイ
ンナーリード１の先端幅Ｄの下限値は、ボンディングに
必要な最小限の幅を考慮したものである。上記リードフ
レーム１はインナーリード３の先端部３ａを、互いに連
続するようにエッチングまたは打抜き加工によって一体
成形すると同時に、上記先端部３ａ以外の部分もエッチ
ングまたは打抜き加工によって成形した後（図３参
照）、上記インナーリード３の先端部３ａをワイヤ放電
加工によって所定間隔毎に切断分離することにより形成
されている。なお、上記ワイヤ放電加工においては、直
径７５μｍ以下のワイヤが使用される。
【００１５】また、図４に示すように、ワイヤ放電加工
によって分離するインナーリードの先端部３ａに片面エ
ッチング方法でハーフエッチング３ｂを入れ、被加工部
の板厚を予め薄くしておいても良い。このように、イン
ナーリード３の先端部３ａを、ワイヤ放電加工によって
分離することにより、当該先端部３ａの相互の間隔Ｓ
を、従来のエッチングや打抜き加工に比べて小さくする
ことができる。具体的には、上記ワイヤー放電加工にお
いて、直径３０μｍのワイヤを使用した場合には、イン
ナーリード３の先端間隔Ｓを４２μｍにすることができ
る。そしてこれによって、インナーリード３の先端部３
ａにおける先端ピッチＰとして、上記０．１３５ｍｍ以
上０．２００ｍｍ以下、先端幅Ｄとして０．０９ｍｍ以
上を実現することができる。従って、従来のエッチング
や打抜き加工による場合よりも高密度にインナーリード
３を配列することができる。また、インナーリード３の
先端部３ａの断面形状として、長方形にて精度良好なも
のを得ることができる。このため、ボンディングワイヤ
Ｗをインナーリード３の先端部３ａに接続する際に、当
該先端部３ａが捩れて接続不良が生じるのを防止するこ
とができる。さらに、従来のレーザによる溶断のよう
に、切断面に凹凸が生じる虞もない。また、ワイヤ放電
加工自体、安価な加工方法であり、しかも、インナーリ
ード３の先端部３ａのみを加工するので、加工時間も短
くて済み、リードフレーム１を能率的且つコスト安価に
製造することができる。
によって分離するインナーリードの先端部３ａに片面エ
ッチング方法でハーフエッチング３ｂを入れ、被加工部
の板厚を予め薄くしておいても良い。このように、イン
ナーリード３の先端部３ａを、ワイヤ放電加工によって
分離することにより、当該先端部３ａの相互の間隔Ｓ
を、従来のエッチングや打抜き加工に比べて小さくする
ことができる。具体的には、上記ワイヤー放電加工にお
いて、直径３０μｍのワイヤを使用した場合には、イン
ナーリード３の先端間隔Ｓを４２μｍにすることができ
る。そしてこれによって、インナーリード３の先端部３
ａにおける先端ピッチＰとして、上記０．１３５ｍｍ以
上０．２００ｍｍ以下、先端幅Ｄとして０．０９ｍｍ以
上を実現することができる。従って、従来のエッチング
や打抜き加工による場合よりも高密度にインナーリード
３を配列することができる。また、インナーリード３の
先端部３ａの断面形状として、長方形にて精度良好なも
のを得ることができる。このため、ボンディングワイヤ
Ｗをインナーリード３の先端部３ａに接続する際に、当
該先端部３ａが捩れて接続不良が生じるのを防止するこ
とができる。さらに、従来のレーザによる溶断のよう
に、切断面に凹凸が生じる虞もない。また、ワイヤ放電
加工自体、安価な加工方法であり、しかも、インナーリ
ード３の先端部３ａのみを加工するので、加工時間も短
くて済み、リードフレーム１を能率的且つコスト安価に
製造することができる。
【００１６】さらに、図４に示したように、ワイヤ放電
加工によって分離するインナーリードの先端部３ａにハ
ーフエッチング３ｂを入れ、被加工部の板厚を予め薄く
しておくことにより、被加工部の体積が減少し、ワイヤ
放電加工速度の向上を図ることができ、より製造コスト
を安価にすることができる。また、この場合もインナー
リード３の先端部３ａの断面形状が極端な台形形状にな
る虞がなく、ボディングワイヤＷをインナーリード３の
先端部３ａに接続する際に、当該先端部３ａが捩じれて
接続不良が生じるのを防止することができる。
加工によって分離するインナーリードの先端部３ａにハ
ーフエッチング３ｂを入れ、被加工部の板厚を予め薄く
しておくことにより、被加工部の体積が減少し、ワイヤ
放電加工速度の向上を図ることができ、より製造コスト
を安価にすることができる。また、この場合もインナー
リード３の先端部３ａの断面形状が極端な台形形状にな
る虞がなく、ボディングワイヤＷをインナーリード３の
先端部３ａに接続する際に、当該先端部３ａが捩じれて
接続不良が生じるのを防止することができる。
【００１７】なお、上記ワイヤ放電加工に際しては、リ
ードフレーム１を複数枚重ね合わせた状態で一括して加
工するのが、当該加工をより能率的に行うことができる
ことから好ましい。また、上記ワイヤ放電加工の前工程
を、エッチングによって行う場合には、インナーリード
３の先端部３ａが相互につながっているので、当該先端
部３ａの強度が強く、エッチング工程での歩留りを高め
ることができるという利点がある。
ードフレーム１を複数枚重ね合わせた状態で一括して加
工するのが、当該加工をより能率的に行うことができる
ことから好ましい。また、上記ワイヤ放電加工の前工程
を、エッチングによって行う場合には、インナーリード
３の先端部３ａが相互につながっているので、当該先端
部３ａの強度が強く、エッチング工程での歩留りを高め
ることができるという利点がある。
【００１８】
【発明の効果】以上のように、この発明のリードフレー
ム及びその製造方法によれば、インナーリードの先端部
がワイヤ放電加工によって分離されるので、インナーリ
ードの先端ピッチ０．１３５ｍｍ以上０．２００ｍｍ以
下、先端幅０．０９ｍｍ以上を実現することができる。
このため、インナーリードを非常に高密度に配列するこ
とができる。
ム及びその製造方法によれば、インナーリードの先端部
がワイヤ放電加工によって分離されるので、インナーリ
ードの先端ピッチ０．１３５ｍｍ以上０．２００ｍｍ以
下、先端幅０．０９ｍｍ以上を実現することができる。
このため、インナーリードを非常に高密度に配列するこ
とができる。
【００１９】また、インナーリード先端部の断面形状が
極端な台形になるのを防止することができるので、ボン
ディングワイヤを接続する際に、当該先端部が捩れて接
続不良が生じるのを防止することができる。さらに、従
来のレーザによる溶断のように、切断面に凹凸が生じる
虞がなく、インナーリードの端部を高精度に加工するこ
とができると共に、安価なワイヤ放電加工によって、イ
ンナーリードの先端部のみを分離するので、リードフレ
ームを能率的且つコスト安価に製造することができると
いう特有の効果を奏する。
極端な台形になるのを防止することができるので、ボン
ディングワイヤを接続する際に、当該先端部が捩れて接
続不良が生じるのを防止することができる。さらに、従
来のレーザによる溶断のように、切断面に凹凸が生じる
虞がなく、インナーリードの端部を高精度に加工するこ
とができると共に、安価なワイヤ放電加工によって、イ
ンナーリードの先端部のみを分離するので、リードフレ
ームを能率的且つコスト安価に製造することができると
いう特有の効果を奏する。
【００２０】特に、インナーリード先端部にハーフエッ
チング入れ、被加工部の板厚を予め薄くしておく場合に
は、被加工部の体積が減少する結果、ワイヤ放電加工速
度の向上を図ることができ、より製造コストを安価にす
ることができる。
チング入れ、被加工部の板厚を予め薄くしておく場合に
は、被加工部の体積が減少する結果、ワイヤ放電加工速
度の向上を図ることができ、より製造コストを安価にす
ることができる。
【図１】この発明のリードフレームの一実施例を示す図
であり、(a) は要部平面図、(b) は要部拡大斜視図であ
る。
であり、(a) は要部平面図、(b) は要部拡大斜視図であ
る。
【図２】半導体チップを搭載した状態を示す要部平面図
である。
である。
【図３】製造途中工程を示す図であり、(a) は要部平面
図、(b) は要部拡大斜視図である。
図、(b) は要部拡大斜視図である。
【図４】製造途中工程の他の例を示す図であり、(a) は
要部平面図、(b) は要部拡大斜視図である。
要部平面図、(b) は要部拡大斜視図である。
１ リードフレーム ３ インナーリード ３ａ インナーリードの先端部 ３ｂ ハーフエッチング Ｗ ボンディングワイヤ Ｃ 半導体チップ Ｐ 先端ピッチ Ｄ 先端幅
Claims (3)
- 【請求項１】高集積回路チップ搭載用のパッケージに構
成され、厚みが０．１０ｍｍ以上０．２５ｍｍ以下の金
属導体を、高集積回路チップの搭載部に向かって複数条
配列しているリードフレームにおいて、 ボンディングワイヤが接続されるインナーリードの先端
部を、ワイヤ放電加工によって相互に分離して、先端ピ
ッチ０．１３５ｍｍ以上０．２００ｍｍ以下、先端幅
０．０９ｍｍ以上に形成したことを特徴とするリードフ
レーム。 - 【請求項２】高集積回路チップ搭載用のパッケージに構
成され、厚みが０．１０ｍｍ以上０．２５ｍｍ以下の金
属導体を、高集積回路チップの搭載部に向かって複数条
配列しているリードフレームを製造する方法において、 ボンディングワイヤが接続されるインナーリードの先端
部を、エッチング又は打抜き加工によって一体成形した
後、先端ピッチ０．１３５ｍｍ以上０．２００ｍｍ以
下、先端幅０．０９ｍｍ以上になるように、ワイヤ放電
加工によって分離して形成することを特徴とするリード
フレームの製造方法。 - 【請求項３】上記ワイヤ放電加工によって分離するイン
ナーリードの先端部にハーフエッチングを入れ、被加工
部の板厚を予め薄くしておくことを特徴とする請求項２
記載のリードフレームの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6223609A JP2937032B2 (ja) | 1993-09-20 | 1994-09-19 | リードフレームの製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-233802 | 1993-09-20 | ||
| JP23380293 | 1993-09-20 | ||
| JP6223609A JP2937032B2 (ja) | 1993-09-20 | 1994-09-19 | リードフレームの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07169895A true JPH07169895A (ja) | 1995-07-04 |
| JP2937032B2 JP2937032B2 (ja) | 1999-08-23 |
Family
ID=26525586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6223609A Expired - Fee Related JP2937032B2 (ja) | 1993-09-20 | 1994-09-19 | リードフレームの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2937032B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015111623A1 (ja) * | 2014-01-22 | 2015-07-30 | 大日本印刷株式会社 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
| JP2017017046A (ja) * | 2015-06-26 | 2017-01-19 | 大日本印刷株式会社 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
| CN112542389A (zh) * | 2020-11-25 | 2021-03-23 | 上达电子（深圳）股份有限公司 | 一种高精密引线二次蚀刻成型方法 |
-
1994
- 1994-09-19 JP JP6223609A patent/JP2937032B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015111623A1 (ja) * | 2014-01-22 | 2015-07-30 | 大日本印刷株式会社 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
| JP2017017046A (ja) * | 2015-06-26 | 2017-01-19 | 大日本印刷株式会社 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
| CN112542389A (zh) * | 2020-11-25 | 2021-03-23 | 上达电子（深圳）股份有限公司 | 一种高精密引线二次蚀刻成型方法 |
| CN112542389B (zh) * | 2020-11-25 | 2024-03-29 | 江苏上达半导体有限公司 | 一种高精密引线二次蚀刻成型方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2937032B2 (ja) | 1999-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7019388B2 (en) | Semiconductor device | |
| US7008825B1 (en) | Leadframe strip having enhanced testability | |
| KR20030031843A (ko) | 리드프레임 및 그 리드프레임을 사용한 반도체 장치의제조 방법 | |
| JP3209696B2 (ja) | 電子部品の製造方法 | |
| JP2001274308A (ja) | リードフレームおよび半導体装置の製造方法 | |
| US9363901B2 (en) | Making a plurality of integrated circuit packages | |
| JP2005142554A (ja) | リードフレーム及びこれを適用した半導体パッケージの製造方法 | |
| US6885086B1 (en) | Reduced copper lead frame for saw-singulated chip package | |
| US6624007B2 (en) | Method of making leadframe by mechanical processing | |
| JPH07169895A (ja) | リードフレーム及びその製造方法 | |
| JP2008113021A (ja) | 半導体装置の製造方法 | |
| US5270570A (en) | Lead frame for a multiplicity of terminals | |
| JP2005166695A (ja) | リードフレーム及び半導体装置の製造方法 | |
| JPS61170053A (ja) | 半導体装置用リ−ドフレ−ム | |
| EP0644585A2 (en) | Lead frame and method of manufacturing the same | |
| JP5534559B2 (ja) | モールドパッケージの製造方法 | |
| JPH0645497A (ja) | 半導体装置およびその製造方法 | |
| JPH0730042A (ja) | 半導体装置用リードフレーム、それを用いた半導体装置及びその製造方法 | |
| JPS60136248A (ja) | リ−ドフレ−ムの製造方法 | |
| US20230411265A1 (en) | Split semiconductor package | |
| JPH06350013A (ja) | リードフレーム及び半導体装置並びに半導体装置の製造方法 | |
| JPS6347272B2 (ja) | ||
| JP2737356B2 (ja) | リードフレーム及びそれを用いた半導体装置の製造方法 | |
| JP2002124615A (ja) | 半導体装置用リードフレーム及びその製造方法 | |
| JPS5812452Y2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |