JP2671900B2 - 半導体装置用リードフレーム - Google Patents

半導体装置用リードフレーム

Info

Publication number
JP2671900B2
JP2671900B2 JP62049945A JP4994587A JP2671900B2 JP 2671900 B2 JP2671900 B2 JP 2671900B2 JP 62049945 A JP62049945 A JP 62049945A JP 4994587 A JP4994587 A JP 4994587A JP 2671900 B2 JP2671900 B2 JP 2671900B2
Authority
JP
Japan
Prior art keywords
lead
frame
semiconductor device
outer frame
partition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62049945A
Other languages
English (en)
Other versions
JPS63217637A (ja
Inventor
修 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP62049945A priority Critical patent/JP2671900B2/ja
Publication of JPS63217637A publication Critical patent/JPS63217637A/ja
Application granted granted Critical
Publication of JP2671900B2 publication Critical patent/JP2671900B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体装置用リードフレームの構造に関する
ものである。 (従来の技術) IC等の半導体装置は、年々集積度が増大しているた
め、ICチップと配線され、パッケージの外部に取り出さ
れるリードの数も増加している。また、プリント配線基
板等にICパッケージの搭載をできるだけ効率良く行うた
め、例えば、第3図に示されるように、パッケージ1か
らリード2を4方向に位置させ、かつ、リード2の取り
付け面に対する幅方向の寸法を小さくし、また、リード
とリードの間隔をできるだけ小さくする方法がとられて
いる。 第4図は従来の半導体装置用リードフレームを示す平
面図であり、図中、11はICチップ(ペレット)搭載部、
12はその搭載部11を保持するためのサポータ(支持
体)、13はICチップとの配線により接続され、パッケー
ジ外部まで取り出され、プリント基板等との接続を行う
ためのリード、14はリードとリードの間を補強し、か
つ、モールド樹脂の注入によってパッケージ部以外へ流
出する樹脂を一定範囲に止めるための連結部であるタイ
バー、15はリード先端部を保護し、変形等を防ぐための
連結部、16は製造工程での搬送のための補強と多連にす
るための外枠、17は製造装置で組立及び加工を行う時に
位置決め及び搬送に使用する外枠16に形成される穴、18
はモールド成形において溶融し、注入された樹脂が硬化
する時、収縮する性質があるため、収縮が進む過程でパ
ッケージされたリードの部分に負荷を与えないようにリ
ード先端側が収縮方向に変形できる範囲の強さのリード
先端の連結部15を形成するための溝状の穴(透孔)、19
は前記した外枠16と同じ機能を有する、長手方向に対し
直角方向に連結した仕切枠である。 IC等の半導体装置の組立工程では、例えば、第4図に
示されるリードフレームのチップ搭載部11の面にICチッ
プを接着し、ICチップとリード13とを配線し、接続され
るチップ搭載部11はサポータ12により保持された状態で
モールド成形型により樹脂で封止された後、パッケージ
外部のリード加工がプレス型等により行われる。 また、製造工程においても、モールド形成工程では、
各パッケージ部のコーナ部の1ケ所から樹脂を注入して
いるが、型の温度、樹脂の注入口の加工寸法、注入の圧
力等の違いによって成形後の収縮量が異なる。このた
め、リード加工工程ではモールド成形後に寸法を測定
し、リード加工型等の寸法を設定している。しかし、過
去のデータにたよって推定することが多い。 成形後の収縮率は0.4〜0.5%程度であるが、樹脂の注
入方向によって収縮率が変化する。 樹脂の注入口付近と、その反対側では注入された樹脂
の密度が異なり、また、樹脂の流れ方向と、それに対し
て直角方向とでは、樹脂の方向性があるためである。 複数に連結されたリードフレームにおいて、成形した
場合は、リードフレームの外側に位置するパッケージ部
分と内側のパッケージ部分では端面側の構造によって収
縮の量が異なる。また、外枠16の穴に対するリード部の
収縮の方向は、パッケージの中心方向と各辺の中央方向
に動くが、外枠16と連結部15の構造の違いがあると、パ
ッケージ全体の移動方向が異なる。これらは収縮する応
力を妨げる部分が方向によって差があるためである。 (発明が解決しようとする問題点) しかしながら、パッケージ形状が大きくなると、全体
の収縮量が多くなり、かつ、リードフレーム全体に影響
するため、外枠にある基準穴と個々のパッケージ部分で
は位置関係が一定しない。複数に連結された方向と、そ
れに対して直角方向で外枠の基準穴を基準にすると、パ
ッケージとリード部と回転する方向に移動するものもあ
る。また、リード数の増加によってリードとリードの間
隔が狭くなるため、連結部は高い打ち抜き精度が必要と
なり、外枠16にある基準の穴17だけではリード加工工程
で、正確なリードの形成が困難である。 この点について第5図を用いて詳細に説明すると、第
5図(a)に示されるように、パッケージ1より導出さ
れるリード13は所定のピッチpで設けられ、そのリード
13にはそれらを連結するタイバー14が設けられており、
そのタイバー14を取り除く場合には、型による打ち抜き
により、正常な場合には、第5図(b)に示されるよう
に、リード13の片側のタイバー14の残部aともう一方の
側の残部bとが等しくなるように、リードの形成が行わ
れるが、前記したように、モールド成形によって封止さ
れたリード部及びチップ搭載部11の保持部は、樹脂に接
着され収縮方向に応力を受けるため、リード13が外枠16
にある基準穴17と位置ずれを起こすため、その基準穴17
だけを基準にした型による打ち抜きを行うと、第5図
(c)に示されるように、リード13の片側のタイバー14
の残部a′は大きく突出し、リード13のもう一方の側は
切り込まれ深さb′の凹部を有する形状になり、満足す
る品質のリードフレームを得ることができない。 本発明は、以上述べたリード加工工程において、外枠
に設けられる基準穴と収縮によるリードとの位置ずれを
除去し、適切なリード加工を行い、品質の良い半導体装
置用リードフレームを提供することを目的とする。 (問題点を解決するための手段) 本発明は、上記問題点を解決するために、半導体装置
用リードフレームにおいて、長手方向に平行に配設され
た二本の外枠と、この外枠間を所定間隔で連結する複数
の仕切枠と、前記外枠あるいは仕切枠に連結され、前記
外枠と仕切枠とにより囲まれる領域の内側に向かって延
在する複数のリードと、前記外枠と仕切枠とは分離して
形成されると共に、前記複数のリードを連結し且つ前記
外枠と仕切枠とは分離して形成されるタイバーと一体化
された、前記リードの加工時の基準となる位置決め部と
を設けるようにしたものである。 (作用) 本発明によれば、上記のように構成したので、基準部
となる位置決め部を基準にして、リード加工工程におい
て、リード部の加工位置とリード加工型との位置合わせ
を高精度に行うことができる。従って、適切なリード加
工を行うことができ、品質の良い半導体装置用リードフ
レームを得ることができる。 (実施例) 以下、本発明の実施例について図面を参照しながら詳
細に説明する。 第1図は本発明の実施例を示す半導体装置用リードフ
レームの平面図、第2図はそのリードフレームの要部拡
大平面図である。 図中、11乃至19は第4図に示されるものと同様のもの
であり、それについては重複するので、ここでは説明を
省略する。 本発明においては、前記した従来のリードフレームに
新たに基準部20を設ける。即ち、この基準部20はリード
の連結部であるタイバー14の延長部分とICチップ(ペレ
ット)搭載部11を保持するサポータ12とに一体的に連結
し、外枠16と仕切枠19とに接続されない位置に、前記外
枠16と仕切枠19とは分離され、島状に形成される。か
つ、この基準部20には位置決めするための穴径1〜2mm
のガイドピンが挿入される位置決め穴21を設けることが
可能な面積を有し、この位置決め穴21へのガイドピン等
の挿入により変形しない形状とする。また、この位置決
め穴21はリード部等との位置関係において外枠16に設け
られた基準穴17と同等に高精度に加工するようにする。 ところで、モールド成形によって封止されたリード部
及びチップ搭載部の保持部は樹脂に接着され収縮方向に
応力を受ける。また、この応力はリード部を連結するタ
イバー14にも伝達するため、基準部20も収縮する方向に
移動する応力を受ける。このため、リード部と基準部20
は同じ方向に移動するようになり、リード加工工程での
位置関係を精度良く保持することができる。 リード加工工程では型等に設けられた位置決めピンに
よって複数に連結された基準部20の1個の部分のみを位
置決めし、順次リードフレームを移動しながら加工す
る。この時、リード加工を行う部分以外は自由に移動で
きるようにし、他の部分からの影響を受けないようにす
る。 なお、本発明は上記実施例に限定されるものではな
く、本発明の趣旨に基づいて種々の変形が可能であり、
これらを本発明の範囲から排除するものではない。 (発明の効果) 以上、詳細に説明したように、従来はリードフレーム
の外枠にある基準穴をリード加工の位置決めの基準とし
たため、モールド樹脂の収縮によるリード部の位置ずれ
がリード加工時の誤差となったが、本発明によれば、モ
ールド樹脂の収縮に対応してリードの位置が移動する部
位に設けられる基準部となる位置決め部を設けているた
め、収縮によってリード部が移動するのと同時に位置決
め部の位置も移動することになり、その相対位置の変化
が少ないため、リード加工を精度良く行うことができ
る。従って、適切なリード加工を行うことができ、品質
の良い半導体装置用リードフレームを得ることができ
る。
【図面の簡単な説明】 第1図は本発明の実施例を示す半導体装置用リードフレ
ームの平面図、第2図はそのリードフレームの要部拡大
平面図、第3図は従来のICパッケージの構成図、第4図
は従来の半導体装置用リードフレームを示す平面図、第
5図は従来の半導体装置用リードフレームのリード加工
の説明図である。 11……ICチップ(ペレット)搭載部、12……ICチップ搭
載部を保持するためのサポータ(支持体)、13……リー
ド、14……タイバー、15……リード先端部の連結部、16
……外枠、17……外枠に形成される基準穴、18……溝状
の穴、19……仕切枠、20……基準部、21……リード加工
用の位置決め穴。

Claims (1)

  1. (57)【特許請求の範囲】 1.長手方向に平行に配設された二本の外枠と、該外枠
    間を所定間隔で連結する複数の仕切枠と、前記外枠ある
    いは仕切枠に連結され、前記外枠と仕切枠とにより囲ま
    れる領域の内側に向かって延在する複数のリードと、前
    記外枠と仕切枠とは分離して形成されると共に、前記複
    数のリードを連結し且つ前記外枠と仕切枠とは分離して
    形成されるタイバーと一体化された、前記リードの加工
    時の基準となる位置決め部とを設けることを特徴とする
    半導体装置用リードフレーム。 2.前記位置決め部は複数箇所に形成してなることを特
    徴とする特許請求の範囲第1項記載の半導体装置用リー
    ドフレーム。
JP62049945A 1987-03-06 1987-03-06 半導体装置用リードフレーム Expired - Lifetime JP2671900B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62049945A JP2671900B2 (ja) 1987-03-06 1987-03-06 半導体装置用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62049945A JP2671900B2 (ja) 1987-03-06 1987-03-06 半導体装置用リードフレーム

Publications (2)

Publication Number Publication Date
JPS63217637A JPS63217637A (ja) 1988-09-09
JP2671900B2 true JP2671900B2 (ja) 1997-11-05

Family

ID=12845162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62049945A Expired - Lifetime JP2671900B2 (ja) 1987-03-06 1987-03-06 半導体装置用リードフレーム

Country Status (1)

Country Link
JP (1) JP2671900B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2737356B2 (ja) * 1990-05-08 1998-04-08 富士通株式会社 リードフレーム及びそれを用いた半導体装置の製造方法
JP2608192B2 (ja) * 1991-04-26 1997-05-07 三菱電機株式会社 リードフレーム
JP3016658B2 (ja) * 1992-04-28 2000-03-06 ローム株式会社 リードフレーム並びに半導体装置およびその製法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5516476A (en) * 1978-07-21 1980-02-05 Fujitsu Ltd Method of mounting semiconductor device

Also Published As

Publication number Publication date
JPS63217637A (ja) 1988-09-09

Similar Documents

Publication Publication Date Title
US5643835A (en) Process for manufacturing and mounting a semiconductor device leadframe having alignment tabs
KR100587851B1 (ko) 반도체 장치의 제조방법
US20060125064A1 (en) Semiconductor device and a method of manufacturing the same
US5637914A (en) Lead frame and semiconductor device encapsulated by resin
JPH04290257A (ja) プリント回路板上に搭載するための半導体装置
US5384286A (en) Process for encapsulating a semiconductor chip, leadframe and heatsink
JP2608192B2 (ja) リードフレーム
KR20050043514A (ko) 리드 프레임 및 이를 적용한 반도체 패키지 제조방법
JP3016658B2 (ja) リードフレーム並びに半導体装置およびその製法
JP2671900B2 (ja) 半導体装置用リードフレーム
KR100538020B1 (ko) 리드 프레임, 이것을 사용한 반도체장치의 제조방법 및소형소자의 전기특성 검사방법
JPH0677398A (ja) オーバモールド形半導体装置及びその製造方法
JPS63187657A (ja) 半導体装置の製造方法
JP2503360Y2 (ja) 樹脂封止型半導体集積回路装置
US5475569A (en) Method of testing fine pitch surface mount IC packages
JP2761193B2 (ja) 外部リードを固定したリードフレーム及びこれを利用した半導体装置並びにその製造方法
KR0156335B1 (ko) 타이 바를 이용한 반도체 칩 패키지
JPH08172140A (ja) 半導体装置とそれに用いるリードフレームおよびその搬送方法並びにその測定方法
JP2990455B2 (ja) 集積回路装置とその製造方法及び製造装置及び梱包ケース
JP2522287B2 (ja) 半導体装置
KR0152577B1 (ko) 각형 위치 정렬 핀을 이용한 외부리드의 언더 컷 방지 방법
KR940004148B1 (ko) 소켓형 디바이스와 그 제조방법
JPH02244750A (ja) リードフレーム
JPS6334289Y2 (ja)
JPS6050347B2 (ja) シングルインライン半導体装置用リ−ドフレ−ム

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term