TW318275B - - Google Patents

Download PDF

Info

Publication number
TW318275B
TW318275B TW083104570A TW83104570A TW318275B TW 318275 B TW318275 B TW 318275B TW 083104570 A TW083104570 A TW 083104570A TW 83104570 A TW83104570 A TW 83104570A TW 318275 B TW318275 B TW 318275B
Authority
TW
Taiwan
Prior art keywords
lead
metal substrate
layer
etching
leads
Prior art date
Application number
TW083104570A
Other languages
English (en)
Original Assignee
Sony Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Co Ltd filed Critical Sony Co Ltd
Application granted granted Critical
Publication of TW318275B publication Critical patent/TW318275B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • ing And Chemical Polishing (AREA)
  • Wire Bonding (AREA)

Description

31S275 B7 經濟部中央揉準局貝工消费合作社印製 五、 發明説明 ( ) Ί 産 業 上 的 利 用 領 域 1 1 本 發 明 像 蘭 於 引 線 構 架 及 其 製 造 方 法 f 尤 其 是 指 在 外 1 I 引 線 的 端 部 藉 外 引 線 舆 其 他 金 JB 材 料 組 成 的 阻 蝕 層 ， 連 請 1 1 | 接 比 外 引 線 更 細 的 内 引 線 基 部 侧 之 引 線 構 架 及 其 製 造 方 先 閲 1 1 法 〇 •Λ 背 1 | 之 1 習 知 技 術 注 意 古 1 I 引 線 構 架 是 將 由 外 引 線 用 厚 鑲 層 阻 蝕 用 鋁 層 和 内 Ύ 項 再 1 1 Μ 引 線 用 薄 銅 層 積 磨 成 三 層 構 造 的 引 線 構 架 材 料 ， 利 用 蝕 % 窝 1 刻 加 工 而 得 〇 見 於 B 本 專 利 申 鯖 案 平 3- 274843號 〇 頁 1 1 第 6 圈 即 表 示 此 種 引 線 構 架 一 習 知 例 之 斷 面 國 〇 1 I 在 第 6 圖 中 $ a 為 引 線 構 架 i b 為 銅 製 外 引 線 y 在 其 1 I 基 部 表 面 形 成 鋁 製 阻 蝕 層 C P 於 該 阻 独 層 C 固 定 以 m 製 1 訂 薄 内 引 線 d 的 基 部 而 在 該 内 引 線 d 的 前 «-»1* 端 部 形 成 例 如 1 1 鋁 製 隆 部 e 〇 1 | 於 是 ， 内 引 線 d 的 前 端 部 * 藉 隆 部 e 結 合 於 半 導 體 晶 1 Η f 的 霣 棰 墊 8 〇 h 為 密 封 半 導 龌 晶 Η f 的 密 封 樹 脂 〇 |嫜 線 這 些 引 線 構 架 a 向 來 是 針 對 上 述 三 層 構 造 的 引 線 構 架 1 1 材 料 分 別 對 外 引 線 用銅 層 和 内 引 線 用 銅 層 加 以 選 擇 性 1 | 蝕 刻 而 製 成 〇 此 時 是 利 用 鋁 製 阻 蝕 層 阻 止 因 内 引 線 之 I 蝕 刻 作 業 蝕 刻 到 外 引 線 和 因 外 引 線 之 蝕 刻 作 業 蝕 刻 到 1 1 内 引 線 〇 1 1 又 » 為 避 免 内 引 線 因 側 面 蝕 刻 而 妨 礙 高 密 距 化 採 用 1 1 技 術 是 將 阻 體 膜 遮 蔽 9 加 以 鍍 3- 銅 形 成 内 引 線 〇 1 1 1 1 1 本纸張尺度逍用中國國家橾準（CNS ) A4规格（210X297公釐） 經濟部中央梯準局貝工消費合作社印製 31S275 at _B7____ 五、發明説明（） 發明要解決的課題 惟此種習知引線構架a，對於提高鋁和銅的接合強度 有其限度，故有難以充分提高外引線b與内引線d接合 性的問題。意即外引線b與内引線d間，由於介入銘製 阻蝕層c故毫無直接接合的部份。 此種習知引線構桨a因像使用三層構造的引線構架材 料，外引線的圖型形成（patterning)不得不利用單面独 刻形成，結果無法避免側面蝕刻置加大。因此，高密距 化自然有其限度，無法應付超高積龌化的要求。 此外，此種習知引線構架a雖加以樹脂密封等，以製 成1C,但使用日久，水分會侵入樹脂h中，因鋁和銅而 發生局部m池，因此促進水對鋁進行腐蝕° 另按照將阻體膜作為遮蔽加入霣鍍而形成内引線之技 術，即使可期待内引線的高密距化，但外引線仍無法高 密距化。故1C的高積體化和多銷化，便要求引線構架的 外引線之高密距化。 本發明之目的在於解決上述問題，提供引線構架及其 製造方法，以謀求引線構架的外引線之高密距化，更進 一步地提高外引線和内引線的接合性，且可防止外引線 、内引線和阻蝕層間形成局部電池，而避免阻蝕層之激 烈腐蝕。 解決課題的手段 申請專利範圍第1項的引線構架，其待激為，内引線 —4 - 本纸張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 、裝— (請先閲讀背面之注意事項再填寫本頁)
U 312275 A7 B7 經濟部中央梯準為貝工消费合作社印«. 五、發明説明（） 的基端部經上述阻姓層的侧面，延伸到上述外引線之表 面上而與其連接者。 申請專利範圃第2項的引線構架製造方法，其特擻為， 對金屬基材欲形成外引線的部份實施加工以形成外引線 ，於該金羼基材欲配置内引線的區域單面形成阻蝕層， 在該金羼基材的阻蝕層側表面選擇性地形成電鍍阻體層 (resist)，並以此作為遮蔽而實施金屬電鍍，以形成内 引線，將該金屬基材的内引線配置匾域内倒加以蝕刻除 去，並將阻蝕層的不需要部分加以蝕刻者。 申請專利範圍第3項的引線構架製造方法，其特撖為 ，在申誚專利範圍第2項的引線構架製造方法中，對於 阻蝕層的不需要部份加以蝕刻時，將須形成阻蝕層隆部 的部份加以遮蔽者。 申誚專利範圍第4項的引線構架製造方法，其特擻為 ，在申請專利範園第2項的引線構架製造方法全部步驟 完成後，於内引線的前端部内面形成隆部者。 作用 按照申請專利範園第1項的引線構架，由於内引線的 基端部具有直接連接於外引線的構造，與内引線和外引 線藉阻蝕層完全分離的習知情況相較，可提高内引線和 外引線的接合強度，同時因内引線與外引線直接連接， 其間不發生電位差，可以防止因形成局部電池而促進水 對鋁的蝕刻。 (請先閲讀背面之注意事項再填寫本頁) -裝. 訂 線 本纸張尺度逋用中國國家搮準（CMS ) A4規格（210X297公釐） 31S275 A7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明（ ) j 按 照 串 請 專 利 範 圍 第 2 項 的 引 線 構 架 製 造 方 法 t 偽 藉 1 1 對 於 單 靥 而 非 三 靥 構 造 之 金 屬 基 材 加 工 形 成 外 引 線 > 故 1 1 可 從 兩 面 進 行 選 擇 性 蝕 刻 或 壓 床 加 工 〇 因 此 與 藉 單 面 1 1 請 1 選 擇 性 蝕 刻 外 引 線 以 形 成 圖 型 的 習 知 情 況 相 較 可 減 少 先 閱 1 I 讀 1 I 或 兀 全 避 免 側 面 蝕 刻 〇 因 此 可 使 外 引 線 更 進 一 步 的 高 背 1 I 之 1 密 距 化 〇 注 素 1 事 1 因 此 藉 將 内 引 線 的 基 端 部 白 阻 蝕 層 伸 出 而 直 接 接 合 項 再 M 1 外 引 線 即 可 提 高 内 引 線 和 外 引 線 的 接 合 強 度 ， 並 可 阻 填 寫 本 1 裝 I 止 内 引 線 外 引 線 和 阻 蝕 層 發 生 局 部 電 池 〇 頁 Nw*· 1 1 按 照 申 請 專 利 範 圍 第 3 項 的 引 線 構 架 製 造 方 法 因 在 1 I 内 引 線 的 前 端 部 形 成 陵 部 f 即 不 必 在 半 導 體 晶 Μ 側 形 成 I 1 1 隆 部 〇 因 此 並 無 因 隆 部 形 成 步 驟 發 生 不 良 而 增 加 半 導 1 訂 體 晶 K 之 不 良 率 之 廣 〇 此 外 於 蝕 刻 作 為 遮 蔽 之 阻 蝕 層 I 1 時 ， 將 内 引 線 之 須 形 成 隆 部 的 部 份 加 以 遮 蔽 9 故 不 需 徒 1 1 增 步 驟 就 可 形 成 隆 部 〇 1 按 照 請 專 利 範 圍 第 4 項 的 引 線 構 架 製 造 方 法 % 在 線 内 引 線 的 刖 端 部 形 成 隆 部 故 不 必 在 半 導 體 晶 Η 側 形 成 1 1 陵 部 〇 因 此 並 無 因 隆 部 形 成 步 驟 發 生 不 良 而 增 加 半 導 1 i 體 晶 Η 之 不 良 率 之 虡 〇 1 1 實 施 例 1 1 茲 就 圖 式 實 施 例 詳 細 說 明 本 發 明 引 線 構 架 及 其 製 造 方 1 1 法 〇 1 1 第 1 圖 為 本 發 明 引 線 構 架 -6 - 實 施 例 之 斷 面 圖 〇 1 1 1 1 1 本紙張尺度逍用中國國家揉準（CNS ) A4規格（210X297公釐） 經濟部中央揉準局貝工消費合作社印製 A7 B7 五、發明説明（） 在第1圖中，1為引線構架，2為銅製外引線，在其 基部表面形鋁製阻蝕層3 ，銅製薄内引線4基部即固定 於該阻蝕層3，而在該内引線4前端面，形成例如鋁製 陲部5。 此引線構架1之構造是，内引線4在外引線2的内端 部，介以阻蝕層3所連接的基端部4a，經阻蝕層3的個I 面延伸到外引線2上而與其連接者.，此點與第6圜所示引 線構架迥異。 6為補強腰帶，按對多數内引線4、4表面交叉的方 向拈著，有防止内引線4彎曲，與内引線4、4間位置 關偽偏差的作用。 而内引線4的前端部即介以睡部5結合於半導體晶片 7的霣極墊7a,再以樹脂密封。8為密封半導膿晶H7 的密封樹脂。 按照此種引線構架1構造者，由於其内引線4的基端 部4 a直接連接到外引線2，與内引線4和外引線2藉阻 拽層3完全分離的習知情形相較，自可提高内引線4與 外引線2的接合強度，同時因内引線4和外引線2偽直 接接合，其間不發生霄位差，可防止因形成局部霣池而 促進水分對鋁的腐蝕。 第2圖（A)至（H)為第1圖所示引線構架的製造方法 ，係表示第一例步驟順序之透視圖。 (A)準備銅合金或42合金構成的金屬基材9 (厚度例 -7- 本紙張尺度適用中困國家揉準（CNS > A4规格（210X297公釐） —n·^—— -^ϋ» «^^1 In n^— —ϋ n in (請先M讀背面之注意事項再填寫本頁) 訂 線 A7 B7 五、發明説明（） 如80至150 w π)做為引線構架材料，在兩面選擇性地形 成阻體膜10、10。第二圖（A)表示阻體膜10、10形成後 之狀態。 (B)其次，將該阻體膜10、10作為遮蔽，藉從兩面独 刻該金颶基材9，對於外引線配置區域的外引線之圓型 除去負Μ圔型之部份，而形成外引線2。另在配置内引 線的區域，以阻醴膜10、10被覆，使其不受蝕刻。 又，此外引線2的形成，亦可以壓床加工代替選擇性独 刻。如此以壓床加工形成外引線者，側面蝕刻則一概不 會發生。2a為連接外引線間的繫桿。 其次，僅對金屬基材9表面的内引線配置區域11，加 以選擇性半蝕刻。藉此將内引線配置匾域11的厚度，独 刻至例如50 Wn。此半蝕刻步思並非不可或缺，不過有 此步驟，則此後進行的遘擇性蝕刻之蝕刻量可以減少。 (請先聞讀背面之注意事項再填寫本頁) 」 -裝· 訂 經濟部中央橾準局貝工消費合作社印製 2 第淺13。須} 第 如成層 Η 性於(D , , ，銅 Μ 著對圖 者 上法和 W 粘相 2 再朝射 3 Ρ 的 ，第 0 面濺層Μ線14在 態 正藉蝕 Μ 引層。 狀 其上阻 Μ 内體型 的 使11的 Μ 成阻圖 後。，域成 W 形鍍Η 成上轉區構11所電負 完朝翻置}»1後的為 刻«f9K/ua1其上成 蝕内材線0Uβ 高面形 半是基引g2n)提表 ， 此 9颶内11:4加9 型 示材金在Θ.5 更材圖 表基將，如至可基之 }羼，示例 2 時屬線 (B金著所度如行金引 圖的接 } 厚例進將内 2}}(ci 度此} 的 第 {{圖1厚如 {成 圖 .2 鋁 ί 惟 形 線 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） 31S275 A7 B7五、發明説明（） 中，二點虛線表示電鍍阻體層14。 所用阻體材料有例如電鍍阻體（日本化學石油公司製 品才U d*ED-UV)，被覆厚度例如10至30w η，為形成圖 型所需曝光的曝光量為例如150至400b·!/ cm3 ，顯影則 採用碩酸鈉（Na2 C〇3 ) 1 %溶液（45C )進行噴灑。 顯像完成後，加以酸性脱脂，其次以10%硫酸H2 S0< 使其表面活性任，然後鍍硫酸銅，在阻蝕層3表面的銅 層13上（若不形成銅層13時，當然直接在咀蝕層3表面 )形成内引線4。 具證的鍍液則採用CuS〇4為80g/l, H2 S〇4為200g/l 和為50ρρπ者，利用電流密度1.0至4.0A/dm2的電 鑛，形成内引線4。所形成内引線4的線寬度例如30 W b，引線間的間隔例如為30 w η。又，各内引線4是從 阻蝕層3上其基端部伸出到外側之形成。 (請先閲讀背面之注意事項再填寫本頁) 」 -裝· 訂 先強鑛 , 合 用 行接利 進的如 槽線例 鍍引慮 錁内考 酸高而 硫提， 在以 4 可，線 * 銅引 言鍍内 而成成 理形形 處再銅 前面鍍 的上用 銅在利 鍍，不。 電 底可之 以鎳又成 又成。形 形度錁 經濟部中央梂準局貝工消費合作社印製 圖 2 穿 内 線強 引補 内以 在， , 6 4 f 0 1 帶 態層膠 狀體強 的阻補 後箸著 成鍍粘 形去向 4 除方 線，叉 引後交 内成其 示形與 表 4 面 } 線表 言 0 而 5 體度 具 厚 0 成 4 形 、 劑 4 著 線粘 引糸 内脂 在 佈 塗 面的 單右 左 -田 Μ
樹 氣 環 的 段 階 B 切 予 適 膜 胺 亞 醯 聚 本紙張尺度適用中國國家揉準（CNS ) Α4規格（210Χ297公釐） 經濟部中央標準局貝工消費合作社印製 318275 A7 B7 五、發明説明（） ,再利用加熱到150 C左右的加熱辊，使其貼在内引線4 、4 〇 然後，如第二圖（E)所示將金靥基材9翻面。 (F) 其次，將較金屬基材9上内引線配置匾域11的阻 蝕層3更裹面〔第2圃（E)為上面〕之銅，利用選擇性 蝕刻完全除去。此項蝕刻是使用10至20%H2 〇2溶掖和 10至18%H2 S0+溶液的混合液，做為蝕刻液，加熱到 4 5 t：而進行噴灌。 因此，鋁製阻蝕層3即露出表面。第2圖（F)表示蝕 刻完成後的狀態。 (G) 其次，如第2圖（G)所示，針對鋁製阻蝕靥3 , 將内引線4和外引線2作為遮蔽，加以蝕刻，除去阻蝕 層3的不要部份。此項蝕刻當然會蝕刻鋁，而必須不蝕 刻到内引線2和外引線4。進行濕蝕刻時，可用磷酸条 蝕刻液。進行乾蝕刻時，採用BCU (40SCCM)+CU (100SCCM)+He或 N2 (1500SCCM)蝕刻，按 RF功率 220W, 壓力130Pa，檯溫5 t：，時間7/i n/ 240sec等條件的 R IE進行。 又，在此情況下，可以考處内引線4表面有殘背鋁蝕 刻和無殘留鋁蝕刻的情形。有殘留時，是從内引線4方 面蝕刻，否則從其相反面蝕刻° 再者，步驟（C)〔參照第2圖（C)〕將噴射而成的薄 銅層13，使用銅蝕刻劑除去。因此，如第2圖（G)所示 -10* 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注^'項再填寫本頁) 丨裝- 訂 經濟部中央橾準局貝工消费合作社印製 A7 _____B7_五、發明説明（) ，各相鄰接的内引線4、4間即成為完全分離狀態。（ 當然，直到樹脂密封後，切除外引線不需要部份為止， 形成藉外引線2的繫桿2a短路的狀態）。 (H)然後，利用喷射鋁，光蝕刻等，在各内引線4的 前端部表面形成隆部5，如第2圖（H)所示。 按照此種引線構架的製造方法，因對金屬基材9從兩 面逸擇性地蝕刻而形成外引線，較諸利用單面選擇性蝕 刻外引線形成圖型時，更可減少側面蝕刻量。具體而言 ，約減少二分之一。 ·) I. 從而，得將外引線更加高密距化。 然而，藉從阻蝕層3上使内引線4的基端部伸出，而 直接接合於外引線2，自可提高内引線4和外引線2的 接合強度，防止由内引線4、外引線2和阻蝕層3發生 局部霄池。 由於在内引線4前端部形成陲部5，即不必在半導醱 晶Η方面形成陲部。所以，不廣因降部形成步驟中發生 不良，導致半導體晶Κ不良率之增加。 第3圔（Α)和（Β)像依序表示引線構架製造後半導體裝 置組合步驟之透視圖。（Α)表示使内引線4睡起，而連 接於半導體晶Κ7電極墊之狀態，（Β)表示樹脂密封狀 態。 内引線4的前端部之隆部5舆電極墊8的連接，是利 用單點超音波結合法進行。 -11- (請先閱讀背面之注41^項再填寫本頁) 丨裝 .ΤΓ 線 本纸張Α度適用中國國家揉準（CNS ) Α4規格（210X297公釐） 經濟部中夬梂準局貝工消费合作社印製 A7 B7 五、發明説明（） 第4圖（A)和（B)為表示製造方法第二例要部的步級順 序透視圖。本實施例和第2圈所示製造方法的第一例到 第2圖（E)所示步驟為止完全相同。 (A) 將金屬基材9的内引線配置區域11内側部份，去 除到阻蝕層3露出後〔參閲第2圖（F)〕：按第4圓（A) 所示，例如利用霣鍍阻體層構成的遮蔽體15,將須形成 除部的部分加以遮蔽^ (B) 然後，如第4圖（B)所示，將阻蝕層3蝕刻。就 在内引線4的前端部形成由鋁構成的隆部5。 按照此種引線構架的製造方法者，以内引線為遮蔽而 對咀蝕層3蝕刻時，由於將須形成除部5的部份加以遮 蔽，故不需徒增步驟邸可形成隆部。 第5圜（A)和（B)表示製造方法第三例要部之步圈[順序 透視圖。本實施例和第2圓所示製造方法的第一例到第 2圖（E)所示步驟為止完全相同。 (A) 將金靨基材9的内引線配置區域11之背面部份， 去除到阻蝕層3露出為止〔參照第2圖（F)〕，按第5圖 (A)所示，例如將光阻體，加工具組成的遮蔽髖15a,使 其位於橫越須形成隆部的部份上，加以遮蔽。 (B) 然後，如第5圖（B)所示，將阻蝕層3加以蝕刻。 即在内引線4的前端部形成鋁所構成的隆部5。 如此，本發明引線構架及其製法方法，可以種種具體 形態加以實施。 -12- 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） ---------1 _ 裝-- (請先閲讀背面之注意事項再填寫本頁) 、?τ 經濟部中央椟準局貝工消費合作社印製 318275 A7 _B7__五、發明説明（） 發明的效果 申請專利範圍第1項的引線構架，其特擞為，内引線 的基端部是經阻蝕層的側面，延伸到外引線的表面上與 其連接。 從而，按申誚專利範園第1項的引線構架者，因内引 線具有直接被連接到外引線的構造，舆内引線和外引線 藉阻蝕層完全分離的習知情況相較，自可提高内引線和 外引線的接合強度，同時，由於内引線和外引線直接連 接的錁故，其間不會發生霣位差，可防止因形成局部電 池而促進水分對鋁的腐蝕。 按申諳專利範園第2項的引線構架製造方法，其待激 為，對金羼基材作為外引線的部份實施加工以形成外引 線，在該金靥基材的内引線被配設的區域單面形成阻姓 層，在該金屬基材的阻蝕層供表面選擇性地形成電鍍阻 體層.藉以此為遮蔽且實施金羼電鍍而在阻蝕層上形成 内引線，將該金羼基材的内引線配置區域背面加以蝕刻 去除，並將上述内引線作為遮蔽，而將阻蝕層的不要部 份加以蝕刻者。 是以，按如申請專利範圍第2項的引線構架製造方法 者，藉對於單層構造的金屬基材加工即可形成外引線， 故可從兩面進行選擇性蝕刻或壓床加工。所以，利用兩 面蝕刻較諸單面選擇性蝕刻，在形成外引線上，可減少 侧面蝕刻量*若利用壓床加工，更可完全免除側面蝕刻 -13- (請先閲讀背面之注$項再填寫本頁) 、裝.
、1T 終 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） 318275 A7 B7_ 五、發明説明（) 。因而，可將外引線更進一步地高密距化。 然而，將内引線的基端部直接接合於自阻蝕層蝕刻而 成的外引線時，可提高内引線和外引線的接合強度，並 阻止内引線，外引線和阻蝕層形成局部電池。 申讅専利範圍第3項的引線構架製造方法，其特徽為 ，在申請專利範圍第2項的引線構架製造方法中，將内 引線作為遮蔽而對阻蝕層加以蝕刻時，將須形成阻蝕靥 的隆部部份，加以遮蔽者。 從而，按申讅專利範圍第3項的引線構架製造方法者 ，因在内引線的前端部形成隆部，故不必在半導釀晶Η 方面形成睡部，所以，不虔因隆部形成步驟發生不良而 增加半導體晶Η之不良率。 是以，以内引線作為遮蔽蝕刻阻蝕層時，由於將須形 成隆部的部份加以遮蔽，故不需增加步驟即可形成隆部 〇 申請專利範圍第4項的引線構架製造方法，其待徽為 ，俟申請專利範圍第2項的引線構架製造方法金步驟完 成後，在内引線的前端部背面形成睡部者。 因此，按申請專利範圍第4項的引線構架製造方法， 則由於在内引線的前端部形成隆部，故不漘在半導體晶 Η方面形成隆部。是以，不虞因隆部形成步驟發生不良 而增加半導體晶片之不良率。 然而，由於以内引線作為遮蔽而對阻蝕層加以蝕刻時 -14- 本纸張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） (讀先閲讀背面之注$項再填寫本頁) •裝· 經濟部中央橾準局員工消费合作社印製 經濟部中央標準局貝工消費合作社印-« A7 B7 五、發明説明（） ，將須形成隆部的部份已予遮蔽，即使不徒增步驟亦可 形成隆部。 團式簡單說明 第1画為本發明引狳構架一實施例之斷面圖； 第2圈（A)至（H)為本發明引線構架的製造方法第一實 施例之步驟透視圖； 第3圔（A)和（B)為依序表示引線構架製造後半導體裝 置組合步驟的透視圖； 第4圖（A)和（B)為依序表示本發明引線構架製造方法 的第二實施例重要部分步霣之透視圖； 第5圖（A)和（B)為依序表示本發明引線構架製造方法 的第三實施例步驟之透視圖； 第6圖為引線構架習知例之斷面圖。 符號説明 1.. .引線構架，2...外引線，3...阻餽層， 4.. .内引線，4a...内引線的基端部， 5.. .隆部，9...金羼基材，10...阻體層， 15,15a...遮蔽腹。 -15- 尺度適用中國國家標準（CNS ) A4规格（2丨0X297公釐） (請先聞讀背面之注意事項再填寫本頁) 裝. 訂

Claims (1)

  1. Α8 Β8 C8 D8 318275 六、申請專利範圍 第83104570號「引線構架及其製造方法j專利申誚案 (8(piv 日 (請先閲讀背面之注意事項再填寫本頁) 杰申請專利範圍： 補充 1. 一種引線構架，具有外引線，在其基部表面形成阻蝕 層，於該阻蝕層固定有薄内引線的基部，而在該内引 線的前端部形成隆部，該内引線的前端部以隆部结合 於半導體晶Η的罨極墊，其特擞為，該内引線的基端 部僳經該阻蝕層的侧面，延伸到該外引線表面上而與 其連接者。 2. —種引線構架的製造方法，其步驟包括： 準備金屬基材，在該金屬基材的外引線被配置的區 域藉兩面蝕刻或壓床加工，以形成外引線；與 經濟部中央標準局貞工消费合作社印製 在上述金屬基材的内引線所配置的區域的單面，形 成由上述外引線和其他金屬材料組成的阻蝕層；與 在上述金屬基材的阻蝕層形成侧的表面，形成對於 須形成的内引線具有負Μ圖型的電鍍阻腥層；與 在上述金羼基材上，以上述霣鍍阻臁層作為遮蔽， 加以鍍金屬，藉以在上述阻蝕層上形成基端部舆上述 外引線表面接合之内引線；與 將上述金屬基材的上述内引線所配置的匾域之背面 ，利用蝕刻除去；以及 將上述阻蝕層加以蝕刻者。 3. —種引線構架的製造方法，其步驟包括： 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） A8 B8 C8 D8 經濟部中央橾準局負工消費合作社印製 •六、申請專利範 園 * I 準 備 金 屬 基 材 9 在 該 金 展 基 材 的 外 引 線 被 配 置 的 匾 1 1 I 域 藉 兩 面 蝕 刻 或 壓 床 加 工 P 以 形 成 外 引 線 \ 與 1 I 在 上 述 金 属 基 材 的 内 引 線 所 配 置 的 匾 域 的 單 面 t 形 1 I 請 1 1 成 由 上 述 外 引 線 和 其 他 金 屬 材 料 组 成 的 姐 蝕 層 ♦ 與 先 聞 1 1 在 上 述 金 颶 基 材 的 阻 蝕 層 形 成 侧 的 表 面 9 對 於 須 形 背 面 1 之 1 成 的 内 引 線 具 有 負 Η 圖 形 之 電 鍍 阻 髏 層 * 與 注 意 1 I 在 上 述 該 金 屬 基 材 上 * 以 上 述 電 鍍 阻 體 層 作 為 遮 蔽 事 項 再 1 1 加 以 鍍 金 靥 P 藉 以 在 上 述 阻 蝕 層 上 形 成 基 端 部 與 上 填 寫 本 -4 述 外 引 線 表 面 接 合 之 内 引 線 與 頁 1 1 將 上 述 金 屬 基 材 的 上 述 内 引 線 所 配 置 的 區 域 之 背 面 1 I 9 利 用 蝕 刻 除 去 以 及 1 1 I 將 須 形 成 上 述 阻 蝕 靥 的 降 部 > 以 遮 蔽 體 被 覆 並 以 1 訂 該 遮 蔽 髏 作 為 遮 蔽 * 而 將 阻 独 層 不 需 要 部 份 加 以 蝕 刻 1 1 者 〇 1 I 4 . 一 種 引 線 構 架 的 製 造 方 法 * 其 步 驟 包 括 1 I 準 備 金 屬 基 材 > 在 該 金 屬 基 材 的 外 引 線 被 配 置 的 區 1 域 藉 兩 面 独 刻 或 壓 床 加 工 9 以 形 成 外 引 線 9 與 1 1 在 上 述 金 屬 基 材 的 内 引 線 所 配 置 的 區 域 之 βΒ 早 面 f 形 1 成 由 上 述 外 引 線 和 其 他 金 靥 材 料 组 成 的 阻 蝕 層 9 與 1 I 在 上 述 金 屬 基 材 的 阻 蝕 層 形 成 m 的 表 面 t 對 於 須 形 1 t 1 I 成 的 内 引 線 9 形 成 具 有 負 Η 圜 型 之 轚 镀 阻 饅 層 » 與 1 1 在 上 述 金 屬 基 材 上 t 藉 將 上 述 電 鍍 阻 體 層 作 為 遮 蔽 1 1 % 加 以 鍍 金 屬 * 藉 以 在 上 述 * 4 阻 1 - 蝕 靥 上 形 成 基 端 部 與 該 1 1 1 1 1 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） 318275 ?8s D8 六、申請專利範圍 外引線表面接合之内引線；與 將上述金屬基材的上述内引線所配置的區域背面， 利用蝕刻除去； 將上述阻蝕層的不需要部份加以蝕刻；以及 在上述内引線表面前端部形成隆部者。 (請先閲讀背面之注^^項再填寫本頁) 經濟部中央標準局貝工消費合作社印裝 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
TW083104570A 1993-05-25 1994-05-20 TW318275B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5145625A JP2853516B2 (ja) 1993-05-25 1993-05-25 リードフレームとその製造方法

Publications (1)

Publication Number Publication Date
TW318275B true TW318275B (zh) 1997-10-21

Family

ID=15389344

Family Applications (1)

Application Number Title Priority Date Filing Date
TW083104570A TW318275B (zh) 1993-05-25 1994-05-20

Country Status (4)

Country Link
US (1) US5437764A (zh)
JP (1) JP2853516B2 (zh)
KR (1) KR100319061B1 (zh)
TW (1) TW318275B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3171093B2 (ja) * 1996-01-31 2001-05-28 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法
US5937278A (en) * 1996-10-15 1999-08-10 Sony Corporation Method of manufacturing lead frame having inner lead connected to outer lead by metal etch stop layer
JP3003624B2 (ja) * 1997-05-27 2000-01-31 ソニー株式会社 半導体装置
JPH11260863A (ja) * 1998-03-09 1999-09-24 Sumitomo Electric Ind Ltd 半導体装置用接続端子とその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2797542B2 (ja) * 1989-11-06 1998-09-17 ソニー株式会社 リードフレームの製造方法

Also Published As

Publication number Publication date
KR940027138A (ko) 1994-12-10
KR100319061B1 (ko) 2002-06-20
JPH06334084A (ja) 1994-12-02
US5437764A (en) 1995-08-01
JP2853516B2 (ja) 1999-02-03

Similar Documents

Publication Publication Date Title
TW471149B (en) Semiconductor device, process for producing same, carrier substrate and process for producing same
TW442930B (en) Semiconductor device and manufacturing method thereof
JP2548939B2 (ja) Ｉｃカード用リードフレーム
TW463349B (en) Lead frame for semiconductor devices
CN103346094B (zh) 一种微波薄膜电路的刻蚀方法
TW200834842A (en) Substrate structure for semiconductor package and manufacturing method thereof
CN107799475A (zh) 引线框架和电子部件装置
TW318275B (zh)
TW464995B (en) Method of manufacturing substrate with bump wiring circuit and method of forming such bump
TW201214645A (en) Substrate for mounting semiconductor element and method for manufacturing the substrate
JP3983930B2 (ja) 回路部材の製造方法
JPS5773952A (en) Chip for face down bonding and production thereof
TW201103106A (en) Tape automated bonding (TAB) tape for semiconductor device and manufacturing method thereof
TW201804582A (zh) 多列型半導體裝置用配線構件及其製造方法
CN209119066U (zh) 一种封装载板
TWI740916B (zh) 多列型半導體裝置用配線構件及其製造方法
JP2001007274A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材および回路部材の製造方法
JPS5932154A (ja) はんだバンプの形成方法
TW432644B (en) Ball grid array package with printed trace line and metal plug
TWI740915B (zh) 多列型半導體裝置用配線構件及其製造方法
US10181436B2 (en) Lead frame and method of manufacturing the same
CN111106018B (zh) 一种封装过程中形成金属电极的方法
JP2682139B2 (ja) 半導体集積回路用リードフレームの製造方法
JPH04271149A (ja) リードフレームの製造方法
JP2867903B2 (ja) リードフレームの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees