CN209119066U - 一种封装载板 - Google Patents

一种封装载板 Download PDF

Info

Publication number
CN209119066U
CN209119066U CN201821778061.0U CN201821778061U CN209119066U CN 209119066 U CN209119066 U CN 209119066U CN 201821778061 U CN201821778061 U CN 201821778061U CN 209119066 U CN209119066 U CN 209119066U
Authority
CN
China
Prior art keywords
carrying tablet
carrier plate
packaging body
encapsulating carrier
attachment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201821778061.0U
Other languages
English (en)
Inventor
何雨桐
何忠亮
张旭东
徐光泽
李金样
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Dinghua Xintai Technology Co.,Ltd.
Original Assignee
ACCELERATED PRINTED CIRCUIT INDUSTRIAL Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ACCELERATED PRINTED CIRCUIT INDUSTRIAL Co Ltd filed Critical ACCELERATED PRINTED CIRCUIT INDUSTRIAL Co Ltd
Application granted granted Critical
Publication of CN209119066U publication Critical patent/CN209119066U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Packages (AREA)
  • Laminated Bodies (AREA)

Abstract

本公开涉及一种封装载板，所述封装载板用于承载封装体，所述封装载板包括：承载片和比承载片更薄的介质，其中，所述承载片的一部分区域属于所述介质附着的第一区域，所述承载片的至少另一部分区域属于金属电极附着的第二区域；其中，所述承载片能够相对于所述封装体剥离并重复用于所述封装载板；所述介质包括如下任一：离型膜，过渡镀层，或其他能与封装体或承载片形成弱结合力的介质。以此，本公开实现了一种更简单、更环保、更低成本的封装载板及其配套工艺。

Description

一种封装载板
技术领域
本公开属于电子领域，其具体涉及一种封装载板。
背景技术
集成电路产业是信息化社会的基础性和先导性产业，其中，各种集成电路的封装及测试是整个产业链中的重要一环。就封装技术而已，主流的封装载板多采用HDI技术路线，其核心在于微孔导通与细线路的形成，然而该技术路线的设备及技术门槛高，投入大，需匹配专用的载板基材，且尺寸厚度受材料规格限制。
如何设计一种更简单、更环保、更低成本的封装载板及其配套工艺，是封装产业亟须解决的技术问题。
实用新型内容
针对现有技术的不足，本公开揭示了一种封装载板，所述封装载板用于承载封装体，所述封装载板包括：
承载片和比承载片更薄的介质，其中，所述承载片的一部分区域属于所述介质附着的第一区域，所述承载片的至少另一部分区域属于金属电极附着的第二区域；
其中，
所述承载片能够相对于所述封装体剥离并重复用于所述封装载板；
所述介质包括如下任一：离型膜，过渡镀层，或其他能与封装体或承载片形成弱结合力的介质。
通过上述技术方案，本公开实现了一种新型封装载板，其结构简单，具备可剥离的特点，并且能够提高生产效率、降低成本、更加环保。
附图说明
图1-1为本公开一个实施例的结构示意图；
图1-2为本公开另一个实施例的结构示意图；
图1-3为本公开另一个实施例的结构示意图；
图2为本公开另一个实施例的结构示意图；
图3为本公开另一个实施例的结构示意图；
图4-1为本公开另一个实施例的结构示意图；
图4-2为本公开另一个实施例的结构示意图；
图4-3为本公开另一个实施例的结构示意图；
图5-1为本公开另一个实施例的结构示意图；
图5-2为本公开另一个实施例的结构示意图；
图5-3为本公开另一个实施例的结构示意图；
图5-4为本公开另一个实施例的结构示意图；
图6为本公开另一个实施例的结构示意图；
图7-1为本公开另一个实施例的结构示意图；
图7-2为本公开另一个实施例的结构示意图；
图7-3为本公开另一个实施例的结构示意图；
图8-1为本公开另一个实施例的结构示意图；
图8-2为本公开另一个实施例的结构示意图；
图8-3为本公开另一个实施例的结构示意图；
图8-4为本公开另一个实施例的结构示意图；
图9-1为本公开另一个实施例的结构示意图；
图9-2为本公开另一个实施例的结构示意图；
图9-3为本公开另一个实施例的结构示意图。
附图标记：1承载片，2介质，2-1离型膜，3干膜，4树脂，5金属电极，6金属柱子，7芯片底座，8芯片，9邦定引线，10塑封树脂，11过渡镀层，12胶，13基材，14导电浆料，14-1(可电镀)导电浆料，15绝缘层。
具体实施方式
下文是附图1-1至附图9-2所示的本新型优选实施例的更为具体的说明，通过这些说明，本新型的特征和优点将显而易见。
参见图1-1，在一个实施例中，其揭示了一种封装载板，所述封装载板用于承载封装体，所述封装载板包括：
承载片和比承载片更薄的介质，其中，所述承载片的一部分区域属于所述介质附着的第一区域，所述承载片的至少另一部分区域属于金属电极附着的第二区域；
其中，
所述承载片能够相对于所述封装体剥离并重复用于所述封装载板；
所述介质包括如下任一：离型膜，过渡镀层，或其他能与封装体或承载片形成弱结合力的介质。其中，图1-2、图1-3分别示意了所述介质的不同情形。
对于上述实施例的技术方案，由于所述介质比承载片更薄、介质的附着、金属电极的附着，当所述介质包括如下任一：离型膜，过渡镀层，或其他能与封装体或承载片形成弱结合力的介质时，使得承载片与封装体之间具备可剥离的结构特点，这进一步使得上述封装载板具备了结构简单、提高封装效率、降低成本、更加环保的技术效果。进一步的，由于承载片可重复用于封装载板，这可以使得承载片反复被利用直到其物理或电气性能等指标不再满足封装要求，所以该技术方案的整体成本得以大大降低。
能够理解，就所述介质而言，其一方面比承载片更薄，另一方面，其与封装体或承载片之间需要形成弱结合力，以有利于承载片相对于封装体剥离，具体示例如下：
(1)当承载片相对于封装体剥离时，如果介质属于能够与封装体形成弱结合力的那种，那么，介质将随承载片一起，与封装体呈分离状态，例如介质为上述离型膜的情形：离型膜类介质在液态时与承载片结合并固化，固化后的离型膜再与其它物质(例如封装体)贴合时的结合力属于弱结合力的范畴，相比较而言，固化后的离型膜与承载片却有较强的结合力，因此，当承载片相对封装体剥离后，离型膜依然可以隶属于承载片，离型膜与承载片依然可以附着在一起。离型膜可以包括各种不同类型的离型膜。
(2)当承载片相对于封装体剥离时，如果介质属于能够与承载片形成弱结合力的那种，那么，介质将随封装体一起，与承载片呈分离状态，例如介质为上述过渡镀层的情形：由于镀层工艺自身的特点，承载片与过渡镀层结合力属于弱结合力的范畴，因此，当承载片相对封装体剥离后，过渡镀层依然可以隶属于封装体，过渡镀层与封装体依然可以附着在一起，过渡镀层则与承载片呈分离状态。过渡镀层则可以通过镀金、镀银、镀镍、镀铜等形成，优选的，过渡镀层选择镀铜来形成。
(3)自然的，当所述介质比承载片更薄，且所述介质属于其他能与封装体或承载片形成弱结合力的介质时，那么，此时的介质同样有利于承载片相对于封装体剥离，要么剥离后介质与承载片依然可以附着在一起，要么剥离后介质与封装体依然可以附着在一起。
能够理解，承载片为底、第一区域和第二区域均位于承载片的上方，理论上来讲，第一区域和第二区域的上方都可以用于承载封装体。当承载片相对于所述封装体剥离时，所述图1-1至图1-3中示出的承载片可以是主动剥离的一方，所述封装体也可以是主动剥离的一方。封装体则包括各种集成电路的不同封装形式。至于第一区域、第二区域则是为了有利于封装工艺过程中的电极对应区域和非电极对应区域的形成。
在另一个实施例中，金属电极的高度、介质的厚度可以根据具体封装的要求而进行设计。此外，根据不同的设计，金属电极的高度可以略高于/ 略低于介质的厚度，也可以明显高于/低于介质的厚度，也可以齐平。
在另一个实施例中，金属电极可以包括多种电极形式。
在另一个实施例中，如果以金属电极与承载片接触的一面作为底面，那么与底面相对的金属电极的另一面，即金属电极的表面则可以根据封装需要进一步表面处理，如：镀金、镀银、镀锡、粗化、防氧化、钝化处理、覆盖保护层等。更优选的，金属电极的表面可以进行固晶、焊线、焊接及塑封等操作。
在另一个实施例中，
所述金属电极是通过在所述承载片上进行电镀实现。
虽然上述实施例采用电镀的方式形成电极，但这不表示只能采用电镀的方式，这取决于技术发展过程中是否有其他方式可以在承载片上形成电极，例如生长电极或喷涂电极。
能够理解，存在一种情形：使用离型膜作为介质时，如果离型膜预先覆盖了承载片的所有区域，那么可以先除去需要电镀区域的离型膜，露出承载片，在承载片上电镀形成金属电极。自然的，介质层的厚度虽然是根据所需镀层的厚度而定，但要满足电镀的绝缘性能；假设金属电极需要的镀层比较厚，那么可以选择在离型膜上再覆盖一层干膜或湿膜类可感光材料，曝光显影方式露出需要电镀的区域，然后在承载片上所述露出的区域上进行电镀从而形成金属电极。类似的，也存在一种情形：使用过渡镀层为介质时，如果过渡镀层预先覆盖了承载片的所有区域，那么可以通过如下方式电镀形成金属电极：先在对应电镀区域的过渡镀层上覆盖一层干膜类可感光材料，曝光显影，再以蚀刻方式除去过渡镀层，露出承载片上的对应电镀区域，然后在承载片上所述露出的区域上进行电镀从而形成金属电极。
参见图2，在另一个实施例中，
所述第一区域上附着有绝缘层。能够理解，绝缘层是封装过程中常见的封装工艺所需要的，但并非所有封装工艺都需要。类似前文，本实施例旨在强调：需要绝缘层的情景下，当所述承载片相对于所述封装体剥离后，所述绝缘层隶属于所述封装体。
更优选的，绝缘层的至少一部分附着在金属电极上。显然，当具备绝缘层时，所述封装载板可实现多层设计，更具体的示例详见后文。鉴于前文对于其他实施例的描述，能够理解，本公开可以将前述具备剥离特性的封装载板用于封装体的多层工艺，且依然使得承载片具备方便剥离的特性。
在另一个实施例中，
当所述承载片相对于所述封装体剥离后，所述金属电极隶属于所述封装体。
就该实施例而言，其意味着，采取本实施例所述的封装载板，可以使得剥离后，金属电极依然与封装体是一体的，即金属电极仍然可以连接、隶属于封装体。这恰好说明了本实施例的优异效果：可剥离的承载片能够提高封装效率和降低成本。
在另一个实施例中，
所述金属电极上包括第一附着物，当所述承载片相对于所述封装体剥离后，所述第一附着物隶属于所述封装体。
能够理解，金属电极上的第一附着物可以是集成电路的封装工艺中、一切合理的、金属电极上的附着物，包括胶、膜、绝缘层、焊线、IC等各种附着可能。如前一个实施例那样，本实施例旨在强调：承载片剥离后，相关附着物仍然可以连接、隶属于封装体。
在另一个实施例中，所述承载片为带状。能够理解，承载片的形状可以是任何方便用于生产的形状，带状有利于流水线作业。优选的，在另一个实施例中，所述承载片的长向为闭环模式。
能够理解，承载片一般为矩形，其沿横向伸展，并且承载片具有长宽两条边，长向指的是长边所在。当承载片的长向为闭环模式时，这有利于不间断的生产，从而极大提高后续封装的效率。
在另一个实施例中，
所述承载片包括如下任一：热膨胀系数较低的不锈钢、或热膨胀系数与塑封树脂匹配的其他金属。
能够理解，本实施例是对承载片进行选型。就该实施例而言，其通过热膨胀系数来进行承载片的选型，是为了克服封装工艺中热膨胀可能带来的负面影响。需要说明的是，根据前文各个实施例对于本公开基础方案及其原理的阐述，随着科技的不断发展，本公开并不排除非金属材料作为承载片。
在另一个实施例中，当所述承载片相对于所述封装体剥离后，所述绝缘层隶属于所述封装体。对于该实施例那样，本实施例旨在强调：承载片剥离后，绝缘层仍然可以连接、隶属于封装体。这意味着，本公开所揭示的封装载板可以用于：含有绝缘层的封装体的封装工艺。
更优选的，所述绝缘层上包括第二附着物，当所述承载片相对于所述封装体剥离后，所述第二附着物隶属于所述封装体。能够理解，绝缘层上的第二附着物可以是集成电路的封装工艺中、一切合理的、绝缘层上的附着物，包括胶、膜、电极、焊线、IC等各种附着可能。如前文实施例那样，本实施例旨在强调：承载片剥离后，相关附着物仍然可以连接、隶属于封装体。
参见图3，在另一个实施例中，绝缘层上可以进一步附着导电浆料，以满足某些封装工艺的需要。
更优选的，导电浆料可以是可电镀导电浆料。
参见图4-1，在另一个实施例中，在没有绝缘层的封装工艺中，承载片上附着金属电极、离型膜，而金属电极、离型膜(所对应的第一区域和第二区域)上陆续附着胶以及在胶之上进一步附着基材。
参见图4-2、图4-3，其分别示意了，在具有绝缘层的封装工艺中，绝缘层之上还附着导电浆料，以及导电浆料优选可电镀导电浆料的情形下：承载片上附着金属电极、离型膜，而金属电极、离型膜(所对应的第一区域和第二区域)上陆续附着绝缘层、可电镀导电浆料、胶以及在胶之上进一步附着基材。
能够发现，在图4-2、图4-3所示情形中，导电浆料或可电镀导电浆料不仅覆盖绝缘层，而且可以在金属电极与金属电极之间进行跨接。不妨将图4-2中示出的三处金属电极从左至右分别命名为第一金属电极、第二金属电极、第三金属电极，显然，导电浆料在第一金属电极和第三金属电极之间进行跨接。
就此处图4-2、图4-3及其附图的文字所阐述的这两个实施例，需要说明的是：绝缘层可以用于电绝缘隔离，绝缘层之上的导电浆料由于在不同的金属电极之间的跨接则实现了跨过绝缘层两端的电连通。此时，封装载板显然有利于实现双面线路的封装。
在另一个实施例中，为了满足某些封装需要，导电浆料和金属电极上可以进一步进行图形电镀，即图形化所述导电浆料和金属电极的表面。能够理解，图形电镀所得的金属层可以根据封装需要，与金属电极的底部(即金属电极与承载片接触的部分，可称为底电极)，或根据封装需要与其他需要连通的电极进行电连通。优选的，在另外的实施例中，还可以进一步视封装需要而对图形化后的有关表面进行：金属加厚、表面处理、刻蚀等。
对于上述实施例而言，进一步的图形电镀可以改善跨接区的电导特性及表面特性，减少电阻率、改善导电面，这在高频应用环境下尤其是集肤效应明显的时候尤为重要。
在另一个实施例中，
所述离型膜上包括第三附着物，当所述承载片相对于所述封装体剥离后，所述第三附着物隶属于所述封装体。能够理解，离型膜上的第三附着物可以是集成电路的封装工艺中一切合理的、离型膜上的附着物，包括感光膜、干膜、绝缘膜、胶、电极、焊线、IC等各种附着可能。如前文实施例那样，本实施例旨在强调：承载片剥离后，相关附着物仍然可以连接、隶属于封装体。
在另一个实施例中，当所述离型膜上包括感光膜或干膜或绝缘膜等各类膜时，可以通过曝光、显影或激光烧灼对离型膜上的以上各类膜进一步处理，以使得：承载片的一部分区域属于所述离型膜附着的第一区域，所述承载片的至少另一部分区域属于金属电极附着的第二区域，优选的，第二区域中的金属电极如前文所述那样，通过电镀形成金属电极。
进一步的，在另一个实施例中，对所述离型膜上的以上各类膜可以进一步如下处理：
首先褪掉感光膜、干膜或绝缘膜；
其次，在离型膜上覆上绝缘涂层；
再次，在该绝缘涂层上金属化处理得到离型膜上的金属层；
再次，使得所述离型膜上的金属层与底电极连通，其中，所述底电极指金属电极与承载片接触的部分；
再次，图形化所述离型膜上的金属层，并对所述离型膜上的金属层的金属加厚、表面处理及刻蚀；
再次，在所述离型膜上的金属层上进行固晶、焊线、焊接及塑封等封装工艺。
能够理解，上述实施例是本公开所述封装载板之上的离型膜的进一步的处理情况的示例。
在另一个实施例中，图5-1示意了离型膜上的第三附着物是干膜、且金属电极属于常规电极的情形，并示意了3个金属电极的情形。
在另一个实施例中，图5-2示意了离型膜上的第三附着物是树脂、且金属电极属于异形电极的情形，并示意了2个金属电极的情形，其中，每个金属电极包括前文多处所述的底电极的部分以及底电极之外的其余呈柱形的金属柱子部分。
在另一个实施例中，图5-3示意了离型膜上的第三附着物是干膜、且金属电极属于异形电极的情形，并示意了2个金属电极的情形，其中，每个金属电极包括底电极的部分以及底电极之外的其余呈柱形的金属柱子部分。
在另一个实施例中，图5-4示意了离型膜上的第三附着物包括树脂和树脂之上的干膜以及干膜之上的芯片底座、且金属电极属于异形电极的情形，并示意了2个金属电极的情形，其中，每个金属电极包括底电极的部分、与芯片底座齐平的顶电极的部分、以及底电极和顶电极之间的其余呈柱形的金属柱子部分，且所述芯片底座位于2个金属电极的顶电极之间，芯片底座与每个顶电极之间则是树脂之上的干膜。
在另一个实施例中，图6示意了本公开所述封装载板用于芯片封装的情形。其中，离型膜上的第三附着物包括树脂和树脂之上附着的塑封树脂，所述塑封树脂用于对芯片底座上的芯片进行封装，并且，2个金属电极之上也附着所述塑封树脂，其中每个金属电极包括底电极和顶电极。另外，芯片和2个顶电极之间连接有邦定引线。
此外，图6中，所述芯片底座和顶电极均具有横向的两端，其中，芯片底座的一端与其对端的顶电极的一端之间包括所述塑封树脂。并且，芯片底座和顶电极的每一端均包括上下两个突出部分以及上下两个突出部分之间的凹进部分，能够理解，这是为了与塑封树脂更好的结合。
以上更多示意图和实施例详细说明了当介质为离型膜时，本公开所述封装载板如何用于本领域相关应用场景。当其中承载片剥离时，离型膜往往跟随承载片。
下面通过其他实施例和示意图说明，当介质为过渡镀层时，本公开所述封装载板如何用于本领域相关应用场景。当其中承载片剥离时，过渡镀层往往跟随封装体。
在另一个实施例中，图7-1示意了过渡镀层上的附着物是干膜、且金属电极属于常规电极的情形，并示意了3个金属电极的情形。
在另一个实施例中，图7-2示意了过渡镀层上的附着物是树脂、且金属电极属于常规电极的情形，并示意了3个金属电极的情形。相对比的，在另一个实施例中，图7-3示意了异形电极的情形，例如T形电极，并示意了3个金属电极的情形。
在另一个实施例中，图8-1则示意了图7-3中的承载片剥离后的情形；图8-2则进一步在另一个实施例中示意了过渡镀层去除后的情形；图8-3 则在另一个实施例中，示意了封装芯片、打好邦定引线的情形；图8-4则在另一个实施例中，示意了对图8-3所示进一步利用塑封树脂完成芯片封装的情形。
在另一个实施例中，图9-1则示意了过渡镀层上的附着物是树脂、金属电极属于异形电极的情形且利用塑封树脂完成芯片封装的情形，其中，每个金属电极不仅包括T形电极，而且包括前文多处所述的底电极的部分以及底电极之外的其余呈柱形的金属柱子部分。在另一个实施例中，图9-2 则示意了剥离承载片后的封装体，过渡镀层依然隶属于封装体的情形。图 9-3则在另一个实施例中示意了进一步去除过渡镀层后的封装体。
从前述图7-3至图8-4，能够理解，本公开可以先行剥离承载片和去除过渡镀层，然后再进行芯片封装和打好邦定引线；也可以像图9-1至图9-3 那样，本公开同样可以先不剥离承载片而是继续芯片封装和打好邦定引线，最后再剥离承载片以及去除过渡镀层。事实上，对于前文所述离型膜的有关实施例，也可以先剥离承载片及其离型膜，也同样可以先完成封装再剥离承载片及其离型膜。这对于行业的分工是有利的，这意味着可以由供应链厂商剥离承载片后提供封装体给客户，也可以直接向客户交付连同封装载板和封装体的混合产品给客户并由客户来剥离承载片。
对于上述多个实施例，在现有的制程能力(主要是指线宽线距)下，即使两层不同的附着物，如果不同的电极间的电连通关系依然不能够实现，那么则可以考虑再加层附着物以实现不同的电极间的电连通。也就是说，理论上，前文所述各个附着物可以是两层至N层，其中，N是正整数。这样，本公开的封装载板可用于RGB的LED封装载板，也可以用于类BGA的IC封装载板等。另外，需要说明的是，正如前文所述，绝缘层可以用于实现多层设计，如果进行合理的设计，绝缘层的底部和上部均可以设计电极层，每个电极层可以通过电镀实现。也就是说，本公开所述绝缘层、每种附着物均可以具有多层结构，均可以用于实现不同的电极间的电连通。类似的，金属电极上的附着物也可以具有多层结构，更进一步的，金属电极和绝缘层可以交叠、间隔形成多层结构，比如一层绝缘层，其上面有一层金属电极，金属电极上面再一层绝缘层，或者：一层金属电极，其上面一层绝缘层，绝缘层上面再一层金属电极等等。
需要说明的是，对于前文所述各个实施例，当承载片相对于金属电极或绝缘层或附着物或具体某种封装体进行剥离时，可以采用带有粘性的转移物将所述金属电极或绝缘层或附着物或具体某种封装体转移到所述转移物上来实现，示例的，可以采用如下方式实现粘接和转移：(1)用粘度足够的压敏胶；(2)用粘度足够的UV减粘胶，当转移完成后照射UV光，降低UV胶的粘度；(3)用热熔胶加温粘接转移，转移完成后，常温时，热熔胶并不粘；(4)用热固型热熔胶粘接转移，转移完成后，加温固化热熔胶。
连同前文所有电极在内，本公开可以有效控制每个电极层等层厚，从而相比现有技术大大节省电镀所需的金属，特别是高频应用场景。此外，本公开的承载片不需要较厚的铜层做支撑，也显著节省金属。
以上所述仅为本公开的较佳实施例，并不用以限制本公开，本领域的技术人员在本公开技术方案范围内进行通常的变化和替换都应包含在本公开的保护范围内。

Claims (10)

1.一种封装载板，所述封装载板用于承载封装体，所述封装载板包括：
承载片和比承载片更薄的介质，其中，所述承载片的一部分区域属于所述介质附着的第一区域，所述承载片的至少另一部分区域属于金属电极附着的第二区域；
其中，
所述承载片能够相对于所述封装体剥离并重复用于所述封装载板；
所述介质包括如下任一：离型膜，过渡镀层，或能与封装体或承载片形成弱结合力的介质。
2.根据权利要求1所述的封装载板，其中：
所述第一区域上附着有绝缘层，当所述承载片相对于所述封装体剥离后，所述绝缘层隶属于所述封装体。
3.根据权利要求1所述的封装载板，其中：
所述金属电极是通过在所述承载片上进行电镀实现。
4.根据权利要求1所述的封装载板，其中：
当所述承载片相对于所述封装体剥离后，所述金属电极隶属于所述封装体。
5.根据权利要求1所述封装载板，其中：
所述金属电极上包括第一附着物，当所述承载片相对于所述封装体剥离后，所述第一附着物隶属于所述封装体。
6.根据权利要求1所述封装载板，其中：
所述承载片为带状。
7.根据权利要求1所述封装载板，其中：
所述承载片的长向为闭环模式。
8.根据权利要求1所述封装载板，其中：
所述承载片包括如下任一：热膨胀系数较低的不锈钢、或热膨胀系数与塑封树脂匹配的金属。
9.根据权利要求2所述的封装载板，其中：
所述绝缘层上包括第二附着物，当所述承载片相对于所述封装体剥离后，所述第二附着物隶属于所述封装体。
10.根据权利要求5或9所述的封装载板，其中：
所述附着物具有多层结构。
CN201821778061.0U 2018-10-26 2018-10-31 一种封装载板 Active CN209119066U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2018112661357 2018-10-26
CN201811266135 2018-10-26

Publications (1)

Publication Number Publication Date
CN209119066U true CN209119066U (zh) 2019-07-16

Family

ID=67203164

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811285030.6A Pending CN111106056A (zh) 2018-10-26 2018-10-31 一种封装载板
CN201821778061.0U Active CN209119066U (zh) 2018-10-26 2018-10-31 一种封装载板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201811285030.6A Pending CN111106056A (zh) 2018-10-26 2018-10-31 一种封装载板

Country Status (1)

Country Link
CN (2) CN111106056A (zh)

Also Published As

Publication number Publication date
CN111106056A (zh) 2020-05-05

Similar Documents

Publication Publication Date Title
CN101356633B (zh) 半导体裸片的封装方法以及通过该方法形成的裸片封装
CN105990265B (zh) 功率转换电路的封装模块及其制造方法
CN110197793A (zh) 一种芯片及封装方法
CN109817769B (zh) 一种新型led芯片封装制作方法
CN209045532U (zh) 一种半导体芯片封装结构
TWI395316B (zh) 多晶片模組封裝件
CN106816421B (zh) 集成有功率传输芯片的封装结构的封装方法
CN104392942A (zh) 无压低温烧结纳米银焊膏封装大功率igbt器件的方法
CN103474406A (zh) 一种aaqfn框架产品无铜扁平封装件及其制作工艺
CN218730911U (zh) 一种内绝缘的双面散热封装结构
JPH03268351A (ja) 半導体装置
CN101740528B (zh) 增进散热的无外引脚式半导体封装构造及其组合
CN209496814U (zh) 一种封装载板、封装体
JPS6042620B2 (ja) 半導体装置の封止体
CN106206326A (zh) 用于制造表面安装类型半导体器件的方法以及对应的半导体器件
CN209119066U (zh) 一种封装载板
CN209544338U (zh) 一种封装载板及封装体
CN102194707B (zh) 制造半导体结构的方法
CN104981102B (zh) 一种多芯片嵌入式的柔性电路板及其制造方法
CN206774530U (zh) 用于双基岛封装电路的引线框架
CN202996814U (zh) 散热型半导体封装构造
CN202297105U (zh) 微机电系统mems器件的方形扁平无引脚封装qfn结构
CN102646645A (zh) 封装结构及其制造方法
CN115966522A (zh) 一种带围坝内埋式芯片封装结构及封装方法
CN108417522A (zh) 三层板结构电路封装方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 518125 No.9, Xinfa 2nd Road, Xinqiao community, Xinqiao street, Bao'an District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen Dinghua Xintai Technology Co.,Ltd.

Address before: 518101 No.9, Xinfa 2nd Road, Xinqiao community, Xinqiao street, Bao'an District, Shenzhen City, Guangdong Province

Patentee before: ACCELERATED PRINTED CIRCUIT BOARD Co.,Ltd.