KR101537258B1 - 회로기판의 제조방법 - Google Patents

회로기판의 제조방법 Download PDF

Info

Publication number
KR101537258B1
KR101537258B1 KR1020140058488A KR20140058488A KR101537258B1 KR 101537258 B1 KR101537258 B1 KR 101537258B1 KR 1020140058488 A KR1020140058488 A KR 1020140058488A KR 20140058488 A KR20140058488 A KR 20140058488A KR 101537258 B1 KR101537258 B1 KR 101537258B1
Authority
KR
South Korea
Prior art keywords
carrier substrate
metal layer
seconds
treatment
polymer film
Prior art date
Application number
KR1020140058488A
Other languages
English (en)
Inventor
이호년
이홍기
허진영
이건형
Original Assignee
한국생산기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국생산기술연구원 filed Critical 한국생산기술연구원
Priority to KR1020140058488A priority Critical patent/KR101537258B1/ko
Application granted granted Critical
Publication of KR101537258B1 publication Critical patent/KR101537258B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1208—Pretreatment of the circuit board, e.g. modifying wetting properties; Patterning by using affinity patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 캐리어 기판의 양측 표면에 박리성 향상될 수 있는 전처리를 행하고, 그 처리면에 소정 두께의 금속층을 형성한 후 상기 처리면에 형성된 금속층을 폴리머 필름에 전사하여 회로기판을 제조할 수 있는 회로기판의 제조방법에 관한 것이다.
이를 위한 본 발명의 회로기판의 제조방법은, (a) 2g/L 내지 100g/L의 염화주석(SnCl2)과 1㎖ 내지 10㎖의 산용액으로 이뤄진 용액으로 캐리어 기판의 양측 표면을 민감화 처리하는 단계; (b) 0.01g/L 내지 5g/L의 염화팔라듐(PdCl2)과 5㎖/L 내지 150㎖/L의 산용액으로으로 이뤄진 용액으로 상기 캐리어 기판의 양측 표면을 활성화 처리하는 단계; (c) 습식도금방식을 통해 상기 캐리어 기판의 양측면에 소정 두께의 금속층을 형성하는 단계; 및 (d) 상기 캐리어 기판에 형성된 금속층을 폴리머 필름에 전사시키는 단계;를 포함한다.

Description

회로기판의 제조방법{METHOD FOR FORMING METAL PATTERNS OF PRINTED CIRCUIT BOARD}
본 발명은 회로기판의 제조방법에 관한 것으로서, 더욱 상세하게는, 캐리어 기판의 양측 표면에 박리성 향상될 수 있는 전처리를 행하고, 그 처리면에 소정 두께의 금속층을 형성한 후 상기 처리면에 형성된 금속층을 폴리머 필름에 전사하여 회로기판을 제조할 수 있는 회로기판의 제조방법에 관한 것이다.
현재 연성회로기판, 패키지용 유전체로 사용되는 폴리머 필름 소재 상에 금속 회로 패턴을 형성하는 기술로는, 얇은 구리 포일(foil)이 적층 혹은 증착된 폴리머의 표면에 포토레지스터 공정을 이용하여 일정한 형태의 회로패턴을 형성하고 구리를 식각(etching) 처리하여 금속회로패턴을 제조하는 방법, 연성 재료위에 스퍼터법을 이용하여 구리를 도포한 후 그 위에 감광제를 도포하고 마스크를 이용한 리소공정을 통하여 패턴을 만든 후 패턴 안에 구리를 전기도금법으로 채우고 감광제 제거 후 구리를 식각하여 구리배선을 얻는 세미 에디티브 방법(SEMI ADDITIVE PROCESS) 등이 일반적으로 널리 사용되고 있다.
특히, 연성회로기판의 제조 방식 중 전사 방식은, 별도의 캐리어 기판에 금속회로패턴을 형성하고, 상기 금속회로패턴이 부착력을 갖는 폴리머 필름에 압착되어 전사되도록 한 다음, 상기 캐리어 기판을 박리함으로써 폴리머 필름에 회로패턴이 형성되도록 하는 방법을 의미한다.
도 1은 전사 방식을 사용한 종래의 인쇄회로기판의 제조 공정을 나타낸 단면도로서, 도 1의 (a)에 도시된 바와 같이, 캐리어 기판(10) 상에 회로패턴(11)을 형성하고, 도 1의 (b)에 도시된 바와 같이, 부착력을 갖는 폴리머 필름(20)의 일면이 상기 회로패턴(11)과 접촉하도록 캐리어 기판(10)과 폴리머 필름(20)을 압착하며, 도 1의 (c)에 도시된 바와 같이, 캐리어 기판(10)을 박리하여 회로패턴(11)이 폴리머 필름(20)의 일면에 형성되도록 하여 인쇄회로기판을 제조한다.
그러나, 도 2에 도시된 바와 같이, 상기와 같은 전사 방식을 이용하여 인쇄회로기판을 제조하는 경우에, 회로패턴(11)이 형성된 캐리어 기판(10)을 폴리머 필름(20)에 압착한 후에 상기 캐리어 기판(10)을 박리할 때, 상기 회로패턴(11)과 상기 캐리어 기판(20) 사이의 강한 계면 접착력으로 인해 상기 회로패턴(11)의 일부가 전사되지 못하고, 상기 캐리어 기판(10)에 남아 있는 현상이 발생할 수 있다.
이러한 현상으로 인해, 회로패턴(11)이 설계자가 의도한 대로 인쇄회로기판에 형성되지 못하는 전사 불량이 발생하게 되는 문제점이 있었다.
공개특허공보 제10-2013-0091487호(공개일 2013.08.19.)
상기 종래 기술에 따른 문제점을 해결하기 위한 본 발명의 목적은, 캐리어 기판의 양측 표면에 박리성 향상될 수 있는 전처리를 행하고, 그 처리면에 소정 두께의 금속층을 형성한 후 상기 처리면에 형성된 금속층을 폴리머 필름에 전사하여 회로기판을 제조할 수 있는 회로기판의 제조방법을 제공함에 있다.
상기 과제를 해결하기 위한 본 발명의 제1 측면은, (a) 2g/L 내지 100g/L의 염화주석(SnCl2)과 1㎖ 내지 10㎖의 산용액으로 이뤄진 민감화 처리 용액으로 캐리어 기판의 양측 표면을 민감화 처리하는 과정; 및 (b) 0.01g/L 내지 5g/L의 염화팔라듐(PdCl2)과 5㎖/L 내지 150㎖/L의 산용액으로 이뤄진 활성화 처리 용액으로 상기 캐리어 기판의 양측 표면을 활성화 처리하는 과정;으로 이뤄지거나, (a') 산용액에 팔라듐 이온((Pd)Ⅱ이온) 150㎎/ℓ 내지 500㎎/ℓ, 염소 이온(Cl 이온) 100g/ℓ 내지 150g/ℓ, 주석 이온((Sn)Ⅱ이온) 10g/ℓ 내지 40g/ℓ을 혼합한 처리 용액으로 캐리어 기판의 양측 표면을 처리하는 과정;으로 이뤄진 단계; (c) 습식도금방식을 통해 상기 캐리어 기판의 양측면에 소정 두께의 금속층을 형성하는 단계; 및 (d) 상기 캐리어 기판에 형성된 금속층을 폴리머 필름에 전사시키는 단계;를 포함한다.
본 발명의 제1 측면에 있어서, 상기 (c) 단계에서, 상기 금속층의 형성 두께는 적어도 50㎚일 수 있다.
본 발명의 제1 측면에 있어서, 상기 민감화 처리와 활성화 처리는 1초 내지 30초 동안 할 수 있다.
본 발명의 제1 측면에 있어서, 상기 민감화 처리와 활성화 처리는 10초 내지 20초 동안 할 수 있다.
본 발명의 제1 측면에 있어서, 상기 (c) 단계에서, 상기 금속층은 금속 시드층을 포함할 수 있다.
본 발명의 제1 측면에 있어서, 상기 (a) 단계에서, 상기 금속층은 롤투롤 습식도금방식으로 형성할 수 있다.
본 발명의 제1 측면에 있어서, 상기 (d) 단계는, (d1) 상기 폴리머 필름의 표면에 접착층을 형성하는 단계; (d2) 상기 캐리어 기판에 형성된 금속층을 상기 접착층에 접착하는 단계; 및 (d3) 상기 접착층에 접착된 금속층으로부터 상기 캐리어 기판을 박리하는 단계;를 포함할 수 있다.
본 발명의 제1 측면에 있어서, 상기 (d2) 단계는, 상기 캐리어 기판에 형성된 금속층과 상기 접착층이 서로 마주하는 상태에서 한 쌍의 압착롤 사이로 통과시켜 접착할 수 있다.
본 발명의 제1 측면에 있어서, 상기 (d) 단계 이후에, (e) 상기 폴리머 필름에 전사된 금속층에 패턴 형성 처리를 수행하여 금속회로패턴을 형성하는 단계;를 더 포함할 수 있다.
본 발명의 제1 측면에 있어서, 상기 (d) 단계 이전에, 양측면에 각각 금속층을 형성된 한 쌍의 캐리어 기판을 준비하고, 상기 (d) 단계에서, 하나의 캐리어 기판에 형성된 금속층을 폴리머 필름의 일측면 상에 전사시킴과 동시에 다른 하나의 캐리어 기판에 형성된 금속층을 폴리머 필름의 타측면 상에 함께 전사시킬 수 있다.
본 발명의 제1 측면에 있어서, 상기 캐리어 기판은, 열 경화성 수지, 열 가소성 수지, 폴리에스테르 수지, 폴리이미드 수지, 축중합체, PEN(Polyethylene naphthalate), PET(Polyethylene Terephtalate), PC(Polycarbonate), PI(polyimide) 또는 이들로부터 선택된 적어도 2 이상의 혼합물 중 적어도 하나로 이루어진 단일층 또는 복합층의 필름일 수 있다.
본 발명의 제1 측면에 있어서, 상기 폴리머 필름은, 열 경화성 수지, 열 가소성 수지, 폴리에스테르 수지, 폴리이미드 수지, 축중합체, PEN(Polyethylene naphthalate), PET(Polyethylene Terephtalate), PC(Polycarbonate), PI(polyimide) 또는 이들로부터 선택된 적어도 2 이상의 혼합물 중 적어도 하나로 이루어진 단일층 또는 복합층의 필름일 수 있다.
본 발명의 제1 측면에 있어서, 상기 금속층은, Cu, Ni, Co, Ti, Al, Cr, Mo 또는 이들의 합금으로 이루어질 수 있다.
본 발명의 제1 측면에 있어서, 상기 민감화 처리 용액에 혼합되는 산용액은 염산(HCl)일 수 있다.
본 발명의 제1 측면에 있어서, 상기 활성화 처리 용액에 혼합되는 산용액은 질산(HNO3)일 수 있다.
본 발명의 제1 측면에 있어서, 상기 (a) 단계 이전에, 상기 캐리어 기판의 양측 표면에 UV처리를 하거나 상기 캐리어 기판을 소정 온도의 물에 침지할 수 있다.
본 발명의 제1 측면에 있어서, 상기 회로기판은 연성 회로기판일 수 있다.
상술한 바와 같은 본 발명은, 캐리어 기판의 양측 표면에 박리성 향상될 수 있는 전처리를 행하고, 그 처리면에 소정 두께의 금속층을 형성한 후 상기 처리면에 형성된 금속층을 폴리머 필름에 전사함에 따라 금속층의 전사가 원활하게 이뤄져 양호한 품질의 회로기판을 제조할 수 있다는 이점이 있다.
또한, 캐리어 기판의 양면에 금속층을 형성한 후 상기 금속층을 폴리머 필름에 전사하는 간단한 공정을 통해 회로기판을 제조할 수 있다는 이점이 있다.
또한, 롤투롤 습식도금방식과 같이 간단한 방법으로 캐리어 기판에 금속층을 형성할 수 있으므로, 제조 공정이 간단하다는 이점이 있다.
또한, 접착층이 형성된 폴리머 기판에 금속층을 롤투롤 방식으로 전사시킨 후 캐리어 기판을 박리하는 간단한 방법으로 회로기판의 제조가 이뤄지므로, 제조 공정이 간단하다는 이점이 있다.
도 1은 전사 방식을 사용한 종래의 인쇄회로기판의 제조 공정을 나타낸 단면도이다.
도 2는 전사 방식을 사용한 종래의 인쇄회로기판의 제조 공정 중 전사 불량을 나타낸 단면도이다.
도 3은 본 발명의 일실시예에 따른 인쇄회로기판의 제조 공정의 일부를 나타낸 순서도이다.
도 4는 본 발명의 일실시예에 따른 인쇄회로기판의 제조 공정의 나머지 일부를 나타낸 순서도이다.
도 5는 본 발명의 일실시예에 따른 전사과정을 도시한 개략도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 그 범위가 여기에서 설명하는 실시예에 한정되지 않는다.
본 발명은 캐리어 기판(100)의 양측 표면에 박리성 향상될 수 있는 전처리를 행하고, 그 처리면에 소정 두께의 금속층(110)을 형성함에 따라 대략 7일 내지 10일이 지난 후에도 상기 캐리어 기판(100)에 형성된 금속층(110)을 폴리머 필름(200)에 용이하게 전사하여 회로기판을 제조할 수 있도록 하기 위한 회로기판의 제조방법에 관한 것이다.
이를 위하여, 본 실시예에 따른 회로기판의 제조방법은, (a) 2g/L 내지 100g/L의 염화주석(SnCl2)과 1㎖ 내지 10㎖의 염산(HCl)으로 이뤄진 용액으로 캐리어 기판(100)의 양측 표면을 30초 이내로 민감화 처리하는 단계, (b) 0.01g/L 내지 5g/L의 염화팔라듐(PdCl2)과 5㎖/L 내지 150㎖/L의 질산(HNO3)으로 이뤄진 용액으로 상기 캐리어 기판(100)의 양측 표면을 30초 이내로 활성화 처리하는 단계, (c) 습식도금방식을 통해 상기 캐리어 기판(100)의 양측면에 소정 두께의 금속층(110)을 형성하는 단계, (d) 상기 캐리어 기판(100)에 형성된 금속층(110)을 폴리머 필름(200)에 전사시키는 단계 및 (e) 상기 폴리머 필름(200)에 전사된 금속층(110)에 패턴 형성 처리를 수행하여 금속회로패턴(110A)을 형성하는 단계를 포함하여 구성된다.
먼저, 상기 (a) 단계인 민감화 처리 단계에 대하여 설명하도록 한다.
상기 민감화 처리 단계는 주석 민감화 용액 속에 존재하는 주석 입자를 캐리어 기판(100)에 흡착시키는 단계로서, 흡착하는 주석 입자의 크기는 팔라듐 촉매의 크기를 결정한다.
따라서, 주석 민감화 용액을 특정하고, 이 용액으로 캐리어 기판(100)의 양측 표면을 소정 시간 동안 처리하여 민감화 처리를 할 수 있다.
상기 캐리어 기판(100)은, 얘를 들어, 열 경화성 수지, 열 가소성 수지, 폴리에스테르 수지, 폴리이미드 수지, 축중합체, PEN(Polyethylene naphthalate), PET(Polyethylene Terephtalate), PC(Polycarbonate), PI(polyimide) 또는 이들로부터 선택된 적어도 2 이상의 혼합물 중 적어도 하나로 이루어진 단일층 또는 복합층의 필름일 수 있다.
상기 열 경화성 수지로는 페놀 수지, 페놀알데하이드 수지, 푸란 수지, 아미노플라스트 수지, 알키드 수지, 알릴 수지, 에폭시 수지, 에폭시 프리프레그(prepreg), 폴리우레탄 수지, 열 경화성 폴리에스테르 수지, 실리콘 수지 등이 사용될 수 있다.
상기 열 가소성 수지로는 폴리에틸렌, 폴리프로필렌, 에틸렌/비닐 공중합체, 에틸렌 아크릴산 공중합체 등이 사용될 수 있다.
상기 폴리에스테르 수지로는 2가 지방족과 방향족 카르복실산과 디올또는 트리올로 제조된 것들이 사용될 수 있다.
상기 축중합체로는 폴리아미드, 폴리에테르 이미드, 폴리술폰, 폴리에테르술폰, 폴리벤즈아졸, 방향족 폴리술폰 등이 사용될 수 있다.
한편, 상기 민감화 처리 용액은 2g/L 내지 100g/L의 염화주석(SnCl2)과 1㎖ 내지 10㎖의 염산(HCl)으로 이뤄질 수 있다.
여기서, 상기 염화주석이 2g/L 미만으로 포함된 경우에는 상기 캐리어 기판(100)에 주석이 흡착되지 않게 되고, 이로 인하여 팔라듐이 흡착되지 않게 되며, 결과적으로 무전해 도금이 이뤄지지 않게 된다. 또한, 상기 염화주석이 100g/L 초과로 포함된 경우에는 과도한 재료 사용에 따른 비용 증가의 문제점이 있다.
따라서, 상기 염화주석은 2g/L 내지 100g/L로 포함되는 것이 바람직하며, 더 바람직하게, 10g/L 내지 50g/L로 포함되고, 더욱 바람직하게, 18g/L 내지 22g/L로 포함될 수 있다.
한편, 상기 염산이 1㎖ 미만으로 포함된 경우에는 상기 염화주석이 용해되지 않아 상기 캐리어 기판(100)에 주석이 흡착되지 않게 되고, 이로 인하여 팔라듐이 흡착되지 않게 되며, 결과적으로 도금이 이뤄지지 않게 된다. 또한, 상기 염산이 10㎖ 초과로 포함된 경우에는 산에 의해 상기 캐리어 기판(100)에 데미지가 발생하는 문제점과 추후 알칼리 특성의 무전해 도금액을 이용한 무전해 도금시 원활한 도금이 어렵게 되는 문제점 및 알칼리성인 무전해 도금액의 수명을 단축시키는 문제점이 있다.
상술한 바와 같은 민감화 처리 용액으로 처리하는 처리 시간은 30초 이내인 것이 바람직하며, 이는, 상술한 바와 같은 민감화 처리 용액으로 30초 초과하여 처리하는 경우에 캐리어 기판(100)에 주석이 과도하게 흡착되고, 이로 인하여 팔라듐이 과도하게 흡착되며, 결과적으로 도금이 치밀하게 되어 접합력이 증가되어 박리가 용이하지 않은 문제점이 있기 때문이다.
한편, 상술한 바와 같은 민감화 처리 용액으로 처리하는 처리 시간은, 바람직하게, 1초 내지 20초 동안 처리할 수 있고, 더욱 바람직하게 5초 내지 15초 동안 처리할 수 있다.
다음으로, 상기 (b) 단계인 활성화 처리 단계에 대하여 설명하도록 한다.
상기 활성화 처리 단계는 팔라듐 활성화 용액 속에 존재하는 팔라듐 입자를 상기 캐리어 기판(100)에 흡착된 주석 입자와 치환반응하여 상기 캐리어 기판(100)에 흡착되도록 하는 단계이다.
따라서, 팔라듐 활성화 용액을 특정하고, 이 용액으로 캐리어 기판(100)의 양측 표면을 소정 시간 동안 처리하여 활성화 처리를 할 수 있다.
상기 활성화 처리 용액은 0.01g/L 내지 5g/L의 염화팔라듐(PdCl2)과 5㎖/L 내지 150㎖/L의 질산(HNO3)으로 이뤄질 수 있다.
여기서, 상기 염화팔라듐이 0.01g/L 미만으로 포함된 경우에는 상기 캐리어 기판(100)에 흡착되지 않게 되고, 결과적으로 무전해 도금이 이뤄지지 않게 된다. 또한, 상기 염화팔라듐이 5g/L 초과로 포함된 경우에는 과도한 재료 사용에 따른 비용 증가의 문제점이 있다.
따라서, 상기 염화팔라듐은 0.01g/L 내지 5g/L로 포함되는 것이 바람직하며, 더 바람직하게, 0.1g/L 내지 1g/L로 포함되고, 더욱 바람직하게, 0.2g/L 내지 0.4g/L로 포함될 수 있다.
한편, 상기 질산이 5㎖/L 미만으로 포함된 경우에는 염화팔라듐이 용해되지 않아 상기 캐리어 기판(100)에 팔라듐이 흡착되지 않게 되고, 결과적으로 도금이 이뤄지지 않게 된다. 또한, 상기 질산이 150㎖/L 초과로 포함된 경우에는 산에 의해 상기 캐리어 기판(100)에 데미지가 발생하는 문제점과 추후 알칼리 특성의 무전해 도금액을 이용한 무전해 도금시 원활한 도금이 어렵게 되는 문제점 및 알칼리성인 무전해 도금액의 수명을 단축시키는 문제점이 있다.
상술한 바와 같은 활성화 처리 용액으로 처리하는 처리 시간은 30초 이내인 것이 바람직하며, 이는, 상술한 바와 같은 활성화 처리 용액으로 30초 초과하여 처리하는 경우에 캐리어 기판(100)에 팔라듐이 과도하게 흡착되고, 결과적으로 도금이 치밀하게 되어 접합력이 증가되어 박리가 용이하지 않은 문제점이 있기 때문이다.
한편, 상술한 바와 같은 활성화 처리 용액으로 처리하는 처리 시간은, 바람직하게, 1초 내지 20초 동안 처리할 수 있고, 더욱 바람직하게 5초 내지 15초 동안 처리할 수 있다.
다음으로, 상기 (c) 단계인 금속층(110) 형성 단계에 대하여 설명하도록 한다.
상기 금속층(110) 형성 단계는, 습식도금방식을 통해 상기 캐리어 기판(100)의 양측면에 소정 두께의 금속층(110)을 형성하는 단계로서, 예를 들어, 도 3의 (a) 및 (b)에 도시된 바와 같이, 상기 캐리어 기판(100)의 양측면에 무전해 도금방식으로 금속 시드층을 형성한 후 다시 전해 도금방식으로 금속층(110)을 형성할 수 있다.
상기 금속층(110)은, Cu, Ni, Co, Ti, Al, Cr, Mo 또는 이들의 합금과 같은 재질이 사용될 수 있으며, 이에 한정되지 않는다. 또한, 상술한 바와 같이, 상기 금속층(110)은 금속 시드층을 포함하여 구성될 수도 있음은 물론이다.
한편, 상기 금속층(110)의 형성은, 롤투롤 습식도금방식으로 이뤄질 수 있으며, 구체적으로, 복수의 롤을 사용하여 상기 캐리어 기판(100)을 도금액에 침지시켜 캐리어 기판(100)의 일측면과 타측면에 각각 금속층(110)이 형성되도록 할 수 있다.
상기 금속층(110)의 형성 두께는 적어도 50㎚인 것이 바람직하며, 이는, 캐리어 기판(100)의 양면 도금처리가 된 상태에서 시간이 흐름에 따라 캐리어 기판(100) 내부로 유입된 수분 등이 도금층이 형성되지 않은 면을 통해 배출되어 접합력에 높아져 박리성이 좋지 않은 것으로 이해해볼 수 있으며, 이는 아래의 실험을 통해 확인할 수 있다.
구분 샘플1 샘플2 샘플3 평균
EL4ED0
(단면)		 483.5 516.9 489.0g 496.5
EL4ED0
(양면)		 7.022 5.334 5.285 5.880
EL4ED0
(무전해 양면 도금 후 바로 한면 제거)
500.4
489.3
531.5
507.1
EL26ED3
(무전해 양면 도금 후 26일 시효처리 후 한면을 제거한 뒤에 전기도금한 후 3일 간 시효처리)
436.6
424.6
433.6
431.6
<양면 도금한 캐리어 기판(100)과 양면 무전해 도금 후 한면을 제거한 샘플의 접합력(단위, gf/cm)>
무전해 도금 후 4일간 시효처리한 후 전기도금 후 접합력을 평가한 샘플의 경우, 양면 도금한 후 시효 처리한 샘플의 경우 10 gf/cm 이하의 접합력을 나타내는 바와 같이 박리성이 좋으나, 단면만 도금한 경우 및 양면 무전해 도금 후 바로 한면을 제거한 경우에는 500 gf/cm 이상의 접합력을 나타내는 바와 같이 박리성이 좋지 않았다. 또한, 무전해 양면 도금 후 26일 시효처리 후 한면을 제거한 뒤에 전기도금한 후 3일간 시효처리한 샘플이 양면 도금한 후 29일간 시효처리한 후에 전기도금 한 후 접합력을 평가한 샘플(표 1의 EL29ED0)보다 높은 값을 나타내는 것을 확인할 수 있었다.
따라서, 상기 표 1에서 확인되는 바와 같이, 캐리어 기판(100)의 양면 도금처리가 된 경우에는 시간의 흐름에 따라 캐리어 기판(100) 내부로 유입된 수분 등이 도금층과의 계면에서 외부로 배출되는 것이 차단되어 접합력이 낮아져 도금층의 박리성이 좋아지게 되고, 캐리어 기판(100)의 일측면에만 도금처리가 된 경우에는 시간의 흐름에 따라 캐리어 기판(100) 내부로 유입된 수분 등이 도금층이 형성되지 않은 면을 통해 배출되어 접합력에 높아져 박리성이 좋지 않은 것으로 이해해볼 수 있다.
상술한 바와 같은 실험결과를 고려하여, 캐리어 기판(100)의 양측면에 금속층(110)을 소정 두께로 형성하여 수분의 배출을 차단하여 박리성이 좋도록 한 것이며, 이러한 점을 고려하여 상기 금속층(110)의 형성 두께는 적어도 50㎚, 더 바람직하게는 100㎚로 형성할 수 있다.
다음으로, 상기 (d) 단계인 전사 단계에 대하여 설명하도록 한다.
상기 전사 단계는, 상기 캐리어 기판(100)에 형성된 금속층(110)을 폴리머 필름(200)에 전사시키는 단계이다.
상기 폴리머 필름(200)은 상기 캐리어 기판(100)과 동일 내지 유사한 재질로 이뤄질 수 있으며, 예를 들어, 열 경화성 수지, 열 가소성 수지, 폴리에스테르 수지, 폴리이미드 수지, 축중합체, PEN(Polyethylene naphthalate), PET(Polyethylene Terephtalate), PC(Polycarbonate), PI(polyimide) 또는 이들로부터 선택된 2 이상의 혼합물 중 적어도 하나로 이루어진 단일층 또는 복합층의 필름(200)일 수 있다.
또한, 상기 열 경화성 수지로는 페놀 수지, 페놀알데하이드 수지, 푸란 수지, 아미노플라스트 수지, 알키드 수지, 알릴 수지, 에폭시 수지, 에폭시 프리프레그(prepreg), 폴리우레탄 수지, 열 경화성 폴리에스테르 수지, 실리콘 수지 등이 사용될 수 있다.
또한, 상기 열 가소성 수지로는 폴리에틸렌, 폴리프로필렌, 에틸렌/비닐 공중합체, 에틸렌 아크릴산 공중합체 등이 사용될 수 있다.
또한, 상기 폴리에스테르 수지로는 2가 지방족과 방향족 카르복실산과 디올또는 트리올로 제조된 것들이 사용될 수 있다.
상기 축중합체로는 폴리아미드, 폴리에테르 이미드, 폴리술폰, 폴리에테르술폰, 폴리벤즈아졸, 방향족 폴리술폰 등이 사용될 수 있다.
한편, 상기 전사 단계는, 도 3의 (c) 및 (d)에 도시된 바와 같이, (d1) 상기 폴리머 필름(200)의 표면에 접착층(210)을 형성하는 단계 (d2) 상기 캐리어 기판(100)에 형성된 금속층(110)을 상기 접착층(210)에 압착시켜 접착하는 단계 및 (d3) 상기 접착층(210)에 접착된 금속층(110)으로부터 상기 캐리어 기판(100)을 박리하는 단계를 포함할 수 있다.
상기 (d1) 단계에서, 상기 접착층(210)은 상기 캐리어 기판(100)과 상기 금속층(110) 간의 계면 접합력보다 큰 접착력을 갖는 접착층(210)인 것이 바람직하며, 구체적으로, 상기 접착층(210)은 에폭시 수지로 이뤄질 수 있으며, 특히, 열경화타입의 에폭시 수지가 바람직하며, 액상 폴리이미드로 코팅하고 열로 경화시켜 구성할 수도 있음은 물론이고, 다양한 종류의 접착액을 선택하여 사용할 수 있다.
상기 (d2) 단계에서, 상기 캐리어 기판(100)의 일측면에 형성된 금속층(110)을 상기 접착층(210)에 압착시켜 접착하는 것은, 도 5의 (a)에 도시된 바와 같이, 상기 캐리어 기판(100)의 일측면에 형성된 금속층(110)과 상기 폴리머 필름(200)의 접착층(210)이 서로 마주하는 상태에서 한 쌍의 압착롤 사이로 통과시킴에 따라 접착할 수 있다.
상기 (d3)단계에서, 상기 폴리머 필름(200)의 일측면에 압착되어 접착된 금속층(110)으로부터 상기 캐리어 기판(100)을 박리하는 것은 통상의 박리방법으로 이뤄질 수 있으며, 예를 들어, 도 5의 (a)에 도시된 바와 같이, 한 쌍의 압착롤 사이를 통과한 후 상기 캐리어가 상기 금속층(110)에서 박리되도록 할 수 있다.
한편, 상기 (d) 단계 이전에, 양측면에 각각 금속층(110)을 형성된 한 쌍의 캐리어 기판(100)을 준비하고, 상기 (d) 단계에서, 도 5의 (b)에 도시된 바와 같이, 하나의 캐리어 기판(100)에 형성된 금속층(110)을 폴리머 필름(200)의 일측면 상에 전사시킴과 동시에 다른 하나의 캐리어 기판(100)에 형성된 금속층(110)을 폴리머 필름(200)의 타측면 상에 함께 전사시킬 수도 있음은 물론이다.
다음으로, 상기 (e) 단계인 금속회로패턴(110A) 형성 단계에 대하여 설명하도록 한다.
상기 금속회로패턴(110A) 형성 단계는, 상기 폴리머 필름(200)에 전사된 금속층(110)에 패턴 형성 처리를 수행하여 금속회로패턴(110A)을 형성하는 단계이다.
상기 (e) 단계는, 도 4의 (e) 내지 (g)에 도시된 바와 같이, 상기 폴리머 필름(200)의 일측면에 전사된 금속층(110)에 패턴 형성 처리를 수행하여 금속회로패턴(110A)을 형성하는 단계이다.
상기 금속층(110)에 대해 패턴 형성 처리를 수행하여 금속회로패턴(110A)을 형성하는 과정은 공지의 금속회로패턴(110A)을 형성하는 과정과 동일 내지 유사하게 이뤄질 수 있으며, 예를 들어, 도 4의 (e)에 도시된 바와 같이, 상기 금속층(110)에 금속회로패턴(110A)을 형성하기 위한 포토레지스트층을 형성한 후, 도 4의 (f)에 도시된 바와 같이, 금속층(110)을 식각처리함에 따라, 도 4의 (g)에 도시된 바와 같이, 연성회로기판(300)을 제조할 수 있다.
한편, 상기에서는 상기 폴리머 필름(200)의 일측면에 금속회로패턴(110A)을 형성하는 경우에 대해 예시하였지만, 상기 폴리머 필름(200)의 양측면에 금속층(110)을 각각 전사한 후 각 면의 금속층(110)을 이용하여 금속회로패턴(110A)을 형성할 수도 있음은 물론이다.
실험예1
No. 시효조건 에칭
(KOH+IPA)		 프로톤
처리		 민감화
처리		 활성화
처리		 무전해
조건		 접합력 (gf/cm)
1 EL0ED5 1mol(5분) 5분 4분 2분 한면 503
2 EL0ED5 1mol(5분) 5분 4분 2분 양면 105
3 EL5ED0 1mol(5분) 5분 4분 2분 한면 588
4 EL5ED0 1mol(5분) 5분 4분 2분 양면 33
5 EL0ED14 1mol(5분) 5분 4분 2분 한면 555
6 EL0ED14 1mol(5분) 5분 4분 2분 양면 298
7 EL5ED9 1mol(5분) 5분 4분 2분 한면 581
8 EL5ED9 1mol(5분) 5분 4분 2분 양면 241
*ELaEDb:무전해도금 후 a일 방치하고 난 후 전기도금 후 b일 방치
상술한 바와 같은 실험결과를 고려할 때, 한면에 도금을 한 경우보다 양면에 도금을 한 경우가 접착력이 낮은 것을 확인할 수 있다.
실험예2
No. 시효조건 에칭
(KOH+IPA)		 프로톤
처리		 민감화
처리		 활성화
처리		 무전해
조건		 접합력 (gf/cm)
1 EL0ED6 0.5mol(1분) 1분 1분 30초 한면 354
2 EL0ED6 0.5mol(1분) 1분 1분 30초 양면 411
3 EL6ED0 0.5mol(1분) 1분 1분 30초 한면 32
4 EL6ED0 0.5mol(1분) 1분 1분 30초 양면 64
5 EL0ED15 0.5mol(1분) 1분 1분 30초 한면 361
6 EL0ED15 0.5mol(1분) 1분 1분 30초 양면 403
7 EL6ED9 0.5mol(1분) 1분 1분 30초 한면 324
8 EL6ED9 0.5mol(1분) 1분 1분 30초 양면 314
*ELaEDb:무전해도금 후 a일 방치하고 난 후 전기도금 후 b일 방치
상술한 바와 같은 실험결과를 고려할 때, 에칭 조건, 피로톤 처리 조건, 민감화 처리 조건, 활성화 처리 조건을 각각 실험예1보다 낮게 처리함에 따라 접착력이 낮아진 것을 확인할 수 있다.
실험예3
No. 시효조건 에칭
(KOH+IPA)		 프로톤
처리		 민감화
처리		 활성화
처리		 무전해
조건		 접합력 (gf/cm)
1 EL0ED6 0.5mol(1분) 1분 1분 30초 양면 141
2 EL0ED6 0.5mol(1분) 1분 30초 15초 양면 144
3 EL0ED6 0.5mol(20초) 20초 30초 15초 양면 103
4 EL0ED6 × × 30초 15초 양면 55
5 EL0ED15 0.5mol(1분) 1분 1분 30초 양면 112
6 EL0ED15 0.5mol(1분) 1분 30초 15초 양면 116
7 EL0ED15 0.5mol(20초) 20초 30초 15초 양면 129
8 EL0ED15 × × 30초 15초 양면 73
9 EL0ED3 × × 20초 10초 양면 68
10 EL3ED0 × × 20초 10초 양면 2
11 EL0ED5 × × 20초 10초 양면 109
12 EL3ED2 × × 20초 10초 양면 5
*ELaEDb:무전해도금 후 a일 방치하고 난 후 전기도금 후 b일 방치
상술한 바와 같은 실험결과를 고려할 때, 양면 도금처리를 기준으로 에칭 조건, 프로톤 처리 조건, 민감화 처리 조건, 활성화 처리 조건을 각각 실험예2보다 낮게 처리함에 따라 접착력이 더욱 낮아진 것을 확인할 수 있다.
특히, 에칭과 프로톤 처리를 하지 않은 경우에 접착력이 가장 낮을 것을 확인할 수 있다.
실험예4
No. 시효조건 에칭
(KOH+IPA)		 프로톤
처리		 민감화
처리		 활성화
처리		 무전해
조건		 접합력 (gf/cm)
1 EL5ED0 × × 10초 10초 양면* 5
2 EL5ED0 U × 10초 10초 양면* 6
3 EL0ED5 HW × 10초 10초 양면* 72
4 EL0ED5 HWU × 10초 10초 양면* 11
5 EL0ED5 × × 10초 10초 양면* 68
6 EL0ED5 U × 10초 10초 양면* 80
7 EL5ED7 × × 10초 10초 양면* 8
8 EL5ED7 U × 10초 10초 양면* 121
9 EL0ED12 HW × 10초 10초 양면* 26
10 EL0ED12 HWU × 10초 10초 양면* 71
11 EL0ED12 × × 10초 10초 양면* 90
12 EL0ED12 U × 10초 10초 양면* 70
13 EL0ED5 HW × 10초 10초 양면** 4
14 EL0ED5 HW × 10초 10초 양면** 5
15 EL0ED5 U × 10초 10초 양면** 4
16 EL0ED5 × × 10초 10초 양면** 3
17 EL0ED5 HWU × 10초 10초 양면** 3
18 EL0ED12 HW × 10초 10초 양면** 30
*ELaEDb:무전해도금 후 a일 방치하고 난 후 전기도금 후 b일 방치
*U:UV처리 1분
*HW:85℃물에 2시간 침지
*HWU:85℃물에 2시간 침지 및 UV처리 1분
*양면*:무전해 도금 후 접합력 평가를 위해 전면측에 10㎛을 도금하고, 후면측에 무전해도금
*양면**:무전해 도금 후 접합력 평가를 위해 전면측에 10㎛을 도금하고, 후면측에 무전해도금 후 1㎛로 전해도금
상술한 바와 같은 실험결과를 고려할 때, UV처리와 85℃물에 침지하는 효과는 있는 것으로 판단되나, 무전해 도금막의 질이 떨어져 양면효과가 미미한 것으로 나타났고, 특히, 양면 도금처리를 기준으로 에칭 조건, 피로톤 처리 조건, 민감화 처리 조건, 활성화 처리 조건을 각각 실험예3보다 낮게 처리함에 따라 접착력이 더욱 낮아진 것을 확인할 수 있다.
특히, 실험예4의 No.13 내지 No.18의 경우 접합력 평가를 위한 전면측에 10㎛을 도금하고, 후면측에 무전해도금 후 1㎛로 전해도금하여 수분의 배출을 차단한 경우이며, 접착력이 가장 낮을 것을 확인할 수 있다.
따라서, 캐리어 기판의 양면에 적절한 두께의 금속층을 형성하는 것이 박리력 향상에 도움이 되는 것을 확인할 수 있다.
한편, 캐리어 기판(100)에 금속층(110)을 형성하여 제작된 전사용 캐리어 기판(100)의 유통 기간을 고려할 때, 실험예4의 No.18의 경우에는 12일이 지난 후에도 접착력이 30gf/cm 로서, 수일이 지난 후 전사를 하더라도 접착력이 낮게 유지되어 전사하기에 적합한 것으로 확인할 수 있다.
실험예5
No. 에칭 프리딥처리 활성화처리 가속화처리 무전해조건 접합력
(gf/cm)
1 3mol,25℃
(1분)		 1분 30초 1분 양면* 220
2 3mol,25℃
(30초)		 1분 30초 1분 양면* 180
3 × × 30초 1분 양면* 70
4 × × 15초 30초 양면* 40
*양면*:무전해 도금 후 접합력 평가를 위해 전면측에 10㎛을 도금하고, 후면측에 무전해도금
상기 에칭 단계는 관능기 및 폴리머 표면 거칠기 부여 등 표면개질을 위한 단계이며, 알칼리금속수산화물, 지방족아민화합물, 계면활성제가 적절히 혼합된 조성물을 이용하여 에칭한다.
예를 들어, 알칼리금속 수산화물(NaOH 또는 KOH) 3mol 내지 10mol, 질소화합물(수산화암모늄, 염화암모늄, 황산암모늄, 탄산암모늄 또는 트리에틸암모늄염, 테트라에틸암모늄염, 트리메틸암모늄염, 테트라메틸암모늄염, 트리플루오르암모늄염, 테트라플루오르암모늄염 등) 50ml 내지 200ml 및 계면활성제(알킬술폰산나트륨, 알킬황산에스테르나트륨, 올레핀술폰산나트륨, 알킬벤젠술폰산염 등의 음이온 계면활성제, 양이온 계면활성제 또는 중성 계면활성제 등) 1g 내지 5g을 혼합하여 에칭을 할 수 있다.
상기 프리딥 처리 단계는 촉매 용액의 불안정성 방지 및 개질처리된 폴리머 표면 pH와 전하를 조절하는 단계이며, 비이온수 1리터당 200g 내지 400g의 염산 및 염화나트륨 또는 염화칼륨의 화합물을 이용하여 상온에서 1분 내지 5분 동안 처리할 수 있다.
상기 실험예5의 1, 2와 같이, 에칭과 프리딥 처리를 한 경우에는, 접합력이 높은 것을 알 수 있다.
상기 실험예5의 3, 4와 같이, 에칭과 프리딥 처리를 하지 않고, 활성화 처리와 가속화 처리를 한 후 도금을 하였다.
구체적으로, 상기 활성화 처리는 캐리어 기판의 표면 귀금속 입자를 흡착하고, 금속입자로 환원을 위한 단계로서, 산용액에 팔라듐 이온((Pd)Ⅱ이온) 150㎎/ℓ 내지 500㎎/ℓ, 염소 이온(Cl 이온) 100g/ℓ 내지 150g/ℓ, 주석 이온((Sn)Ⅱ이온) 10g/ℓ 내지 40g/ℓ을 혼합한 처리 용액으로 캐리어 기판의 양측 표면을 처리할 수 있다.
상기 산용액으로는, 염산, 황산, 질산, 바람직하게는, 활성화 처리액과 동일한 염산을 사용할 수 있다.
한편, 상기 팔라듐 이온((Pd)Ⅱ이온)이 150㎎/ℓ미만인 경우에는 무전해 금속이 석출될 수 있을 정도, 즉, 팔라듐 핵생성이 될 수 있을 정도의 최소량의 팔라듐이 석출이 되지 않거나, 극미량의 팔라듐이 국부적으로 석출되거나, 또는 팔라듐이 아예 석출이 될 수 없는 등의 문제점이 있을 수 있고, 500㎎/ℓ초과인 경우에는 균일하게 팔라듐이 석출되지 않거나, 석출된 팔라듐 입자가 커져 도금막이 불균일해질 수 있거나, 과대한 비용이 소요되는 문제점이 있다.
또한, 염소 이온(Cl 이온)이 100g/ℓ미만인 경우에는 팔라듐이나 주석이 용액에 녹지 않을 수 있는 문제점이 있고, 150g/ℓ초과인 경우에는 소재 자체에 데미지가 가해져 변형이 발생될 수 있는 문제점이 있다.
또한, 주석 이온((Sn)Ⅱ이온)이 10g/ℓ미만인 경우에는 주석이 석출되지 않거나 미량의 주석이 국부적으로 불균일하게 석출되어 이후 무전해 도금시 불균일 석출을 야기하는 문제점이 있을 수 있고, 40g/ℓ초과인 경우에는 제조 비용이 상승하는 문제점이 있을 수 있다.
상기 가속화 처리는 촉매처리 후 표면에 염의 형태로 있는 귀금속 촉매 성분을 금속입자 형태로 환원시키는 단계로서, 1리터당 50 내지 150ml의 불산염이 포함된 용액으로 상온에서 1분 내지 5분 동안 처리할 수 있다.
상술한 바와 같이, 활성화 처리와 가속화 처리를 한 후 도금을 한 경우에는, 접합력이 낮아 전사에 적합한 것을 알 수 있다.
본 발명은 첨부된 도면을 참조하여 바람직한 실시예를 중심으로 기술되었지만 당업자라면 이러한 기재로부터 본 발명의 범주를 벗어남이 없이 많은 다양하고 자명한 변형이 가능하다는 것은 명백하다. 따라서 본 발명의 범주는 이러한 많은 변형예들을 포함하도록 기술된 특허청구범위에 의해서 해석돼야 한다.
100:캐리어 기판
110:금속층
110A:금속회로패턴
200:폴리머 필름
210:접착층
PR:포토레지스트
300:연성회로기판

Claims (17)

  1. (a) 2g/L 내지 100g/L의 염화주석(SnCl2)과 1㎖ 내지 10㎖의 산용액으로 이뤄진 민감화 처리 용액으로 캐리어 기판의 양측 표면을 민감화 처리하는 단계; 및 (b) 0.01g/L 내지 5g/L의 염화팔라듐(PdCl2)과 5㎖/L 내지 150㎖/L의 산용액으로 이뤄진 활성화 처리 용액으로 상기 캐리어 기판의 양측 표면을 활성화 처리하는 단계;로 이뤄지거나, (a') 산용액에 팔라듐 이온((Pd)Ⅱ이온) 150㎎/ℓ 내지 500㎎/ℓ, 염소 이온(Cl 이온) 100g/ℓ 내지 150g/ℓ, 주석 이온((Sn)Ⅱ이온) 10g/ℓ 내지 40g/ℓ을 혼합한 처리 용액으로 캐리어 기판의 양측 표면을 처리하는 단계;로 이뤄진 단계;
    (c) 습식도금방식을 통해 상기 캐리어 기판의 양측면에 소정 두께의 금속층을 형성하는 단계; 및
    (d) 상기 캐리어 기판의 양측면 중 어느 일측면에 형성된 금속층을 폴리머 필름에 전사시키는 단계;를 포함하는 것을 특징으로 하는 회로기판의 제조방법.
  2. 제1항에 있어서,
    상기 (c) 단계에서,
    상기 금속층의 형성 두께는 적어도 50㎚인 것을 특징으로 하는 회로기판의 제조방법.
  3. 제1항에 있어서,
    상기 민감화 처리와 활성화 처리는 1초 내지 30초 동안 하는 것을 특징으로 하는 회로기판의 제조방법.
  4. 제1항에 있어서,
    상기 민감화 처리와 활성화 처리는 10초 내지 20초 동안 하는 것을 특징으로 하는 회로기판의 제조방법.
  5. 제1항에 있어서,
    상기 (c) 단계에서,
    상기 금속층은 금속 시드층을 포함하는 것을 특징으로 하는 회로기판의 제조방법.
  6. 제1항에 있어서,
    상기 (c) 단계에서,
    상기 금속층은 롤투롤 습식도금방식으로 형성하는 것을 특징으로 하는 회로기판의 제조방법.
  7. 제1항에 있어서,
    상기 (d) 단계는,
    (d1) 상기 폴리머 필름의 표면에 접착층을 형성하는 단계;
    (d2) 상기 캐리어 기판에 형성된 금속층을 상기 접착층에 접착하는 단계; 및
    (d3) 상기 접착층에 접착된 금속층으로부터 상기 캐리어 기판을 박리하는 단계;를 포함하는 것을 특징으로 하는 회로기판의 제조방법.
  8. 제7항에 있어서,
    상기 (d2) 단계는,
    상기 캐리어 기판에 형성된 금속층과 상기 접착층이 서로 마주하는 상태에서 한 쌍의 압착롤 사이로 통과시켜 접착하는 것을 특징으로 하는 회로기판의 제조방법.
  9. 제1항에 있어서,
    상기 (d) 단계 이후에,
    (e) 상기 폴리머 필름에 전사된 금속층에 패턴 형성 처리를 수행하여 금속회로패턴을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 회로기판의 제조방법.
  10. 제1항에 있어서,
    상기 (d) 단계 이전에,
    양측면에 각각 금속층을 형성된 한 쌍의 캐리어 기판을 준비하고,
    상기 (d) 단계에서,
    하나의 캐리어 기판에 형성된 금속층을 폴리머 필름의 일측면 상에 전사시킴과 동시에 다른 하나의 캐리어 기판에 형성된 금속층을 폴리머 필름의 타측면 상에 함께 전사시키는 것을 특징으로 하는 회로기판의 제조방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 캐리어 기판은, 열 경화성 수지, 열 가소성 수지, 폴리에스테르 수지, 폴리이미드 수지, 축중합체, PEN(Polyethylene naphthalate), PET(Polyethylene Terephtalate), PC(Polycarbonate), PI(polyimide) 또는 이들로부터 선택된 적어도 2 이상의 혼합물 중 적어도 하나로 이루어진 단일층 또는 복합층의 필름인 것을 특징으로 하는 회로기판의 제조방법.
  12. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 폴리머 필름은, 열 경화성 수지, 열 가소성 수지, 폴리에스테르 수지, 폴리이미드 수지, 축중합체, PEN(Polyethylene naphthalate), PET(Polyethylene Terephtalate), PC(Polycarbonate), PI(polyimide) 또는 이들로부터 선택된 적어도 2 이상의 혼합물 중 적어도 하나로 이루어진 단일층 또는 복합층의 필름인 것을 특징으로 하는 회로기판의 제조방법.
  13. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 금속층은, Cu, Ni, Co, Ti, Al, Cr, Mo 또는 이들의 합금으로 이루어진 것을 특징으로 하는 회로기판의 제조방법.
  14. 제1항에 있어서,
    상기 민감화 처리 용액에 혼합되는 산용액은 염산(HCl)인 것을 특징으로 하는 회로기판의 제조방법.
  15. 제1항에 있어서,
    상기 활성화 처리 용액에 혼합되는 산용액은 질산(HNO3)인 것을 특징으로 하는 회로기판의 제조방법.
  16. 제1항에 있어서,
    상기 (a) 단계 이전에,
    상기 캐리어 기판의 양측 표면에 UV처리를 하거나 상기 캐리어 기판을 소정 온도의 물에 침지하는 것을 특징으로 하는 회로기판의 제조방법.
  17. 제1항에 있어서,
    상기 회로기판은 연성 회로기판인 것을 특징으로 하는 회로기판의 제조방법.
KR1020140058488A 2014-05-15 2014-05-15 회로기판의 제조방법 KR101537258B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140058488A KR101537258B1 (ko) 2014-05-15 2014-05-15 회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140058488A KR101537258B1 (ko) 2014-05-15 2014-05-15 회로기판의 제조방법

Publications (1)

Publication Number Publication Date
KR101537258B1 true KR101537258B1 (ko) 2015-07-20

Family

ID=53874053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140058488A KR101537258B1 (ko) 2014-05-15 2014-05-15 회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101537258B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11019548B2 (en) 2017-11-24 2021-05-25 Samsung Electronics Co., Ltd. Electronic device and communication method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100274764B1 (ko) * 1991-11-29 2001-01-15 이사오 우치가사키 배선판의 제조법
KR20050078380A (ko) * 2004-01-29 2005-08-05 포맥스 주식회사 석재의 무전해도금방법
KR20070104786A (ko) * 2006-04-24 2007-10-29 성낙훈 감광재에 의한 무전해 도금방법과 그 방법에 의한무전해도금체
JP2009177022A (ja) * 2008-01-25 2009-08-06 Seiko Epson Corp めっき膜、めっき膜の製造方法、配線基板、配線基板の製造方法
KR20130096613A (ko) * 2012-02-22 2013-08-30 한국생산기술연구원 접착력 향상을 위한 폴리이미드 필름의 표면처리 방법 및 금속층을 갖는 폴리이미드 필름

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100274764B1 (ko) * 1991-11-29 2001-01-15 이사오 우치가사키 배선판의 제조법
KR20050078380A (ko) * 2004-01-29 2005-08-05 포맥스 주식회사 석재의 무전해도금방법
KR20070104786A (ko) * 2006-04-24 2007-10-29 성낙훈 감광재에 의한 무전해 도금방법과 그 방법에 의한무전해도금체
JP2009177022A (ja) * 2008-01-25 2009-08-06 Seiko Epson Corp めっき膜、めっき膜の製造方法、配線基板、配線基板の製造方法
KR20130096613A (ko) * 2012-02-22 2013-08-30 한국생산기술연구원 접착력 향상을 위한 폴리이미드 필름의 표면처리 방법 및 금속층을 갖는 폴리이미드 필름

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11019548B2 (en) 2017-11-24 2021-05-25 Samsung Electronics Co., Ltd. Electronic device and communication method thereof
US11218938B2 (en) 2017-11-24 2022-01-04 Samsung Electronics Co., Ltd. Electronic device and communication method thereof

Similar Documents

Publication Publication Date Title
JP4481854B2 (ja) ウィンドウを備えたボールグリッドアレイ基板およびその製造方法
KR100632577B1 (ko) 인쇄회로기판의 전해 금도금 방법
TWI664323B (zh) 形成金屬層之方法及製造具有該金屬層之基板之方法
JP2007237807A (ja) 車両用窓ガラス及びその製造方法
KR101468074B1 (ko) 직접 도금에 의한 도전성 박막소재 및 이의 제조방법
JP2003145674A (ja) 樹脂複合材料の形成方法
JP4865381B2 (ja) フィルム金属積層体、その製造方法、前記フィルム金属積層体を用いた回路基板、および前記回路基板の製造方法
JP3655915B2 (ja) 導電性シートおよびそれを含む製品
JP3661763B2 (ja) プリント配線板用表面処理銅箔の製造方法
JP2008109111A (ja) 対樹脂接着層及びこれを用いた積層体の製造方法
KR100958994B1 (ko) 접착층 형성액, 그 액을 이용한 동과 수지의 접착층의제조방법 및 그 적층체
KR101537258B1 (ko) 회로기판의 제조방법
KR101517553B1 (ko) 회로기판의 제조방법
KR20130096613A (ko) 접착력 향상을 위한 폴리이미드 필름의 표면처리 방법 및 금속층을 갖는 폴리이미드 필름
JP5522617B2 (ja) 接着層形成液及び接着層形成方法
JP2006104504A (ja) ポリイミド樹脂材の無電解めっき前処理方法および表面金属化方法、並びにフレキシブルプリント配線板およびその製造方法
KR101681663B1 (ko) 전도성 패턴 적층체 및 이의 제조방법
JP2007214338A (ja) 片面ポリイミド配線基板の製造方法
KR101555014B1 (ko) 미세배선용 인쇄회로기판 및 이의 제조방법
JP4572363B2 (ja) 銅と配線基板用樹脂との接着層形成液及びその液を用いた銅と配線基板用樹脂との接着層の製造方法
KR102275538B1 (ko) Fpcb 보강용 sus 플레이트 표면처리 방법
KR101465083B1 (ko) 회로기판의 제조방법
JP2004349693A (ja) 銅表面の対樹脂接着層
JP4332795B2 (ja) 無電解めっき方法
WO2012169074A1 (ja) 金属膜形成方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190625

Year of fee payment: 5