CN1784118A - 包括嵌入电容器的印刷电路板及其制造方法 - Google Patents

包括嵌入电容器的印刷电路板及其制造方法 Download PDF

Info

Publication number
CN1784118A
CN1784118A CNA2005100601856A CN200510060185A CN1784118A CN 1784118 A CN1784118 A CN 1784118A CN A2005100601856 A CNA2005100601856 A CN A2005100601856A CN 200510060185 A CN200510060185 A CN 200510060185A CN 1784118 A CN1784118 A CN 1784118A
Authority
CN
China
Prior art keywords
electrode layer
lower electrode
layer
circuitous pattern
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100601856A
Other languages
English (en)
Other versions
CN100551204C (zh
Inventor
洪种国
柳彰燮
全皓植
李硕揆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN1784118A publication Critical patent/CN1784118A/zh
Application granted granted Critical
Publication of CN100551204C publication Critical patent/CN100551204C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0551—Exposure mask directly printed on the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Materials For Photolithography (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

公开了包括嵌入电容器的PCB及其制造方法，其中在嵌入电容器的下电极层形成之后形成介质层和上电极层，由此在具有在其上形成的下电极层的电路层上设置微电路图形。

Description

包括嵌入电容器的印刷电路板及其制造方法
技术领域
本发明总体上涉及包括嵌入电容器的印刷电路板(PCB)及其制造方法，更具体涉及包括嵌入电容器的PCB及制造PCB的方法，其中在形成嵌入电容器的下电极层之后形成介质层和上电极层，由此在具有在其上形成的下电极层的电路层上设置微电路图形。
背景技术
最近，电子技术朝将电阻器、电容器、集成电路(IC)等内置到衬底中的方向发展，以便根据电子工业的发展满足电子产品的微型化和尖端功能的需要。
典型地，通常在大多数PCB上安装分立芯片电阻器或分立芯片电容器，但是最近正研制其中电阻器或电容器被内置的PCB。
内置的PCB具有其中电容器被安装在PCB的外部上或嵌入PCB的内部的结构，以及如果电容器与PCB集成，以用作与PCB尺寸无关的PCB的一个部件，那么该电容器被称作“内置(掩埋)电容器”，以及所得的PCB被称作“包括嵌入电容器的印刷电路板”。
图1a至1n是说明制造包括嵌入电容器的PCB的常规工序的剖面图，以及图2是通过图1a至1n的工序制造的包括嵌入电容器的PCB下电极层的平面图。
如图1a所示，准备其中在绝缘层11上形成第一铜箔层12的敷铜箔叠片。
如图1b所示，在第一铜箔层12上形成光敏介质材料13。
如图1c所示，在光敏介质材料13上层叠第二铜箔层14。
如图1d所示，在第二铜箔层14上层叠光敏薄膜20a。
如图1e所示，其上形成了预定电容器图形的光掩模30a被紧密地粘附到光敏膜20a，随后用紫外线40a照射。在此阶段，紫外线40a透过光掩模30a的未印刷部分31a，以在光掩模30a的下面形成光敏膜20a的硬化部分21a。紫外线40a没有透过光掩模30a的黑色印刷(blackprinted)部分32a，由此在光掩模30a的下面剩下光敏膜20a的未硬化部分22a。
如图1f所示，在光掩模30a被除去之后，进行显影工序，以除去光敏膜20a的未硬化部分22a，而仅仅剩下光敏膜20a的硬化部分21a。
如图1g所示，使用光敏膜20a的硬化部分21a作为抗蚀剂刻蚀第二铜箔层14，由此在其上形成嵌入电容器的上电极层14a。
如图1h所示，在光敏膜20a的硬化部分21a被除去之后，使用上电极层14a作为掩模，在光敏介质材料13上照射紫外线40b。在此阶段，其上未形成上电极层14a的部分光敏介质材料13吸收紫外线40b，以形成在使用特殊溶剂(例如，GBL(γ-丁内酯))的显影工序过程中能够被分解的反应部分13b。其上形成上电极层14a的光敏介质材料13的其他部分不吸收紫外线40b，产生未反应部分13a的存在。
如图1i所示，进行显影工序，以除去由于紫外线反应的光敏介质材料13的部分13b，由此在光敏介质材料13上形成嵌入电容器的介质层13a。
如图1j所示，在第一铜箔层12、介质层13a和上电极层14a上形成光敏树脂20b。
如图1k所示，其上形成了预定电路图形的光掩模30b被紧密地粘附到光敏树脂20b，然后用紫外线40c照射。在此阶段，紫外线40c透过光掩模30b的未印刷部分31b，以在光掩模30b的下面形成光敏树脂20b的硬化部分21b。紫外线40c不透过光掩模30b的黑色印刷部分32b，因此在光掩模30b的下面剩下光敏树脂20b的未硬化部分22b。
如图11所示，在光掩模30b被除去之后，进行显影工序，以除去光敏树脂20b的未硬化部分22b，同时仅仅剩下光敏树脂20b的硬化部分21b。
如图1m所示，使用光敏树脂20b的硬化部分21b作为抗蚀剂，刻蚀第一铜箔层12，由此在其上形成嵌入电容器的下电极层12a和电路图形12b。
如图1n所示，光敏树脂20b的硬化部分21b被除去。在层叠了绝缘层之后，执行电路图形形成、抗焊剂形成、镍/金电镀和外部结构形成工序，由此产生包括嵌入电容器的PCB10。
在美国专利号6,349,456中示意地公开了制造包括嵌入电容器的PCB10的常规工序。
其间，最近，根据高频系统需要的频率增加要求安装在PCB上的无源元件如电容器的自共振频率(SRF)增加。而且，在用于稳定电源的去耦电容器中，必须减小高频时的阻抗。
为了增加电容器的SRF和减小高频时的阻抗，能够减小电容器中的寄生电感的嵌入电容器的需要在增长。在PCB设计中，由于电路图形的集成度连续地增加，因此电路图形必须被制得精细。
但是，在包括嵌入电容器的常规PCB10中，如图1k所示，在曝光工序过程中，在光掩模30b和光敏树脂20b之间发生表面水平面变化，在光掩模30b的黑色印刷部分32b的拐角处引起紫外线40c的衍射。由此，如图11所示，常规PCB对于光敏树脂20b的图形宽度具有不合需要下限。
因此，如图2所示，不希望地，表示电路图形12b的宽度和电路图形12b之间的间距的L/S(线/间距)值具有75μm/75μm的极限值，电路图形12b形成在其上形成下电极层12a的层上。
此外，如图1j所示，在包括嵌入电容器的常规PCB10中，在介质层13a的壁上必须涂敷光敏树脂20b，以便在刻蚀第一铜箔层，形成下电极层12a和电路图形12b的工序过程中保护介质层13a。由此，如图1n所示，部分下电极层12a从上电极层14a和介质层13a突出。
在高频环境中下电极层12a的突起起导体作用，引起寄生电感，导致电子产品的电性能变差。
发明内容
因此，本发明着眼于现有技术中发生的上述缺点，以及本发明的目的是提供一种包括嵌入电容器的PCB及其制造方法，其中在具有在其上形成的下电极的电路层上能够形成微电路图形。
本发明的另一目的是提供一种包括嵌入电容器的PCB及其制造方法，其中不形成下电极层的不必要部分，由此防止寄生电感的产生。
可以通过提供一种包括嵌入电容器的PCB完成上述目的，该PCB包括绝缘层；形成在绝缘层上的下电极层；在绝缘层的下电极层周围形成的电路图形；封装在下电极层和电路图形之间，以在下电极层和电路图形之间提供绝缘体的绝缘树脂；形成在下电极层上的介质层；以及形成在介质层上的上电极层。
此外，本发明提供一种制造包括嵌入电容器的PCB的方法。该方法包括(A)在绝缘层上形成下电极层和在下电极层周围形成电路图形；(B)在下电极层和电路图形上形成光敏介质材料，以及在光敏介质材料上层叠铜箔层；(C)通过光刻工艺刻蚀铜箔层，以便在对应于下电极层的位置中的部分铜箔层上形成上电极层；以及(D)使用上电极层作为掩模曝光和显影光敏介质材料，以便在光敏介质材料上形成介质层。
优选，该方法还包括(E)在下电极层和电路图形之间封装绝缘树脂以在步骤(A)之后修平包含下电极层和电路图形的层的表面。
附图说明
从下面结合附图的详细说明将更清楚地理解本发明的上述及其他目的、特点以及其他优点，其中：
图1a至1n是说明制造包括嵌入电容器的PCB的常规工序的剖面图；
图2是通过图1a至1n的工序制造的包括嵌入电容器的PCB的下电极层的平面图；
图3是根据本发明的第一实施例包括嵌入电容器的PCB的剖面图；
图4a至4o是说明根据本发明的第一实施例制造包括嵌入电容器的PCB的工序；
图5是通过图4a至4o的工序制造的包括嵌入电容器的PCB的下电极层的平面图；
图6a至6q是说明根据本发明的第二实施例制造包括嵌入电容器的PCB的工序；以及
图7a至7o是说明根据本发明的第三实施例制造包括嵌入电容器的PCB的工序。
具体实施方式
下面，将参考附图详细描述根据本发明的包括嵌入电容器的PCB及其制造方法。在本发明的附图中，仅仅PCB的一侧被处理，但是实际上PCB的两侧都被处理。
图3是根据本发明的第一实施例包括嵌入电容器的PCB的剖面图。
如图3所示，PCB 100包括根据本发明的嵌入电容器，包括绝缘层111、形成在绝缘层111上的下电极层112a和电路图形112b、形成在下电极层112a上的介质层113a、形成在介质层113a上的上电极层114a以及下电极层112a和电路图形112b之间封装的绝缘树脂115。
在电路层之间插入绝缘层111，以使电路层互相绝缘。优选，它由增强材料如纸、玻璃纤维或玻璃非织物和热固性树脂如环氧树脂、聚酰亚胺或双马来酰亚胺三嗪(BT)树脂制成。
下电极层112a形成在绝缘层111上并用作嵌入电容器的电极。在本实施例中，优选在绝缘层111上形成的铜箔层或镀铜层经受光刻工序，以形成下电极层112a。
电路图形112b形成在绝缘层111上的下电极层112a周围并用作用于PCB 100的电信号的路径。在本实施例中，优选在绝缘层111上形成的铜箔层或镀铜层经受光刻工序，以形成与下电极层112一致的电路图形112b。
介质层113a形成在下电极层112a且由具有高介电常数的材料制成，以为电容器提供高电容量。在本实施例中，优选介质层113a由与紫外线起反应的光敏介质材料制成。
上电极层114a形成在介质层113a上且与下电极层112a一样用作嵌入电容器的电极。在本实施例中，优选在介质层上形成的铜箔层或镀铜层经历光刻工序，以形成上电极层114a。
在下电极层112a和电路图形112b之间封装绝缘层115，以使下电极层112a和电路图形112b互相绝缘。此外，在下电极层112a和电路图形112b之间封装绝缘树脂115，以修平所得层的表面，由此有助于在下电极层112a和电路图形112b上均匀的涂敷光敏介质材料。
图4a至4o是说明根据本发明的第一实施例制造包括嵌入电容器的PCB工序的剖面图，其中采用减法(subtractive)工序形成电路图形。此外，图5是包括通过图4a至4o的工序制造的嵌入电容器的PCB的下电极层的平面图；
如图4a所示，准备其中在绝缘层111上形成第一铜箔层112的衬底。在该图中，图示了其中在衬底的一侧上形成铜箔层的结构，但是根据目的或应用可以使用其中在内层上形成预定电路图形和通孔的多层衬底。
如图4b所示，在第一铜箔层112上形成光敏膜120a(例如，干膜)。
如图4c所示，其上形成预定电路图形的光掩模130a被紧密地粘附到光敏膜120a，随后用紫外线140a照射。在此阶段，紫外线140a透过光掩模130a的未印刷部分131a，在光掩模130a的下面形成光敏膜120a的硬化部分121a。紫外线140a没有透过光掩模1130a的黑色印刷部分132a，由此在光掩模1130a的下面剩下光敏膜120a的未硬化部分122a。
如图4d所示，在光掩模130a被除去之后，进行显影工序，以除去光敏膜120a的未硬化部分122a，而仅仅剩下光敏膜120a的硬化部分121a。
如图4e所示，使用光敏膜120a的硬化部分121a作为抗蚀剂，刻蚀第一铜箔层112，由此在其上形成嵌入电容器的下电极层112a和电路图形112b。
如图4f所示，除去光敏膜120a的硬化部分121a。
如图4g所示，在下电极层112a和电路图形112b之间封装绝缘树脂115，由此修平所得层的表面。如果部分绝缘树脂115比下电极层112a或电路图形112b突出更高，那么使用抛光轮除去绝缘树脂115的突起，由此修平包含下电极层112a和电路图形112b的所得层的表面。
如图4h所示，在下电极层112a、电路图形112b和绝缘树脂115上涂敷光敏介质材料113。
在另一实施例中，如果光敏介质材料113具有良好的流动性，那么由于可以在图4h中的下电极层112a和电路图形112b之间封装光敏介质材料113，因此可以省略图4g所示的绝缘树脂115的封装。
如图4i所示，在光敏介质材料113上层叠第二铜箔层114。
如图4j所示，在第二铜箔层114上形成光敏膜120b。
如图4k所示，其上形成预定电路图形的光掩模130b被紧密地粘附到光敏膜120b，随后用紫外线140b照射。在此阶段，紫外线140b透过光掩模130b的未印刷部分131b，在光掩模130b的下面形成光敏膜120b的硬化部分121b。紫外线140b没有透过光掩模130b的黑色印刷部分132b，由此在光掩模1130b的下面剩下光敏膜120b的未硬化部分122b。
如图41所示，在光掩模130b被除去之后，进行显影工序，以除去光敏膜120b的未硬化部分122b，而仅仅剩下光敏膜120b的硬化部分121b。
如图4m所示，使用光敏膜120b的硬化部分121b作为抗蚀剂刻蚀第二铜箔层114，由此在其上形成嵌入电容器的上电极层1114a。
如图4n所示，在光敏膜120b的硬化部分121b被除去之后，使用上电极层1140a作为掩模在光敏介质材料113上照射紫外线140c。在此阶段，其上未形成上电极层114a的部分光敏介质材料113吸收紫外线140c，以形成在使用特殊溶剂(例如，GBL(γ-丁内酯))的显影工序过程中能够被分解的反应部分113b。其上形成上电极层114a的光敏介质材料113的其他部分不吸收紫外线140c，导致未反应部分1113a的形成。
如图4o所示，进行显影工序，以除去由于紫外线反应的光敏介质材料113的部分113b，由此在光敏介质材料113上形成嵌入电容器的介质层113a。
接着，执行绝缘层层叠、电路图形形成、抗焊剂形成、镍/金电镀和外部结构形成工序，由此产生包括嵌入电容器的PCB100。
如上所述，在根据本发明的第一实施例包括嵌入电容器的PCB100中，由于在下电极层112a形成之后形成介质层113a和上电极层114a，因此由下电极层112a、介质层113a和上电极层114a构成的嵌入电容器具有如图4o所示的平坦的壁。换句话说，下电极层112a没有从介质层113a和上电极层114a突出。
此外，在根据本发明的第一实施例包括嵌入电容器的PCB100中，由于在第一铜箔层112上形成下电极层112a和电路图形112b之后形成介质层113a和上电极层114a，因此在图4c的步骤紫外线140a的衍射是无关紧要的。
由此，如图5所示，根据本发明的第一实施例包括嵌入电容器的PCB100具有20μm/20μm的L/S(线/间距)值，L/S(线/间距)值表示根据下电极层112a形成的电路图形112b的宽度和电路图形112b之间的间距。在形成典型PCB的电路图形的工序中上述值是极限值。
图6a至6q是说明根据本发明的第二实施例制造包括嵌入电容器的PCB的工序，其中采用半加法(additive)工序形成电路图形。
如图6a所示，由增强材料和热固性树脂构成的绝缘层211被制备作为衬底。在该图中，图示了用作衬底的绝缘层211，但是根据目的或应用可以使用其中在内层上形成预定电路图形212b和通孔以及然后在其上层叠绝缘层的多层衬底。
如图6b所示，在绝缘层211上形成非电镀镀铜层212-1。
例如，可以通过催化剂(catalyst)淀积工艺形成非电镀镀铜层212-1，催化剂(catalyst)淀积工艺包括脱脂、软刻蚀、预催化剂处理、催化剂处理、加速、非电镀镀铜和抗氧化步骤。
另外，可以通过溅射工序形成非电镀镀铜层212-1，其中气体离子颗粒(例如通过等离子体等产生的Ar+)与铜靶碰撞在绝缘层211上形成非电镀镀铜层212-1。
如图6c所示，在非电镀镀铜层212-1上涂敷光敏膜220a。
如图6d所示，其上形成了预定电路图形的光掩模230a被紧密地粘附到光敏膜220a，随后用紫外线240a照射。在此阶段，紫外线240a透过光掩模230a的未印刷部分231a，在光掩模230a的下面形成光敏膜220a的硬化部分221a。紫外线240a没有透过光掩模1230a的黑色印刷部分232a，因此在光掩模230a的下面剩下光敏膜220a的未硬化部分222a。
如图6e所示，在光掩模230a被除去之后，进行显影工序，以除去光敏膜220a的未硬化部分222a，而仅仅剩下光敏膜220a的硬化部分221a。
如图6f所示，使用光敏膜220a的硬化部分221a作为电镀抗蚀剂进行电解铜电镀工序，由此在非电镀镀铜层212-1上形成电解铜电镀层212a-2，212b-2。
在此阶段，衬底被浸于镀铜槽中，然后使用DC整流器(直流整流器)进行电解铜电镀工序，以便形成电解铜电镀层212a-2，212b-2。优选通过一种方法进行电解铜电镀工序，在该方法中基于待用铜电镀的衬底的计算面积由DC整流器施加合适量的电流至衬底，由此在衬底上淀积铜。
电解铜电镀工序是有利的，其中电解铜电镀层具有优于非电镀镀铜层的物理性能，以及它容易形成厚的镀铜层。
用于铜电镀的分开引入(Separate incoming)线可以用来形成电解铜电镀层212a-2，212b-2。但是，在本发明中，优选使用非电镀镀铜层212-1作为用于形成电解铜电镀层212a-2，212b-2的输入线。
如图6g所示，光敏膜220a的硬化部分221a被除去。
如图6h所示，执行快速刻蚀工序，以便除去其上不形成电解铜电镀层212a-2，212b-2的非电镀镀铜层212-1。由此，在非电镀镀铜层212a-1，212b-1和电解铜电镀层212a-2，212b-2上形成嵌入电容器的下电极212a和电路图形212b。
如图6i所示，在下电极层212a和电路图形212b之间封装绝缘树脂215，由此修平所得层的表面。如果部分绝缘树脂215比下电极层212a或电路图形212b突出更高，那么使用抛光轮除去绝缘树脂215的突起，由此修平包含下电极层212a和电路图形212b的所得层的表面。
如图6j所示，在下电极层212a、电路图形212b和绝缘树脂215上涂敷光敏介质材料213。
与第一实施例一样，如果光敏介质材料213具有良好的流动性，那么由于在图6j中的下电极层212a和电路图形212b之间可以封装光敏介质材料213，因此可以省略图6i所示的绝缘树脂215的封装。
如图6k所示，在光敏介质材料213上层叠铜箔层214。
如图61所示，在铜箔层214上涂敷光敏膜220b。
如图6m所示，其上形成了预定电容器图形的光掩模230b被紧密地粘附到光敏膜220b，随后用紫外线240b照射。在此阶段，紫外线240b透过光掩模230b的未印刷部分231b，在光掩模230b的下面形成光敏膜220b的硬化部分221b。紫外线240b没有透过光掩模1230b的黑色印刷部分232b，由此在光掩模230b的下面剩下光敏膜220b的未硬化部分222b。
如图6n所示，在光掩模230b被除去之后，进行显影工序，以除去光敏膜220b的未硬化部分222b，而仅仅剩下光敏膜220b的硬化部分221b。
如图6o所示，使用光敏膜220b的硬化部分221b作为抗蚀剂，刻蚀第二铜箔层214，由此在其上形成嵌入电容器的上电极层1214a。
如图6p所示，在光敏膜220b的硬化部分221b被除去之后，使用上电极层1140a作为掩模，在光敏介质材料213上照射紫外线240c。在此阶段，其上未形成上电极层214a的部分光敏介质材料213吸收紫外线240c，以形成在使用特殊溶剂(例如，GBL(γ-丁内酯))的显影工序过程中能够被分解的反应部分213b。其上形成上电极层214a的光敏介质材料213的其他部分不吸收紫外线240c，导致未反应部分1213a的形成。
如图6q所示，进行显影工序，以除去通过紫外线硬化的光敏介质材料213的部分213b，由此在光敏介质材料213上形成嵌入电容器的介质层213a。
接着，执行绝缘层层叠、电路图形形成、抗焊剂形成、镍/金电镀和外部结构形成工序，由此产生包括嵌入电容器的PCB200。
与第一实施例一样，在根据本发明的第二实施例包括嵌入电容器的PCB200中，由于在下电极层212a形成之后形成介质层213a和上电极层214a，因此可以在非电镀镀铜层212b-1和电解铜电镀层212b-2上形成微电路图形212b，而下电极层212a不从介质层213a和上电极层214a突出。
图7a至7o是说明根据本发明的第三实施例制造包括嵌入电容器的PCB的工序，其中采用全加法(full additive)工序形成电路图形。
如图7a所示，由增强材料和热固性树脂构成的绝缘层311被制备作为衬底。在该图中，图示了用作衬底的绝缘层311，但是根据目的或应用可以使用其中在内层形成预定电路图形212b和通孔然后在其上层叠绝缘层的多层衬底。
如图7b所示，在绝缘层311上涂敷光敏膜320a。
如图7c所示，其上形成了预定电路图形的光掩模330a被紧密地粘附到光敏膜320a，接着用紫外线340a照射。在此阶段，紫外线340a透过光掩模330a的未印刷部分331a，在光掩模330a的下面形成光敏膜320a的硬化部分321a。紫外线340a没有透过光掩模1330a的黑色印刷部分332a，由此在光掩模330a的下面剩下光敏膜320a的未硬化部分322a。
如图7d所示，在光掩模330a被除去之后，进行显影工序，以除去光敏膜320a的未硬化部分322a，而仅仅剩下光敏膜320a的硬化部分321a。
如图7e所示，使用光敏膜320a的硬化部分321a作为电镀抗蚀剂进行非电镀镀铜工序，由此在绝缘层311上形成嵌入电容器的下电极层312a和电路图形312b。
在这方面，可以通过催化剂淀积和溅射工序实现非电镀镀铜层的形成。
如图7f所示，光敏膜320a的硬化部分321a被除去。
如图7g所示，在下电极层312a和电路图形312b之间封装绝缘树脂315，由此修平所得层的表面。如果部分绝缘树脂315比下电极层312a或电路图形312b突出更高，那么使用抛光轮除去绝缘树脂315的突起，由此修平包含下电极层312a和电路图形312b的所得层的表面。
如图7h所示，在下电极层312a、电路图形312b和绝缘树脂315上涂敷光敏介质材料313。
如上述第一和第二实施例，如果光敏介质材料313具有良好的流动性，那么由于在图7h中的下电极层312a和电路图形312b之间可以封装光敏介质材料313，因此可以省略图7g所示的绝缘树脂315的封装。
如图7i所示，在光敏介质材料313上层叠第二铜箔层314。
如图7j所示，在铜箔层314上涂敷光敏膜320b。
如图7k所示，其上形成了预定电容器图形的光掩模330b被紧密地粘附到光敏膜320b，随后用紫外线340b照射。在此阶段，紫外线340b透过光掩模330b的未印刷部分331b，在光掩模330b的下面形成光敏膜320b的硬化部分321b。紫外线340b没有透过光掩模1330b的黑色印刷部分332b，由此在光掩模330b的下面剩下光敏膜320b的未硬化部分322b。
如图71所示，在光掩模330b被除去之后，进行显影工序，以除去光敏膜320b的未硬化部分322b，而仅仅剩下光敏膜320b的硬化部分321b。
如图7m所示，使用光敏膜320b的硬化部分321b作为抗蚀剂刻蚀第二铜箔层314，由此在其上形成嵌入电容器的上电极层314a。
如图7n所示，在光敏膜320b的硬化部分321b被除去之后，使用上电极层1140a作为掩模，在光敏介质材料313上照射紫外线340c。在此阶段，其上未形成上电极层314a的部分光敏介质材料313吸收紫外线340c，形成在使用特殊溶剂的显影工序过程中能够被分解的反应部分313b。其上形成上电极层314a的光敏介质材料313的其他部分不吸收紫外线340c，导致未反应部分1313a的形成。
如图7o所示，进行显影工序以除去光敏介质材料313的部分313b，由于紫外线反应，由此在光敏介质材料313上形成嵌入电容器的介质层313a。
接着，执行绝缘层层叠、电路图形形成、抗焊剂形成、镍/金电镀和外部结构形成工序，由此产生包括嵌入电容器的PCB300。
与上述第一和第二实施例一样，在包括根据本发明的第三实施例的嵌入电容器的PCB300中，由于在下电极层312a形成之后形成介质层313a和上电极层314a，因此可以在非电镀镀铜层312b-1和电解铜电镀层312b-2上形成微电路图形312b，而下电极层312a不会从介质层313a和上电极层314a突出。
本发明已经用说明性方法进行了描述，且应当理解使用的术语是用于描述性而不是限制性。按照上述教导本发明的许多改进和变化是可能的。因此，应当理解在附加的权利要求的范围内，除了被具体地描述之外本发明可以被实践。
如上所述，根据本发明的包括嵌入电容器的PCB及其制造方法是有利的，其中由于在下电极层和电路图形形成之后形成介质层和上电极层，与下电极层结合形成的电路图形被制得精细。
另一个优点是由于在下电极层和电路图形形成之后形成介质层和上电极层，因此部分下电极层不会从介质层和上电极层突出，由此防止寄生电感的出现。
再一个优点是由于未形成下电极层的不必要部分，因此可以减小下电极层的尺寸和整个嵌入电容器的尺寸。
又一个优点是由于提供微电路图形和较小的嵌入电容器，因此根据本发明的包括嵌入电容器的PCB及其制造方法可以应用于高度集成和小型化的电子产品。

Claims (6)

1.一种包括嵌入电容器的印刷电路板，包括：
绝缘层；
形成在绝缘层上的下电极层；
在绝缘层的下电极层周围形成的电路图形；
封装在下电极层和电路图形之间以在下电极层和电路图形之间提供的绝缘体的绝缘树脂；
形成在下电极层上的介质层；以及
形成在介质层上的上电极层。
2.根据权利要求1所述的印刷电路板，其中由下电极层、介质层和上电极层构成的嵌入电容器具有平坦的壁。
3.根据权利要求1所述的印刷电路板，其中介质层由光敏介质材料制成。
4.一种包括嵌入电容器的印刷电路板的制造方法，包括：
(A)在绝缘层上和下电极层周围的电路图形上形成下电极层；
(B)在下电极层和电路图形上形成光敏介质材料，以及在光敏介质材料上层叠铜箔层；
(C)通过光刻工艺刻蚀铜箔层，以便在对应于下电极层的位置的部分铜箔层上形成上电极层；以及
(D)使用上电极层作为掩模，曝光和显影光敏介质材料，以便在光敏介质材料上形成介质层。
5.根据权利要求4所述的方法，还包括(E)在下电极层和电路图形之间封装绝缘树脂，以在步骤(A)之后修平包含下电极层和电路图形的层的表面。
6.根据权利要求4所述的方法，其中在步骤(A)通过减法、半加法和全减法工艺形成下电极层和电路图形。
CNB2005100601856A 2004-12-01 2005-04-01 包括嵌入电容器的印刷电路板及其制造方法 Expired - Fee Related CN100551204C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040099898A KR100645625B1 (ko) 2004-12-01 2004-12-01 커패시터 내장형 인쇄회로기판 및 그 제조방법
KR1020040099898 2004-12-01

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN200910165081XA Division CN101636042B (zh) 2004-12-01 2005-04-01 包括嵌入电容器的印刷电路板及其制造方法

Publications (2)

Publication Number Publication Date
CN1784118A true CN1784118A (zh) 2006-06-07
CN100551204C CN100551204C (zh) 2009-10-14

Family

ID=36567775

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2005100601856A Expired - Fee Related CN100551204C (zh) 2004-12-01 2005-04-01 包括嵌入电容器的印刷电路板及其制造方法
CN200910165081XA Expired - Fee Related CN101636042B (zh) 2004-12-01 2005-04-01 包括嵌入电容器的印刷电路板及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN200910165081XA Expired - Fee Related CN101636042B (zh) 2004-12-01 2005-04-01 包括嵌入电容器的印刷电路板及其制造方法

Country Status (4)

Country Link
US (1) US20060115770A1 (zh)
JP (1) JP2006156934A (zh)
KR (1) KR100645625B1 (zh)
CN (2) CN100551204C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101170869B (zh) * 2006-10-27 2011-11-23 三星电机株式会社 埋置电容器的印刷电路板及其制造方法
CN101563963B (zh) * 2006-12-13 2013-07-10 英特尔公司 包括与无源嵌入式结构的顶部导电层的桥接互连的微电子器件及其制造方法
CN103796414A (zh) * 2012-10-29 2014-05-14 三星电机株式会社 印制电路板及印制电路板的制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100716810B1 (ko) * 2005-03-18 2007-05-09 삼성전기주식회사 블라인드 비아홀을 구비한 커패시터 내장형 인쇄회로기판및 그 제조 방법
KR100861618B1 (ko) 2007-03-02 2008-10-07 삼성전기주식회사 내장형 캐패시터의 공차 향상을 위한 인쇄회로기판 및 그제조방법
KR100881695B1 (ko) * 2007-08-17 2009-02-06 삼성전기주식회사 캐패시터 내장형 인쇄회로기판 및 그 제조 방법
US8227320B2 (en) * 2007-10-10 2012-07-24 Kovio, Inc. High reliability surveillance and/or identification tag/devices and methods of making and using the same
KR100966638B1 (ko) * 2008-03-25 2010-06-29 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조방법
KR102412346B1 (ko) * 2015-01-07 2022-06-22 성낙훈 미세회로 기판과 그 제조방법

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5844789A (ja) * 1981-09-10 1983-03-15 株式会社アサヒ化学研究所 プリント配線板に誘電体を形成する方法
JPH02216895A (ja) * 1989-02-17 1990-08-29 Nippon Oil & Fats Co Ltd コンデンサ内蔵型半導体磁器基板
JP3282374B2 (ja) * 1994-06-08 2002-05-13 住友金属工業株式会社 多層配線基板における酸化タンタル内蔵コンデンサの作製方法
CN1204450A (zh) * 1995-12-11 1999-01-06 联合讯号公司 制造印刷电路板用的焊接掩膜
US6106907A (en) * 1996-06-25 2000-08-22 Canon Kabushiki Kaisha Electrode plate, liquid crystal device and production thereof
JPH11177244A (ja) * 1997-12-08 1999-07-02 Sony Corp 配線板の製造方法
US6349456B1 (en) * 1998-12-31 2002-02-26 Motorola, Inc. Method of manufacturing photodefined integral capacitor with self-aligned dielectric and electrodes
JP4122612B2 (ja) * 1999-01-06 2008-07-23 株式会社村田製作所 低温焼成セラミック回路基板
JP2000232260A (ja) * 1999-02-09 2000-08-22 Ngk Spark Plug Co Ltd 配線基板、スティフナ及びこれらの製造方法
CN1176567C (zh) * 1999-03-03 2004-11-17 株式会社大和工业 制造多层布线板的方法
EP1139705B1 (en) * 1999-09-02 2006-11-22 Ibiden Co., Ltd. Printed wiring board and method of producing the same
US6407929B1 (en) * 2000-06-29 2002-06-18 Intel Corporation Electronic package having embedded capacitors and method of fabrication therefor
CN102523677B (zh) * 2001-03-14 2015-04-22 Ibiden股份有限公司 多层印刷电路板
JP2002359359A (ja) * 2001-03-26 2002-12-13 Seiko Epson Corp 強誘電体メモリ及びその製造方法
JP3786028B2 (ja) * 2002-02-19 2006-06-14 日本ビクター株式会社 コンデンサ素子を有するプリント基板の製造方法
US6818469B2 (en) * 2002-05-27 2004-11-16 Nec Corporation Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same
JP4045127B2 (ja) * 2002-05-28 2008-02-13 京セラ株式会社 セラミック基板
JP3881286B2 (ja) * 2002-05-31 2007-02-14 横浜抵抗器株式会社 プリント配線基板およびその製造方法
JP4323137B2 (ja) * 2002-06-03 2009-09-02 新光電気工業株式会社 基板埋め込み用キャパシタ、基板埋め込み用キャパシタを埋め込んだ回路基板及び基板埋め込み用キャパシタの製造方法
JP3910493B2 (ja) * 2002-06-14 2007-04-25 新光電気工業株式会社 半導体装置及びその製造方法
WO2004054337A1 (ja) * 2002-12-09 2004-06-24 Noda Screen Co., Ltd. プリント配線基板の製造方法
KR100455891B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
US6760208B1 (en) * 2002-12-30 2004-07-06 Motorola, Inc. Distributive capacitor for high density applications
TWI226101B (en) * 2003-06-19 2005-01-01 Advanced Semiconductor Eng Build-up manufacturing process of IC substrate with embedded parallel capacitor
US7056800B2 (en) * 2003-12-15 2006-06-06 Motorola, Inc. Printed circuit embedded capacitors
US7193838B2 (en) * 2003-12-23 2007-03-20 Motorola, Inc. Printed circuit dielectric foil and embedded capacitors
US7079373B2 (en) * 2004-04-30 2006-07-18 Motorola, Inc. Dielectric sheet, method for fabricating the dielectric sheet, printed circuit and patch antenna using the dielectric sheet, and method for fabricating the printed circuit
US7100277B2 (en) * 2004-07-01 2006-09-05 E. I. Du Pont De Nemours And Company Methods of forming printed circuit boards having embedded thick film capacitors
KR100619367B1 (ko) * 2004-08-26 2006-09-08 삼성전기주식회사 고유전율을 갖는 커패시터를 내장한 인쇄회로기판 및 그제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101170869B (zh) * 2006-10-27 2011-11-23 三星电机株式会社 埋置电容器的印刷电路板及其制造方法
CN101563963B (zh) * 2006-12-13 2013-07-10 英特尔公司 包括与无源嵌入式结构的顶部导电层的桥接互连的微电子器件及其制造方法
CN103796414A (zh) * 2012-10-29 2014-05-14 三星电机株式会社 印制电路板及印制电路板的制造方法

Also Published As

Publication number Publication date
CN100551204C (zh) 2009-10-14
KR100645625B1 (ko) 2006-11-15
KR20060061037A (ko) 2006-06-07
CN101636042A (zh) 2010-01-27
CN101636042B (zh) 2012-05-23
JP2006156934A (ja) 2006-06-15
US20060115770A1 (en) 2006-06-01

Similar Documents

Publication Publication Date Title
CN1784118A (zh) 包括嵌入电容器的印刷电路板及其制造方法
CN1798478A (zh) 包括嵌入芯片的印刷电路板及其制造方法
CN1750737A (zh) 其上安装有芯片封装模块的印刷电路板及其制造方法
CN1201642C (zh) 印刷电路板及其制造方法
CN1798471A (zh) 包含嵌入式电容器的印刷电路板及其制造方法
CN1826037A (zh) 刚柔性印刷电路板及其制造方法
CN1835657A (zh) 具有盲通孔的电容器内嵌式印刷电路板及其制造方法
CN1082783C (zh) 多层印刷布线板
CN1750736A (zh) 包括嵌入式无源元件的印刷电路板及其制造方法
CN1790684A (zh) 具有窗的球栅阵列基板及其制造方法
CN1835654A (zh) 配线基板及其制造方法
CN1187806C (zh) 电路装置的制造方法
CN1829416A (zh) 嵌入式芯片印刷电路板及其制造方法
CN1497717A (zh) 电路装置及其制造方法
CN1830233A (zh) 制造印刷电路板的方法以及印刷电路板
CN1625927A (zh) 用于将元件置入于基座中并且形成接触的方法
CN1906759A (zh) 元器件内组装及其制造方法
CN1418048A (zh) 元件内置模块及其制造方法
CN1798479A (zh) 包括嵌入式芯片的印刷电路板及其制造方法
CN1694603A (zh) 印制电路板的电解镀金方法
CN1863438A (zh) 用于制造嵌入电子元件的印刷电路板的方法
CN1535106A (zh) 多层印刷电路板的制造方法
CN1722935A (zh) 包含嵌入式无源芯片的pcb的制造方法
CN1956628A (zh) 制造刚柔印刷电路板的方法
CN1674758A (zh) 电路装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091014

Termination date: 20140401