CN100433306C - 元件搭载基板以及使用该基板的半导体装置 - Google Patents

元件搭载基板以及使用该基板的半导体装置 Download PDF

Info

Publication number
CN100433306C
CN100433306C CNB2005100747330A CN200510074733A CN100433306C CN 100433306 C CN100433306 C CN 100433306C CN B2005100747330 A CNB2005100747330 A CN B2005100747330A CN 200510074733 A CN200510074733 A CN 200510074733A CN 100433306 C CN100433306 C CN 100433306C
Authority
CN
China
Prior art keywords
polytypic
insulating barrier
aggregation thing
mounting board
device mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100747330A
Other languages
English (en)
Other versions
CN1705109A (zh
Inventor
臼井良辅
中村岳史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1705109A publication Critical patent/CN1705109A/zh
Application granted granted Critical
Publication of CN100433306C publication Critical patent/CN100433306C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/285—Permanent coating compositions
    • H05K3/287—Photosensitive compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

一种用于搭载元件的元件搭载基板，其具有：基材；设于该基材的一侧的面上的由多个绝缘层构成的层积膜。从基材侧数起第二和第二以上绝缘层中任意的绝缘层是含有卡尔多型聚合物的光致抗焊料剂层。光致抗焊料剂层的厚度比设于光致抗焊料剂层和基材之间的绝缘树脂膜小。

Description

元件搭载基板以及使用该基板的半导体装置
技术领域
本发明涉及元件搭载基板以及应用该基板的半导体装置。
背景技术
在手机、PDA、DVC、DSC等便携式电子设备的高功能化的加速发展中，为使这样的产品能够被市场接受，必须实现其小型轻量化，这样就要求有高集成的系统LSI。另一方面，对于这些电子器件还要求其便于使用、操作方便，对于用于设备中的LSI要求高功能化、高性能化。为此，伴随着LSI芯片的高集成化，其I/O数增大，但是封装自身的小型化的要求也很高，为兼顾二者，适合半导体部件的高密度基板安装的半导体封装件的开发正被强烈要求中。在该要求下，被称为CSP(Chip Size Package：芯片尺寸封装)的封装技术正进行着各种开发。
这样的封装件例如众所周知的BGA(Ball Grid Array：球栅阵列封装)。BGA是指在封装用基板之上安装半导体芯片，对其进行树脂模制，然后在反面以区域状形成焊球作为外部端子。在BGA中，由于安装区域以面形成，所以比较容易实现封装件的小型化。另外，由于在电路基板侧也没有对应狭小间隙的必要，也不需要高精度的安装技术，所以使用BGA即使当封装成本在程度上或大或小地偏高时也可以减低整个的安装成本。
图12是表示一般的BGA结构的示意图。BGA 100具有在玻璃环氧基板106上介由粘接层108搭载LSI芯片102的结构。LSI芯片102利用密封树脂110被模制。LSI芯片102和玻璃环氧基板106利用金线104进行电连接。在玻璃环氧基板106的背面阵列状排列有焊球112。介由该焊球112，将BGA 100安装在印刷配线基板上。
在专利文献1中记载有其他CSP的例子。该公报中公开有搭载高频LSI的系统内置封装件。该封装件具有在内核基板上形成多层配线结构的底部基板，其上部形成以高频用LSI为主的半导体元件。多层配线结构形成层积内核基板、粘附绝缘树脂层的铜箔等的结构。
专利文献1
特开2002-94247号公报
但是，上述文献记载的现有技术仍存在下述改善的余地。即，上述底部基板这样的元件形成基板具有多层绝缘膜时，多层绝缘膜的各绝缘树脂层的厚度、线膨胀系数等有时不同。这样，有时半导体装置制作或使用时的热循环等使多层绝缘膜的各绝缘树脂层的膨胀收缩程度不同。
结果，有时会发生多层绝缘膜的各绝缘树脂层间的密合性下降或层间剥离等现象，成品率降低。或者，由于元件搭载基板发生弯曲，使倒装或引线接合等连接方法连接半导体元件时的位置精度降低，成品率降低。另外，现有的元件搭载基板中，为消除弯曲等问题，必须增加绝缘层的厚度，元件搭载基板的薄型化、小型化困难。
发明内容
本发明是鉴于上述问题而研发的，其目的在于稳定地提供能够实现薄型化、小型化且可靠性和耐热性优越并且搭载半导体元件时的位置精度优越的元件搭载基板。
本发明提供一种用于搭载元件的元件搭载基板，其具有基材、设于该基材一个面上的由多个绝缘层构成的层积膜。从基材侧数第二层或第二层以上的绝缘层中的任意的绝缘层含有卡尔多型聚合物(カルド型ポリマ一)，含有卡尔多型聚合物的绝缘层的厚度比设置在含有卡尔多型聚合物的绝缘层和基材之间的绝缘层小。
卡尔多型聚合物体积大的取代基阻碍主链运动，从而具有优良的机械强度、耐热性以及低线膨胀率。这样，在热循环中元件搭载基板的多层绝缘膜的各绝缘树脂层之间的密合性降低或层间剥离等被抑制。因此，可稳定地提供可靠性以及耐热性优良的元件搭载基板。
另外，由于含有卡尔多型聚合物的绝缘层的厚度比设置在含有卡尔多型聚合物的绝缘层和基材之间的绝缘层小，所以能够实现元件搭载基板的薄型化、小型化。含有卡尔多型聚合物的绝缘层绝缘性、曝光性优良，并且刚性高且线膨胀系数低，所以即使比设于与基材之间的绝缘层厚度小，也能够将元件搭载基板整体固定，抑制元件搭载基板整体弯曲。因此，能够得到搭载半导体元件时的位置精度优良的元件搭载基板。
以上对本发明的结构进行了说明。但是这些结构的任意组合作为本发明的方式也是有效的。另外，也可将本发明表现变换为元件搭载基板的制造方法或具有本发明的元件搭载基板的半导体装置等其他范畴，这作为本发明的方式也是有效的。
另外，本发明中，所谓元件搭载基板是指用于搭载LSI芯片和IC芯片等半导体元件的基板、用于搭载晶体管和二极管等有源元件、或电阻、线圈、电容器等无源元件等的基板。例如，后述的ISB(注册商标)结构中的插入式基板等。另外，元件搭载基板可以具有硅基板等的具有刚性的内核基板，也可以不具有内核基板，而是由绝缘树脂膜构成的多层绝缘膜的无核结构。
另外，本发明中外部端子是指可与外部的元件和基板等连接的端子，例如，电极垫片、焊料球等。但并不限于此，也可是能够与外部的元件、基板等连接的配线的一部分或其他导电部件等的一部分。
另外，LSI芯片和IC芯片等半导体元件搭载在上述元件搭载基板表面时，可利用倒装连接或引线接合连接等进行连接。任何连接方法只要使用上述元件搭载基板就可以提高搭载半导体元件的可靠性。
附图说明
图1是用于说明ISB(注册商标)的结构的图；
图2A是用于说明ISB(注册商标)的制作工序的图；
图2B是用于说明CSP的制作工序的图；
图3A和图3B是表示本发明的实施方式的元件搭载基板的制造顺序的工序剖面图；
图4A、图4B以及图4C是表示本发明的实施方式的元件搭载基板的制造顺序的工序剖面图；
图5A以及图5B是表示本发明的实施方式的元件搭载基板的制造顺序的工序剖面图；
图6A、图6B以及图6C是表示本发明的实施方式的元件搭载基板的制造顺序的工序剖面图；
图7A以及图7B是表示本发明的实施方式的元件搭载基板的制造顺序的工序剖面图；
图8A、图8B以及8C是表示本发明的实施方式的元件搭载基板的制造顺序的工序剖面图；
图9A以及图9B是表示本发明的实施方式的元件搭载基板的制造顺序的工序剖面图；
图10A以及图10B是表示本发明的实施方式的元件搭载基板的制造顺序的工序剖面图；
图11A以及图11B是表示使用通常的光致抗焊剂层时的元件搭载基板的制造顺序的工序剖面图；
图12是表示现有的一般的BGA的示意结构图；
图13A、图13B、图13C以及图13D是模式地表示实施例的元件搭载基板上搭载半导体元件而成的各种半导体装置的剖面图。
具体实施方式
在发明中，上述具有卡尔多型聚合物的绝缘层(适当略称为具有卡尔多型聚合物树脂膜)可以是埋设导电部件的绝缘层。
一般，若层积膜中设置配线，各层中的配线密度大多不同。因此，热循环中，元件搭载基板的层积膜的各绝缘树脂层间的密合性降低、层间剥离或元件搭载基板的弯曲等容易发生。
但是本发明中第一绝缘层具有比第二绝缘层厚度度小的卡尔多型聚合物。由于卡尔多型聚合物刚性高且线膨胀系数低，所以通过将第一绝缘层的厚度减小得比第二绝缘层小，能够实现元件搭载基板的薄型化、小型化，并且各层配线密度即使不同，第一绝缘层将多层绝缘膜整体固定，各绝缘树脂层间的密合性降低、层间剥离或元件搭载基板的弯曲等被抑制。
另外，上述具有卡尔多型聚合物的绝缘层可以是抗焊剂层。
卡尔多型聚合物如后所述分辩度优良，所以即使膜厚化也可以抑制分辩度降低，可合适地作为抗焊剂层被使用。即，即使厚膜化设置焊料球时的焊料球形成孔的位置精度也可被维持良好。
另外，上述卡尔多型聚合物也可以是羧酸基和丙烯酸酯基存在于同一分子链内的聚合物交联而成的聚合物。
根据该结构，所述卡尔多型聚合物是具有显影性的羧酸基和作为交联基的丙烯酸酯基存在于同一分子链内的化学交联型的聚合物，进而由于主链具有体积大的取代基难以自由基扩散，所以成为具有高分辩度的光硬型聚合物。这时，在聚合物上施加紫外线(UV)或热，丙烯酸酯基交联形成丙烯酸基，从而聚合物曝光显影。
另外，上述具有卡尔多型聚合物的绝缘层的玻璃化转变温度以可以是大于或等于180℃并且小于或等于220℃。
根据该构成，可稳定地得到耐热性优良的绝缘膜，所以可得到高温条件下可靠性优良的半导体装置。
另外，所述具有卡尔多型聚合物的绝缘层的线膨胀系数也可以是大于或等于50ppm/℃并且小于或等于80ppm/℃。
在此，上述具有卡尔多型聚合物的绝缘层可具有填料或纤维等填充料。填料可使用例如粒子状或纤维状的SiO2和SiN。这时，也可得到由热膨胀系数小于或等于20ppm/K的树脂组成物构成的绝缘层。
根据该构成，因为可以稳定得到抑制了热循环造成的与其他部件密合性下降的绝缘膜，所以可得到可靠性以及制造稳定性优良的半导体装置。
另外，上述具有卡尔多型聚合物的绝缘层在施加了频率1MHz交流电压的情况下的介电衰耗因数是大于或等于0.001并且小于或等于0.04。
根据该构成，由于绝缘膜的以高频特性为主的介电特性优良，也可得到作为整体介电特性优良的半导体装置。
另外，在本实施方式中，可提供一种元件搭载基板，其还具有设于该基材的另一侧的面上的由多个绝缘层构成的第二层积膜，该第二层积膜中从所述基材侧数起第二和第二以上绝缘层中任意的绝缘层具有卡尔多型聚合物，具有卡尔多型聚合物的绝缘层比设于具有卡尔多型聚合物的绝缘层和基材之间的绝缘厚度度小。
根据该结构，具有卡尔多型聚合物的绝缘层从两侧固定元件搭载基板整体，所以可实现元件搭载基板的薄型化、小型化，并能够提高抑制各绝缘树脂层的密合性的降低、层间剥离或元件搭载基板的弯曲等的效果。
另外，在本发明中，也可提供具有元件搭载基板和搭载于元件搭载基板上的半导体元件的半导体装置。
根据该结构，由于可利用倒装连接或引线接合连接等将半导体元件搭载在实现了薄型化、小型化且抑制了弯曲等的元件搭载基板上，所以可提高搭载半导体元件时的位置精度。
另外，上述具有卡尔多型聚合物的绝缘层作为母料具有卡尔多型聚合物的绝缘层，例如可以是卡尔多型聚合物大于或等于30％质量份，更理想的是卡尔多型聚合物大于或等于50％质量份。该范围的具有量都可以稳定地实现上述各特性。
以下参照附图对本实施方式的实施例进行说明。另外，全部的附图中同样的结构要素赋予相同的附图标记，适当省略其说明。
首先说明在后述的各实施方式的半导体装置中采用的ISB结构。ISB(Integrated System in Board：板上集成系统；注册商标)是本申请人等开发的特有的封装件。ISB是在以半导体裸片为中心的电路的封装中不使用用于带有由铜形成的配线图案并支承电路部件的内核(基材)的特有的无核系统内置封装件。
图1是表示ISB的一例的结构示意图。在此，为便于理解ISB的整个结构，仅表示单一的配线层，但实际上是多个配线层层积的结构。在该ISB中形成利用由铜图案205构成的配线对LSI裸片201、Tr裸片202以及芯片CR 203进行接线的结构。LSI裸片201相对于引出电极和配线利用接合金线204导通。在LSI裸片201的正下方设置导电膏206，介由该导电膏将ISB安装在印刷配线基板上。ISB整体形成利用由环氧树脂等构成的树脂封装件207密封的结构。
根据该封装可以得到以下优点。
(i)、由于可以以无核的方式进行安装，所以可以实现晶体管、IC、LSI的小型薄型化。
(ii)、由于可形成电路并封装晶体管、系统LSI以及片状电容和电阻，所以可实现高度的SIP(System in Package)。
(iii)、由于可组合现有的半导体元件，所以可在短期内开发系统LSI。
(iv)、半导体裸片直接设置在正下方的铜材上，可得到良好的散热性。
(v)、由于电路配线是铜材并且没有内核，所以成为低介电系数的电路配线，发挥高速数据传送和高频电路中优秀的特性。
(vi)、由于电极埋入封装件内部的结构，所以可抑制电极材料的微粒污染。
(vii)、封装尺寸是自由的，每个废料的量与64引脚的SQFP封装件相比，约为1/10，所以可降低环境负荷。
(viii)、可实现从搭载部件的电路基板到赋与功能的电路基板的这一新概念的系统结构。
(ix)、ISB的图案设计与印刷电路基板的图案设计一样容易，可由设备制造商的工程师自行设计。
下面说明ISB制造工序上的优点。图2A以及图2B是现有的CSP以及本发明的ISB的制造工序的对比图。
图2B表示现有的CSP的制作工序。首先在底部基板上形成框体132，在各框体所区划的元件形成区域上安装芯片134。之后，对各元件利用热硬性树脂进行封装，之后，各元件利用模型进行冲切(打ち抜き)，从而制得产品138。在最终工序的冲切中，有时会产生模制树脂以及底部基板同时被切断，在切断面上的表面粗糙等现象。另外，冲切后的废料136大量产生，在环境负荷这一点上来说存在着问题。
另一方面，图2A是表示ISB的制作工序的图。首先，在金属箔之上设置框体122，在各模块形成区域形成配线图案，其上搭载LSI等电路元件。接着对每个模块施行封装，得到具有多个ISB基本块126的框架122。接着，沿划线区域进行框架切割，得到制品130。封装结束后，在划线工序前，由于除去成为衬底的金属箔，所以划线工序的切割中，仅切断树脂层。因此，可抑制切断面的粗造，提高切割的准确性。另外，在ISB的制造过程中只生成少量废料128，所以在环境负荷这一点上来说是有利的。
<实施方式1>
图10B是表示本实施方式的具有四层ISB结构的元件搭载基板的剖面图。本实施方式的元件搭载基板在基材302的上面具有顺次层积绝缘树脂膜312、光致抗焊剂层328而成的结构。另外，在基材302的下面具有顺次层积绝缘树脂膜312、光致抗焊剂层328而成的结构。
另外，设有贯通这些基材302、绝缘树脂膜312、光致抗焊剂层328的贯通孔126。
另外，在基材302上埋入有由铜膜308构成的配线的一部分、由铜膜320构成的配线的一部分、连通部311的一部分等。在绝缘树脂膜312上埋入由铜膜308构成的配线的一部分、由铜膜320构成的配线的一部分、配线309、连通部311的一部分、连通部323的一部分等。光致抗焊剂层328上埋入有由铜膜320构成的配线的一部分、连通部323的一部分等。另外，在光致抗焊剂层328上开设有开口部326。
在此，基材302中使用的材料不特别限于玻璃环氧树脂基板，只要是具有适度刚性的材料都可以使用。例如，基材302可以使用树脂基板、陶瓷基板等。更具体地，可以使用由于介电常数低而高频特性优越的基材。即，可以使用聚苯基乙烯(PPE)、双马来酰亚胺三嗪(ビスマレイドトリアジン(BT-resin))、聚四氟乙烯(特氟隆(注册商标))、聚酰亚胺、液晶聚合物(LCP)、聚降冰片烯(PNB)、环氧系树脂、丙烯酸系树脂、陶瓷或陶瓷和有机基材的混合体等。
绝缘树脂膜312使用的材料是可加热软化的树脂材料，使用可以使绝缘树脂膜312某种程度薄膜化的树脂材料。适合使用介电系数低且高频特性好的树脂材料。
在此，在绝缘树脂膜312内可具有填料或纤维等填充料。填料可使用例如粒子状或纤维状的SiO2和SiN。
另外，光致抗焊剂层328具有卡尔多型聚合物。另外，光致抗焊剂层328比绝缘树脂膜312厚。
在此，卡尔多型聚合物通过体积大的取代基阻碍主链运动，而具有优秀的机械强度、耐热性以及低的线膨胀率。这样，在热循环中抑制基材302、绝缘树脂膜312、光致抗焊剂层328之间的密合性的下降或层间剥离等。因此，本实施方式的元件搭载基板的可靠性以及耐热性变得良好。
另外，由于具有卡尔多型聚合物的光致抗焊剂层328的厚度由于比设于光致抗焊剂层328和基材302之间的绝缘树脂膜312小，所以能够实现元件搭载基板的薄型化、小型化，光致抗焊剂层328固定元件搭载基板整体，抑制元件搭载基板整体弯曲。这样，本实施方式的元件搭载基板上搭载半导体元件时的可靠性变得良好。
另外，由于卡尔多型聚合物如后所述分辩度优良，所以即使这样使光致抗焊剂层328厚膜化，分辩度的降低被抑制，能够作为抗焊剂层适当使用。即，即使将光致抗焊剂层328的厚度减小得比绝缘树脂膜312的厚度小，设置焊料球时的作为焊料球形成孔可使用的开口部326的位置精度可维持良好。
另外，上述的由铜膜308构成的配线、由铜膜320构成的配线、由配线309、连通部311、连通部323等构成多层配线结构不限于例如铜配线等，也可以使用铝配线、铝合金配线、铜合金配线、引线接合的金配线、金合金配线或这些的混合配线等。
另外，在上述的四层ISB结构的表面或内部可以设置晶体管和二极管等的有源元件、电容器和电阻等的无源元件。这些有源元件或无源元件可以是与四层ISB中的多层配线结构连接并通过连通部323等与外部的导电部件连接的。
图3A到图10B是本实施方式的具有四层ISB结构的元件搭载基板的制造顺序的工序剖面图。
在本实施方式的具有四层ISB结构的元件搭载基板的制造中，首先，如图3A所示，准备粘接有使用钻开设了直径150μm左右的孔的铜箔304的、由玻璃环氧树脂基板等构成的基材302。在此，基材302的厚度例如是从37.5μm～42.5μm程度，铜箔304的厚度例如是从10μm到15μm程度。
另外，代替铜箔304也可以使用铝箔。或者，也可以使用铜合金箔或铝合金箔。另外，代替含铜导电部件，也可以使用具有铝等其他金属或其合金的导电部件。
接着，如图3B所示，在铜箔304的上面层叠光致抗蚀剂层306。
接着，以具有未图示的遮光区域的玻璃为掩膜进行曝光对光致抗蚀剂层306进行构图。之后，如图4A所示，以光致抗蚀剂层306为掩膜，构图铜箔304。
接着，如图4B所示，以光致抗蚀剂层306为掩膜，构图基材302，例如形成直径150μm程度的通孔307等。
作为形成通孔307的方法在本实施方式中使用了利用药液的化学蚀刻加工，另外也可以使用机械加工、利用等离子的干蚀刻法和激光加工等。另外，蚀刻后除去光致抗蚀剂层306。
之后，如图4C所示，通过湿式处理对通孔307内进行粗化以及洗净。接着，利用对应高缩图比例的无电解镀敷接着再利用电解镀敷以导电材料添埋通孔307内，从而形成连通部311后，在整个面上形成铜膜308。
连通部311例如可如下形成。首先，利用无电解铜镀敷在整个面上形成0.5～1μm程度的薄膜后，利用电解镀敷形成大约20μm程度的膜。无电解镀敷用催化剂通常多使用钯，在可挠性绝缘树脂上附着无电解镀敷用催化剂中，钯以配位化合物含于水溶液，浸渍可挠性绝缘基材，在表面附着钯配位化合物，在这样的状态下使用还原剂，还原成钯金属，从而形成用于在可挠性的绝缘基材表面开始镀敷的核。
接着，如图5A所示，在铜膜308的上下表面层叠光致抗蚀剂层310。接着，未图示的是，以具有遮光区域的玻璃作为掩膜进行曝光，对光致抗蚀剂层310进行构图。
接着，如图5B所示，以光致抗蚀剂层310作为掩膜对铜镀敷层构成的铜箔308进行蚀刻，从而形成由铜构成的配线309。例如，在从抗蚀剂露出的位置利用喷嘴喷射化学蚀刻液，蚀刻除去不需要的铜镀敷，能够形成配线图案。另外，蚀刻后除去光致抗蚀剂层310。
接着，如图6A所示，为形成绝缘树脂膜312，将带有铜箔314的绝缘树脂膜从上下粘接在配线309上。在此，用于形成绝缘树脂膜312的树脂薄膜的厚度例如是35μm～50μm程度，铜箔314的厚度例如是10μm～15μm程度。
作为粘接的方法使带铜箔绝缘树脂膜312与基材302以及配线309接触，将基材302以及配线309嵌入绝缘树脂膜312内。接着，如图6B所示，在真空或减压下对绝缘树脂膜312进行加热，使其粘接在基材302以及配线309上。
另外，绝缘树脂膜312没必要采用粘接方法形成，也可采用涂敷干燥液态树脂组成物来形成。即，也可使用涂敷均匀性、厚度控制等优良的旋转涂敷法、帘式涂敷法、辊式涂敷法、或浸渍涂敷法等。这时，铜箔绝缘树脂膜312形成后能够另外形成。
接着，如图6C所示，通过在铜箔314上照射X线，开设出贯通铜箔314、绝缘树脂膜312、配线309、基材302的孔315。或者，也可以利用激光照射或钻孔形成孔315。
如图7A所示，在铜箔314的上下表面层叠光致抗蚀剂层316。接着，未图示的是，以具有遮光区域的玻璃作为掩膜进行曝光，对光致抗蚀剂层316进行构图。
然后，如图7B所示，以光致抗蚀剂层316为掩膜，蚀刻铜箔314，从而形成由铜构成的配线319。例如，在从抗蚀剂露出的位置利用喷嘴喷射化学蚀刻液，蚀刻除去不需要的铜镀敷，形成配线图案。另外，蚀刻后除去光致抗蚀利层316。
接着，如图8A所示，在配线319的上下表面层叠光致抗蚀剂层317。接着，未图示的是，以具有遮光区域的玻璃作为掩膜进行曝光，对光致抗蚀剂层317进行构图。
之后，如图8B所示，光致抗蚀剂层317为掩膜，构图出配线319以及绝缘树脂膜312，例如形成直径150μm程度的通孔322。另外，构图后除去光致抗蚀剂层317。
作为形成通孔322的方法在本实施方式中使用了利用药液的化学蚀刻加工，另外也可以使用机械加工、利用等离子的干蚀刻法、激光加工等。
之后，如图8C所示，利用湿式处理对通孔322内进行粗化以及洗净。接着，利用对应高缩图比例的无电解镀敷接着再利用电解镀敷以导电材料添埋通孔322，从而形成连通部323，然后，在整个面上形成铜膜320。
连通部323例如可如下形成。首先，利用无电解镀敷在整个面上形成0.5～1μm程度的薄膜后，利用电解镀敷形成大约20μm程度的膜。无电解镀敷用催化剂通常多使用钯，在可挠性绝缘树脂上附着无电解镀敷用催化剂中，钯以配位化合物含于水溶液，浸渍可挠性绝缘基材，在表面附着钯配位化合物，在这样的状态下使用还原剂，还原成钯金属，从而形成用于在可挠性的绝缘基材表面开始镀敷的核。
如图9A所示，在铜膜320的上下表面层叠光致抗蚀剂层318。接着，未图示的是，以具有遮光区域的玻璃作为掩膜进行曝光，对光致抗蚀剂层318进行构图。
之后，如图9B所示，以光致抗蚀剂层318作为掩膜对铜膜320进行蚀刻，从而形成由铜构成的配线324。例如，在从抗蚀剂露出的位置利用喷嘴喷射化学蚀刻液，蚀刻除去不需要的铜箔，形成配线图案。
如图10A所示，在配线324的上下表面上含有卡尔多型聚合物，层叠厚度比绝缘树脂膜312小的光致抗焊剂层328。
接着，如图10B所示，通过以具有遮光区域的玻璃作为掩膜进行曝光，对光致抗蚀剂层328进行构图。之后，以光致抗焊剂层328为掩膜对配线324进行蚀刻，使通孔322内形成的连通部323露出，形成例如直径150μm程度的开口部326。
作为形成开口部326的方法，在本实施方式中使用了利用药液的化学蚀刻加工，另外也可以使用机械加工、利用等离子的干蚀刻法和激光加工等。之后，对露出的连通部323施加金镀敷(未图示)。或者在露出的连通部323上直接形成焊料球。
另外，为便于说明省略关于半导体元件的记载，但是一般在这样得到的四层ISB结构的表面上利用倒装连接或引线接合连接将LSI芯片和IC芯片等半导体元件搭载。
下面，为了比较对通常的使用光致抗焊剂层的情况的制造顺序进行说明。通常使用光致抗焊剂层时如图3A至图9B所示的制造顺序后进行图11A以及11B所示的制造顺序。
即，通常的使用光致抗焊剂层的情况下在图9B所示的制造工序后如图11A所示在配线324的上下表面层叠通常的光致抗蚀焊层340，使厚度成为大约35μm。或者利用旋转涂敷法等涂敷干燥通常的液态光致抗焊剂液而形成光致抗焊剂层340。
接着，如图11B所示，通过以具有遮光区域的玻璃作为掩膜进行曝光，对通常的光致抗焊剂层340进行构图。之后，以通常的光致抗焊剂层340作为掩膜，蚀刻出配线324，使通孔322内形成的连通部323露出，例如形成直径150μm左右的开口部326。
作为形成开口部326的方法，在该制造顺序中使用了利用药液的化学蚀刻加工，另外也可以使用机械加工、利用等离子的干蚀刻法、激光加工等。之后，对露出的连通部323施加金镀敷(未图示)。或者在露出的连通部323上直接形成焊料球。
下面说明本实施方式中使用具有卡尔多型聚合物的通过添加规定的改性剂而得的树脂材料构成绝缘树脂膜的效果。
本实施方式中上述光致抗焊剂层328可以是负性，也可以是正性。上述卡尔多型聚合物若是羧酸基和丙烯酸酯基存在于同一分子链内的情况，光致抗焊剂层328一般使用负性的。
负性的光致抗焊剂层328具体是指仅针对感光的部分进行结构变化、使用不溶于溶剂的感光性树脂的绝缘用覆膜。
在此，光致抗焊剂层328由于焊接时使用，所以要求耐热性和高弹性等优越的耐久性。在本实施方式中用于使用后述的具有特定聚合物的负性的光致抗焊剂层328，所以具有耐热性和高弹性等优良的耐久性。
另外，本实施方式中使用的层叠型光致抗焊剂层328是与通常涂敷液态的原液而成的光致抗焊剂层不同的，是粘接薄膜状光致抗焊剂层而成的层叠型光致抗焊剂层328。这时，光致抗焊剂层328在某种程度软化的状态下以适当的温度、压力条件下与半导体基板等粘接。
另外，层叠型光致抗焊剂层328的粘接前的材料薄膜的膜厚不作特别限定，但是可设定为例如大于或等于5μm，特别理想的是大于或等于10μm。另外，粘接材料薄膜而成的层叠型光致抗焊剂层328的膜厚可以设定为例如大于或等于5μm，特别理想的是大于或等于10μm。材料薄膜或层叠型光致抗焊剂层328的膜厚若是这样的范围，则可提高机械强度、可靠性以及生产性。
另外，层叠型光致抗焊剂层328的粘接前的材料薄膜的膜厚可设定为例如小于或等于25μm，特别理想的是小于或等于20μm。另外，粘接材料薄膜而成的层叠型光致抗焊剂层328的膜厚可以设定为例如小于或等于25μm，特别理想的是小于或等于20μm。材料薄膜或层叠型光致抗焊剂层328的膜厚若是这些范围，则可提高层叠型光致抗焊剂层328的绝缘性和基板表面的平坦性。
另外，即使层叠型光致抗焊剂膜328的膜厚比绝缘树脂膜312的厚度小，只要在这些范围内，通过使用具有后述的分辩度优良的卡尔多型聚合物的材料薄膜，也可使利用UV照射对光致抗焊剂膜328进行光硬性处理等时的加工性变得良好。
在此，与通常作为光致抗焊料剂层使用的树脂材料的厚度的大约35μm比较，本实施方式的光致抗焊料剂层328是大约0.14～0.71倍的厚度。另外，与通常作为光致抗焊料剂层下方的绝缘树脂膜312使用的树脂材料的厚度的大约35μm～50μm比较，本实施方式的光致抗焊料剂层328大约是0.1～0.71倍的厚度。
另外，光致抗焊剂层328的厚度与元件搭载基板整体的厚度相比可以是例如大于或等于30％，特别理想的是小于或等于25％。层叠型光致抗焊剂层328的相对厚度若是这些范围，则也能够减小层叠型光致抗焊料剂层328的粘接时的压力，也能够抑制元件搭载基板整体施加的压力。
另外，具有卡尔多型聚合物的层叠型光致抗焊剂层328一般采用另外于上述曝光·显影工序，在适当条件下进行后期焙烧工序而固化，从而可得到后述希望的各特性。
另一方面，使用图11A以及11B所示的通常的光致抗焊剂层340时通常的光致抗焊剂层340下方的绝缘树脂膜312以及基材302的各层的配线密度和厚度和材料的不同导至的四层ISB整体的弯曲量当四层ISB各层膜厚薄时有变大的倾向。
因此，为抑制上述四层ISB各层弯曲量，必需增加四层ISB的各层膜厚，结果四层ISB整体难以实现薄型化、小型化。
另外，在没有抑制上述四层ISB的弯曲的对策时四层ISB的平坦性下降。因此，利用倒装等连接在配线基板上时接触性有时降低。
相对于此，本实施例的四层ISB中，用于使用后述的分辩度以及刚性优良的卡尔多型聚合物，所以分辩度不降低，光致抗焊剂层328能够变得比绝缘树脂膜312薄。因此，能够使四层ISB整体厚度变薄，并且能够抑制光致抗焊剂层下方的绝缘树脂膜312以及基材302的各层的配线密度、厚度以及材料的不同造成的四层ISB整体弯曲量。
另外，上述树脂材料与现有的材料相比由于吸湿特性优良，所以可改善与光致抗焊剂层328所接触的部件的密合性。结果，可提供元件可靠性高且高密度化的四层ISB。
另外，由于四层ISB的平坦性优良，利用倒装连接等连接在配线基板上时的接触性良好。或者，倒装连接等搭载半导体元件时的接触性也良好。因此，若使用本实施例的四层ISB，可提供薄膜化、小型化的可靠性高的半导体装置。
另外，为实现比这样的通常的层叠型光致抗焊剂层薄的层叠型光致抗焊剂层328，使用具有后述的特定的结构的卡尔多型聚合物是有效的。由于后述的卡尔多型聚合物加工性以及刚性是良好的，可形成比通常的薄的具有优良绝缘性的材料薄膜。
并且，上述层叠型光致抗焊剂层328可具有卡尔多型聚合物。卡尔多型聚合物是如式(I)所示具有在聚合物主链直接环状基键合的结构的聚合物的总称。
(式I)
另外，在式(I)中，R1、R2表示具有烯化基具有芳香环的基等的二价基。
即，该卡尔多型聚合物是指具有季碳的体积大的取代基相对于主链大致成直角的结构的聚合物。
在此，环状部可具有饱和键也可具有不饱和键，除了碳，也可具有氮原子、氧原子、硫原子、磷原子等原子。另外，环状部可以是多环、也可以是稠环。另外，环状部可以和其他碳链键合或交联。
另外，体积大的取代基例如式(II)所示的、具有构成在五元环的两侧键合六元环并且五元环的剩余的一个碳原子与主链键合这样的结构的稠环的芴基等环状基。
(式II)
所谓芴基是指，芴的9位碳原子是被脱氢的基。在卡尔多型聚合物中，如式(I)所示，在脱氢的碳原子的位置键合有作为主链的烷基的碳原子。
卡尔多型聚合物由于是具有上述结构的聚合物，所以具有以下效果：
(1)聚合物主链的旋转受到约束；
(2)主链和侧链的构造受到限制；
(3)分子间堆积受阻；
(4)因侧链导入的芳香族取代基等造成芳香族性的增加。
因此，卡尔多型聚合物具有高耐热性、溶剂溶解性、高透明性、高折射率、双折射率低，还具有更高的气体透过性。
在此，层叠型光致抗焊剂层328粘接前的材料薄膜使用卡尔多型聚合物和规定添加剂，可在抑制了空穴和凹凸等发生的状态下形成薄膜。另外，具有卡尔多型聚合物的材料薄膜由于含有玻璃转移温度高的卡尔多型聚合物，所以可能多含流动性高的其它成分。因此，具有卡尔多型聚合物的材料薄膜由于通过加热而软化是容易的，所以埋入性好，粘接的元件搭载基板的层叠型光致抗焊剂层328也是空穴和凹凸少。并且，空穴少的层叠型光致抗焊剂层328可保障膜厚。
在此，通常的光致抗焊料剂层薄膜化后容易产生弯曲。而本实施方式中，由于使用具有后述的刚性以及清晰度优良且线膨胀系数低的卡尔多型聚合物的材料薄膜，所以即使薄膜化也能够形成能够得到优良清晰度的层叠型光致抗焊料剂层328。
另外，上述卡尔多型聚合物可以是羧酸基和丙烯酸酯基存在于同一分子链内的聚合物交联而成的聚合物。作为现有的一般的感光性漆料可以使用具有显影性的羧酸基低聚体和多官能丙烯酸的混合物，但分辩度的面还有改进的余地。代替一般的感光漆料，使用羧酸基和丙烯酸酯基存在于同一分子链内的聚合物交联而成的卡尔多型聚合物，则具有显影性的碳素酸和作为交联基的丙烯酸酯基存在于同一分子链内，主链上具有体积大的取代基难以自由基扩散，所以具有提高具有卡尔多型聚合物的光致抗焊剂层328的分辩度的优点。
另外，具有卡尔多型聚合物的树脂膜构成的光致抗焊剂层328最好满足下面的各种物性值。另外，下面的各物性值是关于不具有填料的树脂部分的值，通过添加填料等可进行适当调整。
在此，上述含卡尔多聚合物的树脂膜的玻璃化转变温度(Tg)可以设定为例如大于或等于180℃，特别理想的是大于或等于190℃。玻璃化转变温度若在该范围内，则可提高具有卡尔多型聚合物的树脂膜的耐热性。
另外，上述具有卡尔多型聚合物的树脂膜的玻璃化转变温度(Tg)可以设定为例如小于或等于220℃，特别理想的是小于或等于210℃。若是玻璃化转变温度在该范围内的具有卡尔多型聚合物的树脂膜，则可以利用通常的制造方法稳定地进行制造。玻璃化转变温度可利用例如大量试料动态粘弹性测定(DMA)进行测定。
另外，小于或等于上述具有卡尔多型聚合物的Tg的区域的线膨胀系数(CTE)可以设定为例如小于或等于80ppm/℃，特别理想的是小于或等于75ppm/℃。线膨胀系数若在该范围内，则可提高具有卡尔多型聚合物的树脂膜与其他部件等的密合性。
另外，小于或等于上述具有卡尔多型聚合物的Tg区域的线膨胀系数(CTE)可以设定为例如大于或等于50ppm/℃，特别理想的是大于或等于55ppm/℃。另外，由于在上述具有卡尔多型聚合物的树脂膜上配合填料，可得到CTE在小于或等于20ppm/℃的树脂组成物。若是热膨胀系数在该范围内的具有卡尔多型聚合物的树脂膜，则可以利用通常的制造方法稳定地进行制造。线膨胀系数例如可利用热机械分析装置(TMA)的热膨胀测定进行测定。
另外，上述具有卡尔多型聚合物的树脂膜的导热率可以设定为例如小于或等于0.50W/cm2·sec，特别理想的是小于或等于0.35W/cm2·sec。导热率若在该范围，则可提高具有卡尔多型聚合物的树脂膜的耐热性。
另外，上述具有卡尔多型聚合物的树脂膜的导热率可以设定为例如大于或等于0.10W/cm2·sec，特别理想的是大于或等于0.25W/cm2·sec。若是导热率在该范围内的具有卡尔多型聚合物的树脂膜，则可以利用通常的制造方法稳定地进行制造。导热率例如可利用例如圆板热流计法(ASTME1530)进行测定。
另外，上述具有卡尔多型聚合物的树脂膜的10～200μm直径的连通部的连通部缩图比可以设定为例如0.025～2.5，特别理想的是0.5～1.5。连通部缩图比若在该范围，则可提高具有卡尔多型聚合物的树脂膜的分辩度。
另外，若是连通部缩图比在该范围的卡尔多型聚合物树脂膜，则能够由通常的制法稳定地制造。
另外，上述具有卡尔多型聚合物的树脂膜的在施加了频率1MHz的交流电场的情况下的介电系数可以设定为例如小于或等于4，特别理想的是小于或等于3。介电系数若在该范围，则可提高具有卡尔多型聚合物的树脂膜的以高频特性为主的介电特性。
另外，上述具有卡尔多型聚合物的树脂膜的在施加了频率1MHz的交流电场的情况下的介电系数可以设定为例如大于或等于0.1，特别理想的是大于或等于2.7。若是介电系数在该范围内的具有卡尔多型聚合物的树脂膜，则可以利用通常的制造方法稳定地进行制造。
另外，上述具有卡尔多型聚合物的树脂膜的在施加了频率1MHz的交流电场的情况下的介电衰耗因数可以设定为例如小于或等于0.04，特别理想的是小于或等于0.029。介电衰耗因数若在该范围，则可提高具有卡尔多型聚合物的树脂膜的以高频特性为主的介电特性。
另外，上述具有卡尔多型聚合物的树脂膜的在施加了频率1MHz的交流电场的情况下的介电衰耗因数可以设定为例如大于或等于0.001，特别理想的是大于或等于0.027。若是介电衰耗因数在该范围内的具有卡尔多型聚合物的树脂膜，则可以利用通常的制造方法稳定地进行制造。
另外，上述具有卡尔多型聚合物的树脂膜的24小时吸水率(wt％)可以设定为例如小于或等于3wt％，特别理想的是小于或等于1.5wt％。24小时吸水率(wt％)若在该范围，则可提高具有卡尔多型聚合物的树脂膜的耐湿性。
另外，上述具有卡尔多型聚合物的树脂膜的24小时吸水率(wt％)可以设定为例如大于或等于0.5wt％，特别理想的是大于或等于1.3wt％。若是24小时吸水率(wt％)在该范围内的具有卡尔多型聚合物的树脂膜，则可以利用通常的制造方法稳定地进行制造。
若卡尔多型聚合物满足上述这些特性，则具有卡尔多型聚合物的层叠型光致抗焊剂层328所要求的机械强度、耐热性、与其他部件的密合性、分辩度、介电特性、耐湿性等各特性可实现良好地平衡。因此，可稳定地提供可靠性以及耐热性优良且搭载半导体元件时的位置精度优良的元件搭载基板。
<实施方式2>
图13A至图13D是表示实施方式1中说明的元件搭载基板上搭载半导体元件而成的各种半导体装置的示意剖面图。
上述实施方式1中说明的元件搭载基板上搭载半导体元件而得的半导体装置有各种形式。例如，通过倒装或引线接合连接而搭载的形式。另外，还有将半导体元件以面朝上结构或面朝下结构搭载在元件搭载基板上的形式。另外，将半导体元件搭载在元件搭载基板的单面和双面的形式。还有组合这些形式而得的形式。
具体地，例如图13A所示，能够以倒装形式将LSI等半导体元件500搭载在实施方式1的元件搭载基板400的上部。这时，元件搭载基板400上面的电极垫片402a、402b和半导体元件500的电极垫片502a、502b分别相互直接连接。
另外，如图13B所示，能够在元件搭载基板400的上部以面朝上结构搭载LSI等半导体元件500。这时，元件搭载基板400上面的电极垫片402a、402b分别利用金线504a、504b与半导体元件500上面的电极垫片502a、502b引线接合连接。
另外，如图13C所示，能够以倒装形式将LSI等半导体元件500搭载在元件搭载基板400的上部，以倒装形式将IC等半导体元件600搭载在元件搭载基板400的下部。这时，元件搭载基板400上面的电极垫片402a、402b分别与半导体元件500的电极垫片502a、502b相互直接连接。另外，元件搭载基板400下面的电极垫片404a、404b分别与半导体元件600的电极垫片602a、602b相互直接连接。
另外，如图13D所示，能够以面朝上结构将LSI等半导体元件500搭载在元件搭载基板400的上部，印刷电路基板700的上部可搭载元件搭载基板400。这时，元件搭载基板400上面的电极垫片402a、402b分别利用金线504a、504b与半导体元件500上面的电极垫片502a、502b引线接合连接。另外，元件搭载基板400下面的电极垫片404a、404b分别与印刷基板700上面的电极垫片702a、702b相互直接连接。
上述任意结构构成的半导体装置中，都如实施方式1中所说明，在构成元件搭载基板400的具有卡尔多型聚合物的第一绝缘层比第二绝缘层厚度小的结构，能够实现半导体装置的薄型化、小型化，第一绝缘层固定多层绝缘膜整体，抑制元件搭载基板400的多层绝缘膜整体的弯曲。
因此，元件搭载基板400的上面或下面搭载半导体元件500、600时的位置精度优良。另外，印刷基板700上搭载元件搭载基板400时的位置精度也优良。这样优良的位置精度当倒装连接时和引线接合连接时一样可以得到。
以上对本发明的结构进行了说明。但是这些结构的任意组合作为本发明的方式也是有效的。另外，也可将本发明表现变换为具有本发明的元件搭载基板的半导体装置等其他范畴，这作为本发明的方式也是有效的。
例如，在上述实施方式中，光致抗焊剂膜328是采用具有卡尔多型聚合物并添加了规定改性剂的树脂材料的结构，但是在具有四层ISB的基材302、绝缘树脂膜312可具有卡尔多型聚合物。
另外，作为上述元件搭载基板例如后述的由四层ISB(注册商标)结构构成的元件搭载基板等，但是不作特别限定。上述元件搭载基板中所具有的多层绝缘膜可是两层绝缘膜或三层绝缘膜，也可以是大于或等于五层的绝缘膜。
另外，形成四层ISB以外的ISB的基材、绝缘树脂膜、光致抗焊剂层等可使用卡尔多型聚合物。另外，其他半导体封装件的基材、绝缘树脂膜、光致抗焊剂层等也可以使用卡尔多型聚合物。
另外，作为上述多层配线结构不特别限定于铜配线，也可是铝配线、铝合金配线、铜合金配线、引线接合的金配线、金合金配线、或它们的混合配线等。
另外，上述元件搭载基板内部或表面可设有晶体管和二极管等有源元件、以及电容器和电阻等无源元件。由于具有这样的元件所以可进一步实现半导体装置的高集成化。
另外，作为上述元件搭载基板，以具有ISB结构的绝缘搭载基板为例，不作特别限定。例如，本实施例中的元件搭载基板可作为任何印刷基板使用。

Claims (20)

1.一种元件搭载基板，其用于搭载元件，其特征在于，具有：基材；设于该基材的一侧的面上的由多个绝缘层构成的层积膜，
从基材侧数起第二和第二以上绝缘层中任意的绝缘层具有卡尔多型聚合物，
所述具有卡尔多型聚合物的任意绝缘层的厚度比设于该具有卡尔多型聚合物的绝缘层和所述基材之间的不具有卡尔多型聚合物的任意绝缘层的厚度小。
2.如权利要求1所述的元件搭载基板，其特征在于，所述具有卡尔多型聚合物的绝缘层是埋设导电部件的绝缘层。
3.如权利要求1所述的元件搭载基板，其特征在于，所述具有卡尔多型聚合物的绝缘层是抗焊剂层。
4.如权利要求2所述的元件搭载基板，其特征在于，所述具有卡尔多型聚合物的绝缘层是抗焊剂层。
5.如权利要求1所述的元件搭载基板，其特征在于，所述卡尔多型聚合物是羧酸基和丙烯酸酯基存在于同一分子链内的聚合物交联而成的。
6.如权利要求2所述的元件搭载基板，其特征在于，所述卡尔多型聚合物是羧酸基和丙烯酸酯基存在于同一分子链内的聚合物交联而成的。
7.如权利要求3所述的元件搭载基板，其特征在于，所述卡尔多型聚合物是羧酸基和丙烯酸酯基存在于同一分子链内的聚合物交联而成的。
8.如权利要求4所述的元件搭载基板，其特征在于，所述卡尔多型聚合物是羧酸基和丙烯酸酯基存在于同一分子链内的聚合物交联而成的。
9.如权利要求1所述的元件搭载基板，其特征在于，所述具有卡尔多型聚合物的绝缘层的玻璃化转变温度大于或等于180℃并且小于或等于220℃，所述具有卡尔多型聚合物的绝缘层的在施加了频率1MHz的交流电场的情况下的介质衰耗因数大于或等于0.001并且小于或等于0.04。
10.如权利要求2所述的元件搭载基板，其特征在于，所述具有卡尔多型聚合物的绝缘层的玻璃化转变温度大于或等于180℃并且小于或等于220℃，所述具有卡尔多型聚合物的绝缘层的在施加了频率1MHz的交流电场的情况下的介质衰耗因数大于或等于0.001并且小于或等于0.04。
11.如权利要求3所述的元件搭载基板，其特征在于，所述具有卡尔多型聚合物的绝缘层的玻璃化转变温度大于或等于180℃并且小于或等于220℃，所述具有卡尔多型聚合物的绝缘层的在施加了频率1MHz的交流电场的情况下的介质衰耗因数大于或等于0.001并且小于或等于0.04。
12.如权利要求9所述的元件搭载基板，其特征在于，所述具有卡尔多型聚合物的绝缘层的小于或等于玻璃化转变温度的区域的线膨胀系数大于或等于50ppm/℃并且小于或等于80ppm/℃。
13.如权利要求10所述的元件搭载基板，其特征在于，所述具有卡尔多型聚合物的绝缘层的小于或等于玻璃化转变温度的区域的线膨胀系数大于或等于50ppm/℃并且小于或等于80ppm/℃。
14.如权利要求11所述的元件搭载基板，其特征在于，所述具有卡尔多型聚合物的绝缘层的小于或等于玻璃化转变温度的区域的线膨胀系数大于或等于50ppm/℃并且小于或等于80ppm/℃。
15.如权利要求1所述的元件搭载基板，其特征在于，还具有设于所述基材的另一侧的面上的由多个绝缘层构成的第二层积膜，
该第二层积膜中从所述基材侧数起第二和第二以上绝缘层中任意的绝缘层具有卡尔多型聚合物，所述具有卡尔多型聚合物的任意绝缘层的层厚比设于该具有卡尔多型聚合物的绝缘层和所述基材之间的不具有卡尔多型聚合物的任意绝缘层的层厚小。
16.如权利要求2所述的元件搭载基板，其特征在于，还具有设于该基材的另一侧的面上的由多个绝缘层构成的第二层积膜，
该第二层积膜中从所述基材侧数起第二和第二以上绝缘层中任意的绝缘层具有卡尔多型聚合物，所述具有卡尔多型聚合物的任意绝缘层的层厚比设于该具有卡尔多型聚合物的绝缘层和所述基材之间的不具有卡尔多型聚合物的任意绝缘层的层厚小。
17.如权利要求3所述的元件搭载基板，其特征在于，还具有设于该基材的另一侧的面上的由多个绝缘层构成的第二层积膜，
该第二层积膜中从所述基材侧数起第二和第二以上绝缘层中任意的绝缘层具有卡尔多型聚合物，所述具有卡尔多型聚合物的任意绝缘层的层厚比设于该具有卡尔多型聚合物的绝缘层和所述基材之间的不具有卡尔多型聚合物的任意绝缘层的层厚小。
18.一种半导体装置，其特征在于，具有：如权利要求1所述的元件搭载基板；搭载在所述元件搭载基板上的半导体元件。
19.一种半导体装置，其特征在于，具有：如权利要求2所述的元件搭载基板；搭载在所述元件搭载基板上的半导体元件。
20.一种半导体装置，其特征在于，具有：如权利要求3所述的元件搭载基板；搭载在所述元件搭载基板上的半导体元件。
CNB2005100747330A 2004-06-01 2005-05-31 元件搭载基板以及使用该基板的半导体装置 Expired - Fee Related CN100433306C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP163603/04 2004-06-01
JP2004163603A JP2005347411A (ja) 2004-06-01 2004-06-01 素子搭載基板およびそれを用いる半導体装置

Publications (2)

Publication Number Publication Date
CN1705109A CN1705109A (zh) 2005-12-07
CN100433306C true CN100433306C (zh) 2008-11-12

Family

ID=35479795

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100747330A Expired - Fee Related CN100433306C (zh) 2004-06-01 2005-05-31 元件搭载基板以及使用该基板的半导体装置

Country Status (4)

Country Link
US (1) US8039948B2 (zh)
JP (1) JP2005347411A (zh)
CN (1) CN100433306C (zh)
TW (1) TWI267941B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI420711B (zh) * 2010-01-15 2013-12-21 Everlight Electronics Co Ltd 發光二極體封裝及其製作方法
JPWO2011093079A1 (ja) * 2010-01-28 2013-05-30 三井化学株式会社 金属樹脂複合体

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284558B1 (en) * 1997-11-25 2001-09-04 Nec Corporation Active matrix liquid-crystal display device and method for making the same
US6323435B1 (en) * 1998-07-31 2001-11-27 Kulicke & Soffa Holdings, Inc. Low-impedance high-density deposited-on-laminate structures having reduced stress
CN1444269A (zh) * 2002-03-12 2003-09-24 新光电气工业株式会社 多层半导体器件及其制造方法
CN1461181A (zh) * 2002-05-16 2003-12-10 株式会社日立制作所 配线基板和使用它的电子装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000044776A (ja) 1998-07-29 2000-02-15 Mitsui Chemicals Inc 熱硬化性樹脂組成物
US6203967B1 (en) 1998-07-31 2001-03-20 Kulicke & Soffa Holdings, Inc. Method for controlling stress in thin film layers deposited over a high density interconnect common circuit base
AU7101000A (en) * 1999-09-10 2001-04-10 Caliper Technologies Corporation Microfabrication methods and devices
CN100454142C (zh) 2000-03-29 2009-01-21 学校法人神奈川大学 光固化性和热固化性树脂组合物、其感光性干薄膜及使用其的图案形成方法
JP4656737B2 (ja) 2000-06-23 2011-03-23 イビデン株式会社 多層プリント配線板および多層プリント配線板の製造方法
JP4529262B2 (ja) 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法
JP4830204B2 (ja) 2001-03-13 2011-12-07 住友ベークライト株式会社 アクティブマトリックス型表示用プラスチック基板
JP2003133469A (ja) 2001-10-29 2003-05-09 Kyocera Corp ピン付き配線基板およびこれを用いた電子装置
JP2003298234A (ja) 2002-04-01 2003-10-17 Hitachi Cable Ltd 多層配線板及びその製造方法、ならびに配線基板
US6881606B2 (en) * 2003-03-18 2005-04-19 Micron Technology, Inc. Method for forming a protective layer for use in packaging a semiconductor die

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284558B1 (en) * 1997-11-25 2001-09-04 Nec Corporation Active matrix liquid-crystal display device and method for making the same
US6323435B1 (en) * 1998-07-31 2001-11-27 Kulicke & Soffa Holdings, Inc. Low-impedance high-density deposited-on-laminate structures having reduced stress
CN1444269A (zh) * 2002-03-12 2003-09-24 新光电气工业株式会社 多层半导体器件及其制造方法
CN1461181A (zh) * 2002-05-16 2003-12-10 株式会社日立制作所 配线基板和使用它的电子装置

Also Published As

Publication number Publication date
US8039948B2 (en) 2011-10-18
TWI267941B (en) 2006-12-01
CN1705109A (zh) 2005-12-07
TW200603333A (en) 2006-01-16
US20050280148A1 (en) 2005-12-22
JP2005347411A (ja) 2005-12-15

Similar Documents

Publication Publication Date Title
CN100429768C (zh) 元件搭载基板以及使用该基板的半导体装置
CN100394599C (zh) 加工精度良好的半导体模块及其制造方法和半导体装置
CN100399551C (zh) 元件搭载基板
US7025607B1 (en) Capacitor material with metal component for use in circuitized substrates, circuitized substrate utilizing same, method of making said circuitized substrate, and information handling system utilizing said circuitized substrate
US7875980B2 (en) Semiconductor device having laminated structure
CN101286463B (zh) 半导体装置及其制造方法
TW200414376A (en) Semiconductor module and manufacturing method thereof as well as wiring member of thin sheet
JP2010239150A (ja) 半導体モジュールおよびその製造方法
US7498205B2 (en) Method for manufacturing substrate with cavity
CN100433306C (zh) 元件搭载基板以及使用该基板的半导体装置
CN100429767C (zh) 元件搭载基板
JP4338570B2 (ja) 素子搭載基板およびそれを用いた半導体装置
JP2004200668A (ja) 半導体装置およびその製造方法ならびに薄板状配線部材
KR20150043135A (ko) 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
JP2005294352A (ja) 素子搭載基板およびそれを用いる半導体装置
JP2005294441A (ja) 素子搭載基板およびそれを用いた半導体装置
JP2005109037A (ja) 半導体装置
JP2009033185A (ja) 半導体装置およびその製造方法
KR101563163B1 (ko) 내장형 기판 및 그 제조방법
JP2005294414A (ja) 素子搭載基板、その製造方法およびそれを用いる半導体装置
JP2005294465A (ja) 素子搭載基板およびそれを用いた半導体装置
JP2005286146A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081112

Termination date: 20130531