JP2005294414A - 素子搭載基板、その製造方法およびそれを用いる半導体装置 - Google Patents
素子搭載基板、その製造方法およびそれを用いる半導体装置 Download PDFInfo
- Publication number
- JP2005294414A JP2005294414A JP2004105042A JP2004105042A JP2005294414A JP 2005294414 A JP2005294414 A JP 2005294414A JP 2004105042 A JP2004105042 A JP 2004105042A JP 2004105042 A JP2004105042 A JP 2004105042A JP 2005294414 A JP2005294414 A JP 2005294414A
- Authority
- JP
- Japan
- Prior art keywords
- type polymer
- cardo type
- film
- element mounting
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】 素子を搭載するための素子搭載基板の製造方法であって、基材302の両面上にそれぞれ絶縁樹脂層312およびカルド型ポリマーを含有するフォトソルダーレジスト膜328からなる積層膜を形成する工程を備え、それぞれの積層膜を形成する工程は、カルド型ポリマーを含有する材料フィルムを接着することによりフォトソルダーレジスト膜328を形成する工程を含む素子搭載基板の製造方法を提供する。
【選択図】 図10
Description
(i)コアレスで実装できるため、トランジスタ、IC、LSIの小型・薄型化を実現できる。
(ii)トランジスタからシステムLSI、さらにチップタイプのコンデンサや抵抗を回路形成し、パッケージングすることができるため、高度なSIP(System in Package)を実現できる。
(iii)現有の半導体素子を組合せできるため、システムLSIを短期間に開発できる。
(iv)半導体ベアチップが直下の銅材に直接マウントされており、良好な放熱性を得ることができる。
(v)回路配線が銅材でありコア材がないため、低誘電率の回路配線となり、高速データ転送や高周波回路で優れた特性を発揮する。
(vi)電極がパッケージの内部に埋め込まれる構造のため、電極材料のパーティクルコンタミの発生を抑制できる。
(vii)パッケージサイズはフリーであり、1個あたりの廃材を64ピンのSQFPパッケージと比較すると、約1/10の量となるため、環境負荷を低減できる。
(viii)部品を載せるプリント回路基板から、機能の入った回路基板へと、新しい概念のシステム構成を実現できる。
(ix)ISBのパターン設計は、プリント回路基板のパターン設計と同じように容易であり、セットメーカーのエンジニアが自ら設計できる。
図10(b)は、本実施形態に係る4層ISB構造を備える素子搭載基板を示す断面図である。
(1)ポリマー主鎖の回転拘束
(2)主鎖及び側鎖のコンフォメーション規制
(3)分子間パッキングの阻害
(4)側鎖の芳香族置換基導入等による芳香族性の増加
といった効果を奏する。
図16は、実施形態1において説明した素子搭載基板上に半導体素子を搭載してなる各種の半導体装置を模式的に示した断面図である。
Claims (6)
- 素子を搭載するための素子搭載基板の製造方法であって、
基材の一方の面上に複数の絶縁層からなる第一の積層膜を形成する工程と、
基材の他方の面上に複数の絶縁層からなる第二の積層膜を形成する工程と、
を含み、
前記第一の積層膜を形成する工程は、
前記基材側から数えて二層目以上の絶縁層のうちいずれかの絶縁層として、第一のカルド型ポリマーを含有する絶縁層を、第一のカルド型ポリマーを含有する材料フィルムを接着することにより形成する工程を含み、
前記第二の積層膜を形成する工程は、
前記基材側から数えて二層目以上の絶縁層のうちいずれかの絶縁層として、第二のカルド型ポリマーを含有する絶縁層を、第二のカルド型ポリマーを含有する材料フィルムを接着することにより形成する工程を含む
ことを特徴とする素子搭載基板の製造方法。 - 請求項1に記載の素子搭載基板の製造方法において、
前記第一のカルド型ポリマーを含有する絶縁層を接着により形成する工程は、第一のカルド型ポリマーを含有する材料フィルムを両面プレスにより接着する工程を含み、
前記第二のカルド型ポリマーを含有する絶縁層を接着により形成する工程は、第二のカルド型ポリマーを含有する材料フィルムを両面プレスにより接着する工程を含む
ことを特徴とする素子搭載基板の製造方法。 - 請求項1または2に記載の素子搭載基板の製造方法において、
前記第一のカルド型ポリマーを含有する絶縁層を接着により形成する工程は、第一のカルド型ポリマーを含有する材料フィルムを接着することによりソルダーレジスト層を形成する工程を含み、
前記第二のカルド型ポリマーを含有する絶縁層を接着により形成する工程は、第二のカルド型ポリマーを含有する材料フィルムを接着することによりソルダーレジスト層を形成する工程を含む
ことを特徴とする素子搭載基板の製造方法。 - 請求項1乃至3いずれかに記載の素子搭載基板の製造方法において、
前記第一のカルド型ポリマーを含有する絶縁層を接着により形成する工程および前記第二のカルド型ポリマーを含有する絶縁層を接着により形成する工程は、第一のカルド型ポリマーを含有する材料フィルムおよび第二のカルド型ポリマーを含有する材料フィルムを両面プレスにより同時に接着する工程を含むことを特徴とする素子搭載基板の製造方法。 - 素子を搭載するための素子搭載基板であって、
基材と、
前記基材の一方の面上に設けられた複数の絶縁層からなる第一の積層膜と、
前記基材の他方の面上に設けられた複数の絶縁層からなる第二の積層膜と、
を備え、
前記第一の積層膜のうち、前記基材側から数えて二層目以上の絶縁層のうちいずれかの絶縁層は、第一のカルド型ポリマーを含有する材料フィルムを接着されてなる第一のカルド型ポリマーを含有する絶縁層であり、
前記第二の積層膜のうち、前記基材側から数えて二層目以上の絶縁層のうちいずれかの絶縁層は、第二のカルド型ポリマーを含有する材料フィルムを接着されてなる第二のカルド型ポリマーを含有する絶縁層である
ことを特徴とする素子搭載基板。 - 請求項5に記載の素子搭載基板と、
前記素子搭載基板に搭載されている半導体素子と、
を備えることを特徴とする半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004105042A JP2005294414A (ja) | 2004-03-31 | 2004-03-31 | 素子搭載基板、その製造方法およびそれを用いる半導体装置 |
TW094107972A TWI255491B (en) | 2004-03-31 | 2005-03-16 | Substrate for mounting elements, manufacturing method therefor and semiconductor device using the same |
US11/088,137 US20050218480A1 (en) | 2004-03-31 | 2005-03-23 | Device mounting board and semiconductor apparatus using device mounting board |
CNB2005100628168A CN100429768C (zh) | 2004-03-31 | 2005-03-31 | 元件搭载基板以及使用该基板的半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004105042A JP2005294414A (ja) | 2004-03-31 | 2004-03-31 | 素子搭載基板、その製造方法およびそれを用いる半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005294414A true JP2005294414A (ja) | 2005-10-20 |
Family
ID=35327033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004105042A Pending JP2005294414A (ja) | 2004-03-31 | 2004-03-31 | 素子搭載基板、その製造方法およびそれを用いる半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005294414A (ja) |
-
2004
- 2004-03-31 JP JP2004105042A patent/JP2005294414A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050218480A1 (en) | Device mounting board and semiconductor apparatus using device mounting board | |
JP3877717B2 (ja) | 半導体装置およびその製造方法 | |
US7683268B2 (en) | Semiconductor module with high process accuracy, manufacturing method thereof, and semiconductor device therewith | |
TWI278074B (en) | Substrate for mounting element thereon | |
KR101053419B1 (ko) | 다층 배선 회로 모듈 및 그 제조 방법 | |
JP2010239150A (ja) | 半導体モジュールおよびその製造方法 | |
TWI242855B (en) | Chip package structure, package substrate and manufacturing method thereof | |
JP4338570B2 (ja) | 素子搭載基板およびそれを用いた半導体装置 | |
US20050238878A1 (en) | Device mounting board | |
JP4067507B2 (ja) | 半導体モジュールおよびその製造方法 | |
JP2005294352A (ja) | 素子搭載基板およびそれを用いる半導体装置 | |
US8039948B2 (en) | Device mounting board and semiconductor apparatus using the same | |
JP2005294414A (ja) | 素子搭載基板、その製造方法およびそれを用いる半導体装置 | |
JP2004200668A (ja) | 半導体装置およびその製造方法ならびに薄板状配線部材 | |
JP2005294320A (ja) | 半導体装置およびその製造方法 | |
JP2005294441A (ja) | 素子搭載基板およびそれを用いた半導体装置 | |
TWI631684B (zh) | 中介基板及其製法 | |
JP2005294465A (ja) | 素子搭載基板およびそれを用いた半導体装置 | |
JP2005109068A (ja) | 半導体装置およびその製造方法 | |
JP4413206B2 (ja) | 半導体装置およびその製造方法 | |
KR100592866B1 (ko) | 반도체 모듈 및 그 제조 방법 | |
KR101563163B1 (ko) | 내장형 기판 및 그 제조방법 | |
JP2005286146A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2005294329A (ja) | 半導体装置およびその製造方法 | |
JP2004027186A (ja) | 埋込樹脂組成物及びそれを用いた配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061023 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080613 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090602 |