KR20210085121A - 표시패널 및 표시장치 - Google Patents

표시패널 및 표시장치 Download PDF

Info

Publication number
KR20210085121A
KR20210085121A KR1020190177824A KR20190177824A KR20210085121A KR 20210085121 A KR20210085121 A KR 20210085121A KR 1020190177824 A KR1020190177824 A KR 1020190177824A KR 20190177824 A KR20190177824 A KR 20190177824A KR 20210085121 A KR20210085121 A KR 20210085121A
Authority
KR
South Korea
Prior art keywords
disposed
inspection line
alignment mark
display panel
dam
Prior art date
Application number
KR1020190177824A
Other languages
English (en)
Inventor
권원주
손근영
진재현
임병준
김태룡
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190177824A priority Critical patent/KR20210085121A/ko
Priority to DE102020131223.7A priority patent/DE102020131223A1/de
Priority to CN202011373165.5A priority patent/CN113130448A/zh
Priority to US17/134,451 priority patent/US11800757B2/en
Publication of KR20210085121A publication Critical patent/KR20210085121A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L51/0012—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • H01L27/32—
    • H01L51/5237—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 명세서의 실시예들은, 표시패널 및 표시장치에 관한 것으로서, 더욱 상세하게는, 넌 액티브 영역에서 액티브 영역의 외곽을 둘러싸도록 배치된 댐, 넌 액티브 영역에서 댐과 이격하고 넌 액티브 영역의 일 측 가장자리에 배치된 패드 영역, 넌 액티브 영역에서 댐과 이격하고 댐의 외곽의 일부를 둘러싸도록 배치된 적어도 하나의 검사라인 및 검사라인과 일체인 적어도 하나의 얼라인 마크를 포함함으로써, 넌 액티브 영역에서 얼라인 마크가 차지하는 면적을 최소화할 수 있다.

Description

표시패널 및 표시장치{DISPLAY PANEL AND DISPLAY DEVICE}
본 명세서의 실시예들은 표시패널 및 표시장치에 관한 것으로서, 보다 상세하게는 베젤 영역의 면적을 줄일 수 있는 표시패널 및 표시장치를 제공하는 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display Device), 플라즈마 표시장치(PDP: Plasma Display Panel), 유기발광표시장치(OLED: Organic Light Emitting Display Device) 등과 같은 여러 가지 표시 장치가 활용되고 있다.
이러한 표시장치는 표시패널의 상부 및 하부에 표시패널을 보호하기 위해 배치된 구성들을 포함할 수 있다.
표시패널에는 표시패널 및 표시패널의 상부 및 하부에 배치된 구성들의 합착 시, 각 구성들의 위치 인식을 위한 얼라인 마크가 배치될 수 있다.
얼라인 마크는 표시패널의 넌 액티브 영역(또는 베젤 영역)에 배치될 수 있는데, 얼라인 마크의 시인성 향상을 위한 설계 조건 등에 의해 넌 액티브 영역에서 얼라인 마크가 차지하는 면적이 커질 수 있다.
이에, 넌 액티브 영역의 면적 역시 증가하게 되는데, 최근 들어, 넌 액티브 영역의 크기를 줄여 표시패널의 액티브 영역의 면적을 최대로 확보하기 위한 요구가 높아지고 있다. 이에, 본 명세서에서의 발명자들은 얼라인 마크로 인해 발생하는 넌 액티브 영역의 면적 증가를 최소화할 수 있는 표시패널 및 표시장치의 새로운 구조를 발명하였다.
본 명세서의 일 실시예에 따른 해결 과제는 표시패널의 넌 액티브 영역에 얼라인 마크가 배치되더라도 넌 액티브 영역의 면적 증가율이 낮은 표시패널 및 표시장치를 제공하는 것이다.
본 명세서의 일 실시예에 따른 해결 과제는 얼라인 마크를 제작하는 공정이 간단한 표시패널 및 표시장치를 제공하는 것이다.
본 명세서의 일 실시예에 따른 얼라인 마크를 통해 좁은 면적의 넌 액티브 영역을 갖는 표시장치가 제공된다. 본 명세서의 일 실시예에 따른 표시장치는 액티브 영역 및 넌 액티브 영역을 포함하는 표시패널, 표시패널의 상부에 배치된 프론트 커버 및 표시패널의 하부에 배치된 백 커버를 포함하고, 넌 액티브 영역에서 액티브 영역의 외곽을 둘러싸도록 배치된 댐, 넌 액티브 영역에서 댐과 이격하고 넌 액티브 영역의 일 측 가장자리에 배치된 패드 영역, 넌 액티브 영역에서 댐과 이격하고 댐의 외곽의 일부를 둘러싸도록 배치된 적어도 하나의 검사라인 및 검사라인과 일체인 적어도 하나의 얼라인 마크를 포함한다.
본 명세서의 일 실시예에 따른 얼라인 마크를 통해 좁은 면적의 넌 액티브 영역을 갖는 표시패널이 제공된다. 본 명세서의 일 실시예에 따른 표시패널은 넌 액티브 영역에서 액티브 영역의 외곽을 둘러싸도록 배치된 댐, 넌 액티브 영역에서 댐과 이격하고 넌 액티브 영역의 일 측 가장자리에 배치된 패드 영역, 넌 액티브 영역에서 댐과 이격하고 댐의 외곽의 일부를 둘러싸도록 배치된 적어도 하나의 검사라인 및 검사라인과 일체인 적어도 하나의 얼라인 마크를 포함한다.
본 명세서의 실시예들에 따라, 넌 액티브 영역에 배치된 적어도 하나의 검사라인과 얼라인 마크가 일체로 이루어짐으로써, 넌 액티브 영역에서 얼라인 마크가 차지하는 면적을 최소화할 수 있는 효과가 있다.
본 명세서의 실시예들에 따라, 넌 액티브 영역에 배치된 적어도 하나의 검사라인과 얼라인 마크가 일체로 이루어짐으로써, 얼라인 마크를 형성하는 공정이 간단해질 수 있는 효과가 있다.
도 1은 본 명세서의 실시예들에 따른 표시장치를 개략적으로 도시한 도면이다.
도 2는 본 명세서의 실시예들에 따른 표시장치에 대한 개략적인 구성도이다.
도 3은 본 명세서의 실시예들에 따른 표시장치의 표시패널의 구조를 개략적으로 도시한 평면도이다.
도 4는 도 3의 X 영역(액티브 영역의 일부)을 확대한 도면이다.
도 5는 도 3의 Y 영역(넌 액티브 영역의 일부)를 확대한 도면이다.
도 6은 도 5의 A-B를 따라 절단한 단면도이다.
도 7은 도 3의 Z 영역을 확대한 도면이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는, 본 명세서의 일 실시예에 따른 얼라인 마크의 구조를 포함하는 표시장치의 다양한 구성에 대해 설명한다.
본 명세서의 표시패널 및 표시장치의 구성에 따르면, 액티브 영역 및 액티브 영역을 둘러싸는 넌 액티브 영역을 포함하는 표시패널, 표시패널 상부에 배치된 프론트 커버 및 표시패널 하부에 배치된 백 커버를 포함하고, 표시패널의 넌 액티브 영역에서 액티브 영역의 외곽을 둘러싸도록 배치된 댐, 넌 액티브 영역에서 댐과 이격하고 넌 액티브 영역의 일 측 가장자리에 배치된 패드영역, 넌 액티브 영역에서 댐과 이격하고, 댐의 외곽의 일부를 둘러싸도록 배치된 적어도 하나의 검사라인 및 검사라인과 일체인 적어도 하나의 얼라인 마크를 포함한다.
본 명세서의 표시패널 및 표시장치의 구성에 따르면, 패드영역에는 다수의 패드가 배치되고, 검사라인은 패드와 전기적으로 연결될 수 있다.
본 명세서의 표시패널 및 표시장치의 구성에 따르면, 검사라인은 댐의 외곽의 일부를 둘러싸도록 배치된 제1 검사라인 및 제1 검사라인과 이격되되 제1 검사라인의 외곽을 둘러싸도록 배치된 제2 검사라인을 포함할 수 있다.
본 명세서의 표시패널 및 표시장치의 구성에 따르면, 적어도 하나의 얼라인 마크는 제2 검사라인과 일체일 수 있다.
본 명세서의 표시패널 및 표시장치의 구성에 따르면, 넌 액티브 영역에서, 제2 검사라인의 외곽에 배치된 적어도 하나의 크랙 방지 라인을 포함할 수 있다.
본 명세서의 표시패널 및 표시장치의 구성에 따르면, 액티브 영역의 기판 상에는 적어도 하나의 박막 트랜지스터가 배치되고, 박막 트랜지스터는 기판 상에 배치된 게이트 전극, 액티브층, 소스 전극 및 드레인 전극을 포함하고, 제1 및 제2 검사라인은 게이트 전극과 동일층에 배치될 수 있다.
본 명세서의 표시패널 및 표시장치의 구성에 따르면, 얼라인 마크는 상기 박막 트랜지스터의 게이트 전극과 동일층에 배치될 수 있다.
본 명세서의 표시패널 및 표시장치의 구성에 따르면, 제2 검사라인은 적어도 하나의 홈을 구비할 수 있다.
본 명세서의 표시패널 및 표시장치의 구성에 따르면, 제2 검사라인의 홈은 제1 방향으로 연장되는 제1 부분, 제1 부분에서 제1 방향과 교차하는 방향인 제2 방향으로 연장되는 제2 부분 및 제2 부분에서 제1 부분이 연장되는 방향과 대응되는 방향으로 연장된 제3 부분으로 이루어질 수 있다.
본 명세서의 표시패널 및 표시장치의 구성에 따르면, 얼라인 마크는 제2 검사라인의 제1 내지 제3 부분 중 적어도 하나의 부분과 일체일 수 있다.
본 명세서의 표시패널 및 표시장치의 구성에 따르면, 홈의 깊이 방향에 대한 얼라인 마크의 폭은 홈의 깊이와 대응되거나, 홈의 깊이보다 넓을 수 있다.
본 명세서의 표시패널 및 표시장치의 구성에 따르면, 얼라인 마크의 최대 폭은 넌 액티브 영역에 배치된 신호라인의 최대 폭보다 클 수 있다.
본 명세서의 표시패널 및 표시장치의 구성에 따르면, 얼라인 마크는 90도(degree) 이상의 각도를 갖는 부분을 적어도 두 부분 이상 포함할 수 있다.
이하, 첨부된 도면을 참조하여 본 명세서의 다양한 실시예들을 상세히 설명한다.
도 1은 본 명세서의 실시예들에 따른 표시장치를 개략적으로 도시한 도면이다.
본 명세서의 실시예들에 따른 표시장치(100)는 프론드 커버(front cover, 101), 백 커버(back cover, 103) 및 표시패널(110)을 포함할 수 있다.
프론트 커버(101)는 표시패널(110)을 덮는 커버 글라스(cover glass)를 포함할 수 있다. 이러한 프론트 커버(101)는 표시패널(110)의 상면의 일부와 중첩할 수 있다.
프론트 커버(101)에 의해 노출된 표시패널(110)의 상면에는 화상이 표시될 수 있다.
한편, 본 명세서의 실시예들에 따른 표시장치(100) 장치가 모바일 단말기일 경우, 모바일 단말기 전면에 전면 카메라와 각종 센서들이 배치될 수 있다. 또한, 백 커버(103)의 배면에는 후방 카메라와 각종 센서(sensor)들이 배치될 수 있다. 센서들은 모바일 단말기에 적용 가능한 센서들 예를 들어, 근접 센서, 자이로 센서, 지자기 센서, 모션 센서, 조도 센서, RGB 센서, 홀 센서(Hall sensor), 온도/습도 센서, 심장 박동 센서, 지문 인식 센서 등 다양한 센서들일 수 있다.
도면에는 도시하지 않았으나, 본 명세서의 실시예들에 따른 표시장치(100)는 미들 프레임(middle frame), 메인 보드(main board) 및 배터리 등의 구성을 더 포함할 수 있다.
여기서, 미들 프레임은 표시패널(110)의 배면에서 표시패널(110)을 지지하는 역할을 할 수 있다. 그리고, 메인 보드는 사용자 입력부, 스피커, 마이크, 배터리 등이 연결되는 구성일 수 있다.
표시패널(110)에는 터치 센서들이 화면 전체에 배치될 수 있다. 또한, 본 명세서에 따른 실시예들이 이에 한정되는 것은 아니며, 표시패널(110) 상에 터치 패널이 추가로 배치될 수도 있다.
이와 같이, 본 명세서의 실시예들에 따른 표시패널(110)은 적어도 2개의 구성과 결합되는 구조를 가질 수 있다. 예를 들면, 표시패널(110)은 프론트 커버(101), 백 커버(103) 및 커버 글라스 등과 결합될 수 있다.
표시패널(110)과 프론트 커버(101), 백 커버(103) 및 커버 글라스를 결합하기 위해서는 각 구성들이 적정한 위치에 배치되어야 한다.
이를 위해, 표시패널(100)은 적어도 1개의 얼라인 마크(align mark)를 포함할 수 있다. 얼라인 마크는 표시패널(110)과 다른 구성들을 합착하는 공정에서 정렬(align)을 위한 식별 표식으로 사용될 수 있다.
본 명세서의 표시장치(100)는 액정표시장치(LCD), 유기발광 표시장치 등일 수 있다. 표시장치(100)는 이러한 표시패널(110)과, 표시패널(110)의 구동을 위한 구동회로를 포함한다.
도 2는 본 명세서의 실시예들에 따른 표시장치에 대한 개략적인 구성도이다.
본 명세서의 실시예들에 따른 표시장치(100)는 표시패널(110), 데이터 구동 회로(220), 게이트 구동 회로(230), 컨트롤러(240) 등을 포함할 수 있다.
표시패널(110)에는 K개의 데이터 라인(DL) 및 H개의 게이트 라인(GL)이 배치된다. K는 2 이상의 자연수이고, H는 2 이상의 자연수이다.
또한, 표시패널(110)에는 K개의 데이터 라인(DL) 및 H개의 게이트 라인(GL)에 의해 정의되는 다수의 서브픽셀(SP)이 배치될 수 있다. 다수의 서브픽셀(SP)은 매트릭스 타입으로 배열될 수 있으나, 본 명세서에 따른 실시예들이 이에 한정되는 것은 아니다.
표시패널(110)은 패널(PNL)은 화상(영상)이 표시되는 액티브 영역(A/A)과, 그 외곽 영역이고 화상이 표시되지 않는 넌-액티브 영역(N/A)을 포함할 수 있다. 여기서, 넌-액티브 영역(N/A)은 베젤 영역이라고도 한다.
액티브 영역(A/A)에는 화상 표시를 위한 다수의 서브픽셀(SP)이 배치된다. 각각의 서브픽셀(SP)은 적어도 하나의 발광영역을 포함할 수 있다.
넌-액티브 영역(N/A)에는 데이터 구동 회로(220)가 전기적으로 연결되기 위한 패드영역이 배치되고, 이러한 패드영역과 다수의 데이터 라인 간의 연결을 위한 다수의 데이터 링크 라인(또는, 신호라인)이 배치될 수도 있다.
데이터 구동 회로(220)는, 영상 표시를 위하여 K개의 데이터 라인(DL)을 구동하는 회로로서, 영상 신호에 해당하는 영상 영상 데이터 전압을 K개의 데이터 라인(DL)으로 출력할 수 있다.
게이트 구동 회로(230)는, 영상 표시를 위하여 H개의 게이트 라인(GL)을 순차적으로 구동하는 회로로서, 영상 표시를 위하여 게이트 신호(스캔 신호)를 H개의 게이트 라인(GL)으로 순차적으로 공급할 수 있다.
컨트롤러(240)는, 데이터 구동 회로(220) 및 게이트 구동 회로(230)를 제어하는 구성으로서, 데이터 구동 회로(220) 및 게이트 구동 회로(230)로 각종 제어신호(데이터 구동 제어 신호, 게이트 구동 제어 신호 등)를 데이터 구동 회로(220) 및 게이트 구동 회로(230)로 제공한다.
이러한 컨트롤러(240)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 구동 회로(220)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.
이러한 컨트롤러(240)는 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러(Timing Controller)를 포함하여 다른 제어 기능도 더 수행하는 제어장치일 수 있다.
데이터 구동 회로(220)는, 도 2에서는 표시패널(110)의 일측(예: 상측 또는 하측)에만 위치하고 있으나, 구동 방식, 패널 설계 방식 등에 따라서, 표시패널(110)의 양측(예: 상측과 하측)에 모두 위치할 수도 있다.
데이터 구동 회로(220)는, 적어도 하나의 소스 드라이버 집적회로(SDIC: Source Driver Integrated Circuit)를 포함하여 구현될 수 있다.
각 소스 드라이버 집적회로(SDIC)는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG: Chip On Glass) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다. 또한, 각 소스 드라이버 집적회로(SDIC)는, 표시패널(110)에 연결된 필름 상에 실장 되는 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수도 있다.
각 소스 드라이버 집적회로(SDIC)는, 쉬프트 레지스터(Shift Register), 래치 회로(Latch Circuit), 디지털 아날로그 컨버터(DAC: Digital to AN/Alog Converter), 출력 버퍼(Output Buffer) 등을 포함할 수 있다.
각 소스 드라이버 집적회로(SDIC)는, 경우에 따라서, 아날로그 디지털 컨버터(ADC: AN/Alog to Digital Converter)를 더 포함할 수 있다.
게이트 구동 회로(230)는, 도 2에서 표시패널(110)의 일 측(예: 좌측 또는 우측)에만 위치하고 있으나, 구동 방식, 패널 설계 방식 등에 따라서, 표시패널(110)의 양측(예: 좌측과 우측)에 모두 위치할 수도 있다.
이러한 게이트 구동 회로(230)는, 적어도 하나의 게이트 드라이버 집적회로(GDIC: Gate Driver Integrated Circuit)를 포함하여 구현될 수 있다.
각 게이트 드라이버 집적회로(GDIC)는, 테이프 오토메티드 본딩(TAB) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다. 또한, 각 게이트 드라이버 집적회로(GDIC)는 표시패널(110)과 연결된 필름 상에 실장 되는 칩 온 필름(COF) 방식으로 구현될 수도 있다.
각 게이트 드라이버 집적회로(GDIC)는 쉬프트 레지스터(Shift Register), 레벨 쉬프터(Level Shifter) 등을 포함할 수 있다.
표시패널(110)에 배치되는 각 서브픽셀(SP)은 트랜지스터 등의 회로 소자를 포함하여 구성될 수 있다.
각 픽셀을 구성하는 회로 소자의 종류 및 개수는, 제공 기능 및 설계 방식 등에 따라 다양하게 정해질 수 있다.
도 3은 본 명세서의 실시예들에 따른 표시장치의 표시패널의 구조를 개략적으로 도시한 평면도이다. 도 4는 도 3의 X 영역(액티브 영역의 일부)을 확대한 도면이다. 도 5는 도 3의 Y 영역(넌 액티브 영역의 일부)를 확대한 도면이다.
도 3을 참조하면, 표시패널(110)은 화상을 표시하는 액티브 영역(A/A)과 액티브 영역(A/A)의 외곽을 둘러싸는 넌 액티브 영역(N/A)을 포함할 수 있다.
액티브 영역(A/A)에는 화상 표시를 위한 다수의 서브픽셀(SP)이 배치된다. 각각의 서브픽셀(SP)은 적어도 하나의 발광영역을 포함할 수 있다. 그리고, 액티브 영역(A/A)에는 발광영역(EA)을 둘러싸는 비 발광영역(NEA)이 배치될 수 있다.
도 4를 참조하면, 기판(400) 상에 적어도 하나의 박막 트랜지스터(TFT) 및 유기발광소자(OLED)가 배치될 수 있다. 유기발광소자(OLED) 상에는 유기발광소자(OLED)를 이물(수분 및 산소를 포함)로부터 보호하기 위한 봉지층(490)이 배치될 수 있다.
박막 트랜지스터(TFT)는 게이트 전극(410), 액티브층(420), 소스 전극(430) 및 드레인 전극(435)을 포함할 수 있다.
유기발광소자(OLED)는 제1 전극(440), 유기층(450) 및 제2 전극(460)을 포함할 수 있다.
구체적으로, 기판(400) 상에 적어도 한 층의 버퍼층(401)이 배치될 수 있다. 경우에 따라서, 버퍼층(401)은 생략될 수도 있다. 또는, 버퍼층(401)은 다수의 박막이 증착된 구조를 가질 수도 있다. 이 경우, 다수의 무기막이 적층된 구조 일 수 있으나, 본 명세서가 이에 한정되는 것은 아니다.
버퍼층(401)은 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(SiNx) 또는 실리콘 옥시나이트라이드(SiON) 등의 무기물질로 구성될 수 있으나, 본 명세서가 이에 한정되지 않는다.
버퍼층(401)이 다중막일 경우, 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(SiNx) 또는 실리콘 옥시나이트라이드(SiON) 등의 무기물질 중 적어도 2개의 무기물질층이 교번하여 배치되는 구조일 수 있으나, 본 명세서가 이에 한정되는 것은 아니다.
후술하는 설명에서는 편의상 버퍼층(401)이 단일층인 구조로 설명한다.
버퍼층(401) 상에는 게이트 전극(410)이 배치될 수 있다.
게이트 전극(410)은 은(Ag), 알루미늄(Al), 마그네슘(Mg), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 텅스텐(W), 금(Au), 탄탈륨(Ta), 구리(Cu), 코발트(Co), 철(Fe), 몰리브덴(Mo) 및 백금(Pt) 등의 금속 또는 이들의 합금 등을 포함할 수 있으나, 본 명세서가 이에 한정되는 것은 아니다.
한편, 도 4에는 게이트 전극(410)이 단일층인 구조로 도시되어 있으나, 본 명세서가 이에 한정되는 것은 아니다. 예를 들면, 게이트 전극(410)은 2층 이상의 다중막 구조로 이루어질 수도 있다. 다중막의 예로는 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo), ITO 등의 하부막과 구리(Cu) 등의 상부막의 이중막, 몰리브덴(Mo)-알루미늄(Al)-몰리브덴(Mo)의 삼중막 등을 들 수 있다.
게이트 전극(410) 상에는 게이트 절연막(402)이 배치될 수 있다.
게이트 절연막(402)은 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(SiNx) 또는 실리콘 옥시나이트라이드(SiON) 등의 무기물질로 구성될 수 있으나, 본 명세서가 이에 한정되지 않는다.
게이트 절연막(402) 상에는 게이트 전극(410)과 중첩된 액티브층(420)이 배치될 수 있다.
액티브층(420)은 다양한 타입의 반도체층일 수 있다.
예를 들면, 액티브층(420)은 산화물(Oxide) 반도체, 비정질 실리콘 반도체 또는 다결정 실리콘 반도체 중 어느 하나일 수 있으나, 본 명세서가 이에 한정되는 것은 아니다.
액티브층(420) 상에는 서로 이격하여 배치된 소스 전극(430) 및 드레인 전극(435)이 배치될 수 있다.
소스 전극(430) 및 드레인 전극(435)은 은(Ag), 알루미늄(Al), 마그네슘(Mg), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 텅스텐(W), 금(Au), 탄탈륨(Ta), 구리(Cu), 코발트(Co), 철(Fe), 몰리브덴(Mo) 및 백금(Pt) 등의 금속 또는 이들의 합금 등을 포함할 수 있으나, 본 명세서가 이에 한정되는 것은 아니다.
소스전극(430) 및 드레인 전극(435) 상에는 보호층(403)이 배치될 수 있다.
보호층(403)은 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(SiNx) 또는 실리콘 옥시나이트라이드(SiON) 등의 무기물질로 구성될 수 있으나, 본 명세서가 이에 한정되지 않는다.
보호층(403) 상에는 평탄화층(404)이 배치될 수 있다. 평탄화층(404)은 보호층(403) 상에 배치된 제1 평탄화층(404a) 및 제1 평탄화층(404a)에 배치된 제2 평탄화층(404b)을 포함할 수 있으나, 본 실시예의 구조가 이에 한정되는 것은 아니며, 평탄화층(404)은 단일층 또는 3층 이상의 구조로 이루어질 수도 있다.
평탄화층(404)은 기판(400)을 평탄화 할 수 있는 유기물질을 포함할 수 있으나, 본 명세서가 이에 한정되는 것은 아니다.
평탄화층(404) 상에는 유기발광소자(OLED)의 제1 전극(440)이 배치될 수 있다. 여기서, 제1 전극(440)은 유기발광소자(OLED)의 애노드(anode)일 수 있으나, 본 명세서가 이에 한정되는 것은 아니다.
제1 전극(440)은 평탄화층(404) 및 보호층(403)에 구비된 컨택홀을 통해 박막 트랜지스터(TFT)의 드레인 전극(435)과 전기적으로 연결될 수 있다.
도 4에서는 제1 전극(440)이 드레인 전극(435)과 컨택되는 구성이 도시되어 있으나, 본 명세서가 이에 한정되는 것은 아니다. 예를 들면, 제1 전극(440)은 드레인 전극(435) 대신 박막 트랜지스터(TFT)의 소스 전극(430)과 전기적으로 연결될 수도 있다
제1 전극(440)은 투명도전물질을 포함하는 전극일 수 있다. 예를 들면, 제1 전극(440)은 인듐-틴-옥사이드(Indium tin oxide; ITO), 인듐-징크-옥사이드(Indium zinc oxide; IZO) 또는 인듐-틴-징크-옥사이드(Indium tin zinc oxide; ITZO)중 적어도 어느 하나를 포함할 수 있으나, 본 명세서가 이에 한정되는 것은 아니다.
제1 전극(440)은 반사전극일 수도 있다. 예를 들면, 제1 전극(440)은 은(Ag), 알루미늄(Al), 마그네슘(Mg), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 텅스텐(W), 금(Au), 탄탈륨(Ta), 구리(Cu), 코발트(Co), 철(Fe), 몰리브덴(Mo) 및 백금(Pt)으로 이루어진 군에서 선택되는 어느 하나 또는 상기 금속의 합금일 수 있다.
또한, 도 4에서는 제1 전극(440)이 단일층인 구성이 도시되었으나, 본 명세서가 이에 한정되는 것은 아니며, 제1 전극(440)은 다중층으로 이루어질 수도 있다.
한편, 도면에는 도시하지 않았으나, 제1 평탄화층(404a)과 제2 평탄화층(404b) 사이 또는 제1 전극(440)과 동일 층에는 적어도 한 층의 보조전극이 배치될 수 있다.
보조전극은 유기발광소자(OLED)의 제2 전극(460)과 전기적으로 연결되는 전극으로, 제2 전극(460)에 의한 전압강하를 방지하는 역할을 할 수 있다.
제1 전극(440) 상면의 일부 및 절연층(404)의 상면의 일부 상에는 뱅크(405)가 배치될 수 있다.
뱅크(405)는 액티브 영역(A/A) 내의 다수의 발광영역(EA)과 비 발광영역(NEA)을 정의하는 역할을 할 수 있다. 구체적으로, 액티브 영역(A/A) 내에서 뱅크(405)가 미 배치된 영역은 발광영역(EA)이고, 뱅크(405)가 배치된 영역은 비 발광영역(NEA)일 수 있다.
뱅크(405) 상에는 적어도 하나의 스페이서(480)가 배치될 수 있다. 스페이서(480)는 유기발광소자(OLED)의 유기층(450)을 형성하는 과정에서 마스크를 지지할 수 있는 지지부 역할을 할 수 있다.
한편, 도 4에서는 뱅크(405) 상에 적어도 하나의 스페이서(480)가 배치된 구조를 도시하였으나, 본 실시예에 따른 구조가 이에 한정되지 않으며, 뱅크(405) 상에 스페이서(408)가 미 배치될 수도 있다.
뱅크(405)와 미 중첩하는 제1 전극(440)의 상면에는 적어도 하나의 발광층을 포함하는 유기층(450)이 배치될 수 있다.
한편, 도 4에서는 유기층(450)이 뱅크(405)와 미 중첩된 제1 전극(440)의 상면 상에만 배치된 구조를 도시하였으나, 본 명세서가 이에 한정되는 것은 아니다.
예를 들면, 유기층(450)은 액티브 영역(A/A) 내에서 제1 전극(440) 및 뱅크(405) 상에 배치될 수도 있다.
다만, 후술하는 설명에서는 설명의 편의를 위하여, 유기층(450)이 뱅크(405)와 미 중첩된 제1 전극(440)의 상면 상에 배치된 구조를 중심으로 설명한다.
유기층(450) 상에는 유기발광소자(OLED)의 제2 전극(460)이 배치될 수 있다. 여기서, 제2 전극(460)은 유기발광소자(OLED)의 캐소드(cathode)일 수 있으나, 본 명세서가 이에 한정되는 것은 아니다.
제2 전극(460)은 투명도전물질을 포함하는 전극일 수 있다. 예를 들면, 제1 전극(440)은 인듐-틴-옥사이드(Indium tin oxide; ITO), 인듐-징크-옥사이드(Indium zinc oxide; IZO) 또는 인듐-틴-징크-옥사이드(Indium tin zinc oxide; ITZO)중 적어도 어느 하나를 포함할 수 있으나, 본 명세서가 이에 한정되는 것은 아니다.
제2 전극(460)은 반투과 전극이거나, 반사전극일 수도 있다. 예를 들면, 제2 전극(460)은 은(Ag), 알루미늄(Al), 마그네슘(Mg), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 텅스텐(W), 금(Au), 탄탈륨(Ta), 구리(Cu), 코발트(Co), 철(Fe), 몰리브덴(Mo) 및 백금(Pt)으로 이루어진 군에서 선택되는 어느 하나 또는 상기 금속의 합금일 수 있다.
제2 전극(460)은 액티브 영역(A/A)의 전면에 배치될 수 있으나, 본 명세서가 이에 한정되는 것은 아니다. 예를 들면, 제2 전극(460)은 액티브 영역(A/A)의 일부 영역에만 배치될 수도 있다.
제2 전극(460) 상에는 유기발광소자(OLED)를 수분 및 산소로부터 보호하기 위한 봉지층(490)이 배치될 수 있다.
봉지층(490)은 제2 전극(460) 상에 배치된 제1 봉지층(491), 제2 봉지층(492) 및 제3 봉지층(493)을 포함할 수 있다. 한편, 도 4에서는 봉지층(490)이 다층 구조인 것으로 도시되었으나, 본 명세서의 실시예들이 이에 한정되는 것은 아니며, 예를 들면, 봉지층(490)이 단일층일 수도 있다. 다만, 후술하는 설명에서는 설명의 편의를 위하여, 봉지층(490)이 다층 구조인 것을 중심으로 설명한다.
제1 봉지층(491)과 제3 봉지층(493)은 무기절연물질을 포함할 수 있고, 제2 봉지층(492)은 유기절연물질을 포함할 수 있다.
또한, 도 3을 참조하면, 본 명세서의 표시장치(100)의 표시패널(110)에 포함된 넌 액티브 영역(N/A)에는 패드영역(PAD), 댐(120), 적어도 1개의 검사라인(350) 및 적어도 1개의 얼라인 마크(align mark, 380)가 배치된다.
패드영역(PAD)은 표시패널의 일측 가장자리에 배치될 수 있다. 패드영역(PAD)은 다수의 패드(360)들을 포함할 수 있다. 다수의 패드(360)는 필름(예를 들면, 이방성 도전 필름 등)을 이용하여 다른 필름을 통해 데이터 구동 회로(220)와 전기적으로 연결될 수 있다.
댐(370)은 제1 댐(371) 및 제2 댐(372)을 포함할 수 있다. 제1 댐(371) 및 제2 댐은(372)은 액티브 영역(A/A)을 둘러싸도록 배치될 수 있으며, 제1 댐(371) 및 제2 댐(372)중 적어도 하나는 표시패널(110)에 배치되는 제2 봉지층(492, 도 4 참조)의 흐름을 차단할 수 있다. 구체적으로, 제1 댐(371) 및 제2 댐(372)은 액티브 영역(A/A)과 패드영역(PAD)사이에 배치되어 제2 봉지층(492)이 패드영역(PAD)을 침범하지 못하도록 차단할 수 있다.
또한, 검사라인(350)은 넌 액티브 영역(N/A)에서 제1 및 제2 댐(371, 372)과 이격하여 배치될 수 있다. 예를 들면, 제1 댐(371)은 액티브 영역(A/A)을 둘러싸도록 배치되고, 제2 댐(372)은 제1 댐(371)의 외곽을 둘러싸도록 배치될 수 있다.
그리고, 검사라인(350)은 제2 댐(372)의 외곽의 일부를 둘러싸도록 배치될 수 있다. 예를 들면, 검사라인(350)은 제2 댐(372)의 외곽을 둘러싸도록 배치되되, 패드 영역(PAD)이 배치된 표시패널(110)의 일 측의 일부에는 미 배치될 수 있다.
검사라인(350)은 제2 댐(372)의 외곽의 일부를 둘러싸는 제1 검사라인(351) 및 제1 검사라인(351)의 외곽을 둘러싸는 제2 검사라인(352)을 포함할 수 있다.
한편, 도 3에서는 넌 액티브 영역(N/A)의 크랙을 감지하는 검사라인(350)이 2개인 구조를 도시하였으나, 본 명세서의 실시예들에 따른 표시패널(110)의 구조가 이에 한정되는 것은 아니며, 표시패널(110)은 넌 액티브 영역(N/A)에 배치된 하나 또는 3개 이상의 검사라인(350)을 포함할 수 있다.
표시패널(110)의 넌 액티브 영역(N/A) 중 일부는 벤딩영역이 구비될 수 있으며, 표시패널(110) 벤딩 시, 표시패널(110)에 큰 외력이 가해질 경우, 넌 액티브 영역(N/A)에 배치된 다수의 신호라인들의 손상이 발생할 수 있다.
검사라인(350)은 넌 액티브 영역(N/A)에 가해지는 외력에 의해 다수의 신호라인들에 손상이 발생하는지에 대한 여부를 확인할 수 있는 구성이다.
이러한 검사라인(350)은 패드영역(PAD)에 배치된 패드(360)와 전기적으로 연결될 수 있다. 그리고, 넌 액티브 영역(N/A)에서 크랙(crack) 등의 손상이 발생할 경우, 검사라인(350)에도 크랙이 가해질 수 있다. 이와 같이, 검사라인(350)에 손상이 가해질 경우, 검사라인(350)의 저항이 증가함으로써, 넌 액티브 영역(N/A)의 크랙 발생을 감지할 수 있다.
구체적으로, 검사라인(350)을 따라 기준 전압에 따른 전류가 흐른 뒤 출력 전압을 검출하여 기준 전압 범위 내에 속하는지, 기준전압 범위 내에 속하지 않는지에 대한 검출 결과 신호를 통해 표시패널(110)의 손상 여부를 판단할 수 있다.
표시패널(110)의 넌 액티브 영역(N/A)에는 적어도 하나의 얼라인 마크(380)가 배치된다.
예를 들면, 얼라인 마크(380)는 평면 상으로, 표시패널(110)의 적어도 하나의 코너부에 존재할 수 있으며, 표시패널(110)의 사이즈에 따라, 표시패널(110)의 적어도 일 측에도 배치될 수 있다.
얼라인 마크(380)를 통해 표시패널(110), 프론트 커버, 백 커버 및 커버 글라스 등이 오차 범위 내로 정렬될 수 있으며, 표시장치(100)에 포함되는 구성들의 정렬이 어긋나는 경우, 표시장치(100) 내에 포함되는 구성들의 합착이 어려울 수 있으며, 일부 구성은 표시패널(110)의 화상이 표시되는 액티브 영역(A/A)을 가리는 등의 불량이 발생할 수 있다.
따라서, 표시장치(100)에 포함되는 구성들의 정렬의 어긋남을 방지하기 위해 얼라인 마크(380)의 식별성이 높아야 한다.
그러나, 넌 액티브 영역(N/A)에 얼라인 마크(380)가 배치되는 경우, 얼라인 마크(380)가 차지하는 만큼에 대한 넌 액티브 영역(N/A)의 면적이 증가될 수 있다. 따라서, 넌 액티브 영역(N/A)의 면적을 줄이는데 어려움이 있다.
또한, 넌 액티브 영역(N/A)의 면적을 줄이기 위해, 얼라인 마크(380)의 크기를 줄이는 경우, 얼라인 마크(380)의 식별이 어려울 수 있다.
본 명세서의 실시예에 따른 표시패널(110)에서는 식별성이 우수하며, 넌 액티브 영역(N/A)의 면적을 최소화 할 수 있는 구조를 갖는 얼라인 마크(380)의 구조를 갖는다.
본 명세서에서, 넌 액티브 영역(N/A)에 배치된 얼라인 마크(380)의 형상이 복잡하거나 넌 액티브 영역(N/A)에 배치된 다른 신호라인과 차별적으로 시인되기 위해 신호라인들의 폭보다 큰 폭을 가질 수 있다. 여기서, 얼라인 마크(380)의 최대 폭(T)과 신호라인들의 최대 폭은 평면 상으로 표시패널(110)이 짧은 길이를 갖는 일 변, 다시 말해, 표시패널(110)의 단변이 연장되는 방향에 대한 최단 직선길이일 수 있다.
도 3 및 도 5를 참조하면, 넌 액티브 영역(N/A)에 배치된 얼라인 마크(380)는 적어도 하나의 검사라인(350)과 일체일 수 있다.
예를 들면, 얼라인 마크(380)는 표시패널(110)의 최 외곽에 배치된 검사라인(350)인 제2 검사라인(352)과 일체일 수 있다. 다시 말해, 액티브 영역(A/A)과 가장 멀리 배치된 검사라인(350)과 얼라인 마크(380)가 일체화될 수 있다.
이를 통해, 얼라인 마크(380)의 시인성을 높일 수 있으나, 본 명세서의 구조가 이에 한정되는 것은 아니다. 예를 들면, 적어도 하나의 얼라인 마크(380)는 제1 검사라인(351)과 일체일 수도 있다.
제2 검사라인(352)은 얼라인 마크(380)가 위치하기 위한 공간 확보를 위해, 평면 상으로 적어도 하나의 홈(355)을 구비할 수 있다.
여기서, 제2 검사라인(352)의 홈(355)의 입구는 넌 액티브 영역(N/A)에 배치된 크랙 방지 라인(530)를 향하도록 배치될 수 있다.
제2 검사라인(352)의 홈(355)은 제2 검사라인(352)이 제1 방향(예를 들면, 표시패널(110)이 긴 길이를 갖는 일 변이 연장되는 방향)으로 연장되는 영역으로부터 제1 방향과 교차되는 방향은 제2 방향으로 연장되는 제1 부분(352a)과, 제1 부분(352a)으로부터 제1 방향으로 연장되는 제2 부분(352b) 및 제2 부분(352b)으로부터 제1 부분(352a)이 연장되는 방향과 동일한 방향으로 연장된 제3 부분(352c)을 통해 형성될 수 있다.
그리고, 제2 검사라인(352)에 구비된 홈(355) 내에는 적어도 하나의 얼라인 마크(380)가 배치될 수 있다. 얼라인 마크(380)는 제2 검사라인(352)의 제2 부분(352b)과 일체인 구성일 수 있다.
다만, 얼라인 마크(380)가 제2 검사라인(352)의 제2 부분(352b)과 일체인 구조는 일 예일 뿐, 본 명세서의 실시예에 따른 구조가 이에 한정되는 것은 아니며, 얼라인 마크(380)는 제2 검사라인(352)의 제1 내지 제3 부분(352a, 352b, 352c) 중 적어도 하나의 부분과 일체로 이루어지는 구조일 수도 있다.
얼라인 마크(380)의 형상의 일 예로, 얼라인 마크(380)는 제1 영역(380a), 제2 영역(380b) 및 제3 영역(380c)을 포함할 수 있다.
제1 내지 제3 영역(380a, 380b, 380c)은 제1 방향으로 연장되되, 서로 일체로 이루어질 수 있다. 여기서, 제2 영역(380b)은 제1 영역과 제3 영역(380a, 380c) 사이에 배치될 수 있다. 그리고, 제1 내지 제3 영역(380a, 380b, 380c) 각각은 평면 상으로 사각형의 형상일 수 있다.
제1 및 제3 영역(380a, 380c)의 높이는 서로 대응되고, 제2 영역(280b)의 영역은 높이는 제1 및 제3 영역(380a, 380c)의 높이보다 낮을 수 있다. 여기서, 제1 내지 제3 영역(380a, 380b, 380c)의 높이 각각은 제2 검사라인(352)의 제1 및 제3 부분(352a, 352c)이 연장되는 방향과 대응되는 방향을 기준으로 한 최소 길이를 의미할 수 있다.
다시 말해, 얼라인 마크(380)의 형상은 凹(오목할 요)와 대응되는 형상일 수 있다. 이와 같이, 얼라인 마크(380)는 평면 상으로 90도(degree) 이상의 각도를 갖는 부분이 다수 존재하는 형상일 수 있다. 얼라인 마크(380)는 원형 또는 타원형 과 같이 곡선이 존재하는 부분보다 90도(degree) 이상의 각도를 갖는 부분이 존재할 때 시인성이 높아질 수 있는데, 본 실시예에 따른 얼라인 마크(380)는 90도 이상의 각도를 갖는 부분이 다수 존재함으로써, 얼라인 마크(380)의 시인성이 향상될 수 있다.
한편, 도 3 및 도 5에서는 얼라인 마크(380)의 형상이 凹(오목할 요)와 같은 형상으로 도시되었으나, 본 명세서에 따른 얼라인 마크(380)의 형상이 이에 한정되는 것은 아니다. 예를 들면, 얼라인 마크(380)는 사각형, 오각형 또는 육각형 등의 다각형 형상일 수 있으며, 본 명세서의 실시예에서는 얼라인 마크(380)의 시인성 향상을 위해 90도(degree) 이상의 각도를 갖는 부분이 적어도 두 부분이상 존재하는 형상이면 충분하다.
제2 방향을 기준으로 제2 검사라인(352)의 홈(355)의 깊이(H1)는 얼라인 마크(380)의 제1 폭(H2)와 대응되거나, 낮을 수 있다. 얼라인 마크(380)의 제1 폭(H2)이 제2 검사라인(352)의 홈(355)의 깊이(H1)보다 낮을 경우, 얼라인 마크(380)의 시인이 어려울 수 있다.
여기서, 제2 검사라인(352)의 홈(355)의 깊이(H1)는 제2 검사라인(352)의 액티브 영역(A/A)과 가장 멀리 위치하는 제1 부분(352a)의 일 측에서부터 액티브 영역(A/A)과 가장 멀리 위치하는 제2 부분(352b)의 일 측까지의 최소 길이일 수 있다. 그리고, 얼라인 마크(380)의 제1 폭(H2)는 액티브 영역(A/A)으로부터 가장 멀리 위치하는 얼라인 마크(380)의 일 측에서부터 액티브영역(A/A)과 가장 가까이에 위치하는 얼라인 마크(380)의 일 측까지의 최소 길이일 수 있다(여기서, 제2 부분(352b)에 해당하는 영역의 폭은 제외된다).
또한, 얼라인 마크(380)의 제2 폭(W1)은 제2 검사라인(352)의 홈(355)의 폭(W2)의 절반 이상일 수 있다. 여기서, 얼라인 마크(380)의 제2 폭(W1)과 제2 검사라인(352)의 홈(355)의 폭(W2) 각각은 제2 검사라인(352)의 제2 부분(352b)이 연장되는 방향과 대응되는 방향의 최소 길이일 수 있다.
한편, 도 5에 도시된 바와 같이 얼라인 마크(380)는 제2 검사라인(352)의 홈(355) 내에 배치되고, 홈(355) 내에서 얼라인 마크(380)와 제2 검사라인(352)의 제1 및 제3 부분(352a, 352c)과 이격하여 배치된 구조를 가질 수도 있다.
이 때, 얼라인 마크(380)와 제1 부분(352a) 사이의 영역의 폭(W3)과 얼라인 마크(380)와 제3 부분(352c) 사이의 영역의 폭(W4)의 합은 얼라인 마크(380)의 제2 폭(W1) 보다 작을 수 있다. 여기서, 얼라인 마크(380)와 제1 부분(352a) 사이의 영역의 폭(W3)과 얼라인 마크(380)와 제3 부분(352c) 사이의 영역의 폭(W4)은 서로 대응될 수 있으나, 본 실시예가 이에 한정되는 것은 아니다.
이에, 제2 검사라인(352)의 홈(355) 내에서 얼라인 마크(380)가 배치된 면적이 얼라인 마크(380)가 배치되지 않은 면적보다 클 수 있으며, 이를 통해, 얼라인 마크(380)의 시인성이 향상될 수 있다.
한편, 도 5에 도시된 바와 같이, 제2 검사라인(352) 외곽에는 적어도 1개의 크랙 방지 라인(530)이 구비될 수 있다. 여기서, 크랙 방지 라인(530)은 제2 검사라인(352)보다 액티브 영역(A/A)으로부터 멀리 배치될 수 있다.
크랙 방지 라인(530)은 제1 및 제2 검사라인(351, 352)과 동일 층에 배치될 수 있으나, 본 명세서가 이에 한정되는 것은 아니다.
표시패널(110)의 넌 액티브 영역(N/A) 중 일부는 벤딩영역이 구비될 수 있으며, 표시패널(110)의 벤딩 시, 표시패널(110)에 큰 외력이 가해질 경우, 표시패널(110)에 크랙이 발생할 수 있다. 넌 액티브 영역(N/A)에서 발생한 크랙은 액티브 영역(A/A)으로 전파되어, 화상을 표시하는데 어려움이 발생할 수 있다.
크랙 방지 라인(530)은 표시패널(110)의 넌 액티브 영역(N/A)에 크랙이 발생하더라도, 크랙이 액티브 영역(A/A)까지 전파되는 것을 방지하는 역할을 할 수 있다.
또한, 본 명세서의 실시예에 따른 표시패널(110)은 넌 액티브 영역(N/A)에 배치된 제1 및 제2 검사라인(351, 352) 사이에 배치된 적어도 하나의 검사 라인(520)을 더 포함할 수 있다.
이어서, 도 6을 참조하여 본 명세서의 실시예에 따른 넌 액티브 영역의 구조를 구체적으로 검토하면 다음과 같다.
도 6은 도 5의 A-B를 따라 절단한 단면도이다.
본 실시예를 설명함에 있어 이전 실시예와 동일 또는 대응되는 구성요소에 대한 설명은 생략하기로 한다. 이하, 이를 참조하여 본 실시예에 따른 표시패널의 넌 액티브 영역의 일부 구조 대해 설명하기로 한다.
도 6을 참조하면, 본 명세서의 실시예에 따른 표시패널의 넌 액티브 영역(N/A)에는 검사라인(350), 다수의 신호라인(630, 635, 640), 제1 및 제2 댐(371, 372) 및 크랙 방지 라인(530)이 배치될 수 있다.
구체적으로, 기판(400) 상에 버퍼층(401)이 배치될 수 있다.
버퍼층(401) 상에는 게이트 절연막(402)이 배치될 수 있다.
게이트 절연막(402) 상에는 제1 검사라인(351)과 제2 검사라인(352)를 포함할 수 있다. 여기서, 제2 검사라인(352)은 얼라인 마크(380)와 일체일 수 있다. 제1 검사라인(351) 및 제2 검사라인(352, 또는 얼라인 마크)은 표시패널(110)의 액티브 영역에 배치된 게이트 전극(410, 도 4 참조)과 동일 층에 배치될 수 있다. 또한, 제1 검사라인(351), 제2 검사라인(352, 또는 얼라인 마크)은 게이트 전극(410)과 동일 물질을 포함할 수 있으나, 본 실시예가 이에 한정되는 것은 아니다.
제1 검사라인(351), 제2 검사라인(352) 및 얼라인 마크(380)가 게이트 전극(410)과 동일 층에 배치되고, 동일 물질을 포함하는 경우, 동일 공정을 통해 제1 검사라인(351), 제2 검사라인(352), 얼라인 마크(380) 및 게이트 전극(410)을 형성할 수 있으므로, 얼라인 마크(380)를 형성할 수 있는 공정이 간단해지는 효과가 있다.
제1 검사라인(351) 및 제2 검사라인(352, 또는 얼라인 마크)이 배치된 기판(400) 상에는 보호층(403)이 배치될 수 있다.
여기서, 보호층(403)은 얼라인 마크(380)가 용이하게 시인될 수 있도록 투명하거나 반투명한 상태일 수 있다.
보호층(403) 상에는 제1 신호라인(630)이 배치될 수 있다.
제1 신호라인(630) 상에는 제1 신호라인(630)의 상면의 일부를 노출하도록 배치된 제1 평탄화층(404a)이 배치될 수 있다.
제1 평탄화층(404a)의 상면의 일부 및 제1 신호라인(630) 상에는 제1 신호라인(630)과 접촉된 제2 신호라인(635)이 배치될 수 있다.
제2 신호라인(635) 이 배치된 기판(400) 상에는 제2 평탄화층(404b), 제1 댐(371)의 제1 패턴(604a), 제2 댐(372)의 제1 패턴(604b) 및 크랙 방지 라인(530)의 제1 패턴(604c)가 배치될 수 있다.
제2 평탄화층(404b), 제1 댐(371)의 제1 패턴(604a), 제2 댐(372)의 제1 패턴(604b) 및 크랙 방지 라인(530)의 제1 패턴(604c)은 서로 동일 층에 배치될 수 있으며, 동일한 물질을 포함할 수 있다.
제2 평탄화층(404b), 제1 댐(371)의 제1 패턴(604a) 및 제2 댐(372)의 제1 패턴(604b) 각각은 제2 신호라인(635)의 상면의 일부와 중첩되도록 배치될 수 있다. 그리고, 제2 평탄화층(404b)과 제1 댐(371)의 제1 패턴(604a)의 사이 및 제1 댐(371)의 제1 패턴(604a)과 제2 댐(372)의 제1 패턴(604b) 사이에는 홀이 구비될 수 있다.
제2 평탄화층(404b)과 제1 댐(371)의 제1 패턴(604a)의 사이 및 제1 댐(371)의 제1 패턴(604a)과 제2 댐(372)의 제1 패턴(604b) 사이에 구비된 홀을 통해, 제2 신호라인(635)의 상면의 일부가 노출될 수 있다.
또한, 제2 댐(372)의 제1 패턴(604b) 및 크랙 방지 라인(530)의 제1 패턴(604c) 사이에도 홀이 구비될 수 있다. 그리고, 제1 검사라인(351) 및 제2 검사라인(352, 또는 얼라인 마크)은 제2 댐(372)의 제1 패턴(604b) 및 크랙 방지 라인(530)의 제1 패턴(604c) 사이 영역과 대응되는 영역에 배치될 수 있다.
여기서, 제2 검사라인(352)은 얼라인 마크(380)와 일체로 이루어지므로, 제2 검사라인(352)의 제1 폭(H2)이 제1 검사라인(351)의 폭(H3)보다 클 수 있다.
제2 평탄화층(404b), 제2 신호라인(635) 및 제1 댐(371)의 제1 패턴(604a) 상에는 제3 신호라인(640)이 배치될 수 있다. 제3 신호라인(640)은 제2 평탄화층(404b)과 제1 댐(371)의 제1 패턴(604a) 사이에 구비된 홀이 위치하는 영역과 대응되는 영역에서 제2 신호라인(635)과 접촉될 수 있다.
또한, 제3 신호라인(640)은 제1 댐(371)의 제1 패턴(604a)의 상면 및 측면을 둘러싸도록 배치될 수 있으나, 본 실시예의 구조가 이에 한정되는 것은 아니며, 제3 신호라인(640)의 표면의 일부와 중첩되도록 배치되거나, 제2 신호라인(635)의 상면의 일부에 배치될 수도 있다.
다시 말해, 본 실시예에서는 제3 신호라인(640)이 제2 평탄화층(404b)과 제1 댐(371)의 제1 패턴(604a) 사이에 구비된 홀이 위치하는 영역과 대응되는 영역에서 제2 신호라인(635)과 접촉되는 구조이면 충분하다.
제1 내지 제3 신호라인(630, 635, 640)은 넌 액티브 영역(N/A)에 배치된 패드 영역(PAD)과 액티브 영역(A/A)의 서브 픽셀(SP)을 전기적으로 연결하는 라인들일 수 있다.
예를 들면, 제1 신호라인(630)은 패드 영역(PAD)의 패드(360)로부터 전원 전압이 인가되는 신호라인일 수 있다.
제2 신호라인(635)은 액티브 영역(A/A)에 배치된 보조 전극과 동일층에 배치된 구성일 수 있으며, 제1 신호라인(630)과 전기적으로 연결된 신호라인이다. 또한, 제3 신호라인(640)은 유기발광소자(OLED)의 제1 전극(440)과 동일층에 배치된 구성일 수 있으며, 제1 및 제2 신호라인(630, 635)과 전기적으로 연결된 신호라인이다.
제2 평탄화막(404b) 상에 배치된 제3 신호라인(640) 상에는 뱅크(405)가 배치될 수 있다. 그리고, 제1 댐(371)의 제1 패턴(604a) 상에 배치된 제3 신호라인(640) 상에는 제1 댐(371)의 제2 패턴(605a)이 배치될 수 있다. 또한, 제2 댐(372)의 제1 패턴(604b) 상에는 제2 댐(372)의 제2 패턴(605b)이 배치되고, 크랙 방지 라인(530)의 제1 패턴(604c) 상에는 크랙 방지 라인(530)의 제2 패턴(605c)이 배치될 수 있다.
뱅크(405), 제1 댐(371)의 제2 패턴(605a), 제2 댐(372)의 제2 패턴(605b) 및 크랙 방지 라인(530)의 제2 패턴(605c)은 동일 층에 배치될 수 있으며, 동일 물질을 포함할 수 있으나, 본 실시예가 이에 한정되는 것은 아니다.
또한, 제1 댐(371)의 제2 패턴(605a) 상에는 제1 댐(371)의 제3 패턴(606a)이 배치되고, 제2 댐(372)의 제2 패턴(605b) 상에는 제2 댐(372)의 제3 패턴(606b)이 배치될 수 있다.
제1 댐(371)의 제3 패턴(606a)과 제2 댐(372)의 제3 패턴(606b)은 액티브 영역(A/A)에 배치된 스페이서(480)와 동일 층에 배치될 수 있으며, 동일 물질을 포함할 수 있으나, 본 실시예가 이에 한정되는 것은 아니다.
상술한 구조를 갖는 제1 및 제2 댐(371, 372)은 제2 봉지층(492) 물질이 패드 영역(PAD)까지 흐르는 것을 방지하는 역할을 할 수 있다.
한편, 도 5에서는 얼라인 마크(380)의 형상이 凹(오목할 요)와 같은 형상인 구조를 중심으로 설명하였으나, 본 명세서의 얼라인 마크(380)의 형상은 이에 한정되지 않는다.
도 7은 도 3의 Z 영역을 확대한 도면이다.
본 실시예를 설명함에 있어 이전 실시예와 동일 또는 대응되는 구성요소에 대한 설명은 생략하기로 한다. 이하, 이를 참조하여 본 실시예에 따른 표시패널의 넌 액티브 영역의 일부 구조 대해 설명하기로 한다.
표시패널(110) 및 표시패널(110)의 상부 및 하부에 배치되는 다른 구성들의 정렬을 위한 얼라인 마크(380)는 일부분이 90도(degree) 이상의 각도를 갖는 부분이 존재하는 형상일 수 있다.
넌 액티브 영역(N/A)에 배치된 제2 검사라인(352)은 도 5를 참조하여 설명한 바와 같이, 제1 내지 제3 부분(352a, 352b, 352c)을 포함할 수 있다. 그리고, 제2 검사라인(352)은 제1 부분(352a)으로부터 제1 방향으로 연장되는 제4 부분(752d) 및 제3 부분(352c)으로부터 제1 방향으로 연장되는 제5 부분(752e)을 포함할 수 있다.
이러한 형상을 갖는 제2 검사라인(352)은 다수의 영역에서 얼라인 마크와 일체로 이루어질 수 있다.
예를 들면, 제2 검사라인(352)은 제1 얼라인 마크(781)와 일체일 수 있다. 여기서, 제1 얼라인 마크(781)는 도 5의 얼라인 마크(380)에서 제2 검사라인(352)의 제2 부분(352b)까지 포함되는 구조일 수 있다.
또한, 제2 검사라인(352)은 제2 얼라인 마크(782)와 일체일 수 있다. 여기서, 제2 얼라인 마크(782)는 제2 검사라인(352)의 제1 부분(352a), 제4 부분(752d)의 일부, 제2 부분(352b)의 일부(제1 부분(352a)과 연결되는 부분을 포함) 및 제2 부분(352b)의 일부와 일체인 도 5의 얼라인 마크(380)를 포함할 수 있다.
또한, 제2 검사라인(352)은 제3 얼라인 마크(783)와 일체일 수 있다. 여기서, 제3 얼라인 마크(783)는 제2 검사라인(352)의 제3 부분(352c), 제5 부분(752e)의 일부, 제2 부분(352b)의 일부(제3 부분(352c)과 연결되는 부분을 포함) 및 제2 부분(352b)의 일부와 일체인 도 5의 얼라인 마크(380)를 포함할 수 있다.
다시 말해, 본 명세서의 얼라인 마크의 형상은 다양하게 이루어질 수 있으며, 제1 내지 제3 얼라인 마크(781, 782, 783)가 평면 상으로 90도(degree) 이상의 각도를 갖는 부분이 다수 존재하는 형상을 가짐으로써, 본 명세서의 실시예들에 따른 표시패널(110)은 높은 시인성을 갖은 얼라인 마크를 구비할 수 있다.
상술한 본 명세서의 실시예들에 의하면, 넌 액티브 영역에 배치된 적어도 하나의 검사라인과 얼라인 마크가 일체로 이루어짐으로써, 넌 액티브 영역에서 얼라인 마크가 차지하는 면적을 최소화할 수 있는 효과가 있다.
또한, 상술한 본 명세서의 실시예들에 의하면, 넌 액티브 영역에 배치된 적어도 하나의 검사라인과 얼라인 마크가 일체로 이루어짐으로써, 얼라인 마크를 형성하는 공정이 간단해질 수 있는 효과가 있다.
이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 더욱 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 본 명세서의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 명세서의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 명세서의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 명세서의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 명세서의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치
110: 표시패널
350: 검사라인
351: 제1 검사라인
352: 제2 검사라인
370: 댐
380: 얼라인 마크
530: 크랙 방지 라인

Claims (14)

  1. 액티브 영역 및 액티브 영역을 둘러싸는 넌 액티브 영역을 포함하는 표시패널;
    상기 표시패널 상부에 배치된 프론트 커버; 및
    상기 표시패널 하부에 배치된 백 커버를 포함하고,
    상기 표시패널의 상기 넌 액티브 영역에서 상기 액티브 영역의 외곽을 둘러싸도록 배치된 댐;
    상기 넌 액티브 영역에서 상기 댐과 이격하고 상기 넌 액티브 영역의 일 측 가장자리에 배치된 패드영역;
    상기 넌 액티브 영역에서 상기 댐과 이격하고, 상기 댐의 외곽의 일부를 둘러싸도록 배치된 적어도 하나의 검사라인; 및
    상기 검사라인과 일체인 적어도 하나의 얼라인 마크를 포함하는 표시장치.
  2. 제1 항에 있어서,
    상기 패드 영역에는 다수의 패드가 배치되고,
    상기 검사라인은 상기 패드와 전기적으로 연결된 표시장치.
  3. 제1 항에 있어서,
    상기 검사라인은 상기 댐의 외곽의 일부를 둘러싸도록 배치된 제1 검사라인 및 상기 제1 검사라인과 이격되되 상기 제1 검사라인의 외곽을 둘러싸도록 배치된 제2 검사라인을 포함하는 표시장치.
  4. 제3 항에 있어서,
    상기 적어도 하나의 얼라인 마크는 상기 제2 검사라인과 일체인 표시장치.
  5. 제3 항에 있어서,
    상기 넌 액티브 영역에서, 상기 제2 검사라인의 외곽에 배치된 적어도 하나의 크랙 방지 라인을 포함하는 표시장치.
  6. 제3 항에 있어서,
    상기 액티브 영역의 기판 상에는 적어도 하나의 박막 트랜지스터가 배치되고, 상기 박막 트랜지스터는 상기 기판 상에 배치된 게이트 전극, 액티브층, 소스 전극 및 드레인 전극을 포함하고,
    상기 제1 및 제2 검사라인은 상기 게이트 전극과 동일층에 배치된 표시장치.
  7. 제6 항에 있어서,
    상기 얼라인 마크는 상기 박막 트랜지스터의 상기 게이트 전극과 동일층에 배치된 표시장치.
  8. 제3 항에 있어서,
    상기 제2 검사라인은 적어도 하나의 홈을 구비하는 표시장치.
  9. 제8 항에 있어서,
    상기 제2 검사라인의 상기 홈은 제1 방향으로 연장되는 제1 부분, 상기 제1 부분에서 상기 제1 방향과 교차하는 방향인 제2 방향으로 연장되는 제2 부분 및 상기 제2 부분에서 상기 제1 부분이 연장되는 방향과 대응되는 방향으로 연장된 제3 부분으로 이루어진 표시장치.
  10. 제9 항에 있어서,
    상기 얼라인 마크는 상기 제2 검사라인의 제1 내지 제3 부분 중 적어도 하나의 부분과 일체인 표시장치.
  11. 제8 항에 있어서,
    상기 표시패널의 장변이 연장되는 방향에 대한 상기 얼라인 마크의 폭은 상기 홈의 깊이와 대응되거나, 상기 홈의 깊이보다 넓은 표시장치.
  12. 제1 항에 있어서,
    상기 표시패널의 단변이 연장되는 방향에 대한 상기 얼라인 마크의 최대 폭은 상기 넌 액티브 영역에 배치된 신호라인의 최대 폭보다 큰 표시장치.
  13. 제1 항에 있어서,
    상기 얼라인 마크는 90도(degree) 이상의 각도를 갖는 부분을 적어도 두 부분 이상 포함하는 표시장치.
  14. 액티브 영역 및 액티브 영역을 둘러싸는 넌 액티브 영역을 포함하는 기판;
    상기 기판의 상기 넌 액티브 영역에서 상기 액티브 영역의 외곽을 둘러싸도록 배치된 댐;
    상기 넌 액티브 영역에서 상기 댐과 이격하고 상기 넌 액티브 영역의 일 측 가장자리에 배치된 패드영역;
    상기 넌 액티브 영역에서 상기 댐과 이격하고, 상기 댐의 외곽의 일부를 둘러싸도록 배치된 적어도 하나의 검사라인; 및
    상기 검사라인과 일체인 적어도 하나의 얼라인 마크를 포함하는 표시패널.
KR1020190177824A 2019-12-30 2019-12-30 표시패널 및 표시장치 KR20210085121A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190177824A KR20210085121A (ko) 2019-12-30 2019-12-30 표시패널 및 표시장치
DE102020131223.7A DE102020131223A1 (de) 2019-12-30 2020-11-25 Anzeigepanel und Anzeigevorrichtung
CN202011373165.5A CN113130448A (zh) 2019-12-30 2020-11-30 显示面板和显示设备
US17/134,451 US11800757B2 (en) 2019-12-30 2020-12-27 Display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190177824A KR20210085121A (ko) 2019-12-30 2019-12-30 표시패널 및 표시장치

Publications (1)

Publication Number Publication Date
KR20210085121A true KR20210085121A (ko) 2021-07-08

Family

ID=76310524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190177824A KR20210085121A (ko) 2019-12-30 2019-12-30 표시패널 및 표시장치

Country Status (4)

Country Link
US (1) US11800757B2 (ko)
KR (1) KR20210085121A (ko)
CN (1) CN113130448A (ko)
DE (1) DE102020131223A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210082729A (ko) * 2019-12-26 2021-07-06 엘지디스플레이 주식회사 전계발광 표시장치
CN114930445A (zh) 2020-12-03 2022-08-19 三星电子株式会社 显示装置及其发光装置
TWI757181B (zh) * 2021-05-19 2022-03-01 友達光電股份有限公司 顯示面板及其製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104102042B (zh) * 2014-06-30 2017-08-25 京东方科技集团股份有限公司 一种彩膜基板及其制作方法、显示装置
KR102274701B1 (ko) * 2014-12-29 2021-07-08 엘지디스플레이 주식회사 패드 구조 및 이를 포함하는 표시장치
KR102362189B1 (ko) * 2015-04-16 2022-02-11 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20180021965A (ko) * 2016-08-22 2018-03-06 삼성디스플레이 주식회사 표시 장치
KR102590316B1 (ko) * 2016-12-05 2023-10-17 삼성디스플레이 주식회사 표시 장치
KR102056678B1 (ko) * 2017-11-23 2019-12-17 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102395221B1 (ko) * 2017-12-05 2022-05-10 삼성디스플레이 주식회사 표시 장치
KR102572345B1 (ko) * 2018-11-15 2023-08-29 삼성디스플레이 주식회사 표시 장치 및 그 검사 방법

Also Published As

Publication number Publication date
US20210202668A1 (en) 2021-07-01
CN113130448A (zh) 2021-07-16
DE102020131223A1 (de) 2021-07-01
US11800757B2 (en) 2023-10-24

Similar Documents

Publication Publication Date Title
US20220382403A1 (en) Touch sensor and image display device including the same
US11800757B2 (en) Display panel and display device
US20120062487A1 (en) Touch Screen Panel and Display Device Having the Same
CN111381720A (zh) 具有嵌入式触摸屏的显示面板及包括显示面板的显示装置
CN114967973A (zh) 触摸显示装置
US11507232B2 (en) Sensor module and display device including the same
US10211271B2 (en) Organic light emitting display device
US11307709B2 (en) Touch driving circuit and touch display device for reducing noise of touch sensing signal according to display driving
US20230359295A1 (en) Touch display device
US11513650B2 (en) Transparent touch display device
CN111490074A (zh) 显示装置
US20190326382A1 (en) Electro-luminescent display device with improved contact structure
JP2020122842A (ja) 表示装置
CN115548066A (zh) 显示装置
US20200274093A1 (en) Display device
US20230185415A1 (en) Transparent display device
US11861094B2 (en) Display device with touch sensor
US20230200113A1 (en) Display device and method of providing thereof
US11747931B2 (en) Touch display device
US20240053846A1 (en) Display device
US20230299065A1 (en) Display panel and display device
US20240172520A1 (en) Display device
KR20240080912A (ko) 표시장치
KR20210062479A (ko) 유기발광 표시패널 및 이를 포함하는 유기발광 표시장치
KR20240072633A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination