CN203721714U - 一种扇出结构、阵列基板及显示装置 - Google Patents

Abstract

本实用新型实施例提供了一种扇出结构、阵列基板及显示装置，涉及显示技术领域，可保证RC延迟的一致性，从而提高具有阵列结构的设备的信号均一性；所述扇出结构包括长度不等的一组第一导线以及与所述一组第一导线交叉设置的第二导线；所述第一导线与所述第二导线之间电绝缘；其中，针对任一条第一导线，所述第二导线中与所述第一导线的重叠部分的宽度与所述第一导线的长度成反比；用于显示装置的制造。

Description

一种扇出结构、阵列基板及显示装置

技术领域

本实用新型涉及显示技术领域，尤其涉及一种扇出结构、阵列基板及显示装置。

背景技术

在显示设备或图像传感设备等具有阵列结构的设备中，如图1所示，所述设备包括用于连接主动区20和驱动IC30的扇出结构10;其中，所述扇出结构10中包括多条长度不等的导线。

由于从所述驱动IC30发出信号到所述主动区20接收信号的过程中，不同长度的导线具有不同的电阻；其中，线长较短的导线电阻较小，其产生的RC延迟较不明显，线长较长的导线电阻较大，其产生的RC延迟较为明显。基于此，距离、导线长度等原因所造成的RC延迟的程度便会有所不同，从而引起具有阵列结构的设备在接收信号时，其信号均一性受到破坏。

实用新型内容

本实用新型的实施例提供一种扇出结构、阵列基板及显示装置，可保证RC延迟的一致性，从而提高具有阵列结构的设备的信号均一性。

为达到上述目的，本实用新型的实施例采用如下技术方案：

一方面，提出一种扇出结构，包括长度不等的一组第一导线以及与所述一组第一导线交叉设置的第二导线；所述第一导线与所述第二导线之间电绝缘；其中，针对任一条第一导线，所述第二导线中与所述第一导线的重叠部分的宽度与所述第一导线的长度成反比。

可选的，所述一组第一导线的长度由所述扇出结构的中间向边缘逐渐递增；所述第二导线的宽度由所述扇出结构的中间向边缘逐渐递减。

进一步可选的，所述第二导线中，与所述一组第一导线交叉的一条边为直线，与所述一组第一导线交叉的另一条边为阶梯型折线。

或者可选的，所述第二导线中，与所述一组第一导线交叉的一条边为直线，与所述一组第一导线交叉的另一条边为弧线。

另一方面，提出一种阵列基板，包括由横纵交叉的多条栅线和多条数据线划分成的阵列排布的多个像素单元；所述阵列基板还包括上述的扇出结构。

可选的，所述扇出结构的第一导线包括与所述栅线相连的栅线引线。

或者可选的，所述扇出结构的第一导线包括与所述数据线相连的数据线引线。

进一步可选的，所述阵列基板还包括驱动IC。

再一方面，提供一种显示装置，包括上述的阵列基板。

本实用新型实施例提出一种扇出结构、阵列基板及显示装置，所述扇出结构包括长度不等的一组第一导线以及与所述一组第一导线交叉设置的第二导线；所述第一导线与所述第二导线之间电绝缘；其中，针对任一条第一导线，所述第二导线中与所述第一导线的重叠部分的宽度与所述第一导线的长度成反比。本实用新型通过设置与所述一组第一导线绝缘相交的所述第二导线，可以在所述第一导线与所述第二导线之间形成寄生电容；根据RC延迟与导线的电阻以及寄生电容之间的关系，可以使线长较长（电阻较大）的所述第一导线与所述第二导线的交叉区域的面积较小（寄生电容较小），线长较短（电阻较小）的所述第一导线与所述第二导线的交叉区域的面积较大（寄生电容较大），以实现电阻和寄生电容之间的平衡，从而保证不同线路RC延迟的一致性，进而提高具有阵列结构的设备的信号均一性。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中连接主动区和驱动IC的扇出结构的示意图；

图2为本实用新型实施例提供的一种扇出结构的示意图一；

图3为本实用新型实施例提供的一种扇出结构的示意图二；

图4（a）为本实用新型实施例提供的一种第二导线的形状示意图一；

图4（b）为本实用新型实施例提供的一种第二导线的形状示意图二；

图5为本实用新型实施例提供的一种阵列基板的结构示意图。

附图标记：

10-扇出结构；101-第一导线；102-第二导线；20-主动区；30-驱动IC；40-像素区；401-栅线；402-数据线。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型实施例提出一种扇出结构10，如图2和图3所示，包括长度不等的一组第一导线101以及与所述一组第一导线101交叉设置的第二导线102；所述第一导线101与所述第二导线102之间电绝缘。其中，针对任一条第一导线101，所述第二导线102中与所述第一导线101的重叠部分的宽度与所述第一导线101的长度成反比。

由于所述扇出结构10中的所述第一导线101可以用于连接设备的主动区20和驱动IC30，而连接所述驱动IC30和所述主动区20不同区域的所述第一导线101的长度有所不同，这样便会导致从所述驱动IC30发出信号到所述主动区20接收信号的过程中产生不同程度的RC延迟。在信号传输的过程中，电路中的RC延迟现象与导线的电阻以及寄生电容有关；具体而言，所述RC延迟与所述第一导线101的电阻以及寄生电容成正比。

基于上述描述，可以通过控制线长较短的所述第一导线101与所述第二导线102之间形成较大的寄生电容，线长较长的所述第一导线101与所述第二导线102之间形成较小的寄生电容，以达到导线的电阻和寄生电容之间的平衡，从而实现RC延迟的控制。

在此基础上，参考图2和图3所示，在所述一组第一导线101的区域设置与之绝缘相交的所述第二导线102，当所述第一导线101和所述第二导线102中均有电流通过时，在所述第一导线101与所述第二导线102的交叉区域便会形成寄生电容，且该寄生电容的大小与所述第一导线101和所述第二导线102之间的相对面积有关。当所述第一导线101和所述第二导线102之间的相对面积较大时，所形成的寄生电容越大；当所述第一导线101和所述第二导线102之间的相对面积较小时，所形成的寄生电容越小。

具体的，当所述第一导线101与所述第二导线102中均有电流通过时，形成于二者之间的寄生电容可以表述为：

$C=\frac{W\·L\·{\mathrm{\ϵ}}_0\·{\mathrm{\ϵ}}_r}{d};$

其中，W为导线的厚度；L为导线的长度（这里可以为所述第一导线101与所述第二导线102的交叉区域中，所述第一导线101的长度或所述第二导线102的宽度）；d为两条导线的距离；ε₀为空气的介电常数；ε_r为两条导线的相对介电常数。

基于此，针对不同的所述第一导线101，可以通过控制所述第一导线101与所述第二导线102的交叉区域中所述第一导线101的长度（或所述第二导线102的宽度），即控制参数L，以实现对寄生电容的控制，从而实现对所述RC延迟的控制，保证具有阵列结构的设备的信号均一性。

需要说明的是，第一，所述扇出结构10可以包括长度不等的一组第一导线101以及与所述一组第一导线101交叉设置的第二导线102。也就是说，如图4（a）所示，所述一组第一导线101可以包括多条导线，而所述第二导线102可以仅为一条导线。

进一步的，如图4（b）所示，所述第二导线102也可以包括多条导线，这里的所述多条导线可以共同形成所述第二导线102；其中，所述多条导线中的每一条导线的形状可以不做限定，但所述多条导线共同组成的形状即为所述第二导线102的形状。此外，所述多条导线可以采用同种材质的导线，也可以采用不同种材质的导线，具体在此不做限定。

考虑到制备工艺的复杂性以及多条导线之间也可能产生寄生电容，本实用新型实施例优选将所述第二导线102设置为一条导线。

第二，所述第一导线101与所述第二导线102之间电绝缘，可以通过使所述第一导线101与所述第二导线102位于不同层，并在二者之间设置电介质层来实现；其中，位于二者之间的电介质层可以是任意具有绝缘效果的图案层例如氮化硅、氧化硅、氮氧化硅等，当然也可以是空气，即不设置任何图案层，只需保证二者不接触。

第三，由于所述一组第一导线101中可以包括多条长度不等的导线，而针对任一条第一导线101，所述第二导线102中与所述第一导线101的重叠部分的宽度与所述第一导线101的长度成反比，因此，所述第二导线102的不同部位的宽度不完全相等。

此处，所述针对任一条第一导线101，所述第二导线102中与所述第一导线101的重叠部分的宽度与所述第一导线101的长度成反比具体是指，所述第一导线101的长度越短，所述第二导线102中与所述第一导线101交叉的区域的宽度越宽；所述第一导线101的长度越长，所述第二导线102中与所述第一导线101交叉的区域的宽度越窄。其中，当所述第一导线101的长度设定完成之后，所述第二导线102的宽度可以根据上述的公式进行推算。

第四，参考图2所示，所述第二导线102的形状可以为阶梯型；或者，参考图3所示，所述第二导线102的形状可以为半弧形；当然所述第二导线102还可以为其它任意形状。本实用新型实施例对所述第二导线102的形状不做具体限定，只需保证其不同部位的宽度可以满足电路RC延迟的要求即可。

第五，当所述第一导线101和所述第二导线102中均有电流通过时，便会在所述第一导线101和所述第二导线102的交叉区域形成寄生电容。在此情况下，优选所述第二导线102中通过较大的电流，这样所形成的寄生电容的效果较为明显，从而可以更好地控制电路的RC延迟。

此处，所述较大的电流仅为一个相对概念；也就是说，当所述第二导线102中通过较大的电流时所达到的效果优于当所述第二导线102中通过较小的电流时所达到的效果。此外，通过所述第二导线102的电流应限定在一定的范围内，不可无限扩大，具体应以保证设备的正常工作为准。

本实用新型实施例提出一种扇出结构10，包括长度不等的一组第一导线101以及与所述一组第一导线101交叉设置的第二导线102；所述第一导线101与所述第二导线102之间电绝缘。其中，针对任一条第一导线101，所述第二导线102与所述第一导线101的重叠部分的长度与所述第一导线101的长度成反比。

本实用新型通过设置与所述一组第一导线101绝缘相交的所述第二导线102，可以在所述第一导线101与所述第二导线102之间形成寄生电容；根据RC延迟与导线的电阻以及寄生电容之间的关系，可以使线长较长（电阻较大）的所述第一导线101与所述第二导线102的交叉区域的面积较小（寄生电容较小），线长较短（电阻较小）的所述第一导线101与所述第二导线102的交叉区域的面积较大（寄生电容较大），以实现电阻和寄生电容之间的平衡，从而保证不同线路RC延迟的一致性，进而提高具有阵列结构的设备的信号均一性。

在此基础上，可选的，参考图2和图3所示，所述一组第一导线101的长度可以由所述扇出结构10的中间向边缘逐渐递增；所述第二导线102的宽度可以由所述扇出结构10的中间向边缘逐渐递减。

此处，以所述扇出结构10的中间部分为界，在所述扇出结构10的中间部分使所述第一导线101的长度较短，在所述扇出结构10的边缘部分使所述第一导线101的长度较长；这种设置方法有利于使所述扇出结构10中的布线清楚整齐。

进一步的，参考图2所示，所述第二导线102中，与所述一组第一导线101交叉的一条边可以为直线，与所述一组第一导线101交叉的另一条边可以为阶梯型折线。或者，参考图3所示，所述第二导线102中，与所述一组第一导线101交叉的一条边可以为直线，与所述一组第一导线101交叉的另一条边可以为弧线；当然还可以两条边均为弧线。

这里需要说明的是，所述第二导线102的具体形状并不限于上述的形状，其还可以是其它形状，只要可以满足所述第二导线102的宽度与所述一组第一导线101的长度之间的反比关系即可，在此不做限定。

具体的，在形成所述第二导线102时，可以首先形成一层导电金属层，然后通过一次掩膜工艺将所述金属层刻蚀成所需的形状。其中，所述金属层的材料可以为钼、铜、铝等金属及其合金材料中的一种。

基于上述描述，当所述扇出结构10应用于具有阵列结构的设备时，所述设备可以为任意具有阵列结构或可以进行X-Y寻址扫描的设备，例如显示设备或图像传感设备。

基于此，一方面，可选的，所述图像传感设备可以为图像传感器。其中，所述主动区20可以为所述图像传感器的感光区，所述感光区可以包括阵列排布的多个感光单元。

根据元件的不同，所述图像传感器还可以分为电荷耦合元件（Charge Coupled Device，简称CCD）和金属氧化物半导体元件（Complementary Metal-Oxide Semiconductor，简称CMOS）两大类。以CCD为例进行说明，所述CCD中感光组件的表面具有储存电荷的能力，并以阵列的方式排列；当其表面感受到光线时，会将电荷反应在感光组件上，整个CCD中的所有感光组件所产生的信号，就构成了一个完整的画面。由此可知，所述图像传感器的主动区20也包括阵列结构；那么在所述图像传感器工作的过程中，必然也会出现不同程度的RC延迟现象。

基于此，通过设置所述一组第一导线101将所述图像传感器的主动区20（即感光区）与所述驱动IC30进行连接，同时设置与所述第一导线101绝缘相交的所述第二导线102，且使所述第二导线102的宽度与所述第一导线的101的长度成反比，这样便可以保证不同线路中RC延迟的一致性，从而提高所述图像传感器的信号均一性。

另一方面，可选的，所述显示设备可以为显示装置。其中，如图5所示，所述显示装置可以包括阵列基板，所述阵列基板可以包括由横纵交叉的多条栅线401和多条数据线402划分成的阵列排布的多个像素单元、以及上述的扇出结构10。

需要说明的是，所述阵列基板可以是液晶显示装置中的阵列基板，也可以是有机电致发光器件中的阵列基板，当然还可以是其它具有阵列结构的显示装置中的阵列基板，具体不做限定。

这里，所述多个像素单元可以共同组成像素区40，且在所述像素区40的外围还应包括为所述栅线401提供扫描信号的栅线引线，以及为所述数据线402提供数据信号的数据线引线。

在此基础上，可选的，所述扇出结构10的第一导线101可以包括与所述栅线401相连的栅线引线；或者可选的，所述扇出结构10的第一导线101也可以包括与所述数据线402相连的数据线引线。

当所述阵列基板应用于显示装置时，所述显示装置还可以包括驱动IC30；其中，所述驱动IC30包括电源电路部、栅线驱动部和数据线驱动部。

在此情况下，通过设置所述栅线引线或所述数据线引线将所述阵列基板的像素区40与所述驱动IC30进行连接，同时设置与所述栅线引线或所述数据线引线绝缘相交的所述第二导线102，且使所述第二导线102的宽度与所述栅线引线或所述数据线引线的长度成反比，从而可以保证不同线路中RC延迟的一致性。

此处，图5中仅以所述第一导线101包括栅线引线为例示意性地描绘了所述栅线引线与所述驱动IC的连接关系；在实际装置中，所述数据线引线也应与所述驱动IC30相连。

进一步的，所述驱动IC30也可以设置在所述阵列基板上；例如，所述阵列基板包括阵列基板行驱动（Gate on Array，GOA）结构。在此情况下，所述阵列基板可以包括像素区和GOA区，以及用于连接所述像素区和所述GOA区的扇出结构10。

具体的，在所述显示装置工作的过程中，所述驱动IC30中的栅线驱动部通过所述栅线引线向所述栅线提供信号，所述驱动IC30中的数据线驱动部通过所述数据线引线向所述数据线提供信号；由于线长的差异则会引起不同程度的RC延迟。在此基础上，与所述栅线引线和所述数据线引线交叉设置的所述第二导线102可以分别与所述栅线引线和所述数据线引线之间形成寄生电容；其中，线长较长的导线上所形成的寄生电容较小，线长较短的导线上所形成的寄生电容较大。这样，通过控制导线的电阻和寄生电容之间的平衡，便可以实现不同线路中RC延迟的一致性，从而提高所述显示装置的信号均一性。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种扇出结构，其特征在于，所述扇出结构包括长度不等的一组第一导线以及与所述一组第一导线交叉设置的第二导线；

所述第一导线与所述第二导线之间电绝缘；

其中，针对任一条第一导线，所述第二导线中与所述第一导线的重叠部分的宽度与所述第一导线的长度成反比。

2.根据权利要求1所述的扇出结构，其特征在于，所述一组第一导线的长度由所述扇出结构的中间向边缘逐渐递增；

所述第二导线的宽度由所述扇出结构的中间向边缘逐渐递减。

3.根据权利要求2所述的扇出结构，其特征在于，所述第二导线中，与所述一组第一导线交叉的一条边为直线，与所述一组第一导线交叉的另一条边为阶梯型折线。

4.根据权利要求2所述的扇出结构，其特征在于，所述第二导线中，与所述一组第一导线交叉的一条边为直线，与所述一组第一导线交叉的另一条边为弧线。

5.一种阵列基板，包括由横纵交叉的多条栅线和多条数据线划分成的阵列排布的多个像素单元；其特征在于，所述阵列基板还包括权利要求1至4任一项所述的扇出结构。

6.根据权利要求5所述的阵列基板，其特征在于，所述扇出结构的第一导线包括与所述栅线相连的栅线引线。

7.根据权利要求5所述的阵列基板，其特征在于，所述扇出结构的第一导线包括与所述数据线相连的数据线引线。

8.根据权利要求5至7任一项所述的阵列基板，其特征在于，所述阵列基板还包括驱动IC。

9.一种显示装置，其特征在于，包括权利要求5至8任一项所述的阵列基板。