KR100846966B1 - 레벨 쉬프터 및 이를 이용한 평판 표시장치 - Google Patents

레벨 쉬프터 및 이를 이용한 평판 표시장치 Download PDF

Info

Publication number
KR100846966B1
KR100846966B1 KR1020070075557A KR20070075557A KR100846966B1 KR 100846966 B1 KR100846966 B1 KR 100846966B1 KR 1020070075557 A KR1020070075557 A KR 1020070075557A KR 20070075557 A KR20070075557 A KR 20070075557A KR 100846966 B1 KR100846966 B1 KR 100846966B1
Authority
KR
South Korea
Prior art keywords
transistor
electrode
input signal
transistors
data
Prior art date
Application number
KR1020070075557A
Other languages
English (en)
Inventor
최병덕
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020070075557A priority Critical patent/KR100846966B1/ko
Priority to US12/137,421 priority patent/US8054281B2/en
Application granted granted Critical
Publication of KR100846966B1 publication Critical patent/KR100846966B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 소비전력을 절감하고 출력신호의 지연을 감소시킬 수 있도록 한 레벨 쉬프터에 관한 것이다.
본 발명에 의한 레벨 쉬프터는 제1 전원과 제1 전원보다 낮은 전압값을 갖는 제2 전원 사이에 직렬 연결되며 서로 다른 타입으로 설정된 제1 및 제2 트랜지스터와, 상기 제1 트랜지스터의 게이트 전극과 상기 제2 트랜지스터의 게이트 전극 사이에 접속되는 제1 커패시터와, 상기 제1 및 제2 트랜지스터 중 어느 하나의 게이트 전극과 상기 제1 커패시터의 제1 전극에 접속되는 제1 입력신호의 입력라인과, 상기 제1 커패시터의 제2 전극과 제3 전원 사이에 위치되며, 게이트 전극이 제2 입력신호의 입력라인에 접속되는 제3 트랜지스터와, 상기 제1 커패시터의 제2 전극과 상기 제3 트랜지스터 사이에 접속되며 게이트 전극이 상기 제1 커패시터의 제2 전극과 접속되는 자신의 일 전극과 접속되도록 다이오드 연결되는 제4 트랜지스터를 포함한다.

Description

레벨 쉬프터 및 이를 이용한 평판 표시장치{Level Shifter and Flat Panel Display Using the Same}
본 발명은 레벨 쉬프터 및 이를 이용한 평판 표시장치에 관한 것으로, 특히 소비전력을 절감하고 출력신호의 지연을 감소시킬 수 있도록 한 레벨 쉬프터 및 이를 이용한 평판 표시장치에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시패널(Plasma Display Panel) 및 유기전계발광 표시장치(Organic Light Emitting Display) 등이 있다.
평판 표시장치들 중 액정 표시장치는 외부의 백라이트로부터 발생하는 빛의 투과여부를 제어하면서 화상을 표시한다. 이와 같은 액정 표시장치는 기술의 발달로 인하여 대면적의 화상을 높은 해상도로 표시할 수 있고, 이에 따라 다양한 분야 에서 사용되고 있다. 또한, 유기전계발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드를 이용하여 화상을 표시한다. 이와 같은 유기전계발광 표시장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되기 때문에 차세대 디스플레이로 각광받고 있다.
액정 표시장치 및 유기전계발광 표시장치는 주사선들 및 데이터선들의 교차부에 위치되는 화소와, 데이터선들을 구동하기 위한 데이터 구동부 및 주사선들을 구동하기 위한 주사 구동부를 구비한다.
주사 구동부는 주사선들로 주사신호를 순차적으로 공급하면서 화소들을 수평 라인 단위로 순차적으로 선택한다. 데이터 구동부는 주사선들로부터 공급되는 주사신호와 동기되도록 데이터선들로 데이터신호를 공급한다. 그러면, 주사신호에 선택된 화소들로 데이터신호가 공급되고, 공급된 데이터신호에 대응하여 소정 휘도의 화상이 표시된다.
이와 같은 주사 구동부 및/또는 데이터 구동부는 일반적으로 입력 신호전압의 크기를 바꾸어주는 다수의 레벨 쉬프터를 구비하는 레벨 쉬프터부를 포함한다.
도 1은 종래의 레벨 쉬프터의 회로도이다. 그리고, 도 2는 도 1에 도시된 레벨 쉬프터의 구동과정을 나타내는 파형도이고, 도 3a 및 도 3b는 도 1에 도시된 레벨 쉬프터의 시뮬레이션 결과를 나타내는 파형도이다.
도 1 내지 도 3b를 참조하면, 종래의 레벨 쉬프터는 제1 전원(VDDL)과, 제1 전원(VDDL)보다 낮은 전압 레벨을 갖는 제2 전원(VSS) 사이에 접속되는 제1 내지 제4 트랜지스터(M1 내지 M4)를 구비한다.
제1 트랜지스터(M1)와 제2 트랜지스터(M2)는 제1 전원(VDDL)과 제2 전원(VSS) 사이에 직렬 연결되며, 서로 다른 타입으로 설정된다. 예를 들어, 제1 트랜지스터(M1)가 P 타입 트랜지스터로 설정되면, 제2 트랜지스터(M2)는 N 타입 트랜지스터로 설정된다. 여기서, 제1 트랜지스터(M1)의 게이트 전극은 제1 입력신호(IN)의 공급라인과 연결되고, 제2 트랜지스터(M2)의 게이트 전극은 출력단자(OUT)와 제3 및 제4 트랜지스터(M3, M4)의 드레인 전극에 연결된다.
제3 트랜지스터(M3)와 제4 트랜지스터(M4)는 제1 전원(VDDL)과 제2 전원(VSS) 사이에 직렬 연결되며, 제1 및 제2 트랜지스터(M1, M2)와 병렬 연결된다. 이때, 제3 트랜지스터(M3)는 제1 트랜지스터(M1)와 동일한 타입, 즉, P 타입 트랜지스터로 설정되고, 제4 트랜지스터(M4)는 제2 트랜지스터(M2)와 동일한 타입, 즉, N 타입 트랜지스터로 설정된다. 그리고, 제3 트랜지스터(M3)의 게이트 전극은 제1 입력신호(IN)를 인버팅한 제2 입력신호(INB)의 공급라인과 연결되고, 제4 트랜지스터(M4)의 게이트 전극은 제1 및 제2 트랜지스터(M1, M2)의 드레인 전극과 연결된다.
이와 같은 레벨 쉬프터의 동작과정을 간략히 설명하면, 우선, t1 구간에서, 하이레벨의 제1 입력신호(IN)와 로우레벨의 제2 입력신호(INB)가 레벨 쉬프터로 입력되면, 제1 트랜지스터(M1)가 턴-오프되는 한편, 제3 트랜지스터(M3)는 턴-온된다. 제3 트랜지스터(M3)가 턴-온되면, 제3 트랜지스터(M3)를 통해 제1 전원(VDDL)과 레벨 쉬프터의 출력단자(OUT)가 전기적으로 연결되고, 이에 따라 출력신 호(Vout)의 전압값은 제1 전원(VDDL)의 하이레벨 값이 된다.
이후, t2 구간 동안 로우레벨의 제1 입력신호(IN)와 하이레벨의 제2 입력신호(INB)가 레벨 쉬프터로 공급되면, 제1 트랜지스터(M1)가 턴-온되는 한편, 제3 트랜지스터(M3)는 턴-오프된다. 제1 트랜지스터(M1)가 턴-온되면, 제1 전원(VDDL)과 제4 트랜지스터(M4)의 게이트 전극이 전기적으로 연결되므로, 제4 트랜지스터(M4)의 게이트 전극에는 제1 전원(VDDL)의 하이레벨 전압이 공급된다. 이에 따라, 제4 트랜지스터(M4)가 턴-온되어 출력단자(OUT)와 제2 전원(VSS)이 연결되므로, 출력신호(Vout)의 전압값은 제2 전원(VSS)의 로우레벨 값이 된다.
상술한 동작을 반복함에 의하여, 레벨 쉬프터는 제1 및 제2 입력신호(IN, INB)에 대응하여, 제1 전원(VDDL)의 하이레벨 전압과 제2 전원(VSS)의 로우레벨 전압을 가지는 출력신호(Vout)를 출력단자(OUT)로 출력한다.
예를 들어, 제1 및 제2 입력신호(IN, INB)가 5V ~ 0V로 설정되고(즉, 하이레벨인 경우는 5V, 로우레벨인 경우는 0V), 제1 전원(VDDL) 및 제2 전원(VSS)의 전압이 각각 5V와 -5V로 설정될 때, 출력단자(OUT)로는 대략 5V ~ -5V 의 전압범위를 갖는 출력신호(Vout)가 출력된다. 즉, 레벨 쉬프터는 입력신호(IN, INB)의 전압레벨을 변화시켜 전압범위를 확장한다.
단, 이와 같은 종래의 레벨 쉬프터에서는, 제1 및 제2 입력신호(IN, INB)가 로우레벨에서 하이레벨로 상승하거나, 하이레벨에서 로우레벨로 하강하는 천이(transition) 구간에서 제1 및 제2 트랜지스터(M1, M2)가 동시 턴-온되거나, 제3 및 제4 트랜지스터(M3, M4)가 동시 턴-온되어 누설전류가 발생하고, 이로 인하여 소비전력이 증가하게 된다.
예를 들어, t1 구간과 t2 구간의 경계에서, 하강하는 제1 입력신호(IN)에 의해 제1 트랜지스터(M1)는 턴-온되고, 상승하는 제2 입력신호(INB)에 의해 제3 트랜지스터(M3)는 턴-오프된다. 이때, 제2 트랜지스터(M2)는 이전 구간, 즉, t1 구간에서의 턴-온 상태를 잠시 유지하고 있다가, 제1 트랜지스터(M1)의 턴-온에 의해 제4 트랜지스터(M4)가 턴-온된 이후, 제4 트랜지스터(M4)의 턴-온에 의해 제2 트랜지스터(M2)의 게이트 전극에 제2 전원(VSS)의 로우레벨 전압이 공급된 이후에야 턴-오프 된다. 즉, 제1 및 제2 입력신호(IN, INB)의 천이 구간에서 제1 및 제2 트랜지스터(M1, M2)가 동시 턴-온되는 순간이 존재하게 된다. 이로 인하여, 도 3a의 a 구간에서와 같이 누설전류가 발생한다. 이와 동일한 이유로, 제3 및 제4 트랜지스터(M3, M4)가 동시 턴-온되는 구간이 존재하게 된다. 이와 같이, 종래의 레벨 쉬프터에서는 제1 및 제2 입력신호(IN, INB)의 천이 구간에서 누설전류가 발생함으로 인하여, 소비전력이 증가하게 되는 문제점이 있다.
또한, 이와 같이 제1 및 제2 트랜지스터(M1, M2)가 동시 턴-온 되거나 제3 및 제4 트랜지스터(M3, M4)가 동시 턴-온 되는 구간이 존재하기 때문에, 제1 및 제3 트랜지스터(M1, M3)의 전류구동 능력이 제2 및 제4 트랜지스터(M2, M4)의 전류구동 능력보다 더 커야만 회로가 동작하게 된다. 즉, 제1 또는 제3 트랜지스터(M1, M3)가 턴-온되는 순간, 제1 또는 제2 노드(N1, N2)를 제1 전원(VDDL)의 전압레벨에 가깝게 충전하고 자신과 직렬 연결되는 제2 또는 제4 트랜지스터(M2, M4)를 턴-오프시키는 한편 출력전압(Vout)을 안정화시킬 수 있도록 하기 위해서는, 제1 및 제3 트랜지스터(M1, M3)의 전류구동 능력이 제2 및 제4 트랜지스터(M2, M4)의 전류구동 능력보다 더 크게 형성되어야 한다. 특히, P 타입의 트랜지스터는 N 타입의 트랜지스터에 비해 전류구동 능력이 떨어지기 때문에 제1 및 제3 트랜지스터(M1, M3)의 전류구동 능력을 크게 형성하기 위하여 제1 및 제3 트랜지스터(M1, M3)의 크기(W/L)를 더욱 크게 설계하여야 한다. 이 경우, 제1 및 제3 트랜지스터(M1, M3)가 차지하는 면적이 클 뿐만 아니라, 제1 및 제2 입력신호(IN, INB)가 바라다 보는 커패시턴스가 커져 제1 및 제2 입력신호(IN, INB)의 전압 값이 상승하거나 하강할 때 소요되는 지연시간이 증가한다.
또한, 종래의 레벨 쉬프터에서는, 출력단자(OUT)로 제1 전원(VDDL)의 하이레벨 전압이 공급되는 경로에서 발생되는 지연 시간과, 제2 전원(VSS)의 로우레벨 전압이 공급되는 경로에서 발생되는 지연 시간이 상이하게 나타난다.
보다 구체적으로, t1 구간에서는 로우레벨의 제2 입력신호(INB)에 의해 턴-온된 제3 트랜지스터(M3)를 통해 제1 전원(VDDL)과 출력단자(OUT)가 바로 전기적으로 연결되지만, t2 구간에서는 로우레벨의 제1 입력신호(IN)에 의해 턴-온된 제1 트랜지스터(M1)를 통해 제4 트랜지스터(M4)의 게이트 전극에 하이레벨의 전압이 공급된 이후 제4 트랜지스터(M4)가 턴-온되어 제2 전원(VSS)과 출력단자(OUT)가 연결된다. 이에 따라, t1 구간과 t2 구간에서 출력신호(Vout)의 지연시간이 상이하게 나타난다. 즉, 종래의 레벨 쉬프터에 따르면, 도 3b에 도시된 바와 같이 출력신호(Vout)의 상승에 소요되는 지연시간(b)과, 하강에 소요되는 지연시간(c)이 일치하지 않으며, 지연시간이 길어지는 문제점이 발생한다.
한편, 도 2에서는 제2 입력신호(INB)의 지연이 없는 파형도가 이상적으로 도시되었지만, 제2 입력신호(INB)가 제1 입력신호(IN)를 인버팅하여 생성되기 때문에 이 과정에서 발생하는 신호 지연으로 인하여, 실제로는 도 4에 도시된 바와 같이 제2 입력신호(INB)가 하강 또는 상승하는 시간은 제1 입력신호(IN)의 상승 또는 하강 시간과 일치하지 않는다.
이 경우, 도 5a에 도시된 바와 같이 지연이 없는 이상적인 입력신호(IN, INB)가 공급될 때와 비교하여 더 많은 누설전류가 발생하게 됨은 물론, 도 5b에 도시된 바와 같이 지연 시간이 더욱 증가하게 된다.
따라서, 본 발명의 목적은 소비전력을 절감하고 출력신호의 지연을 감소시킬 수 있도록 한 레벨 쉬프터 및 이를 이용한 평판 표시장치를 제공하는 것이다.
이와 같은 목적을 달성하기 위하여 본 발명의 제1 측면은 제1 전원과 제1 전원보다 낮은 전압값을 갖는 제2 전원 사이에 직렬 연결되며 서로 다른 타입으로 설정된 제1 및 제2 트랜지스터와, 상기 제1 트랜지스터의 게이트 전극과 상기 제2 트랜지스터의 게이트 전극 사이에 접속되는 제1 커패시터와, 상기 제1 및 제2 트랜지스터 중 어느 하나의 게이트 전극과 상기 제1 커패시터의 제1 전극에 접속되는 제1 입력신호의 입력라인과, 상기 제1 커패시터의 제2 전극과 제3 전원 사이에 위치되며, 게이트 전극이 제2 입력신호의 입력라인에 접속되는 제3 트랜지스터와, 상기 제1 커패시터의 제2 전극과 상기 제3 트랜지스터 사이에 접속되며 게이트 전극이 상기 제1 커패시터의 제2 전극과 접속되는 자신의 일 전극과 접속되도록 다이오드 연결되는 제4 트랜지스터를 포함하는 레벨 쉬프터를 제공한다.
바람직하게, 상기 제1 입력신호와 상기 제2 입력신호는 상반된 파형을 가지며, 상기 제2 입력신호의 천이시간은 상기 제1 입력신호의 천이시간보다 지연된다. 상기 제2 입력신호는 상기 제1 입력신호를 홀수 번 인버팅하여 생성된 신호이다. 상기 제1 트랜지스터는 상기 제1 입력신호의 입력라인 및 상기 제1 커패시터의 제1 전극에 접속되고, 상기 제2 트랜지스터는 상기 제1 커패시터의 제2 전극에 접속된다. 상기 제3 및 제4 트랜지스터는 상기 제2 트랜지스터와 동일한 타입의 트랜지스터로 설정된다. 상기 제1 트랜지스터는 P타입 트랜지스터로 설정되고, 상기 제2 내지 제4 트랜지스터는 N타입 트랜지스터로 설정된다. 상기 제1 트랜지스터는 N타입 트랜지스터로 설정되고, 상기 제2 내지 제4 트랜지스터는 P타입 트랜지스터로 설정된다. 상기 제3 전원의 전압값은, 상기 제1 전원의 전압값과 상기 제2 전원의 전압값 사이의 값으로 설정된다.
본 발명의 제2 측면은, 주사선들로 주사신호를 순차적으로 공급하기 위한 주사 구동부와, 상기 주사신호와 동기되도록 데이터선들로 데이터 신호를 공급하기 위한 데이터 구동부와, 상기 주사선들과 상기 데이터선들의 교차부에 위치되는 다수의 화소가 구비되며 상기 주사신호 및 상기 데이터 신호에 대응하여 영상을 표시하는 화소부를 포함하며, 상기 주사 구동부 및 데이터 구동부 중 적어도 어느 하나는, 제1 전원과 제1 전원보다 낮은 전압값을 갖는 제2 전원 사이에 직렬 연결되며 서로 다른 타입으로 설정된 제1 및 제2 트랜지스터와; 상기 제1 트랜지스터의 게이트 전극과 상기 제2 트랜지스터의 게이트 전극 사이에 접속되는 제1 커패시터와; 상기 제1 및 제2 트랜지스터 중 어느 하나의 게이트 전극과 상기 제1 커패시터의 제1 전극에 접속되는 제1 입력신호의 입력라인과; 상기 제1 커패시터의 제2 전극과 제3 전원 사이에 위치되며 게이트 전극이 제2 입력신호의 입력라인에 접속되는 제3 트랜지스터와; 상기 제1 커패시터의 제2 전극과 상기 제3 트랜지스터 사이에 접속되며 게이트 전극이 상기 제1 커패시터의 제2 전극과 접속되는 자신의 일 전극과 접속되도록 다이오드 연결되는 제4 트랜지스터;를 포함하는 다수의 레벨 쉬프터가 구비된 레벨 쉬프터부를 포함하는 평판 표시장치를 제공한다.
바람직하게, 상기 주사 구동부는, 외부로부터 공급되는 주사 구동제어신호에 대응하여 상기 주사신호를 순차적으로 생성하기 위한 쉬프트 레지스터부와, 상기 쉬프트 레지스터부에서 생성된 주사신호의 전압범위를 확장하기 위한 상기 레벨 쉬프터부를 포함한다. 상기 주사 구동부는, 상기 레벨 쉬프터부로부터 공급되는 주사신호를 상기 주사선들로 공급하기 위한 버퍼부를 더 포함한다. 상기 데이터 구동부는, 샘플링 신호를 순차적으로 생성하기 위한 쉬프트 레지스터부와, 상기 샘플링 신호에 응답하여 데이터를 순차적으로 저장하기 위한 샘플링 래치부와, 상기 샘플링 래치부에 저장된 데이터들을 저장하고 저장된 데이터들을 동시에 출력하기 위한 홀딩 래치부와, 상기 홀딩 래치부로부터 공급된 데이터의 전압범위를 확장하기 위한 다수의 상기 레벨 쉬프터를 포함하는 레벨 쉬프터부와, 상기 레벨 쉬프터부로부터 공급된 데이터에 대응하여 상기 데이터 신호를 생성하기 위한 데이터 신호 생성부를 포함한다. 상기 데이터 구동부는, 상기 데이터 신호를 상기 데이터선들로 공급하기 위한 버퍼부를 더 포함한다. 상기 제1 입력신호와 상기 제2 입력신호는 상반된 파형을 가지며, 상기 제2 입력신호의 천이시간은 상기 제1 입력신호의 천이시간보다 지연된다. 상기 제2 입력신호는 상기 제1 입력신호를 인버팅하여 생성된 신호이다. 상기 제1 트랜지스터는 상기 제1 입력신호의 입력라인 및 상기 제1 커패시터의 제1 전극에 접속되고, 상기 제2 트랜지스터는 상기 제1 커패시터의 제2 전극에 접속된다. 상기 제3 및 제4 트랜지스터는 상기 제2 트랜지스터와 동일한 타입의 트랜지스터로 설정된다. 상기 제1 트랜지스터는 P타입 트랜지스터로 설정되고, 상기 제2 내지 제4 트랜지스터는 N타입 트랜지스터로 설정된다. 상기 제1 트랜지스터는 N타입 트랜지스터로 설정되고, 상기 제2 내지 제4 트랜지스터는 P타입 트랜지스터로 설정된다. 상기 제3 전원의 전압값은, 상기 제1 전원의 전압값과 상기 제2 전원의 전압값 사이의 값으로 설정된다.
이와 같은 본 발명에 의하면, 출력단자를 제1 전원 또는 제2 전원과 연결하는 제1 트랜지스터와 제2 트랜지스터가 동시에 턴-온되는 것을 방지할 수 있다. 이에 따라, 제2 입력신호의 지연시에도 제1 및 제2 트랜지스터 중 어느 하나의 트랜지스터만 턴-온되도록 제어함으로써, 공급전원으로 흐르는 전류를 감소시켜 소비전력을 절감할 수 있다.
또한, 제1 및 제2 트랜지스터의 전류구동능력 차이로 인해 동작하는 것이 아니므로, 트랜지스터의 크기(즉, W/L)를 크게 설계하지 않아도 된다. 따라서, 구동회로에서 레벨 쉬프터가 차지하는 면적을 감소시킴은 물론, 입력신호의 전압 레벨이 변화할 때 소요되는 지연시간의 증가를 방지할 수 있다.
또한, 출력단자와 제1 전원이 연결되는 경로와, 출력단자와 제2 전원이 연결되는 경로에서의 신호의 지연시간이 유사해지도록 설계함으로써, 상승 및 하강에 소요되는 지연시간의 차를 감소시킴은 물론, 지연시간도 감소시킬 수 있다.
또한, 다이오드 연결되는 제4 트랜지스터를 이용하여 역전류를 방지하여 동 작의 신뢰성을 확보할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 보다 상세히 설명하기로 한다.
단, 본 발명을 명확하게 설명하기 위하여, 설명과 관계없는 부분은 도면에서 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 그리고, 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우 뿐만 아니라 다른 소자를 사이에 두고 간접적으로 연결되어 있는 경우도 포함한다.
도 6은 본 발명의 실시예에 의한 평판 표시장치를 나타내는 블록도이다.
도 6을 참조하면, 본 발명의 실시예에 의한 평판 표시장치는 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)의 교차부에 위치되는 화소들(140)을 포함하는 화소부(130)와, 주사선들(S1 내지 Sn)을 구동하기 위한 주사 구동부(110)와, 데이터선들(Dm)을 구동하기 위한 데이터 구동부(120)와, 주사 구동부(110) 및 데이터 구동부(120)를 제어하기 위한 타이밍 제어부(150)를 포함한다.
주사 구동부(110)는 타이밍 제어부(150)로부터 주사 구동제어신호(SCS)를 공급받는다. 주사 구동제어신호(SCS)를 공급받은 주사 구동부(110)는 주사신호를 생성하고, 생성된 주사신호를 주사선들(S1 내지 Sn)로 순차적으로 공급한다.
데이터 구동부(120)는 타이밍 제어부(150)로부터 데이터 구동제어신호(DCS) 및 데이터(Data)를 공급받는다. 데이터 구동제어신호(DCS) 및 데이터(Data)를 공급받은 데이터 구동부(120)는 데이터 신호를 생성하고, 생성된 데이터 신호를 주사신호와 동기되도록 데이터선들(D1 내지 Dm)로 공급한다.
타이밍 제어부(150)는 외부로부터 공급되는 동기신호들에 대응하여 데이터 구동제어신호(DCS) 및 주사 구동제어신호(SCS)를 생성한다. 타이밍 제어부(150)에서 생성된 데이터 구동제어신호(DCS)는 데이터 구동부(120)로 공급되고, 주사 구동제어신호(SCS)는 주사 구동부(110)로 공급된다. 여기서, 데이터 구동제어신호(DCS)에는 소스 스타트 펄스, 소스 쉬프트 클럭, 소스 출력 인에이블 신호 등이 포함될 수 있고, 주사 구동제어신호(SCS)에는 게이트 스타트 펄스, 게이트 쉬프트 클럭, 게이트 출력 인에이블 신호 등이 포함될 수 있다.
화소부(130)는 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)의 교차부에 위치되는 다수의 화소들(140)을 구비한다. 화소들(140)은 자신과 접속된 주사선(S)으로 주사신호가 공급될 때 선택되어, 데이터선(D)으로부터 공급되는 데이터 신호에 대응하는 휘도의 빛을 외부로 공급하고, 이에 따라 화소부(130)에서 영상이 표시된다.
이와 같은 평판 표시장치로는 액정 표시장치 및 유기 전계 발광표시장치 등을 들 수 있다.
도 7은 도 6에 도시된 평판 표시장치가 액정 표시장치인 경우, 화소의 일례 를 나타내는 회로도이다. 도 7에서는 설명의 편의를 위하여 제n 주사선(Sn) 및 제m 데이터선(Dm)과 접속된 화소를 도시하기로 한다.
도 7을 참조하면, 화소(140)는 주사선(Sn)과 데이터선(Dm)에 접속되는 박막 트랜지스터(Thin Film Transistor, 이하 TFT라 함)와, TFT와 접속되는 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)를 구비한다.
TFT의 제1 전극은 데이터선(Dm)에 접속되고, 제2 전극은 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)의 일 전극에 접속된다. 여기서, TFT의 제1 전극과 제2 전극은 서로 다른 전극으로, 예를 들어, 제1 전극이 드레인 전극이면 제2 전극은 소스 전극이다. 그리고, TFT의 게이트 전극은 주사선(Sn)에 접속된다. 이와 같은 TFT는 주사선(Sn)으로 주사신호가 공급될 때 턴-온되어, 데이터선(Dm)으로부터 공급되는 데이터 신호를 스토리지 커패시터(Cst)로 공급한다.
스토리지 커패시터(Cst)는 TFT를 경유하여 공급되는 데이터 신호에 대응되는 전압을 저장하고, 저장된 전압을 한 프레임 동안 유지한다.
액정 커패시터(Clc)는 TFT의 제2 전극과 접속되는 화소전극(미도시)과 공통전극(미도시) 사이의 액정을 등가적으로 표현한 것이다. 이와 같은 액정 커패시터(Clc)는 스토리지 커패시터(Cst)에 저장된 전압에 대응하여 액정의 광 투과율을 제어한다.
한편, 도 7에 도시된 화소(140)의 구조는 본 발명의 일 실시예이며, 본 발명이 이에 한정되는 것은 아니다. 실제로, 화소(140)의 구조는 적어도 하나의 TFT가 포함되도록 다양하게 변경될 수 있다.
도 8은 도 6에 도시된 평판 표시장치가 유기전계발광 표시장치인 경우, 화소의 일례를 나타내는 회로도이다. 도 8에서는 설명의 편의를 위하여 제n 주사선(Sn) 및 제m 데이터선(Dm)과 접속된 화소를 도시하기로 한다.
도 8을 참조하면, 화소(140')는 유기 발광 다이오드(OLED)와, 데이터선(Dm) 및 주사선(Sn)에 접속되어 유기 발광 다이오드(OLED)를 제어하는 화소회로(142)를 구비한다.
유기 발광 다이오드(OLED)의 애노드 전극은 화소회로(142)에 접속되고, 캐소드 전극은 제2 화소전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 화소회로(142)로부터 공급되는 전류에 대응하는 소정 휘도의 빛을 생성한다.
화소회로(142)는 주사선(Sn)에 주사신호가 공급될 때 데이터선(Dm)으로부터 공급되는 데이터신호에 대응하여 유기 발광 다이오드(OLED)로 공급되는 전류량을 제어한다. 이를 위해, 화소회로(142)는 주사선(Sn) 및 데이터선(Dm)에 접속되는 제1 트랜지스터(M1)와, 제1 화소전원(ELVSS)과 유기 발광 다이오드(OLED)의 애노드 전극 사이에 접속되는 제2 트랜지스터(M2)와, 제2 트랜지스터(M2)의 게이트 전극과 소스 전극 사이에 접속되는 스토리지 커패시터(Cst)를 구비한다.
제1 트랜지스터(M1)의 제1 전극은 데이터선(Dm)에 접속되고, 제2 전극은 제2 트랜지스터(M2)의 게이트 전극 및 스토리지 커패시터의 일 전극에 접속된다. 여기서, 제1 트랜지스터(M1)의 제1 전극과 제2 전극은 서로 다른 전극으로, 예를 들어, 제1 전극이 소스 전극이면 제2 전극은 드레인 전극이다. 그리고, 제1 트랜지스 터(M1)의 게이트 전극은 주사선(Sn)에 접속된다. 이와 같은 제1 트랜지스터(M1)는 주사선(Sn)으로부터 주사신호가 공급될 때 턴-온되어, 데이터선(Dm)으로부터 공급되는 데이터 신호를 스토리지 커패시터(Cst)로 공급한다. 이때, 스토리지 커패시터(Cst)는 데이터 신호에 대응되는 전압을 충전한다.
제2 트랜지스터(M2)의 제1 전극은 제1 화소전원(ELVDD)에 접속되고, 제2 전극은 유기 발광 다이오드(OLED)의 애노드 전극에 접속된다. 그리고, 제2 트랜지스터(M2)의 게이트 전극은 스토리지 커패시터(Cst)의 일 전극에 접속된다. 이와 같은 제2 트랜지스터(M2)는 스토리지 커패시터(Cst)에 저장된 전압값에 대응하여 제1 화소전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제2 화소전원(ELVSS)으로 흐르는 전류량을 제어한다. 이때, 유기 발광 다이오드(OLED)는 제2 트랜지스터(M2)로부터 공급되는 전류량에 대응되는 빛을 생성한다.
한편, 도 8에 도시된 화소(140')의 구조는 본 발명을 구체적으로 설명하기 위한 실시예이며, 본 발명이 이에 한정되는 것은 아니다. 실제로, 화소(140')의 구조는 다수의 트랜지스터들이 포함되도록 다양하게 변경될 수 있다.
도 9는 도 6에 도시된 주사 구동부의 일례를 나타내는 블록도이다. 도 9에서는 편의상 주사 구동부가 n개의 채널을 갖는다고 가정하기로 한다.
도 9를 참조하면, 주사 구동부(110)는 주사신호를 순차적으로 생성하기 위한 쉬프트 레지스터부(113)와, 쉬프트 레지스터부(113)에서 생성된 주사신호의 전압범위를 확장하기 위한 레벨 쉬프터부(114)와, 레벨 쉬프터부(114)로부터 공급된 주사 신호를 주사선들(S1 내지 Sn)로 공급하기 위한 버퍼부(115)를 포함한다.
쉬프트 레지스터부(113)는 타이밍 제어부(150)로부터 게이트 쉬프트 클럭(GSC), 게이트 스타트 펄스(GSP) 및 게이트 출력 인에이블(GOE) 신호를 공급받는다. 이와 같은 쉬프트 레지스터부(113)는 게이트 쉬프트 클럭(GSC)에 대응하여 게이트 스타트 펄스(GSP)를 쉬프트 시키면서 순차적으로 n 개의 샘플링 펄스를 생성하고, 생성된 샘플링 펄스와 게이트 출력 인에이블(GOE)를 논리적으로 조합함에 의하여 순차적으로 n 개의 주사신호를 생성한다. 이를 위해, 쉬프트 레지스터부(113)는 n개의 쉬프트 레지스터(1131 내지 113n)를 구비한다.
레벨 쉬프터부(114)는 쉬프트 레지스터부(113)로부터 공급되는 주사신호의 전압을 증폭한다. 다시 말하여, 레벨 쉬프터부(114)는 화소(140)가 안정적으로 구동될 수 있도록 주사신호의 전압범위를 확장한다. 일례로, OV ~ 5V의 주사신호가 공급될 때, 레벨 쉬프터부(114)는 -5V ~ 5V로 전압의 범위를 확장한다. 이를 위해, 레벨 쉬프터부(114)는 n개의 레벨 쉬프터(1141 내지 114n)를 구비한다. 레벨 쉬프터부(114)에서 전압범위가 확장된 주사신호는 버퍼부(115)로 공급된다.
버퍼부(115)는 레벨 쉬프터부(114)로부터 공급되는 주사신호를 주사선들(S1 내지 Sn)로 공급한다. 이와 같은 버퍼부(115)는 설계과정에서 제거될 수 있다. 이 경우, 레벨 쉬프터부(114)가 주사선들(S1 내지 Sn)과 접속된다.
도 10은 도 9에 도시된 레벨 쉬프터부에 포함되는 레벨 쉬프터의 일례를 나타내는 회로도이다. 편의상, 도 10에서는 입력신호의 로우레벨 전압 값을 하강시켜 전압범위를 확장하는 레벨 다운 쉬프터(level-down shifter)를 도시하였지만, 본 발명이 이에 한정되는 것은 아니다.
도 10을 참조하면, 레벨 쉬프터는 제1 전원(VDDL)과 제1 전원(VDDL)보다 낮은 전압값을 갖는 제2 전원(VSS) 사이에 직렬 연결되며, 서로 다른 타입으로 설정된 제1 및 제2 트랜지스터(M1, M2)와; 상기 제1 트랜지스터(M1)의 게이트 전극과 상기 제2 트랜지스터(M2)의 게이트 전극 사이에 접속되는 제1 커패시터(C1)와; 상기 제1 및 제2 트랜지스터(M1, M2) 중 어느 하나의 게이트 전극과 상기 제1 커패시터(C1)의 제1 전극에 접속되는 제1 입력신호(IN)의 입력라인과; 상기 제1 커패시터(C1)의 제2 전극과 제3 전원(GND) 사이에 위치되며, 게이트 전극이 제2 입력신호(INB)의 입력라인에 접속되는 제3 트랜지스터(M3)와; 상기 제1 커패시터(C1)의 제2 전극과 상기 제3 트랜지스터(M3) 사이에 접속되며, 게이트 전극이 상기 제1 커패시터(M1)의 제2 전극과 접속되는 자신의 일 전극과 접속되도록 다이오드 연결되는 제4 트랜지스터(M4);를 포함한다.
보다 구체적으로, 제1 트랜지스터(M1)는 P 타입 트랜지스터로 설정되며, 제1 트랜지스터(M1)의 게이트 전극은 제1 입력신호(IN)의 입력라인에 접속된다. 그리고, 제1 트랜지스터(M1)의 제1 전극은 제1 전원(VDDL)에 접속되고, 제2 전극은 제2 트랜지스터(M2) 및 출력단자(OUT)와 접속된다. 여기서, 제1 전극과 제2 전극은 서로 다른 전극으로, 예를 들어 제1 전극이 소스 전극이면 제2 전극은 드레인 전극이다. 이와 같은 제1 트랜지스터(M1)는 하이레벨의 제1 입력신호(IN)가 입력되면 턴-오프되고, 로우레벨의 제1 입력신호(IN)가 입력되면 턴-온되어 제1 전원(VDDL)과 출력단자(OUT)를 전기적으로 연결한다.
제1 커패시터(C1)의 제1 전극은 제1 입력신호(IN)의 입력라인 및 제1 트랜지스터(M1)의 게이트 전극에 접속되고, 제2 전극은 제2 트랜지스터(M2)의 게이트 전극이 접속되는 제1 노드(N1)에 접속된다. 이와 같은 제1 커패시터(C1)는 자신의 두 전극으로 공급되는 전압의 차에 대응하는 전압값을 저장하는 한편, 제1 노드(N1)가 플로우팅(floating) 상태인 경우 커플링 작용을 함으로써, 제1 입력신호(IN)의 변화에 대응하여 제1 노드(N1)의 전압값을 변화시킨다.
제2 트랜지스터(M2)는 N 타입 트랜지스터로 설정되며, 제2 트랜지스터(M2)의 게이트 전극은 제1 노드(N1)에 접속된다. 그리고, 제2 트랜지스터(M2)의 제1 전극 예컨대, 드레인 전극은 제1 트랜지스터(M1) 및 출력단자(OUT)와 접속되고, 제2 전극 예컨대, 소스 전극은 제2 전원(VSS)에 접속된다. 여기서, 제2 전원(VSS)은 제1 전원(VDDL)보다 낮은 전압값을 갖는 전원이다. 이와 같은 제2 트랜지스터(M2)는 제1 노드(N1)가 로우레벨의 전압으로 충전될 때 턴-오프되고, 제1 노드(N1)가 하이레벨의 전압으로 충전될 때 턴-온되어 출력단자(OUT)와 제2 전원(VSS)을 전기적으로 연결한다.
제3 트랜지스터(M3) 및 제4 트랜지스터(M4)는 제1 노드(N1)와 제3 전원(GND) 사이에 직렬 연결되며, 제2 트랜지스터(M2)와 동일한 타입의 트랜지스터, 즉, N 타입 트랜지스터로 설정된다. 여기서, 제3 전원(GND)의 전압값은 제1 전원(VDDL)의 전압값과 제2 전원(VSS)의 전압값 사이의 값으로 설정되며, 예를 들어 그라운드 전압으로 설정될 수 있다.
보다 구체적으로, 제3 트랜지스터(M3)는 제1 노드(N1)와 제3 전원(GND) 사이에 위치되며, 제4 트랜지스터(M4)가 턴-온되면 제4 트랜지스터(M4)에 의해 제1 노드(N1)와 전기적으로 접속된다. 즉, 제3 트랜지스터(M3)의 제1 전극은 제4 트랜지스터(M4)와 접속되고, 제2 전극은 제3 전원(GND)과 접속된다. 그리고, 제3 트랜지스터(M3)의 게이트 전극은 제2 입력신호(INB)의 입력라인에 접속된다. 여기서, 제2 입력신호(INB)는 제1 입력신호(IN)를 인버팅하여 생성되는 신호이다. 이와 같은 제3 트랜지스터(M3)는 제2 입력신호(INB)와 자신의 소스 전극 간 전압 차에 대응하여 턴-온 또는 턴-오프됨으로써, 제2 노드(N2)와 제3 전원(GND)의 접속 여부를 제어한다.
제4 트랜지스터(M4)의 제1 전극은 제1 노드(N1)에 접속되고, 제2 전극은 제3 트랜지스터(M3)의 제1 전극에 접속된다. 그리고, 제4 트랜지스터(M4)의 게이트 전극은 제1 노드(N1)에 접속된다. 즉, 제4 트랜지스터(M4)의 게이트 전극은 자신의 제1 전극에 접속됨으로써, 제4 트랜지스터(M4)는 다이오드 연결된다. 이와 같은 제4 트랜지스터(M4)는 순방향의 전압이 공급될 때 자신의 제1 전극과 제2 전극 사이의 전압 차를 자신의 문턱전압(Vth4)에 해당하는 만큼 유지한다. 그리고, 제4 트랜지스터(M4)는 역방향의 전압이 공급될 때 오프된다.
이하에서는, 도 10에 도시된 레벨 쉬프터의 구동과정을 나타내는 파형도인 도 11을 도 10과 결부하여 도 10에 도시된 레벨 쉬프터에 대한 상세한 구동과정을 상술하기로 한다. 여기서, 제2 입력신호(INB)는 제1 입력신호(IN)를 홀수 번 인버 팅하여 생성한다. 따라서, 제2 입력신호(INB)는 제1 입력신호(IN)와 상반된 파형을 가지며, 제2 입력신호(INB)의 천이시간, 즉, 제2 입력신호(INB)가 상승 및 하강하는 시간은 제1 입력신호(IN)가 하강 및 상승하는 천이시간보다 다소 지연된 형태로 나타난다. 설명의 편의를 위하여, 제1 및 제2 입력신호(IN, INB)의 하이레벨 전압과 제1 전원(VDDL)의 전압은 5V로 가정하고, 제1 및 제2 입력신호(IN, INB)의 로우레벨 전압과 제3 전원(GND)의 전압은 0V로 가정하기로 한다. 그리고, 제2 전원(VSS)의 전압은 -5V로 가정하기로 한다.
도 11을 참조하면, 우선, t1 구간 동안 제1 입력신호(IN)는 0V에서 5V로 상승하여 5V의 값을 가지고, 제2 입력신호(INB)는 신호지연에 의하여 이전의 5V의 값을 유지한다. 그러면, 제1 입력신호(IN)에 대응하여 제1 트랜지스터(M1)의 게이트-소스 간 전압 차가 0V가 되어 제1 트랜지스터(M1)는 턴-오프된다. 한편, 5V의 제2 입력신호(INB)를 공급받는 제3 트랜지스터(M3)는 턴-온 상태를 유지하고, 이에 의해 제2 노드(N2)는 0V로 충전된다. 이때, 제4 트랜지스터(M4)에 순방향의 전압이 공급되므로, 제4 트랜지스터(M4)의 제1 전극과 제2 전극의 전압 차는 제4 트랜지스터(M4)의 문턱전압(Vth4)으로 유지된다. 따라서, 제1 노드(N1)는 제4 트랜지스터(M4)의 문턱전압(Vth4)으로 충전된다. 그러면, 제2 트랜지스터(M2)의 게이트와 소스 간 전압 차는 제4 트랜지스터의 문턱전압(Vth4)과 제2 전원(VSS)의 -5V의 차, 즉, (Vth4-(-5))V가 되어, 제2 트랜지스터(M2)가 턴-온된다. 이에 의해, 출력단자(OUT)와 제2 전원(VSS)이 전기적으로 연결되어, 출력전압(Vout)은 -5V가 된다. 이때, 제1 커패시터(C1)에는 자신의 양단 간 전압 차인 (5-Vth4)V가 저장된다.
이후, t2 구간 동안 제1 입력신호(IN)는 5V의 전압 값을 유지하고, 제2 입력신호(INB)는 5V에서 0V로 하강하여 0V의 전압 값을 가진다. 그러면, 0V의 제2 입력신호(INB)에 의해 제3 트랜지스터(M3)가 턴-오프된다. 제3 트랜지스터(M3)가 턴-오프되면, 제2 노드(N2)가 플로우팅 된다. 제2 노드(N2)가 플로우팅 되면, 제3 트랜지스터(M3)와 제4 트랜지스터(M4)들에 존재하는 기생 커패시터들(Cp1, Cp2)의 커플링 작용에 의하여 제2 노드(N2)에 전압강하가 발생한다. 이때, 기생 커패시터들(Cp1, Cp2)의 전압분배에 의하여 제2 노드(N2)의 전압은 하기의 수학식 1과 같게 된다.
Figure 112007054833004-pat00001
여기서, △VINB는 (-5V)이므로, 제2 노드의 전압 값(VN2)은 0보다 작게 되는데, 이때 제2 노드(N2)의 전압 강하 분을 Vx(V)라 하면, 제2 노드(N2)의 전압 값(VN2)은 (0-Vx)(V) 즉, -Vx(V)가 된다. 단, -Vx는 -Vth3(제3 트랜지스터의 문턱전압)보다 큰 값을 가지게 되는데(즉, -Vx의 절대값은 -Vth3보다 작음), 이는 만약 전압강하가 커서 제2 노드(N2)의 전압 값(-Vx)이 -Vth3 이하로 떨어지게 되면, 제3 트랜지스터(M3)의 드레인 전극과 소스 전극이 바뀌게 되어 제3 트랜지스터(M3)의 게이트-소스 간 전압이 문턱전압(Vth3) 이상이 되어 제3 트랜지스터(M3)가 턴-온 될 것이고, 이 경우 제2 노드(N2)는 제3 전원(GND)에 의해 -Vth3까지 충전된 이후, 다시 오프될 것이기 때문이다. 따라서, -Vth3 < -Vx < 0 사이에서 결정된다.
이와 같이 제2 노드(N2)의 전압 값이 -Vx(V)가 되면, 제4 트랜지스터(M4)가 다이오드 연결되었으므로 제1 노드(N1)의 전압 값은 (Vth4-Vx)V가 된다. 이 경우, 제1 트랜지스터(M1)는 5V의 제1 입력신호(INB)에 의해 오프 상태를 유지하고, 제2 트랜지스터(M2)의 게이트-소스 간 전압 차는 ((Vth4-Vx)-(-5))V 이므로, 제2 트랜지스터(M2)는 턴-온 상태를 유지한다. 따라서, 출력전압(Vout)은 -5V로 유지된다. 한편, t2 구간 동안 제1 커패시터(C1)에는 자신의 양 전극 간 전압 차인 (5-(Vth4-Vx))V 의 전압이 충전된다.
이후, t3 구간 동안 제1 입력신호(IN)는 5V에서 0V로 하강하여 0V의 전압 값을 가지고, 제2 입력신호(INB)는 0V의 전압 값을 유지한다. 그러면, 제1 커패시터(C1)의 커플링 작용에 의하여 제1 노드(N1)의 전압 값이 (Vth4-Vx-5)V로 하강하게 된다. 이에 따라, 다이오드 연결된 제4 트랜지스터(M4)에 역방향의 전압이 인가되어 제4 트랜지스터(M4)가 턴-오프를 유지하게 된다. 따라서, 기생 커패시터들(Cp1, Cp2)의 커플링 작용에 의한 역전류를 억제되어, 플로우팅 된 제1 노드(N1)의 전압값이 (Vth4-Vx-5)V를 유지하게 된다. 그러면, 제2 트랜지스터(M2)의 게이트-소스 간 전압 값은 ((Vth4-Vx-5)-(-5))V 즉, (Vth4-Vx)가 되어 제2 트랜지스터(M2)가 턴-오프된다. 한편, 제1 트랜지스터(M1)는 0V의 제1 입력신호(IN)에 의하여, 턴-온되고, 이에 따라 제1 전원(VDDL)과 출력단자(OUT)가 전기적으로 연결되어 출력전압(Vout)은 +5V가 된다.
이후, t4 구간 동안 제1 입력신호(IN)는 0V의 전압 값을 유지하고, 제2 입력 신호(INB)는 0V에서 5V로 상승하여 5V의 전압 값을 가진다. 그러면, 제3 트랜지스터(M3)가 턴-온되어 제2 노드(N2)가 다시 0V로 충전된다. 하지만, 이 경우에도 제4 트랜지스터(M4)에는 역방향의 전압이 공급되어 제4 트랜지스터(M4)는 턴-오프 상태를 유지한다. 이에 따라, 제1 노드(N1)의 전압 값은 t3 구간과 동일하게 유지되어 제2 트랜지스터(M2)는 턴-오프된다. 한편, 제1 트랜지스터(M1)는 0V의 제1 입력신호(IN)에 의해 턴-온 상태를 유지하므로, 출력전압(Vout)은 +5V로 유지된다.
이후, t5 구간 동안 제1 입력신호(IN)는 0V에서 5V로 상승하여 5V의 값을 가지고, 제2 입력신호(INB)는 5V의 값을 유지한다. 그러면, 제1 트랜지스터(M1)가 턴-오프되는 한편, 제1 커패시터(C1)의 커플링 작용에 의해 제1 노드(N1)의 전압 값이 (Vth4-Vx)가 되어 제2 트랜지스터(M2)가 턴-온된다. 이에 따라, 출력전압(Vout)은 -5V의 전압 값을 가진다.
레벨 쉬프터는 전술한 동작을 반복하면서 0V ~ 5V의 전압범위를 갖는 제1 및 제2 입력신호(IN, INB)에 대응하여 -5V ~ 5V의 전압범위를 갖는 출력신호(Vout)를 출력한다. 즉, 레벨 쉬프터는 입력신호(IN, INB)의 전압 폭을 확장시켜 출력한다.
전술한 본 발명의 레벨 쉬프터에 의하면, 제1 트랜지스터(M1)와 제2 트랜지스터(M2)가 동시에 턴-온되는 것을 방지할 수 있다. 이때, 제2 입력신호(INB)의 천이시간이 제1 입력신호(IN)의 천이시간보다 지연되는 것까지 고려하여 이에 맞춰 레벨 쉬프터를 설계하고, 모든 구간에서 제1 트랜지스터(M1)와 제2 트랜지스터(M2) 중 어느 하나만 턴-온되도록 한다. 따라서, 도 12a에 도시된 바와 같이, 동일한 입력에 대하여 종래에 비해 누설 전류량이 감소하게 되고, 이에 따라 소비전력을 절 감할 수 있다.
또한, 제1 및 제2 트랜지스터(M1, M2)의 전류구동능력 차이로 인해 동작하는 것이 아니므로, 트랜지스터의 크기(즉, W/L)를 크게 설계하지 않아도 된다. 따라서, 구동회로에서 레벨 쉬프터가 차지하는 면적을 감소시킴은 물론, 입력신호(IN, INB)의 전압 레벨이 변화할 때 소요되는 지연시간의 증가를 방지할 수 있다.
또한, 출력단자(OUT)와 제1 전원(VDDL)이 제1 트랜지스터(M1)를 경유하여 연결되도록 하는 한편, 출력단자(OUT)와 제2 전원(VSS)이 제2 트랜지스터(M2)를 경유하여 연결되도록 한다. 이에 따라, 출력단자(OUT)로 제1 전원(VDDL)의 전압이 공급되는 경로와, 제2 전원(VSS)의 전압이 공급되도록 하는 경로에서 발생하는 신호의 지연시간이 대략 유사해진다. 이에 의하여, 도 12b에 도시된 바와 같이, 출력신호(Vout)의 상승 및 하강에 소요되는 지연시간이 상이했던 종래와 달리, 본 발명에서는 출력신호(Vout)의 상승 및 하강에 소요되는 지연시간이 거의 일치하게 됨은 물론, 종래의 상승 및 하강에 소요되는 지연시간 중 보다 짧은 지연시간과 유사하게 지연시간을 감소시킬 수 있다. 여기서, 본 발명의 레벨 쉬프터는 종래와 같은 비반전 타입의 레벨 쉬프터가 아니라, 제1 입력신호(IN)를 반전하여 출력시키는 인버터 타입의 레벨 쉬프터를 도시한 것으로, 제1 입력신호(IN)의 위상과 상반되는 위상의 출력전압(Vout)을 출력한다. 하지만, 본 발명이 이에 한정되는 것은 아니다.
또한, 다이오드 연결되는 제4 트랜지스터(M4)를 이용하여 제1 노드(N1)가 플로우팅 되면서 발생할 수 있는 역전류를 방지하여 동작의 신뢰성을 확보할 수 있 다.
도 13은 도 9에 도시된 레벨 쉬프터부에 포함되는 레벨 쉬프터의 다른 예를 나타내는 회로도이다. 도 13에서는 입력신호의 하이레벨 전압값을 상승시켜 전압범위를 확장하는 레벨 업 쉬프터(level-up shifter)를 도시하기로 한다.
도 13을 참조하면, 본 발명의 다른 실시예에 의한 레벨 쉬프터는 제1 전원(VDDH)과 제1 전원(VDDH)보다 낮은 전압값을 갖는 제2 전원(GND) 사이에 직렬 연결되며, 서로 다른 타입으로 설정된 제1 및 제2 트랜지스터(M1', M2')와; 상기 제1 트랜지스터(M1')의 게이트 전극과 상기 제2 트랜지스터(M2')의 게이트 전극 사이에 접속되는 제1 커패시터(C1')와; 상기 제1 및 제2 트랜지스터(M1', M2') 중 어느 하나의 게이트 전극과 상기 제1 커패시터(C1')의 제1 전극에 접속되는 제1 입력신호(IN)의 입력라인과; 상기 제1 커패시터(C1')의 제2 전극과 제3 전원(VDDL) 사이에 위치되며, 게이트 전극이 제2 입력신호(INB)의 입력라인에 접속되는 제3 트랜지스터(M3')와; 상기 제1 커패시터(C1')의 제2 전극과 상기 제3 트랜지스터(M3') 사이에 접속되며, 게이트 전극이 상기 제1 커패시터(C1')의 제2 전극과 접속되는 자신의 일 전극과 접속되도록 다이오드 연결되는 제4 트랜지스터(M4');를 포함한다.
보다 구체적으로, 제1 트랜지스터(M1')는 N 타입 트랜지스터로 설정되며, 제1 트랜지스터(M1')의 게이트 전극은 제1 입력신호(IN)의 입력라인에 접속된다. 그리고, 제1 트랜지스터(M1')의 제1 전극은 제2 트랜지스터(M2') 및 출력단자(OUT)와 접속되고, 제2 전극은 제2 전원(GND)에 접속된다. 여기서, 제1 전극과 제2 전극은 서로 다른 전극으로, 예를 들어, 제1 전극이 드레인 전극이면 제2 전극은 소스 전극이다. 그리고, 제2 전원(GND)은 제1 전원(VDDH)의 전압 값보다 낮은 전압 값을 가지는 전원으로, 예를 들어 제2 전원(GND)의 전압은 그라운드 전압으로 설정될 수 있다. 이와 같은 제1 트랜지스터(M1')는 로우레벨의 제1 입력신호(IN)가 입력되면 턴-오프되고, 하이레벨의 제1 입력신호(IN1)가 입력되면 턴-온되어 제2 전원(GND)과 출력단자(OUT)를 전기적으로 연결한다.
제1 커패시터(C1')의 제1 전극은 제1 입력신호(IN)의 입력라인 및 제1 트랜지스터(M1')의 게이트 전극에 접속되고, 제2 전극은 제2 트랜지스터(M2')의 게이트 전극이 접속되는 제1 노드(N1')에 접속된다. 이와 같은 제1 커패시터(C1')는 자신의 두 전극으로 공급되는 전압의 차에 대응하는 전압 값을 저장하는 한편, 제1 노드(N1')가 플로우팅 상태인 경우 커플링 작용을 함으로써, 제1 입력신호(IN)의 변화에 대응하여 제1 노드(N1')의 전압 값을 변화시킨다.
제2 트랜지스터(M2')는 P 타입 트랜지스터로 설정되며, 제2 트랜지스터(M2')의 게이트 전극은 제1 노드(N1')에 접속된다. 그리고, 제2 트랜지스터(M2')의 제1 전극은 제1 전원(VDDH)에 접속되고, 제2 전극은 출력단자(OUT) 및 제1 트랜지스터(M1')에 접속된다. 이와 같은 제2 트랜지스터(M2')는 제1 노드(N1')가 로우레벨 전압으로 충전될 때 턴-온되어 출력단자(OUT)와 제1 전원(VDDH)을 전기적으로 연결한다.
제3 트랜지스터(M3') 및 제4 트랜지스터(M4')는 제1 노드(N1')와 제3 전원(VDDL) 사이에 직렬 연결되며, 제2 트랜지스터(M2')와 동일한 타입의 트랜지스 터, 즉, P 타입의 트랜지스터로 설정된다. 여기서, 제3 전원(VDDL)의 전압 값은 제1 전원(VDDH)의 전압 값과 제2 전원(GND)의 전압 값 사이의 값으로 설정된다.
보다 구체적으로, 제3 트랜지스터(M3')는 제1 노드(N1')와 제3 전원(VDDL) 사이에 위치되며, 제4 트랜지스터(M4')가 턴-온되면 제4 트랜지스터(M4')에 의해 제1 노드(N1')와 전기적으로 연결된다. 즉, 제3 트랜지스터(M3')의 제1 전극은 제3 전원(VDDL)과 접속되고, 제2 전극은 제4 트랜지스터(M4')와 접속된다. 그리고, 제3 트랜지스터(M3')의 게이트 전극은 제2 입력신호(INB)의 입력라인에 접속된다. 여기서, 제2 입력신호(INB)는 제1 입력신호(IN)를 인버팅하여 생성되는 신호이다. 이와 같은 제3 트랜지스터(M3')는 제2 입력신호(INB)와 자신의 소스 전극 간 전압 차에 대응하여 턴-온 또는 턴-오프 됨으로써, 제3 전원(VDDL)과 제2 노드(N2')의 접속 여부를 제어한다.
제4 트랜지스터(M4')의 제1 전극은 제3 트랜지스터(M3')에 접속되고, 제2 전극은 제1 노드(N1')에 접속된다. 그리고, 제4 트랜지스터(M4')의 게이트 전극은 제1 노드(N1')에 접속된다. 즉, 제4 트랜지스터(M4')의 게이트 전극은 자신의 제2 전극에 접속됨으로써, 제4 트랜지스터(M4')는 다이오드 연결된다. 이와 같은 제4 트랜지스터(M4')는 순방향의 전압이 공급될 때 자신의 제1 전극과 제2 전극 사이의 전압 차를 자신의 문턱전압(Vth4')에 해당하는 만큼 유지한다. 그리고, 제4 트랜지스터(M4')는 역방향의 전압이 공급될 때 오프된다.
이하에서는, 도 13에 도시된 레벨 쉬프터의 구동과정을 나타내는 파형도인 도 14를 도 13과 결부하여 도 13에 도시된 레벨 쉬프터에 대한 구동과정을 상술하기로 한다. 설명의 편의를 위하여, 제1 및 제2 입력신호(IN, INB)는 0V ~ 5V 사이의 값을 가지고, 제1, 제2 및 제3 전원(VDDH, GND, VDDL)의 전압 값은 각각 10V, 0V, 5V로 가정하기로 한다.
도 14를 참조하면, 우선, t1' 구간 동안 제1 입력신호(IN)는 5V에서 0V로 하강하여 0V의 값을 가지고, 제2 입력신호(INB)는 신호지연에 의하여 이전의 0V 값을 유지한다. 그러면, 제1 입력신호(IN)에 대응하여 제1 트랜지스터(M1')의 게이트-소스 간 전압 차가 0V가 되어 제1 트랜지스터(M1')는 턴-오프된다. 한편, 0V의 제2 입력신호(INB)에 의해 제3 트랜지스터(M3')가 턴-온되어 제2 노드(N2')는 5V로 충전된다. 이때, 제4 트랜지스터(M4')가 다이오드 연결되었으므로, 제1 노드(N1')는 (5-Vth4'(제4 트랜지스터(M4')의 문턱전압))V로 충전된다. 이에 따라, 제2 트랜지스터(M2')가 턴-온된다. 이에 의해, 출력단자(OUT)와 제1 전원(VDDH)이 전기적으로 연결되어, 출력전압(Vout')은 10V가 된다. 이때, 제1 커패시터(C1')에는 자신의 양단 간 전압 차인 (5-Vth4'-0)V가 저장된다.
이후, t2' 구간 동안 제1 입력신호(IN)는 0V의 전압 값을 유지하고, 제2 입력신호(INB)는 0V에서 5V로 상승하여 5V의 전압 값을 가진다. 그러면, 제3 트랜지스터(M3')가 턴-오프되는 한편, 제3 트랜지스터(M3')와 제4 트랜지스터(M4')들에 존재하는 기생 커패시터들(미도시)의 커플링 작용에 의하여 제2 노드(N2')의 전압이 소폭 예컨대, Vx'만큼 상승한다. 단, 이때 상승되는 폭은 0V보다는 크되, 제3 트랜지스터(M3')의 문턱전압(Vth3')보다는 작은 값을 가진다. 그러면, 제4 트랜지 스터(M4')는 자신의 제1 전극 및 제2 전극 간 전압 차가 자신의 문턱전압(Vth4')이 되도록 유지하므로, 제1 노드(N1')의 전압 값이 Vx'만큼 소폭 상승한다. 한편, 제1 트랜지스터(M1')는 0V의 제1 입력신호(IN)에 의해 오프 상태를 유지하고, 제2 트랜지스터(M2')는 턴-온 상태를 유지한다. 따라서, 출력전압(Vout')은 10V로 유지된다. 이때, 제1 커패시터(C1')에는 (5-Vth4'+Vx'-0)V의 전압이 충전된다.
이후, t3' 구간 동안 제1 입력신호(IN)는 0V에서 5V로 상승하여 5V의 전압 값을 가지고, 제2 입력신호(INB)는 5V의 전압 값을 유지한다. 그러면, 제1 커패시터(C1')의 커플링 작용에 의해 제1 노드(N1')의 전압 값이 (5-Vth4'+Vx'+5)V로 상승하게 되고, 이에 따라 다이오드 연결된 제4 트랜지스터(M4')가 턴-오프된다. 따라서, 제1 노드(N1')의 전압이 (5-Vth4'+Vx'+5)V를 유지하게 된다. 그러면, 제2 트랜지스터(M2')의 게이트-소스 간 전압 값은((5-Vth4'+Vx'+5)-10)V 즉, (-Vth4'+Vx')가 되어 제2 트랜지스터(M2')가 턴-오프된다. 한편, 제1 트랜지스터(M1')는 5V의 제1 입력신호(IN)에 의해 턴-온되고, 이에 따라 제2 전원(GND)과 출력단자(OUT)가 전기적으로 연결되어 출력전압(Vout')은 0V가 된다.
이후, t4' 구간 동안 제1 입력신호(IN)는 5V의 전압 값을 유지하고, 제2 입력신호(INB)는 5V에서 0V로 하강하여 0V의 전압 값을 가진다. 그러면, 제3 트랜지스터(M3')가 턴-온되어 제2 노드(N2')가 다시 5V로 충전된다. 하지만, 이 경우에도 제4 트랜지스터(M4')에는 역방향의 전압이 공급되므로 제4 트랜지스터(M4')는 턴-오프 상태를 유지한다. 이에 따라, 제1 노드(N1')의 전압 값은 t3' 구간과 동일하게 유지되어 제2 트랜지스터(M2')는 오프 상태를 유지한다. 한편, 제1 트랜지스 터(M1')는 5V의 제1 입력신호(IN)에 의해 턴-온 상태를 유지하므로, 출력전압(Vout')은 0V로 유지된다.
이후, t5 구간 동안 제1 입력신호(IN)는 5V에서 0V로 하강하여 0V의 값을 가지고, 제2 입력신호(INB)는 0V의 값을 유지한다. 그러면, 제1 트랜지스터(M1')가 턴-오프되는 한편, 제1 커패시터(C1')의 커플링 작용에 의해 제1 노드(N1')의 전압 값이 (5-Vth4'+Vx')V가 되어 제2 트랜지스터(M2')가 턴-온된다. 이에 따라, 출력전압(Vout')은 10V의 전압 값을 가진다.
이와 같은 본 발명의 다른 실시예에 의한 레벨 쉬프터는, 전술한 동작을 반복하면서 0V ~ 5V의 전압범위를 갖는 제1 및 제2 입력신호(IN, INB)에 대응하여 0V~10V의 전압범위를 갖는 출력신호(Vout')를 출력한다. 즉, 레벨 쉬프터는 입력신호(IN, INB)의 전압 폭을 확장하여 출력한다.
전술한 다른 실시예에 의한 레벨 쉬프터도, 제1 트랜지스터(M1')와 제2 트랜지스터(M2')가 동시에 턴-온되는 것을 방지함으로써 소비전력을 절감하는 한편, 출력신호(Vout')의 상승 및 하강에 소요되는 지연시간이 거의 일치하게 함은 물론, 지연시간도 감소시킬 수 있다.
또한, 제1 및 제2 트랜지스터(M1', M2')의 전류구동능력 차이로 인해 동작하는 것이 아니므로, 트랜지스터의 크기(즉, W/L)를 크게 설계하지 않아도 된다. 따라서, 구동회로에서 레벨 쉬프터가 차지하는 면적을 감소시킴은 물론, 입력신호(IN, INB)의 전압 레벨이 변화할 때 소요되는 지연시간의 증가를 방지할 수 있다.
또한, 다이오드 연결되는 제4 트랜지스터(M4')를 이용하여 동작의 신뢰성을 확보할 수 있다.
한편, 본 발명에 의한 레벨 쉬프터는 주사 구동부 뿐만 아니라, 데이터 구동부 등에도 채용될 수 있다. 도 15는 도 6에 도시된 데이터 구동부의 일례를 나타내는 블록도이다. 도 15에서는 설명의 편의를 위하여 데이터 구동부가 m개의 채널을 갖는다고 가정하기로 한다.
도 15를 참조하면, 본 발명의 실시예에 의한 데이터 구동부(120)는 샘플링 신호를 순차적으로 생성하기 위한 쉬프트 레지스터부(123)와, 샘플링 신호에 응답하여 데이터(Data)를 순차적으로 저장하기 위한 샘플링 래치부(124)와, 샘플링 래치부(124)에 저장된 데이터(Data)들을 일시 저장함과 아울러 저장된 데이터(Data)들을 레벨 쉬프터부(126)로 공급하기 위한 홀딩 래치부(125)와, 홀딩 래치부(125)로부터 공급된 데이터(Data)의 전압레벨을 상승 또는 하강시켜 전압범위를 확장하기 위한 레벨 쉬프터부(126)와, 레벨 쉬프터부(126)로부터 공급된 데이터(Data)의 비트값에 대응하는 데이터 신호를 생성하기 위한 데이터 신호 생성부(127)와, 데이터 신호 생성부(127)로부터 공급된 데이터 신호를 데이터선들(D1 내지 Dm)로 공급하기 위한 버퍼부(128)를 포함한다.
쉬프트 레지스터부(123)는 타이밍 제어부(150)로부터 소스 쉬프트 클럭(SSC) 및 소스 스타트 펄스(SSP)를 공급받는다. 소스 쉬프트 클럭(SSC) 및 소스 스타트 펄스(SSP)를 공급받은 쉬프트 레지스터부(123)는 소스 쉬프트 클럭(SSC)에 대응하 여 소스 스타트 펄스(SSP)를 쉬프트 시키면서 순차적으로 m 개의 샘플링 신호를 생성한다. 이를 위해, 쉬프트 레지스터부(123)는 m개의 쉬프트 레지스터(1231 내지 123m)를 구비한다.
샘플링 래치부(124)는 쉬프트 레지스터부(123)로부터 순차적으로 공급되는 샘플링 신호에 대응하여, 자신에게 공급되는 데이터(Data)를 순차적으로 공급한다. 이를 위해, 샘플링 래치부(124)는 m개의 데이터(Data)를 저장하기 위한 m개의 샘플링 래치들(1241 내지 124m)을 구비한다. 여기서, 샘플링 래치들(1241 내지 124m) 각각의 크기는 k비트의 데이터(Data)를 저장할 수 있도록 설정된다.
홀딩 래치부(125)는 타이밍 제어부(150)로부터 공급되는 소스 출력 인에이블(SOE) 신호에 응답하여 샘플링 래치부(124)로부터 데이터(Data)를 입력받아 이를 저장하고, 저장된 데이터(Data)들을 레벨 쉬프터부(126)로 동시에 공급한다. 이를 위해, 홀딩 래치부(125)는 m개의 홀딩 래치들(1251 내지 125m)을 구비한다. 그리고, 홀딩 래치들(1251 내지 125m) 각각의 크기는 k비트의 데이터(Data)를 저장할 수 있도록 설정된다.
레벨 쉬프터부(126)는 홀딩 래치부(125)로부터 공급되는 데이터(Data)들의 전압레벨을 상승 또는 하강시켜 데이터(Data)들의 전압범위를 확장한다. 보다 구체적으로, 데이터 구동부(120)의 외부에서 광범위한 전압값을 갖는 데이터(Data)들을 공급하게 되면, 높은 소비전력이 소모됨과 동시에 EMI문제 등이 심각하게 발생된다. 따라서, 데이터 구동부(120)의 외부에서는 좁은 범위의 낮은 전압을 이용하여 데이터(Data)를 공급하고, 데이터 구동부(120)의 내부에서 레벨 쉬프터부(126)를 이용하여 데이터(Data)의 전압레벨을 상승 또는 하강시켜 데이터(Data)들의 전압범위를 확장한다. 이를 위해, 레벨 쉬프터부(126)는 m개의 레벨 쉬프터(1261 내지 126m)를 구비한다. 일례로, 레벨 쉬프터부(126)는 도 10 또는 도 13에 도시된 레벨 쉬프터들을 구비할 수 있다. 레벨 쉬프터부(126)에서 전압범위가 확장된 데이터(Data)는 데이터신호 생성부(127)로 공급된다.
데이터신호 생성부(127)는 데이터(Data)의 비트값(또는 계조값)에 대응하는 데이터신호를 생성하고, 생성된 데이터신호를 버퍼부(128)로 공급한다. 이를 위해, 데이터신호 생성부(127)는 각각의 채널마다 위치되는 m개의 디지털-아날로그 변환기(DAC)(1271 내지 127m)를 구비한다.
버퍼부(128)는 데이터신호 생성부(127)로부터 공급되는 데이터신호를 데이터선들(D1 내지 Dm)로 공급한다. 이와 같은 버퍼부(128)는 설계과정에서 제거될 수 있다. 이 경우, 데이터신호 생성부(127)가 데이터선들(D1 내지 Dm)과 접속된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형예가 가능함을 이해할 수 있을 것이다.
도 1은 종래의 레벨 쉬프터의 회로도이다.
도 2는 도 1에 도시된 레벨 쉬프터의 구동과정을 나타내는 파형도이다.
도 3a 및 도 3b는 도 1에 도시된 레벨 쉬프터로 도 2에 도시된 입력신호가 입력되었을 때의 시뮬레이션 결과를 나타내는 파형도이다.
도 4는 도 1에 도시된 레벨 쉬프터로 지연된 입력신호가 입력되었을 때의 구동과정을 나타내는 파형도이다.
도 5a 및 도 5b는 도 1에 도시된 레벨 쉬프터로 도 4에 도시된 입력신호가 입력되었을 때의 시뮬레이션 결과를 나타내는 파형도이다.
도 6은 본 발명의 실시예에 의한 평판 표시장치를 나타내는 블록도이다.
도 7은 도 6에 도시된 평판 표시장치가 액정 표시장치인 경우, 화소의 일례를 나타내는 회로도이다.
도 8은 도 6에 도시된 평판 표시장치가 유기전계발광 표시장치인 경우, 화소의 일례를 나타내는 회로도이다.
도 9는 도 6에 도시된 주사 구동부의 일례를 나타내는 블록도이다.
도 10은 도 9에 도시된 레벨 쉬프터부에 포함되는 레벨 쉬프터의 일례를 나타내는 회로도이다.
도 11은 도 10에 도시된 레벨 쉬프터의 구동과정을 나타내는 파형도이다.
도 12a 및 도 12b는 도 10에 도시된 레벨 쉬프터의 시뮬레이션 결과를 나타내는 파형도이다.
도 13은 도 9에 도시된 레벨 쉬프터부에 포함되는 레벨 쉬프터의 다른 예를 나타내는 회로도이다.
도 14는 도 13에 도시된 레벨 쉬프터의 구동과정을 나타내는 파형도이다.
도 15는 도 6에 도시된 데이터 구동부의 일례를 나타내는 블록도이다.
<도면의 주요 부분에 대한 부호의 설명>
110: 주사 구동부 113, 123: 쉬프트 레지스터부
114, 126: 레벨 쉬프터부 115, 128: 버퍼부
120: 데이터 구동부 124: 샘플링 래치부
125: 홀딩 래치부 127: 데이터 신호 생성부
130: 화소부 140: 화소
150: 타이밍 제어부

Claims (20)

  1. 제1 전원과 제1 전원보다 낮은 전압값을 갖는 제2 전원 사이에 직렬 연결되며, 서로 다른 타입으로 설정된 제1 및 제2 트랜지스터와,
    상기 제1 트랜지스터의 게이트 전극과 상기 제2 트랜지스터의 게이트 전극 사이에 접속되는 제1 커패시터와,
    상기 제1 및 제2 트랜지스터 중 어느 하나의 게이트 전극과 상기 제1 커패시터의 제1 전극에 접속되는 제1 입력신호의 입력라인과,
    상기 제1 커패시터의 제2 전극과 제3 전원 사이에 위치되며, 게이트 전극이 제2 입력신호의 입력라인에 접속되는 제3 트랜지스터와,
    상기 제1 커패시터의 제2 전극과 상기 제3 트랜지스터 사이에 접속되며, 게이트 전극이 상기 제1 커패시터의 제2 전극과 접속되는 자신의 일 전극과 접속되도록 다이오드 연결되는 제4 트랜지스터를 포함하는 레벨 쉬프터.
  2. 제1항에 있어서,
    상기 제1 입력신호와 상기 제2 입력신호는 상반된 파형을 가지며, 상기 제2 입력신호의 천이시간은 상기 제1 입력신호의 천이시간보다 지연된 레벨 쉬프터.
  3. 제2항에 있어서,
    상기 제2 입력신호는 상기 제1 입력신호를 홀수 번 인버팅하여 생성된 신호인 것을 특징으로 하는 레벨 쉬프터.
  4. 제1항에 있어서,
    상기 제1 트랜지스터는 상기 제1 입력신호의 입력라인 및 상기 제1 커패시터의 제1 전극에 접속되고, 상기 제2 트랜지스터는 상기 제1 커패시터의 제2 전극에 접속되는 레벨 쉬프터.
  5. 제4항에 있어서,
    상기 제3 및 제4 트랜지스터는 상기 제2 트랜지스터와 동일한 타입의 트랜지스터로 설정되는 것을 특징으로 하는 레벨 쉬프터.
  6. 제5항에 있어서,
    상기 제1 트랜지스터는 P타입 트랜지스터로 설정되고, 상기 제2 내지 제4 트랜지스터는 N타입 트랜지스터로 설정된 레벨 쉬프터.
  7. 제5항에 있어서,
    상기 제1 트랜지스터는 N타입 트랜지스터로 설정되고, 상기 제2 내지 제4 트랜지스터는 P타입 트랜지스터로 설정된 레벨 쉬프터.
  8. 제1항에 있어서,
    상기 제3 전원의 전압값은, 상기 제1 전원의 전압값과 상기 제2 전원의 전압값 사이의 값으로 설정되는 레벨 쉬프터.
  9. 주사선들로 주사신호를 순차적으로 공급하기 위한 주사 구동부와,
    상기 주사신호와 동기되도록 데이터선들로 데이터 신호를 공급하기 위한 데이터 구동부와,
    상기 주사선들과 상기 데이터선들의 교차부에 위치되는 다수의 화소가 구비되며, 상기 주사신호 및 상기 데이터 신호에 대응하여 영상을 표시하는 화소부를 포함하며,
    상기 주사 구동부 및 데이터 구동부 중 적어도 어느 하나는,
    제1 전원과 제1 전원보다 낮은 전압값을 갖는 제2 전원 사이에 직렬 연결되며 서로 다른 타입으로 설정된 제1 및 제2 트랜지스터와; 상기 제1 트랜지스터의 게이트 전극과 상기 제2 트랜지스터의 게이트 전극 사이에 접속되는 제1 커패시터와; 상기 제1 및 제2 트랜지스터 중 어느 하나의 게이트 전극과 상기 제1 커패시터의 제1 전극에 접속되는 제1 입력신호의 입력라인과; 상기 제1 커패시터의 제2 전극과 제3 전원 사이에 위치되며 게이트 전극이 제2 입력신호의 입력라인에 접속되는 제3 트랜지스터와; 상기 제1 커패시터의 제2 전극과 상기 제3 트랜지스터 사이에 접속되며 게이트 전극이 상기 제1 커패시터의 제2 전극과 접속되는 자신의 일 전극과 접속되도록 다이오드 연결되는 제4 트랜지스터;를 포함하는 다수의 레벨 쉬프터가 구비된 레벨 쉬프터부를 포함하는 평판 표시장치.
  10. 제9항에 있어서,
    상기 주사 구동부는,
    외부로부터 공급되는 주사 구동제어신호에 대응하여 상기 주사신호를 순차적으로 생성하기 위한 쉬프트 레지스터부와,
    상기 쉬프트 레지스터부에서 생성된 주사신호의 전압범위를 확장하기 위한 상기 레벨 쉬프터부를 포함하는 평판 표시장치.
  11. 제10항에 있어서,
    상기 주사 구동부는, 상기 레벨 쉬프터부로부터 공급되는 주사신호를 상기 주사선들로 공급하기 위한 버퍼부를 더 포함하는 평판 표시장치.
  12. 제9항에 있어서,
    상기 데이터 구동부는,
    샘플링 신호를 순차적으로 생성하기 위한 쉬프트 레지스터부와,
    상기 샘플링 신호에 응답하여 데이터를 순차적으로 저장하기 위한 샘플링 래치부와,
    상기 샘플링 래치부에 저장된 데이터들을 저장하고, 저장된 데이터들을 동시에 출력하기 위한 홀딩 래치부와,
    상기 홀딩 래치부로부터 공급된 데이터의 전압범위를 확장하기 위한 다수의 상기 레벨 쉬프터를 포함하는 레벨 쉬프터부와,
    상기 레벨 쉬프터부로부터 공급된 데이터에 대응하여 상기 데이터 신호를 생성하기 위한 데이터 신호 생성부를 포함하는 평판 표시장치.
  13. 제12항에 있어서,
    상기 데이터 구동부는, 상기 데이터 신호를 상기 데이터선들로 공급하기 위한 버퍼부를 더 포함하는 평판 표시장치.
  14. 제9항에 있어서,
    상기 제1 입력신호와 상기 제2 입력신호는 상반된 파형을 가지며, 상기 제2 입력신호의 천이시간은 상기 제1 입력신호의 천이시간보다 지연된 평판 표시장치.
  15. 제14항에 있어서,
    상기 제2 입력신호는 상기 제1 입력신호를 인버팅하여 생성된 신호인 것을 특징으로 하는 평판 표시장치.
  16. 제9항에 있어서,
    상기 제1 트랜지스터는 상기 제1 입력신호의 입력라인 및 상기 제1 커패시터의 제1 전극에 접속되고, 상기 제2 트랜지스터는 상기 제1 커패시터의 제2 전극에 접속되는 평판 표시장치.
  17. 제16항에 있어서,
    상기 제3 및 제4 트랜지스터는 상기 제2 트랜지스터와 동일한 타입의 트랜지스터로 설정되는 것을 특징으로 하는 평판 표시장치.
  18. 제17항에 있어서,
    상기 제1 트랜지스터는 P타입 트랜지스터로 설정되고, 상기 제2 내지 제4 트랜지스터는 N타입 트랜지스터로 설정된 평판 표시장치.
  19. 제17항에 있어서,
    상기 제1 트랜지스터는 N타입 트랜지스터로 설정되고, 상기 제2 내지 제4 트랜지스터는 P타입 트랜지스터로 설정된 평판 표시장치.
  20. 제9항에 있어서,
    상기 제3 전원의 전압값은, 상기 제1 전원의 전압값과 상기 제2 전원의 전압값 사이의 값으로 설정되는 평판 표시장치.
KR1020070075557A 2007-07-27 2007-07-27 레벨 쉬프터 및 이를 이용한 평판 표시장치 KR100846966B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070075557A KR100846966B1 (ko) 2007-07-27 2007-07-27 레벨 쉬프터 및 이를 이용한 평판 표시장치
US12/137,421 US8054281B2 (en) 2007-07-27 2008-06-11 Level shifter and flat panel display using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070075557A KR100846966B1 (ko) 2007-07-27 2007-07-27 레벨 쉬프터 및 이를 이용한 평판 표시장치

Publications (1)

Publication Number Publication Date
KR100846966B1 true KR100846966B1 (ko) 2008-07-17

Family

ID=39824742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070075557A KR100846966B1 (ko) 2007-07-27 2007-07-27 레벨 쉬프터 및 이를 이용한 평판 표시장치

Country Status (2)

Country Link
US (1) US8054281B2 (ko)
KR (1) KR100846966B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130879A (ja) * 2007-11-28 2009-06-11 Ricoh Co Ltd レベルシフト回路
KR20140000075A (ko) * 2012-06-22 2014-01-02 삼성디스플레이 주식회사 파워 유닛 및 이를 구비하는 유기 발광 표시 장치
KR101990568B1 (ko) * 2013-07-24 2019-06-19 삼성디스플레이 주식회사 주사 구동 장치 및 이를 이용한 유기발광표시장치
US9325313B2 (en) * 2014-01-28 2016-04-26 Broadcom Corporation Low-power level-shift circuit for data-dependent signals
CN103944554B (zh) * 2014-04-16 2017-01-04 华为技术有限公司 一种电平转换电路及数模转换器
CN105047157B (zh) * 2015-08-19 2017-10-24 深圳市华星光电技术有限公司 一种源极驱动电路
TWI570692B (zh) * 2015-10-05 2017-02-11 力領科技股份有限公司 有機發光二極體顯示器的驅動模組

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050104602A (ko) * 2004-04-29 2005-11-03 삼성에스디아이 주식회사 레벨 시프터 및 이를 이용한 평판 표시 장치
KR20060004237A (ko) * 2004-07-09 2006-01-12 삼성전자주식회사 한 개의 입력을 갖는 레벨 쉬프터 회로
KR20060031448A (ko) * 2004-10-08 2006-04-12 한양대학교 산학협력단 평판 디스플레이 구동회로에서의 커패시터 결합 레벨쉬프터 회로

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100218506B1 (ko) * 1996-12-14 1999-09-01 윤종용 액정 표시 장치용 레벨 시프트 회로
KR100476725B1 (ko) * 2003-08-01 2005-03-16 삼성전자주식회사 바닥 레벨의 저전압원 감지 기능을 가지는 레벨 쉬프터 및레벨 쉬프팅 방법
KR100959775B1 (ko) * 2003-09-25 2010-05-27 삼성전자주식회사 스캔 드라이버와, 이를 갖는 평판표시장치 및 이의 구동방법
KR100587069B1 (ko) 2004-02-06 2006-06-07 주식회사 하이닉스반도체 레벨 쉬프트 회로
US20050241837A1 (en) * 2004-04-30 2005-11-03 Notaras John A Golf bunker trimmer with cutter guards
KR100583141B1 (ko) 2004-06-28 2006-05-23 삼성에스디아이 주식회사 레벨 쉬프터와 이를 가지는 평판 표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050104602A (ko) * 2004-04-29 2005-11-03 삼성에스디아이 주식회사 레벨 시프터 및 이를 이용한 평판 표시 장치
KR20060004237A (ko) * 2004-07-09 2006-01-12 삼성전자주식회사 한 개의 입력을 갖는 레벨 쉬프터 회로
KR20060031448A (ko) * 2004-10-08 2006-04-12 한양대학교 산학협력단 평판 디스플레이 구동회로에서의 커패시터 결합 레벨쉬프터 회로

Also Published As

Publication number Publication date
US8054281B2 (en) 2011-11-08
US20090027100A1 (en) 2009-01-29

Similar Documents

Publication Publication Date Title
KR100592646B1 (ko) 발광 표시장치 및 그의 구동방법
US8659511B2 (en) Data driver, organic light emitting display device using the same, and method of driving the organic light emitting display device
KR101295877B1 (ko) 유기발광다이오드 표시장치 및 그의 구동 방법
CN108122538B (zh) 显示装置的发光控制器和包括发光控制器的发光显示装置
CN111052216B (zh) 显示装置及其驱动方法
KR20210106052A (ko) 표시 장치
KR100846966B1 (ko) 레벨 쉬프터 및 이를 이용한 평판 표시장치
KR102028995B1 (ko) 유기 발광 다이오드 표시장치와 그 구동방법
KR20080090789A (ko) 유기전계발광 표시장치 및 그 구동방법
KR20090011700A (ko) 유기전계발광 표시장치 및 그의 구동방법
KR102089325B1 (ko) 유기 발광 다이오드 표시장치와 그 구동방법
KR100703430B1 (ko) 화소 및 이를 이용한 유기 발광 표시장치
KR102519364B1 (ko) 게이트 구동부, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR20220001552A (ko) 스테이지 및 이를 구비한 표시 장치
KR20130056410A (ko) 유기발광다이오드 표시장치 및 그 구동방법
KR100703429B1 (ko) 화소 및 이를 이용한 유기 발광 표시장치
KR20110062764A (ko) 유기 발광 다이오드 표시장치의 구동장치와 그 구동방법
KR100629576B1 (ko) 버퍼 및 이를 이용한 데이터 집적회로와 발광 표시장치
KR102189556B1 (ko) 유기발광표시장치
KR20170080218A (ko) 유기발광표시장치의 동작방법
KR100604067B1 (ko) 버퍼 및 이를 이용한 데이터 집적회로와 발광 표시장치
KR20110006861A (ko) 발광 표시장치와 그 구동 방법
KR100595101B1 (ko) 데이터 집적회로 및 이를 이용한 발광 표시장치
KR20210080960A (ko) 게이트 구동 회로 및 이를 포함하는 발광 표시 장치
KR100658266B1 (ko) 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 12