KR102623794B1 - 발광표시장치 및 그 구동방법 - Google Patents

발광표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR102623794B1
KR102623794B1 KR1020190140550A KR20190140550A KR102623794B1 KR 102623794 B1 KR102623794 B1 KR 102623794B1 KR 1020190140550 A KR1020190140550 A KR 1020190140550A KR 20190140550 A KR20190140550 A KR 20190140550A KR 102623794 B1 KR102623794 B1 KR 102623794B1
Authority
KR
South Korea
Prior art keywords
period
lines
scan
turn
level voltage
Prior art date
Application number
KR1020190140550A
Other languages
English (en)
Other versions
KR20210054418A (ko
Inventor
천광일
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190140550A priority Critical patent/KR102623794B1/ko
Priority to US17/071,725 priority patent/US11069284B2/en
Priority to DE102020127610.9A priority patent/DE102020127610A1/de
Priority to CN202011164366.4A priority patent/CN112785975B/zh
Publication of KR20210054418A publication Critical patent/KR20210054418A/ko
Application granted granted Critical
Publication of KR102623794B1 publication Critical patent/KR102623794B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems

Abstract

본 발명의 실시예들은 발광표시장치 및 그 구동방법에 관한 것으로서, 더욱 상세하게는, 서브픽셀들이 그룹화 된 M개의 블록 각각에 포함된 N개의 서브픽셀 라인과 대응되는 N개의 스캔라인 별로 턴-온 레벨 전압의 스캔신호가 1번째로 공급되는 제1 공급기간 동안, N개의 스캔라인 각각으로 턴-온 레벨 전압의 스캔신호를 동시에 공급하고, N개의 스캔라인 별로 턴-온 레벨 전압의 스캔신호가 2번째로 공급되는 제2 공급기간 동안, N개의 스캔라인 각각으로 턴-온 레벨 전압의 스캔신호를 동시에 또는 순차적으로 공급하고, N개의 스캔라인 별로, 제1 공급기간과 제2 공급기간 사이의 시간 간격은 서로 동일하거나 미리 정해진 범위 내에서 차이가 있게 함으로써, 블록 구동을 통해 영상 디스플레이 구동 중에 센싱 및 보상 시간을 확보할 수 있을 뿐만 아니라, 블록 구동 시 휘도 불균일도 방지해줄 수 있다.

Description

발광표시장치 및 그 구동방법{LIGHT EMITTING DISPLAY DEVICE AND DRIVING METHOD OF THE SAME}
본 발명의 실시예들은 발광표시장치 및 그 구동방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 다양한 종류의 발광표시장치가 개발되고 있다. 이러한 발광표시장치 중에는, 표시패널의 외부에 백 라이트 유닛을 구비하지 않고, 스스로 빛을 내는 발광소자들이 표시패널에 형성된 자 발광 디스플레이가 있다.
이러한 자 발광 디스플레이의 경우, 표시패널에 형성된 발광소자들 또는 이를 구동하기 위한 구동 트랜지스터들의 열화가 발생하는 경우, 화상 품질이 떨어질 수 있다. 따라서, 발광소자들 또는 구동 트랜지스터들의 특성치(예: 문턱전압 등)를 센싱하여 그 편차를 보상해주면 화상 품질을 향상시킬 수 있다.
하지만, 회로 소자들의 특성치를 센싱하고 보상해주기 위한 구동이 영상 디스플레이 구동 중에 진행되기에는 시간적인 제약이 있을 수 있다. 즉, 현재 기술로서는, 영상 디스플레이 구동 중에 센싱 및 보상 시간을 확보하기가 어려운 실정이다.
본 발명의 실시예들은 블록 구동을 통해 영상 디스플레이 구동 중에 센싱 및 보상 시간을 확보할 수 있는 발광표시장치 및 그 구동방법을 제공할 수 있다.
또한, 본 발명의 실시예들은 블록 구동에 의한 휘도 불균일을 방지할 수 있는 다양한 방식의 블록 구동을 수행하는 발광표시장치 및 그 구동방법을 제공할 수 있다.
또한, 본 발명의 실시예들은 블록 구동 시, 블록 내 휘도 편차를 줄여주거나 제거할 수 있는 발광표시장치 및 그 구동방법을 제공할 수 있다.
또한, 본 발명의 실시예들은 블록 구동 시, 블록 경계에서 휘도 편차를 줄여주거나 제거할 수 있는 발광표시장치 및 그 구동방법을 제공할 수 있다.
일 측면에서, 본 발명의 실시예들은, 다수의 데이터라인 및 다수의 스캔라인이 배치되고, 발광소자, 발광소자로 흐르는 전류를 제어하는 구동 트랜지스터, 데이터 전압을 구동 트랜지스터로 전달하는 스캔 트랜지스터 및 일정 기간 동안 전압 유지를 위한 스토리지 캐패시터를 포함하고 매트릭스 형태로 배열되는 다수의 서브픽셀을 포함하는 표시패널과, 다수의 데이터라인을 구동하는 데이터 구동회로와, 다수의 스캔라인을 구동하는 게이트 구동회로와, 데이터 구동회로 및 게이트 구동회로를 제어하는 컨트롤러를 포함하는 표시장치를 제공할 수 있다.
다수의 서브픽셀은 M개의 블록으로 그룹화되고, M개의 블록 각각은 N개의 서브픽셀 라인을 포함하고, M개의 블록 각각에 포함된 N개의 서브픽셀 라인은 N개의 스캔라인과 대응될 수 있다. M은 2 이상의 자연수이고, N은 2이상의 자연수일 수 있다.
한 프레임 시간 동안, M개의 블록 각각에 포함된 N개의 서브픽셀 라인에 배치된 서브픽셀들은 동시에 발광할 수 있다.
한 프레임 시간 동안, 게이트 구동회로는, N개의 스캔라인 별로 턴-온 레벨 전압의 스캔신호가 1번째로 공급되는 제1 공급기간 동안, N개의 스캔라인 각각으로 턴-온 레벨 전압의 스캔신호를 동시에 공급할 수 있다.
한 프레임 시간 동안, 게이트 구동회로는, N개의 스캔라인 별로 턴-온 레벨 전압의 스캔신호가 2번째로 공급되는 제2 공급기간 동안, N개의 스캔라인 각각으로 턴-온 레벨 전압의 스캔신호를 동시에 또는 순차적으로 공급할 수 있다.
한 프레임 시간 동안, 게이트 구동회로는, N개의 스캔라인 별로, 제1 공급기간과 제2 공급기간 사이의 기간 동안, 턴-오프 레벨 전압의 스캔신호를 N개의 스캔라인 각각으로 공급할 수 있다.
N개의 스캔라인 별로, 제1 공급기간과 제2 공급기간 사이의 시간 간격은, 서로 동일하거나 미리 정해진 범위 내에서 차이가 있을 수 있다.
N개의 스캔라인 별 제1 공급기간은 동시에 시작되어 순차적으로 종료되고, N개의 스캔라인 별 제2 공급기간은 순차적으로 시작되어 순차적으로 종료될 수 있다.
또는, N개의 스캔라인 별 제1 공급기간은 동시에 시작되어 동시에 종료되고, N개의 스캔라인 별 제2 공급기간은 동시에 시작되어 순차적으로 종료될 수 있다.
다른 측면에서, 본 발명의 실시예들은, 다수의 데이터라인 및 다수의 스캔라인이 배치되고, 발광소자, 구동 트랜지스터, 스캔 트랜지스터 및 스토리지 캐패시터를 포함하고 매트릭스 형태로 배열되는 다수의 서브픽셀을 포함하는 표시패널, 다수의 데이터라인을 구동하는 데이터 구동회로 및 다수의 스캔라인을 구동하는 게이트 구동회로를 포함하는 발광표시장치의 구동방법을 제공할 수 있다.
발광표시장치의 구동방법은, 한 프레임 시간 동안, 다수의 스캔라인 중 N(N은 2 이상)개의 스캔라인 별로 턴-온 레벨 전압의 스캔신호가 1번째로 공급되는 제1 공급기간 동안, N개의 스캔라인 각각으로 턴-온 레벨 전압의 스캔신호를 동시에 공급하는 단계와, 한 프레임 시간 동안, N개의 스캔라인 별로 턴-온 레벨 전압의 스캔신호가 2번째로 공급되는 제1 공급기간 이후, N개의 스캔라인 각각으로 턴-오프 레벨 전압의 스캔신호를 공급하는 단계와, 한 프레임 시간 동안, N개의 스캔라인 별 제2 공급기간 동안, N개의 스캔라인 각각으로 턴-온 레벨 전압의 스캔신호를 동시에 또는 순차적으로 공급하는 단계를 포함할 수 있다.
다수의 서브픽셀은 M개의 블록으로 그룹화되고, M개의 블록 각각은 N개의 서브픽셀 라인을 포함하고, M개의 블록 각각에 포함된 N개의 서브픽셀 라인은 N개의 스캔라인과 대응될 수 있다. M은 2 이상의 자연수이고, N은 2이상의 자연수일 수 있다.
한 프레임 시간 동안, M개의 블록 각각에 포함된 N개의 서브픽셀 라인에 배치된 서브픽셀들은 동시에 발광할 수 있다.
N개의 스캔라인 별로, 제1 공급기간과 제2 공급기간 사이의 시간 간격은, 서로 동일하거나 미리 정해진 범위 내에서 차이가 있을 수 있다.
또 다른 측면에서, 본 발명의 실시예들은, 다수의 데이터라인 및 다수의 스캔라인이 배치되고, 발광소자, 발광소자로 흐르는 전류를 제어하는 구동 트랜지스터, 데이터 전압을 구동 트랜지스터로 전달하는 스캔 트랜지스터 및 일정 기간 동안 전압 유지를 위한 스토리지 캐패시터를 포함하고 매트릭스 형태로 배열되는 다수의 서브픽셀을 포함하는 표시패널과, 다수의 데이터라인을 구동하는 데이터 구동회로와, 다수의 스캔라인을 구동하는 게이트 구동회로와, 데이터 구동회로 및 게이트 구동회로를 제어하는 컨트롤러를 포함하는 발광표시장치를 제공할 수 있다.
다수의 서브픽셀은 M개의 블록으로 그룹화되고, M개의 블록 각각은 N개의 서브픽셀 라인을 포함하고, M개의 블록 각각에 포함된 N개의 서브픽셀 라인은 N개의 스캔라인과 대응될 수 있다. M은 2 이상의 자연수이고, N은 2이상의 자연수일 수 있다.
한 프레임 시간 동안, M개의 블록 각각에 포함된 N개의 서브픽셀 라인에 배치된 서브픽셀들은 동시에 발광할 수 있다.
한 프레임 시간 동안, 게이트 구동회로는, N개의 스캔라인 별로 턴-온 레벨 전압의 스캔신호가 1번째로 공급되는 제1 공급기간 동안, N개의 스캔라인 각각으로 턴-온 레벨 전압의 스캔신호를 동시에 공급할 수 있다.
한 프레임 시간 동안, 게이트 구동회로는, N개의 스캔라인 별로 턴-온 레벨 전압의 스캔신호가 2번째로 공급되는 제2 공급기간 동안, N개의 스캔라인 각각으로 턴-온 레벨 전압의 스캔신호를 공급할 수 있다.
N개의 스캔라인 별 제2 공급기간은 서로 다른 시점에 비 순차적으로 시작되거나, N개의 스캔라인 별 제2 공급기간은 시간적인 길이가 서로 다르거나, N개의 스캔라인 별 제2 공급기간 동안 N개의 서브픽셀 라인 별로 서브픽셀들로 공급되는 데이터 전압이 상이할 수 있다.
또 다른 측면에서, 본 발명의 실시예들은, 다수의 데이터라인 및 다수의 스캔라인이 배치되고, 발광소자, 구동 트랜지스터, 스캔 트랜지스터 및 스토리지 캐패시터를 포함하고 매트릭스 형태로 배열되는 다수의 서브픽셀을 포함하는 표시패널, 다수의 데이터라인을 구동하는 데이터 구동회로 및 다수의 스캔라인을 구동하는 게이트 구동회로를 포함하는 발광표시장치의 구동방법을 제공할 수 있다.
발광표시장치의 구동방법은, 한 프레임 시간 동안, 다수의 스캔라인 중 N(N은 2 이상)개의 스캔라인 별로 턴-온 레벨 전압의 스캔신호가 1번째로 공급되는 제1 공급기간 동안, N개의 스캔라인 각각으로 턴-온 레벨 전압의 스캔신호를 동시에 공급하는 단계와, 한 프레임 시간 동안, N개의 스캔라인 별 제1 공급기간 이후, N개의 스캔라인 각각으로 턴-오프 레벨 전압의 스캔신호를 공급하는 단계와, 한 프레임 시간 동안, N개의 스캔라인 별로 턴-온 레벨 전압의 스캔신호가 2번째로 공급되는 제2 공급기간 동안, N개의 스캔라인 각각으로 턴-온 레벨 전압의 스캔신호를 공급하는 단계를 포함할 수 있다.
다수의 서브픽셀은 M개의 블록으로 그룹화되고, M개의 블록 각각은 N개의 서브픽셀 라인을 포함하고, M개의 블록 각각에 포함된 N개의 서브픽셀 라인은 N개의 스캔라인과 대응될 수 있다. M은 2 이상의 자연수이고, N은 2이상의 자연수일 수 있다.
한 프레임 시간 동안, M개의 블록 각각에 포함된 N개의 서브픽셀 라인에 배치된 서브픽셀들은 동시에 발광할 수 있다.
N개의 스캔라인 별 제2 공급기간은 서로 다른 시점에 비 순차적으로 시작되거나, N개의 스캔라인 별 제2 공급기간은 시간적인 길이가 서로 다르거나, N개의 스캔라인 별 제2 공급기간 동안 N개의 서브픽셀 라인 별로 서브픽셀들로 공급되는 데이터 전압이 상이할 수 있다.
본 발명의 실시예들에 의하면, 블록 구동을 통해 영상 디스플레이 구동 중에 센싱 및 보상 시간을 확보할 수 있다.
또한, 본 발명의 실시예들에 의하면, 블록 구동에 의한 휘도 불균일을 방지할 수 있는 다양한 방식의 블록 구동을 수행할 수 있다.
또한, 본 발명의 실시예들에 의하면, 블록 구동 시, 블록 내 휘도 편차를 줄여주거나 제거할 수 있다.
또한, 본 발명의 실시예들에 의하면, 블록 구동 시, 블록 경계에서 휘도 편차를 줄여주거나 제거할 수 있다.
도 1은 본 발명의 실시예들에 따른 발광표시장치의 시스템 구성도이다.
도 2는 본 발명의 실시예들에 따른 발광표시장치의 서브픽셀의 등가회로이다.
도 3은 본 발명의 실시예들에 따른 발광표시장치의 기본적인 구동 기간들을 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 발광표시장치의 서브픽셀에 대한 구동 시, 서브픽셀에 인가되는 게이트 신호들을 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 발광표시장치의 개별 구동에 대한 타이밍 다이어그램이다.
도 6은 본 발명의 실시예들에 따른 발광표시장치의 블록 구동을 위한 블록들을 예시적으로 나타낸 도면이다.
도 7은 본 발명의 실시예들에 따른 발광표시장치의 블록 구동을 위한 GIP (Gate In Panel) 타입의 게이트 구동회로를 나타낸 도면이다.
도 8은 본 발명의 실시예들에 따른 발광표시장치의 제1 방식에 따른 블록 구동에 대한 타이밍 다이어그램이다.
도 9는 본 발명의 실시예들에 따른 발광표시장치의 제1 방식에 따른 블록 구동 시, 한 블록에 인가되는 게이트 신호들을 나타낸 도면이다.
도 10은 본 발명의 실시예들에 따른 발광표시장치의 제1 방식에 따른 블록 구동 시, 센싱 기간과 제1 홀딩 기간 동안, 하나의 블록 내 첫 번째 서브픽셀 라인 및 마지막 번째 서브픽셀 라인 각각에 배치된 서브픽셀 내 구동 트랜지스터의 제1 노드와 제2 노드의 전압 변화를 나타낸 도면이다.
도 11은 본 발명의 실시예들에 따른 발광표시장치의 제1 방식에 따른 블록 구동 시, 휘도 불균일 현상을 설명하기 위한 도면이다.
도 12는 본 발명의 실시예들에 따른 발광표시장치의 제2 방식에 따른 블록 구동에 대한 타이밍 다이어그램이다.
도 13은 본 발명의 실시예들에 따른 발광표시장치의 제2 방식에 따른 블록 구동 시, 한 블록에 인가되는 게이트 신호들을 나타낸 도면이다.
도 14는 본 발명의 실시예들에 따른 발광표시장치의 제3 방식에 따른 블록 구동에 대한 타이밍 다이어그램이다.
도 15는 본 발명의 실시예들에 따른 발광표시장치의 제3 방식에 따른 블록 구동 시, 한 블록에 인가되는 게이트 신호들을 나타낸 도면이다.
도 16은 본 발명의 실시예들에 따른 발광표시장치의 구동 방법에 대한 흐름도이다.
도 17은 본 발명의 실시예들에 따른 발광표시장치의 제4 방식에 따른 블록 구동에 대한 타이밍 다이어그램이다.
도 18은 본 발명의 실시예들에 따른 발광표시장치의 제4 방식에 따른 블록 구동 시, 한 블록에 인가되는 게이트 신호들을 나타낸 도면이다.
도 19는 본 발명의 실시예들에 따른 발광표시장치의 제5 방식에 따른 블록 구동에 대한 타이밍 다이어그램이다.
도 20은 본 발명의 실시예들에 따른 발광표시장치의 제5 방식에 따른 블록 구동 시, 한 블록에 인가되는 게이트 신호들을 나타낸 도면이다.
도 21은 본 발명의 실시예들에 따른 발광표시장치의 구동 방법에 대한 흐름도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.
구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.
구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.
도 1은 본 발명의 실시예들에 따른 발광표시장치(100)의 시스템 구성도이다.
도 1을 참조하면, 본 실시예들에 따른 발광표시장치(100)는, 다수의 데이터라인(DL) 및 다수의 게이트라인(GL)이 배치되고, 다수의 데이터라인(DL) 및 다수의 게이트라인(GL)과 연결되는 다수의 서브픽셀(SP)이 배열된 표시패널(110)과, 표시패널(110)을 구동하기 위한 구동회로를 포함할 수 있다.
구동회로는, 기능적으로 볼 때, 다수의 데이터라인(DL)을 구동하는 데이터 구동회로(120)와, 다수의 게이트라인(GL)을 구동하는 게이트 구동회로(130)와, 데이터 구동회로(120) 및 게이트 구동회로(130)를 제어하는 컨트롤러(140) 등을 포함할 수 있다.
표시패널(110)에서 다수의 데이터라인(DL) 및 다수의 게이트라인(GL)은 서로 교차하여 배치될 수 있다. 예를 들어, 다수의 데이터라인(DL)은 행(Row) 또는 열(Column)으로 배치될 수 있고, 다수의 게이트라인(GL)은 열(Column) 또는 행(Row)으로 배치될 수 있다. 아래에서는, 설명의 편의를 위하여, 다수의 데이터라인(DL)은 행(Row)으로 배치되고, 다수의 게이트라인(GL)은 열(Column)로 배치되는 것으로 가정한다.
컨트롤러(140)는, 데이터 구동회로(120) 및 게이트 구동회로(130)의 구동 동작에 필요한 각종 제어신호(DCS, GCS)를 공급하여, 데이터 구동회로(120) 및 게이트 구동회로(130)를 제어한다.
이러한 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 구동회로(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(DATA)를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.
전술한 컨트롤러(140)는, 입력 영상 데이터와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 외부(예: 호스트 시스템)로부터 수신한다.
컨트롤러(140)는, 외부로부터 입력된 입력 영상 데이터를 데이터 구동회로(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(DATA)를 출력하는 것 이외에, 데이터 구동회로(120) 및 게이트 구동회로(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 DE 신호, 클럭 신호 등의 타이밍 신호를 입력 받아, 각종 제어 신호들을 생성하여 데이터 구동회로(120) 및 게이트 구동회로(130)로 출력한다.
예를 들어, 컨트롤러(140)는, 게이트 구동회로(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다. 여기서, 게이트 스타트 펄스(GSP)는 게이트 구동회로(130)를 구성하는 하나 이상의 게이트 드라이버 집적회로의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적회로에 공통으로 입력되는 클럭 신호로서, 스캔신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적회로의 타이밍 정보를 지정하고 있다.
또한, 컨트롤러(140)는, 데이터 구동회로(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Source Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다. 여기서, 소스 스타트 펄스(SSP)는 데이터 구동회로(120)를 구성하는 하나 이상의 소스-드라이버 집적회로의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스-드라이버 집적회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동회로(120)의 출력 타이밍을 제어한다.
이러한 컨트롤러(140)는 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러(Timing Controller)를 포함하여 다른 제어 기능도 더 수행할 수 있는 제어장치일 수 있다.
컨트롤러(140)는, 데이터 구동회로(120)와 별도의 부품으로 구현될 수도 있고, 데이터 구동회로(120)와 함께 통합되어 집적회로로 구현될 수 있다.
데이터 구동회로(120)는, 컨트롤러(140)로부터 영상 데이터(DATA)를 입력 받아 다수의 데이터라인(DL)로 데이터 전압을 공급함으로써, 다수의 데이터라인(DL)을 구동한다. 여기서, 데이터 구동회로(120)는 소스 구동회로라고도 한다.
데이터 구동회로(120)는, 적어도 하나의 소스-드라이버 집적회로(S-DIC: Source-Driver Integrated Circuit)를 포함하여 구현될 수 있다. 각 소스-드라이버 집적회로(S-DIC)는, 시프트 레지스터(Shift Register), 래치 회로(Latch Circuit), 디지털 아날로그 컨버터(DAC: Digital to Analog Converter), 출력 버퍼(Output Buffer) 등을 포함할 수 있다. 각 소스-드라이버 집적회로(S-DIC)는, 경우에 따라서, 아날로그-디지털 컨버터(ADC: Analog to Digital Converter)를 더 포함할 수 있다.
각 소스-드라이버 집적회로(S-DIC)는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG: Chip On Glass) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다. 또한, 각 소스-드라이버 집적회로(S-DIC)는, 표시패널(110)에 연결된 소스-회로필름 상에 실장 되는 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수도 있다.
게이트 구동회로(130)는, 다수의 게이트라인(GL)로 스캔신호를 순차적으로 공급함으로써, 다수의 게이트라인(GL)을 순차적으로 구동한다. 여기서, 게이트 구동회로(130)는 스캔 구동회로라고도 한다.
게이트 구동회로(130)는, 시프트 레지스터(Shift Register), 레벨 시프터(Level Shifter) 등을 포함할 수 있다.
게이트 구동회로(130)는, 테이프 오토메티드 본딩(TAB) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다. 또한, 게이트 구동회로(130)는 다수의 게이트 드라이버 집적회로(G-DIC)로 구현되어 표시패널(110)과 연결된 게이트-회로필름 상에 실장 되는 칩 온 필름(COF) 방식으로 구현될 수도 있다.
게이트 구동회로(130)는, 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔신호를 다수의 게이트라인(GL)로 순차적으로 공급한다.
데이터 구동회로(120)는, 게이트 구동회로(130)에 의해 특정 게이트라인이 열리면, 컨트롤러(140)로부터 수신한 영상 데이터(DATA)를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터라인(DL)로 공급한다.
데이터 구동회로(120)는, 표시패널(110)의 일 측(예: 상측 또는 하측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 표시패널(110)의 양측(예: 상 측과 하 측)에 모두 위치할 수도 있다.
게이트 구동회로(130)는, 표시패널(110)의 일 측(예: 좌측 또는 우측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 표시패널(110)의 양측(예: 좌 측과 우 측)에 모두 위치할 수도 있다.
표시패널(110)에 배치된 다수의 게이트라인(GL)은 다수의 스캔라인(SCL), 다수의 센스라인(SCL) 및 다수의 발광제어라인(EML)을 포함할 수 있다. 스캔라인(SCL), 센스라인(SCL) 및 발광제어라인(EML)은 서로 다른 종류의 트랜지스터들(스캔 트랜지스터, 센스 트랜지스터, 발광제어 트랜지스터)의 게이트 노드로 서로 다른 종류의 게이트 신호(스캔신호, 센스신호, 발광제어신호)를 전달하는 배선들이다. 이하, 도 2를 참조하여 설명한다.
본 실시예들에 따른 발광표시장치(100)는, OLED(Organic Light Emitting Diode) 디스플레이, 퀀텀닷(Quantum Dot) 디스플레이, 마이크로 LED(Micro Light Emitting Diode) 디스플레이 등의 자발광 디스플레이일 수 있다.
본 실시예들에 따른 발광표시장치(100)가 OLED 디스플레이인 경우, 각 서브픽셀(SP)은 스스로 빛을 내는 유기발광다이오드(OLED)를 발광소자로서 포함할 수 있다. 본 실시예들에 따른 발광표시장치(100)가 퀀텀닷 디스플레이인 경우, 각 서브픽셀(SP)은 스스로 빛을 내는 반도체 결정인 퀀텀닷(Quantom Dot)으로 만들어진 발광소자를 포함할 수 있다. 본 실시예들에 따른 발광표시장치(100)가 마이크로 LED 디스플레이인 경우, 각 서브픽셀(SP)은 스스로 빛을 내고 무기물을 기반으로 만들어진 마이크로 LED(Micro Light Emitting Diode)를 발광소자로서 포함할 수 있다.
도 2는 본 발명의 실시예들에 따른 발광표시장치(100)의 서브픽셀(SP)의 등가회로이다.
도 2를 참조하면, 본 발명의 실시예들에 따른 발광표시장치(100)에서, 각 서브픽셀(SP)은, 발광소자(ED)와, 발광소자(ED)로 흐르는 전류를 제어하는 구동 트랜지스터(DRT)와, 데이터 전압(Vdata)을 구동 트랜지스터(DRT)로 전달하는 스캔 트랜지스터(SCT)와, 초기화 동작을 위한 센스 트랜지스터(SENT)와, 발광 제어를 위한 발광제어 트랜지스터(EMT)와, 일정 기간 동안 전압 유지를 위한 스토리지 캐패시터(Cst) 등을 포함할 수 있다.
발광소자(ED)는 제1 전극(E1) 및 제2 전극(E2)과, 제1 전극(E1) 및 제2 전극(E2) 사이에 위치하는 발광층(EL)을 포함한다. 발광소자(ED)의 제1 전극(E1)은 애노드 전극 또는 캐소드 전극일 수 있고, 제2 전극(E2)은 캐소드 전극 또는 애노드 전극일 수 있다. 발광소자(ED)는 일 예로, 유기발광다이오드(OLED), 발광다이오드(LED), 퀀텀닷 발광소자 등일 수 있다.
발광소자(ED)의 제2 전극(E2)은 공통 전극일 수 있다. 이 경우, 발광소자(ED)의 제2 전극(E2)에는 기저 전압(EVSS)이 인가될 수 있다. 여기서, 기저 전압(EVSS)은, 일 예로, 그라운드 전압이거나 그라운드 전압과 유사한 전압일 수 있다.
구동 트랜지스터(DRT)는 발광소자(ED)를 구동하기 위한 트랜지스터로서, 제1 노드(N1), 제2 노드(N2) 및 제3 노드(N3)을 포함한다.
구동 트랜지스터(DRT)의 제1 노드(N1)는 게이트 노드에 해당하는 노드로서, 스캔 트랜지스터(SCT)의 소스 노드 또는 드레인 노드와 전기적으로 연결될 수 있다. 구동 트랜지스터(DRT)의 제2 노드(N2)는 발광소자(ED)의 제1 전극(E1)과 전기적으로 연결될 수 있으며, 소스 노드 또는 드레인 노드일 수 있다. 구동 트랜지스터(DRT)의 제3 노드(N3)는 구동 전압(EVDD)이 인가되는 노드로서, 구동 전압(EVDD)을 공급하는 구동라인(DVL: Driving Voltage Line)과 전기적으로 연결될 수 있으며, 드레인 노드 또는 소스 노드일 수 있다. 아래에서는, 설명의 편의를 위하여, 구동 트랜지스터(DRT)의 제2 노드(N2)는 소스 노드이고, 제3노드(N3)는 드레인 노드인 것을 예로 들어 설명할 수 있다.
스캔 트랜지스터(SCT)는 게이트라인(GL)의 일종인 다수의 스캔라인(SCL) 중 대응되는 스캔라인(SCL)에서 공급되는 스캔신호(SCAN)에 응답하여, 구동 트랜지스터(DRT)의 제1 노드(N1)와 다수의 데이터라인(DL) 중 대응되는 데이터라인(DL) 간의 연결을 제어할 수 있다.
스캔 트랜지스터(SCT)의 드레인 노드 또는 소스 노드는 해당 데이터라인(DL)에 전기적으로 연결될 수 있다. 스캔 트랜지스터(SCT)의 소스 노드 또는 드레인 노드는 구동 트랜지스터(DRT)의 제1 노드(N1)에 전기적으로 연결될 수 있다. 스캔 트랜지스터(SCT)의 게이트 노드는 게이트라인(GL)의 한 종류인 스캔라인(SCL)과 전기적으로 연결되어 스캔신호(SCAN)를 인가 받을 수 있다.
스캔 트랜지스터(SCT)는 턴-온 레벨 전압의 스캔신호(SCAN)에 의해 턴-온 되어, 해당 데이터라인(DL)으로부터 공급된 데이터 전압(Vdata)을 구동 트랜지스터(DRT)의 제1 노드(N1)로 전달해줄 수 있다.
스캔 트랜지스터(SCT)는 턴-온 레벨 전압의 스캔신호(SCAN)에 의해 턴-온 되고, 턴-오프 레벨 전압의 스캔신호(SCAN)에 의해 턴-오프 된다. 여기서, 스캔 트랜지스터(SCT)가 n 타입인 경우, 턴-온 레벨 전압은 하이 레벨 전압이고, 턴-오프 레벨 전압은 로우 레벨 전압일 수도 있다. 스캔 트랜지스터(SCT)가 p 타입인 경우, 턴-온 레벨 전압은 로우 레벨 전압이고 턴-오프 레벨 전압은 하이 레벨 전압일 수도 있다.
센스 트랜지스터(SENT)는, 게이트라인(GL)의 일종인 다수의 센스라인(SENL) 중 대응되는 센스라인(SENL)에서 공급되는 센스신호(SENSE)에 응답하여, 발광소자(ED)의 제1 전극(E1)에 전기적으로 연결된 구동 트랜지스터(DRT)의 제2 노드(N2)와 다수의 기준라인(RVL) 중 대응되는 기준라인(RVL) 간의 연결을 제어할 수 있다.
센스 트랜지스터(SENT)의 드레인 노드 또는 소스 노드는 기준라인(RVL)에 전기적으로 연결될 수 있다. 센스 트랜지스터(SENT)의 소스 노드 또는 드레인 노드는 구동 트랜지스터(DRT)의 제2 노드(N2)에 전기적으로 연결될 수 있으며, 발광소자(ED)의 제1 전극(E1)과 전기적으로 연결될 수 있다. 센스 트랜지스터(SENT)의 게이트 노드는 게이트라인(GL)의 일종인 센스라인(SENL)과 전기적으로 연결되어 센스신호(SENSE)를 인가 받을 수 있다.
센스 트랜지스터(SENT)는 턴-온 되어, 기준라인(RVL)에서 공급된 기준전압(Vref)을 구동 트랜지스터(DRT)의 제2 노드(N2)에 인가해줄 수 있다.
센스 트랜지스터(SENT)는 턴-온 레벨 전압의 센스신호(SENSE)에 의해 턴-온 되고, 턴-오프 레벨 전압의 센스신호(SENSE)에 의해 턴-오프 된다. 여기서, 센스 트랜지스터(SENT)가 n 타입인 경우, 턴-온 레벨 전압은 하이 레벨 전압이고, 턴-오프 레벨 전압은 로우 레벨 전압일 수도 있다. 센스 트랜지스터(SENT)가 p 타입인 경우, 턴-온 레벨 전압은 로우 레벨 전압이고 턴-오프 레벨 전압은 하이 레벨 전압일 수도 있다.
발광제어 트랜지스터(EMT)는 게이트라인(GL)의 일종인 다수의 발광제어라인(EML) 중 대응되는 발광제어라인(EML)에서 공급되는 발광제어신호(EM)에 응답하여, 구동 트랜지스터(DRT)의 제3 노드(N3)와 다수의 구동라인(DVL) 중 대응되는 구동라인(DVL) 간의 연결을 제어할 수 있다. 즉, 도 2에 도시된 바와 같이, 발광제어 트랜지스터(EMT)는 구동 트랜지스터(DRT)의 제3 노드(N3)와 구동라인(DVL) 사이에 전기적으로 연결될 수 있다.
발광제어 트랜지스터(EMT)의 드레인 노드 또는 소스 노드는 구동라인(DVL)에 전기적으로 연결될 수 있다. 발광제어 트랜지스터(EMT)의 소스 노드 또는 드레인 노드는 구동 트랜지스터(DRT)의 제3 노드(N3)에 전기적으로 연결될 수 있다. 발광제어 트랜지스터(EMT)의 게이트 노드는 게이트라인(GL)의 일종인 발광제어라인(EML)과 전기적으로 연결되어 발광제어신호(EM)를 인가 받을 수 있다.
이와 다르게, 발광제어 트랜지스터(EMT)는 구동 트랜지스터(DRT)의 제2 노드(N2)와 발광소자(ED)의 제1 전극(E1) 간의 연결을 제어할 수도 있다. 즉, 도 2에 도시된 바와 다르게, 발광제어 트랜지스터(EMT)는 구동 트랜지스터(DRT)의 제2 노드(N2)와 발광소자(ED) 사이에 전기적으로 연결될 수 있다.
발광제어 트랜지스터(EMT)는 턴-온 레벨 전압의 발광제어신호(EM)에 의해 턴-온 되고, 턴-오프 레벨 전압의 발광제어신호(EM)에 의해 턴-오프 된다. 여기서, 발광제어 트랜지스터(EMT)가 n 타입인 경우, 턴-온 레벨 전압은 하이 레벨 전압이고, 턴-오프 레벨 전압은 로우 레벨 전압일 수도 있다. 발광제어 트랜지스터(EMT)가 p 타입인 경우, 턴-온 레벨 전압은 로우 레벨 전압이고 턴-오프 레벨 전압은 하이 레벨 전압일 수도 있다.
스토리지 캐패시터(Cst)는 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결되어, 영상 신호 전압에 해당하는 데이터 전압(Vdata) 또는 이에 대응되는 전압을 한 프레임 시간 동안 유지해줄 수 있다.
스토리지 캐패시터(Cst)는, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 존재하는 내부 캐패시터(Internal Capacitor)인 기생 캐패시터(예: Cgs, Cgd)가 아니라, 구동 트랜지스터(DRT)의 외부에 의도적으로 설계한 외부 캐패시터(External Capacitor)일 수 있다.
구동 트랜지스터(DRT), 스캔 트랜지스터(SCT), 센스 트랜지스터(SENT) 및 발광제어트랜지스터(EMT) 각각은 n 타입 트랜지스터이거나 p 타입 트랜지스터일 수 있다. 구동 트랜지스터(DRT), 스캔 트랜지스터(SCT), 센스 트랜지스터(SENT) 및 발광제어트랜지스터(EMT) 모두가 n 타입 트랜지스터이거나 p 타입 트랜지스터일 수 있다. 구동 트랜지스터(DRT), 스캔 트랜지스터(SCT), 센스 트랜지스터(SENT) 및 발광제어트랜지스터(EMT) 중 적어도 하나는 n 타입 트랜지스터(또는 p 타입 트랜지스터)이고 나머지는 p 타입 트랜지스터(또는 n 타입 트랜지스터)일 수 있다.
도 2에 예시된 각 서브픽셀 구조는 설명을 위한 예시일 뿐, 1개 이상의 트랜지스터를 더 포함하거나, 경우에 따라서는, 1개 이상의 캐패시터를 더 포함할 수도 있다. 또는, 다수의 서브픽셀들 각각이 동일한 구조로 되어 있을 수도 있고, 다수의 서브픽셀들 중 일부는 다른 구조로 되어 있을 수도 있다.
도 3은 본 발명의 실시예들에 따른 발광표시장치(100)의 기본적인 구동 기간들을 나타낸 도면이고, 도 4는 본 발명의 실시예들에 따른 발광표시장치(100)의 서브픽셀(SP)에 대한 구동 시, 서브픽셀(SP)에 인가되는 게이트 신호들(SCAN, SENSE, EM)을 나타낸 도면이다.
도 3을 참조하면, 본 발명의 실시예들에 따른 발광표시장치(100)의 각 서브픽셀(SP)의 구동시간은, 센싱 기간(SENSING), 제1 홀딩 기간(HOLD1), 데이터 쓰기 기간(DW), 제2 홀딩 기간(HOLD2) 및 발광 기간(EMISSION)을 포함할 수 있다.
도 3 및 도 4를 참조하면, 센싱 기간(SENSING)은 구동 트랜지스터(DRT)의 특성치(예: 문턱전압, 이동도)가 센싱되는 기간이다. 센싱 기간(SENSING)은 초기화 기간(INIT) 및 샘플링 기간(SAMP)을 포함할 수 있다.
도 4를 참조하면, 센싱 기간(SENSING) 내 초기화 기간(INIT) 동안, 스캔 트랜지스터(SCT)는 턴-온 레벨 전압의 스캔신호(SCAN)에 의해 턴-온 되고, 센스 트랜지스터(SENT)는 턴-온 레벨 전압의 센스신호(SENSE)에 의해 턴-온 된다.
이에 따라, 구동 트랜지스터(DRT)의 제1 노드(N1)에 센싱 구동용 데이터전압(Vdata)이 인가되고, 구동 트랜지스터(DRT)의 제2 노드(N2)에 기준전압(Vref)이 인가됨으로써, 구동 트랜지스터(DRT)의 제1 노드(N1) 및 제2 노드(N2)가 초기화 된다. 초기화 기간(INIT) 동안, 발광제어 트랜지스터(EMT)는 턴-오프 레벨 전압의 발광제어신호(EM)에 의해 턴-오프 될 수 있다.
도 4를 참조하면, 센싱 기간(SENSING) 내 샘플링 기간(SAMP) 동안, 스캔 트랜지스터(SCT)는 턴-온 레벨 전압의 스캔신호(SCAN)에 의해 턴-온 되고, 센스 트랜지스터(SENT)는 턴-오프 레벨 전압의 센스신호(SENSE)에 의해 턴-오프 된다. 그리고, 샘플링 기간(SAMP) 동안, 발광제어 트랜지스터(EMT)는 턴-온 레벨 전압의 발광제어신호(EM)에 의해 턴-온 될 수 있다. 이에 따라, 구동 트랜지스터(DRT)의 제1 노드(N1)는 센싱 구동용 데이터전압(Vdata)이 인가된 상태이고, 구동 트랜지스터(DRT)의 제2 노드(N2)는 플로팅 된 상태이다. 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압은 부스팅 되고, 일정 시간 이후 포화(saturation) 된다. 구동 트랜지스터(DRT)의 제2 노드(N2)의 포화된 전압은 구동 트랜지스터(DRT)의 제1 노드(N1)의 센싱 구동용 데이터전압(Vdata)에서 구동 트랜지스터(DRT)의 문턱전압(Vth)을 뺀 전압(Vdata-Vth)에 해당한다.
도 4를 참조하면, 제1 홀딩 기간(HOLD1)은 센싱 기간(SENSING) 이후 데이터 쓰기 기간(DW)이 진행되기 전의 기간이다. 제1 홀딩 기간(HOLD1) 동안, 스캔 트랜지스터(SCT), 센스 트랜지스터(SENT) 및 발광제어 트랜지스터(EMT)는 턴-오프 상태일 수 있다. 제1 홀딩 기간(HOLD1) 동안, 구동 트랜지스터(DRT)의 도통 전류에 의해, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압이 상승한다. 이때, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2)의 전위차가 유기되므로, 구동 트랜지스터(DRT)의 제1 노드(N1) 및 제2 노드(N2)의 전압이 함께 변동(상승)될 수 있다.
도 4를 참조하면, 데이터 쓰기 기간(DW)은, 발광소자(ED)에 흐르는 구동전류를 결정하는 기간으로서, 구동 트랜지스터(DRT)의 제1 노드(N1)에 영상표시를 위한 데이터 전압(Vdata)이 인가되는 기간이다. 이때, 센싱 기간(SENSING)의 구동 동작으로 인해, 발광소자(ED)에 흐르는 구동전류는 구동 트랜지스터(DRT)의 문턱전압과 무관하게 결정될 수 있다. 이에 따라, 구동 트랜지스터들(DRT) 간의 문턱전압 편차에 따른 휘도 불균일이 발생하지 않는다. 따라서, 센싱 기간(SENSING)을 구동 트랜지스터들(DRT) 간의 문턱전압 편차를 보상해주는 내부 보상기간이라고도 한다.
도 4를 참조하면, 데이터 쓰기 기간(DW) 동안, 스캔 트랜지스터(SCT)는 턴-온 레벨 전압의 스캔신호(SCAN)에 의해 턴-온 된다. 이에 따라, 스캔 트랜지스터(SCT)는 데이터라인(DL)에 공급된 영상 표시용 데이터 전압(VDTA)을 구동 트랜지스터(DRT)의 제1 노드(N1)에 전달한다. 여기서, 구동 트랜지스터(DRT)의 제1 노드(N1)는 스토리지 캐패시터(Cst)의 한 전극과 전기적으로 연결된다. 따라서, 데이터 쓰기 기간(DW) 동안, 영상 표시용 데이터 전압(VDTA)과 대응되는 전하가 스토리지 캐패시터(Cst)에 충전된다.
도 4를 참조하면, 제2 홀딩 기간(HOLD2)은 데이터 쓰기 기간(DW) 이후 발광 기간(EMISSION)이 진행되기 전의 기간이다. 제2 홀딩 기간(HOLD2) 동안, 스캔 트랜지스터(SCT), 센스 트랜지스터(SENT) 및 발광제어 트랜지스터(EMT)는 턴-오프 상태일 수 있다. 제2 홀딩 기간(HOLD2) 동안, 구동 트랜지스터(DRT)의 도통 전류에 의해, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압이 상승한다. 이때, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2)의 전위차가 유기되므로, 구동 트랜지스터(DRT)의 제1 노드(N1) 및 제2 노드(N2)의 전압이 함께 상승한다.
구동 트랜지스터(DRT)의 제2 노드(N2)의 상승된 전압(즉, 발광소자(ED)의 제1 전극(E1)의 전압)이 일정 전압(발광소자(ED)의 제2 전극(E2)의 전압에서 발광소자(ED)의 문턱전압을 더한 전압) 이상이 되면, 발광소자(ED)가 발광하기 시작한다.
도 4를 참조하면, 발광 기간(EMISSION)은 발광소자(ED)가 실제로 발광하는 기간이다. 발광 기간(EMISSION) 동안, 발광소자(ED)가 발광할 수 있도록, 발광제어 트랜지스터(EMT)는 턴-온 레벨 전압의 발광제어신호(EM)에 의해 턴-온 된다. 이때, 발광소자(ED)의 발광 휘도는 발광소자(ED)에 흐르는 구동전류에 비례한다. 발광 기간(EMISSION)이 한 프레임 시간의 대부분을 차지한다.
도 5는 본 발명의 실시예들에 따른 발광표시장치(100)의 개별 구동에 대한 타이밍 다이어그램이다.
도 5를 참조하면, 표시패널(110)에는 다수의 서브픽셀(SP)이 매트릭스 형태로 배열된다. 따라서, 표시패널(110)에는 다수의 서브픽셀 라인(SPL #1, SPL #2, SPL #3, SPL #4, SPL #5, SPL #6, ...)이 존재할 수 있다.
도 5를 참조하면, 다수의 서브픽셀 라인(SPL #1, SPL #2, SPL #3, SPL #4, SPL #5, SPL #6, ...)은 개별적으로 구동되고 순차적으로 구동될 수 있다.
다수의 서브픽셀 라인(SPL #1, SPL #2, SPL #3, SPL #4, SPL #5, SPL #6, ...)은 센싱 기간(SENSING)이 순차적으로 진행되고, 제1 홀딩 기간(HOLD1)이 순차적으로 진행되고, 데이터 쓰기 기간(DW)이 순차적으로 진행되고, 제2 홀딩 기간(HOLD2)이 진행된다.
각 서브픽셀(SP)의 센싱 기간(SENSING) 동안, 각 서브픽셀(SP)의 구동 트랜지스터(DRT)의 문턱전압에 대한 센싱 및 보상(내부 보상)이 진행되어, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 간의 전압 차이가 구동 트랜지스터(DRT)의 문턱전압이 될 때까지 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압이 상승하여 포화되는 시간(센싱 시간)이 필요하다. 하지만, 센싱 기간(SENSING)이 센싱 시간만큼 확보되지 못하면, 문턱전압 보상이 정상적으로 이루어지지 못한다.
전술한 바와 같이, 다수의 서브픽셀 라인(SPL #1, SPL #2, SPL #3, SPL #4, SPL #5, SPL #6, ...)을 개별적으로 순차적으로 구동하는 경우, 센싱 기간(SENSING)을 필요한 시간만큼 확보하기가 어렵다.
이에 따라, 본 발명의 실시예들은 다수의 서브픽셀 라인(SPL #1, SPL #2, SPL #3, SPL #4, SPL #5, SPL #6, ...)을 몇 개의 블록으로 그룹화하고, 하나의 블록에 포함되는 둘 이상의 서브픽셀 라인을 동시에 구동하는 블록 구동 방식을 제시한다. 아래에서는, 블록 구동 방식에 대한 몇 가지 실시 예들을 설명한다.
도 6은 본 발명의 실시예들에 따른 발광표시장치(100)의 블록 구동을 위한 블록들(BLK #1, BLK #2, … , BLK #M, M≥2)을 예시적으로 나타낸 도면이다.
도 6을 참조하면, 다수의 서브픽셀(SP)은 M개의 블록(BLK #1, BLK #2, ... , BLK #M)으로 그룹화된다. M은 2 이상의 자연수일 수 있다.
도 6을 참조하면, M개의 블록(BLK #1 ~ BLK #M) 각각은 N개의 서브픽셀 라인(SPL #1, SPL #2, ... , SPL #N)을 포함할 수 있다. N은 2이상의 자연수일 수 있다. N개의 서브픽셀 라인(SPL #1 ~ SPL #N) 각각에는 여러 개의 서브픽셀(SP)이 배치된다.
도 7은 본 발명의 실시예들에 따른 발광표시장치(100)의 블록 구동을 위한 GIP (Gate In Panel) 타입의 게이트 구동회로(130)를 나타낸 도면이다.
도 7을 참조하면, 게이트 구동회로(130)는 GIP 타입인 경우, 게이트 구동회로(130)는 영상이 표시되는 액티브 영역(A/A)의 외곽 영역인 넌-액티브 영역(N/A)에 배치될 수 있다.
도 7을 참조하면, 게이트 구동회로(130)는 구동 타이밍에 따라 스캔신호(SCAN), 센스신호(SENSE) 및 발광제어신호(EM)를 출력하기 위하여, 여러 가지의 상을 갖는 클럭신호들이 필요하다. 이를 위해, 넌-액티브 영역(N/A)에 클럭 배선들(CL)이 배치된다.
도 7을 참조하면, 게이트 구동회로(130)는 3가지 종류의 게이트 라인(GL)에 해당하는 스캔라인(SCL), 센스라인(SENL) 및 발광제어라인(EML)을 구동하기 위하여, 스캔신호(SCAN)를 스캔라인(SCL)으로 출력하는 스캔 드라이버(SCD), 센스신호(SENSE)를 센스라인(SENL)으로 출력하는 센스 드라이버(SED) 및 발광제어신호(EM)를 발광제어라인(EML)으로 출력하는 발광제어 드라이버(EMD)를 포함할 수 있다.
도 7을 참조하면, 블록 구동을 위하여, 게이트 구동회로(130)는 M개의 블록(BLK #1 ~ BLK #M) 별로 스캔 드라이버(SCD), 센스 드라이버(SED) 및 발광제어 드라이버(EMD)를 포함할 수 있다.
예를 들어, M개의 블록(BLK #1 ~ BLK #M) 중 제1 블록(BLK #1)을 위한 제1 게이트 구동회로(GDC #1)는, 제1 블록(BLK #1)에 배치된 N개의 스캔라인(SCL)을 구동하기 위하여, N개의 스캔신호(SCAN #1 ~ SCAN #N)를 출력하는 스캔 드라이버(SCD)와, 제1 블록(BLK #1)에 배치된 K(1≤K≤N)개의 센스라인(SENL)을 구동하기 위하여, K개의 센스신호(SENSE)를 출력하는 센스 드라이버(SED)와, 제1 블록(BLK #1)에 배치된 K(1≤K≤N)개의 발광제어라인(EML)을 구동하기 위하여, K개의 발광제어신호(EM)를 출력하는 발광제어 드라이버(EMD)를 포함할 수 있다.
M개의 블록(BLK #1 ~ BLK #M) 중 제2 블록(BLK #2)을 위한 제2 게이트 구동회로(GDC #2)는, 제2 블록(BLK #2)에 배치된 N개의 스캔라인(SCL)을 구동하기 위하여, N개의 스캔신호(SCAN #1 ~ SCAN #N)를 출력하는 스캔 드라이버(SCD)와, 제2 블록(BLK #2)에 배치된 K(1≤K≤N)개의 센스라인(SENL)을 구동하기 위하여, K개의 센스신호(SENSE)를 출력하는 센스 드라이버(SED)와, 제2 블록(BLK #2)에 배치된 K(1≤K≤N)개의 발광제어라인(EML)을 구동하기 위하여, K개의 발광제어신호(EM)를 출력하는 발광제어 드라이버(EMD)를 포함할 수 있다.
각 블록 단위로 구성되는 스캔 드라이버(SCD)는 N개의 스캔신호(SCAN #1 ~ SCAN #N)를 생성하여 N개의 스캔라인(SCL)으로 출력하기 위하여, N개의 스캔라인(SCL) 각각에 대하여 풀-업 트랜지스터 및 풀-다운 트랜지스터를 포함하고, 풀-업 트랜지스터의 게이트 노드(Q 노드) 및 풀-다운 트랜지스터의 게이트 노드(QB 노드)를 제어하기 위한 제어 회로를 포함할 수 있다.
각 블록 단위로 구성되는 센스 드라이버(SED)는 K개의 센스신호(SENSE)를 생성하여, K개의 센스라인(SENL)으로 출력하기 위하여, K개의 센스라인(SENL) 각각에 대하여 풀-업 트랜지스터 및 풀-다운 트랜지스터를 포함하고, 풀-업 트랜지스터의 게이트 노드(Q 노드) 및 풀-다운 트랜지스터의 게이트 노드(QB 노드)를 제어하기 위한 제어 회로를 포함할 수 있다.
각 블록 단위로 구성되는 발광제어 드라이버(EMD)는 K개의 발광제어신호(EM)를 생성하여, K개의 발광제어라인(EML)으로 출력하기 위하여, K개의 발광제어라인(EML) 각각에 대하여 풀-업 트랜지스터 및 풀-다운 트랜지스터를 포함하고, 풀-업 트랜지스터의 게이트 노드(Q 노드) 및 풀-다운 트랜지스터의 게이트 노드(QB 노드)를 제어하기 위한 제어 회로를 포함할 수 있다.
스캔 드라이버(SCD) 및 센스 드라이버(SED)는 함께 구현될 수 있다.
아래에서는, 설명의 편의를 위하여, M개의 블록(BLK #1 ~ BLK #M) 각각은 6개의 서브픽셀 라인(SPL #1 ~ SPL #6, N=6)을 포함하는 경우를 예로 든다. M개의 블록(BLK #1 ~ BLK #M) 중 제1 블록(BLK #1) 및 제2 블록(BLK #2)을 예로 든다.
도 8은 본 발명의 실시예들에 따른 발광표시장치(100)의 제1 방식에 따른 블록 구동에 대한 타이밍 다이어그램이고, 도 9는 본 발명의 실시예들에 따른 발광표시장치(100)의 제1 방식에 따른 블록 구동 시, 제1 블록(BLK #1)에 인가되는 게이트 신호들(SCAN, SENSE, EM)을 나타낸 도면이다.
도 8 및 도 9를 참조하면, 제1 방식에 따른 블록 구동 시, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)을 정해진 절차(SENSING, HOLD1, DW, HOLD2, EMISSIOND)에 따라 구동한다. 그리고, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)의 구동이 시작된 이후, 제2 블록(BLK #2)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)의 구동이 시작될 수 있다.
일 예로, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)에 대응되는 6개의 스캔라인(SCL)의 구동과, 제2 블록(BLK #2)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)에 대응되는 6개의 스캔라인(SCL)의 구동이 중첩되지 않도록, 제1 블록(BLK #1)과 제2 블록(BLK #2)의 구동 타이밍이 제어될 수 있다.
도 8 및 도 9를 참조하면, 제1 방식에 따른 블록 구동 시, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)에 배치된 서브픽셀들(SP)의 경우, 센싱 기간(SENSING)과 발광 기간(EMISSION)은 동시에 진행되고, 데이터 쓰기 기간(DW)은 순차적으로 진행된다.
도 8 및 도 9를 참조하면, 제1 방식에 따른 블록 구동 시, 센싱 기간(SENSING) 내 초기화 기간(INIT) 동안, 게이트 구동회로(130)는, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)에 대응되는 6개의 스캔라인(SCL)으로 턴-온 레벨 전압의 스캔신호들(SCAN #1 ~ SCAN #6)을 동시에 인가하고, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)에 대응되는 K(1≤K≤6)개의 스캔라인(SCL)으로 턴-온 레벨 전압의 센스신호(SENSE)를 동시에 인가하고, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)에 대응되는 K(1≤K≤6)개의 발광제어라인(EML)으로 턴-오프 레벨 전압의 발광제어신호(EM)를 동시에 인가한다.
도 8 및 도 9를 참조하면, 제1 방식에 따른 블록 구동 시, 센싱 기간(SENSING) 내 샘플링 기간(SAMP) 동안, 게이트 구동회로(130)는, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)에 대응되는 6개의 스캔라인(SCL)으로 턴-온 레벨 전압의 스캔신호들(SCAN #1 ~ SCAN #6)을 동시에 지속적으로 인가하고, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)에 대응되는 K(1≤K≤6)개의 스캔라인(SCL)으로 턴-오프 레벨 전압의 센스신호(SENSE)를 동시에 인가하고, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)에 대응되는 K(1≤K≤6)개의 발광제어라인(EML)으로 턴-온 레벨 전압의 발광제어신호(EM)를 동시에 인가한다.
전술한 바와 같이, 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 모두는, 턴-온 레벨 전압 또는 턴-오프 레벨 전압의 센스신호(SENSE)를 동시에 인가 받는다.
센스신호(SENSE)의 공급 구조의 일 예로, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)에 배치된 서브픽셀들(SP) 각각은 센스 트랜지스터(SENT)를 1개씩 포함할 수 있다. 이 경우, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)에 대응되는 6개의 센스라인(SENL)이 배치되고, 게이트 구동회로(130)는 6개의 센스라인(SENL)으로 턴-온 레벨 전압 또는 턴-오프 레벨 전압의 센스신호(SENSE)를 공급할 수 있다. 제1 블록(BLK #1)에 대한 센스신호(SENSE)의 공급 방식의 일 예로, 게이트 구동회로(130)는 6개의 센스신호(SENSE)를 출력할 수 있다. 게이트 구동회로(130)에서 출력된 6개의 센스신호(SENSE)는 6개의 센스라인(SENL)으로 각각 인가될 수 있다. 제1 블록(BLK #1)에 대한 센스신호(SENSE)의 공급 방식의 다른 예로, 게이트 구동회로(130)는 1개의 센스신호(SENSE)를 출력할 수 있다. 이 경우, 1개의 센스신호(SENSE)는 6개의 센스라인(SENL)으로 분기되어 공급될 수 있다.
센스신호(SENSE)의 공급 구조의 다른 예로, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)에 배치된 서브픽셀들(SP)은 컬럼 단위로 1개의 센스 트랜지스터(SENT)를 공유할 수 있다(즉, K=1). 이 경우, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)에 대응되는 1개의 센스라인(SENL)이 배치되고, 게이트 구동회로(130)는 1개의 센스라인(SENL)으로 턴-온 레벨 전압 또는 턴-오프 레벨 전압의 센스신호(SENSE)를 공급할 수 있다. 1개의 센스라인(SENL)에 공급된 턴-온 레벨 전압 또는 턴-오프 레벨 전압의 센스신호(SENSE)는 컬럼 단위로 1개의 센스 트랜지스터(SENT)에 인가되고, 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)에 포함된 동일 컬럼에 배치된 서브픽셀들(SP)에 의해 공유된다.
전술한 바와 같이, 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 모두는, 턴-온 레벨 전압 또는 턴-오프 레벨 전압의 발광제어신호(EM)를 동시에 인가 받는다.
발광제어신호(EM)의 공급 구조의 일 예로, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)에 배치된 서브픽셀들(SP) 각각은 발광제어 트랜지스터(EMT)를 1개씩 포함할 수 있다. 이 경우, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)에 대응되는 6개의 발광제어라인(EML)이 배치되고, 게이트 구동회로(130)는 6개의 발광제어라인(EML)으로 턴-온 레벨 전압 또는 턴-오프 레벨 전압의 발광제어신호(EM)를 공급할 수 있다. 제1 블록(BLK #1)에 대한 발광제어신호(EM)의 공급 방식의 일 예로, 게이트 구동회로(130)는 6개의 발광제어신호(EM)를 출력할 수 있다. 게이트 구동회로(130)에서 출력된 6개의 발광제어신호(EM)는 6개의 발광제어라인(EML)으로 각각 인가될 수 있다. 제1 블록(BLK #1)에 대한 발광제어신호(EM)의 공급 방식의 다른 예로, 게이트 구동회로(130)는 1개의 발광제어신호(EM)를 출력할 수 있다. 1개의 발광제어신호(EM)는 6개의 발광제어라인(EML)으로 분기되어 공급될 수 있다.
발광제어신호(EM)의 공급 구조의 다른 예로, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)에 배치된 서브픽셀들(SP)은 컬럼 단위로 1개의 발광제어 트랜지스터(EMT)를 공유할 수 있다(즉, K=1). 이 경우, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)에 대응되는 1개의 발광제어라인(EML)이 배치되고, 게이트 구동회로(130)는 1개의 발광제어라인(EML)으로 턴-온 레벨 전압 또는 턴-오프 레벨 전압의 발광제어신호(EM)를 공급할 수 있다. 1개의 발광제어라인(EML)에 공급된 턴-온 레벨 전압 또는 턴-오프 레벨 전압의 발광제어신호(EM)는 컬럼 단위로 1개의 센스 트랜지스터(SENT)에 인가되고, 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)에 포함된 동일 컬럼에 배치된 서브픽셀들(SP)에 의해 공유된다.
도 8 및 도 9를 참조하면, 제1 방식에 따른 블록 구동 시, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)에 포함된 서브픽셀들(SP)은, 센싱 기간(SENSING)이 동시에 시작되어 동시에 완료되면, 영상 표시를 위한 데이터 전압(Vdata)이 순차적으로 기록된다. 즉, 제1 방식에 따른 블록 구동 시, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 각각의 데이터 쓰기 기간(DW)은 순차적으로 진행된다.
이를 위해, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)은, 각기 다른 길이만큼의 제1 홀딩 기간(HOLD1)을 가진 이후, 데이터 쓰기 기간(DW)을 갖는다. 여기서, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 각각의 데이터 쓰기 기간(DW)은 동일한 시간적인 길이를 가질 수 있다.
제1 홀딩 기간(HOLD1) 동안, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)은 턴-오프 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6), 턴-오프 레벨 전압의 센스신호(SENSE), 턴-오프 레벨 전압의 발광제어신호(EM)를 공급받는다.
도 8 및 도 9를 참조하면, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 각각의 데이터 쓰기 기간(DW)이 순차적으로 진행됨에 따라, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)은 각기 다른 길이만큼의 제2 홀딩 기간(HOLD2)을 가진다. 이후, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 각각의 발광 기간(EMISSION)이 동시에 진행된다. 여기서, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 각각의 발광 기간(EMISSION)의 동일한 시간적인 길이를 가질 수 있다.
도 10은 본 발명의 실시예들에 따른 발광표시장치(100)의 제1 방식에 따른 블록 구동 시, 센싱 기간(SENSING)과 제1 홀딩 기간(HOLD1) 동안, 하나의 블록 내 첫 번째 서브픽셀 라인(SPL #1) 및 마지막 번째 서브픽셀 라인(SPL #6) 각각에 배치된 서브픽셀(SP) 내 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2)의 전압 변화를 나타낸 도면이고, 도 11은 본 발명의 실시예들에 따른 발광표시장치(100)의 제1 방식에 따른 블록 구동 시, 휘도 불균일 현상을 설명하기 위한 도면이다.
도 10을 참조하면, 제1 방식에 따른 블록 구동 시, 센싱 기간(SENSING) 내 초기화 기간(INIT) 동안, 제1 블록(BLK #1) 내 모든 서브픽셀들(SP)에서, 구동 트랜지스터(DRT)의 제1 노드(N1)의 전압(V1)은 센싱 구동용 데이터 전압(Vdata)으로 초기화 되고, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)은 기준전압(Vref)으로 초기화 된다.
도 10을 참조하면, 제1 방식에 따른 블록 구동 시, 센싱 기간(SENSING) 내 샘플링 기간(SAMP) 동안, 제1 블록(BLK #1) 내 모든 서브픽셀들(SP)에서, 구동 트랜지스터(DRT)의 제1 노드(N1)의 전압(V1)은 센싱 구동용 데이터 전압(Vdata)으로 유지된 상태에서, 구동 트랜지스터(DRT)의 제2 노드(N2)는 플로팅 된다. 이에 따라, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)은 상승하다가, 제1 노드(N1)의 전압(V1)과 일정 전압(Vth) 차이가 나면 상승을 멈추고 포화된다. 센싱 기간(SENSING) 내 샘플링 기간(SAMP) 중, 구동 트랜지스터(DRT)의 제2 노드(N2)의 포화된 전압(V2)은 센싱 구동용 데이터 전압(Vdata)에서 구동 트랜지스터(DRT)의 문턱전압(Vth)을 뺀 전압 값(Vdata-Vth)일 수 있다.
도 10을 참조하면, 제1 방식에 따른 블록 구동 시, 센싱 기간(SENSING) 이후, 제1 홀딩 기간(HOLD1)이 진행되는 동안, 제1 블록(BLK #1) 내 모든 서브픽셀들(SP)의 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2)는 모두 플로팅 된다. 이에 따라, 제1 홀딩 기간(HOLD1) 동안, 제1 블록(BLK #1) 내 모든 서브픽셀들(SP)의 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2)는 전압 상승이 진행된다.
도 8 및 도 9을 참조하여 설명한 바와 같이, 제1 방식에 따른 블록 구동 시, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 각각의 제1 홀딩 기간(HOLD1)은 서로 다른 시간적인 길이를 갖는다.
도 10의 예를 참조하면, 제1 방식에 따른 블록 구동 시, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 중에서, 첫 번째 서브픽셀 라인(SPL #1)의 제1 홀딩 기간(HOLD1)은 마지막 번째 서브픽셀 라인(SPL #6)의 제1 홀딩 기간(HOLD1)보다 짧다.
따라서, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 중 첫 번째 서브픽셀 라인(SPL #1)의 제1 홀딩 기간(HOLD1) 동안, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압 상승(ΔV1)은, 마지막 번째 서브픽셀 라인(SPL #6)의 제1 홀딩 기간(HOLD1) 동안, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압 상승(ΔV6) 보다 작다.
이로 인해, 도 11에 도시된 바와 같이, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 중 첫 번째 서브픽셀 라인(SPL #1)이 가장 낮은 휘도(Min 휘도)를 가지고, 마지막 번째 서브픽셀 라인(SPL #6)이 가장 높은 휘도(Max 휘도)를 가진다.
도 11을 참조하면, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)에서, 제1 홀딩 기간(HOLD1)이 가장 짧은 제1 서브픽셀 라인(SPL #1)에서 제1 홀딩 기간(HOLD1)이 가장 긴 제6 서브픽셀 라인(SPL #6)으로 갈수록 밝아진다.
도 11을 참조하면, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 중 마지막 번째 서브픽셀 라인(SPL #6)은 가장 밝은 휘도(Max 휘도)를 갖고, 제2 블록(BLK #2)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 중 첫 번째 서브픽셀 라인(SPL #1)은 가장 어두운 휘도(Min 휘도)를 갖는다. 따라서, 서로 인접한 제1 블록(BLK #1)과 제2 블록(BLK #2)의 경계 영역에서 휘도 편차가 크게 발생할 수 있다.
도 11을 참조하면, M개의 블록(BLK #1 ~ BLK #M) 각각에 배치된 N개의 서브픽셀 라인(SPL #1 ~ SPL #N)은 서로 휘도 편차가 존재할 수 있다(블록 내 휘도 편차). 그리고, M개의 블록(BLK #1 ~ BLK #M) 중 서로 인접한 두 블록들(BLK #1, BLK #2)의 경계 영역에서 휘도 편차가 크게 발생할 수 있다(블록 경계의 휘도 편차).
아래에서는, 전술한 휘도 불균일 현상 (블록 내 휘도 편차, 블록 경계의 휘도 편차)을 방지할 수 있는 블록 구동 방식을 설명한다. 단, 아래에서는, 제1 방식에 대한 블록 구동과 차이점이 있는 내용을 위주로 설명하고, 동일한 내용은 생략할 수 있다.
아래에서는, 도 12 및 도 13을 참조하여 제2 방식의 블록 구동 방법과, 도 14 및 도 15를 참조하여 제3 방식의 블록 구동 방법에 대하여 설명한다.
도 12는 본 발명의 실시예들에 따른 발광표시장치(100)의 제2 방식에 따른 블록 구동에 대한 타이밍 다이어그램이고, 도 13은 본 발명의 실시예들에 따른 발광표시장치(100)의 제2 방식에 따른 블록 구동 시, 한 블록에 인가되는 게이트 신호들(SCAN, SENSE, EM)을 나타낸 도면이다.
블록 구동에 의하면, 기본적으로, 한 프레임 시간 동안, M개의 블록(BLK #1 ~ BLK #M) 각각에 포함된 N개의 서브픽셀 라인(SPL #1 ~ SPL #N)에 배치된 서브픽셀(SP)들은 동시에 발광한다.
다수의 스캔라인(SCL)은 M개의 블록(BLK #1 ~ BLK #M) 중 제1 블록(BLK #1)에 포함된 N개의 서브픽셀 라인(SPL #1 ~ SPL #N)과 대응되는 N개의 스캔라인(SCL)을 포함할 수 있다.
아래에서는, 설명의 편의를 위하여, N=6인 경우를 예로 든다.
한 프레임 시간 동안, 게이트 구동회로(130)는, 6개의 스캔라인(SCL) 별로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6, N=6)가 1번째로 공급되는 제1 공급기간 동안, 6개의 스캔라인(SCL) 각각으로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)를 동시에 공급할 수 있다. 여기서, 제1 공급기간은 한 프레임 시간 동안, 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)가 1번째로 공급되는 기간이다. 후술하겠지만, 제2 방식의 경우, 제1 공급기간은 센싱 기간(SENSING)과 홀딩편차 보상기간(HCOM)을 합한 기간일 수 있다.
한 프레임 시간 동안, 게이트 구동회로(130)는, 6개의 스캔라인(SCL) 별로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6, N=6)가 2번째로 공급되는 제2 공급기간 동안, 6개의 스캔라인(SCL) 각각으로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)를 동시에 또는 순차적으로 공급할 수 있다. 여기서, 제2 공급기간은 한 프레임 시간 동안, 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)가 2번째로 공급되는 기간이다. 제2 방식의 경우, 제2 공급기간은 데이터 쓰기 기간(DW)일 수 있다.
한 프레임 시간 동안, 게이트 구동회로(130)는, 6개의 스캔라인(SCL) 별로, 제1 공급기간과 제2 공급기간 사이의 기간 동안, 턴-오프 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)를 6개의 스캔라인(SCL) 각각으로 공급할 수 있다.
6개의 스캔라인(SCL) 별로, 제1 공급기간과 제2 공급기간 사이의 시간 간격은 서로 동일할 수 있다. 6개의 스캔라인(SCL) 별로, 제1 공급기간과 제2 공급기간 사이의 시간 간격은, 동일하지 않더라도, 미리 정해진 범위 내에서 차이가 있을 수 있다. 여기서, 제2 방식의 경우, 제1 공급기간과 제2 공급기간 사이의 시간 간격은 제1 홀딩 기간(HOLD1)일 수 있다.
일 예로, 도 12 및 도 13에 도시된 바와 같이, 6개의 스캔라인(SCL) 별 제1 공급기간은 동시에 시작되어 순차적으로 종료될 수 있다. 6개의 스캔라인(SCL) 별 제2 공급기간은 순차적으로 시작되어 순차적으로 종료될 수 있다.
6개의 스캔라인(SCL) 별 제1 공급기간은 동시에 시작되어 순차적으로 종료됨으로써, 6개의 스캔라인(SCL) 별 제1 공급기간은 서로 다른 시간적인 길이를 가지게 된다. 이로 인해, 6개의 스캔라인(SCL) 별 제1 홀딩 기간(HOLD1)이 동일해질 수 있으며, 이로 인해, 전술한 휘도 불균일 현상을 방지해줄 수 있다.
한 프레임 시간 중 6개의 스캔라인(SCL) 별 제1 공급기간은 센싱 기간(SENSING)을 포함하기 때문에, 제1 블록(BLK #1)에 포함된 6개의 스캔라인(SCL) 별 제1 공급기간 동안, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)에 배치된 서브픽셀(SP)들에 포함된 구동 트랜지스터(DRT)들의 문턱전압(Vth)에 따라 스토리지 캐패시터(Cst)들의 양단 전압차이가 달라질 수 있다.
아래에서는, 도 12 및 도 13를 참조하여, 제2 방식에 따른 블록 구동을 더욱 상세하게 설명한다.
도 12 및 도 13를 참조하면, 한 프레임 시간 동안, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 각각의 구동시간은, 6개의 스캔라인(SCL)으로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)가 공급되는 센싱 기간(SENSING)과, 6개의 스캔라인(SCL)으로 턴-오프 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)가 공급되는 제1 홀딩 기간(HOLD1)과, 6개의 스캔라인(SCL)으로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)가 공급되는 데이터 쓰기 기간(DW)과, 6개의 스캔라인(SCL)으로 턴-오프 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)가 공급되는 제2 홀딩 기간(HOLD2)과, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)에 배치된 서브픽셀(SP)들에 포함된 발광소자(ED)들이 동시에 발광하는 발광 기간(EMISSION)을 포함할 수 있다.
6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 각각에 대응되는 제1 홀딩 기간(HOLD1)은 서로 동일한 시간적 길이를 가질 수 있다. 이에 따라, 표시패널(110)의 휘도 불균일 현상(블록 내 휘도 편차, 블록 경계의 휘도 편차)이 완화되거나 방지될 수 있다.
M개의 블록(BLK #1 ~ BLK #M) 각각에는, 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)에 배치된 서브픽셀들(SP)로 센스신호(SENSE)를 공급하기 위한 K개의 센스라인(SENL)과, 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)에 배치된 서브픽셀들(SP)로 발광제어신호(EM)를 공급하기 위한 K개의 발광제어라인(EML)이 배치될 수 있다. 여기서, K는 1 이상 N 이하일 수 있다.
예를 들어, K=N인 경우, M개의 블록(BLK #1 ~ BLK #M) 각각에는, N개의 스캔라인(SCL), N개의 센스라인(SENL) 및 N개의 발광제어라인(EML)이 배치될 수 있다. 이 경우, N개의 서브픽셀 라인(SPL #1 ~ SPL #N)은 N개의 스캔라인(SCL)으로부터 스캔신호(SCAN)를 공급받고, N개의 센스라인(SENL)으로부터 센스신호(SENSE)를 공급받고, N개의 발광제어라인(EML)으로부터 발광제어신호(EM)를 공급받을 수 있다.
다른 예를 들어, K=1인 경우, M개의 블록(BLK #1 ~ BLK #M) 각각에는, N개의 스캔라인(SCL), 1개의 센스라인(SENL) 및 1개의 발광제어라인(EML)이 배치될 수 있다. 이 경우, N개의 서브픽셀 라인(SPL #1 ~ SPL #N)은 N개의 스캔라인(SCL)으로부터 스캔신호(SCAN)를 공급받는다. N개의 서브픽셀 라인(SPL #1 ~ SPL #N)은 공유되는 1개의 센스라인(SENL)으로부터 센스신호(SENSE)를 공급받고, 공유되는 1개의 발광제어라인(EML)으로부터 발광제어신호(EM)를 공급받을 수 있다.
센싱 기간(SENSING)은 초기화 기간(INIT)과 샘플링 기간(SAMP)을 포함한다.
게이트 구동회로(130)는, 센싱 기간(SENSING) 내 제 초기화 기간(INIT)과 샘플링 기간(SAMP) 동안, 6개의 스캔라인(SCL) 각각으로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)를 공급한다.
게이트 구동회로(130)는, 센싱 기간(SENSING) 내 초기화 기간(INIT) 동안, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)과 대응되어 배치된 K (1≤K≤N)개의 센스라인(SENL)으로 턴-온 레벨 전압의 센스신호(SENSE)를 공급할 수 있다.
게이트 구동회로(130)는, 센싱 기간(SENSING) 내 샘플링 기간(SAMP) 동안, K개의 센스라인(SENL)으로 턴-오프 레벨 전압의 센스신호(SENSE)를 공급할 수 있다.
게이트 구동회로(130)는, 센싱 기간(SENSING) 내 초기화 기간(INIT) 동안, 제1 블록(BLK #1)에 배치된 K개의 발광제어라인(EML)으로 턴-오프 레벨 전압의 발광제어신호(EM)를 공급할 수 있다.
게이트 구동회로(130)는, 센싱 기간(SENSING) 내 샘플링 기간(SAMP) 동안, K개의 발광제어라인(EML)으로 턴-온 레벨 전압의 발광제어신호(EM)를 공급할 수 있다.
센싱 기간(SENSING) 이후의 스캔신호 공급, 센스신호 공급 및 발광제어 신호 공급에 대하여 설명하면, 다음과 같다.
게이트 구동회로(130)는, 제1 홀딩 기간(HOLD1) 동안, 6개의 스캔라인(SCL) 각각으로, 턴-오프 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)를 공급한다.
게이트 구동회로(130)는, 데이터 쓰기 기간(DW) 동안 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)를 공급한다.
게이트 구동회로(130)는, 제2 홀딩 기간(HOLD2) 및 발광 기간(EMISSION) 동안 턴-오프 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)를 공급할 수 있다.
게이트 구동회로(130)는, 제1 홀딩 기간(HOLD1), 데이터 쓰기 기간(DW), 제2 홀딩 기간(HOLD2) 및 발광 기간(EMISSION) 동안 턴-오프 레벨 전압의 센스신호(SENSE)를 지속적으로 공급할 수 있다.
게이트 구동회로(130)는, 제1 홀딩 기간(HOLD1), 데이터 쓰기 기간(DW) 및 제2 홀딩 기간(HOLD2) 동안 K개의 발광제어라인(EML)으로 턴-오프 레벨 전압의 발광제어신호(EM)를 공급할 수 있다.
게이트 구동회로(130)는, 발광 기간(EMISSION) 동안 K개의 발광제어라인(EML)으로 턴-온 레벨 전압의 발광제어신호(EM)를 공급할 수 있다.
도 12 및 도 13을 참조하면, 한 프레임 시간 동안, 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 별 센싱 기간(SENSING)은 동시에 시작된다.
도 12 및 도 13을 참조하면, 한 프레임 시간 동안, 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 별 제1 홀딩 기간(HOLD1)은 순차적으로 시작되고, 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 별 데이터 쓰기 기간(DW)은 순차적으로 시작된다. 이에 따라, 제1 블록(BLK #1) 내 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 각각의 제1 홀딩 기간(HOLD1)의 길이 편차가 제거될 수 있다. 따라서, 휘도 불균일이 방지될 수 있다.
도 12 및 도 13을 참조하면, 한 프레임 시간 동안, 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 별 제2 홀딩 기간(HOLD2)은 순차적으로 시작되고, 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 별 발광 기간(EMISSION)은 동시에 시작될 수 있다.
도 12 및 도 13을 참조하면, 한 프레임 시간 동안, 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 각각의 구동시간은, 센싱 기간(SENSING)과 제1 홀딩 기간(HOLD1) 사이에 진행되는 홀딩편차 보상기간(HCOM)을 더 포함할 수 있다.
위에서 언급한 홀딩편차 보상기간(HCOM)은, 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 각각의 제1 홀딩 기간(HOLD1)의 시간적인 길이를 동일하게 맞춰주기 위한 기간으로서, 센싱 기간(SENSING) 동안의 스캔신호(SCAN)의 턴-온 레벨 전압이 유지되는 기간일 수 있다.
제2 방식의 경우, 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 각각의 홀딩편차 보상기간(HCOM)을 고려할 때, 한 프레임 시간 동안, 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)가 1번째로 공급되는 제1 공급기간은, 센싱 기간(SENSING)과 홀딩편차 보상기간(HCOM)을 합한 기간일 수 있다. 한 프레임 시간 동안, 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)가 2번째로 공급되는 제2 공급기간은 데이터 쓰기 기간(DW)일 수 있다.
제1 블록(BLK #1) 내 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 각각의 제1 홀딩 기간(HOLD1)의 길이 편차가 제거된 대신에, 제1 블록(BLK #1) 내 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 각각에 대하여 홀딩편차 보상기간(HCOM)을 둠으로써, 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 별 데이터 쓰기 기간(DW)이 순차적으로 시작될 수 있게 해준다.
도 12 및 도 13을 참조하면, 홀딩편차 보상기간(HCOM)의 시간적인 길이는 0(Zero) 이상일 수 있다. 예를 들어, 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 중 첫 번째 서브픽셀 라인(SPL #1)의 홀딩편차 보상기간(HCOM)의 시간적인 길이는 0(Zero)이고, 두 번째 서브픽셀 라인(SPL #3)부터 마지막 번째 서브픽셀 라인(SPL #6)으로 가면서 홀딩편차 보상기간(HCOM)의 시간적인 길이가 길어질 수 있다.
도 12 및 도 13을 참조하면, 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 각각에 대하여, 한 프레임 시간 동안 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)가 1번째로 공급되는 제1 공급기간은 센싱 기간(SENSING)과 홀딩편차 보상기간(HCOM)을 포함하는 기간일 수 있다.
도 12 및 도 13을 참조하면, 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 각각에 대하여, 한 프레임 시간 동안 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)가 2번째로 공급되는 제2 공급기간은 데이터 쓰기 기간(DW)일 수 있다.
게이트 구동회로(130)는, 센싱 기간(SENSING) 동안, 6개의 스캔라인(SCL) 각각으로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)를 동시에 공급하고, 홀딩편차 보상기간(HCOM) 동안, 6개의 스캔라인(SCL) 각각으로 센싱 기간(SENSING) 동안 공급되는 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)를 유지하여 공급할 수 있다.
홀딩편차 보상기간(HCOM)과 관련하여, 6개의 스캔라인(SCL) 각각에 대하여, 홀딩편차 보상기간(HCOM)이 서로 다른 시간적인 길이로 모두 존재할 수도 있다. 또는, 6개의 스캔라인(SCL) 중 하나의 스캔라인(SCL)을 제외한 나머지 5개의 스캔라인(SCL)에 대해서만, 서로 다른 시간적인 길이를 갖는 홀딩편차 보상기간(HCOM)이 존재할 수 있다. 6개의 스캔라인(SCL) 중 홀딩편차 보상기간(HCOM)이 존재하지 않는 스캔라인(SCL)은 6개의 스캔라인(SCL) 중 제1 서브픽셀 라인(SPL #1)과 대응되는 1번째 스캔라인(SCL)일 수 있다. 홀딩편차 보상기간(HCOM)이 없는 것은, 홀딩편차 보상기간(HCOM)의 시간적인 길이가 0(Zero)인 것으로 볼 수도 있다.
이후, 게이트 구동회로(130)는, 제1 홀딩 기간(HOLD1) 동안, 6개의 스캔라인(SCL) 각각으로 턴-오프 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)를 순차적으로 공급할 수 있다.
게이트 구동회로(130)는, 센싱 기간(SENSING) 내 초기화 기간(INIT) 동안, K개의 센스라인(SENL) 각각으로 턴-온 레벨 전압의 센스신호(SENSE)를 동시에 공급하고, 센싱 기간(SENSING) 내 샘플링 기간(SAMP) 동안, K개의 센스라인(SENL) 각각으로 턴-오프 레벨 전압의 센스신호(SENSE)를 동시에 공급할 수 있다. 그리고, 게이트 구동회로(130)는, 홀딩편차 보상기간(HCOM) 동안, K개의 센스라인(SENL) 각각으로 턴-오프 레벨 전압의 센스신호(SENSE)를 동시에 공급할 수 있다. 이후, 게이트 구동회로(130)는, 제1 홀딩 기간(HOLD1) 동안, K개의 센스라인(SENL) 각각으로 턴-오프 레벨 전압의 센스신호(SENSE)를 동시에 공급할 수 있다.
게이트 구동회로(130)는, 센싱 기간(SENSING) 내 초기화 기간(INIT) 동안, K개의 발광제어라인(EML) 각각으로 턴-오프 레벨 전압의 발광제어신호(EM)를 동시에 공급하고, 센싱 기간(SENSING) 내 샘플링 기간(SAMP) 동안, K개의 발광제어라인(EML) 각각으로 턴-온 레벨 전압의 발광제어신호(EM)를 동시에 공급할 수 있다. 이후, 게이트 구동회로(130)는, 홀딩편차 보상기간(HCOM) 기간 동안, 턴-오프 레벨 전압의 발광제어신호(EM)를 동시에 공급하고, 제1 홀딩 기간(HOLD1) 동안 턴-오프 레벨 전압의 발광제어신호(EM)를 동시에 공급할 수 있다.
제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 별 홀딩편차 보상기간(HCOM)은 동시에 시작되어 순차적으로 종료되고, 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 별 홀딩편차 보상기간(HCOM)은 서로 다른 시간적 길이를 가질 수 있다.
예를 들어, 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 별로, 센싱기간(SENSING)과 데이터 쓰기 기간(DW) 간의 간격이 길수록, 홀딩편차 보상기간(HCOM)은 길어질 수 있다. 이에 따라, 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 각각의 제1 홀딩 기간(HOLD1)이 거의 동일해질 수 있다. 따라서, 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 각각에서 구동 트랜지스터(DRT)의 제2 노드(N2) 의 전압 상승량이 거의 동일해질 수 있다.
한 프레임 시간 동안, 제1 블록(BLK #1)에 대응되는 6개의 스캔라인(SCL)으로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)가 공급되는 시점과, 제1 블록(BLK #1)과 다른 제2 블록에 대응되는 6개의 스캔라인(SCL)으로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)가 공급되는 시점은, 서로 다를 수 있다.
한 프레임 시간 동안, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)에 포함된 서브픽셀(SP)들이 동시에 발광을 시작하는 시점과, 제2 블록에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)에 포함된 서브픽셀(SP)들이 동시에 발광을 시작하는 시점은, 서로 다를 수 있다.
도 14는 본 발명의 실시예들에 따른 발광표시장치(100)의 제3 방식에 따른 블록 구동에 대한 타이밍 다이어그램이고, 도 15는 본 발명의 실시예들에 따른 발광표시장치(100)의 제3 방식에 따른 블록 구동 시, 한 블록에 인가되는 게이트 신호들(SCAN, SENSE, EM)을 나타낸 도면이다.
도 14 및 도 15를 참조하면, 한 프레임 시간 동안, 게이트 구동회로(130)는, 6개의 스캔라인(SCL) 별로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6, N=6)가 1번째로 공급되는 제1 공급기간 동안, 6개의 스캔라인(SCL) 각각으로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)를 동시에 공급할 수 있다. 여기서, 제1 공급기간은 한 프레임 시간 동안, 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)가 1번째로 공급되는 기간이다. 제3 방식에 따르면, 제1 공급기간은 센싱 기간(SENSING)에 해당할 수 있다.
도 14 및 도 15를 참조하면, 한 프레임 시간 동안, 게이트 구동회로(130)는, 6개의 스캔라인(SCL) 별로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6, N=6)가 2번째로 공급되는 제2 공급기간 동안, 6개의 스캔라인(SCL) 각각으로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)를 동시에 또는 순차적으로 공급할 수 있다. 여기서, 제2 공급기간은 한 프레임 시간 동안, 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)가 2번째로 공급되는 기간이다. 제3 방식에 따르면, 제2 공급기간은 데이트 쓰기 기간(DW)에 해당할 수 있다.
도 14 및 도 15를 참조하면, 게이트 구동회로(130)는, 6개의 스캔라인(SCL) 별로, 제1 공급기간과 제2 공급기간 사이의 기간 동안, 턴-오프 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)를 6개의 스캔라인(SCL) 각각으로 공급할 수 있다. 제3 방식에 따르면, 제1 공급기간과 제2 공급기간 사이의 기간은 센싱 기간(SENSING)과 데이트 쓰기 기간(DW) 사이의 제1 홀딩 기간(HOLD1)에 해당할 수 있다.
도 14 및 도 15를 참조하면, 한 프레임 시간 동안, 6개의 스캔라인(SCL) 별로, 제1 공급기간과 제2 공급기간 사이의 시간 간격은, 서로 동일할 수 있다. 한 프레임 시간 동안, 6개의 스캔라인(SCL) 별로, 제1 공급기간과 제2 공급기간 사이의 시간 간격은, 서로 동일하지 않더라도, 미리 정해진 범위 내에서 차이가 있을 수 있다. 여기서, 제1 공급기간과 제2 공급기간 사이의 시간 간격은 제1 홀딩 기간(HOLD1)일 수 있다.
도 14 및 도 15를 참조하면, 6개의 스캔라인(SCL) 별 제1 공급기간은 동시에 시작되어 동시에 종료되고, 6개의 스캔라인(SCL) 별 제2 공급기간은 동시에 시작되어 순차적으로 종료될 수 있다.
전술한 바에 따르면, 한 프레임 시간 동안, 6개의 스캔라인(SCL) 별 제1 홀딩 기간(HOLD1)의 길이 편차가 제거될 수 있게 되여, 휘도 불균일이 방지될 수 있다.
한 프레임 시간 중 6개의 스캔라인(SCL) 별 제1 공급기간은 센싱 기간(SENSING)을 포함하기 때문에, 제1 블록(BLK #1)에 포함된 6개의 스캔라인(SCL) 별 제1 공급기간 동안, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)에 배치된 서브픽셀(SP)들에 포함된 구동 트랜지스터(DRT)들의 문턱전압(Vth)에 따라 스토리지 캐패시터(Cst)들의 양단 전압차이가 달라질 수 있다.
한 프레임 시간 동안, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 각각의 구동시간은, 6개의 스캔라인(SCL)으로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)가 공급되는 센싱 기간(SENSING)과, 6개의 스캔라인(SCL)으로 턴-오프 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)가 공급되는 제1 홀딩 기간(HOLD1)과, 6개의 스캔라인(SCL)으로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)가 공급되는 데이터 쓰기 기간(DW)와, 6개의 스캔라인(SCL)으로 턴-오프 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)가 공급되는 제2 홀딩 기간(HOLD2)와, 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)에 배치된 서브픽셀(SP)들에 포함된 발광소자(ED)들이 동시에 발광하는 발광 기간(EMISSION)을 포함할 수 있다.
6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 각각에 대응되는 제1 홀딩 기간(HOLD1)은 서로 동일한 시간적 길이를 가질 수 있다.
도 14 및 도 15를 참조하면, 한 프레임 시간 동안, 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 별 센싱 기간(SENSING)은 동시에 시작된다. 그리고, 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 별 제1 홀딩 기간(HOLD1)은 동시에 시작되고, 동시에 종료된다. 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 별 데이터 쓰기 기간(DW)은 동시에 시작되고 순차적으로 종료될 수 있다. 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 별 제2 홀딩 기간(HOLD2)은 순차적으로 시작되고, 동시에 종료된다. 그리고, 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 별 발광 기간(EMISSION)은 동시에 시작될 수 있다.
도 14 및 도 15를 참조하면, 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 각각에 대하여, 제1 공급기간은 센싱 기간(SENSING)이고, 제2 공급기간은 데이터 쓰기 기간(DW)일 수 있다.
도 14 및 도 15를 참조하면, 게이트 구동회로(130)는, 센싱 기간(SENSING) 동안, 6개의 스캔라인(SCL) 각각으로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)를 동시에 공급하고, 제1 홀딩 기간(HOLD1) 동안 턴-오프 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)를 동시에 공급하고, 데이터 쓰기 기간(DW) 동안 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)를 동시에 공급하고, 제2 홀딩 기간(HOLD2) 동안 턴-오프 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)를 순차적으로 공급하고, 발광 기간(EMISSION) 동안 턴-오프 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)를 지속적으로 공급할 수 있다.
도 14 및 도 15를 참조하면, 게이트 구동회로(130)는, 센싱 기간(SENSING) 내 초기화 기간(INIT) 동안, K개의 센스라인(SENL) 각각으로 턴-온 레벨 전압의 센스신호(SENSE)를 동시에 공급하고, 센싱 기간(SENSING) 내 샘플링 기간(SAMP) 동안, K개의 센스라인(SENL) 각각으로 턴-오프 레벨 전압의 센스신호(SENSE)를 동시에 공급하고, 제1 홀딩 기간(HOLD1), 데이터 쓰기 기간(DW), 제2 홀딩 기간(HOLD2) 및 발광 기간(EMISSION) 동안, K개의 센스라인(SENL) 각각으로 턴-오프 레벨 전압의 센스신호(SENSE)를 지속적으로 공급할 수 있다.
도 14 및 도 15를 참조하면, 게이트 구동회로(130)는, 센싱 기간(SENSING) 내 초기화 기간(INIT) 동안, K개의 발광제어라인(EML) 각각으로 턴-오프 레벨 전압의 발광제어신호(EM)를 동시에 공급하고, 센싱 기간(SENSING) 내 샘플링 기간(SAMP) 동안, K개의 발광제어라인(EML) 각각으로 턴-온 레벨 전압의 발광제어신호(EM)를 동시에 공급하고, 제1 홀딩 기간(HOLD1), 데이터 쓰기 기간(DW) 및 제2 홀딩 기간(HOLD2) 동안, K개의 발광제어라인(EML) 각각으로 턴-오프 레벨 전압의 발광제어신호(EM)를 지속적으로 공급하고, 발광 기간(EMISSION) 동안, K개의 발광제어라인(EML) 각각으로 턴-온 레벨 전압의 발광제어신호(EM)를 동시에 공급할 수 있다.
도 14 및 도 15를 참조하면, 제3 방식의 블록 구동에 따르면, 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 별 제1 홀딩 기간(HOLD1)은 동시에 시작되어 동시에 종료되고, 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 별 데이터 쓰기 기간(DW)은 동시에 시작되어 순차적으로 종료될 수 있다. 이에 따라, 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 별 데이터 쓰기 기간(DW)은 서로 다른 시간적 길이를 가질 수 있다. 예를 들어, 제1 블록(BLK #1) 내에서, 첫 번째 서브픽셀 라인(SPL #1)에서 마지막 번째 서브픽셀 라인(SPL #6)으로 갈수록, 데이터 쓰기 기간(DW)이 길어질 수 있다. 즉, 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 중 첫 번째 서브픽셀 라인(SPL #1)의 데이터 쓰기 기간(DW)이 가장 짧고, 마지막 번째 서브픽셀 라인(SPL #6)의 데이터 쓰기 기간(DW)이 가장 길 수 있다. 이에 따라, 블록 내 휘도 편차와 블록 경계의 휘도 편차가 완화되어 휘도 불균일이 방지될 수 있다.
한 프레임 시간 동안, 제1 블록(BLK #1)에 대응되는 6개의 스캔라인(SCL)으로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)가 공급되는 시점과, 제1 블록(BLK #1)과 다른 제2 블록에 대응되는 6개의 스캔라인(SCL)으로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)가 공급되는 시점은, 서로 다를 수 있다. 제1 블록(BLK #1)에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)에 포함된 서브픽셀(SP)들이 동시에 발광을 시작하는 시점과, 제2 블록에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)에 포함된 서브픽셀(SP)들이 동시에 발광을 시작하는 시점은, 서로 다를 수 있다.
이하에서는, 도 12 및 도 13을 참조하여 설명한 제2 방식의 블록 구동 방법과, 도 14 및 도 15를 참조하여 설명한 제3 방식의 블록 구동 방법에 대하여, 도 16을 참조하여 간략하게 다시 설명한다.
도 16은 본 발명의 실시예들에 따른 발광표시장치(100)의 구동 방법에 대한 흐름도이다.
도 16을 참조하면, 본 발명의 실시예들에 따른 발광표시장치(100)의 구동 방법은, 한 프레임 시간 동안, 다수의 스캔라인(SCL) 중 6개의 스캔라인(SCL) 별로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6, N=6)가 1번째로 공급되는 제1 공급기간 동안, 6개의 스캔라인(SCL) 각각으로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)를 동시에 공급하는 단계(S1610)와, 한 프레임 시간 동안, 6개의 스캔라인(SCL) 별 제1 공급기간 이후, 6개의 스캔라인(SCL) 각각으로 턴-오프 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)를 공급하는 단계(S1620)와, 한 프레임 시간 동안, 6개의 스캔라인(SCL) 별로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6, N=6)가 2번째로 공급되는 제2 공급기간 동안, 6개의 스캔라인(SCL) 각각으로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)를 동시에 또는 순차적으로 공급하는 단계(S1630) 등을 포함할 수 있다.
6개의 스캔라인(SCL) 별로, 제1 공급기간과 제2 공급기간 사이의 시간 간격은, 서로 동일하거나 미리 정해진 범위 내에서 차이가 있을 수 있다.
아래에서는, 도 17 및 도 18을 참조하여 제4 방식의 블록 구동 방법과, 도 19 및 도 20을 참조하여 제5 방식의 블록 구동 방법을 설명한다.
도 17은 본 발명의 실시예들에 따른 발광표시장치(100)의 제4 방식에 따른 블록 구동에 대한 타이밍 다이어그램이고, 도 18은 본 발명의 실시예들에 따른 발광표시장치(100)의 제4 방식에 따른 블록 구동 시, 한 블록에 인가되는 게이트 신호들(SCAN, SENSE, EM)을 나타낸 도면이다.
제
도 17 및 도 18을 참조하면, 한 프레임 시간 동안, 게이트 구동회로(130)는, 6개의 스캔라인(SCL) 별로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6, N=6)가 1번째로 공급되는 제1 공급기간 동안, 6개의 스캔라인(SCL) 각각으로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)를 동시에 공급할 수 있다. 여기서, 제1 공급기간은 한 프레임 시간 동안, 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)가 1번째로 공급되는 기간이다. 제4 방식의 경우, 제1 공급기간은 센싱 기간(SENSING)일 수 있다.
도 17 및 도 18을 참조하면, 한 프레임 시간 동안, 게이트 구동회로(130)는, 6개의 스캔라인(SCL) 별로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6, N=6)가 2번째로 공급되는 제2 공급기간 동안, 6개의 스캔라인(SCL) 각각으로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)를 공급할 수 있다. 여기서, 제2 공급기간은 한 프레임 시간 동안, 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)가 2번째로 공급되는 기간이다. 제4 방식의 경우, 제2 공급기간은 데이터 쓰기 기간(DW)일 수 있다.
도 17 및 도 18을 참조하면, 제4 방식에 따르면, 6개의 스캔라인(SCL) 별 제2 공급기간은 서로 다른 시점에 비 순차적으로 시작될 수 있다. 이와 다르게, 도 19 및 도 20을 참조하여 후술하겠지만, 제5 방식에 따르면, 6개의 스캔라인(SCL) 별 제2 공급기간은 시간적인 길이가 서로 다를 수 있다. 이와 다르게, 6개의 스캔라인(SCL) 별 제2 공급기간 동안 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 별로 서브픽셀(SP)들로 공급되는 데이터 전압(Vdata)이 상이할 수도 있다.
도 17 및 도 18을 참조하면, 제4 방식에 따르면, 6개의 스캔라인(SCL) 별 제2 공급기간은 서로 다른 시점에 비 순차적으로 시작되는 경우, 6개의 스캔라인(SCL) 중 1번째 스캔라인(SCL)과 N번째 스캔라인(SCL)에 대하여, M개의 블록(BLK #1 ~ BLK #M) 각각에 대응되어 배치된 6개의 스캔라인(SCL) 중 1번째 스캔라인(SCL)의 제1 공급기간과 제2 공급기간 간의 시간 간격과, 마지막 번째(N번째) 스캔라인(SCL)의 제1 공급기간과 제2 공급기간 간의 시간 간격은, 동일하거나 미리 정해진 범위 내에서 차이가 있을 수 있다.
이에 따라, 블록 경계의 휘도 편차가 줄어들거나 방지될 수 있다. 즉, 제1 블록(BLK #1)의 마지막 번째 서브픽셀 라인(SPL #6)과 제2 블록(BLK #2)의 첫 번째 서브픽셀 라인(SPL #1) 간의 휘도 편차가 줄어들거나 방지될 수 있다.
도 19는 본 발명의 실시예들에 따른 발광표시장치(100)의 제5 방식에 따른 블록 구동에 대한 타이밍 다이어그램이고, 도 20은 본 발명의 실시예들에 따른 발광표시장치(100)의 제5 방식에 따른 블록 구동 시, 한 블록에 인가되는 게이트 신호들(SCAN, SENSE, EM)을 나타낸 도면이다.
본 발명의 실시예들에 따른 발광표시장치(100)는, 다수의 데이터라인(DL) 및 다수의 스캔라인(SCL)이 배치되고, 발광소자(ED), 발광소자(ED)로 흐르는 전류를 제어하는 구동 트랜지스터(DRT), 데이터 전압(Vdata)을 구동 트랜지스터(DRT)의 제1 노드(N1)로 전달하는 스캔 트랜지스터(SCT) 및 일정 기간 동안 전압 유지를 위한 스토리지 캐패시터(Cst)를 포함하고 매트릭스 형태로 배열되는 다수의 서브픽셀(SP)을 포함하는 표시패널(110)과, 다수의 데이터라인(DL)을 구동하는 데이터 구동회로(120)와, 다수의 스캔라인(SCL)을 구동하는 게이트 구동회로(130)와, 데이터 구동회로(120) 및 게이트 구동회로(130)를 제어하는 컨트롤러(140)를 포함할 수 있다.
아래에서는, 설명의 편의를 위하여, M개의 블록(BLK #1 ~ BLK #M) 각각은 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)을 포함하는 것으로 예를 든다. 즉, N은 6인 것을 가정한다.
도 19 및 도 20을 참조하면, 한 프레임 시간 동안, 게이트 구동회로(130)는, 6개의 스캔라인(SCL) 별로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6, N=6)가 1번째로 공급되는 제1 공급기간 동안, 6개의 스캔라인(SCL) 각각으로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)를 동시에 공급할 수 있다. 여기서, 제1 공급기간은 한 프레임 시간 동안, 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)가 1번째로 공급되는 기간이다. 제5 방식의 경우, 제1 공급기간은 센싱 기간(SENSING)일 수 있다.
도 19 및 도 20을 참조하면, 한 프레임 시간 동안, 게이트 구동회로(130)는, 6개의 스캔라인(SCL) 별로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6, N=6)가 2번째로 공급되는 제2 공급기간 동안, 6개의 스캔라인(SCL) 각각으로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)를 공급할 수 있다. 여기서, 제2 공급기간은 한 프레임 시간 동안, 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)가 2번째로 공급되는 기간이다. 제5 방식의 경우, 제2 공급기간은 데이터 쓰기 기간(DW)일 수 있다.
도 19 및 도 20을 참조하면, 제5 방식에 따르면, 6개의 스캔라인(SCL) 별 제2 공급기간은 시간적인 길이가 서로 다를 수 있다. 이와 다르게, 도 17 및 도 18을 참조하여 전술한 바와 같이, 제4 방식에 따르면, 6개의 스캔라인(SCL) 별 제2 공급기간은 서로 다른 시점에 비 순차적으로 시작될 수 있다. 이와 다르게, 6개의 스캔라인(SCL) 별 제2 공급기간 동안 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 별로 서브픽셀(SP)들로 공급되는 데이터 전압(Vdata)이 상이할 수도 있다.
도 19 및 도 20을 참조하면, 제5 방식에 따르면, 6개의 스캔라인(SCL) 별 제2 공급기간은 시간적인 길이가 서로 다른 경우, 6개의 스캔라인(SCL) 별 제1 공급기간과 제2 공급기간 간의 시간 간격이 짧을수록, 제2 공급기간의 시간적 길이가 짧을 수 있다. 즉, 6개의 스캔라인(SCL) 별 제1 홀딩기간(HOLD1)의 시간적인 길이가 짧을수록, 데이터 쓰기 기간(DW)에 해당하는 제2 공급기간의 시간적 길이가 짧을 수 있다.
도 19 및 도 20을 참조하면, 제5 방식에 따르면, M개의 블록(BLK #1 ~ BLK #M) 각각에서, 6개의 스캔라인(SCL) 별 제2 공급기간은 시간적인 길이가 서로 다른 경우, 6개의 스캔라인(SCL) 별 제2 공급기간은 순차적으로 시작된다.
도 19 및 도 20을 참조하면, 제5 방식에 따르면, M개의 블록(BLK #1 ~ BLK #M) 각각에서, 6개의 스캔라인(SCL) 중 1번째 스캔라인(SCL)과 N번째 스캔라인(SCL)에 대하여, 1번째 스캔라인(SCL)의 제1 공급기간과 제2 공급기간 간의 시간 간격은, N번째 스캔라인(SCL)의 제1 공급기간과 제2 공급기간 간의 시간 간격보다 짧을 수 있다. 이 경우, 1번째 스캔라인(SCL)의 제2 공급기간의 시간적 길이는 N번째 스캔라인(SCL)의 제2 공급기간의 시간적 길이보다 짧을 수 있다.
도 19 및 도 20을 참조하면, 제5 방식에 따르면, M개의 블록(BLK #1 ~ BLK #M) 각각에서, 제1 홀딩 기간(HOLD1)이 짧은 서브픽셀 라인일 수록, 데이터 쓰기 기간(DW)이 짧을 수 있다.
제1 홀딩 기간(HOLD1)이 짧은 서브픽셀 라인일 수록, 낮은 휘도를 가지게 되나, 데이터 쓰기 기간(DW)을 짧게 해줌으로써, 스토리지 캐패시터(Cst)의 충전이 덜 일어나게 하여, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2)의 전압 차이(예: Vgs)를 크게 해주어, 밝아지게 해줄 수 있다. 이에 따라, 낮은 휘도가 밝아지는 방향으로 보상될 수 있다. 반대로, 제1 홀딩 기간(HOLD1)이 긴 서브픽셀 라인일 수록, 밝은 휘도를 가지게 되나, 데이터 쓰기 기간(DW)을 짧게 해줌으로써, 스토리지 캐패시터(Cst)의 충전이 많이 일어나게 하여, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2)의 전압 차이(예: Vgs)를 작게 해주어, 어두워지게 해줄 수 있다. 이에 따라, 밝은 휘도가 어두워지는 방향으로 보상될 수 있다.
따라서, M개의 블록(BLK #1 ~ BLK #M) 각각에서, N개의 서브픽셀 라인(SPL #1 ~ SPL #N) 각각의 휘도 편차가 서로 비슷해질 수 있다. 이에 따라, 블록 경계에서의 휘도 편차도 완화될 수 있다.
한편, 본 발명의 실시예들에 따른 발광표시장치(100)의 데이터 구동회로(130)는, 제6 방식에 따른 블록 구동 시, M개의 블록(BLK #1 ~ BLK #M) 각각에서, 6개의 스캔라인(SCL) 별 제2 공급기간 동안 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 별로 서브픽셀(SP)들로 상이한 데이터 전압(Vdata)을 공급할 수 있다. 이 경우, 도 8 및 도 9에서의 제1 방식에 따른 블록 구동과 동일한 구동 타이밍으로 동작될 수 있다.
이를 통해, M개의 블록(BLK #1 ~ BLK #M) 각각에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 별 휘도 편차를 상쇄해줄 수 있다. 또한, 전 계조에 적용될 수 있도록, M개의 블록(BLK #1 ~ BLK #M) 각각에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6)에 해당하는 감마 특성은 휘도 편차를 상쇄할 수 있는 수준으로 설정될 수 있다. 예를 들어, M개의 블록(BLK #1 ~ BLK #M) 각각에 포함된 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 중에서, 첫 번째 서브픽셀 라인에 공급되는 데이터 전압(Vdata)을 생성하는데 이용되는 감마 전압과, 마지막 번째 서브픽셀 라인에 공급되는 데이터 전압(Vdata)을 생성하는데 이용되는 감마 전압은, 동일한 계조이더라도, 서로 다를 수 있다.
이하에서는, 도 17 및 도 18을 참조하여 설명한 제4 방식의 블록 구동 방법과, 도 19 및 도 20를 참조하여 설명한 제5 방식의 블록 구동 방법과, 데이터 전압(Vdata)의 조절을 통한 제6 방식의 블록 구동 방법에 대하여, 도 21을 참조하여 간략하게 다시 설명한다.
도 21은 본 발명의 실시예들에 따른 발광표시장치(100)의 구동 방법에 대한 흐름도이다.
도 21을 참조하면, 본 발명의 실시예들에 따른 발광표시장치(100)의 구동 방법은, 한 프레임 시간 동안, 다수의 스캔라인(SCL) 중 N(N은 2 이상의 자연수)개의 스캔라인(SCL) 별로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #N)가 1번째로 공급되는 제1 공급기간 동안, 6개의 스캔라인(SCL) 각각으로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)를 동시에 공급하는 단계(S2110)와, 한 프레임 시간 동안, 6개의 스캔라인(SCL) 별 제1 공급기간 이후, 6개의 스캔라인(SCL) 각각으로 턴-오프 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)를 공급하는 단계(S2120)와, 한 프레임 시간 동안, N개의 스캔라인(SCL) 별로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #N)가 2번째로 공급되는 제2 공급기간 동안, 6개의 스캔라인(SCL) 각각으로 턴-온 레벨 전압의 스캔신호(SCAN #1 ~ SCAN #6)를 공급하는 단계(S2130)를 포함할 수 있다.
6개의 스캔라인(SCL) 별 제2 공급기간은 서로 다른 시점에 비 순차적으로 시작되거나, 6개의 스캔라인(SCL) 별 제2 공급기간은 시간적인 길이가 서로 다르거나, 6개의 스캔라인(SCL) 별 제2 공급기간 동안 6개의 서브픽셀 라인(SPL #1 ~ SPL #6) 별로 서브픽셀(SP)들로 공급되는 데이터 전압(Vdata)이 상이할 수 있다.
이상에 설명한 본 발명의 실시예들에 의하면, 블록 구동을 통해, 영상 디스플레이 구동 중에 센싱 및 보상 시간을 확보할 수 있다.
또한, 본 발명의 실시예들에 의하면, 블록 구동에 의한 휘도 불균일을 방지할 수 있는 다양한 방식의 블록 구동을 수행할 수 있다.
또한, 본 발명의 실시예들에 의하면, 블록 구동 시, 블록 내 휘도 편차를 줄여주거나 제거할 수 있다.
또한, 본 발명의 실시예들에 의하면, 블록 구동 시, 블록 경계에서 휘도 편차를 줄여주거나 제거할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (19)

  1. 다수의 데이터라인 및 다수의 스캔라인이 배치되고, 발광소자, 상기 발광소자로 흐르는 전류를 제어하는 구동 트랜지스터, 데이터 전압을 상기 구동 트랜지스터로 전달하는 스캔 트랜지스터 및 일정 기간 동안 전압 유지를 위한 스토리지 캐패시터를 포함하고 매트릭스 형태로 배열되는 다수의 서브픽셀을 포함하는 표시패널;
    상기 다수의 데이터라인을 구동하는 데이터 구동회로;
    상기 다수의 스캔라인을 구동하는 게이트 구동회로; 및
    상기 데이터 구동회로 및 상기 게이트 구동회로를 제어하는 컨트롤러를 포함하고,
    상기 다수의 서브픽셀은 M개의 블록으로 그룹화되고, 상기 M개의 블록 각각은 N개의 서브픽셀 라인을 포함하고, 상기 M개의 블록 각각에 포함된 N개의 서브픽셀 라인은 N개의 스캔라인과 대응되고, 상기 M은 2 이상의 자연수이고, 상기 N은 2이상의 자연수이고,
    한 프레임 시간 동안, 상기 M개의 블록 각각에 포함된 N개의 서브픽셀 라인에 배치된 서브픽셀들은 동시에 발광하고,
    상기 한 프레임 시간 동안, 상기 게이트 구동회로는,
    상기 N개의 스캔라인 별로 턴-온 레벨 전압의 스캔신호가 1번째로 공급되는 제1 공급기간 동안, 상기 N개의 스캔라인 각각으로 턴-온 레벨 전압의 스캔신호를 동시에 공급하고,
    상기 N개의 스캔라인 별로 턴-온 레벨 전압의 스캔신호가 2번째로 공급되는 제2 공급기간 동안, 상기 N개의 스캔라인 각각으로 턴-온 레벨 전압의 스캔신호를 동시에 또는 순차적으로 공급하고,
    상기 N개의 스캔라인 별로, 상기 제1 공급기간과 상기 제2 공급기간 사이의 기간 동안, 턴-오프 레벨 전압의 스캔신호를 상기 N개의 스캔라인 각각으로 공급하고,
    상기 N개의 스캔라인 별로, 상기 제1 공급기간과 상기 제2 공급기간 사이의 시간 간격은, 서로 동일하거나 미리 정해진 범위 내에서 차이가 있고,
    상기 N개의 스캔라인 별 상기 제1 공급기간은 동시에 시작되어 순차적으로 종료되고, 상기 N개의 스캔라인 별 상기 제2 공급기간은 순차적으로 시작되어 순차적으로 종료되거나,
    상기 N개의 스캔라인 별 상기 제1 공급기간은 동시에 시작되어 동시에 종료되고, 상기 N개의 스캔라인 별 상기 제2 공급기간은 동시에 시작되어 순차적으로 종료되는 발광표시장치.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 한 프레임 시간 동안, 상기 M개의 블록 각각에 포함된 상기 N개의 서브픽셀 라인 각각의 구동시간은,
    상기 N개의 스캔라인으로 턴-온 레벨 전압의 스캔신호가 공급되는 센싱 기간;
    상기 N개의 스캔라인으로 턴-오프 레벨 전압의 스캔신호가 공급되는 제1 홀딩 기간;
    상기 N개의 스캔라인으로 턴-온 레벨 전압의 스캔신호가 공급되는 데이터 쓰기 기간;
    상기 N개의 스캔라인으로 턴-오프 레벨 전압의 스캔신호가 공급되는 제2 홀딩 기간; 및
    상기 N개의 서브픽셀 라인에 배치된 서브픽셀들에 포함된 발광소자들이 동시에 발광하는 발광 기간을 포함하고,
    상기 N개의 서브픽셀 라인 각각에 대응되는 상기 제1 홀딩 기간은 서로 동일한 시간적 길이를 갖는 발광표시장치.
  5. 제4항에 있어서,
    상기 표시패널은 다수의 센스라인, 다수의 기준라인, 다수의 발광제어라인 및 다수의 구동라인이 더 배치되고,
    상기 게이트 구동회로는 상기 다수의 스캔라인, 상기 다수의 센스라인 및 상기 다수의 발광제어라인을 구동하고,
    상기 다수의 서브픽셀 각각의 전체 또는 일부는, 상기 발광소자, 상기 구동 트랜지스터, 상기 스캔 트랜지스터 및 상기 스토리지 캐패시터 이외에, 센스 트랜지스터 및 발광제어 트랜지스터를 더 포함하고,
    상기 발광소자는, 제1 전극 및 제2 전극과, 상기 제1 전극 및 상기 제2 전극 사이에 위치하는 발광층을 포함하고,
    상기 구동 트랜지스터는 상기 발광소자를 구동하고, 제1 노드, 제2 노드 및 제3 노드를 포함하고,
    상기 스캔 트랜지스터는, 상기 다수의 스캔라인 중 대응되는 스캔라인에서 공급되는 스캔신호에 응답하여, 상기 구동 트랜지스터의 제1 노드와 상기 다수의 데이터라인 중 대응되는 데이터라인 간의 연결을 제어하고,
    상기 센스 트랜지스터는, 상기 다수의 센스라인 중 대응되는 센스라인에서 공급되는 센스신호에 응답하여, 상기 발광소자의 제1 전극에 전기적으로 연결된 상기 구동 트랜지스터의 제2 노드와 상기 다수의 기준라인 중 대응되는 기준라인 간의 연결을 제어하고,
    상기 발광제어트랜지스터는, 상기 다수의 발광제어라인 중 대응되는 발광제어라인에서 공급되는 발광제어신호에 응답하여, 상기 구동 트랜지스터의 제3 노드와 상기 다수의 구동라인 중 대응되는 구동라인 간의 연결을 제어하거나, 상기 구동 트랜지스터의 제2 노드와 상기 발광소자의 제1 전극 간의 연결을 제어하고,
    상기 스토리지 캐패시터는, 상기 구동 트랜지스터의 제1 노드와 제2 노드 사이에 전기적으로 연결되고,
    상기 M개의 블록 각각에는, 상기 N개의 서브픽셀 라인에 배치된 서브픽셀들로 센스신호를 공급하기 위한 K개의 센스라인과, 상기 N개의 서브픽셀 라인에 배치된 서브픽셀들로 발광제어신호를 공급하기 위한 K개의 발광제어라인이 배치되고, 상기 K는 1 이상 상기 N 이하인 발광표시장치.
  6. 제5항에 있어서,
    상기 센싱 기간은 초기화 기간과 샘플링 기간을 포함하고,
    상기 게이트 구동회로는,
    상기 센싱 기간 내 상기 초기화 기간과 상기 샘플링 기간 동안, 상기 N개의 스캔라인 각각으로 턴-온 레벨 전압의 스캔신호를 공급하고, 상기 제1 홀딩 기간 동안, 상기 N개의 스캔라인 각각으로, 턴-오프 레벨 전압의 스캔신호를 공급하고, 상기 데이터 쓰기 기간 동안 턴-온 레벨 전압의 스캔신호를 공급하고, 상기 제2 홀딩 기간 및 상기 발광 기간 동안 턴-오프 레벨 전압의 스캔신호를 공급하고,
    상기 센싱 기간 내 상기 초기화 기간 동안, 상기 M개의 블록 중 해당 블록에 배치된 K개의 센스라인으로 턴-온 레벨 전압의 센스신호를 공급하고, 상기 센싱 기간 내 상기 샘플링 기간 동안, 상기 K개의 센스라인으로 턴-오프 레벨 전압의 센스신호를 공급하고, 상기 제1 홀딩 기간, 상기 데이터 쓰기 기간, 상기 제2 홀딩 기간 및 상기 발광 기간 동안 턴-오프 레벨 전압의 센스신호를 지속적으로 공급하고,
    상기 센싱 기간 내 상기 초기화 기간 동안, 상기 M개의 블록 중 해당 블록에 배치된 K개의 발광제어라인으로 턴-오프 레벨 전압의 발광제어신호를 공급하고, 상기 센싱 기간 내 상기 샘플링 기간 동안, 상기 K개의 발광제어라인으로 턴-온 레벨 전압의 발광제어신호를 공급하고, 상기 제1 홀딩 기간, 상기 데이터 쓰기 기간 및 상기 제2 홀딩 기간 동안 상기 K개의 발광제어라인으로 턴-오프 레벨 전압의 발광제어신호를 공급하고, 상기 발광 기간 동안 상기 K개의 발광제어라인으로 턴-온 레벨 전압의 발광제어신호를 공급하는 발광표시장치.
  7. 제6항에 있어서,
    상기 한 프레임 시간 동안,
    상기 N개의 서브픽셀 라인 별 센싱 기간은 동시에 시작되고, 상기 N개의 서브픽셀 라인 별 제1 홀딩 기간은 순차적으로 시작되고, 상기 N개의 서브픽셀 라인 별 데이터 쓰기 기간은 순차적으로 시작되고, 상기 N개의 서브픽셀 라인 별 제2 홀딩 기간은 순차적으로 시작되고, 상기 N개의 서브픽셀 라인 별 발광 기간은 동시에 시작되고,
    상기 한 프레임 시간 동안, 상기 N개의 서브픽셀 라인 각각의 구동시간은,
    상기 센싱 기간과 상기 제1 홀딩 기간 사이에 진행되는 홀딩편차 보상기간을 더 포함하고, 상기 홀딩편차 보상기간은 상기 센싱 기간에서 스캔신호의 턴-온 레벨 전압이 유지되고,
    상기 홀딩편차 보상기간의 시간적인 길이는 0(Zero) 이상이고,
    상기 N개의 서브픽셀 라인 각각에 대하여,
    상기 제1 공급기간은 상기 센싱 기간과 상기 홀딩편차 보상기간을 포함하는 기간이고, 상기 제2 공급기간은 상기 데이터 쓰기 기간인 발광표시장치.
  8. 제7항에 있어서,
    상기 게이트 구동회로는,
    상기 센싱 기간 동안, 상기 N개의 스캔라인 각각으로 턴-온 레벨 전압의 스캔신호를 동시에 공급하고, 상기 홀딩편차 보상기간 동안, 상기 N개의 스캔라인 각각으로 상기 센싱 기간 동안 공급되는 턴-온 레벨 전압의 스캔신호를 유지하여 공급하고, 상기 제1 홀딩 기간 동안, 상기 N개의 스캔라인 각각으로 턴-오프 레벨 전압의 스캔신호를 순차적으로 공급하고,
    상기 센싱 기간 내 상기 초기화 기간 동안, 상기 K개의 센스라인 각각으로 턴-온 레벨 전압의 센스신호를 동시에 공급하고, 상기 센싱 기간 내 상기 샘플링 기간 동안, 상기 K개의 센스라인 각각으로 턴-오프 레벨 전압의 센스신호를 동시에 공급하고, 상기 홀딩편차 보상기간 동안, 상기 K개의 센스라인 각각으로 턴-오프 레벨 전압의 센스신호를 동시에 공급하고, 상기 제1 홀딩 기간 동안, 상기 K개의 센스라인 각각으로 턴-오프 레벨 전압의 센스신호를 동시에 공급하고,
    상기 센싱 기간 내 상기 초기화 기간 동안, 상기 K개의 발광제어라인 각각으로 턴-오프 레벨 전압의 발광제어신호를 동시에 공급하고, 상기 센싱 기간 내 상기 샘플링 기간 동안, 상기 K개의 발광제어라인 각각으로 턴-온 레벨 전압의 발광제어신호를 동시에 공급하고, 상기 홀딩편차 보상기간 기간 동안, 턴-오프 레벨 전압의 발광제어신호를 동시에 공급하고, 상기 제1 홀딩 기간 동안 턴-오프 레벨 전압의 발광제어신호를 동시에 공급하고,
    상기 N개의 서브픽셀 라인 중 1번째 서브픽셀 라인에 대한 홀딩편차 보상기간의 시간적인 길이는 0(Zero)인 발광표시장치.
  9. 제7항에 있어서,
    상기 M개의 블록 각각에 포함된 상기 N개의 서브픽셀 라인 별 홀딩편차 보상기간은 동시에 시작되어 순차적으로 종료되고, 상기 N개의 서브픽셀 라인 별 홀딩편차 보상기간은 서로 다른 시간적 길이를 갖고,
    상기 N개의 서브픽셀 라인 별로, 상기 센싱 기간과 상기 데이터 쓰기 기간 간의 간격이 길수록, 상기 홀딩편차 보상기간은 길어지는 발광표시장치.
  10. 제6항에 있어서,
    상기 한 프레임 시간 동안,
    상기 N개의 서브픽셀 라인 별 센싱 기간은 동시에 시작되고, 상기 N개의 서브픽셀 라인 별 제1 홀딩 기간은 동시에 시작되고, 상기 N개의 서브픽셀 라인 별 데이터 쓰기 기간은 동시에 시작되고, 상기 N개의 서브픽셀 라인 별 제2 홀딩 기간은 순차적으로 시작되고, 상기 N개의 서브픽셀 라인 별 발광 기간은 동시에 시작되며,
    상기 N개의 서브픽셀 라인 각각에 대하여, 상기 제1 공급기간은 상기 센싱 기간이고, 상기 제2 공급기간은 상기 데이터 쓰기 기간이고,
    상기 N개의 서브픽셀 라인 별 제1 홀딩 기간은 동시에 시작되어 동시에 종료되고, 상기 N개의 서브픽셀 라인 별 데이터 쓰기 기간은 동시에 시작되어 순차적으로 종료되고, 상기 N개의 서브픽셀 라인 별 데이터 쓰기 기간은 서로 다른 시간적 길이를 갖는 발광표시장치.
  11. 제10항에 있어서,
    상기 게이트 구동회로는,
    상기 센싱 기간 동안, 상기 N개의 스캔라인 각각으로 턴-온 레벨 전압의 스캔신호를 동시에 공급하고, 상기 제1 홀딩 기간 동안 턴-오프 레벨 전압의 스캔신호를 동시에 공급하고, 상기 데이터 쓰기 기간 동안 턴-온 레벨 전압의 스캔신호를 동시에 공급하고, 상기 제2 홀딩 기간 동안 턴-오프 레벨 전압의 스캔신호를 순차적으로 공급하고, 상기 발광 기간 동안 턴-오프 레벨 전압의 스캔신호를 지속적으로 공급하고,
    상기 센싱 기간 내 상기 초기화 기간 동안, 상기 K개의 센스라인 각각으로 턴-온 레벨 전압의 센스신호를 동시에 공급하고, 상기 센싱 기간 내 상기 샘플링 기간 동안, 상기 K개의 센스라인 각각으로 턴-오프 레벨 전압의 센스신호를 동시에 공급하고, 상기 제1 홀딩 기간, 상기 데이터 쓰기 기간, 상기 제2 홀딩 기간 및 상기 발광 기간 동안, 상기 K개의 센스라인 각각으로 턴-오프 레벨 전압의 센스신호를 지속적으로 공급하고,
    상기 센싱 기간 내 상기 초기화 기간 동안, 상기 K개의 발광제어라인 각각으로 턴-오프 레벨 전압의 발광제어신호를 동시에 공급하고, 상기 센싱 기간 내 상기 샘플링 기간 동안, 상기 K개의 발광제어라인 각각으로 턴-온 레벨 전압의 발광제어신호를 동시에 공급하고, 상기 제1 홀딩 기간, 상기 데이터 쓰기 기간 및 상기 제2 홀딩 기간 동안, 상기 K개의 발광제어라인 각각으로 턴-오프 레벨 전압의 발광제어신호를 지속적으로 공급하고, 상기 발광 기간 동안, 상기 K개의 발광제어라인 각각으로 턴-온 레벨 전압의 발광제어신호를 동시에 공급하는 발광표시장치.
  12. 제1항에 있어서,
    상기 한 프레임 시간 중, 상기 N개의 스캔라인 별 제1 공급기간 동안, 상기 N개의 서브픽셀 라인에 배치된 서브픽셀들에 포함된 구동 트랜지스터들의 문턱전압에 따라 스토리지 캐패시터들의 양단 전압차이가 달라지는 발광표시장치.
  13. 다수의 데이터라인 및 다수의 스캔라인이 배치되고, 발광소자, 구동 트랜지스터, 스캔 트랜지스터 및 스토리지 캐패시터를 포함하고 매트릭스 형태로 배열되는 다수의 서브픽셀을 포함하는 표시패널, 상기 다수의 데이터라인을 구동하는 데이터 구동회로 및 상기 다수의 스캔라인을 구동하는 게이트 구동회로를 포함하는 발광표시장치의 구동방법에 있어서,
    한 프레임 시간 동안, 상기 다수의 스캔라인 중 N(N은 2 이상)개의 스캔라인 별로 턴-온 레벨 전압의 스캔신호가 1번째로 공급되는 제1 공급기간 동안, 상기 N개의 스캔라인 각각으로 턴-온 레벨 전압의 스캔신호를 동시에 공급하는 단계; 및
    상기 한 프레임 시간 동안, 상기 N개의 스캔라인 별로 턴-온 레벨 전압의 스캔신호가 2번째로 공급되는 상기 제1 공급기간 이후, 상기 N개의 스캔라인 각각으로 턴-오프 레벨 전압의 스캔신호를 공급하는 단계; 및
    상기 한 프레임 시간 동안, 상기 N개의 스캔라인 별 제2 공급기간 동안, 상기 N개의 스캔라인 각각으로 턴-온 레벨 전압의 스캔신호를 동시에 또는 순차적으로 공급하는 단계를 포함하고,
    상기 다수의 서브픽셀은 M개의 블록으로 그룹화되고, 상기 M개의 블록 각각은 N개의 서브픽셀 라인을 포함하고, 상기 M개의 블록 각각에 포함된 N개의 서브픽셀 라인은 N개의 스캔라인과 대응되고, 상기 M은 2 이상의 자연수이고, 상기 N은 2이상의 자연수이고,
    상기 한 프레임 시간 동안, 상기 M개의 블록 각각에 포함된 N개의 서브픽셀 라인에 배치된 서브픽셀들은 동시에 발광하고,
    상기 N개의 스캔라인 별로, 상기 제1 공급기간과 상기 제2 공급기간 사이의 시간 간격은, 서로 동일하거나 미리 정해진 범위 내에서 차이가 있고,
    상기 N개의 스캔라인 별 상기 제1 공급기간은 동시에 시작되어 순차적으로 종료되고, 상기 N개의 스캔라인 별 상기 제2 공급기간은 순차적으로 시작되어 순차적으로 종료되거나,
    상기 N개의 스캔라인 별 상기 제1 공급기간은 동시에 시작되어 동시에 종료되고, 상기 N개의 스캔라인 별 상기 제2 공급기간은 동시에 시작되어 순차적으로 종료되는 발광표시장치의 구동방법.
  14. 다수의 데이터라인 및 다수의 스캔라인이 배치되고, 발광소자, 상기 발광소자로 흐르는 전류를 제어하는 구동 트랜지스터, 데이터 전압을 상기 구동 트랜지스터로 전달하는 스캔 트랜지스터 및 일정 기간 동안 전압 유지를 위한 스토리지 캐패시터를 포함하고 매트릭스 형태로 배열되는 다수의 서브픽셀을 포함하는 표시패널;
    상기 다수의 데이터라인을 구동하는 데이터 구동회로;
    상기 다수의 스캔라인을 구동하는 게이트 구동회로; 및
    상기 데이터 구동회로 및 상기 게이트 구동회로를 제어하는 컨트롤러를 포함하고,
    상기 다수의 서브픽셀은 M개의 블록으로 그룹화되고, 상기 M개의 블록 각각은 N개의 서브픽셀 라인을 포함하고, 상기 M개의 블록 각각에 포함된 N개의 서브픽셀 라인은 N개의 스캔라인과 대응되고, 상기 M은 2 이상의 자연수이고, 상기 N은 2이상의 자연수이고,
    한 프레임 시간 동안, 상기 M개의 블록 각각에 포함된 N개의 서브픽셀 라인에 배치된 서브픽셀들은 동시에 발광하고,
    상기 한 프레임 시간 동안, 상기 게이트 구동회로는,
    상기 N개의 스캔라인 별로 턴-온 레벨 전압의 스캔신호가 1번째로 공급되는 제1 공급기간 동안, 상기 N개의 스캔라인 각각으로 턴-온 레벨 전압의 스캔신호를 동시에 공급하고,
    상기 N개의 스캔라인 별로 턴-온 레벨 전압의 스캔신호가 2번째로 공급되는 제2 공급기간 동안, 상기 N개의 스캔라인 각각으로 턴-온 레벨 전압의 스캔신호를 공급하고,
    상기 N개의 스캔라인 별 제2 공급기간은 서로 다른 시점에 비 순차적으로 시작되거나,
    상기 N개의 스캔라인 별 제2 공급기간은 시간적인 길이가 서로 다르거나,
    상기 N개의 스캔라인 별 제2 공급기간 동안 상기 N개의 서브픽셀 라인 별로 서브픽셀들로 공급되는 데이터 전압이 상이하고,
    상기 N개의 스캔라인 별 제2 공급기간은 서로 다른 시점에 비 순차적으로 시작되는 경우,
    상기 N개의 스캔라인 중 1번째 스캔라인과 N번째 스캔라인에 대하여, 상기 1번째 스캔라인의 상기 제1 공급기간과 상기 제2 공급기간 간의 시간 간격과, 상기 N번째 스캔라인의 상기 제1 공급기간과 상기 제2 공급기간 간의 시간 간격은, 동일하거나 미리 정해진 범위 내에서 차이가 있는 발광표시장치.
  15. 삭제
  16. 제14항에 있어서,
    상기 N개의 스캔라인 별 제2 공급기간은 시간적인 길이가 서로 다른 경우,
    상기 N개의 스캔라인 별 제1 공급기간과 제2 공급기간 간의 시간 간격이 짧을수록, 제2 공급기간의 시간적 길이가 짧은 발광표시장치.
  17. 제16항에 있어서,
    상기 N개의 스캔라인 별 제2 공급기간은 시간적인 길이가 서로 다른 경우,
    상기 N개의 스캔라인 별 제2 공급기간은 순차적으로 시작되고,
    상기 N개의 스캔라인 중 1번째 스캔라인과 N번째 스캔라인에 대하여,
    상기 1번째 스캔라인의 제1 공급기간과 제2 공급기간 간의 시간 간격은, 상기 N번째 스캔라인의 제1 공급기간과 제2 공급기간 간의 시간 간격보다 짧고,
    상기 1번째 스캔라인의 제2 공급기간의 시간적 길이는 상기 N번째 스캔라인의 제2 공급기간의 시간적 길이보다 짧은 발광표시장치.
  18. 제16항에 있어서,
    상기 M개의 블록 각각에 포함된 상기 6개의 서브픽셀 라인 중에서, 1번째 서브픽셀 라인에 공급되는 데이터 전압을 생성하는데 이용되는 감마 전압과, N번째 서브픽셀 라인에 공급되는 데이터 전압을 생성하는데 이용되는 감마 전압은, 서로 다른 발광표시장치.
  19. 다수의 데이터라인 및 다수의 스캔라인이 배치되고, 발광소자, 구동 트랜지스터, 스캔 트랜지스터 및 스토리지 캐패시터를 포함하고 매트릭스 형태로 배열되는 다수의 서브픽셀을 포함하는 표시패널, 상기 다수의 데이터라인을 구동하는 데이터 구동회로 및 상기 다수의 스캔라인을 구동하는 게이트 구동회로를 포함하는 발광표시장치의 구동방법에 있어서,
    한 프레임 시간 동안, 상기 다수의 스캔라인 중 N(N은 2 이상)개의 스캔라인 별로 턴-온 레벨 전압의 스캔신호가 1번째로 공급되는 제1 공급기간 동안, 상기 N개의 스캔라인 각각으로 턴-온 레벨 전압의 스캔신호를 동시에 공급하는 단계; 및
    상기 한 프레임 시간 동안, 상기 N개의 스캔라인 별 상기 제1 공급기간 이후, 상기 N개의 스캔라인 각각으로 턴-오프 레벨 전압의 스캔신호를 공급하는 단계; 및
    상기 한 프레임 시간 동안, 상기 N개의 스캔라인 별로 턴-온 레벨 전압의 스캔신호가 2번째로 공급되는 제2 공급기간 동안, 상기 N개의 스캔라인 각각으로 턴-온 레벨 전압의 스캔신호를 공급하는 단계를 포함하고,
    상기 다수의 서브픽셀은 M개의 블록으로 그룹화되고, 상기 M개의 블록 각각은 N개의 서브픽셀 라인을 포함하고, 상기 M개의 블록 각각에 포함된 N개의 서브픽셀 라인은 N개의 스캔라인과 대응되고, 상기 M은 2 이상의 자연수이고, 상기 N은 2이상의 자연수이고,
    상기 한 프레임 시간 동안, 상기 M개의 블록 각각에 포함된 N개의 서브픽셀 라인에 배치된 서브픽셀들은 동시에 발광하고,
    상기 N개의 스캔라인 별 제2 공급기간은 서로 다른 시점에 비 순차적으로 시작되거나,
    상기 N개의 스캔라인 별 제2 공급기간은 시간적인 길이가 서로 다르거나,
    상기 N개의 스캔라인 별 제2 공급기간 동안 상기 N개의 서브픽셀 라인 별로 서브픽셀들로 공급되는 데이터 전압이 상이하고,
    상기 N개의 스캔라인 별 상기 제2 공급기간은 서로 다른 시점에 비 순차적으로 시작되는 경우,
    상기 N개의 스캔라인 중 1번째 스캔라인과 N번째 스캔라인에 대하여,
    상기 1번째 스캔라인의 상기 제1 공급기간과 상기 제2 공급기간 간의 시간 간격과,
    상기 N번째 스캔라인의 상기 제1 공급기간과 상기 제2 공급기간 간의 시간 간격은, 동일하거나 미리 정해진 범위 내에서 차이가 있는 발광표시장치.
KR1020190140550A 2019-11-05 2019-11-05 발광표시장치 및 그 구동방법 KR102623794B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190140550A KR102623794B1 (ko) 2019-11-05 2019-11-05 발광표시장치 및 그 구동방법
US17/071,725 US11069284B2 (en) 2019-11-05 2020-10-15 Light-emitting display device and method of driving the same
DE102020127610.9A DE102020127610A1 (de) 2019-11-05 2020-10-20 Lichtemittierende anzeigevorrichtung und verfahren zum ansteuern derselben
CN202011164366.4A CN112785975B (zh) 2019-11-05 2020-10-27 发光显示装置及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190140550A KR102623794B1 (ko) 2019-11-05 2019-11-05 발광표시장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20210054418A KR20210054418A (ko) 2021-05-13
KR102623794B1 true KR102623794B1 (ko) 2024-01-10

Family

ID=75485570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190140550A KR102623794B1 (ko) 2019-11-05 2019-11-05 발광표시장치 및 그 구동방법

Country Status (4)

Country Link
US (1) US11069284B2 (ko)
KR (1) KR102623794B1 (ko)
CN (1) CN112785975B (ko)
DE (1) DE102020127610A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210081505A (ko) * 2019-12-23 2021-07-02 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20230047251A (ko) * 2021-09-30 2023-04-07 삼성디스플레이 주식회사 표시 장치
KR20230060927A (ko) * 2021-10-28 2023-05-08 엘지디스플레이 주식회사 표시장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007316454A (ja) * 2006-05-29 2007-12-06 Sony Corp 画像表示装置
CN102576513B (zh) * 2010-09-06 2014-11-12 松下电器产业株式会社 显示装置及其控制方法
US10002561B1 (en) * 2012-12-12 2018-06-19 Christopher Ralph Tridico Perceptually configured array of addressable electromagnetic emitter elements
JP2015184431A (ja) * 2014-03-24 2015-10-22 ソニー株式会社 表示パネル、表示装置および照明装置
CN106033156B (zh) * 2015-03-12 2019-11-05 中强光电股份有限公司 显示装置及显示方法
CN105118431A (zh) * 2015-08-31 2015-12-02 上海和辉光电有限公司 像素驱动电路及其驱动方法和显示装置
CN105117088B (zh) * 2015-09-16 2018-03-23 京东方科技集团股份有限公司 一种触控显示面板及其制备方法、驱动方法

Also Published As

Publication number Publication date
CN112785975B (zh) 2024-03-08
CN112785975A (zh) 2021-05-11
US20210134215A1 (en) 2021-05-06
DE102020127610A1 (de) 2021-05-06
US11069284B2 (en) 2021-07-20
KR20210054418A (ko) 2021-05-13

Similar Documents

Publication Publication Date Title
JP6753769B2 (ja) 有機発光表示装置、有機発光表示パネル、有機発光表示装置の映像駆動方法、並びに有機発光表示装置の有機発光ダイオード劣化センシング駆動方法
KR102431961B1 (ko) 유기발광 표시장치 및 그 구동방법
KR102611032B1 (ko) 디스플레이 장치 및 구동 방법
JP7060665B2 (ja) 電界発光表示装置
CN113066428B (zh) 电致发光显示装置
KR102544046B1 (ko) 유기발광표시패널, 유기발광표시장치, 그 영상 구동 방법 및 센싱 방법
KR102623794B1 (ko) 발광표시장치 및 그 구동방법
CN108281115B (zh) 显示装置、显示面板、驱动方法和选通驱动器电路
CN112017573B (zh) 显示装置、控制器、驱动电路和驱动方法
KR20170006350A (ko) 유기발광표시장치
KR102591850B1 (ko) 표시장치, 표시패널 및 게이트 구동 회로
KR20220087316A (ko) 표시장치 및 게이트 구동 회로
KR102459026B1 (ko) 표시장치 및 그 구동방법
KR20210079586A (ko) 표시장치
KR102274692B1 (ko) 컨트롤러, 유기발광표시장치 및 그 구동방법
KR102630166B1 (ko) 표시장치, 구동회로 및 구동방법
KR102662562B1 (ko) 표시장치, 구동회로, 및 구동방법
KR102631416B1 (ko) 표시장치, 표시패널 및 그 구동방법
KR102510571B1 (ko) 유기 발광 다이오드 표시 장치의 센싱 방법
KR20220093544A (ko) 표시 장치, 컨트롤러 및 디스플레이 구동 방법
KR20220032941A (ko) 자발광 표시장치 및 자발광 표시패널
KR20210080036A (ko) 표시장치, 구동회로, 및 구동방법
KR20230040070A (ko) 표시장치 및 표시장치의 구동방법
KR20230033832A (ko) 표시장치 및 타이밍 컨트롤러
KR20230103571A (ko) 픽셀 회로, 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant