KR102630166B1

KR102630166B1 - 표시장치, 구동회로 및 구동방법

Info

Publication number: KR102630166B1
Application number: KR1020190076823A
Authority: KR
Inventors: 민경원; 김상규
Original assignee: 엘지디스플레이 주식회사
Priority date: 2019-06-27
Filing date: 2019-06-27
Publication date: 2024-01-26
Also published as: KR20210001168A

Abstract

본 발명의 실시예들은 표시장치, 구동회로 및 구동방법에 관한 것으로서, 더욱 상세하게는, 구동 트랜지스터 등의 영향을 받지 않고, 발광 엘리먼트의 열화를 정확하게 센싱하여 보상해줄 수 있는 서브픽셀 구조와 보상회로를 포함하는 표시장치, 구동회로 및 구동방법에 관한 것이다.

Description

표시장치, 구동회로 및 구동방법{DISPLAY DEVICE, DRIVING CIRCUIT, AND DRIVING METHOD}

본 발명의 실시예들은 표시장치, 구동회로 및 구동방법에 관한 것이다.

현재 사용되는 표시장치 중에는 서브픽셀 내 발광 엘리먼트를 포함하는 표시장치가 있다. 이러한 표시장치의 각 서브픽셀은 발광 엘리먼트와, 이를 구동하기 위하여 둘 이상의 트랜지스터와 하나 이상의 캐패시터를 포함할 수 있다.

각 서브픽셀 내 트랜지스터 및 발광 엘리먼트 등의 회로 소자는 고유한 특성치를 갖는다. 예를 들어, 서브픽셀 내 트랜지스터는 문턱전압, 이동도 등의 고유한 특성치를 갖고, 서브픽셀 내 발광 엘리먼트는 문턱전압 등의 고유한 특성치를 갖는다.

각 서브픽셀 내 트랜지스터 및/또는 발광 엘리먼트 등의 회로 소자는 구동 시간에 따라 열화(Degradation)가 진행되어, 고유한 특성치가 변할 수 있다. 각 서브픽셀마다 구동 시간의 차이가 있을 수 있고, 이로 인해, 서브픽셀 내 회로 소자 간의 열화 정도의 차이가 발생하고, 서브픽셀 내 회로 소자 간의 특성치 편차도 발생할 수 있다.

서브픽셀 내 회로 소자 간의 특성치 편차는, 서브픽셀 간의 휘도 편차를 야기하여 표시패널의 균일도를 저하시키고, 결국에는 화상 품질 저하를 발생시키는 주요 요인이 될 수 있다. 이에, 서브픽셀 간의 휘도 편차를 센싱하고 보상해주기 위한 다양한 보상 기술이 개발되었다.

하지만, 다양한 보상 기술의 개발에도 불구하고, 서브픽셀 내 회로 소자 간의 특성치를 정확하게 센싱하지 못하는 문제점이 여전히 발생하고 있다. 이로 인해, 서브픽셀 간의 휘도 편차를 정확하게 보상해주지 못하고 있는 실정이다.

또한, 서브픽셀 내 회로 소자 간의 특성치를 정확하게 센싱하지 못하는 근본적인 원인이 정확히 규명되지 못하고 있는 실정이다. 특히, 서브픽셀 내 발광 엘리먼트의 문턱전압을 정확하게 센싱하지 못하고 있으며, 그 원인을 정확하게 규명하지 못하고 있다.

본 발명의 실시예들은 서브픽셀 간의 휘도 편차를 정확하게 센싱하여 보상해줄 수 있는 표시장치, 구동회로 및 구동방법을 제공할 수 있다.

또한, 본 발명의 실시예들은 서브픽셀 내 발광 엘리먼트의 문턱전압을 정확하게 센싱하여, 서브픽셀 내 발광 엘리먼트 간의 문턱전압 편차를 정확하게 보상해줄 수 있는 표시장치, 구동회로 및 구동방법을 제공할 수 있다.

또한, 본 발명의 실시예들은 구동 트랜지스터, 주변 서브픽셀 등의 영향을 받지 않고, 서브픽셀 내 발광 엘리먼트의 문턱전압을 센싱할 수 있는 서브픽셀 구조와 이에 기반하여 발광 엘리먼트의 문턱전압을 센싱하기 위한 보상회로를 포함하는 표시장치, 구동회로 및 구동방법을 제공할 수 있다.

또한, 본 발명의 실시예들은 서브픽셀 내 발광 엘리먼트의 열화를 실시간으로 센싱할 수 있는 표시장치, 구동회로 및 구동방법을 제공할 수 있다.

또한, 본 발명의 실시예들은 발광 엘리먼트의 문턱전압 센싱 방식의 변경에도 불구하고, 디스플레이 구동 및 구동 트랜지스터의 특성치 센싱 구동을 정상적으로 수행할 수 있는 표시장치, 구동회로 및 구동방법을 제공할 수 있다.

일 측면에서, 본 발명의 실시예들은, 다수의 데이터 라인, 다수의 게이트 라인, 다수의 기준 라인 및 다수의 서브픽셀을 포함하는 표시패널과, 다수의 데이터 라인을 구동하기 위한 데이터 구동회로와, 다수의 게이트 라인을 구동하기 위한 게이트 구동회로를 포함하는 표시장치를 제공할 수 있다.

다수의 서브픽셀 각각은, 제1 전극 및 제2 전극을 포함하는 발광 엘리먼트와, 발광 엘리먼트를 구동하기 위한 구동 트랜지스터와, 다수의 데이터 라인 중 대응되는 데이터 라인과 구동 트랜지스터의 제1 노드 간의 연결을 제어하는 제1 트랜지스터와, 다수의 기준 라인 중 대응되는 기준 라인과 구동 트랜지스터의 제2 노드 간의 연결을 제어하는 제2 트랜지스터와, 데이터 라인과 구동 트랜지스터의 제2 노드 간의 연결을 제어하는 제3 트랜지스터와, 구동 트랜지스터의 제1 노드와 제2 노드 사이에 연결된 캐패시터를 포함할 수 있다.

데이터 구동회로는 다수의 데이터 라인으로 데이터 전압들을 각각 출력하는 다수의 출력 버퍼를 포함할 수 있다.

표시장치는, 다수의 데이터 라인과 다수의 기준 라인 간의 연결을 제어하는 제1 연결제어회로와, 데이터 구동회로 내 다수의 출력 버퍼와 다수의 데이터 라인 간의 연결을 제어하는 제2 연결제어회로를 더 포함할 수 있다.

제1 연결제어회로는 다수의 데이터 라인과 다수의 기준 라인 간의 연결을 제어하며, 다수의 데이터 라인의 개수만큼 존재하는 다수의 제1 제어 스위치를 포함할 수 있다.

제2 연결제어회로는 다수의 출력 버퍼와 다수의 데이터 라인 간의 연결을 제어하며, 다수의 데이터 라인의 개수만큼 존재하는 다수의 제2 제어 스위치를 포함할 수 있다.

표시패널은 표시영역과 비 표시영역을 포함할 수 있다.

제1 연결제어회로 및 제2 연결제어회로는 데이터 구동회로 내 위치할 수 있다. 또는, 제1 연결제어회로 및 제2 연결제어회로는 표시패널의 비 표시영역에 위치할 수 있다. 또는, 제1 연결제어회로는 표시패널의 비 표시영역에 위치하고, 제2 연결제어회로는 데이터 구동회로 내 위치할 수 있다.

서브픽셀이 이미지를 표시하기 위해 구동되는 제1 기간 동안, 서브픽셀 내 제3 트랜지스터는 턴-오프 되어 있고, 데이터 라인과 기준 라인은 제1 연결제어회로에 의해 전기적으로 끊어져 있고, 데이터 구동회로 내 데이터 라인으로 데이터 전압을 출력하는 출력 버퍼와 데이터 라인은 제2 연결제어회로에 의해 전기적으로 연결되어 있을 수 있다.

표시장치는, 기준 라인과 기준 전압 공급 노드 간의 연결을 제어하는 기준 스위치와, 기준 라인의 전압을 센싱하는 센싱회로와, 센싱회로와 기준 라인 간의 연결을 제어하는 샘플링 스위치를 더 포함할 수 있다.

서브픽셀 내 구동 트랜지스터의 제2 노드의 전압이 상승하는 기간 또는 제2 노드의 전압이 상승하다가 포화된 기간 동안, 샘플링 스위치가 턴-온 되고, 센싱회로는 기준 라인의 전압을 센싱할 수 있다. 이때, 센싱회로에 의해 센싱되는 기준 라인의 전압은, 제2 트랜지스터를 통해, 기준 라인과 전기적으로 연결된 구동 트랜지스터의 제2 노드의 전압과 대응될 수 있다. 센싱회로에 의해 센싱되는 기준 라인의 전압은, 구동 트랜지스터의 문턱전압 또는 이동도에 따라 정해질 수 있다.

서브픽셀 내 구동 트랜지스터의 제2 노드의 전압 하강이 멈추게 되면, 제1 연결제어회로에 의해 기준 라인이 데이터 라인과 전기적으로 연결되고, 제3 트랜지스터를 통해 데이터 라인이 구동 트랜지스터의 제2 노드와 전기적으로 연결된 상태에서, 센싱회로는 샘플링 스위치를 통해 전기적으로 연결된 기준 라인의 전압을 센싱할 수 있다. 이때, 센싱회로에 의해 센싱된 기준 라인의 전압은 구동 트랜지스터의 제2 노드와 전기적으로 연결된 발광 엘리먼트의 제1 전극의 전압과 대응될 수 있다. 센싱회로에 의해 센싱된 기준 라인의 전압은 발광 엘리먼트의 문턱전압에 따라 정해줄 수 있다.

디스플레이 구동 기간인 제1 기간과 다른 제2 기간은, 서브픽셀 내 구동 트랜지스터의 제2 노드에 제2 초기화 전압이 인가되는 제2 초기화 기간과, 서브픽셀 내 구동 트랜지스터의 제2 노드의 전압이 상승하는 제2 전압 변동 기간과, 서브픽셀 내 구동 트랜지스터의 제2 노드의 전압이 포화되거나 서브픽셀 내 구동 트랜지스터의 제2 노드의 전압의 상승 속도가 제2 전압 변동 기간에 비해 느려지는 포화 기간을 포함할 수 있다.

기준 스위치는 제2 초기화 기간이 진행되도록 턴-온 되고, 제2 전압 변동 기간이 진행되도록 턴-오프 되고, 샘플링 스위치는 포화 기간에 턴-온 될 수 있다.

제2 기간 동안, 서브픽셀 내 제3 트랜지스터는 턴-오프 되어 있고, 데이터 라인과 기준 라인은 제1 연결제어회로에 의해 전기적으로 끊어져 있고, 데이터 구동회로 내 데이터 라인으로 데이터 전압을 출력하는 출력 버퍼와 데이터 라인은 제2 연결제어회로에 의해 전기적으로 연결되어 있을 수 있다.

디스플레이 구동 기간인 제1 기간과 다른 제3 기간은, 서브픽셀 내 구동 트랜지스터의 제2 노드에 제3 초기화 전압이 인가되는 제3 초기화 기간과, 서브픽셀 내 구동 트랜지스터의 제2 노드의 전압이 상승하는 제3 전압 변동 기간을 포함할 수 있다.

기준 스위치는 제3 초기화 기간이 진행되도록 턴-온 되고, 제3 전압 변동 기간이 진행되도록 턴-오프 되고, 샘플링 스위치는 제3 전압 변동 기간의 시작 시점에서 일정 시간이 경과된 이후에 턴-온 될 수 있다.

제3 기간 동안, 서브픽셀 내 제3 트랜지스터는 턴-오프 되어 있고, 데이터 라인과 기준 라인은 제1 연결제어회로에 의해 전기적으로 끊어져 있고, 데이터 구동회로 내 데이터 라인으로 데이터 전압을 출력하는 출력 버퍼와 데이터 라인은 제2 연결제어회로에 의해 전기적으로 연결되어 있을 수 있다.

디스플레이 구동 기간인 제1 기간과 다른 제4 기간은, 서브픽셀 내 구동 트랜지스터의 제2 노드에 제4 초기화 전압이 인가되는 제4 초기화 기간과, 서브픽셀 내 구동 트랜지스터의 제2 노드의 전압이 하강하는 제4 전압 변동 기간과, 서브픽셀 내 구동 트랜지스터의 제2 노드의 전압이 포화되거나 서브픽셀 내 구동 트랜지스터의 제2 노드의 전압의 하강 속도가 제4 전압 변동 기간에 비해 느려지는 제4 포화 기간을 포함할 수 있다.

제4 기간 중 제4 초기화 기간 동안, 제1 트랜지스터 및 제3 트랜지스터가 턴-온 되고, 제1 연결제어회로에 의해 데이터 라인과 기준 라인이 끊어지고, 제2 연결제어회로에 의해 데이터 라인으로 데이터 전압을 출력하는 출력 버퍼와 데이터 라인이 연결될 수 있다.

제4 기간 중 제4 전압 변동 기간 동안, 제1 트랜지스터는 턴-오프 되고, 제2 트랜지스터는 턴-오프 상태이고, 제3 트랜지스터는 턴-온 상태이고, 제1 연결제어회로에 의해 데이터 라인과 기준 라인이 연결되고, 제2 연결제어회로에 의해 데이터 라인으로 데이터 전압을 출력하는 출력 버퍼와 데이터 라인이 끊어질 수 있다.

제4 기간 중 제4 포화 기간 동안, 샘플링 스위치는 턴-온 될 수 있다.

제4 기간 중 제4 초기화 기간 동안, 서브픽셀 내 구동 트랜지스터의 제2 노드에 인가되는 제4 초기화 전압은 서브픽셀 내 발광 엘리먼트의 문턱전압 보다 높을 수 있다.

제4 기간 중 제4 전압 변동 기간 동안, 서브픽셀 내 발광 엘리먼트에는 전류가 공급될 수 있다. 이에 따라, 발광 엘리먼트가 발광할 수 있다.

제4 기간 중 제4 초기화 기간의 제1 진행 방식으로서, 제4 초기화 기간 동안, 제2 트랜지스터는 턴-오프 상태일 수 있다.

제4 초기화 기간의 제1 진행 방식의 경우, 데이터 라인에서 공급된 초기화 데이터 전압이 제1 트랜지스터를 통해 구동 트랜지스터의 제1 노드에 인가되고, 데이터 라인에서 공급된 초기화 데이터 전압이 제3 트랜지스터를 통해 구동 트랜지스터의 제2 노드에도 인가될 수 있다.

제4 초기화 기간의 제1 진행 방식의 경우, 구동 트랜지스터의 제2 노드에 인가된 초기화 데이터 전압은 제4 초기화 전압으로서 발광 엘리먼트의 문턱전압 보다 높은 전압 값을 가질 수 있다.

제4 초기화 기간의 제1 진행 방식의 경우, 제1 트랜지스터의 게이트 노드는 제1 게이트 라인과 전기적으로 연결되고, 제2 트랜지스터의 게이트 노드는 제1 게이트 라인과 다른 제2 게이트 라인과 전기적으로 연결될 수 있다.

제4 초기화 기간의 제1 진행 방식과 다른 제2 진행 방식의 경우, 제4 초기화 기간 동안, 제2 트랜지스터는 턴-온 상태일 수 있다.

제4 초기화 기간의 제2 진행 방식의 경우, 데이터 라인에서 공급된 초기화 데이터 전압이 제1 트랜지스터를 통해 구동 트랜지스터의 제1 노드에 인가되고, 데이터 라인에서 공급된 초기화 데이터 전압이 제3 트랜지스터를 통해 구동 트랜지스터의 제2 노드에 인가되고, 기준 라인에서 공급된 기준 전압이 제2 트랜지스터를 통해 구동 트랜지스터의 제2 노드에 인가될 수 있다.

제4 초기화 기간의 제2 진행 방식의 경우, 초기화 데이터 전압과 기준 전압이 제2 노드에 인가됨으로써, 구동 트랜지스터의 제2 노드는 제4 초기화 전압을 가질 수 있다.

제4 초기화 기간의 제2 진행 방식의 경우, 제1 트랜지스터의 게이트 노드와, 제2 트랜지스터의 게이트 노드는, 동일한 게이트 라인과 전기적으로 연결될 수 있다.

제4 기간은 발광 엘리먼트의 열화를 센싱하는 구동 기간일 수 있다.

제4 기간은 표시장치의 파워 오프 신호가 발생한 이후 진행될 수 있다.

제4 기간은 디스플레이 도중에 실시간으로 진행될 수 있다. 제4 기간은 이미지가 업데이트 되기 전 블랭크 시간에 진행될 수 있다.

기준 라인은 둘 이상의 서브픽셀 열마다 1개씩 배치될 수 있다.

다른 측면에서, 본 발명의 실시예들은, 표시패널에 배치된 데이터 라인으로 데이터 전압을 출력하는 출력 버퍼와, 표시패널에 배치된 기준 라인의 전압을 센싱하는 센싱회로와, 기준 라인과 센싱 회로 간의 연결을 제어하는 샘플링 스위치와, 데이터 라인과 기준 라인 간의 연결을 제어하는 제1 연결제어회로와, 출력 버퍼와 데이터 라인 간의 연결을 제어하는 제2 연결제어회로를 포함하는 구동회로를 제공할 수 있다.

또 다른 측면에서, 본 발명의 실시예들은, 다수의 데이터 라인, 다수의 게이트 라인, 다수의 기준 라인 및 다수의 서브픽셀을 포함하는 표시패널과, 상기 다수의 데이터 라인을 구동하기 위한 데이터 구동회로와, 상기 다수의 게이트 라인을 구동하기 위한 게이트 구동회로를 포함하는 표시장치를 제공할 수 있다.

표시장치의 다수의 서브픽셀 각각은, 발광 엘리먼트와, 상기 엘리먼트를 구동하기 위한 구동 트랜지스터와, 다수의 데이터 라인 중 대응되는 데이터 라인과 구동 트랜지스터의 제1 노드 간의 연결을 제어하는 제1 트랜지스터와, 다수의 기준 라인 중 대응되는 기준 라인과 구동 트랜지스터의 제2 노드 간의 연결을 제어하는 제2 트랜지스터와, 구동 트랜지스터의 제1 노드와 제2 노드 사이에 연결된 캐패시터를 포함할 수 있다.

표시장치는, 다수의 기준 라인의 전압을 센싱하기 위한 센싱회로와, 다수의 기준 라인과 센싱회로 간의 연결을 제어하는 다수의 샘플링 스위치를 더 포함할 수 있다.

구동 트랜지스터의 제2 노드의 전압이 하강한 이후, 센싱회로는 기준 라인과 전기적으로 연결되어 기준 라인의 전압을 센싱할 수 있다. 센싱회로가 기준 라인의 전압을 센싱할 때, 구동 트랜지스터는 턴-오프 상태일 수 있다.

구동 트랜지스터의 제2 노드의 전압이 하강한 이후, 제2 트랜지스터가 턴-온 상태이고, 구동 트랜지스터가 턴-오프 상태일 때, 샘플링 스위치는 턴-온 되어 센싱회로와 기준 라인을 전기적으로 연결해줄 수 있다.

또 다른 측면에서, 본 발명의 실시예들은, 다수의 데이터 라인, 다수의 게이트 라인, 다수의 기준 라인 및 다수의 서브픽셀을 포함하는 표시패널과, 다수의 데이터 라인을 구동하기 위한 데이터 구동회로와, 다수의 게이트 라인을 구동하기 위한 게이트 구동회로를 포함하는 표시장치의 구동방법을 제공할 수 있다.

구동방법은, 다수의 서브픽셀 중 구동되는 서브픽셀 내 발광 엘리먼트를 구동하기 위한 구동 트랜지스터의 제1 노드의 전압과, 발광 엘리먼트의 제1 전극과 전기적으로 연결된 구동 트랜지스터의 제2 노드의 전압을 초기화 하는 제1 단계와, 구동 트랜지스터의 제2 노드의 전압을 하강시키는 제2 단계와, 구동 트랜지스터의 제2 노드의 전압을 센싱하는 제3 단계를 포함할 수 있다.

서브픽셀은, 발광 엘리먼트 및 구동 트랜지스터 이외에, 다수의 데이터 라인 중 대응되는 데이터 라인과 구동 트랜지스터의 제1 노드 간의 연결을 제어하는 제1 트랜지스터와, 다수의 기준 라인 중 대응되는 기준 라인과 구동 트랜지스터의 제2 노드 간의 연결을 제어하는 제2 트랜지스터와, 데이터 라인과 구동 트랜지스터의 제2 노드 간의 연결을 제어하는 제3 트랜지스터와, 구동 트랜지스터의 제1 노드와 제2 노드 사이에 연결된 캐패시터를 더 포함할 수 있다.

제3 단계에서, 구동 트랜지스터의 제2 노드는 제3 트랜지스터를 통해 데이터 라인과 연결되고, 데이터 라인은 기준 라인과 연결된 상태에서, 표시장치는 기준 라인의 전압을 센싱함으로써, 구동 트랜지스터의 제2 노드의 전압을 센싱할 수 있다. 센싱된 기준 라인의 전압은 발광 엘리먼트의 열화 정도를 나타낼 수 있다. 여기서, 발광 엘리먼트의 열화 정도는 발광 엘리먼트의 문턱전압의 변화 정도를 의미할 수 있다.

제1 내지 제3 단계는 이미지가 업데이트 되기 전의 블랭크 시간 동안 진행될 수 있다.

본 발명의 실시예들에 의하면, 서브픽셀 간의 휘도 편차를 정확하게 센싱하여 보상해줄 수 있다.

또한, 본 발명의 실시예들에 의하면, 서브픽셀 내 발광 엘리먼트의 문턱전압을 정확하게 센싱하여, 서브픽셀 내 발광 엘리먼트 간의 문턱전압 편차를 정확하게 보상해줄 수 있다.

또한, 본 발명의 실시예들은 구동 트랜지스터, 주변 서브픽셀 등의 영향을 받지 않고, 서브픽셀 내 발광 엘리먼트의 문턱전압을 센싱할 수 있다.

또한, 본 발명의 실시예들은 구동 트랜지스터, 주변 서브픽셀 등의 영향을 받지 않고, 서브픽셀 내 발광 엘리먼트의 문턱전압을 센싱하기 위한 서브픽셀 구조와 이에 기반하여 발광 엘리먼트의 문턱전압을 센싱하기 위한 보상회로를 제공할 수 있다.

또한, 본 발명의 실시예들은 서브픽셀 내 발광 엘리먼트의 열화를 실시간으로 센싱할 수 있다.

또한, 본 발명의 실시예들은 발광 엘리먼트의 문턱전압 센싱 방식의 변경에도 불구하고, 디스플레이 구동 및 구동 트랜지스터의 특성치 센싱 구동을 정상적으로 수행할 수 있다.

도 1은 본 발명의 실시예들에 따른 표시장치의 시스템 구성도이다.
도 2는 본 발명의 실시예들에 따른 표시장치의 제1 서브픽셀 구조 기반의 제1 보상회로를 나타낸 도면이다.
도 3은 본 발명의 실시예들에 따른 표시장치의 제2 서브픽셀 구조 기반의 제2 보상회로를 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 표시장치의 제2 보상회로를 나타낸 다른 도면이다.
도 5는 본 발명의 실시예들에 따른 표시장치에서, 제1 보상회로와 제2 보상회로 각각에 대하여, 구동 트랜지스터의 문턱전압 및 이동도 센싱 경로와, 발광 엘리먼트의 문턱전압 센싱 경로를 나타낸 도면이다.
도 6 내지 도 8은 본 발명의 실시예들에 따른 표시장치의 제2 보상회로 내 제1 제어 스위치 및 제2 제어 스위치 각각의 위치에 대한 예시들이다.
도 9는 본 발명의 실시예들에 따른 표시장치에서, 4T1C 구조를 갖는 서브픽셀의 2 스캔구조를 나타낸 도면이다.
도 10은 본 발명의 실시예들에 따른 표시장치에서, 4T1C 구조를 갖는 서브픽셀의 1 스캔구조를 나타낸 도면이다.
도 11은 본 발명의 실시예들에 따른 표시장치의 디스플레이 구동 및 각종 센싱 타이밍을 설명하기 위한 도면이다.
도 12는 본 발명의 실시예들에 따른 표시장치의 디스플레이 구동 시 구동 타이밍 다이어그램이다.
도 13은 본 발명의 실시예들에 따른 표시장치의 디스플레이 구동 시 서브픽셀의 상태를 나타낸 도면이다.
도 14는 본 발명의 실시예들에 따른 표시장치의 구동 트랜지스터의 문턱전압 센싱을 위한 구동 타이밍 다이어그램이다.
도 15는 본 발명의 실시예들에 따른 표시장치의 구동 트랜지스터의 이동도 센싱을 위한 구동 타이밍 다이어그램이다.
도 16은 본 발명의 실시예들에 따른 표시장치의 구동 트랜지스터의 문턱전압 또는 이동도 센싱 경로를 나타낸 도면이다.
도 17 및 도 18은 본 발명의 실시예들에 따른 표시장치가 2 스캔구조를 갖는 경우, 발광 엘리먼트의 문턱전압 센싱을 위한 구동 타이밍 다이어그램과, 구동 단계 별 구동 상황을 나타낸 도면들이다.
도 19 및 도 20은 본 발명의 실시예들에 따른 표시장치가 1 스캔구조를 갖는 경우, 발광 엘리먼트의 문턱전압 센싱을 위한 구동 타이밍 다이어그램과, 구동 단계 별 구동 상황을 나타낸 도면들이다.
도 21은 본 발명의 실시예들에 따른 표시장치의 발광 엘리먼트의 문턱전압 센싱 타이밍을 설명하기 위한 도면이다.
도 22는 본 발명의 실시예들에 따른 표시장치에서, 제2 서브픽셀 구조를 갖는 4개의 서브픽셀과 제2 보상회로를 나타낸 도면이다.
도 23은 본 발명의 실시예들에 따른 표시장치의 구동방법에 대한 흐름도이다.
도 24는 본 발명의 실시예들에 따른 표시장치의 발광 엘리먼트 열화 보상 전후의 화면을 나타낸 도면이다.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.

구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.

구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.

아래에서는, 본 발명의 실시예들에 대하여 도면들을 참조하여 상세하게 설명한다.

도 1은 본 발명의 실시예들에 따른 표시장치(100)의 시스템 구성도이다.

도 1을 참조하면, 본 실시예들에 따른 표시장치(100)는, 다수의 데이터 라인(DL), 다수의 게이트 라인(GL), 다수의 기준 라인(RL) 및 다수의 서브픽셀(SP)을 포함하는 표시패널(110)과, 다수의 데이터 라인(DL)을 구동하기 위한 데이터 구동회로(120)와, 다수의 게이트 라인(GL)을 구동하기 위한 게이트 구동회로(130)와, 데이터 구동회로(120) 및 게이트 구동회로(130)를 제어하기 위한 컨트롤러(140) 등을 포함할 수 있다.

표시패널(110)은 표시영역(A/A)과 비 표시영역(N/A)을 포함할 수 있다. 표시영역(A/A)에는 이미지를 표시하기 위한 다수의 서브픽셀(SP)이 배치될 수 있다. 비 표시영역(N/A)에는 데이터 구동회로(120) 및 게이트 구동회로(130) 등이 전기적으로 연결될 수 있으며, 패드부가 배치될 수도 있다.

컨트롤러(140)는, 데이터 구동회로(120) 및 게이트 구동회로(130)로 각종 제어신호(DCS, GCS)를 공급하여, 데이터 구동회로(120) 및 게이트 구동회로(130)를 제어한다.

컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 구동회로(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(DATA)를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.

컨트롤러(140)는, 입력 영상 데이터와 함께, 수직 동기 신호(VSYNC), 수평 동기 신호(HSYNC), 입력 데이터 인에이블 신호(DE: Data Enable), 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 외부(예: 호스트 시스템)로부터 수신한다.

컨트롤러(140)는, 외부로부터 입력된 입력 영상 데이터를 데이터 구동회로(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하는 것 이외에, 데이터 구동회로(120) 및 게이트 구동회로(130)를 제어하기 위하여, 수직 동기 신호(VSYNC), 수평 동기 신호(HSYNC), 입력 데이터 인에이블 신호(DE), 클럭 신호(CLK) 등의 타이밍 신호를 입력 받아, 각종 제어 신호들(DCS, GCS)을 생성하여 데이터 구동회로(120) 및 게이트 구동회로(130)로 출력한다.

예를 들어, 컨트롤러(140)는, 게이트 구동회로(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다.

여기서, 게이트 스타트 펄스(GSP)는 게이트 구동회로(130)를 구성하는 하나 이상의 게이트 드라이버 집적회로의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적회로에 공통으로 입력되는 클럭 신호로서, 스캔신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적회로의 타이밍 정보를 지정하고 있다.

또한, 컨트롤러(140)는, 데이터 구동회로(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Source Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다.

여기서, 소스 스타트 펄스(SSP)는 데이터 구동회로(120)를 구성하는 하나 이상의 소스 드라이버 집적회로의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동회로(120)의 출력 타이밍을 제어한다.

컨트롤러(140)는, 데이터 구동회로(120)와 별도의 부품으로 구현될 수도 있고, 데이터 구동회로(120)와 함께 통합되어 집적회로로 구현될 수 있다.

데이터 구동회로(120)는, 컨트롤러(140)로부터 영상 데이터(DATA)를 입력 받아 다수의 데이터 라인(DL)로 데이터 전압을 공급함으로써, 다수의 데이터 라인(DL)을 구동한다. 여기서, 데이터 구동회로(120)는 소스 구동회로라고도 한다.

이러한 데이터 구동회로(120)는, 적어도 하나의 소스 드라이버 집적회로(SDIC: Source Driver Integrated Circuit)를 포함하여 구현될 수 있다.

각 소스 드라이버 집적회로(SDIC)는, 시프트 레지스터(Shift Register), 래치 회로(Latch Circuit), 디지털 아날로그 컨버터(DAC: Digital to Analog Converter), 출력 버퍼(Output Buffer) 등을 포함할 수 있다.

각 소스 드라이버 집적회로(SDIC)는, 경우에 따라서, 아날로그 디지털 컨버터(ADC: Analog to Digital Converter)를 더 포함할 수 있다.

각 소스 드라이버 집적회로(SDIC)는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG: Chip On Glass) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다. 또한, 각 소스 드라이버 집적회로(SDIC)는 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있으며, 이 경우, 각 소스 드라이버 집적회로(SDIC)는 표시패널(110)에 연결된 필름 상에 실장 되고, 필름 상의 배선들을 통해 표시패널(110)과 전기적으로 연결될 수 있다.

게이트 구동회로(130)는, 다수의 게이트 라인(GL)로 스캔신호를 순차적으로 공급함으로써, 다수의 게이트 라인(GL)을 순차적으로 구동한다. 여기서, 게이트 구동회로(130)는 스캔 구동회로라고도 한다.

이러한 게이트 구동회로(130)는, 적어도 하나의 게이트 구동회로 집적회로(GDIC: Gate Driver Integrated Circuit)를 포함하여 구현될 수 있다.

각 게이트 구동회로 집적회로(GDIC)는 시프트 레지스터(Shift Register), 레벨 시프터(Level Shifter) 등을 포함할 수 있다.

각 게이트 드라이버 집적회로(GDIC)는, 테이프 오토메티드 본딩(TAB) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다. 또한, 각 게이트 드라이버 집적회로(GDIC)는 표시패널(110)과 연결된 필름 상에 실장 되는 칩 온 필름(COF) 방식으로 구현될 수도 있다.

게이트 구동회로(130)는, 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔신호를 다수의 게이트 라인(GL)로 순차적으로 공급한다.

데이터 구동회로(120)는, 게이트 구동회로(130)에 의해 특정 게이트 라인이 열리면, 컨트롤러(140)로부터 수신한 영상 데이터(DATA)를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인(DL)로 공급한다.

데이터 구동회로(120)는, 표시패널(110)의 일 측(예: 상측 또는 하측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 표시패널(110)의 양측(예: 상측과 하측)에 모두 위치할 수도 있다.

게이트 구동회로(130)는, 표시패널(110)의 일 측(예: 좌측 또는 우측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 표시패널(110)의 양측(예: 좌측과 우측)에 모두 위치할 수도 있다.

컨트롤러(140)는, 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러(Timing Controller)를 포함하여 다른 제어 기능도 더 수행하는 제어장치일 수 있으며, 타이밍 컨트롤러와 다른 제어장치일 수도 있으며, 제어장치 내 회로일 수도 있다. 컨트롤러(140)는, IC (Integrate Circuit), FPGA (Field Programmable Gate Array), ASIC (Application Specific Integrated Circuit), 또는 프로세서(Processor) 등의 다양한 회로나 전자 부품으로 구현될 수 있다.

컨트롤러(140)는 인쇄회로기판, 가요성 인쇄회로 등 상에 실장되고, 인쇄회로기판, 가요성 인쇄회로 등을 통해 데이터 구동회로(120) 및 게이트 구동회로(130)와 전기적으로 연결될 수 있다.

컨트롤러(140)는, 미리 정해진 하나 이상의 인터페이스에 따라 데이터 구동회로(120)와 신호를 송수신할 수 있다. 여기서, 예를 들어, 인터페이스는 LVDS (Low Voltage D differential Signaling) 인터페이스, EPI 인터페이스, SPI (Serial Peripheral Interface) 등을 포함할 수 있다.

컨트롤러(140)는, 미리 정해진 하나 이상의 인터페이스에 따라 게이트 구동회로(130)와 신호를 송수신할 수 있다. 여기서, 예를 들어, 인터페이스는 LVDS (Low Voltage D differential Signaling) 인터페이스, EPI 인터페이스, SPI (Serial Peripheral Interface) 등을 포함할 수 있다. 컨트롤러(140)는 하나 이상의 레지스터 등의 기억장소를 포함할 수 있다.

본 발명의 실시예들에 따른 표시장치(100)는 서브픽셀(SP) 내 발광 엘리먼트를 포함하는 그 어떠한 형태의 디스플레이일 수 있다. 예를 들어, 본 발명의 실시예들에 따른 표시장치(100)는 서브픽셀(SP) 내 발광 엘리먼트로서 유기발광다이오드(OLED: Organic Light Emitting Diode)를 포함하는 OLED 디스플레이, 서브픽셀(SP) 내 발광 엘리먼트로서 발광다이오드(LED: Light Emitting Diode)를 포함하는 LED 디스플레이 등일 수 있다.

도 2는 본 발명의 실시예들에 따른 표시장치(100)에서, 제1 서브픽셀 구조(3T1C) 기반의 제1 보상회로(20)를 나타낸 도면이다.

도 2를 참조하면, 본 발명의 실시예들에 따른 표시장치(100)의 각 서브픽셀(SP)은 발광 엘리먼트(EL), 구동 트랜지스터(DT), 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 캐패시터(Cst)를 포함할 수 있다.

즉, 본 발명의 실시예들에 따른 표시장치(100)의 각 서브픽셀(SP)은, 발광 엘리먼트(EL)를 구동하기 위하여, 3개의 트랜지스터(DT, T1, T2)와 1개의 캐패시터(Cst)를 포함하는 3T(Transistor)1C(Capacitor) 구조를 가질 수 있다.

발광 엘리먼트(EL)는 제1 전극 및 제2 전극을 포함할 수 있다. 발광 엘리먼트(EL)의 제1 전극은 각 서브픽셀(SP)마다 배치될 수 있는 애노드 전극일 수 있으며, 제2 노드(N1)와 전기적으로 연결될 수 있다.

발광 엘리먼트(EL)의 제2 전극은 캐소드 전극일 수 있으며, 기저전압(EVSS)이 인가될 수 있다. 기저전압(EVSS)은 다수의 서브픽셀(SP)에 공통으로 인가되는 공통전압일 수 있다.

예를 들어, 발광 엘리먼트(EL)는 유기발광다이오드(OLED), 발광다이오드(LED) 등일 수 있다.

구동 트랜지스터(DT)는 발광 엘리먼트(EL)를 구동하기 위한 트랜지스터로서, 제1 노드(N1)에 연결된 게이트 노드와, 제2 노드(N2)에 연결된 소스 노드 또는 드레인 노드와, 제3 노드(N3)에 연결된 드레인 노드 또는 소스 노드를 포함할 수 있다.

제1 노드(N1)는 제1 트랜지스터(T1)의 소스 노드 또는 드레인 노드가 연결되고, 제2 노드(N2)는 제2 트랜지스터(T2)의 소스 노드 또는 드레인 노드가 연결되고, 발광 엘리먼트(EL)의 제1 전극이 연결될 수 있다. 제3 노드(N3)는 구동 전압(EVDD)을 전달해주는 구동전압 라인(DVL)이 전기적으로 연결될 수 있다. 이하에서는, 본 명세서에서 기재되는 제1 내지 제3 노드(N1, N2, N3)는 서브픽셀(SP) 내 전기적인 노드로서, 제1 노드(N1)는 구동 트랜지스터(DT)의 게이트 노드라고도 한고, 제2 노드(N2)는 구동 트랜지스터(DT)의 소스 노드 또는 드레인 노드라고도 하고, 제3 노드(N3)는 구동 트랜지스터(DT)의 드레인 노드 또는 소스 노드라고도 한다. 제2 노드(N2)는 발광 엘리먼트(EL)의 제1 전극과 전기적으로 연결될 수 있다. 이에 따라, 제2 노드(N2)는 발광 엘리먼트(EL)의 제1 전극(애노드 전극일 수 있으며, 경우에 따라서는 캐소드 전극일 수도 있음)이라고도 할 수 있다.

제1 트랜지스터(T1)는 다수의 데이터 라인(DL) 중 대응되는 데이터 라인(DL)과 제1 노드(N1) 간의 연결을 제어할 수 있다. 제1 트랜지스터(T1)는 게이트 노드에 인가되는 제1 스캔신호(SCAN1)에 의해 온-오프 됨으로써, 데이터 라인(DL)과 제1 노드(N1) 간의 연결을 제어할 수 있다.

제1 트랜지스터(T1)는 구동 트랜지스터(DT)의 게이트 노드에 해당하는 제1 노드(N1)로 데이터 전압(VDATA)을 전달해주는 역할을 한다.

제2 트랜지스터(T2)는 다수의 기준 라인(RL) 중 대응되는 기준 라인(RL)과 제2 노드(N2) 간의 연결을 제어할 수 있다. 제2 트랜지스터(T2)는 게이트 노드에 인가되는 제2 스캔신호(SCAN2)에 의해 온-오프 됨으로써, 기준 라인(RL)과 제2 노드(N2) 간의 연결을 제어할 수 있다.

제2 트랜지스터(T2)는 기준 라인(RL)에서 구동 트랜지스터(DT)의 소스 노드 또는 드레인 노드에 해당하는 제2 노드(N2)로 기준 전압(VREF)을 전달해주는 역할을 하거나, 구동 트랜지스터(DT)의 소스 노드 또는 드레인 노드에 해당하는 제2 노드(N2)의 전압을 기준 라인(RL)으로 전달해주는 역할을 수행할 수도 있다.

캐패시터(Cst)는 제1 노드(N1)와 제2 노드(N2) 사이에 연결될 수 있다. 캐패시터(Cst)는 한 프레임 등의 정해진 시간 동안 양 단의 전압 차이를 유지해줄 수 있다.

한편, 캐패시터(Cst)는, 구동 트랜지스터(DT)의 게이트 노드와 소스 노드(또는 드레인 노드) 사이에 존재하는 내부 캐패시터(Internal Capacitor)인 기생 캐패시터(예: Cgs, Cgd)가 아니라, 구동 트랜지스터(DT)의 외부에 의도적으로 설계한 외부 캐패시터(External Capacitor)일 수 있다.

구동 트랜지스터(DT), 제1 트랜지스터(T1) 및 제2 트랜지스터(T2) 각각은 n 타입 트랜지스터이거나 p 타입 트랜지스터일 수 있다.

한편, 제1 스캔신호(SCAN1) 및 제2 스캔신호(SCAN2)는 별개의 게이트 신호일 수 있다. 이 경우, 제1 스캔신호(SCAN1) 및 제2 스캔신호(SCAN2)는 서로 다른 게이트 라인을 통해, 제1 트랜지스터(T1)의 게이트 노드 및 제2 트랜지스터(T2)의 게이트 노드로 각각 인가될 수도 있다.

경우에 따라서는, 제1 스캔신호(SCAN1) 및 제2 스캔신호(SCAN2)는 동일한 게이트 신호일 수도 있다. 이 경우, 제1 스캔신호(SCAN1) 및 제2 스캔신호(SCAN2)는 동일한 게이트 라인을 통해 제1 트랜지스터(T1)의 게이트 노드 및 제2 트랜지스터(T2)의 게이트 노드에 공통으로 인가될 수도 있다.

표시패널(110)에 배치된 다수의 서브픽셀(SP) 각각에 포함된 회로 소자들은 구동 시간에 따라 열화 되고 고유의 특성치가 변할 수 있다. 이에 따라, 표시패널(110)의 다수의 서브픽셀(SP)에 포함된 회로 소자들 간의 특성치 편차가 발생할 수 있고, 표시패널(110)의 화상 표시를 위한 균일도가 떨어질 수 있다.

예를 들어, 서브픽셀(SP) 내 회로 소자의 특성치는, 구동 트랜지스터(DT)의 문턱전압, 구동 트랜지스터(DT)의 이동도, 발광 엘리먼트(EL)의 문턱전압 등을 포함할 수 있다.

따라서, 본 발명의 실시예들에 따른 표시장치(100)는 표시패널(110)의 다수의 서브픽셀(SP)에 포함된 회로 소자들의 특성치를 센싱하고, 회로 소자들 간의 특성치 편차를 보상해주기 위한 보상회로(20)를 포함할 수 있다. 아래에서는, 서브픽셀(SP)이 3T1C 구조 (제1 서브픽셀 구조)를 갖는 경우, 보상회로(20)를 제1 보상회로(20)라고 기재한다.

본 발명의 실시예들에 따른 표시장치(100)의 제1 보상회로(20)는, 기준 라인(RL)과 기준 전압 공급 노드(Nr) 간의 연결을 제어하는 기준 스위치(SPRE)와, 기준 라인(RL)의 전압을 센싱하는 센싱회로(200)와, 센싱회로(200)와 기준 라인(RL) 간의 연결을 제어하는 샘플링 스위치(SAM)를 포함할 수 있다.

본 발명의 실시예들에 따른 표시장치(100)의 제1 보상회로(20)는, 센싱회로(200)에 의해 센싱된 전압을 토대로, 구동 트랜지스터들(DT)의 특성치 편차 또는 발광 엘리먼트들(EL)의 특성치 편차를 보상해주기 위한 보상값을 산출하고, 산출된 보상값에 따라 데이터를 가변하는 보상부(210)를 더 포함할 수 있다.

본 발명의 실시예들에 따른 표시장치(100)의 제1 보상회로(20)는, 3T1C 구조를 갖는 서브픽셀(SP)을 더 포함할 수 있다.

도 2를 참조하면, 본 발명의 실시예들에 따른 표시장치(100)의 데이터 구동회로(120)는, 영상 데이터(DATA)를 저장하는 다수의 래치(LAT), 영상 데이터(DATA)를 아날로그 전압의 데이터 전압(VDATA)으로 변환하는 다수의 디지털-아날로그 컨버터(DAC) 및 데이터 전압(VDATA)을 증폭하여 데이터 라인(DL)으로 출력하는 다수의 출력 버퍼(BUF) 등을 포함할 수 있다.

다수의 래치(LAT), 다수의 디지털-아날로그 컨버터(DAC) 및 다수의 출력 버퍼(BUF) 각각은 다수의 데이터 라인(DL) 각각에 대응될 수 있다.

도 2를 참조하면, 기준 스위치(SRPE), 샘플링 스위치(SAM) 및 센싱회로(200)는 데이터 구동회로(120)에 포함될 수 있다. 보상부(210)는 컨트롤러(140)에 포함될 수 있다.

도 2를 참조하면, 제1 보상회로(20)가 3T1C 구조의 서브픽셀(SP)에서, 구동 트랜지스터(DT)의 문턱전압(Vth) 또는 이동도(μ)를 센싱하는 경우, 센싱 경로는 구동 트랜지스터(DT), 제2 트랜지스터(T2) 및 기준 라인(RL)을 포함한다. 여기서, 센싱 경로는 센싱회로(200)가 기준 라인(RL)의 전압을 센싱할 때 기준 라인(RL)과 전기적으로 연결되는 모든 배선 및 소자들을 의미한다.

도 2를 참조하면, 제1 보상회로(20)가 3T1C 구조의 서브픽셀(SP)에서, 발광 엘리먼트(EL)의 문턱전압(Vth)을 센싱하는 경우, 센싱 경로는 발광 엘리먼트(EL), 제2 트랜지스터(T2) 및 기준 라인(RL)을 포함한다.

도 2를 참조하면, 제1 보상회로(20)가 3T1C 구조의 서브픽셀(SP)에서, 발광 엘리먼트(EL)의 문턱전압(Vth)을 센싱하기 위한 구동 시, 구동 트랜지스터(DT)를 사용하기 때문에, 구동 트랜지스터(DT)의 영향을 받은 상태에서, 발광 엘리먼트(EL)의 문턱전압(Vth)을 센싱하게 된다. 따라서, 제1 보상회로(20)는 발광 엘리먼트(EL)의 문턱전압(Vth)을 정확하게 센싱할 수 없다.

또한, 둘 이상의 서브픽셀 열이 하나의 기준 라인(RL)을 공유하는 경우, 제1 보상회로(20)가 3T1C 구조의 서브픽셀(SP)에서, 발광 엘리먼트(EL)의 문턱전압(Vth)을 센싱할 때, 제2 트랜지스터(T2)를 통해 인접 서브픽셀들(SP)의 영향을 받을 수 있다. 따라서, 제1 보상회로(20)는 발광 엘리먼트(EL)의 문턱전압(Vth)을 정확하게 센싱할 수 없다.

아래에서는, 발광 엘리먼트(EL)의 문턱전압(Vth)을 보다 정확하게 센싱하기 위한 제2 서브픽셀 구조 (4T1C)와, 이에 기반한 진보된 제2 보상회로(30)를 설명한다.

도 3은 본 발명의 실시예들에 따른 표시장치(100)에서, 제2 서브픽셀 구조(4T1C)를 기반으로 하는 진보된 제2 보상회로(30)를 나타낸 도면이고, 도 4는 본 발명의 실시예들에 따른 표시장치(100)의 진보된 제2 보상회로(30)에서, 제1 연결제어회로(310) 및 제2 연결제어회로(320)가 제1 제어 스위치(CT1) 및 제2 제어 스위치(CT2)로 각각 구현된 경우를 나타낸 도면이다.

도 3을 참조하면, 본 발명의 실시예들에 따른 표시장치(100)의 각 서브픽셀(SP)은 발광 엘리먼트(EL), 구동 트랜지스터(DT), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3) 및 캐패시터(Cst)를 포함할 수 있다.

본 발명의 실시예들에 따른 표시장치(100)의 각 서브픽셀(SP)은, 발광 엘리먼트(EL)를 구동하기 위하여, 4개의 트랜지스터(DT, T1, T2, T3)와 1개의 캐패시터(Cst)를 포함하는 4T1C 구조 (제2 서브픽셀 구조)를 가질 수 있다.

각 서브픽셀(SP) 내에 존재하는 3개의 주요 노드(N1, N2, N3) 중에서, 제1 노드(N1)는 제1 트랜지스터(T1)의 소스 노드 또는 드레인 노드가 연결되고, 제2 노드(N2)는 제2 트랜지스터(T2)의 소스 노드 또는 드레인 노드가 연결되고, 발광 엘리먼트(EL)의 제1 전극이 연결될 수 있으며, 제3 노드(N3)에는 구동 전압(EVDD)이 인가될 수 있다.

캐패시터(Cst)는, 구동 트랜지스터(DT)의 게이트 노드와 소스 노드(또는 드레인 노드) 사이에 존재하는 내부 캐패시터(Internal Capacitor)인 기생 캐패시터(예: Cgs, Cgd)가 아니라, 구동 트랜지스터(DT)의 외부에 의도적으로 설계한 외부 캐패시터(External Capacitor)일 수 있다.

제1 스캔신호(SCAN1) 및 제2 스캔신호(SCAN2) 중 제2 스캔신호(SCAN2)는 디스플레이 구동 기간은 물론, 구동 트랜지스터(DT)의 특성치(문턱전압, 이동도)를 센싱하기 위한 센싱 구동 기간에 사용되기 때문에 센싱신호라고도 한다.

도 3을 참조하면, 제2 서브픽셀 구조(4T1C)를 갖는 서브픽셀(SP)은, 제1 서브픽셀 구조(3T1C)를 갖는 서브픽셀(SP)에 비해, 데이터 라인(DL)과 제2 노드(N2) 간의 연결을 제어하는 제3 트랜지스터(T3)를 더 포함한다.

제3 트랜지스터(T3)는 게이트 노드에 인가되는 게이트 신호(E_SEN)에 의해 온-오프가 제어될 수 있다. 제3 트랜지스터(T3)는 발광 엘리먼트(EL)의 문턱전압(Vth)을 센싱하기 위한 센싱 구동 기간 동안 턴-온 될 수 있다.

제3 트랜지스터(T3)의 게이트 노드에 인가되는 게이트 신호(E_SEN)는 발광 엘리먼트(EL)의 문턱전압(Vth)을 센싱하기 위한 구동 기간을 제어하는 신호일 수 있다.

본 발명의 실시예들에 따른 표시장치(100)의 데이터 구동회로(120)는 다수의 데이터 라인(DL)으로 데이터 전압들을 각각 출력하는 다수의 출력 버퍼(BUF)를 포함할 수 있다.

아래에서는, 서브픽셀(SP)이 4T1C 구조 (제2 서브픽셀 구조)를 갖는 경우, 진보된 보상회로(30)를 제2 보상회로(30)라고 기재한다.

도 3을 참조하면, 본 발명의 실시예들에 따른 표시장치(100)의 제2 보상회로(30)는, 기준 라인(RL)과 기준 전압 공급 노드(Nr) 간의 연결을 제어하는 기준 스위치(SPRE)와, 기준 라인(RL)의 전압을 센싱하는 센싱회로(200)와, 센싱회로(200)와 기준 라인(RL) 간의 연결을 제어하는 샘플링 스위치(SAM) 등을 포함할 수 있다.

도 3을 참조하면, 본 발명의 실시예들에 따른 표시장치(100)의 제2 보상회로(30)는, 센싱회로(200)에 의해 센싱된 전압을 토대로, 구동 트랜지스터들(DT)의 특성치 편차 또는 발광 엘리먼트들(EL)의 특성치 편차를 보상해주기 위한 보상값을 산출하고, 산출된 보상값에 따라 데이터를 가변하는 보상부(210)를 더 포함할 수 있다.

도 3을 참조하면, 본 발명의 실시예들에 따른 표시장치(100)의 제2 보상회로(30)는, 다수의 데이터 라인(DL)과 다수의 기준 라인(RL) 간의 연결을 제어하는 제1 연결제어회로(310)를 더 포함할 수 있다.

도 3을 참조하면, 본 발명의 실시예들에 따른 표시장치(100)의 제2 보상회로(30)는, 데이터 구동회로(120) 내 다수의 출력 버퍼(BUF)와 다수의 데이터 라인(DL) 간의 연결을 제어하는 제2 연결제어회로(320)를 더 포함할 수 있다.

도 4를 참조하면, 제1 연결제어회로(310)는 다수의 데이터 라인(DL)과 다수의 기준 라인(RL) 간의 연결을 제어하는 회로로서, 다수의 데이터 라인(DL)의 개수만큼 존재하는 다수의 제1 제어 스위치(CT1) 등을 포함할 수 있다.

제1 제어 스위치(CT1)는 트랜지스터로 구현될 수 있다.

제1 제어 스위치(CT1)는 게이트 노드에 인가되는 게이트 신호(E_SEN_EN)에 의해 온-오프가 제어될 수 있다. 제1 제어 스위치(CT1)는 발광 엘리먼트(EL)의 문턱전압(Vth)을 센싱하기 위한 센싱 구동 기간 중 일정 시간(초기화 기간) 동안 턴-온 될 수 있다.

제1 제어 스위치(CT1)의 게이트 노드에 인가되는 게이트 신호(E_SEN_EN)는 발광 엘리먼트(EL)의 문턱전압(Vth)을 센싱하기 위한 구동을 인에이블 시키는 신호일 수 있다.

도 4를 참조하면, 제2 연결제어회로(320)는 다수의 출력 버퍼(BUF)와 다수의 데이터 라인(DL) 간의 연결을 제어하는 회로로서, 다수의 데이터 라인(DL)의 개수만큼 존재하는 다수의 제2 제어 스위치(CT2)를 포함할 수 있다.

제2 제어 스위치(CT2)는 트랜지스터로 구현될 수 있다. 제2 제어 스위치(CT2)는 게이트 노드에 인가되는 게이트 신호(OUT_EN)에 의해 온-오프가 제어될 수 있다.

제2 제어 스위치(CT2)는, 해당 데이터 라인(DL)과 연결된 서브픽셀들(SP) 중 적어도 하나의 서브픽셀(SP)에 데이터 전압(VDATA)이 공급되어야 하는 경우, 턴-온 될 수 있다. 여기서, 데이터 전압(VDATA)은 디스플레이 구동을 위한 데이터 전압일 수도 있고, 구동 트랜지스터(DT)의 문턱전압 또는 이동도를 센싱하기 위한 구동 기간 동안 공급되는 데이터 전압일 수도 있고, 발광 엘리먼트(EL)의 문턱전압을 센싱하기 위한 구동 기간 동안 공급되는 데이터 전압일 수도 있다.

특히, 제2 제어 스위치(CT2)는, 발광 엘리먼트(EL)의 문턱전압(Vth)을 센싱하기 위한 센싱 구동 기간 중 일정 시간(초기화 기간) 동안 턴-온 될 수 있다.

도 4를 참조하면, 제2 서브픽셀 구조(4T1C)를 갖는 서브픽셀(SP)이 이미지 표시를 위해 구동되는 구동 기간 (이하, 노말 구동 기간 또는 디스플레이 구동 기간)이라고도 함) 동안, 해당 서브픽셀(SP) 내 제1 노드(N1) 및 제2 노드(N2) 각각의 전압 상태를 초기화 하기 위한 초기화 기간과, 해당 서브픽셀(SP) 내 제2 노드(N2)의 전압이 변동하는 전압 변동 기간과, 해당 서브픽셀(SP) 내 제2 노드(N2)의 변동된 전압에 따라 발광 엘리먼트(EL)이 발광하는 발광 기간 등을 포함할 수 있다.

제3 트랜지스터(T3), 제1 제어 스위치(CT1) 및 제2 제어 스위치(CT2)는 디스플레이 구동 기간 (노말 구동 기간) 동안 턴-오프 상태일 수 있다.

디스플레이 구동 기간 (노말 구동 기간) 동안, 제3 트랜지스터(T3), 제1 제어 스위치(CT1) 및 제2 제어 스위치(CT2)는 턴-오프 상태이므로, 제2 서브픽셀 구조(4T1C)를 갖는 서브픽셀(SP)은 제1 서브픽셀 구조(3T1C)를 갖는 서브픽셀(SP)과 동일하게 구동될 수 있다.

도 4를 참조하면, 제2 서브픽셀 구조(4T1C)를 갖는 서브픽셀(SP) 내 구동 트랜지스터(DT)의 문턱전압(Vth)을 센싱하기 위한 구동 기간 (이하, DT 문턱전압 센싱 구동 기간이라고도 함)은, 해당 서브픽셀(SP) 내 제1 노드(N1) 및 제2 노드(N2) 각각의 전압 상태를 초기화 하기 위한 초기화 기간과, 해당 서브픽셀(SP) 내 제2 노드(N2)의 전압이 변동하는 전압 변동 기간과, 해당 서브픽셀(SP) 내 제2 노드(N2)의 전압 변동이 중지되거나 느려지는 포화 기간 등을 포함할 수 있다.

도 4를 참조하면, 제2 서브픽셀 구조(4T1C)를 갖는 서브픽셀(SP) 내 구동 트랜지스터(DT)의 이동도(μ)를 센싱하기 위한 구동 기간 (이하, DT 이동도 센싱 구동 기간이라고도 함)은, 해당 서브픽셀(SP) 내 제1 노드(N1) 및 제2 노드(N2) 각각의 전압 상태를 초기화 하기 위한 초기화 기간과, 해당 서브픽셀(SP) 내 제2 노드(N2)의 전압이 변동하는 전압 변동 기간 등을 포함할 수 있다.

제3 트랜지스터(T3), 제1 제어 스위치(CT1) 및 제2 제어 스위치(CT2)는 DT 문턱전압 센싱 구동 기간 동안 턴-오프 상태일 수 있다.

제3 트랜지스터(T3), 제1 제어 스위치(CT1) 및 제2 제어 스위치(CT2)는 DT 이동도 센싱 구동 기간 동안 턴-오프 상태일 수 있다.

DT 문턱전압 센싱 구동 기간 및 DT 이동도 센싱 구동 기간 동안, 제3 트랜지스터(T3), 제1 제어 스위치(CT1) 및 제2 제어 스위치(CT2)는 턴-오프 상태이므로, 제2 서브픽셀 구조(4T1C)를 갖는 서브픽셀(SP)은 제1 서브픽셀 구조(3T1C)를 갖는 서브픽셀(SP)과 동일하게 구동될 수 있다.

도 4를 참조하면, 제2 서브픽셀 구조(4T1C)를 갖는 서브픽셀(SP) 내 발광 엘리먼트(EL)의 문턱전압(Vth)을 센싱하기 위한 구동 기간 (이하, EL 문턱전압 센싱 구동 기간 또는 EL 열화 센싱 구동 기간이라고도 함)은, 해당 서브픽셀(SP) 내 제1 노드(N1) 및 제2 노드(N2) 각각의 전압 상태를 초기화 하기 위한 초기화 기간과, 해당 서브픽셀(SP) 내 제2 노드(N2)의 전압이 변동하는 전압 변동 기간과, 해당 서브픽셀(SP) 내 제2 노드(N2)의 전압 변동이 중지되거나 느려지는 포화 기간 등을 포함할 수 있다.

서브픽셀(SP) 내 제3 트랜지스터(T3)는 EL 열화 센싱 구동 기간 동안 내내 턴-온 상태일 수 있다. 서브픽셀(SP)의 외부에 위치하는 제1 제어 스위치(CT1) 및 제2 제어 스위치(CT2)는 EL 열화 센싱 구동 기간 중 초기화 기간 동안 턴-온 되었다가, 전압 변동 기간과 포화 기간 동안 턴-오프 될 수 있다.

제1 제어 스위치(CT1) 및 제2 제어 스위치(CT2)는 n형 트랜지스터 또는 p형 트랜지스터일 수 있다. 이하에서는, 설명의 편의를 위하여, 제1 제어 스위치(CT1) 및 제2 제어 스위치(CT2)는 n형 트랜지스터인 것으로 예를 든다.

도 5는 본 발명의 실시예들에 따른 표시장치(100)에서, 도 2의 제1 보상회로(20)와 도 3 및 도 4의 진보된 제2 보상회로(30) 각각에 대하여, 구동 트랜지스터(DT)의 문턱전압(Vth) / 이동도(μ)의 센싱 경로와, 발광 엘리먼트(EL)의 문턱전압(Vth)의 센싱 경로를 나타낸 도면이다.

도 5를 참조하면, 제1 보상회로(20) 및 제2 보상회로(30) 각각에 포함된 센싱회로(200)는 아날로그-디지털 컨버터(ADC) 등을 포함할 수 있으며, 경우에 따라서, 아날로그-디지털 컨버터(ADC) 이외에, 전류-전압 변환기(Current-to-Voltage Converter) 또는 캐패시터 등을 더 포함할 수 있다.

도 5를 참조하면, 제1 보상회로(20)가 제1 서브픽셀 구조인 3T1C 구조의 서브픽셀(SP)에 포함된 구동 트랜지스터(DT)의 문턱전압(Vth) 또는 이동도(μ)를 센싱하는 경우, 센싱 경로는 구동 트랜지스터(DT), 제2 트랜지스터(T2) 및 기준 라인(RL)을 포함한다.

도 5를 참조하면, 진보된 제2 보상회로(30)가 제2 서브픽셀 구조인 4T1C 구조의 서브픽셀(SP)에 포함된 구동 트랜지스터(DT)의 문턱전압(Vth) 또는 이동도(μ)를 센싱하는 경우, 센싱 경로는 구동 트랜지스터(DT), 제2 트랜지스터(T2) 및 기준 라인(RL)을 포함한다.

전술한 바와 같이, DT 문턱전압 센싱 구동 기간 및 DT 이동도 센싱 구동 기간 동안, 제2 보상회로(30)에서 제3 트랜지스터(T3), 제1 제어 스위치(CT1) 및 제2 제어 스위치(CT2)는 턴-오프 상태이기 때문에, 제2 보상회로(30)에서 구동 트랜지스터(DT)의 문턱전압(Vth) 및 이동도(μ)의 센싱 경로는, 제1 보상회로(20)에서 구동 트랜지스터(DT)의 문턱전압(Vth) 및 이동도(μ)의 센싱 경로와 동일하다.

도 5를 참조하면, 제1 보상회로(20)가 제1 서브픽셀 구조인 3T1C 구조의 서브픽셀(SP)에 포함된 발광 엘리먼트(EL)의 문턱전압(Vth)을 센싱하는 경우, 센싱 경로는 발광 엘리먼트(EL), 제2 트랜지스터(T2) 및 기준 라인(RL)을 포함한다.

이에 비해, 도 5를 참조하면, 제2 보상회로(30)가 제2 서브픽셀 구조인 4T1C 구조의 서브픽셀(SP)에 포함된 발광 엘리먼트(EL)의 문턱전압(Vth)을 센싱하는 경우, 센싱 경로는 발광 엘리먼트(EL), 제2 트랜지스터(T2) 및 기준 라인(RL)을 포함한다.

제2 보상회로(30)에서 발광 엘리먼트(EL)의 문턱전압(Vth)의 센싱 경로는, 제1 보상회로(20)에서 발광 엘리먼트(EL)의 문턱전압(Vth)의 센싱 경로와 다르다.

제2 보상회로(30)는 발광 엘리먼트(EL)의 문턱전압(Vth)을 센싱할 때, 구동 트랜지스터(DT)를 사용하지 않는다. 따라서, 제2 보상회로(30)는 구동 트랜지스터(DT)의 영향 없이, 발광 엘리먼트(EL)의 문턱전압(Vth)을 정확하게 센싱할 수 있다.

또한, 제2 보상회로(30)는 발광 엘리먼트(EL)의 문턱전압(Vth)을 센싱할 때, 제2 트랜지스터(T2)를 경유하지 않고 기준 라인(RL)의 전압을 센싱하기 때문에, 제2 트랜지스터(T2)를 통한 인접 서브픽셀들(SP)의 영향을 줄일 수 있다.

제1 보상회로(20) 및 제2 보상회로(30) 각각에 포함된 센싱회로(200)가 기준 라인(RL)의 전압을 센싱하는 처리는, 제1 보상회로(20) 및 제2 보상회로(30) 각각에 포함된 센싱회로(200) 내 아날로그-디지털 컨버터(ADC)가 기준 라인(RL)의 전압 (아날로그 전압)을 디지털 값에 해당하는 센싱 값으로 변환하는 처리와, 변환된 센싱 값을 포함하는 센싱 데이터를 출력하는 처리를 포함할 수 있다.

도 6 내지 도 8은 본 발명의 실시예들에 따른 표시장치(100)의 진보된 제2 보상회로(30) 내 제1 제어 스위치(CT1) 및 제2 제어 스위치(CT2) 각각의 위치에 대한 예시들이다.

도 6을 참조하면, 제1 연결제어회로(310) 및 제2 연결제어회로(320)는 데이터 구동회로(120) 내 위치할 수 있다. 즉, 제1 제어 스위치(CT1) 및 제2 제어 스위치(CT2)는 데이터 구동회로(120) 내 위치할 수 있다.

도 7을 참조하면, 제1 연결제어회로(310) 및 제2 연결제어회로(320)는 표시패널(110)의 비 표시영역(N/A)에 위치할 수 있다. 즉, 제1 제어 스위치(CT1) 및 제2 제어 스위치(CT2)는 표시패널(110)의 비 표시영역(N/A)에 위치할 수 있다.

도 8을 참조하면, 제1 연결제어회로(310)는 표시패널(110)의 비 표시영역(N/A)에 위치할 수 있고, 제2 연결제어회로(320)는 데이터 구동회로(120) 내 위치할 수 있다. 즉, 제1 제어 스위치(CT1)는 표시패널(110)의 비 표시영역(N/A)에 위치할 수 있고, 제2 제어 스위치(CT2)는 데이터 구동회로(120) 내 위치할 수 있다.

도 9는 본 발명의 실시예들에 따른 표시장치(100)에서, 4T1C 구조를 갖는 서브픽셀(SP)의 2 스캔구조를 나타낸 도면이고, 도 10은 본 발명의 실시예들에 따른 표시장치(100)에서, 4T1C 구조를 갖는 서브픽셀(SP)의 1 스캔구조를 나타낸 도면이다.

도 9를 참조하면, 다수의 게이트 라인(GL)은, 제1 트랜지스터(T1)의 게이트 노드와 전기적으로 연결된 제1 게이트 라인(GL1)과, 제2 트랜지스터(T2)의 게이트 노드와 전기적으로 연결되며 제1 게이트 라인(GL1)과 다른 제2 게이트 라인(GL2)을 포함할 수 있다. 이러한 구조를 2 스캔 구조라고 한다.

이러한 2 스캔 구조에 따르면, 제1 트랜지스터(T1)의 게이트 노드에 인가되는 제1 스캔신호(SCAN1)와 제2 트랜지스터(T2)의 게이트 노드에 인가되는 제2 스캔신호(SCAN2)는 서로 독립적인 게이트 신호로서, 턴-온 레벨 전압을 서로 다른 타이밍에 가질 수 있다.

도 10을 참조하면, 다수의 게이트 라인(GL)은, 제1 트랜지스터(T1)의 게이트 노드 및 제2 트랜지스터(T2)의 게이트 노드와 공통으로 연결되는 게이트 라인(GL)을 포함할 수 있다. 이러한 구조를 1 스캔 구조라고 한다.

이러한 1 스캔 구조에 따르면, 제1 트랜지스터(T1)의 게이트 노드에 인가되는 제1 스캔신호(SCAN1)와 제2 트랜지스터(T2)의 게이트 노드에 인가되는 제2 스캔신호(SCAN2)는 서로 동일한 게이트 신호(SCAN)일 수 있다. 따라서, 제1 트랜지스터(T1)와 제2 트랜지스터(T2)는 함께 턴-온 되고 함께 턴-오프 될 수 있다.

1 스캔 구조는 2 스캔 구조에 비해, 표시패널(110)에 배치되는 게이트 라인들(GL)의 개수가 줄어들 수 있다. 따라서, 1 스캔 구조를 갖는 표시패널(110)은 개구율이 높아질 수 있다.

도 11은 본 발명의 실시예들에 따른 표시장치(100)의 디스플레이 구동 및 각종 센싱 타이밍을 설명하기 위한 도면이다.

도 11을 참조하면, 본 실시예들에 따른 표시장치(100)는, 파워 온 신호(Power On Signal)가 발생하면, 실질적인 영상 디스플레이 구동이 진행되기 전에, 표시패널(110)에 배치된 각 서브픽셀(SP) 내 회로 소자의 특성치를 센싱할 수 있다. 이러한 센싱 프로세스를 "온-센싱 프로세스(On-Sensing Process) "라고 한다.

본 실시예들에 따른 표시장치(100)는, 파워 오프 신호(Power Off Signal)가 발생하면, 전원 차단 등의 오프 시퀀스(Off-Sequence)가 진행되기 이전에, 표시패널(110)에 배치된 각 서브픽셀 내 회로소자의 특성치를 센싱할 수도 있다. 이러한 센싱 프로세스를 "오프-센싱 프로세스(Off-Sensing Process) "라고 한다.

본 실시예들에 따른 표시장치(100)는, 파워 온 신호가 발생한 이후 파워 오프 신호가 발생되기 전까지, 디스플레이 구동 중에서 블랭크(Blank) 시간 마다 표시패널(110)에 배치된 각 서브픽셀 내 회로 소자의 특성치를 센싱할 수도 있다. 이러한 센싱 프로세스를 "실시간 센싱 프로세스(Real-time Sensing Process)" 라고 한다.

이러한 실시간 센싱 프로세스(Real-time Sensing Process)은, 수직 동기 신호(VSYNC)를 기준으로 액티브 시간(Active Time) 사이의 블랭크 시간(Blank Time) 마다 진행될 수 있다.

구동 트랜지스터(DT)의 이동도 센싱은 온-센싱 프로세스, 오프-센싱 프로세스 및 실시간 센싱 프로세스 중 하나 이상으로 동작할 수 있다.

구동 트랜지스터(DT)의 이동도 센싱은 짧은 시간이 필요하기 때문에, 파워 온 신호가 발생한 이후에 디스플레이 구동이 시작하기 이전에 진행될 수도 있고, 파워 오프 신호가 발생한 이후에 디스플레이 구동이 되지 않을 때에도 수행될 수 있다.

이뿐만 아니라, 구동 트랜지스터(DT)의 이동도 센싱은 디스플레이 구동 중에도 짧은 블랭크 시간을 활용하여 실시간으로 진행될 수 있다.

즉, 구동 트랜지스터(DT)의 이동도 센싱은 파워 온 신호가 발생하여 디스플레이 구동이 시작하기 이전에 온-센싱 프로세스(On-Sensing Process)로 진행될 수도 있고, 파워 오프 신호가 발생하여 디스플레이 구동이 진행되지 않는 구간 동안 오프-센싱 프로세스(Off-Sensing Process)로 진행될 수도 있으며, 디스플레이 구동 중에 짧은 블랭크 시간 마다 실시간-센싱 프로세스(Real-time Sensing Process)로 진행될 수 있다.

구동 트랜지스터(DT)의 문턱전압 센싱은 온-센싱 프로세스, 오프-센싱 프로세스 및 실시간 센싱 프로세스 중 하나 이상으로 동작할 수 있다.

구동 트랜지스터(DT)의 문턱전압 센싱은, 구동 트랜지스터(DT)의 소스 노드 또는 드레인 노드와 대응되는 제2 노드(N2)의 전압이 포화되는 긴 시간이 필요하기 때문에, 구동 트랜지스터(DT)의 이동도 센싱에 비해, 상대적으로 오랜 시간이 걸린다.

이러한 점을 고려할 때, 구동 트랜지스터(DT)의 문턱전압 센싱은, 사용자 시청에 방해가 되지 않는 타이밍을 활용하여 이루어져야만 한다. 따라서, 구동 트랜지스터(DT)의 문턱전압 센싱은 사용자 입력 등에 따라 파워 오프 신호(Power Off Signal)가 발생한 이후, 디스플레이 구동이 되지 않는 동안, 즉, 사용자가 시청 의사가 없는 상황에서 디스플레이에 전혀 영향을 주지 않고 진행될 수 있다. 즉, 구동 트랜지스터(DT)의 문턱전압 센싱은 오프-센싱 프로세스(Off-Sensing Process)로 진행될 수 있다.

발광 엘리먼트(EL)의 문턱전압 센싱은 온-센싱 프로세스, 오프-센싱 프로세스 및 실시간 센싱 프로세스 중 하나 이상으로 동작할 수 있다.

도 12는 본 발명의 실시예들에 따른 표시장치(100)의 디스플레이 구동 시 구동 타이밍 다이어그램이고, 도 13은 본 발명의 실시예들에 따른 표시장치(100)의 디스플레이 구동 시 서브픽셀(SP)의 상태를 나타낸 도면이다.

도 12 및 도 13을 참조하면, 서브픽셀(SP)이 이미지를 표시하기 위해 구동되는 제1 기간 (디스플레이 구동 기간)은, 서브픽셀(SP) 내 제2 노드(N2)에 제1 초기화 전압(VREF)이 인가되는 제1 초기화 기간(S1210)과, 서브픽셀(SP) 내 제2 노드(N2)의 전압(V2)이 상승하는 제1 전압 변동 기간(S1220)과, 서브픽셀(SP) 내 발광 엘리먼트(EL)가 발광하는 발광 기간(S1230)을 포함할 수 있다.

제1 기간 (디스플레이 구동 기간) 동안, 서브픽셀(SP) 내 제3 트랜지스터(T3)는 턴-오프 되어 있고, 데이터 라인(DL)과 기준 라인(RL)은 제1 연결제어회로(310)에 의해 전기적으로 끊어져 있고, 데이터 구동회로(120) 내 데이터 라인(DL)으로 데이터 전압을 출력하는 출력 버퍼(BUF)와 데이터 라인(DL)은 제2 연결제어회로(320)에 의해 전기적으로 연결되어 있을 수 있다.

제1 기간 (디스플레이 구동 기간) 동안, 서브픽셀(SP) 내 제3 트랜지스터(T3)는 턴-오프 되어 있고, 제1 제어 스위치(CT1)는 턴-오프 되어 있고, 제2 제어 스위치(CT2)는 턴-온 되어 있을 수 있다.

이에 따라, 제1 기간 (디스플레이 구동 기간) 동안, 4T1C 구조의 서브픽셀(SP)은 3T1C 구조의 서브픽셀(SP)와 실질적으로 동일하게 동작한다.

제1 기간 (디스플레이 구동 기간) 내 제1 초기화 기간(S1210) 동안, 제1 트랜지스터(T1) 및 제2 제어 스위치(CT2)의 턴-온에 따라, 데이터 구동회로(120)에서 출력된 데이터 전압(VDATA)은 구동 트랜지스터(DT)의 게이트 노드와 전기적으로 연결된 제1 노드(N1)에 공급될 수 있다.

제1 기간 (디스플레이 구동 기간) 내 제1 초기화 기간(S1210) 동안, 제2 트랜지스터(T2)의 턴-온에 따라, 기준 라인(RL)에 공급된 기준 전압(VREF)은 제1 초기화 전압으로서, 구동 트랜지스터(DT)의 소스 노드 (또는 드레인 노드)와 전기적으로 연결된 제2 노드(N2)에 공급될 수 있다.

제1 기간 (디스플레이 구동 기간) 내 제2 전압 변동 기간(S1220) 동안, 제1 트랜지스터(T1) 및 제2 제어 스위치(CT2)의 턴-오프에 따라, 구동 트랜지스터(DT)의 게이트 노드와 전기적으로 연결된 제1 노드(N1)는 플로팅 상태가 된다.

제1 기간 (디스플레이 구동 기간) 내 제2 전압 변동 기간(S1220) 동안, 제2 트랜지스터(T2)의 턴-오프에 따라, 구동 트랜지스터(DT)의 소스 노드 (또는 드레인 노드)와 전기적으로 연결된 제2 노드(N2)는 플로팅 상태가 된다.

따라서, 제1 기간 (디스플레이 구동 기간) 내 제2 전압 변동 기간(S1220) 동안, 구동 트랜지스터(DT)의 소스 노드 (또는 드레인 노드) 및 발광 엘리먼트(EL)의 제1 전극과 전기적으로 연결된 제2 노드(N2)의 전압(V2)이 상승하게 된다. 제2 노드(N2)의 전압(V2)은 발광 엘리먼트(EL)가 전류를 도통시킬 정도(EVSS + EL Vth)가 될 때까지 상승한다.

제2 노드(N2)의 전압(V2)이 일정 수준 이상 상승하게 되면, 발광 단계(S1230)가 진행된다. 발광 단계(S1230)에서는, 전류가 발광 엘리먼트(EL)로 공급되고, 발광 엘리먼트(EL)는 발광을 하게 된다.

도 14는 본 발명의 실시예들에 따른 표시장치(100)의 구동 트랜지스터(DT)의 문턱전압 센싱을 위한 구동 타이밍 다이어그램이다.

도 14를 참조하면, 본 발명의 실시예들에 따른 표시장치(100)는 제1 기간 (디스플레이 구동 기간)과 다른 제2 기간 (DT 문턱전압 센싱 구동 기간)을 가질 수 있다.

제2 기간 (DT 문턱전압 센싱 구동 기간)은, 서브픽셀(SP) 내 제2 노드(N2)에 제2 초기화 전압(VREF)이 인가되는 제2 초기화 기간(S1410)과, 서브픽셀(SP) 내 제2 노드(N2)의 전압(V2)이 상승하는 제2 전압 변동 기간(S1420)과, 서브픽셀(SP) 내 제2 노드(N2)의 전압이 포화되거나 서브픽셀(SP) 내 제2 노드(N2)의 전압(V2)의 상승 속도가 제2 전압 변동 기간에 비해 느려지는 포화 기간(S1430)을 포함할 수 있다.

기준 스위치(SPRE)는 제2 초기화 기간(S1410)이 진행되도록 턴-온 된다. 기준 스위치(SPRE)는 제2 전압 변동 기간(S1420)이 진행되도록 턴-오프 될 수 있다.

샘플링 스위치(SAM)는 포화 기간(S1430)에 턴-온 될 수 있다.

제2 기간 (DT 문턱전압 센싱 구동 기간) 동안, 서브픽셀(SP) 내 제3 트랜지스터(T3)는 턴-오프 되어 있고, 데이터 라인(DL)과 기준 라인(RL)은 제1 연결제어회로(310)에 의해 전기적으로 끊어져 있고, 데이터 구동회로(120) 내 데이터 라인(DL)으로 데이터 전압을 출력하는 출력 버퍼(BUF)와 데이터 라인(DL)은 제2 연결제어회로(320)에 의해 전기적으로 연결되어 있을 수 있다.

제2 기간 (DT 문턱전압 센싱 구동 기간) 동안, 서브픽셀(SP) 내 제3 트랜지스터(T3)는 턴-오프 되어 있고, 제1 제어 스위치(CT1)는 턴-오프 되어 있고, 제2 제어 스위치(CT2)는 턴-온 되어 있을 수 있다.

이에 따라, 제2 기간 (DT 문턱전압 센싱 구동 기간) 동안, 4T1C 구조의 서브픽셀(SP)은 3T1C 구조의 서브픽셀(SP)와 실질적으로 동일하게 동작한다.

제2 기간 (DT 문턱전압 센싱 구동 기간) 내 제2 초기화 기간(S1410) 동안, 제1 트랜지스터(T1) 및 제2 제어 스위치(CT2)의 턴-온에 따라, 문턱전압 센싱 구동용 데이터 전압(VDATA)이 구동 트랜지스터(DT)의 게이트 노드와 전기적으로 연결된 제1 노드(N1)에 인가된다.

제2 기간 (DT 문턱전압 센싱 구동 기간) 내 제2 초기화 기간(S1410) 동안, 제2 트랜지스터(T2) 및 기준 스위치(SPRE)의 턴-온에 따라, 제2 초기화 전압에 해당하는 기준 전압(VREF)이 구동 트랜지스터(DT)의 소스 노드(또는 드레인 노드)와 전기적으로 연결된 제2 노드(N2)에 인가된다.

제2 기간 (DT 문턱전압 센싱 구동 기간) 내 제2 전압 변동 기간(S1420) 동안, 기준 스위치(SPRE)가 턴-오프 되어, 구동 트랜지스터(DT)의 소스 노드(또는 드레인 노드)와 전기적으로 연결된 제2 노드(N2)가 플로팅 된다.

이에 따라, 제2 기간 (DT 문턱전압 센싱 구동 기간) 내 제2 전압 변동 기간(S1420) 동안, 구동 트랜지스터(DT)의 소스 노드(또는 드레인 노드)와 전기적으로 연결된 제2 노드(N2)의 전압(V2)은 부스팅 된다.

제2 노드(N2)의 전압(V2)은 부스팅 되다가 제1 노드(N1)의 전압(V1)과 일전 전압 차이가 나는 전압 값에서 포화될 수 있다.

제2 노드(N2)의 포화된 전압(V2)은 제1 노드(N1)의 전압(V1)에서 구동 트랜지스터(DT)의 문턱전압(Vth)을 뺀 값(VDATA-Vth)에 해당한다.

제2 노드(N2)의 전압(V2)이 포화되거나 제2 노드(N2)의 전압(V2)의 상승 속도가 현저히 느려지면, 포화 기간(S1430)이 진행된다.

포화 기간(S1430) 동안, 샘플링 스위치(SAM)가 턴-온 되어, 센싱회로(200) 내 아날로그-디지털 컨버터(ADC)는 기준 라인(RL)과 전기적으로 연결되어 기준 라인(RL)의 전압을 센싱할 수 있다.

센싱회로(200)가 기준 라인(RL)의 전압을 센싱하는 처리는, 센싱회로(200) 내 아날로그-디지털 컨버터(ADC)가 기준 라인(RL)의 전압 (아날로그 전압)을 디지털 값에 해당하는 센싱 값으로 변환하는 처리와, 변환된 센싱 값을 포함하는 센싱 데이터를 출력하는 처리를 포함할 수 있다.

도 14를 참조하면, 본 발명의 실시예들에 따른 표시장치(100)에서, 서브픽셀(SP) 내 제2 노드(N2)의 전압(V2)이 상승하는 기간 또는 제2 노드(N2)의 전압(V2)이 상승하다가 포화된 기간 동안, 샘플링 스위치(SAM)가 턴-온 되고, 센싱회로(200)는 기준 라인(RL)의 전압을 센싱할 수 있다.

기준 라인(RL)의 전압은, 제2 트랜지스터(T2)를 통해, 기준 라인(RL)과 전기적으로 연결된 제2 노드(N2)의 전압(V2)과 대응될 수 있다. 기준 라인(RL)의 전압은 구동 트랜지스터(DT)의 문턱전압(Vth)에 따라 정해질 수 있다.

즉, 아날로그-디지털 컨버터(ADC)에 의해 센싱된 전압(Vsen)은 문턱전압 센싱 구동용 데이터 전압(VDATA)에서 구동 트랜지스터(DT)의 문턱전압(Vth)을 뺀 전압 값에 대응될 수 있다.

보상부(210)는, 문턱전압 센싱 구동용 데이터 전압(VDATA) 및 센싱된 전압(Vsen)을 알고 있기 때문에, 이 전압들(VDATA, Vsen)로부터 구동 트랜지스터(DT)의 문턱전압(Vth)을 알아낼 수 있다.

보상부(210)는 다수의 서브픽셀(SP) 각각에 대하여 알아낸 구동 트랜지스터(DT)의 문턱전압(Vth)에 대한 편차를 보상해주기 위하여, 문턱전압 보상값(φ)을 산출하고, 이를 토대로, 다수의 서브픽셀(SP) 각각에 공급하는 영상 데이터(DATA)를 변경하여, 변경된 영상 데이터(예: (VDATA + φ)의 디지털 값, 또는 (VDATA -φ)의 디지털 값, φ: 문턱전압 보상 값으로서, Vth와 대응됨)을 데이터 구동회로(120)로 공급할 수 있다.

도 15는 본 발명의 실시예들에 따른 표시장치(100)의 구동 트랜지스터(DT)의 이동도 센싱을 위한 구동 타이밍 다이어그램이다.

도 15를 참조하면, 본 발명의 실시예들에 따른 표시장치(100)는 제1 기간 (디스플레이 구동 기간)과 다른 제3 기간 (DT 이동도 센싱 구동 기간)을 가질 수 있다.

제3 기간 (DT 이동도 센싱 구동 기간)은, 서브픽셀(SP) 내 제2 노드(N2)에 제3 초기화 전압(VREF)이 인가되는 제3 초기화 기간(S1510)과, 서브픽셀(SP) 내 제2 노드(N2)의 전압이 상승하는 제3 전압 변동 기간(S1520)을 포함할 수 있다.

기준 스위치(SPRE)는 제3 초기화 기간(S1510)이 진행되도록 턴-온 될 수 있다. 기준 스위치(SPRE)는 제3 전압 변동 기간(S1520)이 진행되도록 턴-오프 될 수 있다.

샘플링 스위치(SAM)는 제3 전압 변동 기간(S1520)의 시작 시점에서 일정 시간(Δt)이 경과된 이후에 턴-온 될 수 있다.

제3 기간 (DT 이동도 센싱 구동 기간) 동안, 서브픽셀(SP) 내 제3 트랜지스터(T3)는 턴-오프 되어 있고, 데이터 라인(DL)과 기준 라인(RL)은 제1 연결제어회로(310)에 의해 전기적으로 끊어져 있고, 데이터 구동회로(120) 내 데이터 라인(DL)으로 데이터 전압을 출력하는 출력 버퍼(BUF)와 데이터 라인(DL)은 제2 연결제어회로(320)에 의해 전기적으로 연결되어 있을 수 있다.

제3 기간 (DT 이동도 센싱 구동 기간) 동안, 서브픽셀(SP) 내 제3 트랜지스터(T3)는 턴-오프 되어 있고, 제1 제어 스위치(CT1)는 턴-오프 되어 있고, 제2 제어 스위치(CT2)는 턴-온 되어 있을 수 있다.

이에 따라, 제3 기간 (DT 이동도 센싱 구동 기간) 동안, 4T1C 구조의 서브픽셀(SP)은 3T1C 구조의 서브픽셀(SP)와 실질적으로 동일하게 동작한다.

제3 기간 (DT 이동도 센싱 구동 기간) 내 제3 초기화 기간(S1510) 동안, 제1 트랜지스터(T1) 및 제2 제어 스위치(CT2)의 턴-온에 따라, 이동도 센싱 구동용 데이터 전압(VDATA)이 구동 트랜지스터(DT)의 게이트 노드와 전기적으로 연결된 제1 노드(N1)에 인가된다.

제3 기간 (DT 이동도 센싱 구동 기간) 내 제3 초기화 기간(S1510) 동안, 제2 트랜지스터(T2) 및 기준 스위치(SPRE)의 턴-온에 따라, 제3 초기화 전압에 해당하는 기준 전압(VREF)이 구동 트랜지스터(DT)의 소스 노드(또는 드레인 노드)와 전기적으로 연결된 제2 노드(N2)에 인가된다.

제3 기간 (DT 이동도 센싱 구동 기간) 내 제3 전압 변동 기간(S1520) 동안, 기준 스위치(SPRE)가 턴-오프 되어, 구동 트랜지스터(DT)의 소스 노드(또는 드레인 노드)와 전기적으로 연결된 제2 노드(N2)가 플로팅 된다. 이때, 구동 트랜지스터(DT)의 게이트 노드와 전기적으로 연결된 제1 노드(N1)도 플로팅 될 수 있다. 이를 위해, 제1 트랜지스터(T1) 또는 제2 제어 스위치(CT2)가 턴-온 될 수도 있다.

이에 따라, 제3 기간 (DT 이동도 센싱 구동 기간) 내 제3 전압 변동 기간(S1520) 동안, 구동 트랜지스터(DT)의 소스 노드(또는 드레인 노드)와 전기적으로 연결된 제2 노드(N2)의 전압(V2)은 부스팅 된다.

제3 전압 변동 기간(S1520)의 시작 시점에서 일정 시간(Δt)이 경과되면, 샘플링 스위치(SAM)가 턴-온 되어, 센싱회로(200) 내 아날로그-디지털 컨버터(ADC)는 기준 라인(RL)의 전압을 센싱한다.

아날로그-디지털 컨버터(ADC)에 의해 센싱된 전압(Vsen)은 제3 초기화 전압에 해당하는 기준 전압(VREF)과, 기준 전압(VREF)에서 일정 시간(Δt) 동안 상승된 전압 상승분(ΔV)을 더한 전압 값(VREF +ΔV)일 수 있다.

아날로그-디지털 컨버터(ADC)에 의해 센싱된 전압(Vsen)은 디지털 값에 해당한 센싱 값으로 변환되고, 센싱 데이터에 포함되어 보상부(210)로 출력된다.

보상부(210)는, 이동도 센싱 구동 시 사용되는 제3 초기화 전압인 기준 전압(VREF) 및 센싱된 전압(Vsen)과, 일정 시간(Δt)을 알고 있기 때문에, 일정 시간(Δt) 동안의 전압 변화 기울기(Slope= ΔV/Δt)를 산출할 수 있다.

여기서, 전압 변화 기울기(Slope=ΔV/Δt)는 구동 트랜지스터(DT)의 이동도(μ)에 비례할 수 있다.

따라서, 보상부(210)는 서브픽셀(SP)에 대한 이동도 센싱 구동을 통해 산출된 전압 변화 기울기(Slope=ΔV/Δt)로부터 해당 서브픽셀(SP) 내 구동 트랜지스터(DT)의 이동도(μ)를 알아낼 수 있다.

보상부(210)는 다수의 서브픽셀(SP) 각각에 대하여 알아낸 구동 트랜지스터(DT)의 이동도(μ)에 대한 편차를 보상해주기 위하여, 이동도 보상값(α)을 산출하고, 다수의 서브픽셀(SP) 각각에 공급하는 영상 데이터(DATA)를 변경하여, 변경된 영상 데이터(예: α*VDATA의 디지털 값, α: 이동도 보상값)을 데이터 구동회로(120)로 공급할 수 있다.

도 14를 참조하면, 본 발명의 실시예들에 따른 표시장치(100)에서, 서브픽셀(SP) 내 제2 노드(N2)의 전압(V2)이 상승하는 기간 또는 제2 노드(N2)의 전압이 상승하다가 포화된 기간 동안, 샘플링 스위치(SAM)가 턴-온 되고, 센싱회로(200)는 기준 라인(RL)의 전압을 센싱할 수 있다.

기준 라인(RL)의 전압은, 제2 트랜지스터(T2)를 통해, 기준 라인(RL)과 전기적으로 연결된 제2 노드(N2)의 전압(V2)과 대응될 수 있다. 기준 라인(RL)의 전압은 구동 트랜지스터(DT)의 이동도(μ)에 따라 정해질 수 있다.

도 16은 본 발명의 실시예들에 따른 표시장치(100)의 구동 트랜지스터(DT)의 문턱전압(Vth) 또는 이동도(μ)의 센싱 경로를 나타낸 도면이다.

도 16을 참조하면, 구동 트랜지스터(DT)의 문턱전압(Vth)을 센싱하기 위한 구동 기간(제2 기간) 중, 센싱회로(200) 내 아날로그-디지털 컨버터(ADC)가 기준 라인(RL)의 전압을 센싱할 때, 제2 트랜지스터(T2) 및 구동 트랜지스터(DT)는 턴-온 상태이다. 따라서, 구동 트랜지스터(DT)의 문턱전압(Vth)의 센싱 경로는, 구동 트랜지스터(DT), 제2 트랜지스터(T2) 및 기준 라인(RL)을 포함할 수 있다.

도 16을 참조하면, 구동 트랜지스터(DT)의 이동도(μ)를 센싱하기 위한 구동 기간(제3 기간)중, 센싱회로(200) 내 아날로그-디지털 컨버터(ADC)가 기준 라인(RL)의 전압을 센싱할 때, 제2 트랜지스터(T2) 및 구동 트랜지스터(DT)는 턴-온 상태이다. 따라서, 구동 트랜지스터(DT)의 이동도(μ)의 센싱 경로는, 구동 트랜지스터(DT), 제2 트랜지스터(T2) 및 기준 라인(RL)을 포함할 수 있다.

전술한 바와 같이, 구동 트랜지스터(DT)의 문턱전압(Vth)의 센싱 경로와, 구동 트랜지스터(DT)의 이동도(μ)의 센싱 경로는, 발광 엘리먼트(EL)가 포함되어 있지 않기 때문에, 발광 엘리먼트(EL)의 영향 없이, 구동 트랜지스터(DT)의 문턱전압(Vth) 및 이동도(μ)를 정확하게 센싱할 수 있다.

도 17 및 도 18은 본 발명의 실시예들에 따른 표시장치(100)가 2 스캔구조를 갖는 경우, 발광 엘리먼트(EL)의 문턱전압(Vth) 센싱을 위한 구동 타이밍 다이어그램과, 구동 단계 별 구동 상황을 나타낸 도면들이고, 도 19 및 도 20은 본 발명의 실시예들에 따른 표시장치(100)가 1 스캔구조를 갖는 경우, 발광 엘리먼트(EL)의 문턱전압(Vth) 센싱을 위한 구동 타이밍 다이어그램과, 구동 단계 별 구동 상황을 나타낸 도면들이다.

도 17 내지 도 20을 참조하면, 본 발명의 실시예들에 따른 표시장치(100)는, 디스플레이 구동 기간에 해당하는 제1 기간과 다른 제4 기간을 포함할 수 있다. 제4 기간은 발광 엘리먼트(EL)의 문턱전압(Vth)을 센싱하기 위한 구동 기간으로서, EL Vth 센싱 구동 기간 또는 EL 열화 센싱 구동 기간이라고도 할 수 있다.

도 17 내지 도 20을 참조하면, EL Vth 센싱 구동 기간 (또는 EL 열화 센싱 구동 기간)에 해당하는 제4 기간은, 서브픽셀(SP) 내 제2 노드(N2)에 제4 초기화 전압(Vini)이 인가되는 제4 초기화 기간(S1710)과, 서브픽셀(SP) 내 제2 노드(N2)의 전압이 하강하는 제4 전압 변동 기간(S1720)과, 서브픽셀(SP) 내 제2 노드(N2)의 전압이 포화되거나 서브픽셀(SP) 내 제2 노드(N2)의 전압의 하강 속도가 제4 전압 변동 기간에 비해 느려지는 제4 포화 기간(S1730) 등을 포함할 수 있다.

도 17 내지 도 20을 참조하면, EL Vth 센싱 구동 기간 (또는 EL 열화 센싱 구동 기간)에 해당하는 제4 기간 중 제4 초기화 기간(S1710) 동안, 제1 트랜지스터(T1) 및 제3 트랜지스터(T3)가 턴-온 되고, 제1 연결제어회로(310)에 의해 데이터 라인(DL)과 기준 라인(RL)이 끊어지고, 제2 연결제어회로(320)에 의해 데이터 라인(DL)으로 데이터 전압을 출력하는 출력 버퍼(BUF)와 데이터 라인(DL)이 연결될 수 있다.

도 17 내지 도 20을 참조하면, EL Vth 센싱 구동 기간 (또는 EL 열화 센싱 구동 기간)에 해당하는 제4 기간 중 제4 초기화 기간(S1710) 동안, 제1 트랜지스터(T1)는 턴-온 레벨의 제1 스캔신호(SCAN1)에 의해 턴-온 상태이고, 제3 트랜지스터(T3)는 턴-온 레벨의 게이트 신호(E_SEN)에 의해 턴-온 상태이고, 제1 제어 스위치(CT1)는 턴-오프 레벨의 게이트 신호(E_SEN_EN)에 의해 턴 오프 상태이고, 제2 제어 스위치(CT2)는 턴-온 레벨의 게이트 신호(OUT_EN)에 의해 턴-온 상태이다.

도 17 및 도 18를 참조하면, 제1 트랜지스터(T1)의 게이트 노드는 제1 게이트 라인(GL)과 전기적으로 연결되고, 제2 트랜지스터(T2)의 게이트 노드는 제1 게이트 라인(GL)과 다른 제2 게이트 라인(GL)과 전기적으로 연결될 수 있다. 이는 2 스캔구조일 수 있다는 의미이다.

이러한 2 스캔구조인 경우, 도 17 및 도 18을 참조하면, EL Vth 센싱 구동 기간 (또는 EL 열화 센싱 구동 기간)에 해당하는 제4 기간 중 제4 초기화 기간(S1710) 동안, 제1 트랜지스터(T1)는 턴-온 상태이지만, 제2 트랜지스터(T2)는 턴-오프 상태일 수 있다.

이에 따라, 도 17 및 도 18을 참조하면, 제4 초기화 기간(S1710) 동안, 데이터 라인(DL)에서 공급된 초기화 데이터 전압(VDATA)이 제1 트랜지스터(T1)를 통해 구동 트랜지스터(DT)의 게이트 노드와 대응되는 제1 노드(N1)에 인가될 수 있다. 이와 동시에, 데이터 라인(DL)에서 공급된 초기화 데이터 전압(VDATA)이 제3 트랜지스터(T3)를 통해 구동 트랜지스터(DT)의 소스 노드 또는 드레인 노드와 대응되는 제2 노드(N2)에 인가될 수 있다. 제2 노드(N2)에 인가된 초기화 데이터 전압(VDATA)이 제4 초기화 전압(Vini)에 해당할 수 있다.

도 19 및 도 20을 참조하면, 제1 트랜지스터(T1)의 게이트 노드와, 제2 트랜지스터(T2)의 게이트 노드는, 동일한 게이트 라인(GL)과 전기적으로 연결될 수도 있다. 이는 1 스캔구조라는 의미이다.

이러한 1 스캔구조인 경우, 도 19 및 도 20을 참조하면, EL Vth 센싱 구동 기간 (또는 EL 열화 센싱 구동 기간)에 해당하는 제4 기간 중 제4 초기화 기간(S1710) 동안, 제1 트랜지스터(T1)와 마찬가지로, 제2 트랜지스터(T2)는 턴-온 상태일 수 있다.

이에 따라, 도 19 및 도 20을 참조하면, 제4 초기화 기간(S1710) 동안, 데이터 라인(DL)에서 공급된 초기화 데이터 전압(VDATA)이 제1 트랜지스터(T1)를 통해 제1 노드(N1)에 인가될 수 있다. 이와 동시에, 데이터 라인(DL)에서 공급된 초기화 데이터 전압(VDATA)이 제3 트랜지스터(T3)를 통해 제2 노드(N2)에 인가될 수 있다. 또한, 기준 라인(RL)에서 공급된 기준 전압(VREF)이 제2 트랜지스터(T2)를 통해 제2 노드(N2)에 인가될 수 있다.

초기화 데이터 전압(VDATA)과 기준 전압(VREF)이 제2 노드(N2)에 인가됨으로써, 제4 초기화 기간(S1710) 동안, 제2 노드(N2)는 제4 초기화 전압(Vini)을 가질 수 있다.

도 17 내지 도 20을 참조하면, 제4 초기화 기간(S1710) 동안, 제2 노드(N2)에 인가된 제4 초기화 전압(Vini)(예: 2.5V)은 해당 서브픽셀(SP) 내 발광 엘리먼트(EL)의 문턱전압(Vth, 예: 2.0~2.2V) 보다 높은 전압 값으로 설정될 수 있다.

도 17 내지 도 20을 참조하면, 제4 초기화 기간(S1710) 동안, 제1 노드(N1)에 인가되는 초기화 데이터 전압(VDATA)은, 구동 트랜지스터(DT)를 턴-오프 시킬 수 있는 전압 레벨을 가질 수 있다.

도 17 내지 도 20을 참조하면, 제4 초기화 기간(S1710) 동안, 제1 노드(N1)와 제2 노드(N2)의 전압 차이(V1-V2)는, 구동 트랜지스터(DT)를 턴-오프 시킬 수 있는 전압 레벨을 가질 수 있다(예: V1-V2 < Vth, Vth: DT의 문턱전압). 이에 따라, EL Vth 센싱 구동 기간 (또는 EL 열화 센싱 구동 기간)에 해당하는 제4 기간 중 제4 초기화 기간(S1710) 동안, 구동 트랜지스터(DT)는 턴-오프 상태일 수 있다.

제4 초기화 기간(S1710) 동안, 제1 노드(N1)와 제2 노드(N2)에는, 동일한 초기화 데이터 전압(VDATA)이 제1 노드(N1)와 제2 노드(N2)에 동시에 인가되거나, 전압 차이가 거의 나지 않는 전압들(VDATA, VREF)이 제1 노드(N1)와 제2 노드(N2)에 인가됨으로써, 제4 초기화 기간(S1710) 동안, 구동 트랜지스터(DT)는 턴-오프 상태를 유지할 수 있다. 이에 따라, 구동 트랜지스터(DT)의 영향을 받지 않고, 발광 엘리먼트(EL)의 문턱전압(Vth)을 정확하게 센싱할 수 있다.

도 17 내지 도 20을 참조하면, EL Vth 센싱 구동 기간 (또는 EL 열화 센싱 구동 기간)에 해당하는 제4 기간 중 제4 전압 변동 기간(S1720) 동안, 제1 트랜지스터(T1)는 턴-오프 되고, 제2 트랜지스터(T2)는 턴-오프 상태이고, 제3 트랜지스터(T3)는 턴-온 상태이고, 제1 연결제어회로(310)에 의해 데이터 라인(DL)과 기준 라인(RL)이 연결되고, 제2 연결제어회로(320)에 의해 데이터 라인(DL)으로 데이터 전압을 출력하는 출력 버퍼(BUF)와 데이터 라인(DL)이 끊어질 수 있다.

도 17 내지 도 20을 참조하면, EL Vth 센싱 구동 기간 (또는 EL 열화 센싱 구동 기간)에 해당하는 제4 기간 중 제4 전압 변동 기간(S1720) 동안, 제1 트랜지스터(T1)는 턴-오프 되고, 제2 트랜지스터(T2)는 턴-오프 상태이고, 제3 트랜지스터(T3)는 턴-온 레벨의 게이트 신호(E_SEN)에 의해 턴-온 상태를 지속적으로 유지하고, 제1 제어 스위치(CT1)는 턴-온 레벨의 게이트 신호(E_SEN_EN)에 의해 턴-온 상태이고, 제2 제어 스위치(CT2)는 는 턴-오프 레벨의 게이트 신호(OUT_EN)에 의해 턴-오프 상태일 수 있다.

도 17 내지 도 20을 참조하면, EL Vth 센싱 구동 기간 (또는 EL 열화 센싱 구동 기간)에 해당하는 제4 기간 중 제4 전압 변동 기간(S1720) 동안, 발광 엘리먼트(EL)로 전류가 공급되어, 발광 엘리먼트(EL)가 발광할 수 있다.

이에 따라, 제4 전압 변동 기간(S1720) 동안, 도 18 및 도 20에 도시된 바와 같이, 제2 노드(N2)의 전압(V2)이 하강하게 된다.

제4 전압 변동 기간(S1720) 동안 제2 노드(N2)의 전압(V2)이 하강하기 시작하여 일정 시간이 경과하면, 제4 포화 기간(S1730)이 진행될 수 있다. 제4 포화 기간(S1730)은 발광 엘리먼트(EL)의 발광이 멈춘 기간을 의미할 수도 있다.

제4 포화 기간(S1730) 동안, 샘플링 스위치(SAM)는 턴-온 될 수 있다. 이에 따라, 센싱회로(200) 내 아날로그-디지털 컨버터(ADC)는 기준 라인(RL)과 전기적으로 연결된다. 이에 따라, 센싱회로(200) 내 아날로그-디지털 컨버터(ADC)는 기준 라인(RL)의 전압을 센싱한다.

아날로그-디지털 컨버터(ADC)에 의해 센싱된 전압(Vsen)은 발광 엘리먼트(EL)의 문턱전압(Vth)을 반영하는 전압일 수 있다. 예를 들어, 아날로그-디지털 컨버터(ADC)에 의해 센싱된 전압(Vsen)은 기저전압(EVSS)에서 발광 엘리먼트(EL)의 문턱전압(Vth)을 더한 전압(EVSS+Vth, Vth: EL Vth)일 수 있다.

도 17 내지 도 20을 참조하면, 서브픽셀(SP) 내 제2 노드(N2)의 전압(V2)의 하강이 멈추게 되면(즉, S1730), 제1 연결제어회로(310)에 의해 기준 라인(RL)이 데이터 라인(DL)과 전기적으로 연결되고, 제3 트랜지스터(T3)를 통해 데이터 라인(DL)이 제2 노드(N2)와 전기적으로 연결된 상태에서, 샘플링 스위치(SAM)가 턴-온 되고, 센싱회로(200)는 기준 라인(RL)의 전압을 센싱할 수 있다.

이때, 기준 라인(RL)의 전압은, 제2 노드(N2)와 전기적으로 연결된 발광 엘리먼트(EL)의 제1 전극의 전압과 대응될 수 있다. 기준 라인(RL)의 전압은 발광 엘리먼트(EL)의 문턱전압(Vth)에 따라 정해질 수 있다.

도 17 내지 도 20을 참조하면, 발광 엘리먼트(EL)의 문턱전압(Vth)을 센싱하기 위한 센싱 경로는, 제3 트랜지스터(T3), 데이터 라인(DL), 제1 제어 스위치(CT1) 및 기준 라인(RL)을 포함할 수 있다.

도 21은 본 발명의 실시예들에 따른 표시장치(100)의 발광 엘리먼트(EL)의 문턱전압(Vth) 센싱 타이밍을 설명하기 위한 도면이다.

EL Vth 센싱 구동 기간 (또는 EL 열화 센싱 구동 기간)에 해당하는 제4 기간은 표시장치(100)의 파워 오프 신호가 발생한 이후 진행될 수 있다. 즉, 발광 엘리먼트(EL)의 문턱전압(Vth)을 센싱하기 위한 구동은 오프-센싱 프로세스로 진행될 수 있다.

이와 다르게, 도 21에 도시된 바와 같이, EL Vth 센싱 구동 기간 (또는 EL 열화 센싱 구동 기간)에 해당하는 제4 기간은 액티브 시간들 사이의 블랭크 시간 동안 진행될 수 있다. 즉, 제4 기간은 이미지가 업데이트 되기 전의 블랭크 시간마다 진행될 수 있다. 액티브 시간들은 디스플레이 구동 기간에 해당하는 제1 기간일 수 있다. 즉, 발광 엘리먼트(EL)의 문턱전압(Vth)을 센싱하기 위한 구동은 실시간 센싱 프로세스로 진행될 수 있다.

발광 엘리먼트(EL)의 문턱전압(Vth)을 센싱하기 위한 구동이 실시간 센싱 프로세스로 진행되는 경우, 도 17 및 도 19에 도시된 바와 같이, EL Vth 센싱 구동 기간 (S1710, S1720, S1730) 이전에, 해당 서브픽셀(SP)이 발광하는 기간(S1700)이 진행될 수 있다. 이 기간(S1700)은, 도 12의 S1230일 수 있다. 이때, 제2 노드(N2)의 전압(V2)은 디스플레이를 위한 계조에 따라 높은 전압 레벨에서 낮은 전압 레벨 사이에서 다양한 전압을 가질 수 있다.

발광 엘리먼트(EL)의 문턱전압(Vth)을 센싱하기 위한 구동이 실시간 센싱 프로세스로 진행되는 경우, 도 17 및 도 19에 도시된 바와 같이, EL Vth 센싱 구동 기간 (S1710, S1720, S1730) 이후에는, 디스플레이를 위한 단계들(S1740, S1750)이 진행될 수 있다. 디스플레이를 위한 단계들(S1740, S1750)은 도 12의 초기화 단계(S1210) 및 전압 변동 단계(S1220)와 대응될 수 있다.

도 22는 본 발명의 실시예들에 따른 표시장치(100)에서, 제2 서브픽셀 구조(4T1C)를 갖는 4개의 서브픽셀(SP1, SP2, SP3, SP4)과 제2 보상회로(30)를 나타낸 도면이다.

도 22를 참조하면, 4개의 서브픽셀(SP1, SP2, SP3, SP4)은 4개의 데이터 라인(DL1, DL2, DL3, DL4)으로부터 각각 데이터 전압들(VDATA1, VDATA2, VDATA3, VDATA4)을 공급받는다.

기준 라인(RL)은 서브픽셀 열마다 1개씩 배치될 수도 있지만, 둘 이상의 서브픽셀 열마다 1개씩 배치될 수 있다. 이에 대한 예시로서, 기준 라인(RL)은 도 22에 도시된 바와 같이, 4개의 서브픽셀 열마다 1개씩 배치될 수 있다. 따라서, 4개의 서브픽셀(SP1, SP2, SP3, SP4)은 1개의 기준 라인(RL)을 공유한다.

도 22를 참조하면, 4개의 서브픽셀(SP1, SP2, SP3, SP4) 각각에 배치된 제3 트랜지스터(T3)의 드레인 노드(또는 소스 노드)는, 1개의 기준 라인(RL)에 모두 연결될 수 있다.

도 22를 참조하면, 4개의 서브픽셀(SP1, SP2, SP3, SP4)에 대응되는 4개의 데이터 라인(DL1, DL2, DL3, DL4) 각각은 제2 제어 스위치(CT2)를 통해 해당 출력 버퍼(BUF)와 전기적으로 연결될 수 있다.

도 22를 참조하면, 4개의 데이터 라인(DL1, DL2, DL3, DL4) 각각은 제1 제어 스위치(CT1)를 통해 1개의 기준 라인(RL)과 전기적으로 연결될 수 있다.

도 22를 참조하면, 제1 제어 스위치(CT1)는 데이터 라인 개수(서브픽셀 열 개수)만큼 존재하고, 제2 제어 스위치(CT2)는 데이터 라인 개수(서브픽셀 열 개수)만큼 존재한다.

아래에서는, 이상에서 전술한 4T1C 구조 기반의 보상회로(30)가 발광 엘리먼트(EL)의 문턱전압(Vth)을 센싱하기 위한 구동 방법을 간략하게 다시 설명한다.

도 23은 본 발명의 실시예들에 따른 표시장치(100)의 구동방법에 대한 흐름도이다.

도 23을 참조하면, 본 발명의 실시예들에 따른 표시장치(100)의 구동방법은, 다수의 서브픽셀(SP) 중 임의의 서브픽셀(SP) 내 발광 엘리먼트(EL)를 구동하기 위한 구동 트랜지스터(DT)의 게이트 노드에 해당하는 제1 노드(N1)의 전압과, 구동 트랜지스터(DT)의 소스 노드 또는 드레인 노드에 해당하며 발광 엘리먼트(EL)의 제1 전극과 전기적으로 연결된 제2 노드(N2)의 전압을 초기화 하는 단계(S2310)와, 제2 노드(N2)의 전압을 하강시키는 단계(S2320)와, 제2 노드(N2)의 전압을 센싱하는 단계(S2330) 등을 포함할 수 있다.

S2310 단계는 도 17 내지 도 20의 S1710 단계와 대응될 수 있다. S2320 단계는 도 17 내지 도 20의 S1720 단계와 대응될 수 있다. S2330 단계는 도 17 내지 도 20의 S1730 단계와 대응될 수 있다.

서브픽셀(SP)은, 다수의 데이터 라인(DL) 중 대응되는 데이터 라인(DL)과 제1 노드(N1) 간의 연결을 제어하는 제1 트랜지스터(T1)와, 다수의 기준 라인(RL) 중 대응되는 기준 라인(RL)과 제2 노드(N2) 간의 연결을 제어하는 제2 트랜지스터(T2)와, 데이터 라인(DL)과 제2 노드(N2) 간의 연결을 제어하는 제3 트랜지스터(T3)와, 제1 노드(N1)와 제2 노드(N2) 사이에 연결된 캐패시터(Cst)를 포함할 수 있다.

표시장치(100)는, 데이터 라인(DL)과 기준 라인(RL) 간의 연결을 제어하는 제1 연결제어회로(310)를 더 포함할 수 있다.

S2330 단계에서, 제2 노드(N2)는 제3 트랜지스터(T3)를 통해 데이터 라인(DL)과 연결되고, 데이터 라인(DL)은 제1 연결제어회로(310)에 의해 기준 라인(RL)과 연결된 상태에서, 표시장치(100)는, 기준 라인(RL)의 전압을 센싱함으로써, 제2 노드(N2)의 전압을 센싱할 수 있다.

S2310, S2320 및 S2330 단계들은 이미지가 업데이트는 액티브 시간들 사이의 블랭크 시간에 진행될 수 있다.

도 24는 본 발명의 실시예들에 따른 표시장치(100)의 발광 엘리먼트 열화 보상 화면들(2410, 2420)을 나타낸 도면이다.

도 24를 참조하면, 3T1C 구조 기반의 제1 보상회로(20)를 이용하여 발광 엘리먼트(EL)의 열화를 보상하는 경우, 구동 트랜지스터(DT)의 영향을 받거나 주변 인접 서브픽셀(SP)의 양향을 받게 되어, 발광 엘리먼트(EL)의 열화 보상이 정상적으로 되지 못하여, 잔상, 얼룩 등의 화면 이상(2400)이 발생할 수 있다.

하지만, 도 24를 참조하면, 4T1C 구조 기반의 제2 보상회로(30)를 이용하여 발광 엘리먼트(EL)의 열화를 보상하는 경우, 구동 트랜지스터(DT)의 영향을 받지 않고, 주변 인접 서브픽셀(SP)의 영향도 받지 않게 되어, 발광 엘리먼트(EL)의 열화 보상이 정확하게 이루어지게 되어, 잔상, 얼룩 등의 화면 이상(2400)이 방지될 수 있다.

이상에서 전술한 본 발명의 실시예들에 의하면, 서브픽셀(SP) 간의 휘도 편차를 정확하게 센싱하여 보상해줄 수 있다.

또한, 본 발명의 실시예들에 의하면, 서브픽셀(SP) 내 발광 엘리먼트(EL)의 문턱전압을 정확하게 센싱하여, 서브픽셀(SP) 내 발광 엘리먼트(EL) 간의 문턱전압 편차를 정확하게 보상해줄 수 있다.

또한, 본 발명의 실시예들은 구동 트랜지스터(DT), 주변 서브픽셀 등의 영향을 받지 않고, 서브픽셀(SP) 내 발광 엘리먼트(EL)의 문턱전압을 센싱할 수 있다.

또한, 본 발명의 실시예들은 구동 트랜지스터(DT), 주변 서브픽셀 등의 영향을 받지 않고, 서브픽셀(SP) 내 발광 엘리먼트(EL)의 문턱전압을 센싱하기 위한 서브픽셀 구조와 이에 기반하여 발광 엘리먼트(EL)의 문턱전압을 센싱하기 위한 보상회로를 제공할 수 있다.

또한, 본 발명의 실시예들은 서브픽셀(SP) 내 발광 엘리먼트(EL)의 열화를 실시간으로 센싱할 수 있다.

또한, 본 발명의 실시예들은 발광 엘리먼트(EL)의 문턱전압 센싱 방식의 변경에도 불구하고, 디스플레이 구동 및 구동 트랜지스터(DT)의 특성치 센싱 구동을 정상적으로 수행할 수 있다.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

100: 표시장치
110: 표시패널
120: 데이터 구동회로
130: 게이트 구동회로
140: 컨트롤러
200: 센싱회로
210: 보상부

Claims

다수의 데이터 라인, 다수의 게이트 라인, 다수의 기준 라인 및 다수의 서브픽셀을 포함하는 표시패널;
상기 다수의 데이터 라인으로 데이터 전압들을 각각 출력하는 다수의 출력 버퍼를 포함하는 데이터 구동회로;
상기 다수의 게이트 라인을 구동하기 위한 게이트 구동회로;
상기 다수의 데이터 라인과 상기 다수의 기준 라인 간의 연결을 제어하는 제1 연결제어회로; 및
상기 다수의 출력 버퍼와 상기 다수의 데이터 라인 간의 연결을 제어하는 제2 연결제어회로를 포함하고,
다수의 서브픽셀 각각은, 발광 엘리먼트와, 상기 발광 엘리먼트를 구동하기 위한 구동 트랜지스터와, 상기 다수의 데이터 라인 중 대응되는 데이터 라인과 상기 구동 트랜지스터의 제1 노드 간의 연결을 제어하는 제1 트랜지스터와, 상기 다수의 기준 라인 중 대응되는 기준 라인과 상기 구동 트랜지스터의 제2 노드 간의 연결을 제어하는 제2 트랜지스터와, 상기 데이터 라인과 상기 구동 트랜지스터의 제2 노드 간의 연결을 제어하는 제3 트랜지스터와, 상기 구동 트랜지스터의 제1 노드와 제2 노드 사이에 연결된 캐패시터를 포함하는 표시장치.
제1항에 있어서,
상기 제1 연결제어회로는 상기 다수의 데이터 라인과 상기 다수의 기준 라인 간의 연결을 제어하며, 상기 다수의 데이터 라인의 개수만큼 존재하는 다수의 제1 제어 스위치를 포함하고,
상기 제2 연결제어회로는 상기 다수의 출력 버퍼와 상기 다수의 데이터 라인 간의 연결을 제어하며, 상기 다수의 데이터 라인의 개수만큼 존재하는 다수의 제2 제어 스위치를 포함하는 표시장치.
제1항에 있어서,
상기 제1 연결제어회로 및 상기 제2 연결제어회로는 상기 데이터 구동회로 내 위치하는 표시장치.
제1항에 있어서,
상기 표시패널은 표시영역과 비 표시영역을 포함하고,
상기 제1 연결제어회로 및 상기 제2 연결제어회로는 상기 표시패널의 상기 비 표시영역에 모두 위치하거나,
상기 제1 연결제어회로는 상기 표시패널의 상기 비 표시영역에 위치하고, 상기 제2 연결제어회로는 상기 데이터 구동회로 내 위치하는 표시장치.
제1항에 있어서,
상기 서브픽셀이 이미지를 표시하기 위해 구동되는 제1 기간 동안,
상기 서브픽셀 내 상기 제3 트랜지스터는 턴-오프 되어 있고,
상기 데이터 라인과 상기 기준 라인은 상기 제1 연결제어회로에 의해 전기적으로 끊어져 있고,
상기 데이터 구동회로 내 상기 데이터 라인으로 데이터 전압을 출력하는 출력 버퍼와 상기 데이터 라인은 상기 제2 연결제어회로에 의해 전기적으로 연결되어 있는 표시장치.
제1항에 있어서,
상기 기준 라인과 기준 전압 공급 노드 간의 연결을 제어하는 기준 스위치와,
상기 기준 라인의 전압을 센싱하는 센싱회로와,
상기 센싱회로와 상기 기준 라인 간의 연결을 제어하는 샘플링 스위치를 더 포함하는 표시장치.
제6항에 있어서,
상기 서브픽셀 내 상기 구동 트랜지스터의 제2 노드의 전압이 상승하는 기간 또는 상기 구동 트랜지스터의 제2 노드의 전압이 상승하다가 포화된 기간 동안,
상기 샘플링 스위치가 턴-온 되고,
상기 센싱회로는 상기 기준 라인의 전압을 센싱하고,
상기 센싱회로에 의해 센싱된 상기 기준 라인의 전압은,
상기 제2 트랜지스터를 통해 상기 기준 라인과 전기적으로 연결된 상기 구동 트랜지스터의 제2 노드의 전압과 대응되고,
상기 구동 트랜지스터의 문턱전압 또는 이동도에 따라 정해지는 표시장치.
제6항에 있어서,
상기 서브픽셀 내 상기 구동 트랜지스터의 제2 노드의 전압 하강이 멈추게 되면,
상기 제1 연결제어회로에 의해 상기 기준 라인이 상기 데이터 라인과 전기적으로 연결되고, 상기 제3 트랜지스터를 통해 상기 데이터 라인이 상기 구동 트랜지스터의 제2 노드와 전기적으로 연결된 상태에서,
상기 센싱회로는 상기 샘플링 스위치를 통해 전기적으로 연결된 상기 기준 라인의 전압을 센싱하고,
상기 센싱회로에 의해 센싱된 상기 기준 라인의 전압은,
상기 구동 트랜지스터의 제2 노드와 전기적으로 연결된 상기 발광 엘리먼트의 제1 전극의 전압과 대응되고,
상기 발광 엘리먼트의 문턱전압에 따라 정해지는 표시장치.
제8항에 있어서,
상기 구동 트랜지스터는 턴-오프 상태인 표시장치.
제6항에 있어서,
디스플레이 구동 기간인 제1 기간과 다른 제2 기간은,
상기 서브픽셀 내 상기 구동 트랜지스터의 제2 노드에 제2 초기화 전압이 인가되는 제2 초기화 기간과, 상기 서브픽셀 내 상기 구동 트랜지스터의 제2 노드의 전압이 상승하는 제2 전압 변동 기간과, 상기 서브픽셀 내 상기 구동 트랜지스터의 제2 노드의 전압이 포화되거나 상기 서브픽셀 내 상기 구동 트랜지스터의 제2 노드의 전압의 상승 속도가 상기 제2 전압 변동 기간에 비해 느려지는 포화 기간을 포함하고,
상기 기준 스위치는 상기 제2 초기화 기간이 진행되도록 턴-온 되고, 상기 제2 전압 변동 기간이 진행되도록 턴-오프 되고, 상기 샘플링 스위치는 상기 포화 기간에 턴-온 되고,
상기 제2 기간 동안,
상기 서브픽셀 내 상기 제3 트랜지스터는 턴-오프 되어 있고, 상기 데이터 라인과 상기 기준 라인은 상기 제1 연결제어회로에 의해 전기적으로 끊어져 있고, 상기 데이터 구동회로 내 상기 데이터 라인으로 데이터 전압을 출력하는 출력 버퍼와 상기 데이터 라인은 상기 제2 연결제어회로에 의해 전기적으로 연결되어 있는 표시장치.
제6항에 있어서,
디스플레이 구동 기간인 제1 기간과 다른 제3 기간은,
상기 서브픽셀 내 상기 구동 트랜지스터의 제2 노드에 제3 초기화 전압이 인가되는 제3 초기화 기간과, 상기 서브픽셀 내 상기 구동 트랜지스터의 제2 노드의 전압이 상승하는 제3 전압 변동 기간을 포함하고,
상기 기준 스위치는 상기 제3 초기화 기간이 진행되도록 턴-온 되고, 상기 제3 전압 변동 기간이 진행되도록 턴-오프 되고, 상기 샘플링 스위치는 상기 제3 전압 변동 기간의 시작 시점에서 일정 시간이 경과된 이후에 턴-온 되고,
상기 제3 기간 동안,
상기 서브픽셀 내 상기 제3 트랜지스터는 턴-오프 되어 있고, 상기 데이터 라인과 상기 기준 라인은 상기 제1 연결제어회로에 의해 전기적으로 끊어져 있고, 상기 데이터 구동회로 내 상기 데이터 라인으로 데이터 전압을 출력하는 출력 버퍼와 상기 데이터 라인은 상기 제2 연결제어회로에 의해 전기적으로 연결되어 있는 표시장치.
제6항에 있어서,
디스플레이 구동 기간인 제1 기간과 다른 제4 기간은,
상기 서브픽셀 내 상기 구동 트랜지스터의 제2 노드에 제4 초기화 전압이 인가되는 제4 초기화 기간과, 상기 서브픽셀 내 상기 구동 트랜지스터의 제2 노드의 전압이 하강하는 제4 전압 변동 기간과, 상기 서브픽셀 내 상기 구동 트랜지스터의 제2 노드의 전압이 포화되거나 상기 서브픽셀 내 상기 구동 트랜지스터의 제2 노드의 전압의 하강 속도가 상기 제4 전압 변동 기간에 비해 느려지는 제4 포화 기간을 포함하고,
상기 제4 초기화 기간 동안,
상기 제1 트랜지스터 및 상기 제3 트랜지스터가 턴-온 되고, 상기 제1 연결제어회로에 의해 상기 데이터 라인과 상기 기준 라인이 끊어지고, 상기 제2 연결제어회로에 의해 상기 데이터 라인으로 데이터 전압을 출력하는 출력 버퍼와 상기 데이터 라인이 연결되고,
상기 제4 전압 변동 기간 동안,
상기 제1 트랜지스터는 턴-오프 되고, 상기 제2 트랜지스터는 턴-오프 상태이고, 상기 제3 트랜지스터는 턴-온 상태이고, 상기 제1 연결제어회로에 의해 상기 데이터 라인과 상기 기준 라인이 연결되고, 상기 제2 연결제어회로에 의해 상기 데이터 라인으로 데이터 전압을 출력하는 출력 버퍼와 상기 데이터 라인이 끊어지고,
상기 제4 포화 기간 동안, 상기 샘플링 스위치는 턴-온 되는 표시장치.
제12항에 있어서,
상기 제4 초기화 전압은 상기 서브픽셀 내 상기 발광 엘리먼트의 문턱전압 보다 높은 표시장치.
제12항에 있어서,
상기 제4 전압 변동 기간 동안, 상기 서브픽셀 내 상기 발광 엘리먼트는 발광하는 표시장치.
제12항에 있어서,
상기 제4 초기화 기간 동안,
상기 제2 트랜지스터는 턴-오프 상태이고, 상기 데이터 라인에서 공급된 초기화 데이터 전압이 상기 제1 트랜지스터를 통해 상기 구동 트랜지스터의 제1 노드에 인가되고, 상기 데이터 라인에서 공급된 상기 초기화 데이터 전압이 상기 제3 트랜지스터를 통해 상기 구동 트랜지스터의 제2 노드에 인가되고,
상기 구동 트랜지스터의 제2 노드에 인가된 상기 초기화 데이터 전압은 상기 제4 초기화 전압으로서 상기 발광 엘리먼트의 문턱전압 보다 높은 전압 값을 갖는 표시장치.
제15항에 있어서,
상기 제1 트랜지스터의 게이트 노드는 제1 게이트 라인과 전기적으로 연결되고,
상기 제2 트랜지스터의 게이트 노드는 상기 제1 게이트 라인과 다른 제2 게이트 라인과 전기적으로 연결되는 표시장치.
제12항에 있어서,
상기 제4 초기화 기간 동안,
상기 제2 트랜지스터는 턴-온 상태이고,
상기 데이터 라인에서 공급된 초기화 데이터 전압이 상기 제1 트랜지스터를 통해 상기 구동 트랜지스터의 제1 노드에 인가되고, 상기 데이터 라인에서 공급된 상기 초기화 데이터 전압이 상기 제3 트랜지스터를 통해 상기 구동 트랜지스터의 제2 노드에 인가되고, 상기 기준 라인에서 공급된 기준 전압이 상기 제2 트랜지스터를 통해 상기 구동 트랜지스터의 제2 노드에 인가되고,
상기 초기화 데이터 전압과 상기 기준 전압이 상기 제2 노드에 인가됨으로써, 상기 구동 트랜지스터의 제2 노드는 상기 제4 초기화 전압을 갖는 표시장치.
제17항에 있어서,
상기 제1 트랜지스터의 게이트 노드와, 상기 제2 트랜지스터의 게이트 노드는, 동일한 게이트 라인과 전기적으로 연결되는 표시장치.
제12항에 있어서,
상기 제4 기간은 상기 표시장치의 파워 오프 신호가 발생한 이후 진행되는 표시장치.
제12항에 있어서,
상기 제4 기간은, 이미지가 업데이트 되기 전 블랭크 시간에 진행되는 표시장치.
제1항에 있어서,
상기 기준 라인은 둘 이상의 서브픽셀 열마다 1개씩 배치되는 표시장치.
다수의 서브픽셀을 포함하는 표시패널에 배치된 데이터 라인으로 데이터 전압을 출력하는 출력 버퍼;
상기 표시패널에 배치된 기준 라인의 전압을 센싱하는 센싱회로;
상기 기준 라인과 상기 센싱 회로 간의 연결을 제어하는 샘플링 스위치;
상기 데이터 라인과 상기 기준 라인 간의 연결을 제어하는 제1 연결제어회로; 및
상기 출력 버퍼와 상기 데이터 라인 간의 연결을 제어하는 제2 연결제어회로를 포함하며,
다수의 서브픽셀 각각은, 발광 엘리먼트와, 상기 발광 엘리먼트를 구동하기 위한 구동 트랜지스터와, 상기 데이터 라인과 상기 구동 트랜지스터의 제1 노드 간의 연결을 제어하는 제1 트랜지스터와, 상기 기준 라인과 상기 구동 트랜지스터의 제2 노드 간의 연결을 제어하는 제2 트랜지스터와, 상기 데이터 라인과 상기 구동 트랜지스터의 제2 노드 간의 연결을 제어하는 제3 트랜지스터와, 상기 구동 트랜지스터의 제1 노드와 제2 노드 사이에 연결된 캐패시터를 포함하는 구동회로.
다수의 데이터 라인, 다수의 게이트 라인, 다수의 기준 라인 및 다수의 서브픽셀을 포함하는 표시패널;
상기 다수의 데이터 라인을 구동하기 위한 데이터 구동회로;
상기 다수의 게이트 라인을 구동하기 위한 게이트 구동회로; 및
상기 다수의 기준 라인의 전압을 센싱하기 위한 센싱회로; 및
상기 다수의 기준 라인과 상기 센싱회로 간의 연결을 제어하는 다수의 샘플링 스위치를 포함하고,
다수의 서브픽셀 각각은, 발광 엘리먼트와, 상기 발광 엘리먼트를 구동하기 위한 구동 트랜지스터와, 상기 다수의 데이터 라인 중 대응되는 데이터 라인과 상기 구동 트랜지스터의 제1 노드 간의 연결을 제어하는 제1 트랜지스터와, 상기 다수의 기준 라인 중 대응되는 기준 라인과 상기 구동 트랜지스터의 제2 노드 간의 연결을 제어하는 제2 트랜지스터와, 상기 데이터 라인과 상기 구동 트랜지스터의 제2 노드 간의 연결을 제어하는 제3 트랜지스터와, 상기 구동 트랜지스터의 제1 노드와 제2 노드 사이에 연결된 캐패시터를 포함하며,
상기 구동 트랜지스터의 제2 노드의 전압이 하강한 이후, 상기 제3 트랜지스터가 턴-온 상태이고, 상기 구동 트랜지스터가 턴-오프 상태일 때,
상기 샘플링 스위치는 상기 센싱회로와 상기 기준 라인을 전기적으로 연결해주는 표시장치.
다수의 데이터 라인, 다수의 게이트 라인, 다수의 기준 라인 및 다수의 서브픽셀을 포함하는 표시패널과, 상기 다수의 데이터 라인을 구동하기 위한 데이터 구동회로와, 상기 다수의 게이트 라인을 구동하기 위한 게이트 구동회로를 포함하는 표시장치의 구동방법에 있어서,
다수의 서브픽셀 중 구동되는 서브픽셀 내 발광 엘리먼트를 구동하기 위한 구동 트랜지스터의 제1 노드의 전압과, 상기 발광 엘리먼트의 제1 전극과 전기적으로 연결된 상기 구동 트랜지스터의 제2 노드의 전압을 초기화 하는 제1 단계;
상기 구동 트랜지스터의 제2 노드의 전압을 하강시키는 제2 단계; 및
상기 구동 트랜지스터의 제2 노드의 전압을 센싱하는 제3 단계를 포함하고,
상기 서브픽셀은, 상기 발광 엘리먼트 및 상기 구동 트랜지스터 이외에, 상기 다수의 데이터 라인 중 대응되는 데이터 라인과 상기 구동 트랜지스터의 제1 노드 간의 연결을 제어하는 제1 트랜지스터와, 상기 다수의 기준 라인 중 대응되는 기준 라인과 상기 구동 트랜지스터의 제2 노드 간의 연결을 제어하는 제2 트랜지스터와, 상기 데이터 라인과 상기 구동 트랜지스터의 제2 노드 간의 연결을 제어하는 제3 트랜지스터와, 상기 구동 트랜지스터의 제1 노드와 제2 노드 사이에 연결된 캐패시터를 더 포함하고,
상기 제3 단계에서, 상기 구동 트랜지스터의 제2 노드는 상기 제3 트랜지스터를 통해 상기 데이터 라인과 전기적으로 연결되고, 상기 데이터 라인은 상기 기준 라인과 전기적으로 연결된 상태에서, 상기 기준 라인의 전압을 센싱함으로써, 상기 구동 트랜지스터의 제2 노드의 전압을 센싱하는 표시장치의 구동방법.
제24항에 있어서,
상기 제3 단계에서 상기 구동 트랜지스터는 턴-오프 상태인 표시장치의 구동방법.
제24항에 있어서,
상기 제1 내지 제3 단계는 이미지가 업데이트 되기 전의 블랭크 시간 동안 진행되는 표시장치의 구동방법.