KR20210039880A

KR20210039880A - 디스플레이 장치 및 그 동작 방법

Info

Publication number: KR20210039880A
Application number: KR1020190122670A
Authority: KR
Inventors: 김상용; 홍무경
Original assignee: 엘지디스플레이 주식회사
Priority date: 2019-10-02
Filing date: 2019-10-02
Publication date: 2021-04-12

Abstract

본 발명의 실시예들은 디스플레이 장치 및 그 동작 방법에 관한 것으로서, 더욱 상세하게는, 디스플레이 패널에 전원이 인가되기 전, 전원이 전달되는 다양한 전원 전달 경로 별로 전원의 전압 강하를 개별적으로 센싱하고, 데이터 전압 제어를 전원 전달 경로 별로 수행함으로써, 전원의 전압 강하 및 그 편차가 발생하더라도, 정확한 휘도를 원하는 수준으로 출력할 수 있다.

Description

디스플레이 장치 및 그 동작 방법{DISPLAY DEVICE AND OPERATING METHOD OF THE SAME}

본 발명의 실시예들은 디스플레이 장치 및 그 동작 방법에 관한 것이다.

정보화 사회가 발전함에 따라 다양한 디스플레이 장치가 개발되고 있다. 이러한 디스플레이 장치는 다수의 데이터 라인 및 다수의 게이트 라인이 배치된 디스플레이 패널과, 다수의 데이터 라인을 구동하기 위한 데이터 구동회로와, 다수의 게이트 라인을 구동하기 위한 게이트 구동회로 등을 포함할 수 있으며, 디스플레이 구동에 필요한 전원을 디스플레이 패널에 공급하기 위한 전원 공급 회로를 포함할 수도 있다.

한편, 디스플레이 구동에 필요한 전원이 디스플레이 패널에 공급되는 경로에는 인쇄회로기판, 케이블 등의 전달 구성들이 존재할 수 있다.

디스플레이 구동에 필요한 전원이 디스플레이 패널에 인가되기 전에, 전달 구성들을 통해 전달되는 과정에서, 전원의 전압 강하가 발생할 수 있다. 이러한 전원의 전압 강하로 인해, 디스플레이 패널에는 원하는 정도의 전압이나 전류가 공급되지 못하여, 원하는 휘도를 출력하지 못하는 문제점이 발생할 수 있다.

본 발명의 실시예들은, 디스플레이 패널에 전원이 인가되기 전, 전원의 전달 과정에서 전압 강하가 발생하더라도, 원하는 타깃 휘도를 출력할 수 있는 디스플레이 장치 및 그 동작 방법을 제공할 수 있다.

또한, 본 발명의 실시예들은, 디스플레이 패널에 전원이 인가되기 전, 전원이 전달되는 다양한 전원 전달 경로마다 전원의 전압 강하를 개별적으로 센싱하여, 보다 정확하게 휘도를 개별적으로 보상해줄 수 있는 디스플레이 장치 및 그 동작 방법을 제공할 수 있다.

또한, 본 발명의 실시예들은, 디스플레이 패널에 전원이 인가되기 전, 전원이 전달되는 다양한 전원 전달 경로 별로 전원의 전압 강하를 개별적으로 센싱하되, 디스플레이 패널에 전원이 인가되는 최종 단에서 센싱함으로써, 전원 전달 경로 별 전원의 전압 강하를 더욱 정확하게 센싱하여, 더욱 정확한 휘도를 출력할 수 있고 고휘도의 영상을 디스플레이 할 수 있는 디스플레이 장치 및 그 동작 방법을 제공할 수 있다.

일 측면에서, 본 발명의 실시예들은, 다수의 서브픽셀을 포함하는 디스플레이 패널과, 디스플레이 패널의 일 측에 위치하는 제1 소스-인쇄회로기판과, 컨트롤러가 배치된 컨트롤-인쇄회로기판과, 제1 소스-인쇄회로기판과 컨트롤-인쇄회로기판을 연결해주는 제1 플렉서블 플랫 케이블과, 디스플레이 패널과 제1 소스-인쇄회로기판 사이에 연결된 다수의 소스-회로필름을 포함하는 디스플레이 장치를 제공할 수 있다.

다수의 소스-회로필름은, 제1 소스-드라이버 집적회로가 배치되며, 제1 플렉서블 플랫 케이블을 통해 컨트롤-인쇄회로기판에서 제1 소스-인쇄회로기판으로 전달되어 공급된 구동전압을 디스플레이 패널로 전달하는 제1 전원배선이 배치되는 제1 소스-회로필름을 포함할 수 있다.

디스플레이 장치는, 제1 소스-인쇄회로기판에 배치되고, 제1 소스-회로필름 상에 배치된 제1 전원배선을 통해 전압 값 또는 전류 값을 센싱하여 제1 센싱값을 출력하는 제1 센싱회로를 더 포함할 수 있다.

디스플레이 장치는, 제1 소스-인쇄회로기판 상에 배치된 제1 센싱회로에서 출력된 제1 센싱값을 컨트롤-인쇄회로기판 상의 컨트롤러로 전달해주고, 제1 플렉서블 플랫 케이블을 경유하는 제1 피드백 라인을 더 포함할 수 있다.

제1 소스-드라이버 집적회로는, 제1 센싱값에 따라 가변 된 제1 데이터 전압을 디스플레이 패널 내 제1 서브픽셀과 연결된 데이터 라인으로 출력할 수 있다.

구동전압이 디스플레이 패널에 인가되기 전까지 거쳐가는 경로는, 컨트롤-인쇄회로기판, 제1 플렉서블 플랫 케이블, 제1 소스-인쇄회로기판 및 제1 소스-회로필름을 포함할 수 있다. 디스플레이 패널에 인가되는 구동전압은, 구동전압의 전달 경로 상의 저항 크기에 따라 감소할 수 있다.

컨트롤러는, 제1 센싱값을 타깃 휘도에 대응되는 타깃값과 비교하여, 영상 데이터를 변경하거나 감마 곡선 정보를 변경할 수 있다.

제1 소스-드라이버 집적회로는 변경된 영상 데이터 또는 변경된 감마 곡선 정보를 이용하여 제1 데이터 전압을 출력할 수 있다. 제1 데이터 전압은 타깃 휘도가 되게 하는 데이터 전압일 수 있다.

제1 소스-인쇄회로기판과 컨트롤-인쇄회로기판을 연결해주는 제2 플렉서블 플랫 케이블을 더 포함할 수 있다.

다수의 소스-회로필름은, 제2 소스-드라이버 집적회로가 배치되며, 제2 플렉서블 플랫 케이블을 통해 컨트롤-인쇄회로기판에서 제1 소스-인쇄회로기판으로 전달되어 공급된 구동전압을 디스플레이 패널로 전달하는 제2 전원배선이 배치되는 제2 소스-회로필름을 더 포함할 수 있다.

디스플레이 장치는, 제1 소스-인쇄회로기판 상에 배치되고, 제2 소스-회로필름 상에 배치된 제2 전원배선을 통해 전류 또는 전압을 센싱하여 제2 센싱값을 출력하는 제2 센싱회로를 더 포함할 수 있다.

디스플레이 장치는, 제1 소스-인쇄회로기판 상에 배치된 제2 센싱회로에서 출력된 제2 센싱값을 컨트롤-인쇄회로기판 상의 컨트롤러로 전달해주고, 제2 플렉서블 플랫 케이블을 경유하는 제2 피드백 라인을 더 포함할 수 있다.

제2 소스-드라이버 집적회로는, 제2 센싱값에 따라 가변 된 제2 데이터 전압을 디스플레이 패널 내 제2 서브픽셀과 연결된 데이터 라인으로 출력할 수 있다.

제2 플렉서블 플랫 케이블를 통해 컨트롤-인쇄회로기판에서 제1 소스-인쇄회로기판으로 전달되어 공급된 구동전압을 디스플레이 패널로 전달하는 제3 전원배선이 제1 소스-회로필름에 더 배치될 수 있다.

디스플레이 장치는, 제1 소스-인쇄회로기판 상에 배치되고, 제1 소스-회로필름 상에 배치된 제3 전원배선을 통해 전류 또는 전압을 센싱하여 제3 센싱값을 출력하는 제3 센싱회로를 더 포함할 수 있다.

디스플레이 장치는, 제1 소스-인쇄회로기판 상에 배치된 제3 센싱회로에서 출력된 제3 센싱값을 컨트롤-인쇄회로기판 상의 컨트롤러로 전달해주고, 제2 플렉서블 플랫 케이블을 경유하는 제3 피드백 라인을 더 포함할 수 있다.

제1 소스-드라이버 집적회로는, 제3 센싱값에 따라 가변 된 제3 데이터 전압을 디스플레이 패널 내 제3 서브픽셀과 연결된 데이터 라인으로 출력할 수 있다.

제1 전원배선 및 제3 전원배선은, 제1 소스-회로필름 상에 배치되되, 제1 소스-회로필름 상의 제1 소스-드라이버 집적회로의 양 측에 위치할 수 있다.

디스플레이 장치는, 제1 소스-인쇄회로기판의 일 측과 위치하며, 하나 이상의 브릿지 플렉서블 플랫 케이블을 통해 제1 소스-인쇄회로기판과 연결되는 제2 소스-인쇄회로기판과, 제1 소스-인쇄회로기판의 타 측과 위치하며, 하나 이상의 브릿지 플렉서블 플랫 케이블을 통해 제1 소스-인쇄회로기판과 연결되는 제3 소스-인쇄회로기판을 더 포함할 수 있다.

다른 측면에서, 본 발명의 실시예들은, 다수의 서브픽셀을 포함하는 디스플레이 패널과, 디스플레이 패널의 일 측에 위치하는 제1 소스-인쇄회로기판과, 컨트롤러가 배치된 컨트롤-인쇄회로기판과, 제1 소스-인쇄회로기판과 컨트롤-인쇄회로기판을 연결해주는 하나 이상의 플렉서블 플랫 케이블과, 디스플레이 패널과 제1 소스-인쇄회로기판 사이에 연결되며, 제1 소스-드라이버 집적회로가 배치되는 제1 소스-회로필름과, 디스플레이 패널과 제1 소스-인쇄회로기판 사이에 연결되며, 제2 소스-드라이버 집적회로가 배치되는 제2 소스-회로필름을 포함하는 디스플레이 장치를 제공할 수 있다.

디스플레이 장치는, 제1 소스-인쇄회로기판 상에 배치되고, 디스플레이 패널로 인가되는 구동전압을 제1 소스-회로필름 상의 제1 전원배선을 통해 센싱하여 제1 센싱값을 컨트롤러로 출력하는 하나 이상의 제1 센싱회로와, 제1 소스-인쇄회로기판 상에 배치되고, 디스플레이 패널로 인가되는 구동전압을 제2 소스-회로필름 상의 제2 전원배선을 통해 센싱하여 제2 센싱값을 컨트롤러로 출력하는 하나 이상의 제2 센싱회로를 더 포함할 수 있다.

제1 소스-드라이버 집적회로는, 제1 센싱값에 따라 가변 되는 제1 데이터 전압을 디스플레이 패널 내 제1 서브픽셀로 출력할 수 있다. 제2 소스-드라이버 집적회로는, 제2 센싱값에 따라 가변 되는 제2 데이터 전압을 디스플레이 패널 내 제2 서브픽셀로 출력할 수 있다.

디스플레이 장치는, 제1 소스-인쇄회로기판 상에 배치된 제1 센싱회로에서 출력된 제1 센싱값을 컨트롤-인쇄회로기판 상에 배치된 컨트롤러로 전달해주는 제1 피드백 라인과, 제1 소스-인쇄회로기판 상에 배치된 제2 센싱회로에서 출력된 제2 센싱값을 컨트롤-인쇄회로기판 상에 배치된 컨트롤러로 전달해주는 제2 피드백 라인을 더 포함할 수 있다.

제1 전원배선을 통해 제1 서브픽셀로 공급되는 구동전압과 제2 전원배선을 통해 제2 서브픽셀로 공급되는 구동전압이 서로 다르더라도, 제1 센싱값에 따라 가변 된 제1 데이터 전압에 의한 제1 서브픽셀의 휘도와, 제2 센싱값에 따라 가변 된 제2 데이터 전압에 의한 제2 서브픽셀의 휘도는 동일하거나 미리 설정된 허용 오차 범위 이내에서 차이가 있을 수 있다.

또 다른 측면에서, 본 발명의 실시예들은, 디스플레이 패널, 디스플레이 패널의 일 측에 위치하는 제1 소스-인쇄회로기판, 컨트롤-인쇄회로기판 및 제1 소스-인쇄회로기판과 컨트롤-인쇄회로기판을 연결해주는 하나 이상의 플렉서블 플랫 케이블을 포함하는 디스플레이 장치의 동작 방법을 제공할 수 있다.

디스플레이 장치의 동작 방법은, 제1 소스-인쇄회로기판 상에 배치된 센싱회로가, 디스플레이 패널과 제1 소스-인쇄회로기판 사이에 연결된 제1 소스-회로필름 상의 전원배선을 통해, 디스플레이 패널로 인가되는 구동전압을 센싱하는 센싱값을 생성하는 단계와, 컨트롤-인쇄회로기판 상에 배치된 컨트롤러가, 센싱값을 제1 소스-인쇄회로기판, 플렉서블 플랫 케이블 및 컨트롤-인쇄회로기판을 통해 수신하여, 센싱값을 타깃 휘도에 대응되는 타깃값과 비교하여, 비교 결과와 대응되는 제어 정보 또는 변경된 영상 데이터를 출력하는 단계와, 제1 소스-회로필름 상에 배치된 제1 소스-드라이버 집적회로가, 제어 정보 또는 변경된 영상 데이터에 근거하여, 제1 서브픽셀과 연결된 데이터 라인으로 변경 된 제1 데이터 전압을 출력하는 단계를 포함할 수 있다.

구동전압의 전압 강하량이 커질수록, 제1 데이터 전압의 증가량은 커질 수 있다. 이에 따라, 제1 데이터 전압에 의한 제1 서브픽셀의 휘도는 타깃 휘도와 대응될 수 있다.

본 발명의 실시예들에 의하면, 디스플레이 패널에 전원이 인가되기 전, 전원의 전달 과정에서 전압 강하가 발생하더라도, 원하는 타깃 휘도를 출력할 수 있다.

또한, 본 발명의 실시예들에 의하면, 디스플레이 패널에 전원이 인가되기 전, 전원이 전달되는 다양한 전원 전달 경로마다 전원의 전압 강하를 개별적으로 센싱하여, 보다 정확하게 휘도를 개별적으로 보상해줄 수 있다.

또한, 본 발명의 실시예들에 의하면, 디스플레이 패널에 전원이 인가되기 전, 전원이 전달되는 다양한 전원 전달 경로 별로 전원의 전압 강하를 개별적으로 센싱하되, 디스플레이 패널에 전원이 인가되는 최종 단에서 센싱함으로써, 전원 전달 경로 별 전원의 전압 강하를 더욱 정확하게 센싱하여, 더욱 정확한 휘도를 출력할 수 있고 고휘도의 영상을 디스플레이 할 수 있다.

도 1은 본 발명의 실시예들에 따른 디스플레이 장치의 시스템 구성도이다.
도 2는 본 발명의 실시예들에 따른 디스플레이 장치의 서브픽셀의 등가회로이다.
도 3은 본 발명의 실시예들에 따른 디스플레이 장치의 서브픽셀의 다른 등가회로이다.
도 4 및 도 5는 본 발명의 실시예들에 따른 디스플레이 장치의 보다 상세한 시스템 구성도들이다.
도 6은 본 발명의 실시예들에 따른 디스플레이 장치에서, 기생 저항에 의한 전압 강하 및 이에 따른 전류 감소 현상을 나타낸 도면이다.
도 7은 본 발명의 실시예들에 따른 디스플레이 장치에서, 기생 저항에 의한 전압 강하 (또는 전류 감소)를 센싱하여 데이터 제어를 수행하는 회로이다.
도 8은 본 발명의 실시예들에 따른 디스플레이 장치에서, 기생 저항에 의한 전압 강하 (또는 전류 감소)를 센싱하여 데이터 제어를 수행하는 절차를 설명하기 위한 도면이다.
도 9는 본 발명의 실시예들에 따른 디스플레이 장치에서, 센싱값과 제어량 간의 관계를 나타낸 그래프이다.
도 10은 본 발명의 실시예들에 따른 디스플레이 장치에서, 구동전압의 전압 강하와, 휘도 보상 제어에 따라 보상된(변경된) 데이터 전압을 나타낸 도면이다.
도 11은 본 발명의 실시예들에 따른 디스플레이 장치에서, 감마 곡선을 나타낸 도면이다.
도 12는 본 발명의 실시예들에 따른 디스플레이 장치의 동작 방법에 대한 흐름도이다.

본 발명의 실시예들은 디스플레이 장치 및 그 동작 방법에 관한 것으로서, 디스플레이 패널에 전원이 인가되기 전, 전원이 전달되는 다양한 전원 전달 경로 별로 전원의 전압 강하를 개별적으로 센싱하고, 개별적인 센싱 결과를 이용하여, 데이터 전압 제어를 전원 전달 경로 별로 수행함으로써, 전원의 전압 강하 및 그 편차가 발생하더라도, 정확한 휘도를 원하는 수준으로 출력할 수 있게 해준다. 이를 통해, 고휘도의 디스플레이 장치를 제공할 수 있다.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.

구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.

구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.

도 1은 본 발명의 실시예들에 따른 디스플레이 장치(100)의 시스템 구성도이다.

도 1을 참조하면, 본 실시예들에 따른 디스플레이 장치(100)는, 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)이 배치되고, 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)에 의해 정의되는 다수의 서브픽셀(SP)이 배열된 디스플레이 패널(110)과, 디스플레이 패널(110)을 구동하기 위한 구동회로를 포함할 수 있다.

구동회로는, 기능적으로 볼 때, 다수의 데이터 라인(DL)을 구동하는 데이터 구동회로(120)와, 다수의 게이트 라인(GL)을 구동하는 게이트 구동회로(130)와, 데이터 구동회로(120) 및 게이트 구동회로(130)를 제어하는 컨트롤러(140) 등을 포함할 수 있다.

디스플레이 패널(110)에서 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)은 서로 교차하여 배치될 수 있다. 예를 들어, 다수의 데이터 라인(DL)은 행(Row) 또는 열(Column)으로 배치될 수 있고, 다수의 게이트 라인(GL)은 열(Column) 또는 행(Row)으로 배치될 수 있다. 아래에서는, 설명의 편의를 위하여, 다수의 데이터 라인(DL)은 행(Row)으로 배치되고, 다수의 게이트 라인(GL)은 열(Column)로 배치되는 것으로 가정한다.

컨트롤러(140)는, 데이터 구동회로(120) 및 게이트 구동회로(130)의 구동 동작에 필요한 각종 제어신호(DCS, GCS)를 공급하여, 데이터 구동회로(120) 및 게이트 구동회로(130)를 제어한다.

이러한 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 구동회로(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(Data)를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.

전술한 컨트롤러(140)는, 입력 영상 데이터와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 외부(예: 호스트 시스템)로부터 수신한다.

컨트롤러(140)는, 외부로부터 입력된 입력 영상 데이터를 데이터 구동회로(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(Data)를 출력하는 것 이외에, 데이터 구동회로(120) 및 게이트 구동회로(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 DE 신호, 클럭 신호 등의 타이밍 신호를 입력 받아, 각종 제어 신호들을 생성하여 데이터 구동회로(120) 및 게이트 구동회로(130)로 출력한다.

예를 들어, 컨트롤러(140)는, 게이트 구동회로(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다.

여기서, 게이트 스타트 펄스(GSP)는 게이트 구동회로(130)를 구성하는 하나 이상의 게이트 드라이버 집적회로의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적회로에 공통으로 입력되는 클럭 신호로서, 스캔신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적회로의 타이밍 정보를 지정하고 있다.

또한, 컨트롤러(140)는, 데이터 구동회로(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Source Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다.

여기서, 소스 스타트 펄스(SSP)는 데이터 구동회로(120)를 구성하는 하나 이상의 소스-드라이버 집적회로의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스-드라이버 집적회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동회로(120)의 출력 타이밍을 제어한다.

이러한 컨트롤러(140)는 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러(Timing Controller)를 포함하여 다른 제어 기능도 더 수행할 수 있는 제어장치일 수 있다.

이러한 컨트롤러(140)는, 데이터 구동회로(120)와 별도의 부품으로 구현될 수도 있고, 데이터 구동회로(120)와 함께 통합되어 집적회로로 구현될 수 있다.

데이터 구동회로(120)는, 컨트롤러(140)로부터 영상 데이터(Data)를 입력 받아 다수의 데이터 라인(DL)로 데이터 전압을 공급함으로써, 다수의 데이터 라인(DL)을 구동한다. 여기서, 데이터 구동회로(120)는 소스 구동회로라고도 한다.

이러한 데이터 구동회로(120)는, 적어도 하나의 소스-드라이버 집적회로(S-DIC: Source-Driver Integrated Circuit)를 포함하여 구현될 수 있다.

각 소스-드라이버 집적회로(S-DIC)는, 시프트 레지스터(Shift Register), 래치 회로(Latch Circuit), 디지털 아날로그 컨버터(DAC: Digital to Analog Converter), 출력 버퍼(Output Buffer) 등을 포함할 수 있다.

각 소스-드라이버 집적회로(S-DIC)는, 경우에 따라서, 아날로그-디지털 컨버터(ADC: Analog to Digital Converter)를 더 포함할 수 있다.

각 소스-드라이버 집적회로(S-DIC)는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG: Chip On Glass) 방식으로 디스플레이 패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 디스플레이 패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 디스플레이 패널(110)에 집적화되어 배치될 수도 있다. 또한, 각 소스-드라이버 집적회로(S-DIC)는, 디스플레이 패널(110)에 연결된 소스-회로필름 상에 실장 되는 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수도 있다.

게이트 구동회로(130)는, 다수의 게이트 라인(GL)로 스캔신호를 순차적으로 공급함으로써, 다수의 게이트 라인(GL)을 순차적으로 구동한다. 여기서, 게이트 구동회로(130)는 스캔 구동회로라고도 한다.

게이트 구동회로(130)는, 시프트 레지스터(Shift Register), 레벨 시프터(Level Shifter) 등을 포함할 수 있다.

게이트 구동회로(130)는, 테이프 오토메티드 본딩(TAB) 방식 또는 칩 온 글래스(COG) 방식으로 디스플레이 패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 디스플레이 패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 디스플레이 패널(110)에 집적화되어 배치될 수도 있다. 또한, 게이트 구동회로(130)는 다수의 게이트 드라이버 집적회로(G-DIC)로 구현되어 디스플레이 패널(110)과 연결된 게이트-회로필름 상에 실장 되는 칩 온 필름(COF) 방식으로 구현될 수도 있다.

게이트 구동회로(130)는, 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔신호를 다수의 게이트 라인(GL)로 순차적으로 공급한다.

데이터 구동회로(120)는, 게이트 구동회로(130)에 의해 특정 게이트 라인이 열리면, 컨트롤러(140)로부터 수신한 영상 데이터(Data)를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인(DL)로 공급한다.

데이터 구동회로(120)는, 디스플레이 패널(110)의 일 측(예: 상측 또는 하측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 디스플레이 패널(110)의 양측(예: 상 측과 하 측)에 모두 위치할 수도 있다.

게이트 구동회로(130)는, 디스플레이 패널(110)의 일 측(예: 좌측 또는 우측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 디스플레이 패널(110)의 양측(예: 좌 측과 우 측)에 모두 위치할 수도 있다.

본 실시예들에 따른 디스플레이 장치(100)는 유기발광표시장치, 액정표시장치, 플라즈마 표시장치 등일 수 있다.

본 실시예들에 따른 디스플레이 장치(100)가 액정표시장치인 경우, 디스플레이 패널(110)의 각 서브픽셀(SP)은 픽셀 전극과, 픽셀 전극으로 데이터 전압을 전달해주기 위한 트랜지스터 등을 포함하고 있고, 디스플레이 패널(110)에는 각 서브픽셀(SP)의 픽셀 전극에서의 픽셀 전압(데이터 전압)과 전계를 형성하기 위하여, 공통 전압이 인가되는 공통 전극이 배치될 수 있다.

본 실시예들에 따른 디스플레이 장치(100)가 유기발광표시장치인 경우, 디스플레이 패널(110)에 배열된 각 서브픽셀(SP)은 발광 소자인 유기발광다이오드(OLED: Organic Light Emitting Diode)와, 발광소자(ED)를 구동하기 위한 구동 트랜지스터(Driving Transistor) 등의 회로 소자로 구성될 수 있다.

각 서브픽셀(SP)을 구성하는 회로 소자의 종류 및 개수는, 제공 기능 및 설계 방식 등에 따라 다양하게 정해질 수 있다.

아래에서는, 설명의 편의를 위하여, 본 실시예들에 따른 디스플레이 장치(100)가 유기발광표시장치 등과 같이 서브픽셀(SP) 내 발광소자(ED) 등과 같은 발광소자(ED)를 포함하는 디스플레이 장치인 경우를 예로 들어 설명한다.

도 2는 본 발명의 실시예들에 따른 디스플레이 장치(100)의 서브픽셀의 등가회로이고, 도 3은 본 발명의 실시예들에 따른 디스플레이 장치(100)의 서브픽셀의 다른 등가회로이다.

도 2를 참조하면, 실시예들에 따른 디스플레이 장치(100)에서, 각 서브픽셀(SP)은, 제1 전극과 제2 전극을 갖는 발광소자(ED)와, 발광소자(ED)를 구동하는 구동 트랜지스터(Td)와, 구동 트랜지스터(Td)의 제1 노드(N1)와 해당 데이터 라인(DL) 사이에 전기적으로 연결된 제1 트랜지스터(T1)와, 구동 트랜지스터(Td)의 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결된 스토리지 캐패시터(Cst) 등을 포함하여 구현될 수 있다.

발광소자(ED)는 제1 전극(예: 애노드 전극 또는 캐소드 전극), 발광층 및 제2 전극(예: 캐소드 전극 또는 애노드 전극) 등으로 이루어질 수 있다. 이러한 발광소자(ED)는 일 예로, 유기발광다이오드(OLED), 발광다이오드(LED) 등일 수 있다.

발광소자(ED)의 제1 전극은 구동 트랜지스터(Td)의 제2 노드(N2)와 전기적으로 연결될 수 있다. 발광소자(ED)의 제2 전극에는 기저 전압(EVSS)이 인가될 수 있다. 여기서, 기저 전압(EVSS)은, 일 예로, 그라운드 전압이거나 그라운드 전압과 유사한 전압일 수 있다.

구동 트랜지스터(Td)는 발광소자(ED)로 구동 전류를 공급해줌으로써 발광소자(ED)를 구동해준다.

구동 트랜지스터(Td)는 제1 노드(N1), 제2 노드(N2) 및 제3노드(N3) 등을 포함할 수 있다.

구동 트랜지스터(Td)의 제1 노드(N1)는 게이트 노드에 해당하는 노드로서, 제1 트랜지스터(T1)의 소스 노드 또는 드레인 노드와 전기적으로 연결될 수 있다. 구동 트랜지스터(Td)의 제2 노드(N2)는 발광소자(ED)의 제1 전극과 전기적으로 연결될 수 있으며, 소스 노드 또는 드레인 노드일 수 있다. 구동 트랜지스터(Td)의 제3 노드(N3)는 구동 전압(EVDD)이 인가되는 노드로서, 구동 전압(EVDD)을 공급하는 구동전압 라인(DVL: Driving Voltage Line)과 전기적으로 연결될 수 있으며, 드레인 노드 또는 소스 노드일 수 있다. 아래에서는, 설명의 편의를 위하여, 구동 트랜지스터(Td)의 제2 노드(N2)는 소스 노드이고, 제3노드(N3)는 드레인 노드인 것을 예로 들어 설명할 수 있다.

제1 트랜지스터(T1)의 드레인 노드 또는 소스 노드는 해당 데이터 라인(DL)에 전기적으로 연결되고, 제1 트랜지스터(T1)의 소스 노드 또는 드레인 노드는 구동 트랜지스터(Td)의 제1 노드(N1)에 전기적으로 연결되고, 제1 트랜지스터(T1)의 게이트 노드는 해당 게이트 라인과 전기적으로 연결되어 제1 스캔신호(SCAN1)를 인가 받을 수 있다.

제1 트랜지스터(T1)는 해당 게이트 라인을 통해 제1 스캔신호(SCAN1)를 게이트 노드로 인가 받아 온-오프가 제어될 수 있다.

이러한 제1 트랜지스터(T1)는 제1 스캔신호(SCAN1)에 의해 턴-온 되어 해당 데이터 라인(DL)으로부터 공급된 데이터 전압(Vdata)을 구동 트랜지스터(Td)의 제1 노드(N1)로 전달해줄 수 있다.

스토리지 캐패시터(Cst)는 구동 트랜지스터(Td)의 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결되어, 영상 신호 전압에 해당하는 데이터 전압(Vdata) 또는 이에 대응되는 전압을 한 프레임 시간 동안 유지해줄 수 있다.

전술한 바와 같이, 도 2에 예시된 하나의 서브픽셀(SP)은 발광소자(ED)를 구동하기 위하여, 2개의 트랜지스터(DRT, T1)와 1개의 스토리지 캐패시터(Cst)를 포함하는 2T (Transistor) 1C (Capacitor) 구조를 가질 수 있다.

도 2에 예시된 서브픽셀 구조 (2T1C 구조)는 설명의 편의를 위한 예시일 뿐, 기능, 패널 구조, 기능 등에 따라, 하나의 서브픽셀(SP)은 1개 이상의 트랜지스터를 더 포함하거나, 1개 이상의 캐패시터를 더 포함할 수도 있다.

그 일 예로서, 도 3에 도시된 바와 같이, 하나의 서브픽셀(SP)은, 구동 트랜지스터(Td)의 제2 노드(N2)와 기준전압 라인(RVL) 사이에 전기적으로 연결된 제2 트랜지스터(T2)를 더 포함하는 3T (Transistor) 1C (Capacitor) 구조를 가질 수 있다.

도 3을 참조하면, 제2 트랜지스터(T2)는 구동 트랜지스터(Td)의 제2 노드(N2)와 기준전압 라인(RVL) 사이에 전기적으로 연결되어, 게이트 노드로 제2 스캔신호(SCAN2)를 인가 받아 온-오프가 제어될 수 있다.

보다 구체적으로, 제2 트랜지스터(T2)의 드레인 노드 또는 소스 노드는 기준전압 라인(RVL)에 전기적으로 연결되고, 제2 트랜지스터(T2)의 소스 노드 또는 드레인 노드는 구동 트랜지스터(Td)의 제2 노드(N2)에 전기적으로 연결될 수 있다. 제2 트랜지스터(T2)의 게이트 노드는 해당 게이트 라인과 전기적으로 연결되어 제2 스캔신호(SCAN2)를 인가 받을 수 있다.

제2 트랜지스터(T2)는, 일 예로, 디스플레이 구동 시 구간에서 턴-온 될 수 있고, 구동 트랜지스터(Td)의 특성치 또는 발광소자(ED)의 특성치를 센싱하기 위한 센싱 구동 시 구간에서 턴-온 될 수 있다.

제2 트랜지스터(T2)는 해당 구동 타이밍(예: 디스플레이 구동 타이밍 또는 센싱 구동 시 구간 내 구동 트랜지스터(Td)의 제2 노드(N2)의 전압 초기화 타이밍)에 맞추어, 제2 스캔신호(SCAN2)에 의해 턴-온 되어, 기준전압 라인(RVL)에 공급된 기준전압(Vref)을 구동 트랜지스터(Td)의 제2 노드(N2)에 전달해줄 수 있다.

또한, 제2 트랜지스터(T2)는 해당 구동 타이밍(예: 센싱 구동 시 구간 내 샘플링 타이밍)에 맞추어, 제2 스캔신호(SCAN2)에 의해 턴-온 되어, 구동 트랜지스터(Td)의 제2 노드(N2)의 전압을 기준전압 라인(RVL)으로 전달해줄 수 있다.

다시 말해, 제2 트랜지스터(T2)는, 구동 트랜지스터(Td)의 제2 노드(N2)의 전압 상태를 제어하거나, 구동 트랜지스터(Td)의 제2 노드(N2)의 전압을 기준전압 라인(RVL)에 전달해줄 수 있다.

여기서, 기준전압 라인(RVL)은 기준전압 라인(RVL)의 전압을 센싱하여 디지털 값으로 변환하여, 디지털 값을 포함하는 센싱 데이터를 출력하는 아날로그-디지털 컨버터와 전기적으로 연결될 수 있다.

아날로그-디지털 컨버터는 디스플레이 구동을 위한 소자(예: 구동 트랜지스터, 발광소자 등)의 특성을 센싱하기 위한 위한 구성으로서, 데이터 구동 회로(120)를 구현한 소스-드라이버 집적회로(S-DIC)의 내부에 포함될 수도 있다.

아날로그-디지털 컨버터에서 출력된 센싱 데이터는 구동 트랜지스터(Td)의 특성치(예: 문턱전압, 이동도 등) 또는 발광소자(ED)의 특성치(예: 문턱전압 등)를 센싱하는데 이용될 수 있다.

한편, 스토리지 캐패시터(Cst)는, 구동 트랜지스터(Td)의 제1 노드(N1)와 제2 노드(N2) 사이에 존재하는 내부 캐패시터(Internal Capacitor)인 기생 캐패시터(예: Cgs, Cgd)가 아니라, 구동 트랜지스터(Td)의 외부에 의도적으로 설계한 외부 캐패시터(External Capacitor)일 수 있다.

구동 트랜지스터(Td), 제1 트랜지스터(T1) 및 제2 트랜지스터(T2) 각각은 n 타입 트랜지스터이거나 p 타입 트랜지스터일 수 있다.

한편, 제1 스캔신호(SCAN1) 및 제2 스캔신호(SCAN2)는 별개의 게이트 신호일 수 있다. 이 경우, 제1 스캔신호(SCAN1) 및 제2 스캔신호(SCAN2)는 서로 다른 게이트 라인을 통해, 제1 트랜지스터(T1)의 게이트 노드 및 제2 트랜지스터(T2)의 게이트 노드로 각각 인가될 수도 있다.

경우에 따라서는, 제1 스캔신호(SCAN1) 및 제2 스캔신호(SCAN2)는 동일한 게이트 신호일 수도 있다. 이 경우, 제1 스캔신호(SCAN1) 및 제2 스캔신호(SCAN2)는 동일한 게이트 라인을 통해 제1 트랜지스터(T1)의 게이트 노드 및 제2 트랜지스터(T2)의 게이트 노드에 공통으로 인가될 수도 있다.

도 2 및 도 3에 예시된 각 서브픽셀 구조는 설명을 위한 예시일 뿐, 1개 이상의 트랜지스터를 더 포함하거나, 경우에 따라서는, 1개 이상의 캐패시터를 더 포함할 수도 있다. 또는, 다수의 서브픽셀들 각각이 동일한 구조로 되어 있을 수도 있고, 다수의 서브픽셀들 중 일부는 다른 구조로 되어 있을 수도 있다.

아래에서는, 각 서브픽셀(SP)의 구동 동작을 간단하게 예를 들어 설명한다.

각 서브픽셀(SP)의 구동 동작은 영상 데이터 기록 단계, 부스팅 단계 및 발광 단계로 진행될 수 있다.

영상 데이터 기록 단계에서, 구동 트랜지스터(Td)의 제1 노드(N1)에 해당 영상 데이터 전압(Vdata)이 인가하고, 구동 트랜지스터(Td)의 제2 노드(N2)에 기준전압(Vref)이 인가될 수 있다. 여기서, 구동 트랜지스터(Td)의 제2 노드(N2)과 기준전압 라인(RVL) 사이의 저항성분 등으로 인해, 구동 트랜지스터(Td)의 제2 노드(N2)에 기준전압(Vref)과 유사한 전압(Vref+△V)이 인가될 수 있다.

이를 위해, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)는, 제1 스캔신호(SCAN1) 및 제2 스캔신호(SCAN2) 각각의 턴-온 전압 레벨에 의해 동시에 또는 약간의 시간 차를 갖고 턴-온 될 수 있다.

영상 데이터 기록 단계에서, 스토리지 캐패시터(Cst)는 양단 전위차 (Vdata-Vref 또는 Vdata-(Vref+△V))에 대응되는 전하가 충전될 수 있다.

구동 트랜지스터(Td)의 제1 노드(N1)에 영상 데이터 전압(Vdata)이 인가되는 것을 영상 데이터 기록(Data Writing)이라고 한다.

영상 데이터 기록 단계에 이어서 진행되는 부스팅 단계에서, 구동 트랜지스터(Td)의 제1 노드(N1) 및 제2 노드(N2)는 동시에 또는 약간의 시간 차를 갖고 전기적으로 플로팅(Floating) 될 수 있다.

이를 위해, 제1 스캔신호(SCAN1)의 턴-오프 전압 레벨에 의해 제1 트랜지스터(T1)가 턴-오프 될 수 있다. 또한, 제2 스캔신호(SCAN2)의 턴-오프 전압 레벨에 의해 제2 트랜지스터(T2)가 턴-오프 될 수 있다.

부스팅 단계에서, 구동 트랜지스터(Td)의 제1 노드(N1) 및 제2 노드(N2) 간의 전압 차이는 유지되면서, 구동 트랜지스터(Td)의 제1 노드(N1) 및 제2 노드(N2)는 전압이 부스팅(Boosting) 될 수 있다.

부스팅 단계 동안, 구동 트랜지스터(Td)의 제1 노드(N1) 및 제2 노드(N2)는 전압이 부스팅(Boosting) 되다가, 구동 트랜지스터(Td)의 제2 노드(N2)이 상승된 전압이 일정 전압 이상이 되면, 발광 단계로 진입된다.

이러한 발광 단계에서는, 발광소자(ED)로 구동 전류가 흐르게 된다. 이에 따라, 발광소자(ED)가 발광할 수 있다.

도 4 및 도 5는 본 발명의 실시예들에 따른 디스플레이 장치(100)의 보다 상세한 시스템 구성도들이다. 단, 각 게이트 구동회로(130)는 GIP 타입, 게이트-드라이버 집적회로(G-DIC) 등의 다양한 타입으로 구현될 수 있으나, 도 4에서는 생략한다.

도 4의 예시에 따르면, 데이터 구동회로(120)에 포함되는 각 소스-드라이버 집적회로(S-DIC)는 칩 온 필름(COF) 방식으로 구현될 수 있다. 이 경우, 각 소스-드라이버 집적회로(S-DIC)는 디스플레이 패널(110)에 연결된 소스-회로필름(S-FLM) 상에 실장 될 수 있다.

디스플레이 장치(100)는, 다수의 소스-드라이버 집적회로(S-DIC)과 다른 장치들 간의 회로적인 연결을 위해, 적어도 하나의 소스-인쇄회로기판(S-PCB: Source-Printed Circuit Board)과, 제어 부품들과 각종 전기 장치들을 실장 하기 위한 컨트롤-인쇄회로기판(C-PCB: Control-Printed Circuit Board)을 포함할 수 있다.

적어도 하나의 소스-인쇄회로기판(S-PCB)에는 소스-드라이버 집적회로(S-DIC)가 실장 된 소스-회로필름(S-FLM)이 연결될 수 있다. 즉, 소스-회로필름(S-FLM)은 디스플레이 패널(110)과 소스-인쇄회로기판(S-PCB) 사이에 연결된다. 소스-회로필름(S-FLM) 상에는 소스-드라이버 집적회로(S-DIC)가 실장 된다.

컨트롤-인쇄회로기판(C-PCB)에는, 데이터 구동회로(120) 및 게이트 구동회로(130) 등의 동작을 제어하는 컨트롤러(140)와, 디스플레이 패널(110), 데이터 구동회로(120) 및 게이트 구동회로(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 파워 관리 집적회로(PMIC: Power Management IC, 410) 등이 실장 될 수 있다.

적어도 하나의 소스-인쇄회로기판(S-PCB)과 컨트롤-인쇄회로기판(C-PCB)은 적어도 하나의 플렉서블 플랫 케이블(FFC: Flexible Flat Cable)을 통해 회로적으로 연결될 수 있다. 여기서, 플렉서블 플랫 케이블(FFC: Flexible Flat Cable)은 플렉서블 인쇄회로(FPC: Flexible Printed Circuit)일 수도 있다.

적어도 하나의 소스-인쇄회로기판(S-PCB)과 컨트롤-인쇄회로기판(C-PCB)은 하나의 인쇄회로기판으로 통합되어 구현될 수도 있다.

디스플레이 장치(100)는, 컨트롤-인쇄회로기판(C-PCB)와 전기적으로 연결된 세트-보드(SET-BRD)를 더 포함할 수 있다. 이러한 세트-보드(SET-BRD)는 파워 보드라고도 할 수 있다.

이러한 세트-보드(SET-BRD)에는 디스플레이 장치(100)의 전체적인 파워를 관리하는 메인 파워 관리 회로(420, M-PMC: Main Power Management Circuit)가 존재할 수 있다. 여기서, 세트-보드(SET-BRD) 상의 메인 파워 관리 회로(420)는, 일 예로, 구동전압(EVDD)를 공급하는 공급원일 수 있다.

파워 관리 집적회로(410)는 디스플레이 패널(110)과 그 구동 회로(120, 130, 140) 등을 포함하는 표시모듈에 대한 파워를 관리하는 회로이고, 메인 파워 관리 회로(420)는 표시모듈을 포함한 전체적인 파워를 관리하는 회로이고, 파워 관리 집적회로(410)와 연동할 수 있다.

도 5의 예시를 참조하면, 디스플레이 장치(100)가 3개의 소스-인쇄회로기판(S-PCB1, S-PCB2, S-PCB3)을 포함할 수 있다. 이 경우, 3개의 소스-인쇄회로기판(S-PCB1, S-PCB2, S-PCB3) 각각은 다수의 소스-회로필름(S-FLM)이 연결되고, 다수의 소스-회로필름(S-FLM)을 통해 디스플레이 패널(110)과 연결될 수 있다. 다수의 소스-회로필름(S-FLM) 각각에는 소스-드라이버 집적회로(S-DIC)가 배치될 수 있다.

도 5의 예시를 참조하면, 3개의 소스-인쇄회로기판(S-PCB1, S-PCB2, S-PCB3) 중에서, 가운데 위치한 제1 소스-인쇄회로기판(S-PCB1)은 2개의 플렉서블 플랫 케이블(FFC_L, FFC_R)을 통해 컨트롤-인쇄회로기판(C-PCB)과 전기적으로 연결될 수 있다.

제1 소스-인쇄회로기판(S-PCB1)의 양 측에 위치한 제2 소스-인쇄회로기판(S-PCB2)과 제3 소스-인쇄회로기판(S-PCB3)은, 컨트롤-인쇄회로기판(C-PCB)과 직접 연결되지 않고, 제1 소스-인쇄회로기판(S-PCB1)을 경유하여 컨트롤-인쇄회로기판(C-PCB)과 전기적으로 연결될 수 있다.

이를 위해, 제1 소스-인쇄회로기판(S-PCB1)의 일 측에 위치한 제2 소스-인쇄회로기판(S-PCB2)은, 2개의 브릿지 플렉서블 플랫 케이블(B-FFC)을 통해 제1 소스-인쇄회로기판(S-PCB1)과 전기적으로 연결될 수 있다. 제1 소스-인쇄회로기판(S-PCB1)의 타 측에 위치한 제3 소스-인쇄회로기판(S-PCB3)은, 2개의 브릿지 플렉서블 플랫 케이블(B-FFC)을 통해 제1 소스-인쇄회로기판(S-PCB1)과 전기적으로 연결될 수 있다.

도 5의 예시를 참조하면, 컨트롤-인쇄회로기판(C-PCB)은 세트-케이블(SET-CBL)을 통해 세트-보드(SET-BRD)와 전기적으로 연결될 수 있다. 세트-케이블(SET-CBL)은 플렉서블 플랫 케이블(FFC)일 수 있다.

도 6은 도 5의 X 영역을 나타낸 것으로서, 본 발명의 실시예들에 따른 디스플레이 장치()에서, 기생 저항(Rp)에 의한 전압 강하 및 이에 따라 전류 감소 현상을 나타낸 도면이다.

세트-보드(SET-BRD)에서 공급된 전원은, 세트-케이블(SET-CBL), 컨트롤-인쇄회로기판(C-PCB), 2개의 플렉서블 플랫 케이블(FFC_L, FFC_R) 및 제1 소스-인쇄회로기판(S-PCB1)를 거쳐서, 제1 소스-인쇄회로기판(S-PCB1)와 연결된 다수의 소스-회로필름(S-FLM1, S-FLM2, S-FLM3)을 통해, 디스플레이 패널(110)로 인가될 수 있다.

다시 말해, 디스플레이 패널(110)에 인가되기 전까지의 전원 공급 경로는, 세트-보드(SET-BRD), 세트-케이블(SET-CBL), 컨트롤-인쇄회로기판(C-PCB), 2개의 플렉서블 플랫 케이블(FFC_L, FFC_R), 제1 소스-인쇄회로기판(S-PCB1) 및 다수의 소스-회로필름(S-FLM1, S-FLM2, S-FLM3)을 포함할 수 있다.

세트-보드(SET-BRD)에서 공급된 전원은 디스플레이 패널(110)에 인가되는 그 어떠한 전원일 수도 있다. 예를 들어, 세트-보드(SET-BRD)에서 공급된 전원은 서브픽셀(SP)의 구동에 큰 영향을 끼치는 구동전압(EVDD)일 수 있다.

한편, 도 6에 도시되어 있지 않지만, 도 5를 참조하면, 제2 소스-인쇄회로기판(S-PCB2)을 통한 전원 공급 경로를 살펴보면 다음과 같다. 세트-보드(SET-BRD)에서 공급된 전원은, 세트-케이블(SET-CBL), 컨트롤-인쇄회로기판(C-PCB), 2개의 플렉서블 플랫 케이블(FFC_L, FFC_R) 및 제1 소스-인쇄회로기판(S-PCB1)를 거쳐서, 2개의 브릿지 플렉서블 플랫 케이블(B-FFC)를 통해 제1 소스-인쇄회로기판(S-PCB1)와 전기적으로 연결된 제2 소스-인쇄회로기판(S-PCB2)에 인가되고, 제2 소스-인쇄회로기판(S-PCB2)와 연결된 다수의 소스-회로필름(S-FLM)을 통해, 디스플레이 패널(110)로 인가될 수 있다.

마찬가지로, 제3 소스-인쇄회로기판(S-PCB3)을 통한 전원 공급 경로도 전술한 바와 같이 구성될 수 있다. 세트-보드(SET-BRD)에서 공급된 전원은, 세트-케이블(SET-CBL), 컨트롤-인쇄회로기판(C-PCB), 2개의 플렉서블 플랫 케이블(FFC_L, FFC_R) 및 제1 소스-인쇄회로기판(S-PCB1)를 거쳐서, 2개의 브릿지 플렉서블 플랫 케이블(B-FFC)를 통해 제1 소스-인쇄회로기판(S-PCB1)와 전기적으로 연결된 제3 소스-인쇄회로기판(S-PCB3)에 인가되고, 제3 소스-인쇄회로기판(S-PCB3)와 연결된 다수의 소스-회로필름(S-FLM)을 통해, 디스플레이 패널(110)로 인가될 수 있다.

다시 말해, 전원 공급 경로는, 세트-보드(SET-BRD), 세트-케이블(SET-CBL), 컨트롤-인쇄회로기판(C-PCB), 플렉서블 플랫 케이블(FFC_L, FFC_R, B-FFC), 제1 내지 제3 소스-인쇄회로기판(S-PCB1, S-PCB2, S-PCB3) 및 다수의 소스-회로필름(S-FLM) 등을 포함할 수 있다. 이러한 전원 공급 경로를 구성하는 구성들 각각에는 기생 저항(Rp)이 존재할 수 있다.

따라서, 전술한 전원 공급 경로(즉, 전원 흐름(Power Flow))를 따라 전원이 디스플레이 패널(110)에 인가되는 과정에서, 기생 저하(Rp)에 의해 전압 강하(Voltage Drop)가 발생할 수 있다. 이러한 전압 강하(Voltage Drop)로 인해, 디스플레이 패널(110)에 실제로 인가되는 전원 전압이 낮아지고, 발광소자(ED)에 흐르는 전류(구동전류)도 감소할 수 있다. 따라서, 발광소자(ED)는 원하는 타깃 휘도보다 낮은 휘도를 출력하게 된다. 이로 인해, 고휘도 모델의 디스플레이 패널(110)의 개발에 어려움을 초래할 수 있다.

아래에서는, 전원 공급 경로 상의 기생 저항(Rp)에 의해 전압 강하와 이에 따른 전류 감소이 발생하더라도, 디스플레이 패널(110)이 원하는 타깃 휘도를 출력할 수 있도록 해주는 방법 및 이를 위한 회로를 설명한다.

도 7은 본 발명의 실시예들에 따른 디스플레이 장치(100)에서, 기생 저항(Rp)에 의한 전압 강하 (또는 전류 감소)를 센싱하여 데이터 제어(휘도 보상 제어라고도 하고, 원치 않는 휘도 저감 방지 제어라고도 함)를 수행하는 회로이고, 도 8은 본 발명의 실시예들에 따른 디스플레이 장치(100)에서, 기생 저항(Rp)에 의한 전압 강하 (또는 전류 감소)를 센싱하여 데이터 제어(휘도 보상 제어)를 수행하는 절차를 설명하기 위한 도면이다.

도 7을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)는, 다수의 서브픽셀(SP)을 포함하는 디스플레이 패널(110)과, 디스플레이 패널(110)의 일 측에 위치하는 제1 소스-인쇄회로기판(S-PCB1)과, 컨트롤러(140)가 배치된 컨트롤-인쇄회로기판(C-PCB)과, 제1 소스-인쇄회로기판(S-PCB1)과 컨트롤-인쇄회로기판(C-PCB)을 연결해주는 하나 이상의 플렉서블 플랫 케이블(예: 제1 플렉서블 플랫 케이블(FFC_L) 및 제2 플렉서블 플랫 케이블(FFC_R))과, 디스플레이 패널(110)과 제1 소스-인쇄회로기판(S-PCB1) 사이에 연결된 다수의 소스-회로필름(S-FLM1, S-FLM2, S-FLM3)을 포함할 수 있다.

본 발명의 실시예들에 따른 디스플레이 장치(100)는, 제1 소스-인쇄회로기판(S-PCB1) 이외에 1개 이상의 소스-인쇄회로기판(S-PCB2, S-PCB3)을 더 포함할 수 있다.

도 7에서 생략되었지만, 도 5에 도시된 바와 같이, 본 발명의 실시예들에 따른 디스플레이 장치(100)는, 제1 소스-인쇄회로기판(S-PCB1)의 일 측과 위치하며 하나 이상의 브릿지 플렉서블 플랫 케이블을 통해 제1 소스-인쇄회로기판(S-PCB1)과 연결되는 제2 소스-인쇄회로기판(S-PCB2)과, 제1 소스-인쇄회로기판(S-PCB1)의 타 측과 위치하며 하나 이상의 브릿지 플렉서블 플랫 케이블을 통해 제1 소스-인쇄회로기판(S-PCB1)과 연결되는 제3 소스-인쇄회로기판(S-PCB3)을 더 포함할 수 있다.

디스플레이 패널(110)과 제2 소스-인쇄회로기판(S-PCB2) 사이에 다수의 소스-회로필름(S-FLM)이 연결되고, 디스플레이 패널(110)과 제3 소스-인쇄회로기판(S-PCB3) 사이에 다수의 소스-회로필름(S-FLM)이 연결될 수 있다.

다수의 소스-인쇄회로기판(S-PCB1, S-PCB2, S-PCB3) 중 제1 소스-인쇄회로기판(S-PCB1)은 가운데 위치할 수 있다.

다수의 소스-인쇄회로기판(S-PCB1, S-PCB2, S-PCB3) 중 제1 소스-인쇄회로기판(S-PCB1)만이 다른 소스-인쇄회로기판을 경유하지 않고 컨트롤-인쇄회로기판(C-PCB)과 연결될 수 있다. 즉, 다수의 소스-인쇄회로기판(S-PCB1, S-PCB2, S-PCB3) 중 제2 및 제3 소스-인쇄회로기판(S-PCB2, S-PCB3)은 제1 소스-인쇄회로기판(S-PCB1)를 경유하여 컨트롤-인쇄회로기판(C-PCB)과 연결될 수 있다.

한편, 도 7을 참조하면, 제1 소스-인쇄회로기판(S-PCB1)에 연결된 다수의 소스-회로필름(S-FLM1, S-FLM2, S-FLM3)은, 제1 소스-드라이버 집적회로(S-DIC1)가 배치되는 제1 소스-회로필름(S-FLM1)을 포함할 수 있다.

도 7을 참조하면, 제1 소스-인쇄회로기판(S-PCB1)에 연결된 다수의 소스-회로필름(S-FLM1, S-FLM2, S-FLM3)은 제2 소스-드라이버 집적회로(S-DIC2)가 배치되는 제2 소스-회로필름(S-FLM2)을 더 포함할 수 있다. 제2 소스-회로필름(S-FLM2)은 제1 소스-회로필름(S-FLM1)의 일 측에 위치할 수 있다.

제1 소스-회로필름(S-FLM1)에 배치된 제1 소스-드라이버 집적회로(S-DIC1)는 둘 이상의 서브픽셀(SP1A, SP1B)과 연결된 둘 이상의 데이터 라인(DL)으로 데이터 전압(Vdata)을 출력한다. 제2 소스-회로필름(S-FLM2)에 배치된 제2 소스-드라이버 집적회로(S-DIC2)는 둘 이상의 서브픽셀(SP2A, SP2B)과 연결된 둘 이상의 데이터 라인(DL)으로 데이터 전압(Vdata)을 출력한다. 제3 소스-회로필름(S-FLM3)에 배치된 제3 소스-드라이버 집적회로(S-DIC3)는 둘 이상의 서브픽셀(SP3A, SP3B)과 연결된 둘 이상의 데이터 라인(DL)으로 데이터 전압(Vdata)을 출력한다.

도 7을 참조하면, 제1 소스-인쇄회로기판(S-PCB1)에 연결된 다수의 소스-회로필름(S-FLM1, S-FLM2, S-FLM3)은 제3 소스-드라이버 집적회로(S-DIC3)가 배치되는 제3 소스-회로필름(S-FLM3)을 더 포함할 수 있다. 제3 소스-회로필름(S-FLM3)은 제1 소스-회로필름(S-FLM1)의 타 측에 위치할 수 있다.

위에서, 제2 소스-드라이버 집적회로가 배치되는 제2 소스-회로필름은, 도 7에 도시된 바와 같이, 제1 소스-인쇄회로기판(S-PCB1)에 연결되는 소스-회로필름(S-FLM2)인 것으로 설명하였다. 하지만, 경우에 따라서, 제2 소스-드라이버 집적회로가 배치되는 제2 소스-회로필름은 브릿지 플렉서블 플랫 케이블(B-FFC)을 통해 제1 소스-인쇄회로기판(S-PCB1)과 연결되는 제2 소스-인쇄회로기판(S-PCB)에 연결된 소스-회로필름(S-FLM)일 수도 있다.

아래에서는, 기생 저항(Rp)에 의한 원치 않는 휘도 변화(휘도 감소)를 방지해주기 위한 제어(휘도 보상 제어)를 설명한다. 먼저, 제1 소스-회로필름(S-FLM1)을 통한 전원 공급 경로 상에서 기생 저항(Rp)에 의한 원치 않는 휘도 변화(휘도 감소)를 방지해주기 위한 휘도 보상 제어를 설명한다.

도 7을 참조하면, 제1 소스-회로필름(S-FLM1)은, 제1 플렉서블 플랫 케이블(FFC_L)을 통해 컨트롤-인쇄회로기판(C-PCB)에서 제1 소스-인쇄회로기판(S-PCB1)으로 전달된 구동전압(EVDD)이 공급되고, 공급된 구동전압(EVDD)을 디스플레이 패널(110)로 전달하는 경로가 될 수 있다.

이를 위해, 제1 소스-회로필름(S-FLM1)에는, 구동전압(EVDD)을 디스플레이 패널(110)로 전달하는 제1 전원배선(PL_L1)이 배치될 수 있다.

구동전압(EVDD)은 제1 플렉서블 플랫 케이블(FFC_L)을 통해 컨트롤-인쇄회로기판(C-PCB)에서 제1 소스-인쇄회로기판(S-PCB1)으로 전달되어 제1 소스-회로필름(S-FLM1)에 공급될 수 있다. 제1 소스-회로필름(S-FLM1)에 공급된 구동전압(EVDD)은 제1 소스-회로필름(S-FLM1) 상의 제1 전원배선(PL_L1)을 통해 디스플레이 패널(110)에 인가될 수 있다.

구동전압(EVDD)이 디스플레이 패널(110)에 인가되기 전의 전달 경로(전원 공급 경로)는, 컨트롤-인쇄회로기판(C-PCB), 제1 플렉서블 플랫 케이블(FFC_L), 제1 소스-인쇄회로기판(S-PCB1) 및 제1 소스-회로필름(S-FLM1) 등을 포함할 수 있다. 디스플레이 패널(110)에 실제로 인가되는 구동전압(EVDD) 및 이와 대응되는 전류는, 구동전압(EVDD)의 전달 경로 상의 저항 크기에 비례하여 감소할 수 있다.

본 발명의 실시예들에 따른 디스플레이 장치(100)는, 제1 소스-회로필름(S-FLM1)에 배치된 제1 전원배선(PL_L1)을 포함하는 구동전압(EVDD)의 전달 경로 상에서 구동전압(EVDD)의 전압 강하와 이에 따른 구동전류의 감소를 방지해주기 위하여, 제1 센싱회로(SC_L1) 및 제1 피드백 라인(FBL_L1)을 더 포함할 수 있다.

제1 센싱회로(SC_L1)는, 제1 소스-인쇄회로기판(S-PCB1) 상에 배치되고, 제1 소스-회로필름(S-FLM1) 상에 배치된 제1 전원배선(PL_L1)을 통해 전류 또는 전압을 센싱하여 제1 센싱값을 출력할 수 있다.

제1 센싱회로(SC_L1)는, 제1 전원배선(PL_L1)에 인가된 구동전압(EVDD)의 전압 값을 센싱하여 제1 센싱값을 출력하거나, 제1 전원배선(PL_L1)을 통해 흐르는 전류값을 센싱하여 제1 센싱값을 출력할 수 있다. 제1 센싱회로(SC_L1)과 동일한 종류의 모든 센싱회로(SC_L1, SC_L2, SC_L3, SC_R1, SC_R2, SC_R3)도 제1 센싱회로(SC_L1)와 동일한 방식으로 센싱동작을 수행할 수 있다. 제1 센싱회로(SC_L1)는 아날로그-디지털 컨버터(ADC), 전류 센서 등일 수도 있으며, 이에 제한되지 않고, 전압 또는 전류를 센싱할 수 있는 그 어떠한 회로나 소자일 수 있다.

제1 피드백 라인(FBL_L1)은, 제1 소스-인쇄회로기판(S-PCB1) 상에 배치된 제1 센싱회로(SC_L1)에서 출력된 제1 센싱값을 컨트롤-인쇄회로기판(C-PCB) 상의 컨트롤러(140)로 전달해주고, 제1 플렉서블 플랫 케이블(FFC_L)을 경유할 수 있다.

컨트롤러(140)는, 제1 피드백 라인(FBL_L1)을 통해 수신된 제1 센싱값을 이용하여, 기생 저항(Rp)에 의한 구동전압(EVDD)의 전압 강하와 이에 따라 발광소자(ED)에 흐르는 구동전류의 감소를 보상해줌으로써, 구동전압(EVDD)의 전압 강하 및 구동전류의 감소로 인한 휘도 변화(휘도 감소)를 보상해주기 위한 제어(휘도 보상 제어)를 수행할 수 있다.

이러한 휘도 보상 제어에 따라, 제1 소스-드라이버 집적회로(S-DIC1)는, 제1 센싱값에 따라 가변 된 제1 데이터 전압(Vdata1A)을 디스플레이 패널(110) 내 제1 서브픽셀(SP1A)과 연결된 데이터 라인(DL)으로 출력할 수 있다. 여기서, 제1 센싱값에 따라 가변 된 제1 데이터 전압(Vdata1A)은, 컨트롤러(140)가 휘도 변화(휘도 감소) 보상을 위하여 수행한 휘도 보상 제어의 결과이다.

휘도 보상 제어의 일 예로서, 컨트롤러(140)는, 제1 피드백 라인(FBL_L1)을 통해 수신된 제1 센싱값을 타깃 휘도에 대응되는 타깃값과 비교하여, 영상 데이터를 변경하거나 감마 곡선 정보를 변경할 수 있다. 이에 따라, 제1 소스-드라이버 집적회로(S-DIC1)는 변경된 영상 데이터 또는 변경된 감마 곡선 정보를 이용하여 제1 데이터 전압(Vdata1A)을 출력할 수 있다. 제1 데이터 전압(Vdata1A)은 타깃 휘도가 되게 하는 데이터 전압(Vdata)일 수 있다.

한편, 전술한 바와 같이, 다수의 서브픽셀(SP) 각각은, 발광소자(ED)와, 데이터 전압(Vdata)이 인가되는 제1 노드(N1), 발광소자(ED)로 구동전류(구동전압(EVDD)에 대응되는 전류일 수 있음)를 공급하는 제2 노드(N2) 및 구동전압(EVDD)이 인가되는 제3 노드(N3)를 포함하는 구동 트랜지스터(Td)와, 구동 트랜지스터(Td)의 제1 노드(N1)로 데이터 전압(Vdata)을 전달하는 스위칭 트랜지스터(T1)를 포함할 수 있다.

제1 서브픽셀(SP1A) 내 구동 트랜지스터(Td)의 제3 노드(N3)는, 디스플레이 패널(110)에 배치된 구동전압 라인(DVL)과 전기적으로 연결될 수 있다. 구동전압 라인(DVL)은 디스플레이 패널(110)의 패드부 영역에서 제1 전원배선(PL_L1)과 전기적으로 연결될 수 있다.

다음으로, 제2 소스-회로필름(S-FLM2)을 통한 전원 공급 경로 상에서 기생 저항(Rp)에 의한 원치 않는 휘도 변화(휘도 감소)를 방지해주기 위한 휘도 보상 제어를 설명한다. 또한, 제1 소스-회로필름(S-FLM1)을 통한 전원 공급 경로와 제2 소스-회로필름(S-FLM2)을 통한 전원 공급 경로 간의 기생 저항(Rp)의 편차에 의한 원치 않는 휘도 편차를 방지해주기 위한 휘도 보상 제어도 설명한다.

도 7을 참조하면, 다수의 소스-회로필름(S-FLM1, S-FLM2, S-FLM3)은, 제2 소스-드라이버 집적회로(S-DIC2)가 배치된 제2 소스-회로필름(S-FLM2)을 더 포함할 수 있다.

제2 소스-회로필름(S-FLM2)은, 제2 플렉서블 플랫 케이블(FFC_R)을 통해 컨트롤-인쇄회로기판(C-PCB)에서 제1 소스-인쇄회로기판(S-PCB1)으로 전달된 구동전압(EVDD)이 공급되고, 공급된 구동전압(EVDD)을 디스플레이 패널(110)로 전달하는 경로가 될 수 있다.

이를 위해, 제2 소스-회로필름(S-FLM2)에는, 제2 플렉서블 플랫 케이블(FFC_R)을 통해 컨트롤-인쇄회로기판(C-PCB)에서 제1 소스-인쇄회로기판(S-PCB1)으로 전달되어 공급된 구동전압(EVDD)을 디스플레이 패널(110)로 전달하는 제2 전원배선(PL_R2)이 배치될 수 있다.

본 발명의 실시예들에 따른 디스플레이 장치(100)는, 제2 소스-회로필름(S-FLM2)에 배치된 제2 전원배선(PL_R2)을 포함하는 구동전압(EVDD)의 전달 경로 상에서 구동전압(EVDD)의 전압 강하와 이에 따른 구동전류의 감소를 방지해주기 위하여, 제2 센싱회로(SC_R2) 및 제2 피드백 라인(FBL_R2)을 더 포함할 수 있다.

제2 센싱회로(SC_R2)는, 제1 소스-인쇄회로기판(S-PCB1) 상에 배치되고, 제2 소스-회로필름(S-FLM2) 상에 배치된 제2 전원배선(PL_R2)을 통해 전류 또는 전압을 센싱하여 제2 센싱값을 출력할 수 있다.

제2 피드백 라인(FBL_R2)은, 제1 소스-인쇄회로기판(S-PCB1) 상에 배치된 제2 센싱회로(SC_R2)에서 출력된 제2 센싱값을 컨트롤-인쇄회로기판(C-PCB) 상의 컨트롤러(140)로 전달해주고, 제2 플렉서블 플랫 케이블(FFC_R)을 경유할 수 있다.

제2 소스-드라이버 집적회로(S-DIC2)는, 제2 센싱값에 따라 가변 된 제2 데이터 전압을 디스플레이 패널(110) 내 제2 서브픽셀(SP2A)과 연결된 데이터 라인(DL)으로 출력할 수 있다.

제1 센싱값에 따라 가변 된 제1 데이터 전압(Vdata1A)에 의한 제1 서브픽셀(SP1A)의 휘도와, 제2 센싱값에 따라 가변 된 제2 데이터 전압에 의한 제2 서브픽셀(SP2A)의 휘도가 동일한 경우, 제1 전원배선(PL_L1)을 통해 제1 서브픽셀(SP1A)로 실제로 공급되는 구동전압(EVDD)과 제2 전원배선(PL_R2)을 통해 제2 서브픽셀(SP)로 실제로 공급되는 구동전압(EVDD)은 서로 다를 수 있다.

다시 말해, 전원 공급 경로 상의 가변 저항(Rp)의 편차에 의해, 제1 전원배선(PL_L1)을 통해 제1 서브픽셀(SP1A)로 공급되는 구동전압(EVDD)과 제2 전원배선(PL_R2)을 통해 제2 서브픽셀(SP)로 공급되는 구동전압(EVDD)이 서로 다르더라도, 전술한 센싱 및 피드백을 통한 데이터 제어를 통해, 제1 센싱값에 따라 가변 된 제1 데이터 전압(Vdata1A)에 의한 제1 서브픽셀(SP1A)의 휘도와, 제2 센싱값에 따라 가변 된 제2 데이터 전압에 의한 제2 서브픽셀(SP2A)의 휘도는 원하는 타깃 휘도와 동일해질 수 있다.

전원 공급 경로 상의 가변 저항(Rp)의 편차에 의해, 제1 전원배선(PL_L1)을 통해 제1 서브픽셀(SP1A)로 공급되는 구동전압(EVDD)과 제2 전원배선(PL_R2)을 통해 제2 서브픽셀(SP)로 공급되는 구동전압(EVDD)이 서로 다르더라도, 전술한 센싱 및 피드백을 통한 데이터 제어를 통해, 제1 서브픽셀(SP1A) 내 발광소자(ED)에 흐르는 전류와, 제2 서브픽셀(SP) 내 내 발광소자(ED)에 흐르는 전류는 동일할 수 있다.

제1 소스-회로필름(S-FLM1)을 통한 전원 공급 경로는 하나일 수도 있지만, 2개 이상일 수도 있다. 이에, 아래에서는, 제1 소스-회로필름(S-FLM1)을 통한 2가지 전원 공급 경로 상의 기생 저항(Rp)의 편차에 의한 원치 않는 휘도 편차를 방지해주기 위한 휘도 보상 제어를 설명한다.

도 7을 참조하면, 제1 소스-회로필름(S-FLM1)에는 구동전압(EVDD)의 추가 공급 경로로서 제3 전원배선(PL_R1)이 더 배치될 수 있다. 제3 전원배선(PL_R1)은, 제2 플렉서블 플랫 케이블(FFC_R)를 통해 컨트롤-인쇄회로기판(C-PCB)에서 제1 소스-인쇄회로기판(S-PCB1)으로 전달되어 공급된 구동전압(EVDD)을 디스플레이 패널(110)로 전달할 수 있다.

본 발명의 실시예들에 따른 디스플레이 장치(100)는, 제1 소스-회로필름(S-FLM1)에 배치된 제3 전원배선(PL_R1)을 포함하는 구동전압(EVDD)의 전달 경로 상에서 구동전압(EVDD)의 전압 강하와 이에 따른 구동전류의 감소를 방지해주기 위하여, 디스플레이 장치(100)는 제3 센싱회로(SC_R1) 및 제3 피드백 라인(FBL_R1)을 더 포함할 수 있다.

제3 센싱회로(SC_R1)는, 제1 소스-인쇄회로기판(S-PCB1) 상에 배치되고, 제1 소스-회로필름(S-FLM1) 상에 배치된 제3 전원배선(PL_R1)을 통해 전류 또는 전압을 센싱하여 제3 센싱값을 출력할 수 있다.

제3 피드백 라인(FBL_R1)은 제1 소스-인쇄회로기판(S-PCB1) 상에 배치된 제3 센싱회로(SC_R1)에서 출력된 제3 센싱값을 컨트롤-인쇄회로기판(C-PCB) 상의 컨트롤러(140)로 전달해주고, 제2 플렉서블 플랫 케이블(FFC_R)을 경유할 수 있다.

제1 소스-드라이버 집적회로(S-DIC1)는, 제3 센싱값에 따라 가변 된 제3 데이터 전압을 디스플레이 패널(110) 내 제3 서브픽셀(SP1B)과 연결된 데이터 라인(DL)으로 출력할 수 있다.

도 7 및 도 8을 참조하면, 제1 전원배선(PL_L1) 및 제3 전원배선(PL_R1)은, 제1 소스-회로필름(S-FLM1) 상에 배치되되, 제1 소스-회로필름(S-FLM1) 상의 제1 소스-드라이버 집적회로(S-DIC1)의 양 측에 위치할 수 있다.

도 8을 참조하면, 제1 센싱값에 따라 가변 된 제1 데이터 전압(Vdata1A)에 의한 제1 서브픽셀(SP1A)의 휘도와, 제3 센싱값에 따라 가변 된 제3 데이터 전압(Vdata1B)에 의한 제3 서브픽셀(SP)의 휘도가 동일한 경우, 제1 전원배선(PL_L1)을 통해 제1 서브픽셀(SP1A)로 실제로 공급되는 구동전압(EVDD)과 제3 전원배선(PL_R1)을 통해 제3 서브픽셀(SP1B)로 실제로 공급되는 구동전압(EVDD)이 서로 다를 수 있다.

다시 말해, 도 8을 참조하면, 전원 공급 경로 상의 가변 저항(Rp)의 편차에 의해, 제1 전원배선(PL_L1)을 통해 제1 서브픽셀(SP1A)로 공급되는 구동전압(EVDD)과 제3 전원배선(PL_R1)을 통해 제3 서브픽셀(SP1B)로 공급되는 구동전압(EVDD)이 서로 다르더라도, 전술한 센싱 및 피드백을 통한 데이터 제어를 통해, 제1 센싱값에 따라 가변 된 제1 데이터 전압(Vdata1A)에 의한 제1 서브픽셀(SP1A)의 휘도와, 제3 센싱값에 따라 가변 된 제3 데이터 전압(Vdata1B)에 의한 제3 서브픽셀(SP)의 휘도는 타깃 휘도와 동일해질 수 있다.

전원 공급 경로 상의 가변 저항(Rp)의 편차에 의해, 제1 전원배선(PL_L1)을 통해 제1 서브픽셀(SP1A)로 공급되는 구동전압(EVDD)과 제3 전원배선(PL_R1)을 통해 제3 서브픽셀(SP1B)로 공급되는 구동전압(EVDD)이 서로 다르더라도, 전술한 센싱 및 피드백을 통한 데이터 제어를 통해, 제1 서브픽셀(SP1A) 내 발광소자(ED)에 흐르는 전류와, 제3 서브픽셀(SP) 내 내 발광소자(ED)에 흐르는 전류는 동일할 수 있다. 도 7을 참조하면, 제1 소스-회로필름(S-FLM1)과 같이, 제2 소스-회로필름(S-FLM2) 상에 2개의 전원배선(PL_R2, PL_R3)이 배치될 수 있다. 2개의 전원배선(PL_R2, PL_R3)은 제2 소스-회로필름(S-FLM2) 상의 제2 소스-드라이버 집적회로(S-DIC2)의 양 측에 위치할 수 있다.

이에 따라, 제2 소스-회로필름(S-FLM2) 상의 2개의 전원배선(PL_R2, PL_R3) 각각을 센싱할 수 있는 2개의 센싱회로(SC_R2, SC_R3)가 제1 소스-인쇄회로기판(S-PCB1)에 배치될 수 있다.

그리고, 2개의 센싱회로(SC_R2, SC_R3)에서 센싱된 센싱값들을 컨트롤-인쇄회로기판(C-PCB)로 전달해주기 위한 2개의 피드백 라인(FBL_R2, FBL_R3)이, 제1 소스-인쇄회로기판(S-PCB1), 제2 플렉서블 플랫 케이블(FFC_R) 및 컨트롤-인쇄회로기판(C-PCB)을 경유하여 배치될 수 있다.

이와 마찬가지로, 도 7을 참조하면, 제3 소스-회로필름(S-FLM3) 상에 2개의 전원배선(PL_L2, PL_L3)이 배치될 수 있다. 2개의 전원배선(PL_L2, PL_L3)은 제3 소스-회로필름(S-FLM3) 상의 제3 소스-드라이버 집적회로(S-DIC3)의 양 측에 위치할 수 있다.

이에 따라, 제3 소스-회로필름(S-FLM3) 상의 2개의 전원배선(PL_L2, PL_L3) 각각을 센싱할 수 있는 2개의 센싱회로(SC_L2, SC_L3)가 제1 소스-인쇄회로기판(S-PCB1)에 배치될 수 있다.

그리고, 2개의 센싱회로(SC_L2, SC_L3)에서 센싱된 센싱값들을 컨트롤-인쇄회로기판(C-PCB)로 전달해주기 위한 2개의 피드백 라인(FBL_L2, FBL_LR3)이, 제1 소스-인쇄회로기판(S-PCB1), 제1 플렉서블 플랫 케이블(FFC_L) 및 컨트롤-인쇄회로기판(C-PCB)을 경유하여 배치될 수 있다.

도 7 및 도 8을 참조하면, 제1 소스-회로필름(S-FLM1)은 제1 소스-인쇄회로기판(S-PCB1)에 연결된 다수의 소스-회로필름(S-FLM1, S-FLM2, S-FLM3) 중 가운데 위치할 수 있다.

한편, 구동전압(EVDD)이 디스플레이 패널(110)에 인가되기 전까지 거쳐가는 경로(전원 공급 경로)는, 컨트롤-인쇄회로기판(C-PCB), 적어도 하나의 플렉서블 플랫 케이블(FFC_L, FFC_R, B-FFC), 적어도 하나의 소스-인쇄회로기판(S-PCB1, SPCB2, S-PCB3) 및 다수의 소스-회로필름(S-FLM) 등을 포함할 수 있다. 디스플레이 패널(110)에 실제로 인가되는 구동전압(EVDD)과, 구동전압(EVDD)에 의해 발광소자(ED)에 흐르는 구동전류는, 구동전압(EVDD)의 전달 경로 상의 저항 크기에 비례하여 감소할 수 있다.

제1 소스-회로필름(S-FLM1)와 제2 소스-회로필름(S-FLM2)의 관점에서 다시 설명하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)는, 다수의 서브픽셀(SP)을 포함하는 디스플레이 패널(110)과, 디스플레이 패널(110)의 일 측에 위치하는 제1 소스-인쇄회로기판(S-PCB1)과, 컨트롤러(140)가 배치된 컨트롤-인쇄회로기판(C-PCB)과, 제1 소스-인쇄회로기판(S-PCB1)과 컨트롤-인쇄회로기판(C-PCB)을 연결해주는 하나 이상의 플렉서블 플랫 케이블(FFC_L, FFC_R)을 포함한다.

제1 소스-회로필름(S-FLM1)은 디스플레이 패널(110)과 제1 소스-인쇄회로기판(S-PCB1) 사이에 연결되며, 제1 소스-드라이버 집적회로(S-DIC1)가 배치된다. 제2 소스-회로필름(S-FLM2)은 디스플레이 패널(110)과 제1 소스-인쇄회로기판(S-PCB1) 사이에 연결되며, 제2 소스-드라이버 집적회로(S-DIC2)가 배치된다.

하나 이상의 제1 센싱회로(SC_L1)은 제1 소스-인쇄회로기판(S-PCB1) 상에 배치되고, 디스플레이 패널(110)로 인가되는 전류 또는 전압을 제1 소스-회로필름(S-FLM1) 상의 제1 전원배선(PL_L1)을 통해 센싱하여 제1 센싱값을 컨트롤러(140)로 출력한다.

이러한 제1 센싱값의 피드백 처리를 위하여, 디스플레이 장치(100)는, 제1 소스-인쇄회로기판(S-PCB1) 상에 배치된 제1 센싱회로(SC_L1)에서 출력된 제1 센싱값을 컨트롤-인쇄회로기판(C-PCB) 상에 배치된 컨트롤러(140)로 전달해주는 제1 피드백 라인(FBL_L1)을 포함할 수 있다.

하나 이상의 제2 센싱회로(SC_R2)는 제1 소스-인쇄회로기판(S-PCB1) 상에 배치되고, 디스플레이 패널(110)로 인가되는 전류 또는 전압을 제2 소스-회로필름(S-FLM2) 상의 제2 전원배선(PL_R2)을 통해 센싱하여 제2 센싱값을 컨트롤러(140)로 출력한다.

이러한 제2 센싱값의 피드백 처리를 위하여, 디스플레이 장치(100)는, 제1 소스-인쇄회로기판(S-PCB1) 상에 배치된 제2 센싱회로(SC_R2)에서 출력된 제2 센싱값을 컨트롤-인쇄회로기판(C-PCB) 상에 배치된 컨트롤러(140)로 전달해주는 제2 피드백 라인(FBL_R2)을 포함할 수 있다.

전술한 피드백 처리에 따라, 컨트롤러(140)는 제1 센싱값 및 제2 센싱값을 이용하여 데이터 전압 제어를 수행할 수 있다.

이에 따라, 제1 소스-드라이버 집적회로(S-DIC1)는, 제1 센싱값에 따라 가변 되는 제1 데이터 전압(Vdata1A)을 디스플레이 패널(110) 내 제1 서브픽셀(SP1A)로 출력할 수 있다. 제2 소스-드라이버 집적회로(S-DIC2)는, 제2 센싱값에 따라 가변 되는 제2 데이터 전압을 디스플레이 패널(110) 내 제2 서브픽셀(SP)로 출력할 수 있다.

따라서, 제1 소스-회로필름(S-FLM1)을 통한 전원 공급 경로와 제2 소스-회로필름(S-FLM2)을 전원 공급 경로 간의 기생 저항(Rp)의 편차에 따라 구동전압(EVDD)이 낮아지더라도, 데이터 전압 제어를 통해 원하는 휘도가 출력될 수 있다.

제1 전원배선(PL_L1)을 통해 제1 서브픽셀(SP1A)로 실제로 공급되는 구동전압(EVDD)과 제2 전원배선(PL_R2)을 통해 제2 서브픽셀(SP2A)로 실제로 공급되는 구동전압(EVDD)이 서로 다르더라도, 제1 센싱값에 따라 가변 된 제1 데이터 전압(Vdata1A)에 의한 제1 서브픽셀(SP1A)의 휘도와, 제2 센싱값에 따라 가변 된 제2 데이터 전압에 의한 제2 서브픽셀(SP2A)의 휘도는 동일하거나 미리 설정된 허용 오차 범위 이내에서 차이가 있을 수 있다.

도 9은 본 발명의 실시예들에 따른 디스플레이 장치(100)에서, 센싱값과 제어량 간의 관계를 나타낸 그래프이다.

도 9를 참조하면, 전원 전달 경로 상에 기생 저항(Rp)이 없다고 가정할 때, 데이터 전압(Vdata)의 변화량(증가량)과 발광소자(ED)에 흐르는 전류(Current)의 변화량(증가량)이 대응되는 타깃 그래프(TARGET)를 갖는다. 즉, 전원 전달 경로 상에 기생 저항(Rp)이 없다고 가정할 때, 데이터 전압(Vdata)이 증가하면, 발광소자(ED)에 흐르는 전류(Current)이 선형적으로 증가할 수 있다.

도 9를 참조하면, 전원 전달 경로 상에 기생 저항(Rp)이 존재하게 되면, 데이터 전압(Vdata)의 변화량(증가량)과 발광소자(ED)에 흐르는 전류(Current)의 변화량(증가량)이 대응되지 않는 비선형 그래프(900)를 가지게 된다. 즉, 전원 전달 경로 상에 기생 저항(Rp)이 존재하게 되면, 데이터 전압(Vdata)의 증가량에 대응하여, 발광소자(ED)에 흐르는 전류(Current)가 증가하지 못한다.

전원 전달 경로 상에 기생 저항(Rp)이 존재하게 되면, 데이터 전압(Vdata)이 높아지더라도, 전류 량이 증가하지 못하여, 발광소자(ED)에서 원하는 타깃 휘도가 출력되지 못할 수 있다.

비선형 그래프(900)에서, 데이터 전압(Vdata)과 전류(Current) 간의 관계는 컨트롤러(140)가 수신하는 센싱값들로부터 알아낼 수 있다.

컨트롤러(140)는, 타깃 그래프(TARGET)와 비선형 그래프(900) 간의 전류 차이(ΔI)에 기초하여, 영상 데이터를 가변하거나 감마 곡선 정보를 변경할 수 있다.

도 10은 본 발명의 실시예들에 따른 디스플레이 장치(100)에서, 구동전압(EVDD)의 전압 강하와, 휘도 보상 제어에 따라 보상된(변경된) 데이터 전압(Vdata)을 나타낸 도면이다.

도 10을 참조하면, 구동전압(EVDD)이 전원 전달 경로 상에서 전압 강하가 되어 디스플레이 패널(110)이 인가될 때, 디스플레이 장치(100)의 컨트롤러(140)는, 센싱회로에서 센싱된 센싱값과 타깃값(기준이 되는 구동전압(EVDD)의 전압 값)을 비교하여, 구동전압(EVDD)의 전압 강하량(ΔEVDD)을 산출할 수 있다.

디스플레이 장치(100)의 컨트롤러(140)는 구동전압(EVDD)의 전압 강하량(ΔEVDD)을 고려하여, 데이터 전압(Vdata)을 높여주는 휘도 보상 제어를 수행할 수 있다. 도 10을 참조하면, 구동전압(EVDD)의 전압 강하량(ΔEVDD)이 커질수록, 데이터 전압(Vdata)에 더해지는 보상량(ΔVdata)도 커지게 되어, 보상된 데이터 전압(Vdata'=Vdata+ΔVdata)이 더욱 높아지게 된다.

도 11은 본 발명의 실시예들에 따른 디스플레이 장치(100)에서, 데이터 전압(Vdata)에 대한 휘도(L)를 나타낸 감마 곡선(GC, GC')을 나타낸 도면이다.

도 11을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)의 컨트롤러(140)는, 피드백 라인들을 통해 수신한 센싱값을 토대로 구동전압(EVDD)의 전압 강하량(ΔEVDD)을 산출하거나, 구동전압(EVDD)의 전압 강하량(ΔEVDD)과 대응되는 전류 감소량(ΔI)을 산출하여, 산출 값을 토대로 기존 감마 곡선(GC)을 제어 감마 곡선(GC')으로 변경하기 위한 감마 곡선 정보를 수정할 수 있다. 여기서, 제어 감마 곡선(GC')은 구동전압(EVDD)의 전압 강하량(ΔEVDD)에 의해 출력되는 휘도(Lr)가 원하는 타깃 휘도(Lt)로 높이기 위한 감마 곡선이다.

도 12는 본 발명의 실시예들에 따른 디스플레이 장치(100)의 동작 방법에 대한 흐름도이다.

본 발명의 실시예들에 따른 디스플레이 장치(100)는, 디스플레이 패널(110), 디스플레이 패널(110)의 일 측에 위치하는 제1 소스-인쇄회로기판(S-PCB1), 컨트롤-인쇄회로기판(C-PCB) 및 제1 소스-인쇄회로기판(S-PCB1)과 컨트롤-인쇄회로기판(C-PCB)을 연결해주는 하나 이상의 플렉서블 플랫 케이블(FFC_L, FFC_R)을 포함할 수 있다.

도 12를 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)의 동작 방법은, 제1 소스-인쇄회로기판(S-PCB1) 상에 배치된 센싱회로(SC_L1)가, 디스플레이 패널(110)과 제1 소스-인쇄회로기판(S-PCB1) 사이에 연결된 제1 소스-회로필름(S-FLM1) 상의 전원배선(PL_L1)을 통해, 디스플레이 패널(110)로 인가되는 구동전압(EVDD)을 센싱하는 센싱값을 생성하는 단계(S1210)와, 컨트롤-인쇄회로기판(C-PCB) 상에 배치된 컨트롤러(140)가, 센싱값을 제1 소스-인쇄회로기판(S-PCB1), 플렉서블 플랫 케이블(FFC_L) 및 컨트롤-인쇄회로기판(C-PCB)을 통해 수신하여, 센싱값을 타깃 휘도에 대응되는 타깃값(기준이 되는 EVDD)과 비교하여, 비교 결과와 대응되는 제어 정보(예: 감마 곡선 정보, 또는 ΔVdata 등의 제어량) 또는 변경된 영상 데이터를 출력하는 단계(S1220)와, 제1 소스-회로필름(S-FLM1) 상에 배치된 제1 소스-드라이버 집적회로(S-DIC1)가, 제어 정보 또는 변경된 영상 데이터에 근거하여, 제1 서브픽셀(SP1A)과 연결된 데이터 라인으로 변경 된 데이터 전압(Vdata')을 출력하는 단계(S1230) 등을 포함할 수 있다.

구동전압(EVDD)이 디스플레이 패널(110)에 인가되기 전의 전달 경로는, 컨트롤-인쇄회로기판(C-PCB), 플렉서블 플랫 케이블, 제1 소스-인쇄회로기판(S-PCB1) 및 제1 소스-회로필름(S-FLM1)을 포함할 수 있다.

디스플레이 패널(110)에 배치된 구동전압 라인(DVL)으로 실제 인가되는 구동전압(EVDD)은, 디스플레이 패널(110)의 외부에서의 구동전압(EVDD)의 전달 경로 상의 저항 크기에 따라 감소할 수 있다.

구동전압(EVDD)의 전압 강하량(ΔEVDD)이 커질수록, 데이터 전압(Vdata)의 증가량(ΔVdata)은 커질 수 있다.

구동전압(EVDD)의 전압 강하에도 불구하고, 데이터 전압(Vdata)의 증가함으로써, 변경된 제1 데이터 전압(Vdata')에 의한 제1 서브픽셀(SP1A)의 휘도는 타깃 휘도와 대응될 수 있다.

본 발명의 실시예들에 의하면, 디스플레이 패널(100)에 전원(예: EVDD)이 인가되기 전, 전원 전달 과정에서 전압 강하가 발생하더라도, 원하는 타깃 휘도를 출력할 수 있다.

또한, 본 발명의 실시예들에 의하면, 디스플레이 패널(100)에 전원(예: EVDD)이 인가되기 전, 전원이 전달되는 다양한 전원 전달 경로마다 전원의 전압 강하를 개별적으로 센싱하여, 보다 정확하게 휘도를 개별적으로 보상해줄 수 있다.

또한, 본 발명의 실시예들에 의하면, 디스플레이 패널(100)에 전원(예: EVDD)이 인가되기 전, 전원이 전달되는 다양한 전원 전달 경로 별로 전원의 전압 강하를 개별적으로 센싱하되, 디스플레이 패널(110)에 전원이 인가되는 최종 단(예: 소스-회로필름)에서 센싱함으로써, 전원 전달 경로 별 전원의 전압 강하를 더욱 정확하게 센싱하여, 더욱 정확한 휘도를 출력할 수 있고 고휘도의 영상을 디스플레이 할 수 있다.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims

디스플레이 장치에 있어서,
다수의 서브픽셀을 포함하는 디스플레이 패널;
상기 디스플레이 패널의 일 측에 위치하는 제1 소스-인쇄회로기판;
컨트롤러가 배치된 컨트롤-인쇄회로기판;
상기 제1 소스-인쇄회로기판과 상기 컨트롤-인쇄회로기판을 연결해주는 제1 플렉서블 플랫 케이블; 및
상기 디스플레이 패널과 상기 제1 소스-인쇄회로기판 사이에 연결된 다수의 소스-회로필름을 포함하고,
상기 다수의 소스-회로필름은, 제1 소스-드라이버 집적회로가 배치되며, 상기 제1 플렉서블 플랫 케이블을 통해 상기 컨트롤-인쇄회로기판에서 상기 제1 소스-인쇄회로기판으로 전달되어 공급된 구동전압을 상기 디스플레이 패널로 전달하는 제1 전원배선이 배치되는 제1 소스-회로필름을 포함하고,
상기 디스플레이 장치는,
상기 제1 소스-인쇄회로기판에 배치되고, 상기 제1 소스-회로필름 상에 배치된 상기 제1 전원배선을 통해 전압 값 또는 전류 값을 센싱하여 제1 센싱값을 출력하는 제1 센싱회로; 및
상기 제1 소스-인쇄회로기판 상에 배치된 상기 제1 센싱회로에서 출력된 상기 제1 센싱값을 상기 컨트롤-인쇄회로기판 상의 상기 컨트롤러로 전달해주고, 상기 제1 플렉서블 플랫 케이블을 경유하는 제1 피드백 라인을 더 포함하고,
상기 제1 소스-드라이버 집적회로는, 상기 제1 센싱값에 따라 가변 된 제1 데이터 전압을 상기 디스플레이 패널 내 제1 서브픽셀과 연결된 데이터 라인으로 출력하는 디스플레이 장치.
제1항에 있어서,
상기 다수의 서브픽셀 각각은, 발광소자와, 데이터 전압이 인가되는 제1 노드, 상기 발광소자로 구동전류를 공급하는 제2 노드 및 상기 구동전압이 인가되는 제3 노드를 포함하는 구동 트랜지스터와, 상기 구동 트랜지스터의 제1 노드로 상기 데이터 전압을 전달하는 스위칭 트랜지스터를 포함하고,
상기 제1 서브픽셀 내 구동 트랜지스터의 제3 노드는, 상기 디스플레이 패널에 배치된 구동전압 라인과 전기적으로 연결되고, 상기 구동전압 라인은 상기 제1 전원배선과 전기적으로 연결되는 디스플레이 장치.
제1항에 있어서,
상기 컨트롤러는, 상기 제1 센싱값을 타깃 휘도에 대응되는 타깃값과 비교하여, 영상 데이터를 변경하거나 감마 곡선 정보를 변경하고,
상기 제1 소스-드라이버 집적회로는 상기 변경된 영상 데이터 또는 상기 변경된 감마 곡선 정보를 이용하여 상기 제1 데이터 전압을 출력하고,
상기 제1 데이터 전압은 상기 타깃 휘도가 되게 하는 데이터 전압인 디스플레이 장치.
제1항에 있어서,
상기 제1 소스-인쇄회로기판과 상기 컨트롤-인쇄회로기판을 연결해주는 제2 플렉서블 플랫 케이블을 더 포함하고,
상기 다수의 소스-회로필름은, 제2 소스-드라이버 집적회로가 배치되며, 상기 제2 플렉서블 플랫 케이블을 통해 상기 컨트롤-인쇄회로기판에서 상기 제1 소스-인쇄회로기판으로 전달되어 공급된 구동전압을 상기 디스플레이 패널로 전달하는 제2 전원배선이 배치되는 제2 소스-회로필름을 더 포함하고,
상기 디스플레이 장치는,
상기 제1 소스-인쇄회로기판 상에 배치되고, 상기 제2 소스-회로필름 상에 배치된 상기 제2 전원배선을 통해 전류 또는 전압을 센싱하여 제2 센싱값을 출력하는 제2 센싱회로; 및
상기 제1 소스-인쇄회로기판 상에 배치된 상기 제2 센싱회로에서 출력된 상기 제2 센싱값을 상기 컨트롤-인쇄회로기판 상의 상기 컨트롤러로 전달해주고, 상기 제2 플렉서블 플랫 케이블을 경유하는 제2 피드백 라인을 더 포함하고,
상기 제2 소스-드라이버 집적회로는, 상기 제2 센싱값에 따라 가변 된 제2 데이터 전압을 상기 디스플레이 패널 내 제2 서브픽셀과 연결된 데이터 라인으로 출력하는 디스플레이 장치.
제4항에 있어서,
상기 제1 센싱값에 따라 가변 된 상기 제1 데이터 전압에 의한 상기 제1 서브픽셀의 휘도와, 상기 제2 센싱값에 따라 가변 된 상기 제2 데이터 전압에 의한 상기 제2 서브픽셀의 휘도가 동일한 경우,
상기 제1 전원배선을 통해 상기 제1 서브픽셀로 공급되는 구동전압과 상기 제2 전원배선을 통해 상기 제2 서브픽셀로 공급되는 구동전압은 서로 다른 디스플레이 장치.
제1항에 있어서,
상기 제1 소스-인쇄회로기판과 상기 컨트롤-인쇄회로기판을 연결해주는 제2 플렉서블 플랫 케이블을 더 포함하고,
상기 제2 플렉서블 플랫 케이블를 통해 상기 컨트롤-인쇄회로기판에서 상기 제1 소스-인쇄회로기판으로 전달되어 공급된 구동전압을 상기 디스플레이 패널로 전달하는 제3 전원배선이 상기 제1 소스-회로필름에 더 배치되고,
상기 디스플레이 장치는,
상기 제1 소스-인쇄회로기판 상에 배치되고, 상기 제1 소스-회로필름 상에 배치된 상기 제3 전원배선을 통해 전류 또는 전압을 센싱하여 제3 센싱값을 출력하는 제3 센싱회로; 및
상기 제1 소스-인쇄회로기판 상에 배치된 상기 제3 센싱회로에서 출력된 상기 제3 센싱값을 상기 컨트롤-인쇄회로기판 상의 상기 컨트롤러로 전달해주고, 상기 제2 플렉서블 플랫 케이블을 경유하는 제3 피드백 라인을 더 포함하고,
상기 제1 소스-드라이버 집적회로는, 상기 제3 센싱값에 따라 가변 된 제3 데이터 전압을 상기 디스플레이 패널 내 제3 서브픽셀과 연결된 데이터 라인으로 출력하는 디스플레이 장치.
제6항에 있어서,
상기 제1 전원배선 및 상기 제3 전원배선은, 상기 제1 소스-회로필름 상에 배치되되, 상기 제1 소스-회로필름 상의 상기 제1 소스-드라이버 집적회로의 양 측에 위치하는 디스플레이 장치.
제6항에 있어서,
상기 제1 센싱값에 따라 가변 된 상기 제1 데이터 전압에 의한 상기 제1 서브픽셀의 휘도와, 상기 제3 센싱값에 따라 가변 된 상기 제3 데이터 전압에 의한 상기 제3 서브픽셀의 휘도가 동일한 경우,
상기 제1 전원배선을 통해 상기 제1 서브픽셀로 공급되는 구동전압과 상기 제3 전원배선을 통해 상기 제3 서브픽셀로 공급되는 구동전압은 서로 다른 디스플레이 장치.
제1항에 있어서,
상기 구동전압이 상기 디스플레이 패널에 인가되기 전까지 거쳐가는 경로는, 상기 컨트롤-인쇄회로기판, 상기 제1 플렉서블 플랫 케이블, 상기 제1 소스-인쇄회로기판 및 상기 제1 소스-회로필름을 포함하고,
상기 디스플레이 패널에 인가되는 구동전압은, 상기 구동전압의 전달 경로 상의 저항 크기에 따라 감소하는 디스플레이 장치.
제1항에 있어서,
상기 제1 소스-인쇄회로기판의 일 측과 위치하며, 하나 이상의 브릿지 플렉서블 플랫 케이블을 통해 상기 제1 소스-인쇄회로기판과 연결되는 제2 소스-인쇄회로기판과,
상기 제1 소스-인쇄회로기판의 타 측과 위치하며, 하나 이상의 브릿지 플렉서블 플랫 케이블을 통해 상기 제1 소스-인쇄회로기판과 연결되는 제3 소스-인쇄회로기판을 더 포함하는 디스플레이 장치.
다수의 서브픽셀을 포함하는 디스플레이 패널;
상기 디스플레이 패널의 일 측에 위치하는 제1 소스-인쇄회로기판;
컨트롤러가 배치된 컨트롤-인쇄회로기판;
상기 제1 소스-인쇄회로기판과 상기 컨트롤-인쇄회로기판을 연결해주는 하나 이상의 플렉서블 플랫 케이블;
상기 디스플레이 패널과 상기 제1 소스-인쇄회로기판 사이에 연결되며, 제1 소스-드라이버 집적회로가 배치되는 제1 소스-회로필름;
상기 디스플레이 패널과 상기 제1 소스-인쇄회로기판 사이에 연결되며, 제2 소스-드라이버 집적회로가 배치되는 제2 소스-회로필름;
상기 제1 소스-인쇄회로기판 상에 배치되고, 상기 디스플레이 패널로 인가되는 구동전압을 상기 제1 소스-회로필름 상의 제1 전원배선을 통해 센싱하여 제1 센싱값을 상기 컨트롤러로 출력하는 하나 이상의 제1 센싱회로; 및
상기 제1 소스-인쇄회로기판 상에 배치되고, 상기 디스플레이 패널로 인가되는 구동전압을 상기 제2 소스-회로필름 상의 제2 전원배선을 통해 센싱하여 제2 센싱값을 상기 컨트롤러로 출력하는 하나 이상의 제2 센싱회로를 포함하고,
상기 제1 소스-드라이버 집적회로는, 상기 제1 센싱값에 따라 가변 되는 제1 데이터 전압을 상기 디스플레이 패널 내 제1 서브픽셀로 출력하고,
상기 제2 소스-드라이버 집적회로는, 상기 제2 센싱값에 따라 가변 되는 제2 데이터 전압을 상기 디스플레이 패널 내 제2 서브픽셀로 출력하는 디스플레이 장치.
제11항에 있어서,
상기 제1 소스-인쇄회로기판 상에 배치된 상기 제1 센싱회로에서 출력된 상기 제1 센싱값을 상기 컨트롤-인쇄회로기판 상에 배치된 상기 컨트롤러로 전달해주는 제1 피드백 라인; 및
상기 제1 소스-인쇄회로기판 상에 배치된 상기 제2 센싱회로에서 출력된 상기 제2 센싱값을 상기 컨트롤-인쇄회로기판 상에 배치된 상기 컨트롤러로 전달해주는 제2 피드백 라인을 더 포함하는 디스플레이 장치.
제11항에 있어서,
상기 제1 전원배선을 통해 상기 제1 서브픽셀로 공급되는 구동전압과 상기 제2 전원배선을 통해 상기 제2 서브픽셀로 공급되는 구동전압이 서로 다르더라도,
상기 제1 센싱값에 따라 가변 된 상기 제1 데이터 전압에 의한 상기 제1 서브픽셀의 휘도와, 상기 제2 센싱값에 따라 가변 된 상기 제2 데이터 전압에 의한 상기 제2 서브픽셀의 휘도는 동일하거나 미리 설정된 허용 오차 범위 이내에서 차이가 있는 디스플레이 장치.
디스플레이 패널, 상기 디스플레이 패널의 일 측에 위치하는 제1 소스-인쇄회로기판, 컨트롤-인쇄회로기판 및 상기 제1 소스-인쇄회로기판과 상기 컨트롤-인쇄회로기판을 연결해주는 하나 이상의 플렉서블 플랫 케이블을 포함하는 디스플레이 장치의 동작 방법에 있어서,
상기 제1 소스-인쇄회로기판 상에 배치된 센싱회로가, 상기 디스플레이 패널과 상기 제1 소스-인쇄회로기판 사이에 연결된 제1 소스-회로필름 상의 전원배선을 통해, 상기 디스플레이 패널로 인가되는 구동전압을 센싱하는 센싱값을 생성하는 단계;
상기 컨트롤-인쇄회로기판 상에 배치된 컨트롤러가, 상기 센싱값을 상기 제1 소스-인쇄회로기판, 상기 플렉서블 플랫 케이블 및 상기 컨트롤-인쇄회로기판을 통해 수신하여, 상기 센싱값을 타깃 휘도에 대응되는 타깃값과 비교하여, 비교 결과와 대응되는 제어 정보 또는 변경된 영상 데이터를 출력하는 단계; 및
상기 제1 소스-회로필름 상에 배치된 제1 소스-드라이버 집적회로가, 상기 제어 정보 또는 상기 변경된 영상 데이터에 근거하여, 제1 서브픽셀과 연결된 데이터 라인으로 변경 된 제1 데이터 전압을 출력하는 단계를 포함하는 디스플레이 장치의 동작 방법.
제14항에 있어서,
상기 구동전압의 전압 강하량이 커질수록, 상기 제1 데이터 전압의 증가량은 커지고, 상기 제1 데이터 전압에 의한 상기 제1 서브픽셀의 휘도는 상기 타깃 휘도와 대응되는 디스플레이 장치의 동작 방법.