KR102252048B1 - 소스 드라이버 집적회로, 센서 및 표시장치 - Google Patents

소스 드라이버 집적회로, 센서 및 표시장치 Download PDF

Info

Publication number
KR102252048B1
KR102252048B1 KR1020150007822A KR20150007822A KR102252048B1 KR 102252048 B1 KR102252048 B1 KR 102252048B1 KR 1020150007822 A KR1020150007822 A KR 1020150007822A KR 20150007822 A KR20150007822 A KR 20150007822A KR 102252048 B1 KR102252048 B1 KR 102252048B1
Authority
KR
South Korea
Prior art keywords
sensing
electrically connected
capacitor
electrode
subpixel
Prior art date
Application number
KR1020150007822A
Other languages
English (en)
Other versions
KR20160088972A (ko
Inventor
우경돈
홍석현
이수연
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150007822A priority Critical patent/KR102252048B1/ko
Publication of KR20160088972A publication Critical patent/KR20160088972A/ko
Application granted granted Critical
Publication of KR102252048B1 publication Critical patent/KR102252048B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Abstract

본 실시예들은, 내부 구성의 개수가 적고 컴팩트 한 구조를 갖는 센서와, 이를 포함하는 소스 드라이버 집적회로 및 표시장치에 관한 것이다.

Description

소스 드라이버 집적회로, 센서 및 표시장치{SOURCE DRIVER IC, SENSOR, AND DISPLAY DEVICE}
본 실시예들은 소스 드라이버 집적회로, 센서 및 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(Liquid Crystal Display Device), 플라즈마표시장치(Plasma Display Device), 유기발광표시장치(Organic Light Emitting Display Device) 등과 같은 여러 가지 표시장치가 활용되고 있다.
이러한 표시장치는 데이터 라인들과 게이트 라인들이 배치되고, 서브픽셀들이 배치된 표시패널과, 데이터 라인들을 구동하는 데이터 드라이버와, 게이트 라인들을 순차적으로 구동하는 게이트 드라이버 등을 포함한다.
이러한 표시장치의 표시패널에 배치된 각 서브픽셀에는 트랜지스터 등의 회로 소자가 배치된다. 표시장치가 유기발광표시장치인 경우, 각 서브픽셀에는 트랜지스터, 유기발광다이오드 등의 회로 소자가 배치될 수 있다.
각 서브픽셀에 배치된 트랜지스터 등의 회로 소자는 고유의 특성치(예: 문턱전압, 이동도)를 갖는데, 각 서브픽셀에서의 회로 소자 간의 특성치 편차가 존재하여 서브픽셀 간의 휘도 편차가 발생할 수 있다.
따라서, 각 서브픽셀에서의 회로 소자 간의 특성치 편차를 센싱하여 보상해주기 위한 기술이 개발됐다.
이러한 기술을 제공하기 위하여, 표시장치는, 각 서브픽셀에서의 회로 소자의 특성치 또는 회로 소자 간의 특성치 편차를 센싱하기 위한 센싱 구성과, 센싱 결과를 이용하여 특성치 편차를 보상해주는 보상 구성을 포함할 수 있다.
한편, 표시장치 내 센싱 구성은 많은 개수의 서브픽셀에서의 센싱 동작을 수행해야 하기 때문에, 상당히 많은 내부 구성과 복잡한 구조로 되어 있어, 컴팩트한 표시장치를 구현하는데 장애가 되고 가격을 높이는 요소로 작용한다.
본 실시예들의 목적은, 내부 구성의 개수가 적고 컴팩트 한 구조를 갖는 센서와, 이를 포함하는 소스 드라이버 집적회로 및 표시장치를 제공하는 데 있다.
본 실시예들의 다른 목적은, 1개의 아날로그 디지털 컨버터를 이용하여 여러 개의 서브픽셀의 효율적인 센싱을 가능하게 하는 구조와 그 동작 방법을 갖는 샘플 홀드 회로를 포함하는 센서와, 이 센서를 포함하는 소스 드라이버 집적회로 및 표시장치를 제공하는 데 있다.
일 실시예는, 제1전극과 제2전극을 갖는 커패시터와, 커패시터의 충전에 따른 전압을 디지털 값으로 변환하는 아날로그 디지털 컨버터와, k(k≥2)개의 패드와 커패시터의 제1전극 사이에 전기적으로 연결된 k개의 샘플 스위치와, 커패시터의 제1전극과 아날로그 디지털 컨버터 사이에 전기적으로 연결된 홀드 스위치를 포함하는 소스 드라이버 집적회로를 제공할 수 있다.
다른 실시예는, 제1전극과 제2전극을 갖는 커패시터와, 커패시터의 제1전극의 전압을 센싱하기 위한 아날로그 디지털 컨버터와, k(k≥2)개의 패드와 커패시터의 제1전극 사이에 전기적으로 연결된 k개의 샘플 스위치와, 커패시터의 제1전극과 아날로그 디지털 컨버터 사이에 전기적으로 연결된 홀드 스위치를 포함하는 센서를 제공할 수 있다.
또 다른 실시예는, 다수의 데이터 라인 및 다수의 서브픽셀이 배치된 표시패널과, 다수의 데이트 라인을 구동하는 적어도 하나의 소스 드라이버 집적회로를 포함하는 표시장치를 제공할 수 있다.
이러한 표시장치의 각 소스 드라이버 집적회로는, 제1전극과 제2전극을 갖는 커패시터와, 커패시터의 제1전극의 전압을 디지털 값으로 변환하는 아날로그 디지털 컨버터와, 표시패널에 배치된 k(k≥2)개의 센싱 라인에 전기적으로 연결된 k개의 패드와 커패시터의 제1전극 사이에 전기적으로 연결된 k개의 샘플 스위치와, 커패시터의 제1전극과 아날로그 디지털 컨버터 사이에 전기적으로 연결된 홀드 스위치를 포함할 수 있다.
이상에서 설명한 바와 같은 본 실시예들에 의하면, 부 구성의 개수가 적고 컴팩트 한 구조를 갖는 센서와, 이를 포함하는 소스 드라이버 집적회로 및 표시장치를 제공할 수 있다.
또한, 본 실시예들에 의하면, 1개의 아날로그 디지털 컨버터를 이용하여 여러 개의 서브픽셀의 효율적인 센싱을 가능하게 하는 구조와 그 동작 방법을 갖는 샘플 홀드 회로를 포함하는 센서와, 이 센서를 포함하는 소스 드라이버 집적회로 및 표시장치를 제공할 수 있다.
도 1은 본 실시예들에 따른 표시장치의 개략적인 시스템 구성도이다.
도 2는 본 실시예들에 따른 표시패널에서의 서브픽셀 배치도이다.
도 3은 본 실시예들에 따른 표시패널에서의 서브픽셀 구조에 대한 예시도이다.
도 4 및 도 5는 본 실시예들에 따른 표시패널에서의 서브픽셀에 대한 센싱 구조와 타이밍도의 예시이다.
도 6 및 도 7은 본 실시예들에 따른 표시패널에서의 서브픽셀에 대한 센싱 구조와 타이밍도의 다른 예시이다.
도 8은 본 실시예들에 따른 표시패널에서의 센싱 라인 배치의 예시도이다.
도 9는 본 실시예들에 따른 서브픽셀 센싱을 위한 센싱 라인의 공유 구조를 나타낸 도면이다.
도 10은 본 실시예들에 따른 서브픽셀 센싱을 위한 센싱 라인 및 아날로그 디지털 컨버터(ADC)의 공유 구조를 나타낸 도면이다.
도 11은 본 실시예들에 따른 소스 드라이버 집적회로의 블록도이다.
도 12는 본 실시예들에 따른 소스 드라이버 집적회로 내 센서의 구성도이다.
도 13은 소스 드라이버 집적회로 내 센서의 동작과, 각 서브픽셀에서의 센싱 트랜지스터의 동작에 대한 타이밍도이다.
도 14 내지 도 16은, 도 13의 타이밍도에 따른 동작 절차를 나타낸 도면이다.
도 17은 본 실시예들에 따른 소스 드라이버 집적회로 내 센서의 구성도와, 각 센싱 라인에 연결된 라인 커패시터를 나타낸 도면이다.
도 18은 각 센싱 라인에 라인 커패시터가 연결된 경우, 소스 드라이버 집적회로 내 센서의 동작과, 각 서브픽셀에서의 센싱 트랜지스터의 동작에 대한 타이밍도이다.
도 19 내지 도 22는, 도 18의 타이밍도에 따른 동작 절차를 나타낸 도면이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 실시예들에 따른 표시장치(100)의 개략적인 시스템 구성도이다.
도 1을 참조하면, 본 실시예들에 따른 표시장치(100)는, 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)이 배치되고, 다수의 서브픽셀이 매트릭스 타입으로 배치된 표시패널(110)과, 다수의 데이터 라인(DL)을 구동하는 소스 드라이버(120)와, 다수의 게이트 라인을 구동하는 게이트 드라이버(130)와, 소스 드라이버(120) 및 게이트 드라이버(130)를 제어하는 타이밍 컨트롤러(140) 등을 포함한다.
소스 드라이버(120)는, 다수의 데이터 라인으로 데이터 전압을 공급함으로써, 다수의 데이터 라인을 구동한다. 여기서, 소스 드라이버(120)는 데이터 드라이버라고도 한다.
게이트 드라이버(130)는, 다수의 게이트 라인으로 스캔 신호를 순차적으로 공급함으로써, 다수의 게이트 라인을 순차적으로 구동한다. 여기서, 게이트 드라이버(130)는 스캔 드라이버라고도 한다.
타이밍 컨트롤러(140)는, 소스 드라이버(120) 및 게이트 드라이버(130)로 각종 제어신호를 공급하여, 소스 드라이버(120) 및 게이트 드라이버(130)를 제어한다.
이러한 타이밍 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 소스 드라이버(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.
게이트 드라이버(130)는, 타이밍 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 다수의 게이트 라인으로 순차적으로 공급하여 다수의 게이트 라인을 순차적으로 구동한다.
게이트 드라이버(130)는, 구동 방식에 따라서, 도 1에서와 같이, 표시패널(110)의 일 측에만 위치할 수도 있고, 경우에 따라서는, 양측에 위치할 수도 있다.
또한, 게이트 드라이버(130)는, 하나 이상의 게이트 드라이버 집적회로(GDIC: Gate Driver Integrated Circuit)를 포함할 수 있다.
또한, 게이트 드라이버(130)에 포함된 하나 이상의 게이트 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다.
게이트 드라이버(130)에 포함된 하나 이상의 게이트 드라이버 집적회로 각각은 쉬프트 레지스터, 레벨 쉬프터 등을 포함할 수 있다.
소스 드라이버(120)는, 특정 게이트 라인이 열리면, 타이밍 컨트롤러(140)로부터 수신한 영상 데이터를 아날로그 형태의 데이터 전압으로 변환하여 데이터 라인들로 공급함으로써, 다수의 데이터 라인을 구동한다.
소스 드라이버(120)는, 적어도 하나의 소스 드라이버 집적회로(SDIC: Source Driver Integrated Circuit)를 포함하여 다수의 데이터 라인을 구동할 수 있다.
소스 드라이버(120)에 포함된 적어도 하나의 소스 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다.
소스 드라이버(120)에 포함된 각 소스 드라이버 집적회로는, 쉬프트 레지스터, 래치 회로 등을 포함하는 로직부와, 디지털 아날로그 컨버터(DAC: Digital Analog Converter)와, 출력 버터 등을 포함할 수 있으며, 경우에 따라서, 서브픽셀의 특성(예: 구동 트랜지스터의 문턱전압 및 이동도, 유기발광다이오드의 문턱전압, 서브픽셀의 휘도 등)을 보상하기 위하여 서브픽셀의 특성을 센싱하기 위한 센싱부(센서)를 더 포함할 수 있다. 이러한 소스 드라이버 집적회로의 구성에 대해서는, 도 11을 참조하여 더욱 상세하게 설명한다.
또한, 소스 드라이버(120)에 포함된 각 소스 드라이버 집적회로는, 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다.
이 경우, 각 소스 드라이버 집적회로의 일 단은 적어도 하나의 소스 인쇄회로기판(Source Printed Circuit Board)에 본딩되고, 타 단은 표시패널(110)에 본딩된다.
한편, 타이밍 컨트롤러(140)는, 입력 영상 데이터와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 외부(예: 호스트 시스템)로부터 수신한다.
타이밍 컨트롤러(140)는, 외부로부터 입력된 입력 영상 데이터를 소스 드라이버(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하는 것 이외에, 소스 드라이버(120) 및 게이트 드라이버(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 DE 신호, 클럭 신호 등의 타이밍 신호를 입력받아, 각종 제어 신호들을 생성하여 소스 드라이버(120) 및 게이트 드라이버(130)로 출력한다.
예를 들어, 타이밍 컨트롤러(140)는, 게이트 드라이버(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다.
여기서, 게이트 스타트 펄스(GSP)는 게이트 드라이버(130)를 구성하는 하나 이상의 게이트 드라이버 집적회로의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적회로에 공통으로 입력되는 클럭 신호로서, 스캔 신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적회로의 타이밍 정보를 지정하고 있다.
또한, 타이밍 컨트롤러(140)는, 소스 드라이버(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Souce Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다.
여기서, 소스 스타트 펄스(SSP)는 소스 드라이버(120)를 구성하는 하나 이상의 소스 드라이버 집적회로의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 소스 드라이버(120)의 출력 타이밍을 제어한다.
도 1을 참조하면, 타이밍 컨트롤러(140)는, 소스 드라이버 집적회로가 본딩된 소스 인쇄회로기판과 연성 플랫 케이블(FFC: Flexible Flat Cable) 또는 연성 인쇄 회로(FPC: Flexible Printed Circuit) 등의 연결 매체를 통해 연결된 컨트롤 인쇄회로기판(Control Printed Circuit Board)에 배치될 수 있다.
이러한 컨트롤 인쇄회로기판에는, 표시패널(110), 소스 드라이버(120) 및 게이트 드라이버(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 전원 컨트롤러(미도시)가 더 배치될 수 있다. 이러한 전원 컨트롤러는 전원 관리 집적회로(PMIC: Power Management IC)라고도 한다.
위에서 언급한 소스 인쇄회로기판과 컨트롤 인쇄회로기판은, 하나의 인쇄회로기판으로 되어 있을 수도 있다.
본 실시예들에 따른 표시장치(100)는, 일 예로, 액정표시장치(Liquid Crystal Display Device), 플라즈마 표시장치(Plasma Display Device), 유기발광표시장치(Organic Light Emitting Display Device) 등 중 하나일 수 있다.
이러한 표시장치(100)에서 표시패널(110)에 배치되는 다수의 서브픽셀 각각에는, 트랜지스터(Transistor), 커패시터(Capacitor) 등의 회로 소자가 배치될 수 있다.
예를 들어, 표시패널(110)이 유기발광표시패널인 경우, 각 서브픽셀은, 유기발광다이오드(OLED: Organic Light Emitting Diode), 둘 이상의 트랜지스터, 적어도 하나의 커패시터 등의 회로 소자로 구성될 수 있다.
각 서브픽셀을 구성하는 회로 소자의 종류 및 개수는, 제공 기능 및 설계 방식 등에 따라 다양하게 정해질 수 있다.
도 2는 본 실시예들에 따른 표시패널(110)에서의 서브픽셀 배치도이다.
도 2를 참조하면, 본 실시예들에 따른 표시패널(110)에 배치되는 다수의 서브픽셀(SP: Sub-Pixel)은, 일 예로, M행 C*N열의 매트릭스 타입으로 배열될 수 있다.
즉, 본 실시예들에 따른 표시패널(110)에는 M*(C*N)개의 서브픽셀이 배치된다.
여기서, M은 서브픽셀 행(Sub-Pixel Row)의 개수로서 2 이상의 자연수일 수 있다. C는 서브픽셀들에서 발광할 수 있는 빛의 색상 종류의 개수로서, 2 이상의 자연수일 수 있다. N은 서브픽셀 열(Sub-Pixel Column)의 개수로서, 1 이상의 자연수일 수 있다.
도 2를 참조하면, 본 실시예들에 따른 표시패널(110)에 배치되는 M*(C*N)개의 서브픽셀은, M개의 서브픽셀 행(Sub-Pixel Row)으로 이루어진다. 도 2에서, 서브픽셀 행의 식별 번호에 해당하는 m은 1, 2, ... , M이다.
또한, 본 실시예들에 따른 표시패널(110)에 배치되는 M*(C*N)개의 서브픽셀은, C*N개의 서브픽셀 열(Sub-Pixel Column)으로 이루어진다. 도 2에서, 서브픽셀 열의 식별 번호에 해당하는 n은 1, 2, ... , C*M이다.
한편, 색상 종류의 개수에 해당하는 C와 관련하여, 예를 들어, 각 서브픽셀(SP)에서 발광하는 빛의 색상이 적색(R), 녹색(G) 및 청색(B) 중 하나인 경우, 색상 종류의 개수에 해당하는 C는 3이 된다. 각 서브픽셀(SP)에서 발광하는 빛의 색상이 적색(R), 흰색(W), 녹색(G) 및 청색(B) 중 하나인 경우, 색상 종류의 개수에 해당하는 C는 4가 된다.
아래에서는, 설명의 편의를 위해, 각 서브픽셀(SP)에서 발광하는 빛의 색상이 적색(R), 흰색(W), 녹색(G) 및 청색(B) 중 하나인 것으로 가정한다. 즉, C가 4인 것으로 가정한다.
도 3은 본 실시예들에 따른 표시패널(110)에서의 서브픽셀 구조에 대한 예시도이다.
도 3을 참조하면, 본 실시예들에 따른 표시장치(100)가 유기발광표시장치인 경우, 표시패널(110)에 배치된 각 서브픽셀(SP)은, 유기발광다이오드(OLED)와, 유기발광다이오드(OLED)를 구동하는 구동 트랜지스터(DRT: Driving Transistor)와, 구동 트랜지스터(DRT)의 제2노드(N2 노드, 게이트 노드에 해당함)와 데이터 라인(DL) 사이에 연결되고 구동 트랜지스터(DRT)의 게이트 노드(N2 노드)로 데이터 전압(Vdata)을 전달하는 스위칭 트랜지스터(SWT: Switching Transistor)와, 한 프레임 시간 동안 일정 전압을 유지해주는 역할을 하는 스토리지 캐패시터(Cstg: Storage Capacitor)와, 구동 트랜지스터(DRT)의 제1노드(N1 노드, 소스 노드 또는 드레인 노드에 해당함)와 기준전압(Vref)을 공급하는 기준전압 라인(RVL: Reference Voltage Line) 사이에 전기적으로 연결된 센싱 트랜지스터(SENT: Sensing Transistor) 등을 포함할 수 있다.
도 3을 참조하면, 유기발광다이오드(OLED)는 제1전극(예: 애노드 전극 또는 캐소드 전극), 유기층 및 제2전극(예: 캐소드 전극 또는 애노드 전극)으로 이루어진다.
일 예로, 유기발광다이오드(OLED)의 제1전극은 구동 트랜지스터(DRT)의 N1 노드가 연결되고, 유기발광다이오드(OLED)의 제2전극은 기저전압(EVSS)이 인가될 수 있다.
도 3을 참조하면, 구동 트랜지스터(DRT)는, 유기발광다이오드(OLED)로 구동 전류를 공급해주어, 유기발광다이오드(OLED)를 구동하는 트랜지스터로서, 소스 노드 또는 드레인 노드에 해당하는 N1 노드, 게이트 노드에 해당하는 N2 노드와, 드레인 노드 또는 소스 노드에 해당하는 N3 노드를 갖는다.
일 예로, 이러한 구동 트랜지스터(DRT)에서, N1 노드는 유기발광다이오드(OLED)의 제1전극 또는 제2전극과 전기적으로 연결될 수 있고, N2노드는 스위칭 트랜지스터(SWT)의 소스 노드 또는 드레인 노드가 전기적으로 연결될 수 있으며, N3 노드는 구동전압(EVDD)을 공급하는 구동전압 라인(DVL)과 전기적으로 연결될 수 있다.
도 3을 참조하면, 스위칭 트랜지스터(SWT)는, 구동 트랜지스터(DRT)의 게이트 노드에 해당하는 N2 노드로 데이터 전압(Vdata)을 전달해주는 트랜지스터로서, 구동 트랜지스터(DRT)의 N2 노드와 데이터 라인(DL) 사이에 전기적으로 연결되고, 게이트 노드에 인가되는 스캔 신호(SCAN)에 의해 턴 온 되어, 구동 트랜지스터(DRT)의 N2 노드로 데이터 전압(Vdata)을 전달해줄 수 있다.
도 3을 참조하면, 스토리지 캐패시터(Cstg)는, 구동 트랜지스터(DRT)의 N1 노드와 N2 노드 사이에, 전기적으로 연결될 수 있다.
도 3을 참조하면, 센싱 트랜지스터(SENT)는, 구동 트랜지스터(DRT)의 N1 노드와 기준전압 라인(RVL) 사이에 전기적으로 연결되고, 게이트 노드에 인가되는 스캔 신호의 일종인 센스 신호(SENSE)에 의해 제어될 수 있다.
이러한 센싱 트랜지스터(SENT)는, 턴 온 되어, 기준전압 라인(RVL)을 통해 공급된 기준전압(Vref)을 구동 트랜지스터(DRT)의 N1 노드에 인가해줄 수 있다.
도 3을 참조하면, 스위칭 트랜지스터(SWT)의 게이트 노드와 센싱 트랜지스터(SENT)의 게이트 노드는, 동일한 게이트 라인에 전기적으로 연결될 수 있다. 다시 말해, 스위칭 트랜지스터(SWT)의 게이트 노드 및 센싱 트랜지스터(SENT)의 게이트 노드에는, 동일한 게이트 라인(GL)을 통해, 게이트 신호(SCAN, SENSE)를 공통으로 인가받는다. 이때, 스캔 신호(SCAN) 및 센스 신호(SENSE)는 동일한 게이트 신호이다.
이와는 다르게, 스위칭 트랜지스터(SWT)의 게이트 노드와 센싱 트랜지스터(SENT)의 게이트 노드는, 서로 다른 게이트 라인에 전기적으로 연결될 수도 있다. 이 경우, 스캔 신호(SCAN) 및 센스 신호(SENSE) 각각이 서로 다른 게이트 라인을 통해, 스위칭 트랜지스터(SWT)의 게이트 노드와 센싱 트랜지스터(SENT)의 게이트 노드에 별도로 인가될 수 있다.
한편, 각 구동 트랜지스터(DRT)는, 문턱전압(Vth: Threshold Voltage), 이동도(Mobility) 등의 특성치를 갖는다. 또한, 구동 트랜지스터(DRT)는 구동 시간에 따라 열화(Degradation)가 진행되어 특성치가 변할 수 있다.
이러한 점 때문에, 각 서브픽셀 내 구동 트랜지스터(DRT) 간에는 열화 정도의 차이가 존재할 수 있고, 각 화소 내 구동 트랜지스터(DRT) 간의 특성치 편차가 존재할 수 있다.
각 서브픽셀 내 구동 트랜지스터(DRT) 간의 특성치 편차는, 각 서브픽셀 간 휘도 편차를 야기하여 화질 저하를 발생시키는 주요 요인이 될 수 있다.
이러한 구동 트랜지스터(DRT) 간의 특성치 편차(문턱전압 편차, 이동도 편차) 뿐만 아니라, 유기발광다이오드(OLED) 간의 특성치 편차(문턱전압 편차 등)도 존재할 수 있다.
본 명세서에서는, 구동 트랜지스터(DRT) 간의 특성치 편차와 유기발광다이오드(OLED) 간의 특성치 편차를 모두 합하여, "서브픽셀 특성치 편차"라고도 한다.
따라서, 화상 품질을 향상시키기 위해서, 서브픽셀 특성치 편차에 대한 보상이 필요하다.
이에, 본 실시예들에 따른 표시장치(100)는, 도 3에 도시된 바와 같이, 서브픽셀 특성치 편차를 센싱할 수 있도록 해주는 서브픽셀 구조를 갖는다.
또한, 본 실시예들에 따른 표시장치(100)는, 각 서브픽셀에 대한 서브픽셀 특성치 편차를 센싱하기 위한 센싱 구성과, 센싱 구성에 의해 센싱된 결과를 이용하여 서브픽셀 특성치 편차를 보상해주는 보상 구성을 포함할 수 있다.
이러한 센싱 구성 및 보상 구성에 대하여, 아래에서 상세하게 설명한다.
그 전에, 구동 트랜지스터(DRT)에 대한 문턱전압 및 이동도에 대한 센싱 원리에 대하여 간략하게 설명한다.
먼저, 구동 트랜지스터(DRT)에 대한 문턱전압 센싱 원리를 간단하게 설명하면, 구동 트랜지스터(DRT)의 N1 노드와 N2 노드 각각을 데이터 전압(Vdata)과 기준전압(Vref)으로 초기화시켜둔 이후, 구동 트랜지스터(DRT)의 N1 노드의 전압이 N2 노드의 전압을 팔로잉(Following) 하도록 해준다.
이에 따라, 구동 트랜지스터(DRT)의 N1 노드의 전압은 N2 노드의 전압(Vdata)을 향해 상승(Boosting) 하고, 일정 전압이 되면 포화한다.
구동 트랜지스터(DRT)의 N1 노드의 전압이 포화한 이후, 구동 트랜지스터(DRT)의 N1 노드의 전압을 센싱 전압으로서 센싱한다. 이때 센싱된 센싱 전압은, 이미 알고 있는 데이터 전압(Vdata)과 알고자 하는 문턱전압(Vth)으로 표현될 수 있다. 따라서, 센싱 전압을 토대로, 구동 트랜지스터(DRT)의 문턱전압을 파악하거나, 구동 트랜지스터(DRT) 간의 문턱전압 편차를 파악할 수 있다.
다음으로, 구동 트랜지스터(DRT)에 대한 이동도 센싱 원리를 간단하게 설명하면, 구동 트랜지스터(DRT)의 문턱전압(Vth)을 제외한 전류능력 특성을 규정하기 위해서, 구동 트랜지스터(DRT)의 N2 노드에 일정 전압을 인가해준다.
이렇게 해서 일정 시간 동안 충전된 전압의 양을 통해서, 구동 트랜지스터(DRT)의 전류능력(즉, 이동도)을 상대적으로 파악할 수 있고, 이를 통해 보상을 위한 보정 게인(Gain)을 구해낸다.
전술한 이동도 센싱을 통한 이동도 보상은, 화면 구동 시 일정 시간을 할애하여 진행될 수 있다. 이렇게 함으로써 실시간으로 변동되는 구동 트랜지스터(DRT)의 파라미터를 센싱하고 보상할 수 있다.
도 4 및 도 5는 본 실시예들에 따른 표시패널(110)에서의 서브픽셀에 대한 센싱 구조와 타이밍도의 예시이다.
도 4를 참조하면, 본 실시예들에 따른 표시장치(100)는, 서브픽셀 특성치에 대한 센싱 동작(문턱전압 센싱, 이동도 센싱)을 위해, 각 서브픽셀 내 센싱 트랜지스터(SENT) 뿐만 아니라, 각 서브픽셀에서의 구동 트랜지스터(DRT)의 특성치(문턱전압, 이동도) 또는 유기발광다이오드(OLED)의 특성치(문턱전압)를 측정하기 위한 센싱 구성을 포함할 수 있다.
도 4를 참조하면, 본 실시예들에 따른 표시장치(100)는, 센싱 구성으로서, 실제 센싱 기능을 수행하는 아날로그 디지털 컨버터(ADC)와, 센싱 동작을 제어하기 위한 스위치 구성과, 센싱 라인(Sensing Line) 등을 포함할 수 있다.
도 4를 참조하면, 아날로그 디지털 컨버터(ADC)는, 기준전압 라인(RVL)의 전압을 센싱하고, 센싱된 전압을 디지털 값으로 변환하여 센싱 데이터를 생성하고, 생성된 센싱 데이터를 타이밍 컨트롤러(140)로 전송해준다.
여기서, 기준전압 라인(RVL)의 전압을 센싱하는 것은, 구동 트랜지스터(DRT)의 N1 노드의 전압을 센싱하는 것과 동일한 의미일 수 있다.
도 4를 참조하면, 본 실시예들에 따른 표시장치(100)는, 센싱 동작을 제어하기 위한 스위치 구성으로서, 샘플 스위치(SAM) 및 프리(PRE) 스위치(SPRE) 등을 포함할 수 있다.
도 4를 참조하면, 프리 스위치(SPRE)는, 해당 스위칭 신호에 따라, 기준전압 라인(RVL) 및 기준전압(Vref)의 공급 노드(Nref) 간의 연결을 스위칭할 수 있다.
프리 스위치(SPRE)가 온이 되면, 기준전압 라인(RVL)으로 기준전압(Vref)이 공급되고, 프리 스위치(SPRE)가 오프 되면, 기준전압 라인(RVL)으로 기준전압(Vref)이 공급되지 않는다.
프리 스위치(SPRE)가 온이 되어, 기준전압 라인(RVL)으로 기준전압(Vref)이 공급되면, 구동 트랜지스터(DRT)의 N1 노드는, 턴 온 된 센싱 트랜지스터(SENT)를 통해, 기준전압(Vref)을 인가받을 수 있다.
도 4를 참조하면, 샘플 스위치(SAM)는, 해당 스위칭 신호(샘플링 신호)에 따라, 기준전압 라인(RVL) 및 아날로그 디지털 컨버터(ADC) 간의 연결을 스위칭할 수 있다.
샘플 스위치(SAM)가 온이 되면, 기준전압 라인(RVL)과 아날로그 디지털 컨버터(ADC)가 연결된다.
이에 따라, 아날로그 디지털 컨버터(ADC)는, 기준전압 라인(RVL)의 전압을 센싱할 수 있다.
즉, 아날로그 디지털 컨버터(ADC)는, 기준전압 라인(RVL)을 통해, 구동 트랜지스터(DRT)의 N1 노드의 전압을 센싱할 수 있게 된다.
전술한 바와 같이, 기준전압 라인(RVL)은, 구동 트랜지스터(DRT)의 N1 노드로 기준전압(Vref)을 전달해주는 경로(Path)로서의 역할은 물론, 아날로그 디지털 컨버터(ADC)가 구동 트랜지스터(DRT)의 N1 노드의 전압을 센싱하기 위한 경로구동 트랜지스터(DRT)의 N1 노드로서의 역할도 수행할 수 있다.
이러한 의미에서, 아래에서는, 기준전압 라인(RVL)을 "센싱 라인(Sensing Line)"이라고도 기재한다.
도 4를 참조하면, 타이밍 컨트롤러(140)는, 아날로그 디지털 컨버터(ADC)에서 출력된 센싱 데이터를 수신하여 이를 토대로 구동 트랜지스터(DRT)의 특성치 또는 구동 트랜지스터(DRT) 간의 특성치 편차를 파악할 수 있고, 이를 토대로, 특성치 편차를 보상해주기 위한 데이터 보상 처리를 해줄 수 있다.
아래에서는, 도 5를 참조하여, 도 4의 서브픽셀 특성치 센싱 회로를 이용하여, 구동트랜지스터(DRT)의 문턱전압을 센싱하기 위한 센싱 동작을 설명한다.
도 5를 참조하면, 구동트랜지스터(DRT)의 문턱전압 센싱 동작은, 초기화 단계(STEP1), 전압 팔로잉 단계(STEP 2) 및 샘플링 단계(STEP 3)로 진행될 수 있다.
초기화 단계(STEP1)는, 구동 트랜지스터(DRT)의 N1 노드 및 N2 노드를 초기화하는 단계이다.
이를 위해, 초기화 단계(STEP 1)에서는, 스캔 신호(SCAN)가 하이 레벨로 되어, 스위칭 트랜지스터(SWT)가 턴 온 된다.
이에 따라, 데이터 라인(DL)으로 공급된 데이터 전압(Vdata)은, 턴 온 된 스위칭 트랜지스터(SWT)를 통해, 구동 트랜지스터(DRT)의 N2 노드로 인가된다.
또한, 초기화 단계(STEP 1)에서는, 센스 신호(SENSE)가 하이 레벨로 되어 센싱 트랜지스터(SENT)가 턴 온 되고, 프리 스위치(SPRE)도 온이 된다.
이에 따라, 기준전압 라인(RVL)으로 공급된 데이터 전압(Vref)은, 턴 온 된 센싱 트랜지스터(SENT)를 통해, 구동 트랜지스터(DRT)의 N1 노드로 인가된다.
초기화 단계(STEP 1) 이후, 전압 팔로잉 단계(STEP 2)가 진행된다.
전압 팔로잉 단계(STEP 2)는, 구동 트랜지스터(DRT)의 N1 노드의 전압이 N2 노드의 전압을 따라가도록 해주는 팔로잉 동작이 일어나는 단계이다. 이때, 구동 트랜지스터(DRT)의 N2 노드는 데이터 전압(Vdata)이 계속해서 인가되고 있는 상태이다.
이를 위해, 전압 팔로잉 단계(STEP 2)에서는, 프리 스위치(SPRE)가 오프 된다.
이에 따라, 구동 트랜지스터(DRT)의 N1 노드는, 플로팅(Floating) 되어 전압이 상승(Boosting) 하게 된다.
이러한 구동 트랜지스터(DRT)의 N1 노드의 전압 상승은, 어느 수준까지 일어나다가 멈추게 된다.
더 구체적으로, 구동 트랜지스터(DRT)의 N1 노드의 전압은, 구동 트랜지스터(DRT)의 N2 노드의 전압(Vdata)보다 구동 트랜지스터(DRT)의 문턱전압(Vth)만큼 낮은 전압(Vdata-Vth)이 되면, 포화하게 된다.
전압 팔로잉 단계(STEP 2) 이후, 샘플링 단계(STEP 3)가 진행된다.
샘플링 단계(STEP 3)는, 구동 트랜지스터(DRT)의 N1 노드의 전압을 센싱하는 단계이다.
샘플링 단계(STEP 3)에서는, 샘플링 스위치(SAM)가 온이 되고, 센싱 트랜지스터(SENT)는 온 상태이다.
따라서, 아날로그 디지털 컨버터(ADC)는, 센싱 라인(RVL)을 통해, 구동 트랜지스터(DRT)의 N1 노드의 전압을 센싱한다.
샘플링 단계(STEP 3)가 이루어질 때, 구동 트랜지스터(DRT)의 N1 노드의 전압이 포화된 상태라면, 아날로그 디지털 컨버터(ADC)가 센싱한 전압(Vsen)은, 데이터 전압(Vdata)과 구동 트랜지스터(DRT)의 문턱전압(Vth)으로 표현될 수 있다(Vsen=Vdata-Vth). 여기서, 구동 트랜지스터(DRT)의 문턱전압(Vth)은, 포지티브(Positive) 값일 수도 있고, 네거티브(Negative) 값일 수도 있다.
도 6 및 도 7은 본 실시예들에 따른 표시패널(110)에서의 서브픽셀에 대한 센싱 구조와 타이밍도의 다른 예시이다.
도 6의 서브픽셀 특성치 센싱 회로는, 센싱 라인에 해당하는 기준전압 라인(RVL)에 라인 커패시터(Cline)의 성분이 존재하는 것만 제외하고, 나머지는, 도 4의 서브픽셀 특성치 센싱 회로와 동일하다.
이와 같이, 센싱 라인(RVL)에 라인 커패시터(Cline)이 존재하기 때문에, 도 7에 도시된 바와 같이, 전압 팔로잉 단계(STPE 2)에서, 센싱 트랜지스터(SENT)는, 구동 트랜지스터(DRT)의 N1 노드의 전압이 포화할 때까지만, 온 상태로 유지되고, 구동 트랜지스터(DRT)의 N1 노드의 전압이 포화하여, N1 노드의 포화된 전압에 의해 라인 커패시터(Cline)가 차징(Charging) 되고 나면, 턴 오프 되어도 무방하다.
따라서, 도 7의 타이밍도에서, 샘플링 단계(STEP 3)에서, 센스 신호(SENSE)는, 구동 트랜지스터(DRT)의 N1 노드의 전압이 포화한 이후에, 하이 레벨에서 로우 레벨로 바뀌게 된다.
도 7을 참조하면, 샘플링 단계(STEP 3)에서, 아날로그 디지털 컨버터(ADC)는, 라인 커패시터(Cline)에 저장된 전기 에너지, 즉, 라인 커패시터(Cline)의 전위차(전압)를 샘플링하여, 구동 트랜지스터(DRT)의 N1 노드의 전압을 센싱한다.
따라서, 샘플링 단계(STEP 3)에서, 센싱 트랜지스터(SENT)는 오프 상태로 되어 있어도 무방하다.
위에서 언급한 바와 같이, 각 서브픽셀에서의 센싱 트랜지스터(SENT)는, 센싱 라인(RVL)가 전기적으로 연결된다.
센싱 라인(RVL)은, 1개의 서브픽셀 열(또는 서브픽셀 행)마다 1개씩 배치되거나, 2개 이상의 서브픽셀 열(또는 서브픽셀 행)마다 1개씩 배치될 수도 있다.
만약, 센싱 라인(RVL)이 1개의 서브픽셀 열(또는 서브픽셀 행)마다 1개씩 배치되는 경우, 동시에 센싱할 수 있는 서브픽셀의 개수가 많아져 센싱 속도가 빨라질 수 있는 이점이 있다.
하지만, 센싱 라인(RVL)이 1개의 서브픽셀 열(또는 서브픽셀 행)마다 1개씩 배치되는 경우, 표시패널(110)에 배치된 센싱 라인(RVL)의 개수가 많아져, 개구율이 낮아지는 단점이 있다.
만약, 센싱 라인(RVL)이 2개 이상의 서브픽셀 열(또는 서브픽셀 행)마다 1개씩 배치되는 경우, 동시에 센싱할 수 있는 서브픽셀의 개수가 적어져 센싱 속도가 낮아질 수는 있지만, 표시패널(110)에 배치된 센싱 라인(RVL)의 개수가 적어져, 개구율이 높아지는 장점이 있다.
도 8은 본 실시예들에 따른 표시패널(110)에서의 센싱 라인 배치의 예시도이다. 단, C=4인 경우로 가정한다.
도 8을 참조하면, 표시패널(110)에는, 도 2에 도시된 바와 같이, M*C*N개의 서브픽셀이 매트릭스 타입을 배치된다. 즉, 표시패널(110)에는 M개의 서브픽셀 행 또는 4N개의 서브픽셀 열이 존재한다.
도 8에 도시된 바와 같이, 센싱 라인(RVL)이 4개의 서브픽셀 열마다 1개씩 배치되는 경우를 가정한다.
이러한 경우, 적색(R)의 빛을 발광하는 서브픽셀, 흰색(W)의 빛을 발광하는 서브픽셀, 녹색(W)의 빛을 발광하는 서브픽셀, 청색(B)의 빛을 발광하는 서브픽셀이 1개의 픽셀을 구성한다고 할 때, 센싱 라인(RVL)은, 1개의 픽셀 열마다 1개씩 배치된다고도 할 수 있다.
따라서, 표시패널(110)에 4N개의 서브픽셀 열이 존재하고, 센싱 라인(RVL)이 4개의 서브픽셀 열마다 1개씩 배치될 때, 표시패널(110)에는, N개의 센싱 라인(RVL 1, RVL 2, ... , RVL N)이 배치된다.
이러한 센싱 라인 배치 구조에 따르면, 4개의 서브픽셀 열은 1개의 센싱 라인을 공유한다.
예를 들어, 1번째 서브픽셀 열(n=1), 2번째 서브픽셀 열(n=2), 3번째 서브픽셀 열(n=3) 및 4번째 서브픽셀 열(n=4)에 포함된 모든 서브픽셀들은, 하나의 센싱 라인 RVL 1을 공유하여, 기준전압을 공급받는다.
또한, 1번째 서브픽셀 열(n=1), 2번째 서브픽셀 열(n=2), 3번째 서브픽셀 열(n=3) 및 4번째 서브픽셀 열(n=4)에 포함된 모든 서브픽셀들 각각에 대한 서브픽셀 특성치은, 하나의 센싱 라인 RVL 1을 통해, 센싱이 이루어진다.
마찬가지로, 5번째 서브픽셀 열(n=5), 6번째 서브픽셀 열(n=6), 7번째 서브픽셀 열(n=7) 및 8번째 서브픽셀 열(n=8)에 포함된 모든 서브픽셀들은, 하나의 센싱 라인 RVL 2를 공유하여, 기준전압을 공급받는다.
또한, 5번째 서브픽셀 열(n=5), 6번째 서브픽셀 열(n=6), 7번째 서브픽셀 열(n=7) 및 8번째 서브픽셀 열(n=8)에 포함된 모든 서브픽셀들 각각에 대한 서브픽셀 특성치은, 하나의 센싱 라인 RVL 2를 통해, 센싱이 이루어진다.
또한, 마찬가지로, 9번째 서브픽셀 열(n=9), 10번째 서브픽셀 열(n=10), 11번째 서브픽셀 열(n=11) 및 12번째 서브픽셀 열(n=12)에 포함된 모든 서브픽셀들은, 하나의 센싱 라인 RVL 3을 공유하여, 기준전압을 공급받는다.
또한, 9번째 서브픽셀 열(n=9), 10번째 서브픽셀 열(n=10), 11번째 서브픽셀 열(n=11) 및 12번째 서브픽셀 열(n=12)에 포함된 모든 서브픽셀들 각각에 대한 서브픽셀 특성치은, 하나의 센싱 라인 RVL 3을 통해, 센싱이 이루어진다.
또한, 마찬가지로, 4N-3 번째 서브픽셀 열(n=4N-3), 4N-2 번째 서브픽셀 열(n=4N-2), 4N-1 번째 서브픽셀 열(n=4N-1) 및 4N번째 서브픽셀 열(n=4N)에 포함된 모든 서브픽셀들은, 하나의 센싱 라인 RVL N를 공유하여, 기준전압을 공급받는다.
또한, 4N-3 번째 서브픽셀 열(n=4N-3), 4N-2 번째 서브픽셀 열(n=4N-2), 4N-1 번째 서브픽셀 열(n=4N-1) 및 4N번째 서브픽셀 열(n=4N)에 포함된 모든 서브픽셀들 각각에 대한 서브픽셀 특성치은, 하나의 센싱 라인 RVL N을 통해, 센싱이 이루어진다.
도 8을 참조하면, 1개의 서브픽셀 열은 1개의 채널(CH)과 대응된다. 즉, 표시패널(110)에는 4N개의 서브픽셀 열과 대응되는 4N개의 채널(CH 1, CH 2, ... , CH N)이 존재한다.
도 9는 본 실시예들에 따른 서브픽셀 센싱을 위한 센싱 라인의 공유 구조를 나타낸 도면이다.
도 9를 참조하면, 전술한 센싱 라인 공유 구조를 갖는 경우, 선택된 임의의 서브픽셀 행에서, 4개의 서브픽셀(SP1, SP2, SP3, SP4)은, 1개의 센싱 라인(RVL)으로부터 기준전압(Vref)을 공급받는다.
도 9를 참조하면, 4개의 서브픽셀(SP1, SP2, SP3, SP4)에 대한 서브픽셀 특성치(구동 트랜지스터의 특성치, 유기발광다이오드의 특성치)은, 1개의 센싱 라인(RVL)을 통해, 아날로그 디지털 컨버터(ADC)에 의해 센싱된다.
한편, 도 8에 예시된 바와 같이, 표시패널(110)에 배치된 N개의 센싱 라인(RVL 1, RVL 2, ... , RVL N) 각각은 1개의 아날로그 디지털 컨버터(ADC)와 연결될 수도 있다.
하지만, 이 경우, 아날로그 디지털 컨버터(ADC)는, 센싱 라인 개수(N개)만큼 필요하게 되어, 비용이 높아질 수 있다. 또한, 표시장치(100)가 많은 개수의 아날로그 디지털 컨버터(ADC)를 포함하여만 하기 때문에, 표시장치(100) 또는 아날로그 디지털 컨버터(ADC)를 포함하는 구성의 사이즈가 커지는 문제점이 발생할 수 있다.
따라서, 본 실시예들에 따른 표시장치(100)는, 여러 개의 서브픽셀이 1개의 센싱 라인(RVL)을 공유하는 센싱 라인 공유 구조 이외에, 여러 개의 센싱 라인이 1개의 아날로그 디지털 컨버터(ADC)를 공유하는 아날로그 디지털 컨버터 공유 구조를 갖는다.
아래에서는, k개의 센싱 라인(RVL 1, ... , RVL k)이 1개의 아날로그 디지털 컨버터(ADC)를 공유하는 아날로그 디지털 컨버터 공유 구조를 도 10에 예시적으로 나타낸다.
도 10은 본 실시예들에 따른 서브픽셀 센싱을 위한 센싱 라인 및 아날로그 디지털 컨버터(ADC)의 공유 구조를 나타낸 도면이다.
도 10을 참조하면, 아날로그 디지털 컨버터 공유 구조를 적용하는 경우, k개의 센싱 라인(RVL 1, ... , RVL k)은, 1개의 아날로그 디지털 컨버터(ADC)와 전기적으로 연결된다.
도 10에 도시된 바와 같이, 4개의 서브픽셀 열마다 1개의 센싱 라인이 배치될 수도 있다.
이뿐만 아니라, 1개의 서브픽셀 열 또는 2개 이상의 서브픽셀 열 또는 3개 이상의 서브픽셀 열 또는 5개 이상의 서브픽셀 열마다, 1개의 센싱 라인이 배치될 수도 있다.
한편, 센싱 라인(RVL)과 아날로그 디지털 컨버터(ADC)의 대응 관계를 일반화시켜 보면, 다음과 같다. 이때, k는 1 이상 N 이하의 자연수일 수 있다.
예를 들어, k=1이면, 1개의 센싱 라인이 1개의 아날로그 디지털 컨버터(ADC)와 대응되는 것으로서, 아날로그 디지털 컨버터 공유 구조에 해당하지 않는다. 이 경우, 표시장치(100)에는 센싱 라인 개수에 해당하는 N개의 아날로그 디지털 컨버터(ADC)가 존재한다.
k가 2 이상이 되면, 아날로그 디지털 컨버터 공유 구조에 해당한다.
일 예로, 1920*1080 해상도를 갖는 표시장치(100)의 경우, N=1920이다. 이때, k=N=1920이면, 1920개의 센싱 라인(RVL 1, ... , RVL 1920)이 1개의 아날로그 디지털 컨버터(ADC)를 공유하는 것이다. 이 경우, 표시장치(100)에는 1개의 아날로그 디지털 컨버터(ADC)만 존재한다.
다른 예로서, k=N/2=960이면, 960개의 센싱 라인(RVL 1, ... , RVL 960)마다 1개의 아날로그 디지털 컨버터(ADC)를 공유하는 것이다. 이 경우, 표시장치(100)에는 2개의 아날로그 디지털 컨버터(ADC)가 존재한다.
또 다른 예로서, k=N/10=192이면, 192개의 센싱 라인(RVL 1, ... , RVL 192)마다 1개의 아날로그 디지털 컨버터(ADC)를 공유하는 것이다. 이 경우, 표시장치(100)에는 10개의 아날로그 디지털 컨버터(ADC)가 존재한다.
한편, 도 10을 참조하면, 아날로그 디지털 컨버터(ADC)는 소스 드라이버 집적회로(SDIC)에 포함될 수 있다.
이와 같이, 4개의 서브픽셀 열마다 1개의 센싱 라인이 배치되고, k개의 센싱 라인이 1개의 아날로그 디지털 컨버터(ADC)와 대응되고, 1개의 소스 드라이버 집적회로(SDIC)가 1개의 아날로그 디지털 컨버터(ADC)를 포함하는 경우, 1개의 소스 드라이버 집적회로(SDIC)는, 4k개의 데이터 라인으로 데이터 전압을 출력할 수 있다.
이러한 소스 드라이버 집적회로(SDIC)를 이용하면, 하나의 소스 드라이버 집적회로(SDIC)만으로 다수의 데이터 라인을 효율적으로 구동하고, 또한, 다수의 서브픽셀을 효율적으로 센싱할 수 있다.
한편, 소스 드라이버 집적회로(SDIC)는, 도 10에 도시된 바와 같이, 1개의 아날로그 디지털 컨버터(ADC)를 포함할 수도 있지만, 경우에 따라서는, 2개 이상의 아날로그 디지털 컨버터(ADC)를 포함할 수도 있다.
아래에서는, 1개의 소스 드라이버 집적회로(SDIC)가 1개의 아날로그 디지털 컨버터(ADC)를 포함하는 것으로 가정하여 설명한다.
도 11은 본 실시예들에 따른 소스 드라이버 집적회로(SDIC)의 블록도이다.
도 11을 참조하면, 본 실시예들에 따른 소스 드라이버 집적회로(SDIC)는, 타이밍 컨트롤러(140)로부터 이미지 데이터(영상 데이터)를 입력받아 아날로그 전압에 해당하는 데이터 전압으로 변환하여 해당 서브픽셀(SP)로 인가해주는 드라이빙 유닛(1110)과, 해당 서브픽셀(SP)의 특성(DRT의 문턱전압, 이동도, OLED의 문턱전압)을 센싱하기 위한 센싱부에 해당하는 센서(1120) 등을 포함한다.
도 11을 참조하면, 드라이빙 유닛(1110)는, 이미지 데이터를 입력받아 저장하는 등의 기능을 수행하기 위하여, 쉬프트 레지스터, 래치 회로 등을 포함하는 로직부(1111), 이미지 데이터를 아날로그 전압에 해당하는 데이터 전압으로 변환하는 디지털 아날로그 컨버터(DAC, 1112), 데이터 라인을 구동하기에 충분한 전류구동능력을 갖추도록 데이터 전압을 증폭하여 해당 데이터 라인으로 출력하는 출력 버퍼(1113) 등을 포함한다.
드라이빙 유닛(1110)의 출력 버퍼(1113)을 통해 출력된 데이터 전압은, 선택된 서브픽셀 행에 포함된 서브픽셀들 중 해당 데이터 라인과 전기적으로 연결된 서브픽셀(SP)로 공급된다.
도 11을 참조하면, 센서(1120)는, 해당 서브픽셀(SP)의 특성, 즉, 구동 트랜지스터(DRT)의 특성치(문턱전압, 이동도) 또는 유기발광다이오드(OLED)의 특성치(문턱전압)을 센싱하기 위하여, 해당 서브픽셀(SP) 내 특정 노드(예: DRT의 N1 노드) 또는 이와 전기적으로 연결된 센싱 라인(RVL)의 전압을 디지털 값으로 변환하는 아날로그 디지털 컨버터(ADC)와, 아날로그 디지털 컨버터(ADC)에 의한 변환에 필요한 시간까지 센싱하고자 하는 전압 신호(예: 도 7의 Vsen)를 연장시키기 위한 샘플 홀드 회로(1121)를 포함할 수 있다.
아날로그 디지털 컨버터(ADC)는, 도 10에 도시된 바와 같이, 자신과 전기적으로 연결된 k개의 센싱 라인(RVL 1, ... , RVL k) 각각을 통해 센싱된 전압(예: 도 7의 Vsen)을 디지털 값으로 변환한다.
센서(1120)는, 아날로그 디지털 컨버터(ADC)에 의해 변환된 디지털 값들은 취합하여 센싱 데이터를 생성하여 이를 타이밍 컨트롤러(140)로 전송한다. 이러한 센싱 데이터의 생성 및 전송은, 아날로그 디지털 컨버터(ADC)에서 수행될 수도 있고, 센서(1120)에 포함되는 또 다른 모듈에 의해 수행될 수도 있다.
전술한 바와 같이, 센서(1120) 내 다른 모듈 또는 아날로그 디지털 컨버터(ADC)가 서브픽셀에 대한 센싱 결과를 디지털 값으로 변환한 센싱 데이터를 보상 주체인 타이밍 컨트롤러(140)로 제공함으로써, 디지털 기반에서 데이터 보상을 효율적으로 제공할 수 있다.
도 11에 도시된 바와 같이, 센서(1120)는, 표시장치 용 소스 드라이버 집적회로(SDIC)의 내부에 포함될 수 있다.
경우에 따라서, 센서(1120)는, 소스 드라이버 집적회로(SDIC)의 외부에 별도의 구성으로 구현될 수도 있다.
전술한 바와 같이, 서브픽셀 특성치을 센싱하기 위한 센싱 구성, 즉, 센서(1120)를 소스 드라이버 집적회로(SDIC)의 내부에 포함시켜 구현함으로써, 서브픽셀 특성치 센싱 동작을 디스플레이 동작(데이터 구동)과 연계시켜 효율적으로 수행할 수 있고, 부품의 개수도 줄일 수 있다.
이러한 장점에도 불구하고, 센서(1120)를 소스 드라이버 집적회로(SDIC)의 내부에 포함시켜 구현함으로써, 소스 드라이버 집적회로(SDIC)의 사이즈가 커지고 복잡해줄 수밖에 없다. 특히, 센서(1120)에서, 샘플 홀드 회로(1121)가 가장 큰 사이즈를 갖고 복잡한 동작 메커니즘을 갖는다.
따라서, 본 실시예들은, 센서(1120)의 기능 및 동작을 유지하면서도, 센서(1120)의 사이즈를 줄여줄 수 있는 내부 구조를 갖는 센서(1120)의 내부 구조를 제안한다.
이러한 센서(1120)를 이용하게 되면, 소스 드라이버 집적회로(SDIC)가 센서(1120)를 포함하더라도, 소스 드라이버 집적회로(SDIC)의 사이즈가 커지는 것을 방지할 수 있다.
아래에서는, 도 11을 참조하여, 소형화를 가능하게 하는 구조 및 동작 매커니즘을 갖는 센서(1120)와, 이러한 센서(1120)를 포함하는 소스 드라이버 집적회로(SDIC)에 대하여, 도 12 내지 도 22를 참조하여 더욱 상세하게 설명한다.
도 12는 본 실시예들에 따른 소스 드라이버 집적회로(SDIC) 내 센서(1120)의 구성도이다.
도 12를 참조하면, 각 소스 드라이버 집적회로(SDIC)에 포함된 센서(1120)는, 샘플 홀드 회로(1121), 아날로그 디지털 컨버터(ADC) 등을 포함한다.
도 12를 참조하면, 샘플 홀드 회로(1121)는, k개의 패드(P1, P2, … ,Pk), k개의 샘플 스위치(SAM 1, SAM 2, ... , SAM k), 1개의 커패시터(Csh) 및 1개의 홀드 스위치(HOLD) 등을 포함한다.
도 12를 참조하면, k개의 패드(P1, P2, … ,Pk, k≥2)는, 표시패널(110)에 배치된 k개의 센싱 라인(RVL 1, RVL 2, ... , RVL k)과 일대일(1-1)로 대응되어 전기적으로 연결된다.
이러한 패드 구성을 통해, k개의 센싱 라인(RVL 1, RVL 2, ... , RVL k) 각각의 전기적 신호를 독립적으로 입력받을 수 있다.
도 12를 참조하면, 1개의 서브픽셀 행으로 볼 때, 센싱 라인 공유 구조가 아닌 경우, k개의 센싱 라인(RVL 1, RVL 2, ... , RVL k)은, k개의 서브픽셀에 포함된 k개의 센싱 트랜지스터(SENT 1, SENT 2, ... , SENT k)와 연결될 수 있다.
도 12를 참조하면, 1개의 서브픽셀 행으로 볼 때, 도 8 내지 도 10에 예시된 센싱 라인 공유 구조를 갖는 경우, k개의 센싱 라인(RVL 1, RVL 2, ... , RVL k)은, 4(1개의 센싱 라인을 공유하는 서브픽셀 열 개수)*k개의 서브픽셀 중에서 동일 센싱 타이밍 구간에 있는 k개의 서브픽셀(예: 동일한 색상의 빛을 발광하는 서브픽셀들)에 포함된 k개의 센싱 트랜지스터(SENT 1, SENT 2, ... , SENT k)와 연결될 수 있다.
도 12를 참조하면, k개의 샘플 스위치(SAM 1, SAM 2, ... , SAM k)는, k개의 센싱 라인(RVL 1, RVL 2, ... , RVL k)의 전기적인 신호를 샘플링할 수 있도록 제어하는 스위치로서, k개의 패드(P1, P2, … ,Pk)와 커패시터(Csh)의 제1전극(Nsam) 사이에 전기적으로 연결된다.
도 12를 참조하면, 1개의 커패시터(Csh)는, 제1전극(Nsam)과 제2전극(그라운드로 연결될 수 있음)을 갖는다.
이러한 커패시터(Csh)는, k개의 센싱 라인(RVL 1, RVL 2, ... , RVL k)의 전기적인 신호(즉, k개의 서브픽셀의 특성(DRT의 특성치, OLED의 특성치)을 나타내는 전압)를 저장할 수 있다.
도 12를 참조하면, 1개의 홀드 스위치(HOLD)는, 커패시터(Csh)의 제1전극(Nsam)과 아날로그 디지털 컨버터(ADC) 사이에 전기적으로 연결된다.
이러한 홀드 스위치(HOLD)는, 커패시터(Csh)에 저장된 전기적인 신호를 아날로그 디지털 컨버터(ADC)로 전달해주는 역할을 한다.
도 12를 참조하면, 1개의 아날로그 디지털 컨버터(ADC)는, 홀드 스위치(HOLD)를 통해, 커패시터(Csh)에 저장된 전기적인 신호를 전달받아, 전달받은 전기적인 신호(아날로그 값)를 디지털 값으로 변환한다.
즉, 아날로그 디지털 컨버터(ADC)는, 커패시터(Csh)의 제1전극(Nsam)의 전압을 디지털 값으로 변환한다.
전술한 바에 따르면, 센싱 라인의 전기적 신호의 저장 및 전달에 관여하는 커패시터(Csh) 및 홀드 스위치(HOLD)를 센싱 라인의 개수만큼 구비하지 않고도, 1개의 커패시터(Csh) 및 1개의 홀드 스위치(HOLD)만을 이용하여, k개의 센싱 라인(RVL 1, RVL 2, ... , RVL k)에서의 전기적인 신호를 저장하여 아날로그 디지털 컨버터(ADC)에 전달해줄 수 있다.
따라서, 센서(1120) 내 샘플 홀드 회로(1121)의 사이즈가 많이 줄어들어, 센서(1120)의 사이즈도 대폭적으로 감소한다. 이에 따라, 소스 드라이버 집적회로(SDIC)가 센서(1120)를 포함하더라도, 소스 드라이버 집적회로(SDIC)의 사이즈가 지나치게 커지는 것을 방지해줄 수 있다.
한편, 1개의 홀드 스위치(HOLD)와 아날로그 디지털 컨버터(ADC) 사이에, 증폭기가 존재할 수도 있다.
이러한 증폭기는, 커패시터(Csh)에 저장된 전기적인 신호를 1개의 홀드 스위치(HOLD)를 통해 전달받아 증폭하여 아날로그 디지털 컨버터(ADC)에 입력해줌으로써, 아날로그 디지털 컨버터(ADC)가 효과적인 변환을 할 수 있다.
아래에서는, 도 13과, 도 14 내지 도 16을 참조하여, 도 12의 센서(1120)의 동작을 더욱 상세하게 설명한다.
도 13은 소스 드라이버 집적회로(SDIC) 내 센서의 동작과, k개의 서브픽셀에서의 센싱 트랜지스터(SENT 1, SENT 2, ... , SENT k)의 동작에 대한 타이밍도이다. 도 14 내지 도 16은, 도 13의 타이밍도에 따른 동작 절차를 나타낸 도면이다. 단, 도 13의 타이밍도를 적용하는 경우, 센싱 트랜지스터(SENT 1, SENT 2, ... , SENT k) 각각은, k개의 신호 라인(예: 게이트 라인)으로부터 센스 신호(SENSE 1, SENSE 2, ... , SENSE k)를 개별적으로 인가받을 수 있다.
센서(1120)의 동작은, 대응되는 서브픽셀들에 대한 센싱 동작과 연계되어 이루어져야 한다.
k개의 센싱 라인(RVL 1, ... , RVL k)과 전기적으로 연결된 k개의 서브픽셀에 대한 센싱 동작은, 도 5의 타이밍도에 따라 진행될 수 있다.
도 5의 타이밍도는, 도 4와 같이, 서브픽셀 특성치(DRT의 특성치, OLED의 특성치)를 저장할 수 있는 수단(커패시터)이 서브픽셀에 존재하는 구조에 이용되는 타이밍도이다.
따라서, 이러한 구조의 경우, k개의 서브픽셀에 대한 서브픽셀 특성치는, 센서(1120) 내부의 커패시터(Csh)에 저장되어야 한다.
따라서, 센서(1120) 내부의 커패시터(Csh)는, k개의 서브픽셀에 대한 서브픽셀 특성치를 순차적으로 저장해야만 한다.
따라서, 서브픽셀 센싱 동작, 샘플 스위치의 온-오프 동작, 커패시터(Csh)로의 신호 저장, 저장된 신호의 전달 등이 서브픽셀 단위별로 분리되어 순차적으로 진행되어야 한다.
즉, k개의 서브픽셀 중 어느 하나의 서브픽셀에 대한 센싱 동작이 진행되어, 해당 서브픽셀의 서브픽셀 특성치를 해당 센싱 라인의 전기적 신호로서 커패시터(Csh)에 저장하고, 커패시터(Csh)에 저장된 전기적 신호를 아날로그 디지털 컨버터(ADC)로 전달해주고, 이후, 다음 서브픽셀에 대한 센싱 동작이 진행되어, 해당 서브픽셀의 서브픽셀 특성치를 해당 센싱 라인의 전기적 신호로서 커패시터(Csh)에 저장하고, 커패시터(Csh)에 저장된 전기적 신호를 아날로그 디지털 컨버터(ADC)로 전달해주는 방식으로 이루어져야 한다.
도 13을 참조하면, k개의 센싱 라인(RVL 1, RVL 2, ... , RVL k)과 전기적으로 연결된 센싱 트랜지스터들 중 센싱 타이밍에 있는 k개의 서브픽셀은, 순차적으로 센싱된다.
도 13을 참조하면, 즉, k개의 센싱 라인(RVL 1, RVL 2, ... , RVL k)과 전기적으로 연결된 센싱 트랜지스터들 중 센싱 타이밍에 있는 k개의 서브픽셀에 포함된 k개의 센싱 트랜지스터(SENT 1, SENT 2, ... , SENT k)는, 순차적으로 턴-온(Turn-On) 된다.
이에 따라, k개의 서브픽셀에 대한 서브픽셀 특성치가 커패시터(Csh)에 순차적으로 분리되어 저장될 수 있다.
도 13을 참조하면, k개의 센싱 트랜지스터(SENT 1, SENT 2, ... , SENT k)는, k개의 샘플 스위치(SAM 1, SAM 2, ... , SAM k)와 일대일로 대응되어 동작한다.
도 13을 참조하면, k개의 센싱 트랜지스터(SENT 1, SENT 2, ... , SENT k) 각각은, 대응되는 샘플 스위치의 온 시점 이전에 순차적으로 턴-온(Turn-On) 된다.
도 13을 참조하면, k개의 샘플 스위치(SAM 1, SAM 2, ... , SAM k)는, 해당 서브픽셀에서의 센싱 동작 시 샘플링 단계(STEP 3)의 타이밍에 따라, 순차적으로 온(On)이 되었다가 오프(Off) 된다.
이에 따라, k개의 서브픽셀 내 k개의 센싱 트랜지스터(SENT1, SENT 2, ... , SENT k)와 전기적으로 연결된 k개의 센싱 라인(RVL 1, ... , RVL k)을 통해, k개의 서브픽셀 내 k개의 구동 트랜지스터(DRT 1, DRT 2, ... , DRT k)의 N1 노드의 전압을 k개의 센싱 라인(RVL 1, ... , RVL k)의 전기적 신호로서, 커패시터(Csh)에 순차적으로 저장해준다.
즉, 어느 한 시점에서, 커패시터(Csh)에 저장된 전기적 신호는, k개의 센싱 라인(RVL 1, ... , RVL k) 중 어느 하나의 센싱 라인에 대한 전기적 신호, 즉, k개의 서브픽셀 중 어느 하나의 구동 트랜지스터의 N1 노드의 전압일 수 있다.
도 13을 참조하면, 홀드 스위치(HOLD)는, k개의 샘플 스위치(SAM 1, SAM 2, ... , SAM k) 각각의 온 구간 사이마다 온(On)이 되었다가 오프(Off) 되어, 커패시터(Csh)에 저장된 전기적 신호를 아날로그 디지털 컨버터(ADC)로 전달해준다.
이에 따라, 어느 한 시점에서, 커패시터(Csh)에 저장된 어느 하나의 센싱 라인에 대한 전기적 신호를 아날로그 디지털 컨버터(ADC)로 전달해주고, 이후, 커패시터(Csh)에 다음 순서로 저장된 다른 하나의 센싱 라인에 대한 전기적 신호를 아날로그 디지털 컨버터(ADC)로 전달해주는 방식으로서, 커패시터(Csh)에 순차적으로 저장되어 있던 전기적 신호를 순차적으로 아날로그 디지털 컨버터(ADC)로 전달해줄 수 있다.
도 14 내지 도 16을 참조하여, 서브픽셀 센싱 동작과, 센서(1120)의 동작을 순서대로 다시 설명한다.
도 14를 참조하면, k개의 서브픽셀 중 1번째 서브픽셀에 대한 센싱 동작이 진행된다.
이러한 센싱 동작 절차에 따라, 1번째 서브픽셀에 대하여, 초기화 단계(STEP 1), 전압 팔로잉 단계(STEP 2) 및 샘플링 단계(도 5의 STEP 3)가 진행된다.
샘플링 단계(도 5의 STEP 3)에서, 1번째 서브픽셀에 포함된 센싱 트랜지스터(SENT 1)의 게이트 노드에 인가되는 센스 신호(SENSE 1)가 하이 레벨일 때, 즉, 센싱 트랜지스터(SENT 1)가 온 상태일 때, 해당 샘플 스위치 SAM 1인 턴 온 된다.
해당 샘플 스위치 SAM 1의 턴 온에 따라, 센싱 라인 RVL 1의 전기적 신호(V1)로서, 구동 트랜지스터(DRT 1)의 N1 노드의 전압이 커패시터(Csh)에 저장된다.
센싱 라인 RVL 1의 전기적 신호(V1)로서, 구동 트랜지스터(DRT 1)의 N1 노드의 전압이 커패시터(Csh)에 저장되고 나면, 해당 샘플 스위치 SAM 1이 오프 된다.
센싱 라인 RVL 1의 전기적 신호(V1)로서, 구동 트랜지스터(DRT 1)의 N1 노드의 전압이 커패시터(Csh)에 저장된 이후, 홀드 스위치(HOLD)가 온 되면서, 커패시터(Csh)에 저장된 전기적 신호(V1)가 아날로그 디지털 컨버터(ADC)로 전달된다.
이후, 홀드 스위치(HOLD)가 오프 된다.
이렇게 하여, 1번째 서브픽셀에 대한 센싱 동작(STEP 1, STEP 2, STEP 3)과, 이를 위한 센서 동작이 완료된다.
이후, 도 15를 참조하면, 2번째 서브픽셀에 대한 센싱 동작이 진행된다.
이러한 센싱 동작 절차에 따라, 2번째 서브픽셀에 대하여, 초기화 단계(STEP 1), 전압 팔로잉 단계(STEP 2) 및 샘플링 단계(도 5의 STEP 3)가 진행된다.
샘플링 단계(도 5의 STEP 3)에서, 2번째 서브픽셀에 포함된 센싱 트랜지스터(SENT 2)의 게이트 노드에 인가되는 센스 신호(SENSE 2)가 하이 레벨일 때, 즉, 센싱 트랜지스터(SENT 2)가 온 상태일 때, 해당 샘플 스위치 SAM 2가 턴 온 된다.
해당 샘플 스위치 SAM 2의 턴 온에 따라, 센싱 라인 RVL 2의 전기적 신호(V2)로서, 구동 트랜지스터(DRT 2)의 N1 노드의 전압이 커패시터(Csh)에 저장된다.
센싱 라인 RVL 2의 전기적 신호(V2)로서, 구동 트랜지스터(DRT 2)의 N1 노드의 전압이 커패시터(Csh)에 저장되고 나면, 해당 샘플 스위치 SAM 2가 턴 오프 된다.
센싱 라인 RVL 2의 전기적 신호(V2)로서, 구동 트랜지스터(DRT 2)의 N1 노드의 전압이 커패시터(Csh)에 저장된 이후, 홀드 스위치(HOLD)가 온 되면서, 커패시터(Csh)에 저장된 전기적 신호(V2)가 아날로그 디지털 컨버터(ADC)로 전달된다.
이후, 홀드 스위치(HOLD)가 오프 된다.
이렇게 하여, 2번째 서브픽셀에 대한 센싱 동작(STEP 1, STEP 2, STEP 3)과, 이를 위한 센서 동작이 완료된다.
이와 같은 방식으로, 도 16을 참조하면, 마지막 k번째 서브픽셀에 대한 센싱 동작이 진행된다.
이러한 센싱 동작 절차에 따라, k번째 서브픽셀에 대하여, 초기화 단계(STEP 1), 전압 팔로잉 단계(STEP 2) 및 샘플링 단계(도 5의 STEP 3)가 진행된다.
샘플링 단계(도 5의 STEP 3)에서, k번째 서브픽셀에 포함된 센싱 트랜지스터(SENT k)의 게이트 노드에 인가되는 센스 신호(SENSE k)가 하이 레벨일 때, 즉, 센싱 트랜지스터(SENT k)가 온 상태일 때, 해당 샘플 스위치 SAM k가 턴 온 된다.
해당 샘플 스위치 SAM k의 턴 온에 따라, 센싱 라인 RVL k의 전기적 신호(Vk)로서, 구동 트랜지스터(DRT k)의 N1 노드의 전압이 커패시터(Csh)에 저장된다.
센싱 라인 RVL k의 전기적 신호(Vk)로서, 구동 트랜지스터(DRT k)의 N1 노드의 전압이 커패시터(Csh)에 저장되고 나면, 해당 샘플 스위치 SAM k가 턴 오프 된다.
센싱 라인 RVL k의 전기적 신호(Vk)로서, 구동 트랜지스터(DRT k)의 N1 노드의 전압이 커패시터(Csh)에 저장된 이후, 홀드 스위치(HOLD)가 온 되면서, 커패시터(Csh)에 저장된 전기적 신호(Vk)가 아날로그 디지털 컨버터(ADC)로 전달된다.
이후, 홀드 스위치(HOLD)가 오프 된다.
이렇게 하여, k번째 서브픽셀에 대한 센싱 동작(STEP 1, STEP 2, STEP 3)과, 이를 위한 센서 동작이 완료된다.
도 13 내지 도 16의 경우, k개의 서브픽셀에 대한 센싱 동작 절차가 서브픽셀 별로 순차적으로 진행된다.
즉, k개의 서브픽셀에 대한 센싱 동작 절차 중 초기화 단계(STEP 1) 및 전압 팔로잉 단계(STEP 2)와, 센서(1120)의 동작이 관여하는 샘플링 단계(STEP 3)가 서로 분리되어 독립되지 못한다.
따라서, k개의 서브픽셀에 대한 전체적인 센싱 시간이 오래 걸리는 단점이 있다.
따라서, 도 6과 같이, 각 서브픽셀에 대한 센싱 동작에 따른 센싱 결과에 해당하는 전기적인 신호를 별도로 저장할 수 있는 라인 커패시터(Cline)가 있는 서브픽셀 구조와, 이에 대응되는 센싱 동작의 타이밍도(도 7)를 이용하면, k개의 서브픽셀에 대한 센싱 동작 절차 중 초기화 단계(STEP 1) 및 전압 팔로잉 단계(STEP 2)과, 센서(1120)의 동작이 관여하는 샘플링 단계(STEP 3)을 분리시켜, 전체적인 센싱 시간을 단축시킬 수 있다.
이에 대하여, 도 17 내 도 22를 참조하여 더욱 상세하게 설명한다.
도 17은 본 실시예들에 따른 소스 드라이버 집적회로(SDIC) 내 센서의 구성도와, k개의 센싱 라인(RVL 1, RVL 2, ... , RVL k)에 연결된 k개의 라인 커패시터(Cline1, Cline2, ... , Clinek)를 나타낸 도면이다.
도 18은 각 센싱 라인에 라인 커패시터가 연결된 경우, 소스 드라이버 집적회로(SDIC) 내 센서의 동작과, k개의 서브픽셀에서의 센싱 트랜지스터(SENT 1, SENT 2, ... , SENT k)의 동작에 대한 타이밍도이다.
도 17에서, 센서(1120)는, 도 12와 동일하다.
하지만, 센서(1120)와 연결된 k개의 센싱 라인(RVL 1, RVL 2, ... , RVL k)에 k개의 라인 커패시터(Cline1, Cline2, ... , Clinek)가 연결되었다는 점에서 차이가 있다.
여기서, k개의 센싱 라인(RVL 1, RVL 2, ... , RVL k)에 연결된 k개의 라인 커패시터(Cline1, Cline2, ... , Clinek)는, k개의 서브픽셀 각각에 대한 서브픽셀 특성치, 즉, k개의 센싱 라인(RVL 1, RVL 2, ... , RVL k) 각각의 전기적 신호를 1차적으로 저장할 수 있는 저장 수단이다.
도 17 및 도 18을 참조하면, k개의 센싱 라인(RVL 1, RVL 2, ... , RVL k)과 전기적으로 연결된 센싱 트랜지스터들 중 센싱 타이밍에 있는 k개의 서브픽셀에 포함된 k개의 센싱 트랜지스터(SENT 1, SENT 2, ... , SENT k)는, 동시에 턴-온(Turn-On) 된다.
따라서, k개의 서브픽셀 각각에 대한 센싱 동작 절차 중, 초기화 단계(STEP 1) 및 전압 팔로잉 단계(STEP 2)는, 도 18에 도시된 바와 같이, 동시에 진행될 수 있다.
이에 따라, k개의 센싱 라인(RVL 1, RVL 2, ... , RVL k) 각각에 연결된 라인 커패시터(Cline1, Cline2, ... , Clinek)는, k개의 서브픽셀 각각에 대한 서브픽셀 특성치(DRT 1의 N1 노드의 포화 전압, DRT 2의 N1 노드의 포화 전압, ... , DRT k의 N1 노드의 포화 전압)를 1차적으로 각각 저장한다.
따라서, k개의 서브픽셀 각각에 대한 센싱 동작 절차 중, 초기화 단계(STEP 1) 및 전압 팔로잉 단계(STEP 2)는, 샘플링 단계(STEP 3)와 관계없이, 동시에 신속하게 진행하여 완료될 수 있다.
도 18을 참조하면, k개의 센싱 라인(RVL 1, RVL 2, ... , RVL k)과 전기적으로 연결된 k개의 센싱 트랜지스터(SENT 1, SENT 2, ... , SENT k)는, k개의 샘플 스위치(SAM 1, SAM 2, ... , SAM k) 중 가장 먼저 온이 되는 샘플 스위치(SAM 1)의 온 시점 이전에 모두 턴-온(Turn-On) 될 수 있다.
즉, k개의 센싱 라인(RVL 1, RVL 2, ... , RVL k)과 전기적으로 연결된 k개의 센싱 트랜지스터(SENT 1, SENT 2, ... , SENT k)의 게이트 노드에 인가되는 k개의 센스 신호(SENSE 1, SENSE 2, ... , SENSE k)는, k개의 샘플 스위치(SAM 1, SAM 2, ... , SAM k) 중 가장 먼저 온이 되는 샘플 스위치(SAM 1)의 온 시점 이전에 동시에 온-오프 될 수 있다.
도 18을 참조하면, k개의 샘플 스위치(SAM 1, SAM 2, ... , SAM k)는, 해당 서브픽셀에서의 센싱 동작 시 샘플링 단계(STEP 3)의 타이밍에 따라, 순차적으로 온(On)이 되었다가 오프(Off) 된다.
이에 따라, k개의 센싱 라인(RVL 1, ... , RVL k)에 연결된 k개의 라인 커패시터(Cline1, Cline2, ... , Clinek)에 1차적으로 저장된 전기적인 신호가, 커패시터(Csh)에 순차적으로 저장될 수 있다.
어느 한 시점에서, 커패시터(Csh)에 저장된 전기적 신호는, k개의 센싱 라인(RVL 1, ... , RVL k) 중 어느 하나의 센싱 라인에 연결된 라인 커패시터에 저장된 전기적 신호, 즉, k개의 서브픽셀 중 어느 하나의 구동 트랜지스터의 N1 노드의 전압일 수 있다.
도 18을 참조하면, 홀드 스위치(HOLD)는, k개의 샘플 스위치(SAM 1, SAM 2, ... , SAM k) 각각의 온 구간 사이마다 온(On)이 되었다가 오프(Off) 되어, 커패시터(Csh)에 저장된 전기적 신호를 아날로그 디지털 컨버터(ADC)로 전달해준다.
이에 따라, 어느 한 시점에서, 커패시터(Csh)에 저장된 어느 하나의 센싱 라인에 대한 전기적 신호를 아날로그 디지털 컨버터(ADC)로 전달해주고, 이후, 커패시터(Csh)에 다음 순서로 저장된 다른 하나의 센싱 라인에 대한 전기적 신호를 아날로그 디지털 컨버터(ADC)로 전달해주는 방식으로서, 커패시터(Csh)에 순차적으로 저장되는 전기적 신호를 순차적으로 아날로그 디지털 컨버터(ADC)로 전달해줄 수 있다.
전술한 바와 같이, k개의 서브픽셀에 대한 서브픽셀 특성치를 k개의 센싱 라인(RVL 1, RVL 2, ... , RVL k)에 연결된 k개의 라인 커패시터(Cline1, Cline2, ... , Clinek)에 1차적으로 저장함으로써, 각 서브픽셀에 대한 초기화 단계(STEP 1) 및 전압 팔로잉 단계(STEP 2) 이후에 샘플링 단계(STEP 3)가 바로 진행되지 않아도 된다.
따라서, k개의 서브픽셀에 대한 샘플링 단계(STEP 3)는 순차적으로 진행하더라도, 초기화 단계(STEP 1) 및 전압 팔로잉 단계(STEP 2)는 동시에 진행할 수 있게 되어, k개의 서브픽셀에 대한 전체적인 센싱 시간을 크게 줄일 수 있다.
도 17 및 도 18을 참조하여 설명한 k개의 서브픽셀에 대한 센싱 동작과 센서(1120)의 동작에 대하여, 도 19 내지 도 22를 참조하여 순서대로 다시 설명한다.
도 19를 참조하면, k개의 서브픽셀 각각에 대한 센싱 동작 절차 중 초기화 단계(STEP 1) 및 전압 팔로잉 단계(STEP 2)는 동시에 진행되어, k개의 서브픽셀 각각에 대한 서브픽셀 특성치(DRT 1의 N1 노드의 포화 전압(Vsen=V1), DRT 2의 N1 노드의 포화 전압(Vsen=V2), ... , DRT k의 N1 노드의 포화 전압(Vsen=Vk))가 k개의 센싱 라인(RVL 1, RVL 2, ... , RVL k)에 연결된 k개의 라인 커패시터(Cline1, Cline2, ... , Clinek) 각각에 1차적으로 저장된다.
도 20을 참조하면, 1번째 서브픽셀과 전기적으로 연결된 센싱 라인 RVL 1과 대응되는 샘플링 스위치 SAM 1이 턴 온 되어, 1번째 서브픽셀과 전기적으로 연결된 센싱 라인 RVL 1과 연결된 라인 커패시터 Cline1에 저장되어 있던 전기적 신호 V1이 커패시터(Csh)에 저장된다. 이 단계가 1번째 서브픽셀에 대한 센싱 동작 중 샘플링 단계(STEP 3)에 해당한다.
이후, 홀드 스위치(HOLD)가 턴 온 되어, 커패시터(Csh)에 저장된 전기적 신호 V1이 아날로그 디지털 컨버터(ADC)에 전달된다.
이렇게 하여, 1번째 서브픽셀에 대한 센싱 동작 절차가 완료된다.
도 21을 참조하면, 2번째 서브픽셀과 전기적으로 연결된 센싱 라인 RVL 2와 대응되는 샘플링 스위치 SAM 2가 턴 온 되어, 2번째 서브픽셀과 전기적으로 연결된 센싱 라인 RVL 2와 연결된 라인 커패시터 Cline2에 저장되어 있던 전기적 신호 V2가 커패시터(Csh)에 저장된다. 이 단계가 2번째 서브픽셀에 대한 센싱 동작 중 샘플링 단계(STEP 3)에 해당한다.
이후, 홀드 스위치(HOLD)가 턴 온 되어, 커패시터(Csh)에 저장된 전기적 신호 V2가 아날로그 디지털 컨버터(ADC)에 전달된다.
이렇게 하여, 2번째 서브픽셀에 대한 센싱 동작 절차가 완료된다.
도 22를 참조하면, 전술한 방식에 따라, 진행되어, 마지막 k번째 서브픽셀과 전기적으로 연결된 센싱 라인 RVL k와 대응되는 샘플링 스위치 SAM k가 턴 온 되어, k번째 서브픽셀과 전기적으로 연결된 센싱 라인 RVL k와 연결된 라인 커패시터 Clinek에 저장되어 있던 전기적 신호 Vk가 커패시터(Csh)에 저장된다. 이 단계가 k번째 서브픽셀에 대한 센싱 동작 중 샘플링 단계(STEP 3)에 해당한다.
이후, 홀드 스위치(HOLD)가 턴 온 되어, 커패시터(Csh)에 저장된 전기적 신호 Vk가 아날로그 디지털 컨버터(ADC)에 전달된다.
이렇게 하여, k번째 서브픽셀에 대한 센싱 동작 절차가 완료된다.
전술한 바와 같이, k개의 서브픽셀 각각에 대한 센싱 동작 중에서, 샘플링 단계(STEP 3)는 순차적으로 진행되더라도, 초기화 단계(STEP 1) 및 전압 팔로잉 단계(STEP 2)는 동시에 진행되기 때문에, k개의 서브픽셀에 대한 전체적인 센싱 시간을 크게 줄일 수 있게 된다.
이상에서 설명한 바와 같은 본 실시예들에 의하면, 부 구성의 개수가 적고 컴팩트 한 구조를 갖는 센서(1120)와, 이 센서(1120)를 포함하는 소스 드라이버 집적회로(120) 및 표시장치(100)를 제공할 수 있다.
또한, 본 실시예들에 의하면, 1개의 아날로그 디지털 컨버터를 이용하여 여러 개의 서브픽셀의 효율적인 센싱을 가능하게 하는 구조와 그 동작 방법을 갖는 샘플 홀드 회로(1121)를 포함하는 센서(1120)와, 이 센서(1120)를 포함하는 소스 드라이버 집적회로(120) 및 표시장치(100)를 제공할 수 있다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치
110: 표시패널
120: 데이터 드라이버
130: 게이트 드라이버
140: 타이밍 컨트롤러

Claims (15)

  1. 제1전극과 제2전극을 갖는 제1커패시터;
    상기 제1커패시터의 충전에 따른 전압을 디지털 값으로 변환하는 제1아날로그 디지털 컨버터;
    k(k≥2)개의 패드와 상기 제1커패시터의 제1전극 사이에 전기적으로 연결된 k개의 샘플 스위치; 및
    상기 제1커패시터의 제1전극과 상기 제1아날로그 디지털 컨버터 사이에 전기적으로 연결된 제1홀드 스위치를 포함하고,
    상기 k개의 샘플링 스위치 각각은 상기 k개의 패드 각각과 전기적으로 연결되는 일단과, 상기 제1커패시터의 상기 제1전극과 전기적으로 연결되는 타단을 포함하며,
    상기 제1홀드 스위치는 상기 제1커패시터의 상기 제1전극과 전기적으로 연결되는 일단과, 상기 제1아날로그 디지털 컨버터와 전기적으로 연결되는 타단을 포함하고,
    상기 제1커패시터의 상기 제1전극은 상기 k개의 샘플 스위치 각각의 타단과 전기적으로 연결되고, 상기 제1홀드 스위치의 일단과도 전기적으로 연결되는 소스 드라이버 집적회로.
  2. 제1항에 있어서,
    상기 k개의 샘플 스위치는 순차적으로 온(On)이 되었다가 오프(Off) 되는 소스 드라이버 집적회로.
  3. 제2항에 있어서,
    상기 제1홀드 스위치는, 상기 k개의 샘플 스위치 각각의 온 구간 사이마다 온(On)이 되었다가 오프(Off) 되는 소스 드라이버 집적회로.
  4. 제1항에 있어서,
    상기 k개의 패드는, 표시패널에 배치된 k개의 센싱 라인과 전기적으로 연결되는 소스 드라이버 집적회로.
  5. 제1항에 있어서,
    상기 제1아날로그 디지털 컨버터는, 상기 변환된 디지털 값을 포함하는 센싱 데이터를 출력하는 소스 드라이버 집적회로.
  6. 제1항에 있어서,
    4k개의 데이터 라인으로 데이터 전압을 출력하는 소스 드라이버 집적회로.
  7. 제1전극과 제2전극을 갖는 제1커패시터;
    상기 제1커패시터의 제1전극의 전압을 센싱하기 위한 제1아날로그 디지털 컨버터;
    k(k≥2)개의 패드와 상기 제1커패시터의 제1전극 사이에 전기적으로 연결된 k개의 샘플 스위치; 및
    상기 제1커패시터의 제1전극과 상기 제1아날로그 디지털 컨버터 사이에 전기적으로 연결된 제1홀드 스위치를 포함하고,
    상기 k개의 샘플링 스위치 각각은 상기 k개의 패드 각각과 전기적으로 연결되는 일단과, 상기 제1커패시터의 상기 제1전극과 전기적으로 연결되는 타단을 포함하며,
    상기 제1홀드 스위치는 상기 제1커패시터의 상기 제1전극과 전기적으로 연결되는 일단과, 상기 제1아날로그 디지털 컨버터와 전기적으로 연결되는 타단을 포함하고,
    상기 제1커패시터의 상기 제1전극은 상기 k개의 샘플 스위치 각각의 타단과 전기적으로 연결되고, 상기 제1홀드 스위치의 일단과도 전기적으로 연결되는 센서.
  8. 제7항에 있어서,
    상기 센서는 표시장치용 소스 드라이버 집적회로의 내부에 포함되는 센서.
  9. 다수의 데이터 라인 및 다수의 서브픽셀이 배치된 표시패널; 및
    상기 다수의 데이터 라인을 구동하는 적어도 하나의 소스 드라이버 집적회로를 포함하고,
    상기 각 소스 드라이버 집적회로는,
    제1전극과 제2전극을 갖는 제1커패시터와,
    상기 제1커패시터의 제1전극의 전압을 디지털 값으로 변환하는 제1아날로그 디지털 컨버터와,
    상기 표시패널에 배치된 k(k≥2)개의 센싱 라인에 전기적으로 연결된 k개의 패드와 상기 제1커패시터의 제1전극 사이에 전기적으로 연결된 k개의 샘플 스위치와,
    상기 제1커패시터의 제1전극과 상기 제1아날로그 디지털 컨버터 사이에 전기적으로 연결된 제1홀드 스위치를 포함하고,
    상기 k개의 샘플링 스위치 각각은 상기 k개의 패드 각각과 전기적으로 연결되는 일단과, 상기 제1커패시터의 상기 제1전극과 전기적으로 연결되는 타단을 포함하며,
    상기 제1홀드 스위치는 상기 제1커패시터의 상기 제1전극과 전기적으로 연결되는 일단과, 상기 제1아날로그 디지털 컨버터와 전기적으로 연결되는 타단을 포함하고,
    상기 제1커패시터의 상기 제1전극은 상기 k개의 샘플 스위치 각각의 타단과 전기적으로 연결되고, 상기 제1홀드 스위치의 일단과도 전기적으로 연결되는 표시장치.
  10. 제9항에 있어서,
    상기 k개의 샘플 스위치는 순차적으로 온(On)이 되었다가 오프(Off) 되는 표시장치.
  11. 제10항에 있어서,
    상기 제1홀드 스위치는, 상기 k개의 샘플 스위치 각각의 온 구간 사이마다 온(On)이 되었다가 오프(Off) 되는 표시장치.
  12. 제9항에 있어서,
    상기 다수의 서브픽셀 각각은,
    유기발광다이오드;
    상기 유기발광다이오드를 구동하는 구동 트랜지스터;
    상기 구동 트랜지스터의 제1노드와 해당 센싱 라인 사이에 전기적으로 연결된 센싱 트랜지스터;
    상기 구동 트랜지스터의 제2노드와 데이터 라인 사이에 전기적으로 연결된 스위칭 트랜지스터; 및
    상기 구동 트랜지스터의 제1노드와 제2노드 사이에 전기적으로 연결된 스토리지 커패시터를 포함하여 구성되는 표시장치.
  13. 제12항에 있어서,
    상기 k개의 센싱 라인과 전기적으로 연결된 센싱 트랜지스터들 중 센싱 타이밍에 있는 k개의 서브픽셀에 포함된 k개의 센싱 트랜지스터는, 순차적으로 턴-온(Turn-On) 되는 표시장치.
  14. 제12항에 있어서,
    상기 k개의 센싱 라인과 전기적으로 연결된 센싱 트랜지스터들 중 센싱 타이밍에 있는 k개의 서브픽셀에 포함된 k개의 센싱 트랜지스터는, 동시에 턴-온(Turn-On) 되는 표시장치.
  15. 제14항에 있어서,
    상기 k개의 센싱 라인 각각에 일단이 전기적으로 연결된 라인 커패시터를 더 포함하는 표시장치.
KR1020150007822A 2015-01-16 2015-01-16 소스 드라이버 집적회로, 센서 및 표시장치 KR102252048B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150007822A KR102252048B1 (ko) 2015-01-16 2015-01-16 소스 드라이버 집적회로, 센서 및 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150007822A KR102252048B1 (ko) 2015-01-16 2015-01-16 소스 드라이버 집적회로, 센서 및 표시장치

Publications (2)

Publication Number Publication Date
KR20160088972A KR20160088972A (ko) 2016-07-27
KR102252048B1 true KR102252048B1 (ko) 2021-05-14

Family

ID=56616923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150007822A KR102252048B1 (ko) 2015-01-16 2015-01-16 소스 드라이버 집적회로, 센서 및 표시장치

Country Status (1)

Country Link
KR (1) KR102252048B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11915650B2 (en) * 2022-04-04 2024-02-27 Samsung Display Co., Ltd. Sensing circuit, display device and method of operating a sensing circuit

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106023892B (zh) 2016-08-03 2019-01-18 京东方科技集团股份有限公司 有机发光显示装置的驱动方法
KR102381120B1 (ko) * 2016-08-29 2022-04-01 엘지디스플레이 주식회사 표시장치 및 표시장치의 구동 방법
KR102463843B1 (ko) * 2016-10-10 2022-11-04 엘지디스플레이 주식회사 컨트롤러, 유기발광표시장치 및 유기발광표시장치의 구동 방법
KR102634653B1 (ko) * 2019-09-30 2024-02-08 주식회사 엘엑스세미콘 화소센싱회로 및 집적회로
KR20210063015A (ko) 2019-11-22 2021-06-01 주식회사 실리콘웍스 디스플레이 구동 장치 및 디스플레이 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101318752B1 (ko) * 2007-05-08 2013-10-18 엘지디스플레이 주식회사 유기전계발광표시장치
KR101407302B1 (ko) * 2007-12-27 2014-06-13 엘지디스플레이 주식회사 발광 표시 장치 및 그 구동 방법
KR101329458B1 (ko) * 2008-10-07 2013-11-15 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR101475085B1 (ko) * 2008-12-29 2014-12-23 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR101939231B1 (ko) * 2012-03-23 2019-01-17 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 화소 전류 측정 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11915650B2 (en) * 2022-04-04 2024-02-27 Samsung Display Co., Ltd. Sensing circuit, display device and method of operating a sensing circuit

Also Published As

Publication number Publication date
KR20160088972A (ko) 2016-07-27

Similar Documents

Publication Publication Date Title
KR102252048B1 (ko) 소스 드라이버 집적회로, 센서 및 표시장치
US10204565B2 (en) Organic light emitting display panel having a sensing transistor and method of driving thereof
KR102427312B1 (ko) 유기발광표시패널 및 유기발광표시장치
KR102262858B1 (ko) 데이터 드라이버, 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR102544046B1 (ko) 유기발광표시패널, 유기발광표시장치, 그 영상 구동 방법 및 센싱 방법
JP6900431B2 (ja) データ駆動回路、コントローラ、表示装置、及びその駆動方法
KR102344969B1 (ko) 유기발광표시패널 및 유기발광표시장치
KR102573691B1 (ko) 발광표시장치 및 이의 구동방법
KR102291369B1 (ko) 유기발광표시장치 및 그 구동방법
KR102449681B1 (ko) 유기발광표시패널, 유기발광표시장치 및 그 구동 방법
KR102320459B1 (ko) 슈퍼픽셀에서의 다중 센싱 방법 및 이를 적용하는 유기발광표시장치
KR20220059776A (ko) 표시장치 및 이의 구동방법
KR102379393B1 (ko) 유기발광표시장치
KR102526241B1 (ko) 컨트롤러, 유기발광표시장치 및 그 구동방법
KR102598198B1 (ko) 발광표시장치
KR102623839B1 (ko) 표시장치, 컨트롤러, 구동회로 및 구동방법
KR102430386B1 (ko) 유기발광표시장치, 데이터 드라이버 및 샘플 홀드 회로
KR102337377B1 (ko) 전력관리 집적회로, 유기발광표시장치 및 그 구동방법
US11810489B2 (en) Sensing circuit for detecting characteristics of display panel and display driver integrated circuit including the same
KR102503423B1 (ko) 표시 장치
KR102536619B1 (ko) 구동회로, 유기발광표시장치 및 구동방법
KR20210039880A (ko) 디스플레이 장치 및 그 동작 방법
KR102291363B1 (ko) 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR20200016042A (ko) 데이터 구동회로, 유기발광표시장치 및 구동방법
KR102630166B1 (ko) 표시장치, 구동회로 및 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant