JP2012145946A - 表示パネルモジュール、半導体集積回路、画素アレイ部の駆動方法及び電子機器 - Google Patents
表示パネルモジュール、半導体集積回路、画素アレイ部の駆動方法及び電子機器 Download PDFInfo
- Publication number
- JP2012145946A JP2012145946A JP2012008412A JP2012008412A JP2012145946A JP 2012145946 A JP2012145946 A JP 2012145946A JP 2012008412 A JP2012008412 A JP 2012008412A JP 2012008412 A JP2012008412 A JP 2012008412A JP 2012145946 A JP2012145946 A JP 2012145946A
- Authority
- JP
- Japan
- Prior art keywords
- drive
- dimensional image
- sub
- driving
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】(a)電流駆動型の自発光素子と、自発光素子を駆動制御する画素回路とで構成されるサブ画素をマトリクス状に配置した画素アレイ部と、(b)信号線を駆動する信号線駆動部と、(c)信号線に出現する電位のサブ画素への書き込みを制御する書込制御線駆動部と、(d)サブ画素に対する駆動電源の供給と停止を制御する電源供給制御部とを有する表示パネルモジュールであって、(e)信号線駆動部、書込制御線駆動部及び電源供給制御部は、2次元画像と3次元画像のいずれを表示する場合にも、隣接するフレームの表示期間が重複させないように定めた共通の駆動タイミングで動作させる。
【選択図】図18
Description
図1に、2次元画像と3次元画像の両方を表示できる画像システムの構築例を示す。この画像システム1は、2次元画像と3次元画像を同じ画面サイズで表示させたい場合に用いて好適な構成である。
バッテリー11は、例えばボタン電池のような軽量かつ小型の電池である。赤外線受光部13は、例えば眼鏡の前面部分に取り付けられ、表示画像の切り替え情報を重畳した赤外線光を受信する電子部品である。
図4に、特許文献1に開示されている駆動方式を示す。なお、図4は、ある水平ラインに着目した駆動期間の関係を表している。
図4(A)は、ある水平ラインに着目した2次元画像データの処理タイミングを表している。図4(A)に示すように、2次元画像の入力時には、1/60[秒]の間にフレーム画像Fの書き込みから点灯までの処理動作が実行される。
(a)電流駆動型の自発光素子と、当該自発光素子を駆動制御する画素回路とで構成されるサブ画素をマトリクス状に配置した画素アレイ部と、
(b)信号線を駆動する信号線駆動部と、
(c)信号線に出現する電位のサブ画素への書き込みを制御する書込制御線駆動部と、
(d)サブ画素に対する駆動電源の供給と停止を制御する電源供給制御部と
(e)を有する表示パネルモジュールとして、以下の条件を満たすものを提案する。
また、発明者らは、前述した動作条件を満たす駆動回路を内蔵する半導体集積回路を提案する。また、発明者らは、前述した動作条件を満たす画素アレイ部の駆動方法を提案する。また、発明者らは、前述した表示パネルモジュールを搭載した電子機器を提案する。ここでの電子機器には、表示パネルモジュールと、システム全体の動作を制御するシステム制御部と、システム制御部に対する操作入力を受け付ける操作入力部とが含まれる。
この明細書では、表示パネルモジュールを2種類の意味で使用する。一つは、画素アレイ部と駆動回路(例えば信号線駆動部、書込制御線駆動部、電源制御線駆動部等)とを、半導体プロセスを用いて基板上に形成する表示パネルモジュールである。もう一つは、特定用途向けICとして製造された駆動回路を画素アレイ部が形成された基板上に実装する表示パネルモジュールである。
支持基板23は、ガラス、プラスチックその他の基材で構成される。対向基板25も、ガラス、プラスチックその他の透明部材を基材とする。
なお、基板の透明性は光の射出側だけ確保されていれば良く、他方の基板側は不透性の基板でも良い。この他、有機ELパネルモジュール21には、外部信号や駆動電源を入力するためのFPC(フレキシブルプリントサーキット)27が配置される。
(B−1)システム構成
図7に、この形態例に係る有機ELパネルモジュール31のシステム構成例を示す。
図7に示す有機ELパネルモジュール31は、画素アレイ部33と、その駆動回路である信号線駆動部35、書込制御線駆動部37、電源制御線駆動部39及びタイミングジェネレータ41で構成される。このうち、電源制御線駆動部39は、特許請求の範囲における「電源供給制御部」に対応する。
この形態例の場合、画素アレイ部33には、ホワイトユニットを構成する1画素が、画面内の垂直方向と水平方向についてそれぞれ規定の解像度で配置される。図8に、ホワイトユニットを構成するサブ画素51の配列構造を示す。図8に示すように、ホワイトユニットは、R(赤)画素51、G(緑)画素51、B(青)画素51の集合体として構成される。
図9では、画素アレイ部33を構成する画素構造の最小単位であるサブ画素51とその駆動回路部との接続関係を表している。
信号線駆動部35は、信号線DTLを駆動する回路デバイスである。個々の信号線DTLは、画面の垂直方向(Y方向)に延びるように配線され、画面の水平方向(X方向)に3×N本配置される。この形態例の場合、信号線駆動部35は、信号線DTLを特性補正電位Vofs_L 、初期化電位Vofs_H 、信号電位Vsig の3値で駆動する。
また、初期化電位Vofs_Hは、保持容量Csの保持電圧をキャンセルするための電位である。このように、保持容量Csの保持電圧をキャンセルする動作を、以下では、初期化動作という。
また、この形態例における信号線駆動部35は、2次元画像の表示時にも3次元画像の表示時にも、同じ駆動タイミングで動作する。
シフトレジスタ61は、クロック信号CKに基づいて、画素データDinの取り込みタイミングを与える回路デバイスである。この形態例の場合、シフトレジスタ61は、少なくとも信号線DTLの本数に対応する3×N個の遅延段で構成される。従って、クロック信号CKは、1水平走査期間内に3×N発のパルスを有するものを使用する。
ディジタル/アナログ変換回路65は、ラッチ部63に取り込まれた画素データDinを、アナログの信号電圧Vsig に変換する回路デバイスである。なお、ディジタル/アナログ変換回路65の変換特性は、Hレベル基準電位Vref_H とLレベル基準電位Vref_L によって規定される。
セレクタ69は、画素階調に対応する信号電位Vsig と、閾値補正電位Vofs_L と、初期化電位Vofs_H とのいずれか一つを、1水平走査期間内に選択的に出力する回路デバイスである。図11に、セレクタ69による信号線電位の出力例を示す。この形態例の場合 、セレクタ69は、初期化電位Vofs_H →閾値補正電位Vofs_L →信号電位Vsig の順番に出力する。
書込制御線駆動部37は、書込制御線WSLを通じて、信号線電位のサブ画素51への書き込みを線順次に制御する駆動デバイスである。なお、書込制御線WSLは、画面の水平方向(X方向)に延びるように配線され、画面の垂直方向(Y方向)にM本配置される。
電源制御線駆動部39は、電源制御線DSLを通じて、サブ画素51に対する駆動電源VDDの供給と供給停止を制御する駆動デバイスである。なお、電源制御線DSLは画面の水平方向(X方向)に延びるように配線され、画面の垂直方向(Y方向)にM本配置される。
この形態例における電源制御線駆動部39の場合も、2次元画像の表示時にも3次元画像の表示時にも、同じ駆動タイミングで動作する。
セット用シフトレジスタ81は、垂直解像度に対応するM個の遅延段で構成される。セット用シフトレジスタ81は、水平走査クロックに同期した第1のシフトクロックCK1に基づいて動作し、第1のシフトクロックCK1が入力される度、次段の遅延段にセットパルスを転送する。なお、転送開始タイミングは、スタートパルスst11により与えられる。
なお、1水平走査期間の途中にパルス信号のエッジを設定したい場合には、当該エッジのタイミングを与えるパルス波形と、セットパルスとリセットパルスとで生成されるパルス信号との論理積波形を求めれば良い。
セット用シフトレジスタ91は、垂直解像度に対応するM個の遅延段で構成される。セット用シフトレジスタ91は、水平走査クロックよりも高速の第2のシフトクロックCK2に基づいて動作し、第2のシフトクロックCK2が入力される度、次段の遅延段にセットパルスを転送する。なお、転送開始タイミングは、スタートパルスst13により与えられる。
なお、1水平走査期間の途中にパルス信号のエッジを設定したい場合には、当該エッジのタイミングを与えるパルス波形と、セットパルスとリセットパルスとで生成されるパルス信号との論理積波形を求めれば良い。
タイミングジェネレータ41は、有機ELパネルモジュール31の駆動に必要なタイミング制御信号やクロックを発生する回路デバイスである。例えばクロック信号CK、第1のシフトクロックCK1、第2のシフトクロックCK2、スタートパルスst1、st2、st11、st12、st13、st14等を発生する。
(a)表示スケジュールの概要
以下では、この形態例に係る有機ELパネルモジュール31の表示スケジュールについて説明する。この形態例の場合、有機ELパネルモジュール31には、60フレーム/秒の画像ストリームが与えられる場合を想定する。すなわち、2次元画像用の画像ストリームも3次元画像用の画像ストリームも、60フレーム/秒で撮影又は生成される場合を想定する。
図15と図16に、画素アレイ部33を構成するある水平ライン上のサブ画素51に着目した駆動信号波形と駆動トランジスタN2の電位変化との関係を示す。なお、図15は先頭行に位置する水平ラインの動作に対応し、図16は最終行に位置する水平ラインの動作に対応する。2つの動作の違いは、後述するように、非発光期間の終了後に出現する点灯期間までの待ち時間T1とTMの長さの違いである。
図15(B)及び図16(B)は、信号線DTLの駆動波形である。図15(C)及び図16(C)は、対応する電源制御線DSLの駆動波形である。図15(D)及び図16(D)は、駆動トランジスタN2のゲート電位Vgの波形である。図15(E)及び図16(E)は、駆動トランジスタN2のソース電位Vsの波形である。
以下では、サブ画素内の駆動状態を詳細に説明する。なお、その駆動タイミングと駆動トランジスタN2の電位状態の変化は、前述した図15及び図16を参考に説明する。
図19に、発光期間におけるサブ画素内の動作状態を示す。このとき、書込制御線WSLはLレベルであり、サンプリングトランジスタN1はオフ状態に制御されている。このため、駆動トランジスタN2のゲート電極は、フローティング状態に制御されている。
発光期間が終了すると、非発光期間が開始する。非発光期間では、まず、有機EL素子OLEDを消灯する動作が実行される。
図20に、消灯動作時におけるサブ画素内の動作状態を示す。消灯動作では、電源制御線DSLがLレベルに切り替わり、電源制御トランジスタN3がオフ制御される。なお、サンプリングトランジスタN1のオフ状態は維持されたままである。
次に、前フレームの階調情報を初期化する初期化動作が実行される。
図21に、初期化動作時におけるサブ画素内の動作状態を示す。初期化タイミングが到来すると、書込制御線WSLはHレベルに制御され、サンプリングトランジスタN1はオン状態に切り替わる。また、このサンプリングトランジスタN1のオン動作に同期して、信号線DTLには初期化電位Vofs_H が印加される。これにより、駆動トランジスタN2のゲート電位Vgには、初期化電位Vofs_H が書き込まれる(図15(D)、図16(D))。
なお、この初期化動作の過程では、前述したように、有機EL素子OLEDが一瞬発光可能な状態になるが、発光しても低輝度な上に発光期間もごく短時間であるので、画像品質への影響はない。
次に、閾値補正動作が開始される。図23に、閾値補正動作時におけるサブ画素内の動作状態を示す。閾値補正動作は、電源制御線DSLがHレベルに制御され、電源制御トランジスタN3がオン制御されることにより開始される。
この開始時点において、駆動トランジスタN2のゲート・ソース間電圧Vgsは、バラツキを考慮しても閾値電圧Vthより広くなっている。従って、電源制御トランジスタN3のオン制御に伴い、駆動トランジスタN2もオン状態に切り換わる。
この充電動作に伴い、駆動トランジスタN2のソース電位Vsは徐々に上昇する。なお、駆動トランジスタN2のゲート電位Vgは閾値補正電位Vofs_L に固定されている。従って、電源制御トランジスタN3がオン制御されている間、駆動トランジスタN2のゲート・ソース間電圧Vgsは初期化電圧から徐々に縮まっていく(図15(D),(E)、図16(D),(E))。
さて、閾値補正動作が完了すると、図25に示すように、サンプリングトランジスタN1と電源制御トランジスタN3が同時にオフ制御される。このとき、駆動トランジスタN2及び有機EL素子OLEDは共にオフ状態である。
ここで、オフ電流の影響を無視すると、駆動トランジスタN2のゲート電位Vg及びソースVsは、閾値補正動作が完了した時点における電位状態の保持状態を継続する。
次に、信号電位Vsig の書込み動作が開始される。図26に、信号電位Vsig の書込み動作が実行された際のサブ画素内の動作状態を示す。この形態例の場合、この動作は、電源制御トランジスタN3がオフ制御された状態で、サンプリングトランジスタN1をオン制御することにより開始される。
この動作の開始に伴い、駆動トランジスタN2のゲート電位Vgは、信号電位Vsig に上昇する(図15(D)、図16(D))。すなわち、保持容量Csには、信号電位Vsigが書き込まれる。ただし、ゲート電位Vgの上昇に伴い、駆動トランジスタN2のソース電位Vsもわずかながら上昇する(図15(E)、図16(E))。
信号電位Vsig の書き込みが完了すると、駆動トランジスタN2の移動度μのバラツキを補正する動作が開始される。図27に、この動作時におけるサブ画素内の動作状態を示す。この動作は、電源制御トランジスタN3がオン制御されることにより開始される。
なお、図16は、最終行(M番目)に対応する水平ラインの駆動波形であり、待ち時間TMがゼロに設定されているので、移動度補正状態から即座に点灯期間が開始されている。
前述したように、非発光期間における全ての動作が完了すると、発光期間の動作に入る。前述したように、非発光期間が終了した時点で、有機EL素子OLEDの点灯に必要な処理は全て終了している。しかし、前述の通り、非発光期間で使用する第1のシフトクロックCK1よりも、発光期間で使用する第2のシフトクロックCK2のクロック速度の方が速い。
図28に、この待ち時間Tにおけるサブ画素内の動作状態を示す。図28に示すように、電源制御トランジスタN3は、水平ライン毎に定められたこの待ち時間Tだけオフ状態に制御される。当然ながら、待ち時間の間は、水平ラインの表示が黒表示になる。
それぞれ水平ラインについて設定された待ち時間Tが経過すると、図29に示すように、電源制御トランジスタN3がオン状態に切り替わり、有機EL素子OLDEの点灯動作が開始される。
以上説明したように、形態例に係る駆動方式を採用すれば、3次元画像の表示に必要な駆動周波数を、従来技術の半分にまで低下させることができる。具体的には、60フレーム/秒で撮影又は生成された3次元画像を、120フレーム/秒で画面上に表示することができる。
(C−1)シフトクロックの他の設定例
前述した形態例の場合には、第2のシフトクロックCK2におけるクロック速度を、第1のシフトクロックCK1におけるクロック速度の2.77倍に設定する場合について説明した。
しかし、第1のシフトクロックCK1と第2のシフトクロックCK2のクロック速度比は勿論これに限らない。
前述した形態例の場合には、点灯期間の割合が1フレームの46%の場合について説明した。
しかし、点灯期間は、その他の比率でも良い。勿論、点灯期間の比率を高めるほど、駆動電圧VDDが同じでも画面輝度を高めることができる。
前述した形態例の場合には、信号電位Vsig の書き込み動作が最後に終了する水平ラインの待ち時間TMをゼロに設定する場合について説明した。
しかし、この待ち時間TMは、必ずしもゼロに設定しなくても良い。
前述した形態例の場合には、サブ画素51が3個のNチャネル薄膜トランジスタで構成される場合について説明した。
しかし、サブ画素51を構成する薄膜トランジスタはPチャネル薄膜トランジスタでも良い。
また、サブ画素51を構成する薄膜トランジスタの数は4個以上でも良いし、2個でも良い。サブ画素51がどのような回路構成であっても、水平ライン単位で駆動電源の供給と停止を制御できるのであれば、発明に係る駆動技術を応用することができる。
前述の形態例の場合には、液晶シャッターの切替タイミングを赤外線通信により、液晶シャッター付き眼鏡9に通知する場合について説明した。
しかし、切替タイミングの通知には、現在又は将来利用可能な無線通信技術を応用できる。
(a)システム構成
前述の説明では、有機ELパネルモジュール単独のパネル構造と駆動方法について説明した。しかし、前述した有機ELパネルモジュールは、各種の電子機器に実装した商品形 態でも流通される。以下、他の電子機器への実装例を示す。
図33に、電子機器がテレビジョン受像機の場合の外観例を示す。テレビジョン受像機121は、筐体123の正面に表示画面125と切替タイミング通知デバイス127とを配置した構造を有している。ここでの表示画面125の部分が、形態例で説明した有機ELパネルモジュールに対応する。
ノート型コンピュータ131は、下側筐体133、上側筐体135、キーボード137、表示画面139及び切替タイミング通知デバイス141で構成される。このうち、表示画面139の部分が、形態例で説明した有機ELパネルモジュールに対応する。
これらの他、電子機器には、ゲーム機、電子ブック、電子辞書等が想定される。
前述の形態例においては、発明を有機ELパネルモジュールに適用する場合について説明した。
しかし、前述した電源系回路の構成は、その他の自発光型の表示パネルモジュールにも適用することができる。
例えばLEDをマトリクス状に配列する表示装置やダイオード構造を有する発光素子を画面上に配列した表示パネルモジュールに対しても適用することができる。例えば無機ELパネルにも適用できる。
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
33 画素アレイ部
35 信号線駆動部
37 書込制御線駆動部
39 電源制御線駆動部
41 タイミングジェネレータ
119 切替タイミング通知デバイス
Claims (7)
- 電流駆動型の自発光素子と、当該自発光素子を駆動制御する画素回路とで構成されるサブ画素をマトリクス状に配置した画素アレイ部と、
信号線を駆動する信号線駆動部と、
信号線に出現する電位の前記サブ画素への書き込みを制御する書込制御線駆動部と、
前記サブ画素に対する駆動電源の供給と停止を制御する電源供給制御部と
を有し、
前記信号線駆動部、前記書込制御線駆動部及び前記電源供給制御部は、2次元画像と3次元画像のいずれを表示する場合にも、隣接するフレームの表示期間が重複させないように定めた共通の駆動タイミングで動作する
表示パネルモジュール。 - 前記書込制御線駆動部は、第1のスキャンクロックに基づいて書込みタイミングを制御し、
前記電源供給制御部は、前記自発光素子の点灯期間を規定する駆動電源の供給タイミングを、前記第1のスキャンクロックよりも高速の第2のスキャンクロックに基づいて制御する
請求項1に記載の表示パネルモジュール。 - 各水平ラインにおける信号電位の書き込み完了から点灯開始までの待ち時間が、
信号電位の書き込みが最初に完了する第1の水平ラインが最長になるように設定され、
信号電位の書き込みが最後に完了する第2の水平ラインが最短になるように設定され、
前記第1及び第2の水平ラインの中間に位置する各水平ラインについては、前記第1及び第2の水平ラインとの位置関係に応じ、待ち時間の長さが線形に変化するように設定される
請求項2に記載の表示パネルモジュール。 - 前記第1のスキャンクロックの周期は、水平走査周期と一致するように設定される
請求項3に記載の表示モジュール。 - 電流駆動型の自発光素子と、当該自発光素子を駆動制御する画素回路とで構成されるサブ画素をマトリクス状に配置した画素アレイ部を駆動制御する駆動回路として、
信号線に出現する電位の前記サブ画素への書き込みを制御する書込制御線駆動部と、
前記サブ画素に対する駆動電源の供給と停止を制御する電源供給制御部と
を有し、
前記書込制御線駆動部及び前記電源供給制御部は、2次元画像と3次元画像のいずれを表示する場合にも、隣接するフレームの表示期間が重複させないように定めた共通の駆動タイミングで動作する
半導体集積回路。 - 電流駆動型の自発光素子と、当該自発光素子を駆動制御する画素回路とで構成されるサブ画素をマトリクス状に配置した画素アレイ部の駆動方法であって、
信号線を駆動する第1の処理と、
信号線に出現する電位の前記サブ画素への書き込みを制御する第2の処理と、
前記サブ画素に対する駆動電源の供給と停止を制御する第3の処理と
を有し、
前記第1、第2及び第3の処理は、2次元画像と3次元画像のいずれを表示する場合にも、隣接するフレームの表示期間が重複させないように定めた共通の駆動タイミングで動作する
画素アレイ部の駆動方法。 - 電流駆動型の自発光素子と、当該自発光素子を駆動制御する画素回路とで構成されるサブ画素をマトリクス状に配置した画素アレイ部と、信号線を駆動する信号線駆動部と、信号線に出現する電位の前記サブ画素への書き込みを制御する書込制御線駆動部と、前記サブ画素に対する駆動電源の供給と停止を制御する電源供給制御部とを有し、前記信号線駆動部、前記書込制御線駆動部及び前記電源供給制御部は、2次元画像と3次元画像のいずれを表示する場合にも、隣接するフレームの表示期間が重複させないように定めた共通の駆動タイミングで動作する表示パネルモジュールと、
システム全体の動作を制御するシステム制御部と、
前記システム制御部に対する操作入力部と
を有する電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012008412A JP5590051B2 (ja) | 2012-01-18 | 2012-01-18 | 表示パネルモジュール、半導体集積回路、画素アレイ部の駆動方法及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012008412A JP5590051B2 (ja) | 2012-01-18 | 2012-01-18 | 表示パネルモジュール、半導体集積回路、画素アレイ部の駆動方法及び電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008204943A Division JP5012729B2 (ja) | 2008-08-08 | 2008-08-08 | 表示パネルモジュール、半導体集積回路、画素アレイ部の駆動方法及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012145946A true JP2012145946A (ja) | 2012-08-02 |
JP5590051B2 JP5590051B2 (ja) | 2014-09-17 |
Family
ID=46789489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012008412A Expired - Fee Related JP5590051B2 (ja) | 2012-01-18 | 2012-01-18 | 表示パネルモジュール、半導体集積回路、画素アレイ部の駆動方法及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5590051B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023207664A1 (zh) * | 2022-04-25 | 2023-11-02 | 京东方科技集团股份有限公司 | 电压输出控制方法及其系统、显示控制系统、显示装置、电子设备和非暂态性计算机可读介质 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003122303A (ja) * | 2001-10-16 | 2003-04-25 | Matsushita Electric Ind Co Ltd | El表示パネルおよびそれを用いた表示装置とその駆動方法 |
JP2003202519A (ja) * | 2001-12-28 | 2003-07-18 | Canon Inc | 立体画像表示装置 |
JP2006330323A (ja) * | 2005-05-26 | 2006-12-07 | Casio Comput Co Ltd | 表示装置及びその表示駆動方法 |
JP2007241009A (ja) * | 2006-03-10 | 2007-09-20 | Toshiba Matsushita Display Technology Co Ltd | El表示パネルおよび平面表示装置 |
JP2007249196A (ja) * | 2006-02-20 | 2007-09-27 | Toshiba Matsushita Display Technology Co Ltd | El表示装置および当該el表示装置の駆動方法 |
JP2007286623A (ja) * | 2006-04-17 | 2007-11-01 | Samsung Sdi Co Ltd | 2次元/3次元画像表示装置、その駆動方法及び電子画像機器 |
JP5012728B2 (ja) * | 2008-08-08 | 2012-08-29 | ソニー株式会社 | 表示パネルモジュール、半導体集積回路、画素アレイ部の駆動方法及び電子機器 |
JP5012729B2 (ja) * | 2008-08-08 | 2012-08-29 | ソニー株式会社 | 表示パネルモジュール、半導体集積回路、画素アレイ部の駆動方法及び電子機器 |
-
2012
- 2012-01-18 JP JP2012008412A patent/JP5590051B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003122303A (ja) * | 2001-10-16 | 2003-04-25 | Matsushita Electric Ind Co Ltd | El表示パネルおよびそれを用いた表示装置とその駆動方法 |
JP2003202519A (ja) * | 2001-12-28 | 2003-07-18 | Canon Inc | 立体画像表示装置 |
JP2006330323A (ja) * | 2005-05-26 | 2006-12-07 | Casio Comput Co Ltd | 表示装置及びその表示駆動方法 |
JP2007249196A (ja) * | 2006-02-20 | 2007-09-27 | Toshiba Matsushita Display Technology Co Ltd | El表示装置および当該el表示装置の駆動方法 |
JP2007241009A (ja) * | 2006-03-10 | 2007-09-20 | Toshiba Matsushita Display Technology Co Ltd | El表示パネルおよび平面表示装置 |
JP2007286623A (ja) * | 2006-04-17 | 2007-11-01 | Samsung Sdi Co Ltd | 2次元/3次元画像表示装置、その駆動方法及び電子画像機器 |
JP5012728B2 (ja) * | 2008-08-08 | 2012-08-29 | ソニー株式会社 | 表示パネルモジュール、半導体集積回路、画素アレイ部の駆動方法及び電子機器 |
JP5012729B2 (ja) * | 2008-08-08 | 2012-08-29 | ソニー株式会社 | 表示パネルモジュール、半導体集積回路、画素アレイ部の駆動方法及び電子機器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023207664A1 (zh) * | 2022-04-25 | 2023-11-02 | 京东方科技集团股份有限公司 | 电压输出控制方法及其系统、显示控制系统、显示装置、电子设备和非暂态性计算机可读介质 |
Also Published As
Publication number | Publication date |
---|---|
JP5590051B2 (ja) | 2014-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5012728B2 (ja) | 表示パネルモジュール、半導体集積回路、画素アレイ部の駆動方法及び電子機器 | |
JP5012729B2 (ja) | 表示パネルモジュール、半導体集積回路、画素アレイ部の駆動方法及び電子機器 | |
JP5380996B2 (ja) | 3次元画像システム、表示装置、3次元画像システムのシャッター動作同期装置、3次元画像システムのシャッター動作同期方法及び電子機器 | |
JP5640374B2 (ja) | 表示パネルモジュール、半導体集積回路、画素アレイ部の駆動方法及び電子機器 | |
JP6855545B2 (ja) | 表示装置及びそのゲート駆動回路 | |
CN107393463B (zh) | 电光学装置以及电子设备 | |
JP4760840B2 (ja) | El表示パネル、電子機器及びel表示パネルの駆動方法 | |
JP5146090B2 (ja) | El表示パネル、電子機器及びel表示パネルの駆動方法 | |
TWI621115B (zh) | 光電裝置及包括其之電子機器 | |
JP2010054662A (ja) | 表示パネルモジュール、駆動パルス生成装置、画素アレイ部の駆動方法及び電子機器 | |
JP2011053554A (ja) | 有機el表示装置 | |
JP5590051B2 (ja) | 表示パネルモジュール、半導体集積回路、画素アレイ部の駆動方法及び電子機器 | |
JP2012255873A (ja) | 表示装置、電子機器、及び、表示装置の駆動方法 | |
JP5212002B2 (ja) | 表示パネルモジュール、半導体集積回路及び電子機器 | |
JP2013080237A (ja) | 表示装置 | |
JP5958515B2 (ja) | 表示装置 | |
JP2011053438A (ja) | 半導体集積回路、自発光表示パネルモジュール、電子機器及び電源線駆動方法 | |
JP2010048985A (ja) | 半導体集積回路、自発光表示パネルモジュール、電子機器及び電源線駆動方法 | |
JP2009204931A (ja) | El表示パネル、電子機器及びel表示パネルの駆動方法 | |
JP2009204882A (ja) | El表示パネルモジュール、el表示パネル、集積回路装置、電子機器及び駆動制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140701 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140714 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5590051 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |