WO2016059756A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2016059756A1
WO2016059756A1 PCT/JP2015/004936 JP2015004936W WO2016059756A1 WO 2016059756 A1 WO2016059756 A1 WO 2016059756A1 JP 2015004936 W JP2015004936 W JP 2015004936W WO 2016059756 A1 WO2016059756 A1 WO 2016059756A1
Authority
WO
WIPO (PCT)
Prior art keywords
power supply
display device
voltage
switch
gate
Prior art date
Application number
PCT/JP2015/004936
Other languages
English (en)
French (fr)
Inventor
三木　隆
Original Assignee
株式会社Ｊｏｌｅｄ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Ｊｏｌｅｄ filed Critical 株式会社Ｊｏｌｅｄ
Priority to US15/518,790 priority Critical patent/US10210809B2/en
Priority to JP2016553959A priority patent/JP6388319B2/ja
Publication of WO2016059756A1 publication Critical patent/WO2016059756A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Definitions

  • the present disclosure relates to a display device including a plurality of pixels arranged in a matrix.
  • a thin film transistor (TFT: Thin Film Transistor) is used as a driving transistor in an active matrix display device such as an organic EL display using an organic EL (Electro Luminescence).
  • the present disclosure has been made in view of the above-described problems, and provides a display device capable of suppressing deterioration of a transistor in a pixel during a period in which power supply to the display device is stopped.
  • a display device is a display device including a plurality of pixels arranged in a matrix, and each of the plurality of pixels emits light according to the amount of current supplied.
  • An element a transistor that controls light emission of the light-emitting element, and a first switch connected to the gate of the transistor.
  • the display device includes a gate of each of the plurality of pixels when power supply to the display device is stopped.
  • a charge extraction unit for extracting electric charge is provided.
  • the present disclosure it is possible to suppress the deterioration of the transistors in the pixel during the period when the power supply to the display device is stopped.
  • FIG. 1 is a block diagram illustrating a configuration example of the display device according to the first embodiment.
  • FIG. 2 is a block diagram illustrating a configuration example of the display panel in FIG.
  • FIG. 3 is a circuit diagram illustrating a configuration of the pixel in the first embodiment.
  • FIG. 4 is a timing chart showing a power supply stop operation in the display device according to the first embodiment.
  • FIG. 5 is a timing chart illustrating detailed timing examples of the normal operation and the power supply stop operation of the display device according to the first embodiment.
  • FIG. 6 is an explanatory diagram for explaining how charges are extracted from each node of the driving transistor in the first embodiment.
  • FIG. 7 is an explanatory diagram illustrating an example of how charges are extracted from each node of the drive transistor in the modification of the first embodiment.
  • FIG. 1 is a block diagram illustrating a configuration example of the display device according to the first embodiment.
  • FIG. 2 is a block diagram illustrating a configuration example of the display panel in FIG.
  • FIG. 3 is
  • FIG. 8 is an explanatory diagram for explaining another example of how charges are extracted from each node of the drive transistor in the modification of the first embodiment.
  • FIG. 9 is a block diagram illustrating a configuration example of the display device according to the second embodiment.
  • FIG. 10 is a block diagram illustrating a configuration example of the display panel in FIG.
  • FIG. 11 is a circuit diagram illustrating a configuration of a pixel in the second embodiment.
  • FIG. 12 is a timing chart illustrating a power supply stop operation in the display device according to the second embodiment.
  • FIG. 13 is an explanatory diagram for explaining how charges are extracted from each node of the driving transistor in the second embodiment.
  • FIG. 14 is a circuit diagram illustrating a configuration of a pixel in the first modification of the second embodiment.
  • FIG. 15 is a circuit diagram illustrating a configuration of a pixel in the second modification of the second embodiment.
  • FIG. 16 is a block diagram illustrating a configuration of a display device according to the third modification of the second embodiment.
  • FIG. 17 is a circuit diagram illustrating a configuration of a pixel in the third modification of the second embodiment.
  • FIG. 18 is an explanatory diagram for explaining how charges are extracted from the gate of the drive transistor in another modification of the first embodiment.
  • FIG. 19 is a circuit diagram illustrating a configuration of a pixel in another modification of the second embodiment.
  • FIG. 20 is a circuit diagram illustrating a configuration of a pixel according to another embodiment.
  • FIG. 21 is an external view of a flat panel display.
  • One embodiment of the display device is a display device including a plurality of pixels arranged in a matrix, and each of the plurality of pixels includes a light-emitting element that emits light according to a supplied current amount, and a light emission
  • the display device includes a transistor for controlling light emission of the element and a first switch connected to the gate of the transistor, and the display device is configured to extract a gate charge in each of the plurality of pixels when power supply to the display device is stopped.
  • a drawing part is provided.
  • the display device extracts the charge of the gate of the transistor when the power supply to the display device is stopped.
  • the load on the transistor can be suppressed during the period when the power supply to the display device is stopped. Therefore, the display device according to this embodiment can suppress deterioration of the transistor in the pixel during the period. That is, long-term reliability of the display device can be ensured.
  • the charge extraction unit may include a detection unit that detects a stop of power supply by detecting a decrease in power supply voltage supplied from the outside of the display device.
  • the charge of the gate of the transistor can be extracted.
  • the charge extraction unit may extract the charge by conducting the first switch when the detection unit detects the stop of the power supply.
  • the electric charge is extracted by conducting the first switch provided in each pixel. Therefore, it is not necessary to provide a new configuration for extracting charges, and the pixel configuration can be simplified.
  • the first switch switches between conduction and non-conduction between the first wiring and the gate, and the charge extracting unit detects that the power supply is stopped by the detection unit, and the voltage of the first wiring becomes a predetermined voltage. After that, the first switch may be turned on.
  • the display device further includes a second switch connected to the gate, and the charge extraction unit may extract the charge by conducting the second switch when the detection unit detects the stop of the power supply. Good.
  • the first switch switches between conduction and non-conduction between the first wiring and the gate
  • the second switch switches between conduction and non-conduction between the second wiring different from the first wiring and the gate
  • the second wiring includes A predetermined voltage may be applied.
  • first switch and the second switch switch between conduction and non-conduction between the first wiring and the gate, and the charge extraction unit has a predetermined voltage on the first wiring when the detection unit detects the stop of power supply.
  • the second switch may be turned on after the voltage becomes.
  • the first wiring is a power supply line that supplies a power supply voltage for controlling light emission of the light emitting element to a plurality of pixels, or a signal line that supplies a signal voltage corresponding to the luminance of the light emitting element. Also good.
  • the voltage of the first wiring to which the power supply voltage or the signal voltage is supplied in the normal time when the power supply to the display device is performed is set to the predetermined voltage when the power supply is stopped. Voltage. That is, in this aspect, the charge can be extracted via the first wiring by switching the voltage of the first wiring between the normal time and when the power is stopped. That is, since it is not necessary to provide a new configuration for extracting charges, the configuration can be simplified.
  • the charge extraction unit may include a resistance element having one end connected to the gate, and a predetermined voltage may be applied to the other end of the resistance element when power supply is stopped.
  • the predetermined voltage may be a voltage that suppresses electrical stress to the transistor.
  • the voltage of the gate becomes a voltage for suppressing electrical stress to the transistor.
  • deterioration of reliability and deterioration of characteristics in the transistor can be further suppressed.
  • the transistor may be a driving transistor that supplies current to the light emitting element.
  • FIG. 1 is a block diagram illustrating a configuration example of the display device according to the first embodiment.
  • FIG. 2 is a block diagram illustrating a configuration example of the display panel in FIG.
  • the display device 1 includes a detection unit 10, a panel control unit 20, and a display panel 30.
  • the detection unit 10 detects the stop of power supply to the display device 1. Specifically, the detection unit 10 detects the stop of the power supply by detecting a decrease in the power supply voltage supplied from the outside of the display device 1.
  • the stop of the power supply is, for example, by a timer that measures the user's non-operation time by pressing the power button of the remote control by the user, pressing the power button of the display device 1 main body, the arrival of the off time by the setting of the off timer by the user. Includes power supply voltage drop due to elapse of set time, AC power supply voltage drop at power failure, etc.
  • the detection unit 10 detects that the power supply voltage is equal to or lower than the first threshold voltage, and outputs the detection signal POR1 at the detected timing, and the power supply voltage is the first threshold voltage.
  • a second detector 12 that detects that the voltage is equal to or lower than a smaller second threshold voltage and outputs a detection signal POR2 at the detected timing.
  • the detection unit 10 outputs the detection signal POR1 when the power supply voltage that has been lowered due to the power supply being stopped becomes the first threshold voltage, and the power supply voltage that has subsequently decreased is the first threshold voltage.
  • the detection signal POR2 is output.
  • the first threshold voltage is a voltage that is smaller than the high level voltage VDD that is the maximum value of the power supply voltage and larger than the low level voltage VSS that is the minimum value of the power supply voltage.
  • the second threshold voltage is a voltage smaller than the first threshold voltage and larger than the low level voltage VSS.
  • the panel control unit 20 outputs panel control signals Sig1 and Sig2 for causing the power supply stop operation to the display panel 30 when the detection unit 10 detects the stop of the power supply. Specifically, the panel control unit 20 outputs the panel control signal Sig1 when the detection signal POR1 is output from the first detector 11, and the panel control unit 20 when the detection signal POR2 is output from the second detector 12. A control signal Sig2 is output.
  • the display panel 30 is, for example, an organic EL panel that operates using a power source supplied from the outside of the display device 1.
  • the display panel 30 includes a power supply unit 31, a data line driving circuit 32, a scanning line driving circuit 33, and a pixel array 34, as shown in FIG.
  • N 1080
  • Data lines that are M source signal lines that are arranged orthogonal to the Scan lines.
  • the pixel array 34 has pixels composed of a thin film transistor and an EL element at each intersection of the Scan line and the Data line. Details of the pixel configuration will be described later.
  • the power supply unit 31 supplies power to the data line driving circuit 32, the scanning line driving circuit 33, and the pixel array 34, and supplies various power supply voltages to the pixel array 34.
  • the various power supply voltages here are VINI, VREF, VTFT, and VEL, respectively, through an initialization power supply line, a reference voltage power supply line, an EL anode power supply line, and an EL cathode power supply line, which will be described later. Supplied to each pixel.
  • the data line driving circuit 32 drives the Data line of the pixel array 34. More specifically, the data line driving circuit 32 outputs the signal voltage DATA to the Data line at a predetermined timing.
  • the scanning line driving circuit 33 drives a scan line of the pixel array 34 and the like. More specifically, the scanning line driving circuit 33 outputs a scanning signal, a REF signal, an enable signal, and an init signal to a scan line, a Ref line, an Enable line, and an Init line, which will be described later, at a predetermined timing, thereby It controls the conduction and non-conduction of each switch.
  • the power supply unit 31, the data line driving circuit 32, and the scanning line driving circuit 33 are supplied with various power supply voltages and various signals supplied to the pixel array 34.
  • the voltage and the signal voltage (hereinafter sometimes referred to as “supply voltage to the pixel array 34”) are reduced as follows.
  • the power supply unit 31, the data line driving circuit 32, and the scanning line driving circuit 33 include the panel control signal Sig1 in the supply voltage to the pixel array 34.
  • Various power supply voltages, various signal voltages, and signal voltages (hereinafter referred to as “voltage corresponding to the panel control signal Sig1”) may be reduced.
  • the panel control signal Sig2 is output from the panel control unit 20, various power supply voltages, various signal voltages, and signal voltages (hereinafter referred to as the voltage) associated with the panel control signal Sig2 among the supply voltages to the pixel array 34. , “The voltage corresponding to the panel control signal Sig2” may be described).
  • the voltages corresponding to the panel control signal Sig1 are VINI, VREF, VTFT, VEL, and VDATA
  • the voltages corresponding to the panel control signal Sig2 are the scanning signal SCAN, the REF signal REF, and the enable signal. ENB and init signal INI.
  • the supply voltage to the pixel array 34 may be a pulse waveform.
  • the voltage corresponding to the panel control signal Sig1 and the voltage corresponding to the panel control signal Sig2 are high-level voltages of the pulse waveform. It corresponds to.
  • the charge extraction is realized by the detection unit 10, the panel control unit 20, the power supply unit 31, the data line driving circuit 32, and the scanning line driving circuit 33. That is, in the present embodiment, the charge extraction unit that extracts the charge of the gate of the drive transistor in each of the plurality of pixels when the power supply to the display device 1 is stopped is the detection unit 10, the panel control unit 20, and the power supply unit 31. Corresponds to the data line driving circuit 32 and the scanning line driving circuit 33.
  • the display device 1 includes, for example, a CPU (Central Processing Unit), a storage medium such as a ROM (Read Only Memory) storing a control program, a working memory such as a RAM (Random Access Memory), and a communication, although not illustrated.
  • a CPU Central Processing Unit
  • ROM Read Only Memory
  • RAM Random Access Memory
  • a circuit may be included.
  • FIG. 3 is a circuit diagram illustrating a configuration of the pixel in the first embodiment.
  • the pixel 160 is one pixel included in the display panel 30 and emits light with a light emission amount corresponding to a data signal (signal voltage) supplied via the Data line 176.
  • the pixel 160 is arranged in a matrix as described above, and includes the drive transistor 161, the switches 162 to 165, the EL element 166, and the capacitor 167. Further, the pixel 160 includes a Data line 176, a reference voltage power supply line 168 (VREF), an EL anode power supply line 169 (VTFT), an EL cathode power supply line 170 (VEL), and an initialization power supply line 171 (VINI).
  • VREF reference voltage power supply line 168
  • VTFT EL anode power supply line 169
  • VEL EL cathode power supply line 170
  • VIPNI initialization power supply line 171
  • the Data line 176 is a signal line for supplying the signal voltage DATA.
  • the reference voltage power supply line 168 is a power supply line that supplies a reference voltage VREF that defines the voltage value of the first electrode of the capacitive element 167.
  • the EL anode power supply line 169 (VTFT) is a high voltage side power supply line for determining the potential of the drain electrode of the drive transistor 161.
  • the EL cathode power supply line 170 (VEL) is a low-voltage power supply line connected to the second electrode (cathode) of the EL element 166.
  • the initialization power supply line 171 (VINI) is a power supply line for initializing the voltage between the gate and the source of the driving transistor 161, that is, the voltage of the capacitor 167.
  • the EL elements 166 are an example of light emitting elements, and are arranged in a matrix in the pixel array 34.
  • the EL element 166 has a light emission period in which light is emitted when a drive current is passed and a non-light emission period in which light is not emitted without a drive current being passed. Specifically, the EL element 166 emits light with a light emission amount corresponding to the amount of current supplied from the drive transistor 161.
  • the EL element 166 is, for example, an organic EL element.
  • the EL element 166 has a cathode connected to the EL cathode power supply line 170 and an anode connected to the source (source electrode) of the drive transistor 161.
  • the voltage supplied to the EL cathode power supply line 170 is VEL, for example, 0 [v].
  • the drive transistor 161 is a voltage-driven drive element that controls the amount of current supplied to the EL element 166, and causes the EL element 166 to emit light by flowing a current (drive current) through the EL element 166.
  • the driving transistor 161 has a gate electrode connected to the first electrode of the capacitor 167 and a source electrode connected to the second electrode of the capacitor 167 and the anode of the EL element 166.
  • the switch 163 is turned off (non-conducting state), the reference voltage power supply line 168 and the first electrode of the capacitor 167 are non-conducting, and the switch 165 is turned on (conducting state).
  • the EL anode power supply line 169 is electrically connected to the drain electrode, the EL element 166 is caused to emit light by flowing a drive current that is a current corresponding to the signal voltage to the EL element 166.
  • the voltage supplied to the EL anode power line 169 is a VTFT, for example, 20V. Accordingly, the drive transistor 161 converts the signal voltage supplied to the gate electrode into a signal current corresponding to the signal voltage, and supplies the converted signal current to the EL element 166.
  • the switch 163 is turned off (non-conducting state), the reference voltage power supply line 168 and the first electrode of the capacitor 167 are non-conducting, and the switch 165 is off (non-conducting state).
  • the EL anode power supply line 169 and the drain electrode are non-conductive, the EL element 166 is not caused to emit light by not causing the drive current to flow through the EL element 166.
  • the capacitor 167 holds a voltage that determines the amount of current that the drive transistor 161 flows. Specifically, the capacitor 167 is provided between the gate and the source of the drive transistor 161, and the second electrode of the capacitor 167 (the electrode on the source side of the drive transistor 161) is the source of the drive transistor 161 (EL cathode). The power source line 170 side) and the anode of the EL element 166 are connected. The first electrode of the capacitor 167 (the electrode on the gate side of the drive transistor 161) is connected to the gate of the drive transistor 161. The first electrode of the capacitor 167 is connected to the reference voltage power supply line 168 (VREF) via the switch 163.
  • VREF reference voltage power supply line 168
  • the switch 162 switches between conduction and non-conduction between the Data line 176 (signal line) for supplying a signal voltage and the first electrode of the capacitor 167.
  • the switch 162 one of the drain and source terminals is connected to the Data line 176, the other terminal of the drain and source is connected to the first electrode of the capacitor 167, and the scan is a scan line.
  • a switching transistor connected to line 172.
  • the switch 162 has a function of writing the signal voltage (data signal) supplied via the Data line 176 to the capacitor 167.
  • the switch 163 switches between conduction and non-conduction between the reference voltage power supply line 168 that supplies the reference voltage VREF and the first electrode of the capacitor 167.
  • the switch 163 one terminal of the drain and the source is connected to the reference voltage power supply line 168 (VREF), the other terminal of the drain and the source is connected to the first electrode of the capacitor 167, and the gate is A switching transistor connected to the Ref line 173.
  • the switch 163 has a function of applying the reference voltage (VREF) to the first electrode of the capacitor 167 (the gate of the driving transistor 161).
  • Switch 164 switches between conduction and non-conduction between the second electrode of capacitive element 167 and initialization power supply line 171. Specifically, in the switch 164, one terminal of the drain and the source is connected to the initialization power supply line 171 (VINI), the other terminal of the drain and the source is connected to the second electrode of the capacitor 167, and the gate is A switching transistor connected to the Init line 174. In other words, the switch 164 has a function of applying an initialization voltage (VINI) to the second electrode of the capacitor 167 (the source of the driving transistor 161).
  • VIPNI initialization voltage
  • the switch 165 switches between conduction and non-conduction between the EL anode power line 169 and the drain electrode of the drive transistor 161. Specifically, in the switch 165, one terminal of the drain and the source is connected to the EL anode power supply line 169 (VTFT), the other terminal of the drain and the source is connected to the drain electrode of the driving transistor 161, and the gate is enabled. A switching transistor connected to line 175.
  • VTFT EL anode power supply line 169
  • a switching transistor connected to line 175.
  • the pixel 160 configured as described above emits light with a luminance corresponding to the signal voltage (data signal) supplied from the data line driving circuit 32 via the Data line 176.
  • switches 162 to 164 and the switch 165 constituting the pixel 160 will be described below as n-type TFTs, but are not limited thereto.
  • the switches 162 to 164 and the switch 165 may be p-type TFTs.
  • an n-type TFT and a p-type TFT may be mixedly used. Note that the voltage level described below may be reversed for the signal line connected to the gate of the p-type TFT.
  • the potential difference between the voltage VREF of the reference voltage power supply line 168 and the voltage VINI of the initialization power supply line 171 is set to a voltage larger than the maximum threshold voltage of the drive transistor 161.
  • the voltage VREF of the reference voltage power supply line 168 and the voltage VINI of the initialization power supply line 171 are set as follows so that no current flows through the EL element 166.
  • Voltage VINI ⁇ voltage VEL + (forward current threshold voltage of EL element 166), (Voltage VREF of reference voltage power supply line 168) ⁇ Voltage VEL + (Forward current threshold voltage of EL element 166) + (Threshold voltage of driving transistor 161)
  • the voltage VEL is the voltage of the EL cathode power supply line 170 as described above.
  • FIG. 4 is a timing chart showing the power stop operation in the display device 1 according to the present embodiment.
  • FIG. 5 is a timing chart showing detailed timing examples of the normal operation and the power stop operation of the display device 1 according to the present embodiment.
  • FIG. 6 is an explanatory diagram for explaining how charges are extracted from each node of the drive transistor 161 in this embodiment.
  • the node of the driving transistor 161 is a gate, a drain, or a source of the driving transistor 161.
  • the supply voltage to the pixel array 34 may be a pulse waveform in which the high level voltage shows a tendency such as Sig1 * and Sig2 * in the drawing.
  • FIG. 5 shows various power supply voltages and various signals supplied to the pixel array 34.
  • the various power supply voltages here are VINI, VREF, VTFT, and VEL, and the various signals are a scanning signal SCAN, a REF signal REF, an enable signal ENB, an init signal INI, and a signal voltage DATA.
  • the normal operation is an operation of the display device 1 before power supply to the display device 1 is stopped (before time t1 in FIG. 4).
  • the normal operation may be an operation before the detection unit 10 detects the stop of power supply (before time t2 in FIG. 4).
  • a predetermined voltage and a predetermined voltage are supplied as various power supply voltages and various signals.
  • various power supply voltages are continuously supplied with a constant voltage, and each of the various signals is a constant voltage (a high-level voltage that makes the switches 162 to 165 conductive). ) Is supplied at a predetermined timing.
  • the pixel 160 operates as follows (i) to (iv).
  • the display device 1 can emit light while suppressing variations in the threshold voltage of the drive transistor 161 of each pixel 160.
  • the gate of the drive transistor 161 is connected to the Data line 176 via the switch 162. Further, the gate is connected to the reference voltage power supply line 168 via the switch 163. That is, when the switches 162 and 163 are turned off, the gate is in a floating state that is not connected to any wiring.
  • a thin film transistor is usually used for the drive transistor 161 because of its high electron mobility.
  • an oxide thin film transistor is suitable for the driving transistor 161 because it has an advantage that the leakage current at the time of off is extremely small and the magnitude of the leakage current is on the order of pA.
  • oxide thin film transistor has a very small leakage current, the charge immediately before the power supply is stopped inside each pixel 160 even after the power supply to the display device 1 is stopped. Is retained.
  • the following problems may occur due to the charge held at the gate of the driving transistor 161.
  • the voltage applied to the driving transistor 161 by such electric charges becomes an electrical stress on the driving transistor 161.
  • This may cause a threshold voltage shift of the drive transistor 161. That is, there is a possibility that the reliability of the driving transistor 161 is deteriorated and the characteristics are deteriorated. Such deterioration of the transistor in the pixel may affect the characteristics and reliability of the display device.
  • the display device 1 according to the present embodiment when the power supply to the display device 1 is stopped, the above problem is solved by extracting the charge of the gate of the drive transistor 161.
  • the power supply stopping operation of the display device 1 according to the present embodiment will be specifically described.
  • the detection unit 10 When the power supply voltage becomes equal to or lower than the first threshold voltage at time t2, the detection unit 10 outputs the detection signal POR1. Therefore, the panel control signal Sig1 for causing the display panel 30 to stop the power supply is output by the panel control unit 20. Accordingly, among the supply voltages to the pixel array 34, the voltages corresponding to the panel control signal Sig1 (in this embodiment, VINI, VREF, VTFT, VEL, VDATA) are reduced as Sig1 * in the drawing.
  • the voltages corresponding to the panel control signal Sig1 (in this embodiment, VINI, VREF, VTFT, VEL, VDATA) become low level voltages (for example, VSS).
  • the detection signal POR2 is output by the detection unit 10. Therefore, the panel control signal Sig2 for causing the display panel 30 to stop the power supply is output by the panel control unit 20. Therefore, among the voltages supplied to the pixel array 34, the voltages corresponding to the panel control signal Sig2 (in this embodiment, the scanning signal SCAN, the REF signal REF, the enable signal ENB, the init signal INI) are Sig2 * in the drawing. It falls like this.
  • INI, REF, ENB, and SCAN which are voltages (signals) corresponding to the panel control signal Sig2, become HIGH as in the normal operation, so that the switches 162 to 165 are turned on.
  • the charge of the gate of the driving transistor 161 is extracted through the switch 162 to the Data line 176 to which a low level voltage (for example, VSS) is applied. Further, the charge of the gate is extracted to the reference voltage power supply line 168 to which a low level voltage (for example, VSS) is applied via the switch 163. More specifically, the charge of the gate of the drive transistor 161 is extracted to the data line drive circuit 32 via the switch 162 and the Data line 176, or to the power supply unit 31 via the switch 163 and the reference voltage power supply line 168. Pulled out.
  • VSS low level voltage
  • the charge of the drain of the driving transistor 161 is extracted through the switch 165 to the EL anode power line 169 to which a low level voltage (for example, VSS) is applied. More specifically, the drain charge of the drive transistor 161 is extracted to the power supply unit 31 via the switch 165 and the EL anode power supply line 169.
  • VSS low level voltage
  • the charge of the source of the driving transistor 161 is extracted through the switch 164 to the initialization power supply line 171 to which a low level voltage (for example, VSS) is applied. More specifically, the source charge of the driving transistor 161 is extracted to the power supply unit 31 via the switch 164 and the initialization power supply line 171.
  • VSS low level voltage
  • Sig * 2 gradually decreases as the power supply voltage decreases, and at time t5 when the power supply voltage becomes low level (for example, VSS), Sig * 2 also becomes low level. That is, after time t5, the switches 162 to 164 are turned off, so that the gate, drain, and source of the driving transistor 161 are in a floating state.
  • VSS power supply voltage
  • Sig * 2 also becomes low level. That is, after time t5, the switches 162 to 164 are turned off, so that the gate, drain, and source of the driving transistor 161 are in a floating state.
  • the display device 1 when the stop of the power supply is detected by the detection unit 10, various power supply voltages and signal voltages (VINI, VREF, VTFT, VEL, VDATA) are reduced. Later, the switches 162 to 165 are turned on. As a result, the display device 1 can extract the charges of the gate, drain, and source of the drive transistor 161 via the switches 162 to 165.
  • the gate, drain, and source charges of the driving transistor 161 are extracted at the above-described times t3 to t4. Therefore, when the gate, drain, and source of the driving transistor 161 are in a floating state at time t5, the charge held in the gate, drain, and source can be suppressed.
  • the display device 1 it is possible to suppress a load on the drive transistor 161 that is generated when electric charges are held in the gate of the drive transistor 161 when the display device 1 is in a floating state. That is, in the display device 1, it is possible to suppress deterioration in reliability and characteristics of the driving transistor 161. As a result, the characteristics and reliability of the display device 1 can be maintained.
  • the period from time t3 to t4 may be, for example, one frame period or more.
  • the switches 162 to 165 can be made conductive after various power supply voltages and signal voltages (VINI, VREF, VTFT, VEL, VDATA) are lowered to the low level voltage. Therefore, the charges of the gate, drain, and source of the driving transistor 161 can be extracted through the switches 162 to 165 in all the pixel rows.
  • the charge extraction from each pixel 160 is performed in a row sequence from time t3 to t4. That is, in the power supply stop operation, as in the normal operation, the scanning signal SCAN, the REF signal REF, the enable signal ENB, and the init signal INI are set to HIGH sequentially in a row, whereby charges are extracted from all the pixels 160.
  • the scanning line driving circuit 33 does not need to change the timing for setting the scanning signal SCAN, the REF signal REF, the enable signal ENB, and the init signal INI to HIGH in the normal operation and the power supply stopping operation. The charge can be extracted.
  • the charge extraction from each pixel 160 may be performed simultaneously at any timing from time t3 to t4. That is, after various power supply voltages and signal voltages (VINI, VREF, VTFT, VEL, VDATA) are lowered to a low level voltage, the scanning signal SCAN, the REF signal REF, the enable signal ENB, the init signal are applied to all the pixel rows. INI may be HIGH. As a result, the time required for extracting charges can be shortened.
  • the display device 1 is a display device including a plurality of pixels 160 arranged in a matrix, and each of the plurality of pixels 160 corresponds to the amount of current supplied.
  • the display device 1 includes an EL element 166 that emits light, a drive transistor 161 that controls light emission of the EL element 166, and switches 162 and 163 that are first switches connected to the gate of the drive transistor 161.
  • a charge extraction unit is provided that extracts the gate charge in each of the plurality of pixels 160 when power supply to the display device 1 is stopped.
  • the display device 1 according to the present embodiment extracts the charge of the gate of the drive transistor 161 when the power supply to the display device 1 is stopped. Therefore, it is possible to suppress a load (electrical stress) applied to the drive transistor 161 during a period in which power supply to the display device 1 is stopped. Therefore, the display device 1 according to the present embodiment can suppress the deterioration of the driving transistor 161 in the pixel 160 during the period. That is, long-term reliability of the display device 1 can be ensured.
  • the charge extraction unit that extracts the charge of the gate of the drive transistor 161 in each of the plurality of pixels 160 is the detection unit 10, the panel control unit 20, This corresponds to the power supply unit 31, the data line driving circuit 32, and the scanning line driving circuit 33.
  • the charge extraction unit includes the detection unit 10 that detects the stop of the power supply by detecting a decrease in the power supply voltage supplied from the outside of the display device 1.
  • the stop of the power supply can be detected before the power supply voltage of the display device 1 becomes a low level voltage (for example, VSS). Therefore, even when an internal voltage is required for the charge extraction by the charge extraction unit, the charge of the gate of the driving transistor 161 can be extracted.
  • VSS low level voltage
  • the charge extraction unit extracts the charge by turning on the switches 162 and 163.
  • the charges are extracted by making the switches 162 and 163 provided in each pixel 160 conductive. Therefore, it is not necessary to provide a new configuration for extracting charges, and the pixel configuration can be simplified.
  • the switches 162 and 163 switch conduction and non-conduction between the data line 176 and the reference voltage power supply line 168, which are the first wirings in this embodiment, and the gate of the driving transistor 161, and the charge extraction unit
  • the switches 162 and 163 both are the first switches
  • the switches 162 and 163 are made conductive after the voltages of the Data line 176 and the reference voltage power supply line 168 become low level voltages.
  • the Data line 176 and the reference voltage power supply line 168 correspond to the power supply line for supplying the power supply voltage for controlling the light emission of the EL element 166 to the plurality of pixels 160 or the luminance of the EL element 166.
  • the voltage of the Data line 176 and the reference voltage power supply line 168 to which the power supply voltage or the signal voltage is supplied in the normal time when the power supply to the display device 1 is performed is used as the power supply.
  • the low level voltage for example, VSS
  • VSS low level voltage
  • the charge can be extracted via the Data line 176 and the reference voltage power supply line 168. . That is, since it is not necessary to provide a new configuration for extracting charges, the configuration can be simplified.
  • the low level voltage (for example, VSS) is a voltage for suppressing electrical stress on the driving transistor 161.
  • the voltage of the gate is a voltage that suppresses electrical stress to the driving transistor 161. It becomes. Therefore, it is possible to further suppress the deterioration of reliability and the deterioration of characteristics in the driving transistor 161.
  • a low level voltage (for example, VSS such as 0 [V]) is described as an example of a voltage that can suppress electrical stress.
  • VSS such as 0 [V]
  • the present invention is not limited to this.
  • the voltage that can suppress electrical stress may be a voltage at which the gate-source voltage of the driving transistor 161 becomes the threshold voltage of the driving transistor 161.
  • FIG. 7 and 8 are explanatory diagrams for explaining a state in which charges are extracted from each node of the drive transistor 161 in the modification of the first embodiment.
  • these drawings are explanatory diagrams showing states of the pixels 160 at times t3 to t4 in FIG. 4 in the modification of the first embodiment.
  • the switches 162 and 163 connected to the gate of the drive transistor 161 are used. It is only necessary to pull out the charge of the gate by making at least one of them conductive.
  • the power supply unit 31 and the data line drive circuit 32 are connected to at least one of the wires (Data line 176 or the reference voltage power supply line 168) when the detection unit 10 detects the stop of power supply. After the voltage becomes the low level voltage (VSS), at least one of them may be made conductive.
  • the voltages corresponding to the panel control signal Sig1 among the supply voltages to the pixel array 34 are VINI, VREF, VTFT, VEL, and VDATA.
  • the voltages (signals) corresponding to the panel control signal Sig2 are the scanning signal SCAN, the REF signal REF, the enable signal ENB, and the init signal INI.
  • the association between the panel control signals Sig1 and Sig2 and the supply voltage to the pixel array 34 is not limited to the first embodiment.
  • the voltage (signal) corresponding to the panel control signal Sig1 may be VINI, VREF, VTFT, VEL, DATA, and also the REF signal REF, and the voltage (signal) corresponding to the panel control signal Sig2 may be scanned.
  • the signal SCAN, the enable signal ENB, and the init signal INI may be used.
  • the voltage (signal) corresponding to the panel control signal Sig1 may be VINI, VREF, VTFT, VEL, DATA, or the scanning signal SCAN, and the voltage (signal) corresponding to the panel control signal Sig2 is REF.
  • the signal REF, the enable signal ENB, and the init signal INI may be used.
  • FIG. 9 is a block diagram illustrating a configuration example of the display device according to the second embodiment.
  • FIG. 10 is a block diagram illustrating a configuration example of the display panel in FIG.
  • the display device 2 according to the present embodiment is substantially the same as the display device 1 according to the embodiment, but the signals output from the panel control unit 220 to the display panel 230, and The configuration of the display panel 230 is different.
  • Panel control unit 220 further outputs reset signal RST as compared with panel control unit 20 in the first embodiment. Specifically, the panel control unit 220 outputs a reset signal RST to the display panel 230 when the detection unit 10 detects the stop of power supply. More specifically, the panel control unit 220 resets to be HIGH during a period from when the detection signal POR1 is output by the first detector 11 to when the detection signal POR2 is output by the second detector 12. The signal RST is output.
  • the panel control unit 20 in the first embodiment outputs the panel control signal Sig1 when the detection signal POR1 is output from the first detector 11, and the detection signal POR2 is output from the second detector 12.
  • the panel control unit 220 in the present embodiment outputs the panel control signals Sig1 and Sig2 when the detection signal POR2 is output from the second detector 12.
  • the display panel 230 differs from the display panel 30 in the first embodiment in the voltage supplied by the power supply unit 231. Further, the configuration of the pixels arranged in the pixel array 234 is different.
  • the power supply unit 231 further supplies a reset voltage VRST to the pixel array 234 as compared with the power supply unit 31 according to the first embodiment.
  • the reset voltage VRST is, for example, a voltage (for example, 0 [V]) that suppresses electrical stress to the drive transistor 161.
  • the pixel array 234 is different in pixel configuration from the pixel array 34 in the first embodiment.
  • FIG. 11 is a circuit diagram illustrating a configuration of a pixel in the second embodiment.
  • the pixel 260 shown in FIG. 11 further includes switches 261 to 263 as compared with the pixel 160 in the first embodiment.
  • the switch 261 switches between conduction and non-conduction between the reset power line 264 that supplies the reset voltage VRST and the gate of the drive transistor 161. Specifically, in the switch 261, one terminal of the drain and the source is connected to the reset power supply line 264 (VRST), the other terminal of the drain and the source is connected to the gate of the driving transistor 161, and the gate is the Reset line 271. Is a switching transistor connected to.
  • the switch 262 is connected in the same manner as the switch 261 except that the other terminal of the drain and the source is connected to the drain of the driving transistor 161.
  • the switch 263 is connected in the same manner as the switch 261 except that the other terminal of the drain and the source is connected to the source of the driving transistor 161.
  • FIG. 12 is a timing chart showing the power stop operation in the display device 2 according to the present embodiment.
  • FIG. 13 is an explanatory diagram for explaining how charges are extracted from each node of the driving transistor 161 in this embodiment.
  • the power supply voltage of the display device 2 the reset signal RST, the reset voltage VRST, the voltage Sig1 * corresponding to the panel control signal Sig1 among the supply voltages to the pixel array 234, and the pixel array 234 Among these supply voltages, a voltage Sig2 * corresponding to the panel control signal Sig2 is shown.
  • Sig1 * and Sig2 * in the figure are examples that schematically show the tendency of the supply voltage to the pixel array 234. That is, as for the supply voltage to the pixel array 234, the minimum voltage may be VSS and the maximum voltage may not be VDD like Sig1 * and Sig2 * in the drawing.
  • the supply voltage to the pixel array 234 may be a pulse waveform in which the high level voltage shows a tendency such as Sig1 * and Sig2 * in the drawing.
  • the normal operation of the display device 2 according to the present embodiment is the same as the normal operation in the first embodiment. That is, the display device 2 is configured to perform (i) initialization operation, (ii) threshold compensation operation, and (iii) as described in the first embodiment in a normal time when the power supply voltage is supplied to the display device 2. By performing the writing operation and (iv) the light emitting operation in order, the display device 2 can emit light while suppressing variations in the threshold voltage of the driving transistor 161 of each pixel 260.
  • the detection unit 10 When the power supply voltage becomes equal to or lower than the first threshold voltage at time t2, the detection unit 10 outputs the detection signal POR1. Therefore, RST rises to HIGH by panel control unit 220. Therefore, the switches 261 to 263 are turned on.
  • the panel control unit 220 causes RST to fall to LOW. Accordingly, the switches 261 to 263 are turned off.
  • the panel control unit 220 outputs panel control signals Sig1 and Sig2 for causing the display panel 230 to perform a power supply stop operation.
  • the display device 2 when the detection unit 10 detects the stop of the power supply, the switches 261 to 263 are turned on. As a result, the display device 2 can extract the charges of the gate, drain, and source of the driving transistor 161 via the switches 261 to 263.
  • the display device 2 according to the present embodiment has the same effects as the display device 1 according to the first embodiment. That is, it is possible to suppress a load (electrical stress) applied to the drive transistor 161 during a period in which power supply to the display device 2 is stopped. Therefore, the display device 2 according to the present embodiment can suppress deterioration of the driving transistor 161 in the pixel 260 during the period.
  • the display device 2 according to the present embodiment further includes the switch 261 that is the second switch connected to the gate of the drive transistor 161 as compared with the display device 1 according to the first embodiment.
  • the charge extraction unit extracts the electric charge by turning on the switch 261 when the detection unit 10 detects the stop of the power supply.
  • the charge extraction unit that extracts the charge of the gate of the drive transistor 161 in each of the plurality of pixels 260 is the detection unit 10, the panel control unit 220, This corresponds to the power supply unit 231, the data line driving circuit 32, and the scanning line driving circuit 33.
  • the switch 261 includes a reset power line 264 and a driving transistor 161 that are different from the first wiring (the Data line 176 to which the switch 162 is connected and the reference voltage power line 168 to which the switch 163 is connected).
  • the low-level voltage is applied to the reset power supply line 264 by switching between conduction and non-conduction with the gate.
  • FIG. 14 is a circuit diagram illustrating a configuration of the pixel 260A in the first modification of the second embodiment.
  • the voltage of the Data line 176 (first wiring) is a low level voltage (for example, 0 [V]). Then, the switch 261 (second switch) is turned on, and the same effects as those of the first and second embodiments are obtained.
  • FIG. 15 is a circuit diagram illustrating a configuration of the pixel 260B in the second modification of the second embodiment.
  • a resistance element may be provided in place of each of the switches 261 to 263 in the second embodiment. This eliminates the need for control to switch between conduction and non-conduction of the switches 261 to 263, so that the charge of each node of the drive transistor 161 can be extracted when the power supply to the display device is stopped with a simple configuration and control. it can.
  • FIG. 16 is a block diagram illustrating a configuration of a display device 2C according to the third modification of the second embodiment
  • FIG. 17 is a circuit diagram illustrating a configuration of the pixel 260C according to the third modification of the second embodiment.
  • the display device 2C according to the present modification may not include the detection unit 10 and the panel control unit 20 as compared with the display device 2 according to the second embodiment.
  • the display device 2C includes a display panel 230C including a pixel array 234C instead of the display panel 230.
  • the pixel array 234C is different from the pixel array 234 in Embodiment 2 in the configuration of each pixel.
  • the switches 261 to 263 are turned on to draw out the charge of each node of the drive transistor 161.
  • the resistors 361 to 363 discharge (extract) the charge of each node of the drive transistor 161 according to the time constant of the resistors 361 to 363. .
  • the charge extracting unit that extracts the charge of each node of the driving transistor 161 in each of the plurality of pixels 260C corresponds to the resistors 361 to 363.
  • the resistors 361 to 363 are resistors having a high resistance value that does not affect the light emission of the EL element 166 when power is supplied to the display device 2C.
  • the display device 2C according to the present modification has the same effects as those of the first and second embodiments. That is, it is possible to suppress deterioration of the drive transistor 161 during a period in which power supply to the display device 2C is stopped.
  • the display device 1 according to the first embodiment may extract charges as shown in FIG.
  • FIG. 18 is an explanatory diagram for explaining how charges are extracted from the gate of the drive transistor 161 in another modification of the first embodiment.
  • the pixel 160 shown in the figure has the same configuration as that of the first embodiment.
  • the voltages corresponding to the panel control signal Sig1 are VINI, VREF, VTFT, VEL, VDATA, the REF signal REF, the enable signal ENB, the init signal INI, and the voltage corresponding to the panel control signal Sig2 is the scanning signal SCAN.
  • the drain and source charges of the driving transistor 161 are not extracted, and the gate charge of the driving transistor 161 is extracted.
  • each pixel may be configured as shown in FIG.
  • FIG. 19 is a circuit diagram showing a configuration of a pixel 260D in another modification of the second embodiment.
  • the drain and source charges of the driving transistor 161 are not extracted, and the gate charge of the driving transistor 161 is extracted.
  • the configuration of the pixel is not limited to the configuration described above, and may be a configuration as shown in FIG.
  • FIG. 20 is a circuit diagram showing a configuration of a pixel in another embodiment.
  • the pixel in FIG. 20 includes a driving transistor 161, a switch 162, an EL element 166, and a capacitor 167, and has a simpler configuration than the pixel illustrated in FIG.
  • the drive transistor 161 in the figure is not an n-type TFT but a p-type TFT, and its drain is connected to a power supply line of voltage V1.
  • One electrode of the capacitive element 167 is connected to the power supply line of the voltage V2.
  • the voltage V1 may be the same as the voltage V2.
  • One of the source and the drain of the switch 162 is connected to the Data line 176, and the other of the source and the drain is connected to the other electrode of the capacitor 167.
  • the gate of the switch 162 is connected to the Scan line 172.
  • the switch 162 (first switch) is turned on. Thereby, the charge of the gate of the driving transistor 161 can be extracted. Therefore, deterioration of the driving transistor 161 in the pixel during a period in which power supply to the display device is stopped can be suppressed.
  • the pixel configuration may be, for example, a configuration in which a switch is added between the power supply line of the voltage V1 and the driving transistor 161 and the Enable line 175 is connected to the gate of the circuit example of FIG. . Further, a configuration in which a switch is added between the power supply line of the voltage V2 and the driving transistor 161 and the Ref line 173 is connected to the gate of the circuit example of FIG. In addition, a circuit configuration in which the initialization power supply line 171 is connected to the anode of the EL element 166 via a switch and the Init line 174 is connected to the gate of the switch may be used in the circuit example of FIG.
  • the driving transistor 161 may be n-type or p-type.
  • At least one transistor of the switches 162 to 164 may be p-type.
  • each signal (scanning signal SCAN, REF signal REF, enable signal ENB, init signal INI) output from the scanning line driving circuit 33 is displayed.
  • a low level for example, 0 V
  • the at least one transistor becomes conductive.
  • control and configuration for setting each signal output from the scanning line driving circuit 33 to the low level when the power supply to the display device is stopped are not required, the control and configuration can be simplified.
  • the configuration is not limited to the configuration in which the gate charge of the driving transistor is extracted, and the gate charge of another transistor (switching transistor) in the pixel may be extracted. Specifically, when the power supply is stopped and the switch in the pixel is turned off, the gate charge in the floating state that is not connected to any wiring may be extracted. Accordingly, deterioration of the transistor including the gate can be suppressed during a period in which power supply to the display device is stopped.
  • the electric charge to be extracted is not limited to a negative charge (electrons) but may be a positive charge (holes).
  • the switches 261 to 263 may be provided for each pixel 260A, or may be provided in common to the plurality of pixels 260A.
  • the material of the semiconductor layer of the driving transistor and the switching transistor used in the light-emitting pixel of the present disclosure is not particularly limited, but an oxide semiconductor material such as IGZO (In—Ga—Zn—O) is employed. Can be done. A transistor including a semiconductor layer made of an oxide semiconductor such as IGZO has little leakage current. Further, in the case where a transistor including a semiconductor layer made of an oxide semiconductor such as IGZO is used as the switch, the threshold voltage can be positive, so that leakage current from the gate of the driving transistor can be suppressed.
  • IGZO In—Ga—Zn—O
  • an organic EL element is used as a light emitting element.
  • any light emitting element can be used as long as the light emitting element changes in light emission amount according to current.
  • the display device such as the organic EL display device described above can be used as a flat panel display as shown in FIG. 21, and can be used in any electronic device having a display device such as a television set, a personal computer, a mobile phone, and the like. Can be applied.
  • the present disclosure can be used for a display device, particularly for a display device such as a television set.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

　本開示に係る表示装置（１）は、行列状に配置された複数の画素（１６０）を備える表示装置であって、複数の画素（１６０）の各々は、供給される電流量に応じて発光するＥＬ素子（１６６）と、ＥＬ素子（１６６）の発光を制御する駆動トランジスタ（１６１）と、駆動トランジスタ（１６１）のゲートに接続されたスイッチ（１６２、１６３）とを有し、表示装置（１）は、表示装置（１）に対する電源供給が停止した場合に複数の画素（１６０）の各々におけるゲートの電荷を引き抜く電荷引抜部を備える。

Description

表示装置
　本開示は、行列状に配置された複数の画素を備える表示装置に関する。
　有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）を利用した有機ＥＬディスプレイ等のアクティブマトリクス方式の表示装置には、駆動トランジスタとして薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）が用いられている。
　このような薄膜トランジスタとして、酸化物半導体層にチャネルが形成される酸化物薄膜トランジスタを用いた表示装置では、当該表示装置に対する電源電圧の供給が停止した場合に、画素の特定のノードに電荷が保持され続けることにより、表示品質の悪化等の不具合が生じる虞がある。
　そこで、表示装置に対する電源電圧の供給が停止した場合に、駆動トランジスタのゲートとソースとを電気的に接続するトランジスタを設けることにより、上記の不具合を抑制する構成が開示されている（例えば、特許文献１）。
特開２０１３－２１８３１１号公報
　しかしながら、このような構成では、表示装置に対する電源電圧の供給が停止した場合に、駆動トランジスタのゲートの電荷が十分に抜けない虞がある。よって、駆動トランジスタのゲートに残った電荷によって当該駆動トランジスタに負荷がかかるので、信頼性の劣化、及び、特性の劣化が生じる虞がある。このような画素内のトランジスタの劣化は、表示装置の長期信頼性に影響を及ぼすという問題がある。
　本開示は、上述の課題に鑑みてなされたものであり、表示装置に対する電源供給が停止している期間における画素内のトランジスタの劣化を抑制できる表示装置を提供する。
　上記の課題に鑑みて、本開示に係る表示装置は、行列状に配置された複数の画素を備える表示装置であって、複数の画素の各々は、供給される電流量に応じて発光する発光素子と、発光素子の発光を制御するトランジスタと、トランジスタのゲートに接続された第１スイッチとを有し、表示装置は、表示装置に対する電源供給が停止した場合に複数の画素の各々におけるゲートの電荷を引き抜く電荷引抜部を備える。
　本開示によれば、表示装置に対する電源供給が停止している期間における画素内のトランジスタの劣化を抑制することができる。
図１は、実施の形態１に係る表示装置の構成例を示すブロック図である。 図２は、図１中の表示パネルの構成例を示すブロック図である。 図３は、実施の形態１における画素の構成を示す回路図である。 図４は、実施の形態１に係る表示装置における電源停止動作を示すタイミングチャートである。 図５は、実施の形態１に係る表示装置の通常動作及び電源停止動作の詳細なタイミング例を示すタイミングチャートである。 図６は、実施の形態１において、駆動トランジスタの各ノードから電荷が引き抜かれる様子を説明する説明図である。 図７は、実施の形態１の変形例において、駆動トランジスタの各ノードから電荷が引き抜かれる様子の一例を説明する説明図である。 図８は、実施の形態１の変形例において、駆動トランジスタの各ノードから電荷が引き抜かれる様子の他の一例を説明する説明図である。 図９は、実施の形態２に係る表示装置の構成例を示すブロック図である。 図１０は、図９中の表示パネルの構成例を示すブロック図である。 図１１は、実施の形態２における画素の構成を示す回路図である。 図１２は、実施の形態２に係る表示装置における電源停止動作を示すタイミングチャートである。 図１３は、実施の形態２において、駆動トランジスタの各ノードから電荷が引き抜かれる様子を説明する説明図である。 図１４は、実施の形態２の変形例１における画素の構成を示す回路図である。 図１５は、実施の形態２の変形例２における画素の構成を示す回路図である。 図１６は、実施の形態２の変形例３に係る表示装置の構成を示すブロック図である。 図１７は、実施の形態２の変形例３における画素の構成を示す回路図である。 図１８は、実施の形態１の他の変形例において、駆動トランジスタのゲートから電荷が引き抜かれる様子を説明する説明図である。 図１９は、実施の形態２の他の変形例における画素の構成を示す回路図である。 図２０は、他の実施の形態における画素の構成を示す回路図である。 図２１は、フラットパネルディスプレイの外観図である。
　本開示に係る表示装置の一態様は、行列状に配置された複数の画素を備える表示装置であって、複数の画素の各々は、供給される電流量に応じて発光する発光素子と、発光素子の発光を制御するトランジスタと、トランジスタのゲートに接続された第１スイッチとを有し、表示装置は、表示装置に対する電源供給が停止した場合に複数の画素の各々におけるゲートの電荷を引き抜く電荷引抜部を備える。
　このように、表示装置は、当該表示装置に対する電源供給が停止した場合にトランジスタのゲートの電荷を引き抜く。よって、表示装置に対する電源供給が停止している期間においてトランジスタにかかる負荷を抑制できる。したがって、本態様に係る表示装置は、当該期間における画素内のトランジスタの劣化を抑制できる。すなわち、表示装置の長期信頼性を確保できる。
　また、電荷引抜部は、表示装置の外部から供給される電源電圧の低下を検出することにより、電源供給の停止を検出する検出部を備えてもよい。
　これにより、表示装置の電源電圧がローレベル電圧（例えば、０［Ｖ］）となる前に、当該電源供給の停止を検出することができる。よって、電荷引抜部による電荷の引き抜きに内部電圧が必要な場合であっても、トランジスタのゲートの電荷を引き抜くことができる。
　また、電荷引抜部は、検出部により電源供給の停止が検出された場合、第１スイッチを導通させることにより電荷を引き抜いてもよい。
　このように、本態様では、各画素に設けられている第１スイッチを導通させることにより電荷を引き抜く。よって、電荷を引き抜くための新たな構成を設ける必要がないので、画素構成を簡素化できる。
　また、第１スイッチは、第１配線とゲートとの導通及び非導通を切り替え、電荷引抜部は、検出部により電源供給の停止が検出された場合、第１配線の電圧が所定の電圧となった後に、第１スイッチを導通させてもよい。
　また、表示装置は、さらに、ゲートに接続された第２スイッチを備え、電荷引抜部は、検出部により電源供給の停止が検出された場合、第２スイッチを導通させることにより電荷を引き抜いてもよい。
　これにより、簡易な制御でトランジスタのゲートの電荷を引き抜くことができる。
　また、第１スイッチは、第１配線とゲートとの導通及び非導通を切り替え、第２スイッチは、第１配線と異なる第２配線とゲートとの導通及び非導通を切り替え、第２配線には、所定の電圧が印加されていてもよい。
　これにより、第２配線の電圧を切り替える必要が無いので、一層簡易な制御でトランジスタのゲートの電荷を引き抜くことができる。
　また、第１スイッチ及び第２スイッチは、第１配線とゲートとの導通及び非導通を切り替え、電荷引抜部は、検出部により電源供給の停止が検出された場合、第１配線の電圧が所定の電圧となった後に、第２スイッチを導通させてもよい。
　また、第１配線は、複数の画素に対して、発光素子の発光を制御するための電源電圧を供給する電源線、又は、発光素子の輝度に対応する信号電圧を供給する信号線であってもよい。
　このように、本態様では、表示装置に対する電源供給が行われている通常時において電源電圧又は信号電圧が供給されている第１配線の電圧を、当該電源供給が停止した電源停止時において所定の電圧とする。つまり、本態様では、第１配線の電圧を通常時と電源停止時とで切り替えることにより、第１配線を介して電荷を引き抜くことができる。すなわち、電荷を引き抜くための新たな構成を設ける必要がないので、構成を簡素化できる。
　また、電荷引抜部は、一端がゲートに接続された抵抗素子を含み、抵抗素子の他端には、電源供給が停止した場合に所定の電圧が印加されてもよい。
　これにより、スイッチを導通させることにより電荷を引き抜く構成と比較して、当該スイッチの導通及び非導通を切り替える制御が不要となるので、簡易な構成及び制御で、表示装置に対する電源供給が停止した場合にトランジスタのゲートの電荷を引き抜くことができる。
　また、所定の電圧は、トランジスタへの電気的ストレスを抑制する電圧であってもよい。
　これにより、トランジスタのゲートから電荷が引き抜かれて平衡状態となった場合、つまり、電荷の引き抜きが完了した場合、当該ゲートの電圧は、当該トランジスタへの電気的ストレスを抑制する電圧となる。よって、当該トランジスタにおける、信頼性の劣化、及び、特性の劣化を一層抑制できる。
　また、トランジスタは、発光素子に電流を供給する駆動トランジスタであってもよい。
　以下、本開示に係る表示装置の一態様について、図面を参照しながら具体的に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
　なお、発明者は、当業者が本開示を十分に理解するために添付図面および以下の説明を提供するのであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。例えば、以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、以下の各図は、模式図であり、必ずしも厳密に図示したものではない。
　（実施の形態１）
　以下、本開示の実施の形態１について説明する。
　［１－１．構成］
　［１－１－１．表示装置］
　まず、本実施の形態に係る表示装置の構成について、図１及び図２を用いて説明する。
　図１は、実施の形態１に係る表示装置の構成例を示すブロック図である。図２は、図１中の表示パネルの構成例を示すブロック図である。
　図１に示すように、表示装置１は、検出部１０と、パネル制御部２０と、表示パネル３０とを備える。
　検出部１０は、表示装置１に対する電源供給の停止を検出する。具体的には、検出部１０は、表示装置１の外部から供給される電源電圧の低下を検出することにより、電源供給の停止を検出する。
　電源供給の停止とは、例えば、ユーザによるリモコンの電源ボタンの押下、表示装置１本体の電源ボタンの押下、ユーザによるオフタイマーの設定によるオフ時刻の到来、ユーザの無操作時間を計測するタイマーによる設定時間の経過、停電時のＡＣ電源電圧の低下などによる電源電圧の低下を含む。
　検出部１０は、具体的には、電源電圧が第１閾値電圧以下になったことを検出し、検出したタイミングで検出信号ＰＯＲ１を出力する第１検出器１１と、電源電圧が第１閾値電圧より小さい第２閾値電圧以下になったことを検出し、検出したタイミングで検出信号ＰＯＲ２を出力する第２検出器１２とを有する。つまり、検出部１０は、電源供給が停止されることにより低下している電源電圧が第１閾値電圧になったときに検出信号ＰＯＲ１を出力し、その後も引き続いて低下している電源電圧が第２閾値電圧になったときに検出信号ＰＯＲ２を出力する。
　第１閾値電圧は、電源電圧の最大値であるハイレベル電圧ＶＤＤより小さく、かつ、電源電圧の最小値であるローレベル電圧ＶＳＳより大きな電圧である。第２閾値電圧は、第１閾値電圧より小さく、かつ、ローレベル電圧ＶＳＳより大きな電圧である。
　パネル制御部２０は、検出部１０により電源供給の停止が検出された場合、表示パネル３０に対して、電源停止動作をさせるためのパネル制御信号Ｓｉｇ１、Ｓｉｇ２を出力する。具体的には、パネル制御部２０は、第１検出器１１から検出信号ＰＯＲ１が出力された場合にパネル制御信号Ｓｉｇ１を出力し、第２検出器１２から検出信号ＰＯＲ２が出力された場合にパネル制御信号Ｓｉｇ２を出力する。
　表示パネル３０は、表示装置１の外部から供給される電源を用いて動作する、例えば有機ＥＬパネルである。この表示パネル３０は、具体的には、図２に示すように、電源部３１と、データ線駆動回路３２と、走査線駆動回路３３と、画素アレイ３４とを備える。
　画素アレイ３４は、少なくとも、互いに平行に配置されたＮ（例えばＮ＝１０８０）本の走査線であるＳｃａｎ線と、Ｓｃａｎ線に直交して配置されたＭ本のソース信号線であるＤａｔａ線とを有する。さらに、画素アレイ３４は、Ｓｃａｎ線とＤａｔａ線との各交点に、薄膜トランジスタおよびＥＬ素子から構成される画素を有する。なお、画素の構成の詳細については、後述する。
　電源部３１は、データ線駆動回路３２、走査線駆動回路３３、及び、画素アレイ３４に電力を供給するとともに、画素アレイ３４に各種電源電圧を供給する。ここでいう各種電源電圧は、図２に示すように、ＶＩＮＩ、ＶＲＥＦ、ＶＴＦＴ、ＶＥＬであり、それぞれ、後述する初期化電源線、基準電圧電源線、ＥＬアノード電源線、ＥＬカソード電源線を介して各画素に供給される。
　データ線駆動回路３２は、画素アレイ３４のＤａｔａ線を駆動する。より具体的には、データ線駆動回路３２は、所定のタイミングで、Ｄａｔａ線に信号電圧ＤＡＴＡを出力する。
　走査線駆動回路３３は、画素アレイ３４のＳｃａｎ線等を駆動する。より具体的には、走査線駆動回路３３は、所定のタイミングで、後述するＳｃａｎ線、Ｒｅｆ線、Ｅｎａｂｌｅ線、Ｉｎｉｔ線に走査信号、ＲＥＦ信号、イネーブル信号、ｉｎｉｔ信号を出力することにより、画素内の各スイッチの導通及び非導通を制御する。
　ここで、電源部３１、データ線駆動回路３２及び走査線駆動回路３３は、パネル制御部２０からパネル制御信号Ｓｉｇ１、Ｓｉｇ２が出力された場合、画素アレイ３４に供給する各種電源電圧、各種信号の電圧、及び、信号電圧（以下、「画素アレイ３４への供給電圧」と記載する場合あり）を次のように低下させる。
　具体的には、電源部３１、データ線駆動回路３２及び走査線駆動回路３３は、パネル制御部２０からパネル制御信号Ｓｉｇ１が出力された場合、画素アレイ３４への供給電圧のうちパネル制御信号Ｓｉｇ１に対応付けられた各種電源電圧、各種信号の電圧、及び、信号電圧（以下、「パネル制御信号Ｓｉｇ１に対応する電圧」と記載する場合あり）を低下させる。また、パネル制御部２０からパネル制御信号Ｓｉｇ２が出力された場合、画素アレイ３４への供給電圧のうちパネル制御信号Ｓｉｇ２に対応付けられた各種電源電圧、各種信号の電圧、及び、信号電圧（以下、「パネル制御信号Ｓｉｇ２に対応する電圧」と記載する場合あり）を低下させる。
　例えば、本実施の形態において、パネル制御信号Ｓｉｇ１に対応する電圧は、ＶＩＮＩ、ＶＲＥＦ、ＶＴＦＴ、ＶＥＬ、ＶＤＡＴＡであり、パネル制御信号Ｓｉｇ２に対応する電圧は、走査信号ＳＣＡＮ、ＲＥＦ信号ＲＥＦ、イネーブル信号ＥＮＢ、ｉｎｉｔ信号ＩＮＩである。
　ここで、画素アレイ３４への供給電圧はパルス波形の場合もあるが、この場合、パネル制御信号Ｓｉｇ１に対応する電圧、及び、パネル制御信号Ｓｉｇ２に対応する電圧は、当該パルス波形のハイレベル電圧に相当する。
　以上のように構成された表示装置１では、当該表示装置１に対する電源供給が停止した場合に、複数の画素の各々における駆動トランジスタのゲートの電荷を引き抜くことができる。本実施の形態において、この電荷の引き抜きは、検出部１０、パネル制御部２０、電源部３１、データ線駆動回路３２、及び、走査線駆動回路３３によって、実現される。すなわち、表示装置１に対する電源供給が停止した場合に複数の画素の各々における駆動トランジスタのゲートの電荷を引き抜く電荷引抜部は、本実施の形態では、検出部１０、パネル制御部２０、電源部３１、データ線駆動回路３２、及び、走査線駆動回路３３に相当する。
　なお、電源供給が停止した場合における当該電荷が引き抜かれるメカニズムについては、後述する。
　なお、表示装置１は、例えば、図示しないが、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、制御プログラムを格納したＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）などの記憶媒体、ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）などの作業用メモリ、および通信回路を有するとしてもよい。
　［１－１－２．画素］
　続いて、画素アレイ３４に配置された画素の構成の一例について、図３を用いて説明する。図３は、実施の形態１における画素の構成を示す回路図である。
　図３に示す画素１６０は、表示パネル３０が有する一画素であり、Ｄａｔａ線１７６を介して供給されたデータ信号（信号電圧）に応じた発光量で発光する。この画素１６０は、上述したように行列状に配置され、駆動トランジスタ１６１と、スイッチ１６２～１６５と、ＥＬ素子１６６と、容量素子１６７と、を備えている。また、画素１６０には、Ｄａｔａ線１７６と、基準電圧電源線１６８（ＶＲＥＦ）と、ＥＬアノード電源線１６９（ＶＴＦＴ）と、ＥＬカソード電源線１７０（ＶＥＬ）と、初期化電源線１７１（ＶＩＮＩ）とを備える。
　ここで、Ｄａｔａ線１７６は、信号電圧ＤＡＴＡを供給するための信号線である。
　基準電圧電源線１６８（ＶＲＥＦ）は、容量素子１６７の第１電極の電圧値を規定する基準電圧ＶＲＥＦを供給する電源線である。ＥＬアノード電源線１６９（ＶＴＦＴ）は、駆動トランジスタ１６１のドレイン電極の電位を決定するための高電圧側電源線である。ＥＬカソード電源線１７０（ＶＥＬ）は、ＥＬ素子１６６の第２電極（カソード）に接続された低電圧側電源線である。初期化電源線１７１（ＶＩＮＩ）は、駆動トランジスタ１６１のゲート－ソース間の電圧すなわち容量素子１６７の電圧を初期化するための電源線である。
　ＥＬ素子１６６は、発光素子の一例であり、画素アレイ３４において行列状に配置される。ＥＬ素子１６６は、駆動電流が流されて発光する発光期間と、駆動電流が流されず発光しない非発光期間とを有する。具体的には、ＥＬ素子１６６は、駆動トランジスタ１６１から供給される電流量に応じた発光量で発光する。ＥＬ素子１６６は、例えば有機ＥＬ素子である。ＥＬ素子１６６は、カソードが、ＥＬカソード電源線１７０に接続され、アノードが、駆動トランジスタ１６１のソース（ソース電極）に接続されている。ここで、ＥＬカソード電源線１７０に供給されている電圧はＶＥＬであり、例えば０［ｖ］である。
　駆動トランジスタ１６１は、ＥＬ素子１６６への電流の供給量を制御する電圧駆動の駆動素子であり、ＥＬ素子１６６に電流（駆動電流）を流すことでＥＬ素子１６６を発光させる。具体的には、駆動トランジスタ１６１は、ゲート電極が容量素子１６７の第１電極に接続され、ソース電極が容量素子１６７の第２電極およびＥＬ素子１６６のアノードに接続されている。
　駆動トランジスタ１６１は、スイッチ１６３がオフ状態（非導通状態）にされて基準電圧電源線１６８と容量素子１６７の第１電極とが非導通で、かつ、スイッチ１６５がオン状態（導通状態）にされてＥＬアノード電源線１６９とドレイン電極と導通した場合に、当該信号電圧に応じた電流である駆動電流をＥＬ素子１６６に流すことにより、ＥＬ素子１６６を発光させる。ここで、ＥＬアノード電源線１６９に供給されている電圧はＶＴＦＴであり、例えば２０Ｖである。これにより、駆動トランジスタ１６１は、ゲート電極に供給された信号電圧を、当該信号電圧に対応した信号電流に変換し、変換された信号電流をＥＬ素子１６６に供給する。
　また、駆動トランジスタ１６１は、スイッチ１６３がオフ状態（非導通状態）にされて基準電圧電源線１６８と容量素子１６７の第１電極とが非導通で、かつ、スイッチ１６５がオフ状態（非導通状態）にされてＥＬアノード電源線１６９とドレイン電極とが非導通である場合に、駆動電流をＥＬ素子１６６に流さないことでＥＬ素子１６６を発光させない。
　容量素子１６７は、駆動トランジスタ１６１の流す電流量を決める電圧を保持する。具体的には、この容量素子１６７は、駆動トランジスタ１６１のゲート－ソース間に設けられ、容量素子１６７の第２電極（駆動トランジスタ１６１のソース側の電極）は、駆動トランジスタ１６１のソース（ＥＬカソード電源線１７０側）とＥＬ素子１６６のアノードとの間に接続されている。容量素子１６７の第１電極（駆動トランジスタ１６１のゲート側の電極）は、駆動トランジスタ１６１のゲートに接続されている。また、容量素子１６７の第１電極は、基準電圧電源線１６８（ＶＲＥＦ）とスイッチ１６３を介して接続されている。
　スイッチ１６２は、信号電圧を供給するためのＤａｔａ線１７６（信号線）と容量素子１６７の第１電極との導通および非導通を切り換える。具体的には、スイッチ１６２は、ドレインおよびソースの一方の端子がＤａｔａ線１７６に接続され、ドレインおよびソースの他方の端子が容量素子１６７の第１電極に接続され、ゲートが走査線であるＳｃａｎ線１７２に接続されているスイッチングトランジスタである。換言すると、スイッチ１６２は、Ｄａｔａ線１７６を介して供給された信号電圧（データ信号）を容量素子１６７に書き込むための機能を有する。
　スイッチ１６３は、基準電圧ＶＲＥＦを供給する基準電圧電源線１６８と容量素子１６７の第１電極との導通および非導通を切り換える。具体的には、スイッチ１６３は、ドレインおよびソースの一方の端子が基準電圧電源線１６８（ＶＲＥＦ）に接続され、ドレインおよびソースの他方の端子が容量素子１６７の第１電極に接続され、ゲートがＲｅｆ線１７３に接続されているスイッチングトランジスタである。換言すると、スイッチ１６３は、容量素子１６７の第１電極（駆動トランジスタ１６１のゲート）に対して基準電圧（ＶＲＥＦ）を与える機能を有する。
　スイッチ１６４は、容量素子１６７の第２電極と初期化電源線１７１との導通および非導通を切り換える。具体的には、スイッチ１６４は、ドレインおよびソースの一方の端子が初期化電源線１７１（ＶＩＮＩ）に接続され、ドレインおよびソースの他方の端子が容量素子１６７の第２電極に接続され、ゲートがＩｎｉｔ線１７４に接続されているスイッチングトランジスタである。換言すると、スイッチ１６４は、容量素子１６７の第２電極（駆動トランジスタ１６１のソース）に対して初期化電圧（ＶＩＮＩ）を与える機能を有する。
　スイッチ１６５は、ＥＬアノード電源線１６９と駆動トランジスタ１６１のドレイン電極との導通および非導通を切り換える。具体的には、スイッチ１６５は、ドレインおよびソースの一方の端子がＥＬアノード電源線１６９（ＶＴＦＴ）に接続され、ドレインおよびソースの他方の端子が駆動トランジスタ１６１のドレイン電極に接続され、ゲートがＥｎａｂｌｅ線１７５に接続されているスイッチングトランジスタである。
　以上のように構成された画素１６０は、データ線駆動回路３２からＤａｔａ線１７６を介して供給された信号電圧（データ信号）に応じた輝度で発光する。
　なお、画素１６０を構成するスイッチ１６２～スイッチ１６４とスイッチ１６５とはｎ型ＴＦＴとして、以下では説明を行うが、それに限られない。スイッチ１６２～スイッチ１６４とスイッチ１６５とは、ｐ型ＴＦＴであってもよい。また、スイッチ１６２～スイッチ１６４とスイッチ１６５とにおいて、ｎ型ＴＦＴとｐ型ＴＦＴとが混在して用いられてもよい。なお、ｐ型ＴＦＴのゲートに接続された信号線については以下で説明する電圧レベルを逆転させればよい。
　また、基準電圧電源線１６８の電圧ＶＲＥＦと初期化電源線１７１の電圧ＶＩＮＩとの電位差は駆動トランジスタ１６１の最大閾値電圧よりも大きな電圧に設定される。
　また、基準電圧電源線１６８の電圧ＶＲＥＦ及び初期化電源線１７１の電圧ＶＩＮＩは、ＥＬ素子１６６に電流が流れないように、次のように設定されている。
　電圧ＶＩＮＩ＜電圧ＶＥＬ＋（ＥＬ素子１６６の順方向電流閾値電圧）、
　（基準電圧電源線１６８の電圧ＶＲＥＦ）＜電圧ＶＥＬ＋（ＥＬ素子１６６の順方向電流閾値電圧）＋（駆動トランジスタ１６１の閾値電圧）
　ここで、電圧ＶＥＬは、上述したように、ＥＬカソード電源線１７０の電圧である。
　［１－２．動作］
　次に、上述したように構成された本実施の形態に係る表示装置１の動作について図４～図６を用いて説明する。
　図４は、本実施の形態に係る表示装置１における電源停止動作を示すタイミングチャートである。図５は、本実施の形態に係る表示装置１の通常動作及び電源停止動作の詳細なタイミング例を示すタイミングチャートである。図６は、本実施の形態において、駆動トランジスタ１６１の各ノードから電荷が引き抜かれる様子を説明する説明図である。ここで、駆動トランジスタ１６１のノードとは、駆動トランジスタ１６１のゲート、ドレイン又はソースである。
　なお、図４には、表示装置１の電源電圧と、検出信号ＰＯＲ１と、検出信号ＰＯＲ２と、画素アレイ３４への供給電圧のうちパネル制御信号Ｓｉｇ１に対応する電圧Ｓｉｇ１＊と、画素アレイ３４への供給電圧のうちパネル制御信号Ｓｉｇ２に対応する電圧Ｓｉｇ２＊とが示されている。ただし、図中のＳｉｇ１＊、Ｓｉｇ２＊は、画素アレイ３４への供給電圧の傾向を模式的に示した一例である。つまり、画素アレイ３４への供給電圧は、図中のＳｉｇ１＊、Ｓｉｇ２＊のように最小電圧がＶＳＳかつ最大電圧がＶＤＤでない場合もある。また、画素アレイ３４への供給電圧は、ハイレベル電圧が図中のＳｉｇ１＊、Ｓｉｇ２＊のような傾向を示すパルス波形の場合もある。
　また、図５には、画素アレイ３４へ供給される各種電源電圧及び各種信号が示されている。ここでいう各種電源電圧はＶＩＮＩ、ＶＲＥＦ、ＶＴＦＴ、ＶＥＬであり、各種信号は、走査信号ＳＣＡＮ、ＲＥＦ信号ＲＥＦ、イネーブル信号ＥＮＢ、ｉｎｉｔ信号ＩＮＩ、信号電圧ＤＡＴＡである。
　［１－２－１．通常動作］
　まず、本実施の形態に係る表示装置１の通常動作について説明する。ここで、通常動作とは、表示装置１に対する電源供給が停止される前（図４の時刻ｔ１より前）の表示装置１の動作である。なお、通常動作とは、検出部１０によって電源供給の停止が検出される前（図４の時刻ｔ２より前）の動作でもよい。
　図４に示すように、通常動作では、各種電源電圧及び各種信号として、所定のタイミングかつ所定の電圧が供給される。具体的には、図５に示すように、通常動作では、各種電源電圧は一定の電圧が連続して供給され、各種信号の各々は、一定の電圧（スイッチ１６２～１６５を導通させるハイレベル電圧）が所定のタイミングで供給される。これにより、通常動作では、画素１６０は、以下の（i）～（iv）のように動作する。
　具体的には、（i）ＩＮＩをＨＩＧＨ、かつ、ＲＥＦをＨＩＧＨにすることにより、スイッチ１６３、１６４を導通させ、駆動トランジスタ１６１の閾値電圧補償を行うためのドレイン電流を流すのに必要な初期電圧を容量素子１６７に保持させる（初期化動作）。次に、（ii）ＩＮＩをＬＯＷにした後にＥＮＢをＨＩＧＨとすることにより、スイッチ１６５を導通させてドレイン電流を流す。これにより、駆動トランジスタ１６１の閾値電圧に相当する電圧を容量素子１６７に保持させる（閾値補償動作）。その後、（iii）ＥＮＢ、ＲＦＦをＬＯＷにした後にＳＣＡＮをＨＩＧＨにすることにより、スイッチ１６２を導通させて信号電圧ＤＡＴＡを書き込む（書き込み動作）。最後に、（iv）ＥＮＢをＨＩＧＨにすることによりスイッチ１６５を導通させてＥＬ素子１６６を発光させる（発光動作）。
　このような動作により、通常動作において、表示装置１は、各画素１６０の駆動トランジスタ１６１の閾値電圧のバラつきを抑制して発光することができる。
　［１－２－２．電源停止動作］
　ここで、このような画素１６０において、駆動トランジスタ１６１のゲートは、スイッチ１６２を介してＤａｔａ線１７６に接続されている。また、当該ゲートは、スイッチ１６３を介して基準電圧電源線１６８に接続されている。すなわち、当該ゲートは、スイッチ１６２、１６３が非導通になった場合、いずれの配線にも接続されないフローティング状態となる。
　これにより、表示装置１に対する電源電圧の供給が停止した場合、駆動トランジスタ１６１のゲートの電荷が十分に抜けない虞がある。これは以下のような理由による。
　具体的には、通常、駆動トランジスタ１６１には、電子の移動度が高いことから薄膜トランジスタが用いられる。特に、酸化物薄膜トランジスタは、オフ時のリーク電流が極めて小さく、リーク電流の大きさがｐＡオーダーであるという長所があることから駆動トランジスタ１６１に適している。しかしながら、このような酸化物薄膜トランジスタは、リーク電流が極めて小さいために、表示装置１の電源供給が停止された後であっても、各画素１６０の内部では電源供給が停止される直前での電荷が保持される。
　このような駆動トランジスタ１６１のゲートに保持された電荷によって、次のような問題を生じる虞がある。
　具体的には、このような電荷により駆動トランジスタ１６１に印加される電圧は、当該駆動トランジスタ１６１に対する電気的ストレスとなる。これにより、駆動トランジスタ１６１の閾値電圧シフトが生じる虞がある。すなわち、駆動トランジスタ１６１の信頼性の劣化、及び、特性の劣化が生じる虞がある。このような画素内のトランジスタの劣化は、表示装置の特性及び信頼性に影響を及ぼす虞がある。
　そこで、本実施の形態に係る表示装置１では、当該表示装置１に対する電源供給が停止した場合に、駆動トランジスタ１６１のゲートの電荷を引き抜くことにより、上記の問題を解決する。以下、本実施の形態に係る表示装置１の電源停止動作について、具体的に説明する。
　図４に示すように、時刻ｔ１において、例えば表示装置１本体の電源ボタンが押下されることにより当該表示装置１に対する電源供給が停止すると、時刻ｔ１以降では、電源電圧が次第に低下する。
　時刻ｔ２において、電源電圧が第１閾値電圧以下になると、検出部１０によって検出信号ＰＯＲ１が出力される。よって、パネル制御部２０によって、表示パネル３０に対して電源停止動作をさせるためのパネル制御信号Ｓｉｇ１が出力される。したがって、画素アレイ３４への供給電圧のうち、パネル制御信号Ｓｉｇ１に対応する電圧（本実施の形態では、ＶＩＮＩ、ＶＲＥＦ、ＶＴＦＴ、ＶＥＬ、ＶＤＡＴＡ）が、図中のＳｉｇ１＊のように低下する。
　これにより、時刻ｔ３において、パネル制御信号Ｓｉｇ１に対応する電圧（本実施の形態では、ＶＩＮＩ、ＶＲＥＦ、ＶＴＦＴ、ＶＥＬ、ＶＤＡＴＡ）が、ローレベル電圧（例えば、ＶＳＳ）となる。
　次に、時刻ｔ４において、電源電圧が第２閾値電圧以下になると、検出部１０によって検出信号ＰＯＲ２が出力される。よって、パネル制御部２０によって、表示パネル３０に対して電源停止動作をさせるためのパネル制御信号Ｓｉｇ２が出力される。したがって、画素アレイ３４への供給電圧のうち、パネル制御信号Ｓｉｇ２に対応する電圧（本実施の形態では、走査信号ＳＣＡＮ、ＲＥＦ信号ＲＥＦ、イネーブル信号ＥＮＢ、ｉｎｉｔ信号ＩＮＩ）が、図中のＳｉｇ２＊のように低下する。
　ここで、時刻ｔ３～ｔ４では、Ｓｉｇ１＊はローレベル電圧になっているものの、Ｓｉｇ２＊は低下していない。よって、図５に示すように、パネル制御信号Ｓｉｇ２に対応する電圧（信号）であるＩＮＩ、ＲＥＦ、ＥＮＢ、ＳＣＡＮが通常動作と同様にＨＩＧＨになることにより、スイッチ１６２～１６５が導通する。
　これにより、時刻ｔ３～ｔ４では、図６に示すように、駆動トランジスタ１６１のゲート、ドレイン及びソースの電荷が引き抜かれる。
　具体的には、駆動トランジスタ１６１のゲートの電荷は、スイッチ１６２を介してローレベル電圧（例えば、ＶＳＳ）が印加されたＤａｔａ線１７６に引き抜かれる。また、さらに、当該ゲートの電荷は、スイッチ１６３を介してローレベル電圧（例えば、ＶＳＳ）が印加された基準電圧電源線１６８に引き抜かれる。さらに具体的には、駆動トランジスタ１６１のゲートの電荷は、スイッチ１６２及びＤａｔａ線１７６を介してデータ線駆動回路３２に引き抜かれる、又は、スイッチ１６３及び基準電圧電源線１６８を介して電源部３１に引き抜かれる。
　また、駆動トランジスタ１６１のドレインの電荷は、スイッチ１６５を介してローレベル電圧（例えば、ＶＳＳ）が印加されたＥＬアノード電源線１６９に引き抜かれる。さらに具体的には、駆動トランジスタ１６１のドレインの電荷は、スイッチ１６５及びＥＬアノード電源線１６９を介して電源部３１に引き抜かれる。
　また、駆動トランジスタ１６１のソースの電荷は、スイッチ１６４を介してローレベル電圧（例えば、ＶＳＳ）が印加された初期化電源線１７１に引き抜かれる。さらに具体的には、駆動トランジスタ１６１のソースの電荷は、スイッチ１６４及び初期化電源線１７１を介して電源部３１に引き抜かれる。
　その後、時刻ｔ４～ｔ５において、電源電圧の低下に伴ってＳｉｇ＊２も次第に低下し、電源電圧がローレベル（例えば、ＶＳＳ）となった時刻ｔ５において、Ｓｉｇ＊２もローレベルとなる。つまり、時刻ｔ５以降では各スイッチ１６２～１６４が非導通状態となることにより、駆動トランジスタ１６１のゲート、ドレイン及びソースはフローティング状態となる。
　このように、本実施の形態に係る表示装置１では、検出部１０によって電源供給の停止が検出された場合、各種電源電圧及び信号電圧（ＶＩＮＩ、ＶＲＥＦ、ＶＴＦＴ、ＶＥＬ、ＶＤＡＴＡ）を低下させた後に、スイッチ１６２～１６５を導通させる。これにより、表示装置１は、スイッチ１６２～１６５を介して、駆動トランジスタ１６１のゲート、ドレイン及びソースの電荷を引き抜くことができる。
　ここで、上述したように、駆動トランジスタ１６１のゲート、ドレイン及びソースの電荷は、上述の時刻ｔ３～ｔ４において引き抜かれている。よって、時刻ｔ５において、駆動トランジスタ１６１のゲート、ドレイン及びソースがフローティング状態となったとき、これらゲート、ドレイン及びソースに保持される電荷を抑制できる。
　よって、本実施の形態に係る表示装置１では、フローティング状態になったときに駆動トランジスタ１６１のゲートに電荷が保持されていることにより生じる駆動トランジスタ１６１への負荷を抑制できる。つまり、表示装置１では、駆動トランジスタ１６１の信頼性の劣化、及び、特性の劣化を抑制できる。その結果、表示装置１の特性及び信頼性を保つことができる。
　なお、時刻ｔ３～ｔ４の期間は、例えば、１フレーム期間以上であればよい。これにより、全ての画素行において、各種電源電圧及び信号電圧（ＶＩＮＩ、ＶＲＥＦ、ＶＴＦＴ、ＶＥＬ、ＶＤＡＴＡ）をローレベル電圧まで低下させた後に、スイッチ１６２～１６５を導通させることができる。よって、全ての画素行において、スイッチ１６２～１６５を介して、駆動トランジスタ１６１のゲート、ドレイン及びソースの電荷を引き抜くことができる。
　また、上記説明では、各画素１６０からの電荷の引き抜きは、時刻ｔ３～ｔ４において行順次に行われているとした。つまり、電源停止動作においても、通常動作と同様に、走査信号ＳＣＡＮ、ＲＥＦ信号ＲＥＦ、イネーブル信号ＥＮＢ、ｉｎｉｔ信号ＩＮＩを行順次にＨＩＧＨにすることにより、全画素１６０から電荷を引き抜いている。これにより、走査線駆動回路３３は、通常動作と電源停止動作とで、走査信号ＳＣＡＮ、ＲＥＦ信号ＲＥＦ、イネーブル信号ＥＮＢ、ｉｎｉｔ信号ＩＮＩをＨＩＧＨにするタイミングを変える必要がないので、簡易な制御で電荷を引き抜くことができる。
　なお、各画素１６０からの電荷の引き抜きは、時刻ｔ３～ｔ４のいずれかのタイミングで一斉に行われてよい。つまり、各種電源電圧及び信号電圧（ＶＩＮＩ、ＶＲＥＦ、ＶＴＦＴ、ＶＥＬ、ＶＤＡＴＡ）がローレベル電圧まで低下した後に、全ての画素行に対して、走査信号ＳＣＡＮ、ＲＥＦ信号ＲＥＦ、イネーブル信号ＥＮＢ、ｉｎｉｔ信号ＩＮＩをＨＩＧＨにしてもよい。これにより、電荷の引き抜きに要する時間を短縮できる。
　［１－３．効果等］
　以上説明したように、本実施の形態に係る表示装置１は、行列状に配置された複数の画素１６０を備える表示装置であって、複数の画素１６０の各々は、供給される電流量に応じて発光するＥＬ素子１６６と、ＥＬ素子１６６の発光を制御する駆動トランジスタ１６１と、駆動トランジスタ１６１のゲートに接続された第１スイッチであるスイッチ１６２、１６３とを有し、表示装置１は、当該表示装置１に対する電源供給が停止した場合に複数の画素１６０の各々におけるゲートの電荷を引き抜く電荷引抜部を備える。
　このように、本実施の形態に係る表示装置１は、表示装置１に対する電源供給が停止した場合に駆動トランジスタ１６１のゲートの電荷を引き抜く。よって、表示装置１に対する電源供給が停止している期間において駆動トランジスタ１６１にかかる負荷（電気的ストレス）を抑制できる。したがって、本実施の形態に係る表示装置１は、当該期間における画素１６０内の駆動トランジスタ１６１の劣化を抑制できる。すなわち、表示装置１の長期信頼性を確保できる。
　ここで、本実施の形態において、表示装置１に対する電源供給が停止した場合に複数の画素１６０の各々における駆動トランジスタ１６１のゲートの電荷を引き抜く電荷引抜部は、検出部１０、パネル制御部２０、電源部３１、データ線駆動回路３２及び走査線駆動回路３３に相当する。
　つまり、本実施の形態では、電荷引抜部は、表示装置１の外部から供給される電源電圧の低下を検出することにより、電源供給の停止を検出する検出部１０を備える。
　これにより、表示装置１の電源電圧がローレベル電圧（例えば、ＶＳＳ）となる前に、当該電源供給の停止を検出することができる。よって、電荷引抜部による電荷の引き抜きに内部電圧が必要な場合であっても、駆動トランジスタ１６１のゲートの電荷を引き抜くことができる。
　また、電荷引抜部は、検出部１０により電源供給の停止が検出された場合、スイッチ１６２、１６３を導通させることにより電荷を引き抜く。
　このように、本実施の形態では、各画素１６０に設けられているスイッチ１６２、１６３を導通させることにより電荷を引き抜く。よって、電荷を引き抜くための新たな構成を設ける必要がないので、画素構成を簡素化できる。
　具体的には、スイッチ１６２、１６３は、本実施の形態における第１配線であるＤａｔａ線１７６及び基準電圧電源線１６８と駆動トランジスタ１６１のゲートとの導通及び非導通を切り替え、電荷引抜部は、検出部１０により電源供給の停止が検出された場合、Ｄａｔａ線１７６及び基準電圧電源線１６８の電圧がローレベル電圧となった後に、スイッチ１６２、１６３（いずれも第１スイッチ）を導通させる。
　ここで、Ｄａｔａ線１７６及び基準電圧電源線１６８は、複数の画素１６０に対して、ＥＬ素子１６６の発光を制御するための電源電圧を供給する電源線、又は、ＥＬ素子１６６の輝度に対応する信号電圧ＤＡＴＡを供給する信号線である。
　このように、本実施の形態では、表示装置１に対する電源供給が行われている通常時において電源電圧又は信号電圧が供給されているＤａｔａ線１７６及び基準電圧電源線１６８の電圧を、当該電源供給が停止した電源停止時においてローレベル電圧（例えば、ＶＳＳ）とする。つまり、本実施の形態では、Ｄａｔａ線１７６及び基準電圧電源線１６８の電圧を通常時と電源停止時とで切り替えることにより、Ｄａｔａ線１７６及び基準電圧電源線１６８を介して電荷を引き抜くことができる。すなわち、電荷を引き抜くための新たな構成を設ける必要がないので、構成を簡素化できる。
　また、例えば、ローレベル電圧（例えば、ＶＳＳ）は、駆動トランジスタ１６１への電気的ストレスを抑制する電圧である。
　これにより、駆動トランジスタ１６１のゲートから電荷が引き抜かれて平衡状態となった場合、つまり、電荷の引き抜きが完了した場合、当該ゲートの電圧は、当該駆動トランジスタ１６１への電気的ストレスを抑制する電圧となる。よって、当該駆動トランジスタ１６１における、信頼性の劣化、及び、特性の劣化を一層抑制できる。
　なお、本実施の形態では、電気的ストレスを抑制できる電圧としてローレベル電圧（例えば、０［Ｖ］等のＶＳＳ）を例に説明したが、これに限らない。例えば、電気的ストレスを抑制できる電圧は、駆動トランジスタ１６１のゲート－ソース間電圧が当該駆動トランジスタ１６１の閾値電圧となるような電圧であってもよい。
　（実施の形態１の変形例）
　上記実施の形態１では、表示装置１に対する電源供給が停止した場合、駆動トランジスタ１６１のゲートの電荷は、スイッチ１６２及びＤａｔａ線１７６と、スイッチ１６３及び基準電圧電源線１６８とを介して、データ線駆動回路３２及び電源部３１に引き抜かれた。しかし、図７及び図８に示すように、表示装置１に対する電源供給が停止した場合、駆動トランジスタ１６１のゲートの電荷は、スイッチ１６２及びＤａｔａ線１７６と、スイッチ１６３及び基準電圧電源線１６８との一方を介して引き抜かれてもよい。図７及び図８は、実施の形態１の変形例において、駆動トランジスタ１６１の各ノードから電荷が引き抜かれる様子を説明する説明図である。具体的には、これらの図は、実施の形態１の変形例において、図４の時刻ｔ３～ｔ４における画素１６０の状態を示す説明図である。
　すなわち、図６～図８に示すように、電源部３１及びデータ線駆動回路３２は、検出部１０により電源供給の停止が検出された場合、駆動トランジスタ１６１のゲートに接続されたスイッチ１６２、１６３の少なくとも１つを導通させることにより、当該ゲートの電荷を引き抜けばよい。具体的には、電源部３１及びデータ線駆動回路３２は、検出部１０により電源供給の停止が検出された場合、当該少なくとも１つに接続された配線（Ｄａｔａ線１７６又は基準電圧電源線１６８）の電圧がローレベル電圧（ＶＳＳ）となった後に、当該少なくとも１つを導通させればよい。
　言い換えると、上記実施の形態１では、画素アレイ３４への供給電圧のうちパネル制御信号Ｓｉｇ１に対応する電圧は、ＶＩＮＩ、ＶＲＥＦ、ＶＴＦＴ、ＶＥＬ、ＶＤＡＴＡであった。また、画素アレイ３４への供給電圧のうちパネル制御信号Ｓｉｇ２に対応する電圧（信号）は、走査信号ＳＣＡＮ、ＲＥＦ信号ＲＥＦ、イネーブル信号ＥＮＢ、ｉｎｉｔ信号ＩＮＩであった。しかしながら、これらパネル制御信号Ｓｉｇ１、Ｓｉｇ２と画素アレイ３４への供給電圧との対応付けは、上記実施の形態１に限らない。
　すなわち、パネル制御信号Ｓｉｇ１に対応する電圧（信号）は、ＶＩＮＩ、ＶＲＥＦ、ＶＴＦＴ、ＶＥＬ、ＤＡＴＡ、さらに、ＲＥＦ信号ＲＥＦであってもよく、パネル制御信号Ｓｉｇ２に対応する電圧（信号）は、走査信号ＳＣＡＮ、イネーブル信号ＥＮＢ、ｉｎｉｔ信号ＩＮＩであってもよい。これにより、図７に示すように、表示装置１に対する電源供給が停止した場合、駆動トランジスタ１６１のゲートの電荷は、スイッチ１６２及びＤａｔａ線１７６を介して引き抜かれる。
　また、パネル制御信号Ｓｉｇ１に対応する電圧（信号）は、ＶＩＮＩ、ＶＲＥＦ、ＶＴＦＴ、ＶＥＬ、ＤＡＴＡ、さらに、走査信号ＳＣＡＮであってもよく、パネル制御信号Ｓｉｇ２に対応する電圧（信号）は、ＲＥＦ信号ＲＥＦ、イネーブル信号ＥＮＢ、ｉｎｉｔ信号ＩＮＩであってもよい。これにより、図８に示すように、表示装置１に対する電源供給が停止した場合、駆動トランジスタ１６１のゲートの電荷は、スイッチ１６３及び基準電圧電源線１６８を介して引き抜かれる。
　（実施の形態２）
　次に、本開示の実施の形態２について、実施の形態１と異なる点を中心に説明する。上記実施の形態１では、表示装置１に対する電源供給が停止した場合に、通常動作においてＥＬ素子１６６の発光を制御するためのスイッチ１６２、１６３を介して、駆動トランジスタ１６１のゲートの電荷を引き抜いた。これに対して、本実施の形態では、スイッチ１６２、１６３以外のスイッチであって、表示装置１に対する電源供給が停止した場合に駆動トランジスタ１６１のゲートの電荷を引き抜くためのスイッチを備える。
　［２－１．構成］
　［２－１－１．表示装置］
　まず、本実施の形態に係る表示装置の構成について、図９及び図１０を用いて説明する。
　図９は、実施の形態２に係る表示装置の構成例を示すブロック図である。図１０は、図９中の表示パネルの構成例を示すブロック図である。
　これらの図に示すように、本実施の形態に係る表示装置２は、実施の形態に係る表示装置１とほぼ同様であるが、パネル制御部２２０から表示パネル２３０に出力される信号、及び、表示パネル２３０の構成が異なる。
　パネル制御部２２０は、実施の形態１におけるパネル制御部２０と比較して、さらにリセット信号ＲＳＴを出力する。具体的には、パネル制御部２２０は、検出部１０により電源供給の停止が検出された場合、表示パネル２３０に対して、リセット信号ＲＳＴを出力する。より具体的には、パネル制御部２２０は、第１検出器１１によって検出信号ＰＯＲ１が出力されてから、第２検出器１２によって検出信号ＰＯＲ２が出力されるまでの期間、ＨＩＧＨとなるようなリセット信号ＲＳＴを出力する。
　また、実施の形態１におけるパネル制御部２０は、第１検出器１１から検出信号ＰＯＲ１が出力された場合にパネル制御信号Ｓｉｇ１を出力し、第２検出器１２から検出信号ＰＯＲ２が出力された場合にパネル制御信号Ｓｉｇ２を出力したが、本実施の形態におけるパネル制御部２２０は、第２検出器１２から検出信号ＰＯＲ２が出力された場合にパネル制御信号Ｓｉｇ１、Ｓｉｇ２を出力する。
　表示パネル２３０は、実施の形態１における表示パネル３０と比較して、電源部２３１によって供給される電圧が異なる。また、画素アレイ２３４に配置された画素の構成が異なる。
　電源部２３１は、実施の形態１に係る電源部３１と比較して、さらに、リセット電圧ＶＲＳＴを画素アレイ２３４に供給する。ここで、このリセット電圧ＶＲＳＴは、例えば、駆動トランジスタ１６１への電気的ストレスを抑制する電圧（例えば、０［Ｖ］）である。
　画素アレイ２３４は、実施の形態１における画素アレイ３４と比較して、画素の構成が異なる。
　［２－１－２．画素］
　続いて、画素アレイ２３４に配置された画素の構成の一例について、図１１を用いて説明する。図１１は、実施の形態２における画素の構成を示す回路図である。
　図１１に示す画素２６０は、実施の形態１における画素１６０と比較して、さらに、スイッチ２６１～２６３を備える。
　スイッチ２６１は、リセット電圧ＶＲＳＴを供給するリセット電源線２６４と駆動トランジスタ１６１のゲートとの導通および非導通を切り換える。具体的には、スイッチ２６１は、ドレインおよびソースの一方の端子がリセット電源線２６４（ＶＲＳＴ）に接続され、ドレインおよびソースの他方の端子が駆動トランジスタ１６１のゲートに接続され、ゲートがＲｅｓｅｔ線２７１に接続されているスイッチングトランジスタである。
　スイッチ２６２は、ドレインおよびソースの他方の端子が駆動トランジスタ１６１のドレインに接続されている点を除き、スイッチ２６１と同様に接続されている。スイッチ２６３は、ドレインおよびソースの他方の端子が駆動トランジスタ１６１のソースに接続されている点を除き、スイッチ２６１と同様に接続されている。
　［２－２．動作］
　次に、上述したように構成された本実施の形態に係る表示装置２の動作について図１２及び図１３を用いて説明する。
　図１２は、本実施の形態に係る表示装置２における電源停止動作を示すタイミングチャートである。図１３は、本実施の形態において、駆動トランジスタ１６１の各ノードから電荷が引き抜かれる様子を説明する説明図である。
　なお、図１２には、表示装置２の電源電圧と、リセット信号ＲＳＴと、リセット電圧ＶＲＳＴと、画素アレイ２３４への供給電圧のうちパネル制御信号Ｓｉｇ１に対応する電圧Ｓｉｇ１＊と、画素アレイ２３４への供給電圧のうちパネル制御信号Ｓｉｇ２に対応する電圧Ｓｉｇ２＊とが示されている。ただし、図中のＳｉｇ１＊、Ｓｉｇ２＊は、画素アレイ２３４への供給電圧の傾向を模式的に示した一例である。つまり、画素アレイ２３４への供給電圧は、図中のＳｉｇ１＊、Ｓｉｇ２＊のように最小電圧がＶＳＳかつ最大電圧がＶＤＤでない場合もある。また、画素アレイ２３４への供給電圧は、ハイレベル電圧が図中のＳｉｇ１＊、Ｓｉｇ２＊のような傾向を示すパルス波形の場合もある。
　［２－２－１．通常動作］
　本実施の形態に係る表示装置２の通常動作は、実施の形態１における通常動作と同様である。つまり、表示装置２は、当該表示装置２に対して電源電圧が供給されている通常時において、実施の形態１で述べたような（i）初期化動作、（ii）閾値補償動作、（iii）書き込み動作、及び、（iv）発光動作を順に行うことにより、表示装置２は、各画素２６０の駆動トランジスタ１６１の閾値電圧のバラつきを抑制して発光することができる。
　［２－２－２．電源停止動作］
　次に、本実施の形態に係る表示装置１の電源停止動作について、具体的に説明する。
　図１２に示すように、時刻ｔ１において、例えば表示装置２本体の電源ボタンが押下されることにより当該表示装置２に対する電源供給が停止すると、時刻ｔ１以降では、電源電圧が次第に低下する。
　時刻ｔ２において、電源電圧が第１閾値電圧以下になると、検出部１０によって検出信号ＰＯＲ１が出力される。よって、パネル制御部２２０によって、ＲＳＴがＨＩＧＨへと立ち上がる。したがって、スイッチ２６１～２６３が導通する。
　次に、時刻ｔ４において、電源電圧が第２閾値電圧以下になると、検出部１０によって検出信号ＰＯＲ２が出力される。よって、パネル制御部２２０によって、ＲＳＴがＬＯＷへと立ち下がる。したがって、スイッチ２６１～２６３が非導通となる。また、パネル制御部２２０によって、表示パネル２３０に対して電源停止動作をさせるためのパネル制御信号Ｓｉｇ１、Ｓｉｇ２が出力される。したがって、画素アレイ２３４への供給電圧のうち、パネル制御信号Ｓｉｇ１、Ｓｉｇ２に対応する電圧（本実施の形態では、走査信号ＳＣＡＮ、ＲＥＦ信号ＲＥＦ、イネーブル信号ＥＮＢ、ｉｎｉｔ信号ＩＮＩ、ＶＩＮＩ、ＶＲＥＦ、ＶＴＦＴ、ＶＥＬ、ＶＤＡＴＡ）が、図中のＳｉｇ１＊、Ｓｉｇ２＊のように低下する。
　ここで、時刻ｔ２～ｔ４では、ＲＳＴがＨＩＧＨとなっているので、スイッチ２６１～２６３が導通している。
　これにより、時刻ｔ２～ｔ４では、図１３に示すように、駆動トランジスタ１６１のゲート、ドレイン及びソースの電荷が、スイッチ２６１～２６３を介してリセット電源線２６４に引き抜かれる。
　このように、本実施の形態に係る表示装置２では、検出部１０によって電源供給の停止が検出された場合、スイッチ２６１～２６３を導通させる。これにより、表示装置２は、スイッチ２６１～２６３を介して、駆動トランジスタ１６１のゲート、ドレイン及びソースの電荷を引き抜くことができる。
　よって、本実施の形態に係る表示装置２は、実施の形態１に係る表示装置１と同様の効果を奏する。すなわち、表示装置２に対する電源供給が停止している期間において駆動トランジスタ１６１にかかる負荷（電気的ストレス）を抑制できる。したがって、本実施の形態に係る表示装置２は、当該期間における画素２６０内の駆動トランジスタ１６１の劣化を抑制できる。
　［２－３．効果等］
　以上説明したように、本実施の形態に係る表示装置２は、実施の形態１に係る表示装置１と比較して、さらに、駆動トランジスタ１６１のゲートに接続された第２スイッチであるスイッチ２６１を備え、電荷引抜部は、検出部１０により電源供給の停止が検出された場合、スイッチ２６１を導通させることにより電荷を引き抜く。
　これにより、簡易な制御で駆動トランジスタ１６１のゲートの電荷を引き抜くことができる。
　ここで、本実施の形態において、表示装置１に対する電源供給が停止した場合に複数の画素２６０の各々における駆動トランジスタ１６１のゲートの電荷を引き抜く電荷引抜部は、検出部１０、パネル制御部２２０、電源部２３１、データ線駆動回路３２及び走査線駆動回路３３に相当する。
　具体的には、スイッチ２６１は、第１配線（スイッチ１６２が接続されたＤａｔａ線１７６、スイッチ１６３が接続された基準電圧電源線１６８）と異なる第２配線であるリセット電源線２６４と駆動トランジスタ１６１のゲートとの導通及び非導通を切り替え、リセット電源線２６４には、ローレベル電圧が印加されている。
　これにより、リセット電源線２６４の電圧を切り替える必要が無いので、一層簡易な制御で駆動トランジスタ１６１のゲートの電荷を引き抜くことができる。
　（実施の形態２の変形例１）
　なお、スイッチ２６１～２６３は、図１４に示すように、駆動トランジスタ１６１の各ノードとＤａｔａ線１７６との導通及び非導通を切り換えてもよい。図１４は、実施の形態２の変形例１における画素２６０Ａの構成を示す回路図である。
　同図に示す画素２６０Ａにおいても、検出部１０により表示装置２への電源供給の停止が検出された場合、Ｄａｔａ線１７６（第１配線）の電圧がローレベル電圧（例えば、０［Ｖ］）となった後に、スイッチ２６１（第２スイッチ）を導通させることにより、実施の形態１、２と同様の効果を奏する。
　（実施の形態２の変形例２）
　また、実施の形態２では、表示装置２に対する電源供給が停止した場合に、駆動トランジスタ１６１の各ノードの電荷が引き抜かれていたが、駆動トランジスタ１６１のドレイン及びソースの電荷は引き抜かれなくてもよい。
　つまり、図１５に示すように、画素２６０Ｂは、画素２６０と比較してスイッチ２６２、２６３を備えず、表示装置２に対する電源供給が停止した場合に、駆動トランジスタ１６１のドレイン―ソース間を導通するスイッチ２６５を備えてもよい。図１５は、実施の形態２の変形例２における画素２６０Ｂの構成を示す回路図である。
　このような構成であっても、表示装置に対する電源供給が停止している期間における駆動トランジスタ１６１の劣化を抑制できる。
　（実施の形態２の変形例３）
　また、実施の形態２におけるスイッチ２６１～２６３の各々に代わり抵抗素子を設けてもよい。これにより、スイッチ２６１～２６３の導通及び非導通を切り替える制御が不要となるので、簡易な構成及び制御で、表示装置に対する電源供給が停止した場合に駆動トランジスタ１６１の各ノードの電荷を引き抜くことができる。
　図１６は、実施の形態２の変形例３に係る表示装置２Ｃの構成を示すブロック図であり、図１７は、実施の形態２の変形例３における画素２６０Ｃの構成を示す回路図である。
　図１６に示すように、本変形例に係る表示装置２Ｃは、実施の形態２に係る表示装置２と比較して、検出部１０及びパネル制御部２０を備えなくてもよい。
　また、本変形例に係る表示装置２Ｃは、表示パネル２３０に代わり、画素アレイ２３４Ｃを備える表示パネル２３０Ｃを備える。画素アレイ２３４Ｃは、実施の形態２における画素アレイ２３４と比較して各画素の構成が異なる。
　すなわち、実施の形態２では、表示装置２に対する電源供給が停止した場合に、スイッチ２６１～２６３を導通させることにより、駆動トランジスタ１６１の各ノードの電荷を引き抜いた。これに対し、本変形例では、表示装置２Ｃに対する電源供給が停止した場合、抵抗３６１～３６３が、当該抵抗３６１～３６３の時定数に従って、駆動トランジスタ１６１の各ノードの電荷を放電する（引き抜く）。
　具体的には、表示装置２Ｃに対する電源供給が停止した場合、当該表示装置２Ｃの電源電圧は次第に低下する。よって、ＶＲＳＴは、次第にローレベル電圧へと低下する。したがって、抵抗３６１～３６３２を介して、駆動トランジスタ１６１の各ノードの電荷が放電される。つまり、本変形例では、実施の形態１で説明したような検出部１０及びパネル制御部２０がなくてもよい。
　つまり、変形例において、表示装置２Ｃに対する電源供給が停止した場合に複数の画素２６０Ｃの各々における駆動トランジスタ１６１の各ノードの電荷を引き抜く電荷引抜部は、抵抗３６１～３６３に相当する。
　ここで、抵抗３６１～３６３は、表示装置２Ｃに対する電源供給が行われている通常時に、ＥＬ素子１６６の発光に影響を及ぼさないような高抵抗値の抵抗であることが望ましい。
　以上のように、本変形例では、抵抗３６１～３６３によって、駆動トランジスタ１６１の各ノードの電荷が引き抜かれる。これにより、本変形例に係る表示装置２Ｃは、実施の形態１、２と同様の効果を奏する。すなわち、表示装置２Ｃに対する電源供給が停止している期間における駆動トランジスタ１６１の劣化を抑制できる。
　（他の実施の形態）
　以上、本出願において開示する技術の例示として、実施の形態及び変形例について説明した。しかしながら、本開示における技術は、これらに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。また、上記実施の形態及び変形例で説明した各構成要素を組み合わせて、新たな実施の形態とすることも可能である。
　そこで、以下、他の実施の形態を例示する。
　例えば、上記説明では、表示装置に対する電源供給が停止した場合、複数の画素の各々における駆動トランジスタの各ノードの電荷が引き抜かれるとして説明したが、少なくとも駆動トランジスタ１６１のゲートの電荷が引き抜かれていればよい。
　具体的には、実施の形態１に係る表示装置１は、図１８に示すように電荷を引き抜いてもよい。図１８は、実施の形態１の他の変形例において、駆動トランジスタ１６１のゲートから電荷が引き抜かれる様子を説明する説明図である。
　同図に示す画素１６０は、実施の形態１と同様の構成を有する。ただし、パネル制御信号Ｓｉｇ１に対応する電圧が、ＶＩＮＩ、ＶＲＥＦ、ＶＴＦＴ、ＶＥＬ、ＶＤＡＴＡ、ＲＥＦ信号ＲＥＦ、イネーブル信号ＥＮＢ、ｉｎｉｔ信号ＩＮＩであり、パネル制御信号Ｓｉｇ２に対応する電圧が、走査信号ＳＣＡＮである点が異なる。これにより、駆動トランジスタ１６１のドレイン及びソースの電荷は引き抜かれず、駆動トランジスタ１６１のゲートの電荷は引き抜かれる。
　また、実施の形態２において、各画素は、図１９のように構成されていてもよい。図１９は、実施の形態２の他の変形例における画素２６０Ｄの構成を示す回路図である。このように構成された画素２６０Ｄでは、駆動トランジスタ１６１のドレイン及びソースの電荷は引き抜かれず、駆動トランジスタ１６１のゲートの電荷は引き抜かれる。
　また、画素の構成は上記説明の構成に限らず、図２０のような構成であってもよい。
　図２０は、他の実施の形態における画素の構成を示す回路図である。図２０の画素は、駆動トランジスタ１６１と、スイッチ１６２と、ＥＬ素子１６６と、容量素子１６７とを備え、図３に示した画素よりも簡素化された構成である。
　同図の駆動トランジスタ１６１はｎ型ＴＦＴではなくｐ型ＴＦＴが用いられ、そのドレインは電圧Ｖ１の電源線に接続されている。
　容量素子１６７の一方の電極は電圧Ｖ２の電源線に接続されている。電圧Ｖ１は電圧Ｖ２と同じでもよい。
　スイッチ１６２のソースおよびドレインの一方はＤａｔａ線１７６に接続され、ソースおよびドレインの他方は容量素子１６７の他方の電極に接続されている。スイッチ１６２のゲートはＳｃａｎ線１７２に接続されている。
　この構成における電源停止動作では、検出部１０により電源供給の停止が検出された場合、Ｄａｔａ線１７６（第１配線）の電圧がローレベル電圧（例えば、０［Ｖ］）となった後に、スイッチ１６２（第１スイッチ）を導通させる。これにより、駆動トランジスタ１６１のゲートの電荷を引き抜くことができる。よって、表示装置に対する電源供給が停止している期間における画素内の駆動トランジスタ１６１の劣化を抑制できる。
　また、画素の構成は、例えば、図２０の回路例に対して、電圧Ｖ１の電源線と駆動トランジスタ１６１の間にスイッチを追加し、そのゲートにＥｎａｂｌｅ線１７５を接続した構成であってもよい。また、図２０の回路例に対して、電圧Ｖ２の電源線と駆動トランジスタ１６１の間にスイッチを追加し、そのゲートにＲｅｆ線１７３を接続した構成であってもよい。また、図２０の回路例に対して、ＥＬ素子１６６のアノードにスイッチを介して初期化電源線１７１を接続し、そのスイッチのゲートにＩｎｉｔ線１７４を接続した回路構成であってもよい。
　また、図２のように駆動トランジスタ１６１はｎ型であってもよいし、ｐ型であってもよい。
　また、スイッチ１６２～１６４の少なくとも１つのトランジスタはｐ型であってもよい。このようにトランジスタをｐ型で構成することにより、表示装置に対する電源供給が停止した場合、走査線駆動回路３３から出力される各信号（走査信号ＳＣＡＮ、ＲＥＦ信号ＲＥＦ、イネーブル信号ＥＮＢ、ｉｎｉｔ信号ＩＮＩ）がローレベル（例えば０Ｖ）となることにより、当該少なくとも１つのトランジスタが導通する。
　よって、表示装置に対する電源供給が停止した場合に走査線駆動回路３３から出力される各信号をローレベルにするような制御及び構成が必要ないので、制御及び構成が簡素化できる。
　また、駆動トランジスタのゲートの電荷が引き抜かれる構成に限らず、画素内の他のトランジスタ（スイッチングトランジスタ）のゲートの電荷が引き抜かれてもよい。具体的には、電源供給が停止されることにより画素内のスイッチが非導通になった場合に、いずれの配線にも接続されないフローティング状態となるゲートの電荷が引き抜かれる構成であればよい。これにより、表示装置に対する電源供給が停止している期間における、当該ゲートを含むトランジスタの劣化を抑制できる。
　また、引き抜かれる電荷は、負電荷（電子）に限らず、正電荷（ホール）であってもよい。
　また、上記実施の形態２において、スイッチ２６１～２６３は、画素２６０Ａごとに設けられていてもよいし、複数の画素２６０Ａに共通して設けられていてもよい。
　また、例えば、本開示の発光画素において使用される駆動トランジスタ及びスイッチングトランジスタの半導体層の材料は、特に限定されないが、例えば、ＩＧＺＯ（Ｉｎ－Ｇａ－Ｚｎ－Ｏ）などの酸化物半導体材料が採用され得る。ＩＧＺＯなどの酸化物半導体からなる半導体層を備えるトランジスタは、リーク電流が少ない。また、スイッチとして、ＩＧＺＯなどの酸化物半導体からなる半導体層を備えるトランジスタを用いる場合、閾値電圧を正とできるため、駆動トランジスタのゲートからのリーク電流を抑制することができる。
　また、上記説明では、発光素子として有機ＥＬ素子を用いたが、電流に応じて発光量が変化する発光素子であれば任意の発光素子を用いることができる。
　また、上述した有機ＥＬ表示装置などの表示装置については、図２１に示すようなフラットパネルディスプレイとして利用することができ、テレビジョンセット、パーソナルコンピュータ、携帯電話など、表示装置を有するあらゆる電子機器に適用することができる。
　本開示は、表示装置に利用でき、特にテレビジョンセットなどの表示装置に利用することができる。
　　１、２、２Ｃ　　表示装置
　　１０　検出部
　　２０、２２０　パネル制御部
　　３０、２３０、２３０Ｃ　　表示パネル
　　３１、２３１　　電源部
　　３２　　データ線駆動回路
　　３３　　走査線駆動回路
　　３４、２３４、２３４Ｃ　　画素アレイ
　１６０、２６０、２６０Ａ、２６０Ｂ、２６０Ｃ、２６０Ｄ　　画素
　１６１　　駆動トランジスタ
　１６２、１６３、１６４、１６５、２６１、２６２、２６３、２６５　　スイッチ
　１６６　　ＥＬ素子
　１６７　　容量素子
　１６８　　基準電圧電源線
　１６９　　ＥＬアノード電源線
　１７０　　ＥＬカソード電源線
　１７１　　初期化電源線
　１７２　　Ｓｃａｎ線
　１７３　　Ｒｅｆ線
　１７４　　Ｉｎｉｔ線
　１７５　　Ｅｎａｂｌｅ線
　１７６　　Ｄａｔａ線
　２６４　　リセット電源線
　２７１　　Ｒｅｓｅｔ線
　３６１、３６２、３６３　　抵抗

Claims (11)

  1. 　行列状に配置された複数の画素を備える表示装置であって、
    　前記複数の画素の各々は、
    　供給される電流量に応じて発光する発光素子と、
    　前記発光素子の発光を制御するトランジスタと、
    　前記トランジスタのゲートに接続された第１スイッチとを有し、
    　前記表示装置は、前記表示装置に対する電源供給が停止した場合に前記複数の画素の各々における前記ゲートの電荷を引き抜く電荷引抜部を備える
    　表示装置。
  2. 　前記電荷引抜部は、前記表示装置の外部から供給される電源電圧の低下を検出することにより、前記電源供給の停止を検出する検出部を備える
    　請求項１に記載の表示装置。
  3. 　前記電荷引抜部は、前記検出部により前記電源供給の停止が検出された場合、前記第１スイッチを導通させることにより前記電荷を引き抜く
    　請求項２に記載の表示装置。
  4. 　前記第１スイッチは、第１配線と前記ゲートとの導通及び非導通を切り替え、
    　前記電荷引抜部は、前記検出部により前記電源供給の停止が検出された場合、前記第１配線の電圧が所定の電圧となった後に、前記第１スイッチを導通させる
    　請求項２又は３に記載の表示装置。
  5. 　前記表示装置は、さらに、前記ゲートに接続された第２スイッチを備え、
    　前記電荷引抜部は、前記検出部により前記電源供給の停止が検出された場合、前記第２スイッチを導通させることにより前記電荷を引き抜く
    　請求項２に記載の表示装置。
  6. 　前記第１スイッチは、第１配線と前記ゲートとの導通及び非導通を切り替え、
    　前記第２スイッチは、前記第１配線と異なる第２配線と前記ゲートとの導通及び非導通を切り替え、
    　前記第２配線には、所定の電圧が印加されている
    　請求項５に記載の表示装置。
  7. 　前記第１スイッチ及び前記第２スイッチは、第１配線と前記ゲートとの導通及び非導通を切り替え、
    　前記電荷引抜部は、前記検出部により前記電源供給の停止が検出された場合、前記第１配線の電圧が所定の電圧となった後に、前記第２スイッチを導通させる
    　請求項５に記載の表示装置。
  8. 　前記第１配線は、前記複数の画素に対して、前記発光素子の発光を制御するための電源電圧を供給する電源線、又は、前記発光素子の輝度に対応する信号電圧を供給する信号線である
    　請求項４、６及び７のいずれか１項に記載の表示装置。
  9. 　前記電荷引抜部は、一端が前記ゲートに接続された抵抗素子を含み、
    　前記抵抗素子の他端には、前記電源供給が停止した場合に所定の電圧が印加される
    　請求項１に記載の表示装置。
  10. 　前記所定の電圧は、前記トランジスタへの電気的ストレスを抑制する電圧である
    　請求項４、６、７及び９のいずれか１項に記載の表示装置。
  11. 　前記トランジスタは、前記発光素子に電流を供給する駆動トランジスタである
    　請求項１～１０のいずれか１項に記載の表示装置。
PCT/JP2015/004936 2014-10-16 2015-09-29 表示装置 WO2016059756A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/518,790 US10210809B2 (en) 2014-10-16 2015-09-29 Display device
JP2016553959A JP6388319B2 (ja) 2014-10-16 2015-09-29 表示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014211843 2014-10-16
JP2014-211843 2014-10-16

Publications (1)

Publication Number Publication Date
WO2016059756A1 true WO2016059756A1 (ja) 2016-04-21

Family

ID=55746320

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/004936 WO2016059756A1 (ja) 2014-10-16 2015-09-29 表示装置

Country Status (3)

Country Link
US (1) US10210809B2 (ja)
JP (1) JP6388319B2 (ja)
WO (1) WO2016059756A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018173132A1 (ja) * 2017-03-22 2018-09-27 シャープ株式会社 表示装置の駆動方法および表示装置
WO2024048268A1 (ja) * 2022-08-30 2024-03-07 ソニーセミコンダクタソリューションズ株式会社 表示装置、電子機器及び表示装置の駆動方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200019308A (ko) * 2018-08-13 2020-02-24 삼성디스플레이 주식회사 유기 발광 표시 장치
CN111402782B (zh) * 2018-12-14 2021-09-03 成都辰显光电有限公司 一种数字驱动像素电路及数字驱动像素的方法
CN109712571A (zh) * 2019-03-19 2019-05-03 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN111369944A (zh) * 2020-04-08 2020-07-03 深圳市华星光电半导体显示技术有限公司 像素结构及其驱动方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003216100A (ja) * 2002-01-21 2003-07-30 Matsushita Electric Ind Co Ltd Ｅｌ表示パネルとｅｌ表示装置およびその駆動方法および表示装置の検査方法とｅｌ表示装置のドライバ回路
JP2009163196A (ja) * 2008-01-03 2009-07-23 Samsung Mobile Display Co Ltd 有機電界発光表示装置及びその駆動方法
JP2009276744A (ja) * 2008-02-13 2009-11-26 Toshiba Mobile Display Co Ltd Ｅｌ表示装置
JP2014071450A (ja) * 2012-09-28 2014-04-21 Lg Display Co Ltd 有機発光表示装置及びその残像消去方法
WO2015063988A1 (ja) * 2013-10-30 2015-05-07 株式会社Ｊｏｌｅｄ 表示装置の電源断方法および表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101087471B1 (ko) * 2004-09-23 2011-11-25 엘지디스플레이 주식회사 유기발광소자의 구동장치 및 그 구동방법
US9117409B2 (en) 2012-03-14 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device with transistor and capacitor discharging gate of driving electrode and oxide semiconductor layer
DE102012024520B4 (de) 2012-09-28 2017-06-22 Lg Display Co., Ltd. Organische lichtemittierende Anzeige und Verfahren zum Entfernen eines Bildverbleibs von derselben

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003216100A (ja) * 2002-01-21 2003-07-30 Matsushita Electric Ind Co Ltd Ｅｌ表示パネルとｅｌ表示装置およびその駆動方法および表示装置の検査方法とｅｌ表示装置のドライバ回路
JP2009163196A (ja) * 2008-01-03 2009-07-23 Samsung Mobile Display Co Ltd 有機電界発光表示装置及びその駆動方法
JP2009276744A (ja) * 2008-02-13 2009-11-26 Toshiba Mobile Display Co Ltd Ｅｌ表示装置
JP2014071450A (ja) * 2012-09-28 2014-04-21 Lg Display Co Ltd 有機発光表示装置及びその残像消去方法
WO2015063988A1 (ja) * 2013-10-30 2015-05-07 株式会社Ｊｏｌｅｄ 表示装置の電源断方法および表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018173132A1 (ja) * 2017-03-22 2018-09-27 シャープ株式会社 表示装置の駆動方法および表示装置
US10861392B2 (en) 2017-03-22 2020-12-08 Sharp Kabushiki Kaisha Display device drive method and display device
WO2024048268A1 (ja) * 2022-08-30 2024-03-07 ソニーセミコンダクタソリューションズ株式会社 表示装置、電子機器及び表示装置の駆動方法

Also Published As

Publication number Publication date
JPWO2016059756A1 (ja) 2017-08-10
US10210809B2 (en) 2019-02-19
JP6388319B2 (ja) 2018-09-12
US20170236470A1 (en) 2017-08-17

Similar Documents

Publication Publication Date Title
JP6388319B2 (ja) 表示装置
JP7092665B2 (ja) 画素駆動回路およびその補償方法、表示パネル、ならびに表示装置
US11164520B2 (en) Power off method of display device, and display device
EP3605511A1 (en) Circuit and method for detecting invalid pixel, and display device
US8139007B2 (en) Light-emitting device, display device, and method for controlling driving of the light-emitting device
US10089932B2 (en) Method for powering off display apparatus, and display apparatus
KR101507259B1 (ko) 화상 표시 장치
JP2012230423A (ja) 画像表示装置
CN103377618B (zh) 显示装置和用于显示装置的驱动方法
JP5756866B2 (ja) 表示装置及びその制御方法
US20140333682A1 (en) Pixel circuit and driving method thereof
US10490131B2 (en) Driving control circuit for driving pixel driving circuit and display apparatus thereof
US9384693B2 (en) Pixel circuit and display apparatus using the same
WO2018054141A1 (zh) 像素电路、显示面板、显示装置和驱动方法
JP6311170B2 (ja) 表示装置の電源断方法および表示装置
CN114038413A (zh) 像素驱动方法及显示面板
CN115602108A (zh) 像素驱动电路和显示面板
JP5028207B2 (ja) 画像表示装置および画像表示装置の駆動方法
WO2016027425A1 (ja) 表示装置及びその駆動方法
JP2016048300A (ja) 表示装置の駆動方法及び表示装置
CN110070831B (zh) 像素驱动电路及显示面板
KR20150125408A (ko) 유기발광 표시장치의 휘도 편차 보상장치 및 보상방법
US9805649B2 (en) Display device and driving method thereof
CN114255696B (zh) 驱动电路、显示面板及显示装置
CN101359450B (zh) 一种有源驱动有机发光显示器件

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15850368

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016553959

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15850368

Country of ref document: EP

Kind code of ref document: A1