JP2006146166A - 画素回路及び発光表示装置 - Google Patents

画素回路及び発光表示装置 Download PDF

Info

Publication number
JP2006146166A
JP2006146166A JP2005272322A JP2005272322A JP2006146166A JP 2006146166 A JP2006146166 A JP 2006146166A JP 2005272322 A JP2005272322 A JP 2005272322A JP 2005272322 A JP2005272322 A JP 2005272322A JP 2006146166 A JP2006146166 A JP 2006146166A
Authority
JP
Japan
Prior art keywords
transistor
light emitting
emission control
light emission
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005272322A
Other languages
English (en)
Other versions
JP4859421B2 (ja
Inventor
Won-Kyu Kwak
源奎 郭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2006146166A publication Critical patent/JP2006146166A/ja
Application granted granted Critical
Publication of JP4859421B2 publication Critical patent/JP4859421B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】 複数の発光素子を一つの画素回路に連結することにより，画素回路及び素子の数を減らし，開口率を高めることが可能な画素回路及び発光表示装置を提供する。
【解決手段】 複数の走査線Ｓｎと，複数のデータ線Ｄｍと，複数の第１〜第３発光制御線Ｅ１ｎ，Ｅ２ｎ，Ｅ３ｎと，前記複数の走査線及び前記複数のデータ線によって区画される領域に形成される複数の画素１１０ｂと，を含み，画素１１０ｂは，第１〜第４発光素子ＯＬＥＤ１ｂ〜ＯＬＥＤ４ｂと，該発光素子を駆動するための駆動回路１１１ｂと，第１及び第３発光制御信号Ｅ１ｎ，Ｅ３ｎに対応して第１及び第２発光素子ＯＬＥＤ１ｂ，ＯＬＥＤ２ｂを順次駆動するための第１スイッチング回路１１２ｂと，第２及び第３発光制御信号Ｅ２ｎ，Ｅ３ｎに対応して第３及び第４発光素子ＯＬＥＤ３ｂ，ＯＬＥＤ４ｂを順次駆動するための第２スイッチング回路１１３ｂと，を含む。
【選択図】図６

Description

本発明は，画素回路及び発光表示装置に関し，より詳細には，複数の発光素子が一つの画素回路に連結されて発光するようにし，発光表示装置の開口率を高める画素回路及び発光表示装置に関する。
最近，陰極線管に比べて重さと嵩の小さい各種平板表示装置が開発されており，特に，発光效率，輝度及び視野角が優れて応答速度が速い発光表示装置が注目されている。
発光素子は，光を発散する薄膜である発光層がカソード電極とアノード電極の間に位置するような構造を持ち，発光層に電子及び正孔を注入してこれらを再結合させることによって励起子が生成され，励起子の低いエネルギーに落ちながら発光するような特性を持っている。つまり，発光層に電子及び正孔を注入してこれらを再結合させることによって発生したエネルギーが光に変換され発光する。このような発光素子は発光層が無機物または有機物で構成され，発光層の種類によって無機発光素子と有機発光素子に区分される。
図１は，従来の技術による発光表示装置の一部分を示す構成図である。図１を参照すると，４個の画素が隣接して形成され，各画素は発光素子及び画素回路を含む。
画素回路は，第１トランジスタＭ１，第２トランジスタＭ２，第３トランジスタＭ３及びキャパシタＣｓｔを含む。そして，第１トランジスタＭ１，第２トランジスタＭ２及び第３トランジスタＭ３はそれぞれゲート，ソース及びドレインを持ち，キャパシタＣｓｔは第１電極と第２電極を持つ。
各画素は，同じ構成からなる。一番左側上位にある画素について説明すると，第１トランジスタＭ１は，ソースが電源供給線Ｖｄｄに連結され，ドレインが第３トランジスタＭ３のソースに連結され，ゲートが第１ノードＡに連結される。第１ノードＡは，第２トランジスタＭ２のドレインに連結される。第１トランジスタＭ１は，データ信号に対応される電流を発光素子に供給する機能を遂行する。
第２トランジスタＭ２は，ソースがデータ線Ｄ１に連結され，ドレインが第１ノードＡに連結され，ゲートは第１走査線Ｓ１に連結される。そして，ゲートに印加される走査信号によってデータ信号を第１ノードＡに伝達する。
第３トランジスタＭ３は，ソースが第１トランジスタＭ１のドレインに連結され，ドレインは発光素子のアノード電極に連結され，ゲートが発光制御線Ｅ１に連結されて発光制御信号に応答する。したがって，発光制御信号によって第１トランジスタＭ１から発光素子に流れる電流の流れを制御して発光素子の発光を制御する。
キャパシタＣｓｔは，第１電極が電源供給線Ｖｄｄに連結され，第２電極が第１ノードＡに連結される。そして，データ信号による電荷を充電し，充電された電荷によって１フレームの時間の間第１トランジスタＭ１のゲートに信号を印加するようになり，第１トランジスタＭ１の動作を一フレームの時間の間維持させる。
一方，従来の画素回路及び発光表示装置に関する技術を記載した文献としては，下記特許文献１及び２等がある。
米国特許公開第２００５−００６８２７１Ａ１明細書 米国特許公開第２００５−００９３７９１Ａ１明細書
しかし，このような従来の発光表示装置に採用された画素は，一つの画素回路に一つの発光素子が連結され，複数の発光素子を発光するためには複数の画素回路が必要であり，画素回路を具現する素子の数が多くなるという問題点がある。また，画素行に一つの発光制御線が連結されることで，発光制御線による発光表示装置の開口率が落ちるという問題点がある。
そこで，本発明は，このような問題に鑑みてなされたもので，その目的は，一つの画素回路に複数の発光素子を連結して発光表示装置の素子数を減らし，開口率を高めることが可能な，新規かつ改良された画素回路及び発光表示装置を提供することにある。
上記課題を解決するために，本発明のある観点によれば，複数の走査線と；複数のデータ線と；複数の第１，第２，第３発光制御線と；上記複数の走査線及び上記複数のデータ線によって区画される領域に形成される複数の画素と；を備え，上記画素は，第１，第２，第３，第４発光素子と，上記第１，第２，第３，第４発光素子を駆動するための駆動回路と，上記第１，第２，第３，第４発光素子と上記駆動回路との間に連結され，上記第１，第２，第３，第４発光素子の駆動を順次制御するためのスイッチング回路と，を有し，上記スイッチング回路は，上記第１及び第３発光制御信号に対応して上記第１及び第２発光素子を順次駆動するための第１スイッチング回路と，上記第２及び第３発光制御信号に対応して上記第３及び第４発光素子を順次駆動するための第２スイッチング回路と，を有することを特徴とする，発光表示装置が提供される。
また，上記複数の画素の中で同一のデータ線を介して上記データ信号の伝達を受ける隣接した第１及び第２画素は，上記第１画素における上記第１発光素子及び上記第２発光素子の発光手順と，上記第２画素における上記第１発光素子及び上記第２発光素子の発光手順と，が異なるように具現され，上記第１画素における上記第３発光素子及び上記第４発光素子の発光手順と，上記第２画素における上記第３発光素子と上記第４発光素子の発光手順と，が異なるように具現されてもよい。
また，上記第１，第２，第３発光制御信号は，第１区間，第２区間，第３区間，第４区間を持つ周期的な信号であってもよく，上記第１発光制御信号と上記第２発光制御信号とは，互いに異なる状態を維持し，各区間でハイ状態とロー状態を繰り返してもよく，上記第３発光制御信号は，上記第１区間及び上記第２区間は信号に変化のない同じ状態を維持し，上記第３区間及び上記第４区間は信号に変化のない同じ状態を維持し，上記第３区間及び上記第４区間の状態は，上記第１区間及び第２区間の状態を反転させたものであってもよい。
また，上記駆動回路は，データ信号に対応する第１電圧によって制御された上記画素電源からの電流を伝達する第１トランジスタと，上記走査信号の伝達を受けて上記第１トランジスタに上記データ信号を伝達する第２トランジスタと，上記第１電圧を所定時間の間格納するキャパシタと，を有してもよい。
また，上記第１スイッチング回路は，上記第１発光制御信号によって上記電流を伝達する第３トランジスタと，上記第３発光制御信号によって上記第３トランジスタによって伝達された上記電流を上記第１発光素子に伝達する第４トランジスタと，上記第３発光制御信号によって上記第４トランジスタと異なる状態を維持し，上記第３トランジスタによって伝達された上記電流を上記第２発光素子に伝達する第５トランジスタと，を有してもよく，上記第２スイッチング回路は，上記第２発光制御信号によって上記電流を伝達する第６トランジスタと，上記第３発光制御信号によって上記第６トランジスタによって伝達された上記電流を上記第３発光素子に伝達する第７トランジスタと，上記第３発光制御信号によって上記第７トランジスタと異なる状態を維持し，上記第６トランジスタによって伝達された上記電流を上記第４発光素子に伝達する第８トランジスタと，を有してもよい。
また，上記駆動回路は，データ信号に対応ずる第１電圧によって制御された上記画素電源からの電流を伝達する第１トランジスタと，第１走査信号に対応して上記第１トランジスタに上記データ信号を伝達する第２トランジスタと，上記第１電圧を所定時間の間格納する第１キャパシタと，上記第２トランジスタのしきい値電圧を所定時間の間格納する第２キャパシタと，第２走査信号によって上記第１トランジスタがダイオード連結されるようにする上記第３トランジスタと，上記第２走査信号によって上記画素電源を上記第２キャパシタの第１電極に伝達する第４トランジスタと，を有してもよい。
また，上記第１スイッチング回路は，上記第１発光制御信号によって上記電流を伝達する第５トランジスタと，上記第３発光制御信号によって上記第５トランジスタによって伝達された上記電流を上記第１発光素子に伝達する第６トランジスタと，上記第３発光制御信号によって上記第５トランジスタと異なる状態を維持し，上記第５トランジスタによって伝達された上記電流を上記第２発光素子に伝達する第７トランジスタと，を有してもよく，上記第２スイッチング回路は，上記第２発光制御信号によって上記電流を伝達する第８トランジスタと，上記第３発光制御信号によって上記第８トランジスタによって伝達された上記電流を上記第３発光素子に伝達する第９トランジスタと，上記第３発光制御信号によって上記第９トランジスタと異なる状態を維持し，上記第８トランジスタによって伝達された上記電流を上記第４発光素子に伝達する第１０トランジスタと，を有してもよい。
また，上記第２走査信号は，上記第１走査信号より以前のタイミングにアクティブになるよう走査線から伝達される信号であってもよい。
また，上記走査信号と上記発光制御信号を伝達する走査駆動部をさらに有してもよい。
また，上記データ信号を伝達するデータ駆動部をさらに有してもよい。
また，上記データ駆動部は，一つのデータ線を介して互いに異なる色に対する情報を持つ二つのデータ信号を順次出力してもよい。
上記課題を解決するために，本発明の別の観点によれば，データ信号に対応される第１電圧によって制御された上記画素電源からの電流を伝達する第１トランジスタと；走査信号に対応して上記第１トランジスタに上記データ信号を伝達する第２トランジスタと；上記第１電圧を所定時間の間格納するキャパシタと；第１発光制御信号によって制御され，上記電流を伝達する第３トランジスタと；第３発光制御信号によって制御され，上記第３トランジスタによって伝達された上記電流を第１発光素子に伝達する第４トランジスタと；上記第３発光制御信号によって上記第４トランジスタと異なる状態を維持し，上記第３トランジスタによって伝達された上記電流を第２発光素子に伝達する第５トランジスタと；第２発光制御信号によって上記電流を伝達する第６トランジスタと；上記第３発光制御信号によって制御され，上記第６トランジスタによって伝達された上記電流を第３発光素子に伝達する第７トランジスタと；上記第３発光制御信号によって上記第７トランジスタと異なる状態を維持し，上記第７トランジスタによって伝達された上記電流を第４発光素子に伝達する第８トランジスタと；を備えることを特徴とする，画素回路が提供される。
上記課題を解決するために，本発明の別の観点によれば，データ信号に対応される第１電圧によって制御された上記画素電源からの電流を伝達する第１トランジスタと；第１走査信号に対応して上記第１トランジスタに上記データ信号を伝達する第２トランジスタと；上記第１電圧を所定時間の間格納する第１キャパシタと；上記第２トランジスタのしきい値電圧を所定時間の間格納する第２キャパシタと；第２走査信号によって制御され，上記第１トランジスタがダイオード連結されるようにする上記第３トランジスタと；上記第２走査信号によって制御され，上記画素電源を上記第２キャパシタの第１電極に伝達する第４トランジスタと；第１発光制御信号によって制御され，上記電流を伝達する第５トランジスタと；第３発光制御信号によって制御され，上記第５トランジスタによって伝達された上記電流を第１発光素子に伝達する第６トランジスタと；上記第３発光制御信号によって上記第６トランジスタと異なる状態を維持し，上記第５トランジスタによって伝達された上記電流を第２発光素子に伝達する第７トランジスタと；第２発光制御信号によって制御され，上記電流を伝達する第８トランジスタと；上記第３発光制御信号によって制御され，上記第８トランジスタによって伝達された上記電流を第３発光素子に伝達する第９トランジスタと；上記第３発光制御信号によって上記第９トランジスタと異なる状態を維持し，上記第８トランジスタによって伝達された上記電流を第４発光素子に伝達する第１０トランジスタと；を備えることを特徴とする，画素回路が提供される。
また，上記第２走査信号は，上記第１走査信号より以前のタイミングにアクティブになるよう走査線から伝達されてもよい。
また，上記第１，第２，第３発光制御信号は，第１区間，第２区間，第３区間，第４区間を持つ周期的な信号であってもよく，上記第１発光制御信号と上記第２発光制御信号は，互いに異なる状態を維持し，各区間でハイ状態とロー状態を繰り返してもよく，上記第３発光制御信号は，上記第１区間及び上記第２区間は信号に変化のない同じ状態を維持し，上記第３区間及び上記第４区間は信号に変化のない同じ状態を維持し，上記第３区間及び上記第４区間の状態は，上記第１区間及び第２区間の状態を反転させたものであってもよい。
以上説明したように，本発明によれば，一つの画素回路に４個の発光素子が連結されることによって，発光表示装置の画素回路の数を減らすことができ，一つの発光素子に一つの画素回路が連結される従来の技術よりさらに少ない素子の数ですむ。このように，画素回路の数が減少することによって，信号を伝達する走査，データ線及び発光制御線の数が減り，走査駆動部とデータ駆動部のサイズを小さく具現することができ，不要な空間を減らすことができる。
また，配線の数が減少することによって発光表示装置の開口率が高くなる。
以下に，添付した図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する発明特定事項については，同一の符号を付することにより重複説明を省略する。
本実施形態では，一つの画素回路に複数の発光素子を連結して発光表示装置の素子数を減らし，開口率を高め，複数の発光素子の発光時点を調節して色分離現象を最小化することが可能な，新規かつ改良された画素回路及び発光表示装置を提供することを目的とする。
図２は，本発明による発光表示装置の第１実施形態を示す説明図である。
図２を参照して説明すれば，発光表示装置は，画像表示部１００ａ，データ駆動部２００ａ及び走査駆動部３００ａを含む。
画像表示部１００ａは，複数の画素１１０ａ，行方向に配列された複数の走査線Ｓ１，Ｓ２，・・・Ｓｎ−１，Ｓｎ，行方向に配列された複数の第１発光制御線Ｅ１１，Ｅ１２，・・・Ｅ１ｎ−１，Ｅ１ｎ，第２発光制御線Ｅ２１，Ｅ２２，・・・Ｅ２ｎ−１，Ｅ２ｎ及び第３発光制御線Ｅ３１，Ｅ３２，・・・Ｅ３ｎ−１，Ｅ３ｎ，列方向に配列された複数のデータ線Ｄ１，Ｄ２，・・・Ｄｍ−１，Ｄｍ及び画素電源を供給する複数の画素電源線（図示せず。）を含む。画素電源線は外部から電圧が印加されて画素電源を供給する。
そして，走査線Ｓ１，Ｓ２，・・・Ｓｎ−１，Ｓｎから伝達される走査信号と，データ線Ｄ１，Ｄ２，・・・Ｄｍ−１，Ｄｍから伝達されるデータ信号が画素回路１１０ａに伝達され，画素回路１１０ａはデータ信号に対応される駆動電流を生成し，第１，第２，第３発光制御線を介して伝達される発光制御信号によって駆動電流が発光素子に伝達されて画像が表現される。
データ駆動部２００ａは，データ線Ｄ１，Ｄ２，・・・Ｄｍ−１，Ｄｍに連結されて画像表示部１００ａにデータ信号を伝達する。一つのデータ線は，赤と緑，緑と青または青と赤のデータを順次伝達する。
走査駆動部３００ａは，画像表示部１００ａの側面に構成され，複数の走査線Ｓ１，Ｓ２，・・・Ｓｎ−１，Ｓｎと複数の第１，第２，第３発光制御線に連結されて走査信号と発光制御信号を順次画像表示部１００ａに伝達する。
図３は，本発明による発光表示装置の第２実施形態を示す説明図である。
図３を参照して説明すれば，発光表示装置は画像表示部１００ｂ，データ駆動部２００ｂ及び走査駆動部３００ｂを含む。
画像表示部１００ｂは複数の画素１１０ｂ，行方向に配列された複数の走査線Ｓ０，Ｓ１，Ｓ２，・・・Ｓｎ−１，Ｓｎ，行方向に配列された複数の第１発光制御線Ｅ１１，Ｅ１２，・・・Ｅ１ｎ−１，Ｅ１ｎ，第２発光制御線Ｅ２１，Ｅ２２，・・・Ｅ２ｎ−１，Ｅ２ｎ及び第３発光制御線Ｅ３１，Ｅ３２，・・・Ｅ３ｎ−１，Ｅ３ｎ，列方向に配列された複数のデータ線Ｄ１，Ｄ２，・・・Ｄｍ−１，Ｄｍ及び画素電源の供給を受ける複数の画素電源線（図示せず。）を含む。画素電源線は外部から電圧が印加されて画素電源を供給する。
そして，画素１１０ｂは走査線Ｓ０，Ｓ１，Ｓ２，・・・Ｓｎ−１，Ｓｎを介して２つの走査信号（例えばＳ０とＳ１，Ｓｎ−１とＳｎのように連続する番号の走査線より受ける走査信号）の伝達を受け，データ線Ｄ１，Ｄ２，・・・Ｄｍ−１，Ｄｍから伝達されるデータ信号によってデータ信号に対応される駆動電流を生成し，第１発光制御線Ｅ１１，Ｅ１２，・・・Ｅ１ｎ−１，Ｅ１ｎ〜第３発光制御線Ｅ３１，Ｅ３２，・・・Ｅ３ｎ−１，Ｅ３ｎを介して伝達される発光制御信号によって駆動電流が発光素子に伝達されて画像が表現される。本実施形態では第１走査線をＳｎ，第２走査線をＳｎ−１，第１走査線により伝達される信号を第１走査信号ｓｎ，第２走査線により伝達される信号を第２走査信号ｓｎ−１とする。
データ駆動部２００ｂは，データ線Ｄ１，Ｄ２，・・・Ｄｍ−１，Ｄｍに連結されて画像表示部１００ｂにデータ信号を伝達する。一つのデータ線は赤と緑，緑と青または青と赤のデータを順次伝達する。
走査駆動部３００ｂは，画像表示部１００ｂの側面に構成され，複数の走査線Ｓ０，Ｓ１，Ｓ２，・・・Ｓｎ−１，Ｓｎと複数の第１発光制御線Ｅ１１，Ｅ１２，・・・Ｅ１ｎ−１，Ｅ１ｎ〜第３発光制御線Ｅ３１，Ｅ３２，・・・Ｅ３ｎ−１，Ｅ３ｎに連結されて走査信号と発光制御信号を順次画像表示部１００に伝達する。
図４は，図２の発光表示装置に採用された画素の実施形態を示す回路図である。
図４を参照して説明すれば，画素は発光素子と画素回路を含み，一つの画素回路に４個の発光素子ＯＬＥＤ１ａ，ＯＬＥＤ２ａ，ＯＬＥＤ３ａ，ＯＬＥＤ４ａが連結されている。各画素回路１１０ａは，第１トランジスタ〜第８トランジスタＭ１ａ〜Ｍ８ａとキャパシタＣｓｔａを含む。
そして，画素回路は，駆動回路１１１ａ，第１スイッチング回路１１２ａ，第２スイッチング回路１１３ａに区分することができる。駆動回路１１１ａは，第１トランジスタＭ１ａ及び第２トランジスタＭ２ａとキャパシタＣｓｔａを含み，第１スイッチング回路１１２ａは，第３トランジスタＭ３ａ，第４トランジスタＭ４ａ，第５トランジスタＭ５ａを含み，第２スイッチング回路１１３ａは，第６トランジスタＭ６ａ，第７トランジスタＭ７ａ，第８トランジスタＭ８ａを含む。
第１〜第８トランジスタＭ１ａ〜Ｍ８ａは，ソース，ドレイン及びゲートを具備し，第１〜第３トランジスタＭ１ａ〜Ｍ３ａ及び第５〜第７トランジスタＭ５ａ〜Ｍ７ａは，ＰＭＯＳ形態のトランジスタであり，第４トランジスタＭ４ａと第８トランジスタＭ８ａは，ＮＭＯＳトランジスタであってもよい。
それぞれのトランジスタのソースとドレインは，物理的な差がなく，第１電極と第２電極と称することができる。また，キャパシタＣｓｔａは，第１電極と第２電極を具備する。そして，４個の発光素子は，第１〜第４発光素子（ＯＬＥＤ１ａ〜ＯＬＥＤ４ａ）と称する。
第１トランジスタＭ１ａは，ソースは画素電源線Ｖｄｄに連結され，ドレインは第１ノードＡ１に連結され，ゲートは第２ノードＢ１に連結されてゲートに印加される電圧によってソースからドレイン方向に流れる駆動電流の電流量が決まる。
第２トランジスタＭ２ａは，ソースはデータ線Ｄｍに連結され，ドレインは第２ノードＢ１に連結され，ゲートは走査線Ｓｎに連結されて走査線を介して伝達される走査信号ｓｎによってオンオプ動作を遂行し，データ信号を第２ノードＢ１に伝達する。
第３トランジスタＭ３ａは，ソースは第１ノードＡ１に連結され，ドレインは第３ノードＣ１に連結され，ゲートは第１発光制御線Ｅ１ｎに連結されて第１発光制御線Ｅ１ｎを介して伝達を受けた第１発光制御信号ｅ１ｎによってオンオプ動作を遂行し，第１ノードＡ１に流れる駆動電流を第３トランジスタＭ３ａのソースからドレイン方向に流れるようにする。
第４トランジスタＭ４ａは，ソースは第３ノードＣ１に連結され，ドレインは第１発光素子ＯＬＥＤ１ａに連結され，ゲートは第３発光制御線Ｅ３ｎに連結され，第３発光制御線を介して伝達される第３発光制御信号ｅ３ｎによって第４トランジスタＭ４ａのソースからドレインに流れる電流を第１発光素子ＯＬＥＤ１ａに伝達して第１発光素子ＯＬＥＤ１ａが発光するようにする。
第５トランジスタＭ５ａは，ソースは第３ノードＣ１に連結され，ドレインは第２発光素子ＯＬＥＤ２ａに連結され，ゲートは第３発光制御線Ｅ３ｎに連結され，第３発光制御線Ｅ３ｎを介して伝達される第３発光制御信号ｅ３ｎによって第５トランジスタＭ５ａのソースからドレインに流れる駆動電流を第２発光素子ＯＬＥＤ２ａに伝達して第２発光素子ＯＬＥＤ２ａが発光するようにする。
第６トランジスタＭ６ａは，ソースは第１ノードＡ１に連結され，ドレインは第４ノードＤ１に連結され，ゲートは第２発光制御線Ｅ２ｎに連結され，第２発光制御線を介して伝達を受けた第２発光制御信号によってオンオプ動作を遂行し，第１ノードＡ１に流れる駆動電流を第６トランジスタＭ６ａのソースからドレイン方向に流れるようにする。
第７トランジスタＭ７ａは，ソースは第４ノードＤ１に連結され，ドレインは第３発光素子ＯＬＥＤ３ａに連結され，ゲートは第３発光制御線Ｅ３ｎに連結され，第３発光制御線Ｅ３ｎを介して伝達される第３発光制御信号によって第７トランジスタＭ７ａのソースからドレインに流れる電流を第３発光素子ＯＬＥＤ３ａに伝達して第３発光素子ＯＬＥＤ３ａが発光するようにする。
第８トランジスタＭ８ａは，ソースは第４ノードＤ１に連結され，ドレインは第４発光素子ＯＬＥＤ４ａに連結され，ゲートは第３発光制御線Ｅ３ｎに連結されて第３発光制御線を介して伝達される第３発光制御信号ｅ３ｎによって第８トランジスタＭ８ａのソースからドレインに流れる電流を第４発光素子ＯＬＥＤ４ａに伝達して第４発光素子ＯＬＥＤ４ａが発光するようにする。
第４トランジスタＭ４ａは，ＮＭＯＳ形態のトランジスタであり，第５トランジスタＭ５ａはＰＭＯＳ形態のトランジスタなので，第３発光制御信号ｅ３ｎは第４トランジスタＭ４ａと第５トランジスタＭ５ａのうち，一つのトランジスタがオン状態になるようにし，第１発光素子ＯＬＥＤ１ａと第２発光素子ＯＬＥＤ２ａのうち，一つの発光素子を選択して発光するようにする。
また，第７トランジスタＭ７ａは，ＰＭＯＳ形態のトランジスタであり，第８トランジスタＭ８ａは，ＮＭＯＳ形態のトランジスタなので，第３発光制御信号ｅ３ｎは第７トランジスタＭ７ａと第８トランジスタＭ８ａのうち，一つのトランジスタがオン状態になるようにし，第３発光素子ＯＬＥＤ３ａと第４発光素子ＯＬＥＤ４ａのうち，一つの発光素子を選択して発光するようにする。
キャパシタＣｓｔａは，第１電極は画素電源線Ｖｄｄに連結され，第２電極は第２ノードＢ１に連結され，画素電源線Ｖｄｄと第２ノードＢ１の電圧差に相当する電圧値を格納し，第１トランジスタＭ１ａのゲートに所定の時間の間伝達する。
図５は，図４に示された画素が採用された発光表示装置に伝達される信号の波形を示す波形図である。
図５を参照して説明すれば，画素は走査信号ｓｎ，データ信号及び第１〜第３発光制御信号（ｅ１ｎ〜ｅ３ｎ）によって動作する。走査信号ｓｎと第１〜第３発光制御信号（ｅ１ｎ〜ｅ３ｎ）は，周期的な信号であり，第１区間〜第４区間（Ｔａ１〜Ｔａ４）を繰り返す。
第１区間Ｔａ１は，第１発光制御信号ｅ１ｎがロー状態であり，第２発光制御信号ｅ２ｎ及び第３発光制御信号ｅ３ｎがハイ状態であり，第２区間Ｔａ２は第１発光制御信号ｅ１ｎと第３発光制御信号ｅ３ｎがハイ状態であり，第２発光制御信号ｅ２ｎがロー状態であり，第３区間Ｔａ３は第１発光制御信号ｅ１ｎと第３発光制御信号ｅ３ｎがロー状態であり，第２発光制御信号ｅ２ｎはハイ状態である。
また，第４区間Ｔａ４では，第１発光制御信号ｅ１ｎはハイ状態であり，第２発光制御信号ｅ２ｎと第３発光制御信号ｅ３ｎはロー状態であり，走査信号ｓｎは各区間の開始時点から所定の期間ロー状態になる。また，ｅ１ｎの立ち下がりはｓｎの立ち上がりに同期し，立ち上がりはｓｎの立下りに同期する。ｅ２ｎの立ち上がりはｓｎの立ち下がりに同期し，立ち下がりはｓｎの立ち上がりに同期する。ｅ３ｎの立ち上がりはｓｎの立ち下がりに同期し，立ち下がりはｓｎの立ち下がりに同期する。
第１区間Ｔａ１では，走査信号ｓｎによって第２トランジスタＭ２ａがオン状態になってデータ信号が第２トランジスタＭ２ａを介して第２ノードＢ１に伝達される。そして，画素電源がキャパシタＣｓｔａの第１電極に伝達され，キャパシタＣｓｔａには画素電源とデータ信号の差Ｖｄｄ−Ｖｄａｔａにあたる電圧値が格納される。
キャパシタＣｓｔａは，第１トランジスタＭ１ａのゲートに画素電源とデータ信号の差にあたる電圧を印加し，第１トランジスタＭ１ａはデータ信号に対応する電流を第１ノードＡ１に流れるようにする。
そして，第１発光制御信号ｅ１ｎによって第３トランジスタＭ３ａがオン状態になり，第２発光制御信号ｅ２ｎによって第６トランジスタＭ６ａはオフ状態になって第１ノードＡ１に流れる電流は，第３ノードＣ１に流れるようになる。
そして，第３発光制御信号ｅ３ｎによって第４トランジスタＭ４ａがオン状態になり，第５トランジスタＭ５ａはオフ状態になって電流は第１発光素子ＯＬＥＤ１ａに流れるようになる。
第２区間Ｔａ２では走査信号ｓｎとデータ信号によってキャパシタＣｓｔａに画素電源とデータ信号の差にあたる電圧値が格納され，第１トランジスタＭ１ａはデータ信号に対応する駆動電流を第１ノードＡ１で流れるようにする。
そして，第１発光制御信号ｅ１ｎによって第３トランジスタＭ３ａがオフ状態になり，第２発光制御信号ｅ２ｎによって第６トランジスタＭ６ａはオン状態になって電流は第４ノードＤ１に流れるようになる。
そして，第３発光制御信号ｅ３ｎによって第８トランジスタＭ８ａがオン状態になり，第７トランジスタＭ７ａはオフ状態になって第４ノードＤに流れる電流は第４発光素子ＯＬＥＤ４ａに流れるようになる。
第３区間Ｔａ３と第４区間Ｔａ４は，第１区間Ｔａ１と第２区間Ｔａ２と同様に電流を生成し，第３区間Ｔａ３では，第１発光制御信号ｅ１ｎと第２発光制御信号ｅ２ｎによって第３トランジスタＭ３ａがオン状態になり，第６トランジスタＭ６ａはオフ状態になって電流を第３ノードＣ１に流れるようにし，第３発光制御信号ｅ３ｎによって第５トランジスタＭ５ａがオン状態になり，第４トランジスタＭ４ａがオフ状態になるようにし，電流が第２発光素子ＯＬＥＤ２ａに流れるようにする。
そして，第４区間Ｔａ４では，第１発光制御信号ｅ１ｎと第２発光制御信号ｅ２ｎによって第３トランジスタＭ３ａがオフ状態になり，第６トランジスタＭ６ａがオン状態になって電流を第４ノードＤ１に流れるようにし，第３発光制御信号ｅ３ｎによって第７トランジスタＭ７ａがオン状態になり，第８トランジスタＭ８ａがオフ状態になるようにして電流が第３発光素子ＯＬＥＤ３ａに流れるようにする。したがって，順次第１〜第４発光素子ＯＬＥＤ１ａ〜ＯＬＥＤ４ａが発光するようになる。
図６は，図３の発光表示装置に採用された画素の実施形態を示す回路図である。
図６を参照して説明すれば，画素は発光素子と画素回路を含み，一つの画素回路に４個の発光素子が連結されている。各画素回路１１０ｂは，第１トランジスタＭ１ｂ〜第１０トランジスタ〜Ｍ１０ｂと第１キャパシタＣｓｔｂ及び第２キャパシタＣｖｔｈｂを含む。
そして，画素回路は，駆動回路１１１ｂ，第１スイッチング回路１１２ｂ，第２スイッチング回路１１３ｂに区分することができる。駆動回路１１１ｂは，第１トランジスタＭ１ｂ，第２トランジスタＭ２ｂ，第３トランジスタＭ３ｂ，第４トランジスタＭ４ｂ，第１キャパシタＣｓｔｂ及び第２キャパシタＣｖｔｈｂを含む。第１スイッチング回路１１２は，第５トランジスタＭ５ｂ，第６トランジスタＭ６ｂ，第７トランジスタＭ７ｂを含み，第２スイッチング回路１１３は，第８トランジスタＭ８ｂ，第９トランジスタＭ９ｂ，第１０トランジスタＭ１０ｂを含む。
第１〜第１０トランジスタＭ１ｂ〜Ｍ１０ｂは，ソース，ドレイン及びゲートを具備し，第１〜第５トランジスタＭ１ｂ〜Ｍ５ｂと，第７〜第９トランジスタＭ７ｂ〜Ｍ９ｂは，ＰＭＯＳ形態のトランジスタに具現され，第６トランジスタＭ６ｂと第１０トランジスタＭ１０ｂは，ＮＭＯＳトランジスタに具現される。
それぞれのトランジスタのソースとドレインは物理的な差がなく，第１電極と第２電極と称することができる。また，第１キャパシタＣｓｔｂと第２キャパシタＣｖｔｈｂは，第１電極と第２電極を具備する。そして，４個の発光素子は第１〜第４発光素子（ＯＬＥＤ１ｂ〜ＯＬＥＤ４ｂ）と称する。
第１トランジスタＭ１ｂは，ソースは画素電源線Ｖｄｄに連結され，ドレインは第１ノードＡ２に連結され，ゲートは第２ノードＢ２に連結され，ゲートに印加される電圧によってソースからドレイン方向に流れる電流の電流量が決まる。
第２トランジスタＭ２ｂは，ソースはデータ線Ｄｍに連結され，ドレインは第３ノードＣ２に連結され，ゲートは第１走査線Ｓｎに連結されて第１走査線Ｓｎを介して伝達される第１走査信号ｓｎによってオンオプ動作を遂行してデータ信号を選択的に第３ノードＣ２に伝達する。
第３トランジスタＭ３ｂは，ソースは第１ノードＡ２に連結され，ドレインは第２ノードＢ２に連結され，ゲートは第２走査線Ｓｎ−１に連結されて第２走査線Ｓｎ−１を介して伝達される第２走査信号ｓｎ−１によってオンオフ動作を遂行して，選択的に第１ノードＡ２と第２ノードＢ２の電位を同じくして，第１トランジスタＭ１ｂが選択的にダイオード連結になるようにする。
第４トランジスタＭ４ｂは，ソースは画素電源線Ｖｄｄに連結され，ドレインは第３ノードＣ２に連結され，ゲートは第２走査線Ｓｎ−１に連結されて第２走査信号ｓｎ−１によって選択的に画素電源を第３ノードＣ２に伝達する。
第５トランジスタＭ５ｂは，ソースは第１ノードＡ２に連結され，ドレインは第４ノードＤ２に連結され，ゲートは第１発光制御線Ｅ１ｎに連結されて第１発光制御線Ｅ１ｎを介して伝達を受けた第１発光制御信号ｅ１ｎによってオンオプ動作を遂行し，第１ノードＡ２に流れる電流を第４ノードＤ２に流れるようにする。
第６トランジスタＭ６ｂは，ソースは第４ノードＤ２に連結され，ドレインは第１発光素子ＯＬＥＤ１ｂに連結され，ゲートは第３発光制御線Ｅ３ｎに連結されて第３発光制御線Ｅ３ｎを介して伝達される第３発光制御信号ｅ３ｎによって第４ノードＤ２に流れる電流を第１発光素子ＯＬＥＤ１ｂに伝達して第１発光素子ＯＬＥＤ１ｂが発光するようにする。
第７トランジスタＭ７ｂは，ソースは第４ノードＤ２に連結され，ドレインは第２発光素子ＯＬＥＤ２ｂに連結され，ゲートは第３発光制御線Ｅ３ｎに連結されて第３発光制御線Ｅ３ｎを介して伝達される第３発光制御信号ｅ３ｎによって第４ノードＤ２に流れる電流を第２発光素子ＯＬＥＤ２ｂに伝達して第２発光素子ＯＬＥＤ２ｂが発光するようにする。
第８トランジスタＭ８ｂは，ソースは第１ノードＡ２に連結され，ドレインは第５ノードＥ２に連結され，ゲートは第２発光制御線Ｅ２ｎに連結されて第２発光制御線Ｅ２ｎを介して伝達を受けた第２発光制御信号ｅ２ｎによってオンオプ動作を遂行し，第１ノードＡ２に流れる電流を第５ノードＥ２に流れるようにする。
第９トランジスタＭ９ｂは，ソースは第５ノードＥ２に連結され，ドレインは第３発光素子ＯＬＥＤ３ｂに連結され，ゲートは第３発光制御線Ｅ３ｎに連結されて第３発光制御線Ｅ３ｎを介して伝達される第３発光制御信号ｅ３ｎによって第５ノードＥ２に流れる電流を第３発光素子ＯＬＥＤ３ｂに伝達して第３発光素子ＯＬＥＤ３ｂが発光するようにする。
第１０トランジスタＭ１０ｂは，ソースは第５ノードＥ２に連結され，ドレインは第４発光素子ＯＬＥＤ４２に連結され，ゲートは第３発光制御線Ｅ３ｎに連結されて第３発光制御線Ｅ３ｎを介して伝達される第３発光制御信号ｅ３ｎによって第５ノードＥ２に流れる電流を第４発光素子ＯＬＥＤ４ｂに伝達して第４発光素子ＯＬＥＤ４ｂが発光するようにする。
第６トランジスタＭ６ｂは，ＮＭＯＳ形態のトランジスタであり，第７トランジスタＭ７ｂはＰＭＯＳ形態のトランジスタなので，第３発光制御信号ｅ３ｎは第６トランジスタＭ６ｂと第７トランジスタＭ７ｂのうち，一つのトランジスタがオン状態になるようにし，第１発光素子ＯＬＥＤ１ｂと第２発光素子ＯＬＥＤ２ｂのうち，一つの発光素子を選択して発光させるようにする。
第９トランジスタＭ９ｂは，ＰＭＯＳ形態のトランジスタであり，第１０トランジスタＭ１０ｂは，ＮＭＯＳ形態のトランジスタなので，第３発光制御信号ｅ３ｎは第９トランジスタＭ９ｂと第１０トランジスタＭ１０ｂのうち，一つのトランジスタがオン状態になるようにし，第３発光素子ＯＬＥＤ３ｂと第４発光素子ＯＬＥＤ４ｂのうち，一つの発光素子を選択して発光させるようにする。
第１キャパシタＣｓｔｂは，第１電極は画素電源線Ｖｄｄに連結され，第２電極は第３ノードＣ２に連結され，第４トランジスタＭ４ｂによって選択的に画素電源線Ｖｄｄと第３ノードＣ２の電圧の差に相当する電圧値を格納する。
第２キャパシタＣｖｔｈｂは，第１電極は第３ノードＣ２に連結され，第２電極は第２ノードＢ２に連結されて第３ノードＣ２と第２ノードＢ２の電圧の差に相当する電圧を格納する。
図７は，図６に示された画素が採用された発光表示装置に伝達される信号の波形を示す波形図である。
図７を参照して説明すれば，画素は第１及び第２走査信号ｓｎ及びｓｎ−１，データ信号及び第１〜第３発光制御信号（ｅ１ｎ〜ｅ３ｎ）によって動作する。第１及び第２走査信号ｓｎ及びｓｎ−１と第１〜第３発光制御信号（ｅ１ｎ〜ｅ３ｎ）は，周期的な信号であり，第１区間〜第４区間Ｔｂ１〜Ｔｂ４を繰り返す。
第１区間Ｔｂ１は，第１発光制御信号ｅ１ｎがロー状態であり，第２発光制御信号ｅ２ｎ及び第３発光制御信号ｅ３ｎがハイ状態であり，第２区間Ｔｂ２は，第１発光制御信号ｅ１ｎと第３発光制御信号ｅ３ｎハイ状態であり，第２発光制御信号ｅ２ｎがロー状態であり，第３区間Ｔｂ３は第１発光制御信号ｅ１ｎと第３発光制御信号ｅ３ｎがロー状態であり，第２発光制御信号ｅ２ｎはハイ状態である。
また，第４区間Ｔｂ４では，第１発光制御信号ｅ１ｎはハイ状態であり，第２発光制御信号ｅ２ｎと第３発光制御信号ｅ３ｎはロー状態であり，第２走査信号ｓｎ−１は第１走査信号ｓｎより以前走査線の走査信号であり，第１走査信号ｓｎと第２走査信号ｓｎ−１は順次各区間の開始時点から所定の期間ロー状態になる。まず第１走査信号ｓｎ−１が所定の期間ロー（アクティブ状態）になり，ハイに立ち上がると同時に第２走査信号ｓｎがロー（アクティブ状態）になり，その後ハイに立ち上がる。ｅ３ｎの立ち上がりはｓｎ−１の立下りに同期し，立下りはｓｎの立上がりに同期する。ｅ１ｎの立下りはｓｎの立ち上がりに同期し，立ち上がりはｓｎ−１の立下りに同期する。ｅ２ｎの立ち上がりはｓｎの立下りに同期し，立下りはｓｎ−１の立下りに同期する。
第１区間Ｔｂ１では，まず，第２走査信号ｓｎ−１によって第３トランジスタＭ３ｂと第４トランジスタＭ４ｂがオン状態になり，第１トランジスタＭ１ｂはダイオード連結され，画素電源は第２キャパシタＣｖｔｈｂの第１電極に伝達される。この時，第２ノードＢ２には画素電源と第１トランジスタＭ１ｂのしきい値電圧の差にあたる電圧が印加され，第２キャパシタＣｖｔｈｂには第１トランジスタＭ１ｂのしきい値電圧にあたる電圧が格納される。
そして，第１走査信号ｓｎによって第２トランジスタＭ２ｂがオン状態になると，データ信号が第３ノードＣ２に伝達され，第１キャパシタＣｓｔｂの第１電極には画素電源が伝達され，第２電極にはデータ信号が伝達され，第１キャパシタＣｓｔｂには画素電源とデータ信号Ｖｄｄ−Ｖｄａｔａの差にあたる電圧が格納される。したがって，直列連結されている第１キャパシタＣｓｔｂと第２キャパシタＣｖｔｈｂによって第１トランジスタＭ１ｂのゲートソース間には下記の数式１にあたる電圧が印加される。
Figure 2006146166
ここで，Ｖｇｓは第１トランジスタＭ１のゲートソース間の電圧，Ｖｄｄは画素電源の電圧，Ｖｄａｔａはデータ信号の電圧，Ｖｔｈは第１トランジスタＭ１ｂのしきい値電圧にあたる。したがって，第１トランジスタＭ１ｂのソースからドレインに流れる電流は，下記の数式２にあたる。
Figure 2006146166
ここで，Ｖｇｓは第１トランジスタＭ１ｂのゲートソース間の電圧，Ｖｄｄは画素電源の電圧，Ｖｄａｔａはデータ信号の電圧，Ｖｔｈは第１トランジスタＭ１ｂのしきい値電圧，βは第１トランジスタＭ１ｂの利得係数（ｇａｉｎ ｆａｃｔｏｒ）にあたる。したがって，第１トランジスタＭ１ｂのソースからドレインに流れる電流は，第１トランジスタＭ１ｂのしきい値電圧に関係なく流れるようになる。よって，第１ノードＡ２にしきい値電圧が補償された電流が流れるようになる。
そして，第１発光制御信号ｅ１ｎによって第５トランジスタＭ５ｂがオン状態になり，第２発光制御信号ｅ２ｎによって第８トランジスタＭ８ｂがオフ状態になって第１ノードＡに流れる電流は第４ノードＤ２に流れるようになる。
そして，第３発光制御信号ｅ３ｎによって第６トランジスタＭ６ｂがオン状態になり，第７トランジスタＭ７ｂはオフ状態になって電流は第１発光素子ＯＬＥＤ１ｂに流れるようになる。
第２区間Ｔｂ２では，第１及び第２走査信号ｓｎ及びｓｎ−１とデータ信号によって第１キャパシタＣｓｔｂに画素電源とデータ信号の差にあたる電圧値が格納され，第２キャパシタＣｖｔｈｂに第１トランジスタＭ１ｂのしきい値電圧が格納され，第１トランジスタＭ１ｂは上記数学式２にあたる電流を第１ノードＡ２に流れるようにする。
そして，第１発光制御信号ｅ１ｎと第２発光制御信号ｅ２ｎによって第５トランジスタＭ５ｂがオフ状態になり，第８トランジスタＭ８ｂがオン状態になって第１ノードＡ２に流れる電流は第５ノードＥ２に流れるようになる。そして，第３発光制御信号ｅ３ｎによって第９トランジスタＭ９ｂはオフ状態になり，第１０トランジスタＭ１０ｂはオン状態になって駆動電流は第４発光素子ＯＬＥＤ４ｂに流れるようになる。
第３区間Ｔｂ３と第４区間Ｔｂ４は，第１区間Ｔｂ１と第２区間Ｔｂ２と同様に第１ノードＡ２に流れる電流を生成し，第３区間Ｔｂ３では，第１発光制御信号ｅ１ｎと第２発光制御信号ｅ２ｎによって第５トランジスタＭ５ｂがオン状態になり，第８トランジスタＭ８ｂがオフ状態になって第１ノードＡ２に流れる電流を第４ノードＤ２に流れるようにし，第３発光制御信号ｅ３ｎによって第６トランジスタＭ６ｂはオフ状態になり，第７トランジスタＭ７ｂがオン状態になるようにして電流が第２発光素子ＯＬＥＤ２ｂに流れるようにする。
そして，第４区間Ｔｂ４では，第１発光制御信号ｅ１ｎと第２発光制御信号ｅ２ｎによって第５トランジスタＭ５ｂはオフ状態になり，第８トランジスタＭ８ｂがオン状態になって第１ノードＡ２に流れる電流を第５ノードＥ２に流れるようにして第３発光制御信号ｅ３ｎによって第９トランジスタＭ９ｂがオン状態になり，第１０トランジスタＭ１０ｂはオフ状態になるようにして電流が第３発光素子ＯＬＥＤ３ｂに流れるようにする。したがって，順次第１〜第４発光素子が発光するようになる。
図８ａ〜図８ｄは，図２及び図３に示された発光表示装置において発光過程を示す図である。画像表示部１００は，３個の画素回路が垂直配列され，１２個の発光素子が２×６の形態に配列される。そして上位にある画素回路を第１画素回路とし，中央にある画素回路を第２画素回路，下位にある画素回路を第３画素回路と言える。
図８ａ〜図８ｄを参照して説明すれば，一つの画素回路に連結されているすべての発光素子が発光する１フレームの間，４個の発光素子が順次発光するので，１フレームの時間を４個のサブフィールド（ｓｕｂ−ｆｉｅｌｄ）に分けることができる。
第１画素回路には，第３発光制御信号ｅ３ｎが伝達され，スイッチング動作をする第６トランジスタＭ６ｂと第１０トランジスタＭ１０ｂがＮＭＯＳ形態のトランジスタに具現され，第７トランジスタＭ７ｂと第９トランジスタＭ９ｂがＰＭＯＳ形態のトランジスタに具現される。
そして，第２画素回路には，第３発光制御信号ｅ３ｎが伝達され，第６トランジスタＭ６ｂと第１０トランジスタＭ１０ｂがＰＭＯＳ形態のトランジスタに具現され，第７トランジスタＭ７ｂと第９トランジスタＭ９ｂがＮＭＯＳ形態のトランジスタに具現される。
また，第３画素回路には，第３発光制御信号ｅ３ｎが伝達され，第６トランジスタＭ６ｂと第１０トランジスタＭ１０ｂがＮＭＯＳ形態のトランジスタに具現され，第７トランジスタＭ７ｂと第９トランジストＭ９ｂがＰＭＯＳ形態のトランジスタに具現される。
そして，各画素回路の第１発光素子ＯＬＥＤ１ｂと第３発光素子ＯＬＥＤ３ｂは，赤データ信号Ｒの伝達を受けて発光し，第２発光素子ＯＬＥＤ２ｂと第４発光素子ＯＬＥＤ４ｂは，緑データ信号Ｇの伝達を受けて発光する。つまり，データ駆動部は，一つのデータ線を介して，互いに異なる色に対する情報を持つ二つのデータ信号を順次出力する。
したがって，図８ａは４個のサブフィールドのうち，第１サブフィールドを示すものであり，図８ａに示されたように第１画素回路は，第６トランジスタＭ６ｂに連結されている第１発光素子ＯＬＥＤ１ｂが発光をし，第２画素回路は第７トランジスタＭ７ｂに連結されている第２発光素子ＯＬＥＤ２ｂが発光し，第３画素回路は第６トランジスタＭ６ｂに連結されている第１発光素子ＯＬＥＤ１ｂが発光する。
したがって，一番目のフィールドでは第１画素回路と第３画素回路に連結されている第１発光素子ＯＬＥＤ１ｂが発光し，第２画素回路に連結されている第２発光素子ＯＬＥＤ２ｂが発光して赤と緑が同時に発光する。
そして，二番目のフィールドを示す図８ｂは，第１画素回路は第１０トランジスタＭ１０ｂに連結されている第４発光素子ＯＬＥＤ４ｂが発光し，第２画素回路は第９トランジスタＭ９ｂに連結されている第３発光素子ＯＬＥＤ３ｂが発光し，第３画素回路は第１０トランジスタＭ１０ｂに連結されている第４発光素子ＯＬＥＤ４ｂが発光する。
したがって，二番目のフィールドでは第１画素回路と第３画素回路に連結されている第４発光素子ＯＬＥＤ４ｂが発光し，第２画素回路に連結されている第３発光素子ＯＬＥＤ３ｂが発光して赤と緑が同時に発光する。
また，三番目のフィールドを示す図８ｃは，第１画素回路は第７トランジスタＭ７ｂに連結されている第２発光素子ＯＬＥＤ２ｂが発光し，第２画素回路は第６トランジスタＭ６ｂに連結されている第１発光素子ＯＬＥＤ１ｂが発光し，第３画素回路は第７トランジスタＭ７ｂに連結されている第２発光素子ＯＬＥＤ２ｂが発光して赤と緑が同時に発光する。
最後に，四番目のフィールドを示す図８ｄは，第１画素回路は第９トランジスタＭ９ｂに連結されている第３発光素子ＯＬＥＤ３ｂが発光し，第２画素回路は第１０トランジスタＭ１０ｂに連結されている第４発光素子ＯＬＥＤ４ｂが発光し，第３画素回路は第９トランジスタＭ９ｂに連結されている第３発光素子ＯＬＥＤ３ｂが発光して赤と緑が同時に発光する。
一つのサブフィールドで一つの色のみが発光する場合，色分離現象が現われるようになるが，各サブフィールドで赤と緑が同時に発光するようになり，画像表示部全体をよく見れば赤，緑及び青が各サブフィールドで同時に発光するようになって色分離現象を防止することができるようになる。また，図２に示された発光表示装置も上述したように動作して色分離現象を防止することができるようになる。
以上説明したように，本実施形態によれば，一つの画素回路に４個の発光素子が連結されることによって，発光表示装置の画素回路の数を減らすことができ，一つの発光素子に一つの画素回路が連結される従来の技術よりさらに少ない素子の数ですむ。このように，画素回路の数が減少することによって，信号を伝達する走査，データ線及び発光制御線の数が減り，走査駆動部とデータ駆動部のサイズを小さく具現することができ，不要な空間を減らすことができる。
また，配線の数が減少することによって発光表示装置の開口率が高くなる。
また，発光素子の発光手順を調節して発光表示装置の色分離現象を防止することができる。
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
本発明は，画素回路及び発光表示装置に適用可能である。
本発明の従来の技術による発光表示装置の一部分を示す構成図である。 本発明の第１実施形態にかかる発光表示装置を示す説明図である。 本発明の第２実施形態にかかる発光表示装置を示す説明図である。 図２の発光表示装置に採用された画素の実施形態を示す回路図である。 図４に示された画素が採用された発光表示装置に伝達される信号の波形を示す波形図である。 図３の発光表示装置に採用された画素の実施形態を示す回路図である。 図６に示された画素が採用された発光表示装置に伝達される信号の波形を示す波形図である。 図３に示された発光表示装置においての発光過程（第１サブフィールド）を示す図である。 図３に示された発光表示装置においての発光過程（第２サブフィールド）を示す図である。 図３に示された発光表示装置においての発光過程（第３サブフィールド）を示す図である。 図３に示された発光表示装置においての発光過程（第４サブフィールド）を示す図である。
符号の説明
１００ 画像表示部
１１０ 画素
２００ データ駆動部
３００ 走査駆動部
ＯＬＥＤ 発光素子

Claims (15)

  1. 複数の走査線と；
    複数のデータ線と；
    複数の第１，第２，第３発光制御線と；
    前記複数の走査線及び前記複数のデータ線によって区画される領域に形成される複数の画素と；
    を備え，
    前記画素は，
    第１，第２，第３，第４発光素子と，
    前記第１，第２，第３，第４発光素子を駆動するための駆動回路と，
    前記第１，第２，第３，第４発光素子と前記駆動回路との間に連結され，前記第１，第２，第３，第４発光素子の駆動を順次制御するためのスイッチング回路と，
    を有し，
    前記スイッチング回路は，
    前記第１及び第３発光制御信号に対応して前記第１及び第２発光素子を順次駆動するための第１スイッチング回路と，
    前記第２及び第３発光制御信号に対応して前記第３及び第４発光素子を順次駆動するための第２スイッチング回路と，
    を有することを特徴とする，発光表示装置。
  2. 前記複数の画素の中で同一のデータ線を介して前記データ信号の伝達を受ける互いに隣接した第１及び第２画素は，
    前記第１画素における前記第１発光素子及び前記第２発光素子の発光手順と，前記第２画素における前記第１発光素子及び前記第２発光素子の発光手順と，が異なるように具現され，
    前記第１画素における前記第３発光素子及び前記第４発光素子の発光手順と，前記第２画素における前記第３発光素子と前記第４発光素子の発光手順と，が異なるように具現されることを特徴とする，請求項１に記載の発光表示装置。
  3. 前記第１，第２，第３発光制御信号は，第１区間，第２区間，第３区間，第４区間を持つ周期的な信号であり，
    前記第１発光制御信号と前記第２発光制御信号とは，互いに異なる状態を維持し，各区間でハイ状態とロー状態を繰り返し，
    前記第３発光制御信号は，前記第１区間及び前記第２区間は信号に変化のない同じ状態を維持し，前記第３区間及び前記第４区間は信号に変化のない同じ状態を維持し，前記第３区間及び前記第４区間の状態は，前記第１区間及び第２区間の状態を反転させたものであることを特徴とする，請求項１または２に記載の発光表示装置。
  4. 前記駆動回路は，
    データ信号に対応する第１電圧によって制御された前記画素電源からの電流を伝達する第１トランジスタと，
    前記走査信号の伝達を受けて前記第１トランジスタに前記データ信号を伝達する第２トランジスタと，
    前記第１電圧を所定時間の間格納するキャパシタと，
    を有することを特徴とする，請求項１〜３のいずれかに記載の発光表示装置。
  5. 前記第１スイッチング回路は，
    前記第１発光制御信号によって前記電流を伝達する第３トランジスタと，
    前記第３発光制御信号によって前記第３トランジスタによって伝達された前記電流を前記第１発光素子に伝達する第４トランジスタと，
    前記第３発光制御信号によって前記第４トランジスタと異なる状態を維持し，前記第３トランジスタによって伝達された前記電流を前記第２発光素子に伝達する第５トランジスタと，
    を有し，
    前記第２スイッチング回路は，
    前記第２発光制御信号によって前記電流を伝達する第６トランジスタと，
    前記第３発光制御信号によって前記第６トランジスタによって伝達された前記電流を前記第３発光素子に伝達する第７トランジスタと，
    前記第３発光制御信号によって前記第７トランジスタと異なる状態を維持し，前記第６トランジスタによって伝達された前記電流を前記第４発光素子に伝達する第８トランジスタと，
    を有することを特徴とする，請求項１〜４のいずれかに記載の発光表示装置。
  6. 前記駆動回路は，
    データ信号に対応ずる第１電圧によって制御された前記画素電源からの電流を伝達する第１トランジスタと，
    第１走査信号に対応して前記第１トランジスタに前記データ信号を伝達する第２トランジスタと，
    前記第１電圧を所定時間の間格納する第１キャパシタと，
    前記第２トランジスタのしきい値電圧を所定時間の間格納する第２キャパシタと，
    第２走査信号によって前記第１トランジスタがダイオード連結されるようにする前記第３トランジスタと，
    前記第２走査信号によって前記画素電源を前記第２キャパシタの第１電極に伝達する第４トランジスタと，
    を有することを特徴とする，請求項１〜３のいずれかに記載の発光表示装置。
  7. 前記第１スイッチング回路は，
    前記第１発光制御信号によって前記電流を伝達する第５トランジスタと，
    前記第３発光制御信号によって前記第５トランジスタによって伝達された前記電流を前記第１発光素子に伝達する第６トランジスタと，
    前記第３発光制御信号によって前記第５トランジスタと異なる状態を維持し，前記第５トランジスタによって伝達された前記電流を前記第２発光素子に伝達する第７トランジスタと，を有し，
    前記第２スイッチング回路は，
    前記第２発光制御信号によって前記電流を伝達する第８トランジスタと，
    前記第３発光制御信号によって前記第８トランジスタによって伝達された前記電流を前記第３発光素子に伝達する第９トランジスタと，
    前記第３発光制御信号によって前記第９トランジスタと異なる状態を維持し，前記第８トランジスタによって伝達された前記電流を前記第４発光素子に伝達する第１０トランジスタと，
    を有することを特徴とする，請求項１，２，３，６のいずれかに記載の発光表示装置。
  8. 前記第２走査信号は，前記第１走査信号より以前のタイミングにアクティブになるよう走査線から伝達される信号であることを特徴とする，請求項６に記載の発光表示装置。
  9. 前記走査信号と前記発光制御信号を伝達する走査駆動部をさらに有することを特徴とする，請求項１〜８のうちいずれかに記載の発光表示装置。
  10. 前記データ信号を伝達するデータ駆動部をさらに有することを特徴とする，請求項１〜９のうちいずれかに記載の発光表示装置。
  11. 前記データ駆動部は，一つのデータ線を介して互いに異なる色に対する情報を持つ二つのデータ信号を順次出力することを特徴とする，請求項１０に記載の発光表示装置。
  12. データ信号に対応される第１電圧によって制御された前記画素電源からの電流を伝達する第１トランジスタと；
    走査信号に対応して前記第１トランジスタに前記データ信号を伝達する第２トランジスタと；
    前記第１電圧を所定時間の間格納するキャパシタと；
    第１発光制御信号によって制御され，前記電流を伝達する第３トランジスタと；
    第３発光制御信号によって制御され，前記第３トランジスタによって伝達された前記電流を第１発光素子に伝達する第４トランジスタと；
    前記第３発光制御信号によって前記第４トランジスタと異なる状態を維持し，前記第３トランジスタによって伝達された前記電流を第２発光素子に伝達する第５トランジスタと；
    第２発光制御信号によって前記電流を伝達する第６トランジスタと；
    前記第３発光制御信号によって制御され，前記第６トランジスタによって伝達された前記電流を第３発光素子に伝達する第７トランジスタと；
    前記第３発光制御信号によって前記第７トランジスタと異なる状態を維持し，前記第７トランジスタによって伝達された前記電流を第４発光素子に伝達する第８トランジスタと；を備えることを特徴とする，画素回路。
  13. データ信号に対応される第１電圧によって制御された前記画素電源からの電流を伝達する第１トランジスタと；
    第１走査信号に対応して前記第１トランジスタに前記データ信号を伝達する第２トランジスタと；
    前記第１電圧を所定時間の間格納する第１キャパシタと；
    前記第２トランジスタのしきい値電圧を所定時間の間格納する第２キャパシタと；
    第２走査信号によって制御され，前記第１トランジスタがダイオード連結されるようにする前記第３トランジスタと；
    前記第２走査信号によって制御され，前記画素電源を前記第２キャパシタの第１電極に伝達する第４トランジスタと；
    第１発光制御信号によって制御され，前記電流を伝達する第５トランジスタと；
    第３発光制御信号によって制御され，前記第５トランジスタによって伝達された前記電流を第１発光素子に伝達する第６トランジスタと；
    前記第３発光制御信号によって前記第６トランジスタと異なる状態を維持し，前記第５トランジスタによって伝達された前記電流を第２発光素子に伝達する第７トランジスタと；
    第２発光制御信号によって制御され，前記電流を伝達する第８トランジスタと；
    前記第３発光制御信号によって制御され，前記第８トランジスタによって伝達された前記電流を第３発光素子に伝達する第９トランジスタと；
    前記第３発光制御信号によって前記第９トランジスタと異なる状態を維持し，前記第８トランジスタによって伝達された前記電流を第４発光素子に伝達する第１０トランジスタと；
    を備えることを特徴とする，画素回路。
  14. 前記第２走査信号は，前記第１走査信号より以前のタイミングにアクティブになるよう走査線から伝達されることを特徴とする，請求項１３に記載の画素回路。
  15. 前記第１，第２，第３発光制御信号は，第１区間，第２区間，第３区間，第４区間を持つ周期的な信号であり，
    前記第１発光制御信号と前記第２発光制御信号は，互いに異なる状態を維持し，各区間でハイ状態とロー状態を繰り返し，
    前記第３発光制御信号は，前記第１区間及び前記第２区間は信号に変化のない同じ状態を維持し，前記第３区間及び前記第４区間は信号に変化のない同じ状態を維持し，前記第３区間及び前記第４区間の状態は，前記第１区間及び第２区間の状態を反転させたものであることを特徴とする，請求項１２〜１４のいずれかに記載の画素回路。


JP2005272322A 2004-11-22 2005-09-20 発光表示装置 Active JP4859421B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040095977A KR100600344B1 (ko) 2004-11-22 2004-11-22 화소회로 및 발광 표시장치
KR10-2004-0095977 2004-11-22

Publications (2)

Publication Number Publication Date
JP2006146166A true JP2006146166A (ja) 2006-06-08
JP4859421B2 JP4859421B2 (ja) 2012-01-25

Family

ID=36566541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005272322A Active JP4859421B2 (ja) 2004-11-22 2005-09-20 発光表示装置

Country Status (4)

Country Link
US (1) US20060113551A1 (ja)
JP (1) JP4859421B2 (ja)
KR (1) KR100600344B1 (ja)
CN (1) CN100424744C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019120844A (ja) * 2018-01-10 2019-07-22 キヤノン株式会社 表示装置及び撮像装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1764770A3 (en) * 2005-09-16 2012-03-14 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device
CN101409054B (zh) * 2007-10-11 2010-10-13 中华映管股份有限公司 显示面板的驱动电路及其驱动方法
KR101360767B1 (ko) * 2012-08-17 2014-02-12 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치 및 그 구동 방법
CN103383834B (zh) * 2013-07-02 2015-08-05 京东方科技集团股份有限公司 一种像素电路、显示面板及显示装置
CN103531149B (zh) * 2013-10-31 2015-07-15 京东方科技集团股份有限公司 一种交流驱动的像素电路、驱动方法及显示装置
CN106782328A (zh) * 2015-11-20 2017-05-31 上海和辉光电有限公司 一种像素电路
CN107731167A (zh) 2016-08-12 2018-02-23 京东方科技集团股份有限公司 像素电路、显示面板、显示设备及驱动方法
CN107068063A (zh) * 2017-04-21 2017-08-18 京东方科技集团股份有限公司 显示装置、像素单元及其驱动方法
TWI672683B (zh) 2018-04-03 2019-09-21 友達光電股份有限公司 顯示面板
CN109410823B (zh) * 2018-12-27 2022-04-19 厦门天马微电子有限公司 显示面板及显示装置
CN111276096A (zh) * 2020-03-26 2020-06-12 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6177422A (ja) * 1984-09-21 1986-04-21 Nec Corp ラインデ−タセレクタ回路
JPS62159921A (ja) * 1986-01-08 1987-07-15 Sharp Corp デマルチプレクサ回路
JPH08223021A (ja) * 1994-12-16 1996-08-30 Matsushita Electric Ind Co Ltd １入力多出力スイッチ及び多入力１出力スイッチ
JPH09138659A (ja) * 1995-08-21 1997-05-27 Motorola Inc アクティブ駆動型ｌｅｄマトリクス
JPH09312558A (ja) * 1996-05-23 1997-12-02 Sharp Corp データ伝送回路
JPH11326943A (ja) * 1998-05-07 1999-11-26 Fron Tec:Kk アクティブマトリクス型液晶表示装置およびそれに用いる基板
WO2001006484A1 (fr) * 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
WO2001024153A1 (en) * 1999-09-30 2001-04-05 Rockwell Science Center, Llc Current-driven emissive display addressing and fabrication scheme
JP2002215093A (ja) * 2001-01-15 2002-07-31 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
JP2002244619A (ja) * 2001-02-15 2002-08-30 Sony Corp Ｌｅｄ表示装置の駆動回路
JP2002297102A (ja) * 2001-03-29 2002-10-11 Sanyo Electric Co Ltd 表示装置
JP2002311901A (ja) * 2001-04-11 2002-10-25 Sanyo Electric Co Ltd 表示装置
JP2003050564A (ja) * 2001-05-31 2003-02-21 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
JP2003122306A (ja) * 2001-10-10 2003-04-25 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
JP2003150082A (ja) * 2001-11-15 2003-05-21 Matsushita Electric Ind Co Ltd Ｅｌ表示装置の駆動方法とｅｌ表示装置およびその製造方法と情報表示装置
JP2003150104A (ja) * 2001-11-15 2003-05-23 Matsushita Electric Ind Co Ltd Ｅｌ表示装置の駆動方法とｅｌ表示装置および情報表示装置
JP2003216100A (ja) * 2002-01-21 2003-07-30 Matsushita Electric Ind Co Ltd Ｅｌ表示パネルとｅｌ表示装置およびその駆動方法および表示装置の検査方法とｅｌ表示装置のドライバ回路
JP2003255899A (ja) * 2001-12-28 2003-09-10 Sanyo Electric Co Ltd 表示装置
WO2003077231A2 (en) * 2002-03-13 2003-09-18 Koninklijke Philips Electronics N.V. Two sided display device
JP2004029791A (ja) * 2002-06-11 2004-01-29 Samsung Sdi Co Ltd 発光表示装置及びその表示パネルと駆動方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3560756B2 (ja) * 1997-02-13 2004-09-02 アルプス電気株式会社 表示装置の駆動方法
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JP2000214825A (ja) * 1999-01-20 2000-08-04 Nec Corp バックライト表示装置及び方法
US6618031B1 (en) * 1999-02-26 2003-09-09 Three-Five Systems, Inc. Method and apparatus for independent control of brightness and color balance in display and illumination systems
JP4092857B2 (ja) * 1999-06-17 2008-05-28 ソニー株式会社 画像表示装置
JP3612494B2 (ja) * 2001-03-28 2005-01-19 株式会社日立製作所 表示装置
JP2004145278A (ja) * 2002-08-30 2004-05-20 Seiko Epson Corp 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器
JP3832415B2 (ja) * 2002-10-11 2006-10-11 ソニー株式会社 アクティブマトリクス型表示装置
CN100580753C (zh) * 2002-11-29 2010-01-13 株式会社半导体能源研究所 显示装置和电子装置
US6919681B2 (en) * 2003-04-30 2005-07-19 Eastman Kodak Company Color OLED display with improved power efficiency
KR100515299B1 (ko) * 2003-04-30 2005-09-15 삼성에스디아이 주식회사 화상 표시 장치와 그 표시 패널 및 구동 방법
US7193588B2 (en) * 2003-09-29 2007-03-20 Wintek Corporation Active matrix organic electroluminescence display driving circuit
US6937215B2 (en) * 2003-11-03 2005-08-30 Wintek Corporation Pixel driving circuit of an organic light emitting diode display panel

Patent Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6177422A (ja) * 1984-09-21 1986-04-21 Nec Corp ラインデ−タセレクタ回路
JPS62159921A (ja) * 1986-01-08 1987-07-15 Sharp Corp デマルチプレクサ回路
JPH08223021A (ja) * 1994-12-16 1996-08-30 Matsushita Electric Ind Co Ltd １入力多出力スイッチ及び多入力１出力スイッチ
JPH09138659A (ja) * 1995-08-21 1997-05-27 Motorola Inc アクティブ駆動型ｌｅｄマトリクス
JPH09312558A (ja) * 1996-05-23 1997-12-02 Sharp Corp データ伝送回路
JPH11326943A (ja) * 1998-05-07 1999-11-26 Fron Tec:Kk アクティブマトリクス型液晶表示装置およびそれに用いる基板
WO2001006484A1 (fr) * 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
WO2001024153A1 (en) * 1999-09-30 2001-04-05 Rockwell Science Center, Llc Current-driven emissive display addressing and fabrication scheme
JP2002215093A (ja) * 2001-01-15 2002-07-31 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
JP2002244619A (ja) * 2001-02-15 2002-08-30 Sony Corp Ｌｅｄ表示装置の駆動回路
JP2002297102A (ja) * 2001-03-29 2002-10-11 Sanyo Electric Co Ltd 表示装置
JP2002311901A (ja) * 2001-04-11 2002-10-25 Sanyo Electric Co Ltd 表示装置
JP2003050564A (ja) * 2001-05-31 2003-02-21 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
JP2003122306A (ja) * 2001-10-10 2003-04-25 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
JP2003150082A (ja) * 2001-11-15 2003-05-21 Matsushita Electric Ind Co Ltd Ｅｌ表示装置の駆動方法とｅｌ表示装置およびその製造方法と情報表示装置
JP2003150104A (ja) * 2001-11-15 2003-05-23 Matsushita Electric Ind Co Ltd Ｅｌ表示装置の駆動方法とｅｌ表示装置および情報表示装置
JP2003255899A (ja) * 2001-12-28 2003-09-10 Sanyo Electric Co Ltd 表示装置
JP2003216100A (ja) * 2002-01-21 2003-07-30 Matsushita Electric Ind Co Ltd Ｅｌ表示パネルとｅｌ表示装置およびその駆動方法および表示装置の検査方法とｅｌ表示装置のドライバ回路
WO2003077231A2 (en) * 2002-03-13 2003-09-18 Koninklijke Philips Electronics N.V. Two sided display device
JP2004029791A (ja) * 2002-06-11 2004-01-29 Samsung Sdi Co Ltd 発光表示装置及びその表示パネルと駆動方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019120844A (ja) * 2018-01-10 2019-07-22 キヤノン株式会社 表示装置及び撮像装置
JP7057134B2 (ja) 2018-01-10 2022-04-19 キヤノン株式会社 表示装置及び撮像装置

Also Published As

Publication number Publication date
CN1779763A (zh) 2006-05-31
CN100424744C (zh) 2008-10-08
KR20060056784A (ko) 2006-05-25
KR100600344B1 (ko) 2006-07-18
JP4859421B2 (ja) 2012-01-25
US20060113551A1 (en) 2006-06-01

Similar Documents

Publication Publication Date Title
JP4859421B2 (ja) 発光表示装置
JP5203560B2 (ja) 画素回路及びそれを利用した発光表示装置
JP4307436B2 (ja) 画素回路及び発光表示装置
JP5119535B2 (ja) 発光表示装置
JP4368845B2 (ja) 画素回路及び発光表示装置
JP4680744B2 (ja) 画素及び発光表示装置
JP4585376B2 (ja) 発光表示装置
KR100688801B1 (ko) 델타 화소회로 및 발광 표시장치
JP5301760B2 (ja) 発光表示装置
JP4509851B2 (ja) 発光表示装置及びその駆動方法
JP4437110B2 (ja) 有機発光表示装置，有機発光表示装置の駆動方法及び画素回路の駆動方法
JP2006330664A (ja) 発光表示装置及び発光表示装置の駆動方法
JP2006126778A (ja) 走査駆動部，走査駆動部を用いた発光表示装置および発光表示装置の駆動方法
JP2006114876A (ja) 発光表示装置及び発光表示パネル
KR100600346B1 (ko) 발광 표시장치
JP2009217291A (ja) 発光表示装置の駆動方法
CN111326100A (zh) 电致发光显示装置
KR100688804B1 (ko) 발광표시장치 및 그 구동방법
KR100739317B1 (ko) 화소 및 발광 표시장치
KR20230091363A (ko) 게이트 드라이버 및 그를 포함하는 표시장치

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100622

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111101

R150 Certificate of patent or registration of utility model

Ref document number: 4859421

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250