CN109410823B - 显示面板及显示装置 - Google Patents

Abstract

本发明实施例提供了一种显示面板及显示装置，涉及显示技术领域，用以解决现有技术难于实现窄边框设计的问题。上述显示面板包括：显示区，显示区包括第一显示区域和第二显示区域；位于第二显示区域的M个像素电路；驱动电路，驱动电路的至少部分区域位于第一显示区域；位于第一显示区域的N₁个第一发光元件，第一发光元件与像素电路电连接；位于第二显示区域的N₂个第二发光元件，第二发光元件与像素电路电连接；其中，N₁+N₂≥M。

Description

显示面板及显示装置

【技术领域】

本发明涉及显示技术领域，尤其涉及一种显示面板及显示装置。

【背景技术】

随着全面屏技术的发展，目前，市场上对显示面板边框的要求越来越高，希望实现超窄边框甚至是无边框设计。

但是，随着显示面板分辨率和尺寸的增加，对于现有的显示面板来说，边框处所设置的用于驱动像素电路的驱动电路的结构越来越复杂，占用空间也越来越大，很难再对驱动电路所占用的空间进行压缩，导致无法实现边框宽度的压缩。

【发明内容】

有鉴于此，本发明实施例提供了一种显示面板及显示装置，用以解决现有技术难于实现窄边框设计的问题。

一方面，本发明实施例提供了一种显示面板，包括：

显示区，所述显示区包括第一显示区域和第二显示区域；

位于所述第二显示区域的M个像素电路；

驱动电路，所述驱动电路的至少部分区域位于所述第一显示区域；

位于所述第一显示区域的N₁个第一发光元件，所述第一发光元件与所述像素电路电连接；

位于所述第二显示区域的N₂个第二发光元件，所述第二发光元件与所述像素电路电连接；

其中，N₁+N₂≥M。

另一方面，本发明实施例提供了一种显示装置，包括上述显示面板。

上述技术方案中的一个技术方案具有如下有益效果：

当N₁+N₂＝M时，在显示区面积一定时，可通过压缩像素电路尺寸的方式，在显示区内留出部分空间(第一显示区域)来设置驱动电路，这样一来，驱动电路在边框区所占用的空间大幅减少，从而实现了对边框区宽度的有效压缩。或者，当N₁+N₂＞M时，显示面板内的发光元件的数量多于像素电路的数量，可通过在驱动电路所在的至少部分区域内增设发光元件的方式，使这部分原属于边框区的区域被划分为显示区(第一显示区域)，不仅实现了边框区宽度的减小，还增大了显示面板的发光面积。

可见，采用本发明实施例所提供的技术方案，基于像素电路、第一发光元件、第二发光元件和驱动电路的设置方式，能够减小驱动电路在边框区内所占用的空间，进而有效缩小边框区的宽度，更好的实现显示面板的窄边框设计。并且，当N₁+N₂＞M时，还能在缩短边框区宽度的前提下增大显示区的面积，有利于显示面板实现大屏化设计。

【附图说明】

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本发明实施例所提供的显示面板的结构示意图；

图2为图1沿A1-A2方向的剖视图；

图3为本发明实施例所提供的显示面板的另一种结构示意图；

图4为本发明实施例所提供的第一发光元件的连接关系示意图；

图5为本发明实施例所提供的显示面板的又一种结构示意图；

图6为图5沿B1-B2方向的剖视图；

图7为本发明实施例所提供的第一发光元件的另一种连接关系示意图；

图8为本发明实施例所提供的第一发光元件的又一种连接关系示意图；

图9为本发明实施例所提供的阴极接触区的结构示意图；

图10为本发明实施例所提供的显示装置的结构示意图。

【具体实施方式】

为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。

应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

应当理解，尽管在本发明实施例中可能采用术语第一、第二、第三来描述像素电路重复单元，但这些像素电路重复单元不应限于这些术语。这些术语仅用来将像素电路重复单元彼此区分开。例如，在不脱离本发明实施例范围的情况下，第一像素电路重复单元也可以被称为第二像素电路重复单元，类似地，第二像素电路重复单元也可以被称为第一像素电路重复单元。

本发明实施例提供了一种显示面板，如图1和图2所示，图1为本发明实施例所提供的显示面板的结构示意图，图2为图1沿A1-A2方向的剖视图，该显示面板包括显示区1、M个像素电路2、驱动电路3、N₁个第一发光元件4和N₂个第二发光元件5。其中，显示区1包括第一显示区域6和第二显示区域7，M个像素电路2位于第二显示区域7，驱动电路3的至少部分区域位于第一显示区域6，N₁个第一发光元件4位于第一显示区域6，且第一发光元件4与像素电路2电连接，N₂个第二发光元件5位于第二显示区域7，且第二发光元件5与像素电路2电连接。其中，N₁+N₂≥M。

可以理解的是，图2中以单个薄膜晶体管结构表示驱动电路3和像素电路2仅为示意性说明，在实际应用中，像素电路2和驱动电路3中均包括有多个薄膜晶体管结构。

具体的，当N₁+N₂＝M时，在显示区1面积一定时，可通过压缩像素电路2尺寸的方式，在显示区1内留出部分空间(第一显示区域6)来设置驱动电路3，这样一来，驱动电路3在边框区所占用的空间大幅减少，从而实现了对边框区宽度的有效压缩。或者，当N₁+N₂＞M时，显示面板内的发光元件的数量多于像素电路2的数量，可通过在驱动电路3所在的至少部分区域内增设发光元件的方式，使这部分原属于边框区的区域被划分为显示区1(第一显示区域6)，不仅实现了边框区宽度的减小，还增大了显示面板的发光面积。

可见，采用本发明实施例所提供的显示面板，基于像素电路2、第一发光元件4、第二发光元件5和驱动电路3的设置方式，能够减小驱动电路3在边框区内所占用的空间，进而有效缩小边框区的宽度，更好的实现显示面板的窄边框设计。并且，当N₁+N₂＞M时，还能在缩短边框区宽度的前提下增大显示区1的面积，有利于显示面板实现大屏化设计。

此外，驱动电路3具体可包括栅扫描电路和/或发光驱动电路，其中，栅扫描电路通过栅线与像素电路2电连接，用于向像素电路2提供栅扫描信号，发光驱动电路通过发光控制信号线与像素电路2电连接，用于向像素电路2提供发光控制信号。

示例性的，当驱动电路3包括栅扫描电路和发光驱动电路，且发光驱动电路3位于栅扫描电路远离第二显示区域7的一侧时，可以仅栅扫描电路的部分或全部区域位于第一显示区域6，也可以栅扫描电路的全部区域位于第一显示区域6，发光驱动电路3的部分或全部区域位于第一显示区域6。

可选的，请再次参见图1，当N₁+N₂＝M时，像素电路2包括多个第一像素电路重复单元8，沿第一方向上，第一像素电路重复单元8的长度为L1，42μm≤L1≤61μm。示例性的，对于分辨率为1920*1200的全高清显示面板来说，可将L1设置在58μm～61μm之间，对于分辨率为2560*1440的超高清显示面板来说，可将L1设置在42μm～45μm之间。

需要说明的是，我们将像素电路重复单元的尺寸定义为：沿着栅扫描信号线延伸的方向上，两个相邻且相同的像素电路重复单元中的相同位置之间的间距。因此第一像素电路重复单元8的长度L1为相邻的两个第一像素电路重复单元8中的同一个位置之间的间距。请再次参见图1，本发明实施例以第一像素电路重复单元8的形状为方形为例进行示意性说明。

基于上述结构，通过压缩第一像素电路重复单元8在第一方向上的长度，使其小于现有的像素电路重复单元的尺寸，能够缩小显示面板内全部的像素电路2所占用的总空间，这样一来，就可在原有的显示区1内留出部分空间设置驱动电路3，减小驱动电路3在边框区内占用的空间。并且，还需要说明的是，由于不改变原有的发光元件的设置位置，因此，在压缩第一像素电路重复单元8的尺寸后，会有部分发光元件(第一发光元件4)位于驱动电路3朝向出光面的一侧，当显示面板正常显示时，这部分区域能够正常显示画面。

可选的，如图3所示，图3为本发明实施例所提供的显示面板的另一种结构示意图，当N₁+N₂＝M时，像素电路2包括至少一个第二像素电路重复单元10和至少一个第三像素电路重复单元11。沿第一方向上，第二像素电路重复单元10的长度为L2，第三像素电路重复单元11的长度为L3，其中，L2＜L3。

需要说明的是，像素电路2包括至少一个第二像素电路12和至少一个第三像素电路13，如上所解释的，第二像素电路重复单元10的长度为L2可以理解成相邻的两个第二像素电路重复单元10中的相同位置之间的间距，相同位置譬如为过孔，数据线走线等等。同理，第三像素电路重复单元11的长度L3也是一样的测量方式。

需要补充的是，如果在第一方向上，只压缩了一个第二像素电路12，则第二像素电路重复单元10的长度L2可以这样测量：利用与第二像素电路12相同的虚拟第二像素电路来做参照，也就是说第二像素电路12和虚拟第二像素电路中相同的位置之间的间距为第二像素电路重复单元10的长度L2。同理，在第一方向上，当压缩后只有一个第三像素电路13未压缩，测量方式同上，在此不在赘述。

请再次参见图3，本发明实施例以第二像素电路重复单元10、第三像素电路重复单元11的形状为方形为例进行示意性说明。

在本发明实施例中，通过压缩部分像素电路重复单元(第二像素电路重复单元10)在第一方向上的长度，使其小于现有的像素电路重复单元的尺寸，能够缩小显示面板内全部的像素电路2所占用的总空间，这样一来，就可在原有的显示区1内留出部分空间设置驱动电路3，减小驱动电路3在边框区内占用的空间。

为使第二像素电路重复单元10和第三像素电路重复单元11排布的更加规整，进一步缩小全部的像素电路2所占用的总空间，进一步的，请再次参见图3，沿第二方向上，可令多个第二像素电路重复单元10依次排布，以及令多个第三像素电路重复单元11依次排布。

进一步的，为实现对第二像素电路重复单元10尺寸的合理压缩，以保证第二像素电路重复单元10中的各个结构有足够的版图空间，L2和L3可满足：42μm≤L2≤61μm，45μm≤L3≤64μm。具体的，对于分辨率为1920*1200的全高清显示面板来说，可将L2设置在58μm～61μm之间，对于分辨率为2560*1440的超高清显示面板来说，可将L2设置在42μm～45μm之间。

或者，还可令L2、L3满足：0.5μm≤L3-L2≤3μm，以实现对第二像素电路重复单元10尺寸的合理压缩。

进一步的，如图4所示，图4为本发明实施例所提供的第一发光元件的连接关系示意图，第一显示区域6包括至少一个第一发光元件组32，第一发光元件组32包括沿第二方向排列的多个第一发光元件4；第二显示区域7包括多个像素电路组14，像素电路组14包括沿第二方向排列的多个像素电路2；沿第一显示区域6朝向第二显示区域7的方向，第i个第一发光元件组32的第一发光元件4与第i个像素电路组14的像素电路2电连接，i≥1，i为整数。具体的，如图4所示，沿着第一显示区域6朝向第二显示区域7的方向上，第一显示区域6的第一列第一发光元件组连接第二显示区域7中的第一列像素电路组，同理，第一显示区域6的第二列第一发光元件组连接第二显示区域7中的第二列像素电路组。

如此设置，不仅能够保证每个第一发光元件4和与其电连接的像素电路2之间的连接线均较短，降低显示面板的走线复杂度，并降低信号在连接线上传输时的衰减程度，还能够使第一发光元件4与像素电路2的之间连接关系更具规律性，驱动过程易于控制。

可选的，如图5和图6所示，图5为本发明实施例所提供的显示面板的又一种结构示意图，图6为图5沿B1-B2方向的剖视图，当N₂＝M时，N₂个第二发光元件5与M个像素电路2一一对应电连接，N₁个第一发光元件4和至少部分M个像素电路2电连接，并且，与同一个像素电路2电连接的第一发光元件4和第二发光元件5发出相同颜色的光。

可以理解的是，图6中以单个薄膜晶体管结构表示驱动电路3和像素电路2仅为示意性说明，在实际应用中，像素电路2和驱动电路3中均包括有多个薄膜晶体管结构。

采用该种结构，无需改变显示面板内原有的像素电路2的设置方式，而是通过在驱动电路3所在的至少部分区域内增设第一发光元件4，使这部分原属于边框区的区域被划分为显示区1。对于尺寸一定的显示面板来说，如此设置，不仅减小了边框区的宽度，还增大了显示面板的发光面积，使显示面板更好的实现大屏化设计。

需要说明的是，在该种设置方式下，第一发光元件4与至少一个与其发相同颜色光的第二发光元件5连接至同一个像素电路2，此时，电连接的第一发光元件4和第二发光元件5的总的发光亮度为原本第二发光元件5所需的标准发光亮度。

可选的，如图7所示，图7为本发明实施例所提供的第一发光元件的另一种连接关系示意图，第一显示区域6包括至少一个第一发光元件组32，第一发光元件组32包括沿第二方向排列的多个第一发光元件4；为缩短第一发光元件4和像素电路2之间的连接线长度，可令第一发光元件组32与紧邻第一显示区域6的像素电路2电连接。

需要说明的是，紧邻第一显示区域6的像素电路2是指，在沿着第一显示区域6朝向第二显示区域7的方向上，第二显示区域7中的第一列像素电路。示例性的，请再次参见图7，第一显示区域6中第一发光元件组32的第i个第一发光元件4均与第二显示区域7中第二显示区域7中的第一列像素电路中的第i个像素电路2电连接，i≥1，i为整数。具体的，第一显示区域6中第一发光元件组32的第一个第一发光元件4均连接第二显示区域7中的第一列像素电路中的第1个像素电路2，同理，第一显示区域6中第一发光元件组32的第二个第一发光元件4均连接第二显示区域7中的第一列像素电路中的第二个像素电路2。

请再次参见图6，显示面板包括发光元件层15，发光元件层15包括阳极层16、发光层17和阴极层18。由于第二发光元件5的阳极与像素电路2电连接，因此，当第一发光元件4与第二发光元件5与连接至同一像素电路2时，第一发光元件4的阳极层16与第二发光元件5的阳极层16可通过连接走线19电连接，且连接走线19与阳极层16同层设置，此时，连接走线19仅需与阳极层16采用同一构图工艺形成即可，无需采用额外的构图工艺，简化了工艺流程，并降低了制作成本。

可选的，如图8所示，图8为本发明实施例所提供的第一发光元件的又一种连接关系示意图，第一显示区域6包括至少一个第一发光元件组32，第一发光元件组32包括沿第二方向排列的多个第一发光元件4；第二显示区域7包括多个像素电路组14，像素电路组14包括沿第二方向排列的多个像素电路2；沿第一显示区域6朝向第二显示区域7的方向，第i个第一发光元件组32的第一发光元件4与第i个像素电路组14的像素电路2电连接，i≥1，i为整数；具体的，如图8所示，沿着第一显示区域6朝向第二显示区域7的方向上，第一显示区域6的第一列第一发光元件组连接第二显示区域7中的第一列像素电路组，同理，第一显示区域6的第二列第一发光元件组连接第二显示区域7中的第二列像素电路组。

如此设置，能够保证每个第一发光元件4和与其电连接的像素电路2之间的连接线均较短，降低了显示面板的走线复杂度，并降低了信号在连接线上传输时的衰减程度。此外，当较多数量的第一发光元件4、第二发光元件5与一个像素电路2电连接时，发光元件与像素电路2之间的连接走线19的数量也就较多，那么，信号在经由连接走线19传输至发光元件的过程中的损耗也就越大，而基于上述连接方式，每个第一发光元件4仅与一个第二发光元件5与同一个像素电路2电连接，信号损耗较小，从而使得第一发光元件4和第二发光元件5的总的发光亮度更趋近于标准发光亮度，提高了显示性能。

可选的，如图9所示，图9为本发明实施例所提供的阴极接触区的结构示意图，显示面板包括阵列层20，阵列层20位于发光元件层15背向出光面的一侧，阵列层20包括有源层21、栅极层22和源漏极层23。

显示面板还包括围绕显示区1的边框区24，边框区24包括封装区25以及位于封装区25靠近显示区1一侧的阴极接触区26；阴极接触区26包括第一传输走线27、第二传输走线28以及阴极层18。其中，第一传输走线27与源漏极层23同层设置，第二传输走线28与阳极层16同层设置，第一传输走线27与负性电源信号端电连接，第一传输走线27通过第二传输走线28将负性电源信号传输至阴极层18，这样，通过向发光元件层15的阳极层16提供所需的工作电压，发光层17就能在对应的阳极层16和阴极层18的压差的作用下发光，实现画面显示。

需要说明的是，为实现对显示面板的封装，边框区24内设有封装胶29和反射金属层30，此外，源漏极层23和发光元件层15之间还设有平坦化层31。

在现有技术中，驱动电路3的全部区域位于边框区24内，且第二传输走线28位于驱动电路3朝向出光面的一侧，此时，为实现驱动电路3与第二传输走线28之间的信号绝缘，平坦化层31需延伸至驱动电路3的边缘，这就导致平坦化层31与封装区25相距较近，在对封装胶29进行激光烧结时，激光就会烧伤平坦化层31，进而对显示面板的稳定性造成影响。

而在本发明实施例中，由于驱动电路3的至少部分区域被设置在第一显示区域6内，无需在边框区24占用空间，因此，边框区24内有足够的空间容纳第二传输走线28，通过令第一传输走线27和第二传输走线28均位于封装区25与驱动电路3之间，平坦化层31与封装区25之间就会间隔有阴极接触区26，如此设置，不仅能够保证负性电源信号经由阴极接触区26传输至显示区1的阴极层18，提高显示区1内负性电源信号的均一性，还能增大平坦化层31与封装区25之间的距离，避免在封装过程中激光对平坦化层31造成损伤，提升了显示面板的稳定性。

进一步的，请再次参见图9，第二传输走线28和第一传输走线27之间未设置膜层，通过令第一传输走线27和第二传输走线28直接接触，增大了第一传输走线27和第二传输走线28的接触面积，也就是降低了第一传输走线27和第二传输走线28的走线电阻，从而降低了负性电源信号在第一传输走线27和第二传输走线28上传输时的压降。

请再次参见图9，为进一步降低负性电源信号在第二传输走线28和阴极层18上传输时的压降，还可令第二传输走线28和阴极层18直接接触，即，第二传输走线28和阴极层18之间也未设置膜层，也就是平坦化层31不会延伸至第二传输走线28和阴极层18之间。

本发明实施例还提供了一种显示装置，如图10所示，图10为本发明实施例所提供的显示装置的结构示意图，该显示装置包括上述显示面板100。其中，显示面板100的具体结构已经在上述实施例中进行了详细说明，此处不再赘述。当然，图10所示的显示装置仅仅为示意说明，该显示装置可以是例如手机、平板计算机、笔记本电脑、电纸书或电视机等任何具有显示功能的电子设备。

由于本发明实施例提供的显示装置包括上述显示面板100，因此，采用该显示装置，能够减小驱动电路在边框区内所占用的空间，进而有效缩小边框区宽度，更好的实现显示装置的窄边框设计。并且，当N₁+N₂＞M时，还能在缩短边框区宽度的前提下增大显示区的面积，有利于显示装置实现大屏化设计。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (12)

1.一种显示面板，其特征在于，包括：

显示区，所述显示区包括第一显示区域和第二显示区域；

位于所述第二显示区域的M个像素电路；

驱动电路，所述驱动电路的至少部分区域位于所述第一显示区域；

位于所述第一显示区域的N₁个第一发光元件，所述第一发光元件与所述像素电路电连接；

位于所述第二显示区域的N₂个第二发光元件，所述第二发光元件与所述像素电路电连接；

其中，N₁+N₂≥M；

所述显示面板包括阵列层，所述阵列层朝向出光面的一侧设有发光元件层，其中，所述阵列层包括栅极层和源漏极层，所述发光元件层包括阳极层、发光层和阴极层；

所述显示面板还包括围绕所述显示区的边框区，所述边框区包括封装区以及位于所述封装区靠近所述显示区一侧的阴极接触区；所述阴极接触区包括第一传输走线、第二传输走线以及所述阴极层，所述第二传输走线和所述阴极层直接接触；

其中，所述第一传输走线与所述源漏极层同层设置，所述第二传输走线与所述阳极层同层设置，所述第一传输走线与负性电源信号端电连接，所述第一传输走线通过所述第二传输走线将所述负性电源信号传输至所述阴极层。

2.根据权利要求1所述的显示面板，其特征在于，N₁+N₂＝M；

所述像素电路包括多个第一像素电路重复单元，沿第一方向上，所述第一像素电路重复单元的长度为L1，42μm≤L1≤61μm。

3.根据权利要求1所述的显示面板，其特征在于，N₁+N₂＝M；

所述像素电路包括至少一个第二像素电路重复单元和至少一个第三像素电路重复单元；

沿第一方向上，所述第二像素电路重复单元的长度为L2，第三像素电路重复单元的长度为L3，其中，L2＜L3。

4.根据权利要求3所述的显示面板，其特征在于，42μm≤L2≤61μm，45μm≤L3≤64μm。

5.根据权利要求3所述的显示面板，其特征在于，0.5μm≤L3-L2≤3μm。

6.根据权利要求1所述的显示面板，其特征在于，N₂＝M；

N₂个所述第二发光元件与M个所述像素电路一一对应电连接，N₁个所述第一发光元件和至少部分M个所述像素电路电连接，与同一个所述像素电路电连接的所述第一发光元件和所述第二发光元件发出相同颜色的光。

7.根据权利要求6所述的显示面板，其特征在于，所述第一显示区域包括至少一个第一发光元件组，所述第一发光元件组包括沿第二方向排列的多个所述第一发光元件；

所述第一发光元件组和紧邻所述第一显示区域的所述像素电路电连接。

8.根据权利要求7所述的显示面板，其特征在于，所述显示面板包括发光元件层，所述发光元件层包括阳极层、发光层和阴极层；

所述第一发光元件的阳极层与所述第二发光元件的阳极层通过连接走线电连接，所述连接走线与所述阳极层同层设置。

9.根据权利要求3或6所述的显示面板，其特征在于，所述第一显示区域包括至少一个第一发光元件组，所述第一发光元件组包括沿第二方向排列的多个所述第一发光元件；

所述第二显示区域包括多个像素电路组，所述像素电路组包括沿所述第二方向排列的多个所述像素电路；

沿所述第一显示区域朝向所述第二显示区域的方向，第i个所述第一发光元件组的所述第一发光元件与第i个所述像素电路组的所述像素电路电连接，i≥1，i为整数。

10.根据权利要求9所述的显示面板，其特征在于，所述第二传输走线与所述第一传输走线之间未设置膜层。

11.根据权利要求10所述的显示面板，其特征在于，所述第二传输走线与所述阴极层之间未设置膜层。

12.一种显示装置，其特征在于，包括如权利要求1～11任一项所述的显示面板。

Images