CN115666179A - 显示面板和显示装置 - Google Patents

Abstract

本发明实施例提供一种显示面板和显示装置。显示面板包括衬底，以及位于衬底一侧的发光器件、像素电路和驱动电路，发光器件与像素电路耦接，驱动电路包括多个移位寄存器；显示面板包括显示区，发光器件位于显示区；像素电路包括第一像素电路，驱动电路包括第一驱动电路，第一像素电路和第一驱动电路中至少一个移位寄存器位于显示区；在显示区内：第一驱动电路的移位寄存器的靠近显示面板边缘一侧设置有第一像素电路。本发明能够窄化边框、提升屏占比；而且还能够减小发光器件和像素电路之间的错位距离，减小两者之间连接线的长度，降低显示区内布线复杂度。

Description

显示面板和显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种显示面板和显示装置。

背景技术

随着全面屏技术的发展，目前显示产品市场对窄边框的要求越来越高。而实际上显示面板的边框区内需要设置驱动电路等结构，目前无法做到对驱动电路所占用的空间进行压缩，由此限制了显示面板边框的窄化。

发明内容

本发明实施例提供一种显示面板和显示装置，以解决窄化边框的技术问题。

第一方面，本发明实施例提供一种显示面板，显示面板包括衬底，以及位于衬底一侧的发光器件、像素电路和驱动电路，发光器件与像素电路耦接，驱动电路包括多个移位寄存器；

显示面板包括显示区，发光器件位于显示区；

像素电路包括第一像素电路，驱动电路包括第一驱动电路，第一像素电路和第一驱动电路中至少一个移位寄存器位于显示区；

在显示区内：第一驱动电路的移位寄存器的靠近显示面板边缘一侧设置有第一像素电路。

第二方面，基于同一发明构思，本发明实施例还提供一种显示装置，包括本发明任意实施例提供的显示面板。

本发明实施例提供的显示面板和显示装置，具有如下有益效果：将第一驱动电路中至少一个移位寄存器设置在显示区，并且在显示区内移位寄存器的靠近显示面板边缘一侧设置第一像素电路，能够减小驱动电路对非显示区空间的占用，有利于减小非显示区的边框，增大显示区的面积、提升屏占比。本发明实施例还能够减小发光器件和像素电路之间的错位距离，使得发光器件和像素电路之间的连接线的长度较短，能够降低连接线的布线复杂度，降低工艺难度。另外，发光器件和像素电路之间的连接线的长度较短还能够减小连接线上的压降，平衡不同发光器件之间的负载差异，提升显示均一性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为一种现有技术的显示面板示意图；

图2为本发明实施例提供的一种显示面板局部示意图；

图3为本发明实施例提供的另一种显示面板的局部示意图；

图4为本发明实施例提供的另一种显示面板局部示意图；

图5为本发明实施例提供的另一种显示面板局部示意图；

图6为本发明实施例提供的另一种显示面板局部示意图；

图7为本发明实施例提供的另一种显示面板局部示意图；

图8为本发明实施例提供的一种像素电路示意图；

图9为本发明实施例提供的一种移位寄存器示意图；

图10为本发明实施例提供的另一种移位寄存器示意图；

图11为本发明实施例提供的另一种显示面板局部示意图；

图12为本发明实施例提供的另一种显示面板局部示意图；

图13为图12中切线A-A'位置处一种截面示意图；

图14为本发明实施例提供的另一种显示面板截面示意图；

图15为本发明实施例提供的另一种显示面板的局部示意图；

图16为本发明实施例提供的另一种显示面板的局部示意图；

图17为本发明实施例提供的另一种显示面板局部示意图；

图18为本发明实施例提供的另一种显示面板局部示意图；

图19为本发明实施例提供的另一种显示面板示意图；

图20为图19中区域Q2位置处一种放大示意图；

图21为图19中区域Q2位置处另一种放大示意图；

图22为图19中区域Q2位置处另一种放大示意图；

图23为本发明实施例提供的另一种显示面板的局部示意图；

图24为本发明实施例提供的另一种显示面板示意图；

图25为本发明实施例提供的另一种显示面板局部示意图；

图26为本发明实施例提供的显示装置示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

图1为一种现有技术的显示面板示意图，如图1所示，显示面板中包括像素电路02、驱动电路03和发光器件(图1中未示出)，发光器件与像素电路02耦接，驱动电路03用于对像素电路02进行驱动，显示面板中设置有多条选通线04，像素电路02通过选通线04连接到驱动电路03。通常情况下，像素电路02和发光器件位于显示区AA，驱动电路03位于非显示区NA、也即边框区。图1中示意在显示区AA左右两侧的边框区内都设置有驱动电路03。由于驱动电路03的存在，使得像素电路02无法设置在非常靠近显示面板边缘的位置，也就导致了显示面板边框区的存在。

为了解决现有技术存在的问题，本发明实施例对驱动电路的位置进行设计，将驱动电路中至少部分移位寄存器设置在显示区内，并在移位寄存器靠近显示面板的外侧设置像素电路，能够减小非显示区的面积、窄化边框，同时还能够减小显示区边缘位置处发光器件与像素电路之间的连线距离，避免连线占用过多空间，而影响面板中的布线。

在一种解决方案中，图2为本发明实施例提供的一种显示面板局部示意图，如图2所示，显示面板包括发光器件20、像素电路30和驱动电路40，发光器件20、像素电路30和驱动电路40均位于衬底(图2未示出)的同一侧。衬底为承载结构，衬底可以为柔性衬底或者刚性衬底。发光器件20所在区域形成显示区AA，显示区AA之外的周边区域为非显示区NA。设置发光器件20与驱动电路40交叠，将驱动电路40设置在显示区AA，能够减小非显示区NA的宽度。图2中示意出了驱动电路40包括移位寄存器41，在显示区AA内移位寄存器41在第一方向a排列，第二方向b与第一方向a交叉，可选的，第二方向b与第一方向a相互垂直。在显示区AA内像素电路30在第一方向a上排列成像素电路列，像素电路30在第二方向b上排列成像素电路行。图2中示意显示区AA内：在第二方向b上，驱动电路40和6个像素电路列占据的总宽度为D。以一个像素电路30驱动一个发光器件20为例，将驱动电路40设置在显示区AA，并存在发光器件20与驱动电路40交叠。这种设置方式没有增加像素电路30的个数，这就需要发光器件20和与其耦接的像素电路30存在错位，来使得发光器件20与显示区AA内的驱动电路40交叠。其中，当发光器件20和驱动该发光器件20的像素电路30交叠时，一般认为发光器件20和与其耦接的像素电路30无错位；当发光器件20和驱动该发光器件20的像素电路30不交叠时，则认为发光器件20和与其耦接的像素电路30之间存在错位。由图2可以看出与驱动电路40交叠的发光器件20和与其耦接的像素电路30在第二方向b上存在错位。图2中示意出了像素电路30和发光器件20之间的连接线50，其中，与驱动电路40交叠的发光器件20通过第一连接线50-1连接到相应的像素电路20。可以看出，与驱动电路40交叠的发光器件20和像素电路20之间的第一连接线50-1的长度较长。

本发明实施例还提供了另一种显示面板，图3为本发明实施例提供的另一种显示面板的局部示意图，如图3所示，显示面板包括发光器件20、像素电路30和驱动电路40。发光器件20通过连接线50与像素电路30耦接，驱动电路40包括多个移位寄存器41。驱动电路40用于对像素电路30进行驱动，显示面板还包括选通线(图3中未示出)，像素电路30通过选通线与驱动电路40耦接。显示面板包括显示区AA和非显示区NA，发光器件20位于显示区AA，非显示区NA至少部分环绕显示区AA。像素电路30包括第一像素电路31，驱动电路40包括第一驱动电路40A，第一像素电路31和第一驱动电路40A中至少一个移位寄存器41位于显示区AA。也就是说在显示区AA内存在至少一个发光器件20与第一驱动电路40A中的移位寄存器41交叠。在显示区AA内：第一驱动电路40A中移位寄存器41的靠近显示面板边缘Y一侧设置有第一像素电路31。其中，显示面板边缘Y为切割后形成的显示面板的外边缘。显示面板边缘Y也即显示面板的外边缘轮廓。本发明实施例中对于显示区AA内移位寄存器41靠近显示面板边缘Y一侧设置的第一像素电路31的个数不做限定，图3中仅做示意性表示。

显示面板中发光器件20通过连接线50连接到像素电路30，以通过像素电路30对发光器件20进行驱动。图2和图3均为显示面板的局部俯视示意图，俯视方向垂直于显示面板的衬底所在平面的方向。可以理解，当发光器件20和与其耦接的像素电路30交叠时，两者之间的连接线50的长度较短；当发光器件20和与其耦接的像素电路30错位时，随着两者之间错位距离越大，两者之间的连接线50的长度越长。由图2可以看出，将驱动电路40设置在显示区AA，并设置发光器件20与驱动电路40交叠，虽然能够减小驱动电路40对非显示区NA空间的占用、减小边框，但是由于与驱动电路40交叠的发光器件20和像素电路30之间的错位距离非常大，导致两者之间的第一连接线50-1的长度非常长。

本发明图3实施例中，显示区AA内移位寄存器41的靠近显示面板边缘Y的一侧设置有第一像素电路31，并且第一像素电路31也位于显示区AA。图3中示意显示区AA内的移位寄存器41沿第一方向a排列，第二方向b与第一方向a交叉。显示区AA内像素电路30在第二方向b上排列成像素电路行30H，显示区AA内像素电路30在第一方向a上排列成像素电路列30L。图3实施例中，显示区AA内移位寄存器41的远离显示面板边缘Y的一侧也设置有像素电路30。也就是说，在第二方向b上，显示区AA内移位寄存器41的左右两侧都设置有像素电路30。也可以说，显示区AA内的移位寄存器41设置在像素电路行30H内。以第一驱动电路40A左侧设置三个像素电路列30L、右侧也设置三个像素电路列30L为例，图3中示意显示区AA内：在第二方向b上，第一驱动电路40A和6个像素电路列30L占据的总宽度为D。图3实施例中，将第一驱动电路40A设置在显示区AA内像素电路30之间，在显示区AA内增加了第一驱动电路40A的至少一个移位寄存器41之后，对于与显示区AA内第一驱动电路40A交叠的发光器件20来说，该发光器件20会与其耦接的像素电路30之间存在错位。

图3实施例中，显示区AA内第一驱动电路40A在第二方向b的左右两侧都设置有像素电路30，则与第一驱动电路40A交叠的发光器件20可以与位于其左侧的第一像素电路31耦接、或者与位于其右侧的像素电路30耦接。图2实施例中是由位于驱动电路40单侧的像素电路30对与驱动电路40交叠的发光器件20进行驱动，而图3实施例可以选择由位于第一驱动电路40A两侧的像素电路30分别对与第一驱动电路40A交叠的发光器件20进行驱动。图3实施例中连接线50的布线更加灵活。相比于图2实施例来说，图3实施例中与第一驱动电路40A交叠的发光器件20和像素电路30的错位距离较小，则发光器件20和像素电路30之间的连接线50的长度较短，如此设置能够减小连接线50上的压降，还能够降低连接线50的布线复杂度，降低工艺难度。

本发明实施例提供的显示面板，将第一驱动电路40A中至少一个移位寄存器41设置在显示区AA，并且在显示区AA内移位寄存器41的靠近显示面板边缘Y一侧设置第一像素电路31。本发明能够减小驱动电路40对非显示区NA空间的占用，有利于减小非显示区NA的边框，增大显示区AA的面积、提升屏占比。本发明实施例还能够减小发光器件20和与其耦接的像素电路30之间的错位距离，使得发光器件20和像素电路30之间的连接线50的长度较短，能够降低连接线50的布线复杂度，降低工艺难度。另外，发光器件20和像素电路30之间的连接线50的长度较短还能够减小连接线50上的压降，平衡不同发光器件20之间的负载差异，提升显示均一性。

如图3所示，发光器件20包括第一发光器件21，第一发光器件21与第一像素电路31耦接；在垂直于衬底所在平面方向上，至少一个第一发光器件21与第一像素电路31至少部分交叠，和/或，至少一个第一发光器件21与第一驱动电路40A至少部分交叠。第一发光器件21即为靠近显示面板边缘Y位置处的发光器件，第一像素电路31为靠近显示面板边缘Y位置处的像素电路。第一发光器件21和第一像素电路31两者均靠近显示面板边缘Y，则第一发光器件21和第一像素电路31之间的错位距离较小，两者之间连接的连接线50的长度较短，能够降低连接线50的布线复杂度，降低工艺难度。

图3实施例中，示意至少一个第一发光器件21与第一像素电路31至少部分交叠，且至少一个第一发光器件21与第一驱动电路40A至少部分交叠。在另一些实施方式中，图4为本发明实施例提供的另一种显示面板局部示意图，如图4所示，第一发光器件21仅与第一像素电路31交叠。其中，在显示区AA内：在第二方向b上，第一驱动电路40A和6个像素电路列占据的总宽度为D。该实施方式中，可以适当的增大相邻的第一发光器件21在第二方向b上的间隔距离，使得第一发光器件21向靠近显示面板边缘Y的方向移位。图4实施例中显示区AA内第一驱动电路40A的靠近显示面板边缘Y一侧的发光器件20与第一像素电路31交叠，显示区AA内发光器件20与第一驱动电路40A的交叠位置距第一边缘B1具有一定距离，第一边缘B1为显示区AA内第一驱动电路40A在其宽度方向(图4中第二方向b)上靠近显示面板边缘Y一侧的边缘。相比于图2实施例来说，图4实施例中与第一驱动电路40A交叠的发光器件20和位于其右侧的像素电路30之间的错位距离也较小，图4实施例也能够缩短与第一驱动电路40A交叠的发光器件20和像素电路30之间的错位距离，减小发光器件20和像素电路30之间的连接线50的长度，能够降低连接线50的布线复杂度，降低工艺难度。

图3实施例中以一个第一像素电路31驱动一个第一发光器件21进行示意。在另一些实施方式中，图5为本发明实施例提供的另一种显示面板局部示意图，如图5所示，至少一个第一像素电路31与两个第一发光器件21耦接。将第一驱动电路40A中的至少一个移位寄存器41设置在显示区AA之后，相当于是移位寄存器41对像素电路30的设置空间进行了占用。设计第一像素电路31驱动两个第一发光器件21，通过减少第一像素电路31的设置个数的方式来预留出增设第一驱动电路40A的空间，能够减小与第一驱动电路40A交叠的发光器件20和像素电路30之间的错位距离，从而减小两者之间的连接线50的长度，降低连接线50的布线复杂度，降低工艺难度。

在一些实施方式中，如图3所示，发光器件20还包括第二发光器件22，像素电路30还包括第二像素电路32，第二发光器件22与第二像素电路32耦接；在显示区AA内：第二像素电路32位于第一驱动电路40A的远离显示面板边缘Y的一侧；至少一个第二发光器件22与第一驱动电路40A至少部分交叠。图3实施例中，至少一个第一发光器件21与显示区AA内第一驱动电路40A至少部分交叠，并且至少一个第二发光器件22与第一驱动电路40A交叠。对于与第一驱动电路40A交叠的多个发光器件20来说，该部分发光器件20由在第二方向b上位于第一驱动电路40A两侧的像素电路30分别进行驱动，则第一发光器件21和第一像素电路31之间的错位距离、以及第二发光器件22和第二像素电路32之间的错位距离均比较小，则各发光器件20和像素电路30之间的连接线50的长度也较短，如此设置能够降低连接线50的布线复杂度，降低工艺难度，还能够减小连接线50上的压降，平衡不同发光器件20之间的负载差异，提升显示均一性。

在一些实施方式中，图6为本发明实施例提供的另一种显示面板局部示意图，如图6所示，显示面板还包括非显示区NA，其中，非显示区NA至少部分环绕显示区AA。驱动电路40还包括位于非显示区NA的第二驱动电路40B；第二驱动电路40B位于第一像素电路31和显示面板边缘Y之间。第二驱动电路40B也包括多个移位寄存器(图6中并未示出)。在常规显示面板中，第一驱动电路40A和第二驱动电路40B均位于显示区AA一侧的非显示区NA内，导致非显示区NA的边框宽度较大。本发明实施例中，将第一驱动电路40A中至少一个移位寄存器41设置在显示区AA，将第二驱动电路40B保留在非显示区NA，能够减小非显示区NA的边框宽度、提升屏占比，并且由于在第二驱动电路40B和显示区AA内第一驱动电路40A之间还设置有第一像素电路31，还能够减小发光器件20和与其连接的像素电路30之间的错位距离，从而减小发光器件20和像素电路30之间的连接线50的长度，降低连接线50的布线复杂度，降低工艺难度。另外，在常规的非显示区NA内还需要设置电极接触区或者封装挡墙等功能结构，而这些功能结构对非显示区NA空间的占用无法缩减。可以设置第二驱动电路40B与非显示区NA内的功能结构进行交叠，以对非显示区NA的空间进行合理利用。对于第二驱动电路40B与非显示区NA内的功能结构进行交叠设置的方案将在下述相关实施例中进行说明。

在一些实施方式中，图7为本发明实施例提供的另一种显示面板局部示意图，如图7所示，显示区AA内的第一驱动电路40A沿第一方向a延伸，非显示区NA内的第二驱动电路40B沿第一方向a延伸。其中，位于显示区AA的第一驱动电路40A包括多个沿第一方向a排列的移位寄存器，第二驱动电路40B包括多个第一方向a排列的移位寄存器沿。在第二方向b上，显示区AA内第一驱动电路40A的宽度为第一宽度d1，第二驱动电路的宽度为第二宽度d2，第一宽度d1小于第二宽度d2。相比与第二驱动电路40B来说，第一驱动电路40A在第二方向b上占用的宽度较小。将第一驱动电路40A中至少一个移位寄存器设置在显示区AA，能够减小与第一驱动电路40A交叠的发光器件20和像素电路30之间的错位距离，减小两者之间的连接线50的长度，简化连接线50的布线复杂度。

本发明实施例中，显示面板包括像素电路，像素电路包括晶体管和电容。像素电路至少包括驱动晶体管、数据写入晶体管、栅极复位晶体管、以及发光控制晶体管。以像素电路包括7个晶体管和一个电容进行示意说明。

在一些实施例方式中，图8为本发明实施例提供的一种像素电路示意图。如图8所示，像素电路30包括驱动晶体管Tm、栅极复位晶体管M1、电极复位晶体管M2、数据写入晶体管M3、阈值补偿晶体管M4、第一发光控制晶体管M5、第二发光控制晶体管M6、以及存储电容Cst。其中，栅极复位晶体管M1的第一极接收复位信号Ref，栅极复位晶体管M1的第二极耦接驱动晶体管Tm的栅极，栅极复位晶体管M1的栅极接收第一扫描信号S1。数据写入晶体管M3的第一极接收数据信号Vdata，数据写入晶体管M3的第二极耦接驱动晶体管Tm的第一极，阈值补偿晶体管M4串联在驱动晶体管Tm的栅极和第二极之间，数据写入晶体管M3的栅极和阈值补偿晶体管M4的栅极均接收第二扫描信号S2。驱动晶体管Tm串联在第一发光控制晶体管M5和第二发光控制晶体管M6之间，第一发光控制晶体管M5的栅极和第二发光控制晶体管M6的栅极均接收发光控制信号E。另外，存储电容Cst的第一极板和第一发光控制晶体管M5的第一极接收正极电源信号Pvdd，第二发光控制晶体管M6的第二极耦接发光器件20的第一电极，发光器件20的第二电极接收负极电源信号Pvee。电极复位晶体管M2的第一极接收复位信号Ref，电极复位晶体管M2的第二极耦接发光器件20的第一电极，电极复位晶体管M2的栅极接收第一扫描信号S1，或者电极复位晶体管M2的栅极接收第二扫描信号S2。

图8中示意像素电路中各晶体管均为p型晶体管，在另一些实施方式中，像素电路中至少部分晶体管为n型晶体管，在此不再附图示意。

像素电路的工作至少包括栅极复位阶段、数据写入阶段和发光阶段。其中，在栅极复位阶段，栅极复位晶体管M1开启以对驱动晶体管Tm的栅极进行复位；在数据写入阶段，数据写入晶体管M3和阈值补偿晶体管M4开启，将数据电压写入到驱动晶体管Tm的栅极；在发光阶段，第一发光控制晶体管M5和第二发光控制晶体管M6开启，驱动晶体管Tm在其栅极电位的控制下产生驱动电流，并将驱动电流提供给发光器件20。

显示面板包括扫描驱动电路，扫描驱动电路包括级联的多个移位寄存器，扫描驱动电路向像素电路提供扫描信号。扫描驱动电路中的移位寄存器可以为任意一种能够实现信号移位功能的结构。图8中示意栅极复位晶体管M1和数据写入晶体管M3的晶体管类型相同，则第一扫描信号S1和第二扫描信号S2由级联的两个移位寄存器提供。

在另一种实施例中，复位晶体管M1和阈值补偿晶体管M4为n型晶体管，其余晶体管为p型晶体管，复位晶体管M1的栅极和数据写入晶体管M3的栅极耦接不同的扫描驱动电路。该实施方式中，显示面板中设置有至少两个扫描驱动电路。显示面板还包括发光驱动电路，发光驱动电路包括级联的多个移位寄存器，发光驱动电路向像素电路提供发光控制信号E。发光驱动电路中的移位寄存器可以为任意一种能够实现信号移位功能的结构。

在一些实施方式中，图9为本发明实施例提供的一种移位寄存器示意图，如图9所示，移位寄存器41包括第一输出晶体管T1和第二输出晶体管T2、第三开关晶体管T3、第四开关晶体管T4、第五开关晶体管T5、第六开关晶体管T6、第七开关晶体管T7、以及第八开关晶体管T8。第一输出晶体管T1的控制极耦接第一节点N1，第一输出晶体管T1的第一极接收第一时钟信号CK1，第一输出晶体管T1的第二极耦接移位寄存器41的输出端OUT；第二输出晶体管T2的控制极耦接第二节点N2，第二输出晶体管T2的第一极接收第一电源电压信号VG1，第二输出晶体管T2的第二极耦接移位寄存器41的输出端OUT。第三开关晶体管T3和第四开关晶体管T4的控制极接收第二时钟信号CK2，第三开关晶体管T3的第一极耦接移位寄存器41的输入端IN，第三开关晶体管T3的第二极耦接第一节点N1；第四开关晶体管T4的第一极接收第二电源电压信号VG2，第四开关晶体管T4的第二极耦接第二节点N2。可选的，第一电源电压信号VG1为高电平信号，第二电源电压信号VG2为低电平信号。第五开关晶体管T5的控制极与第三开关晶体管T3的第二极耦接，第五开关晶体管T5的第一极接收第二时钟信号CK2，第五开关晶体管T5的第二极耦接第二节点N2。第六开关晶体管T6的控制极接收第一时钟信号CK1，第六开关晶体管T6的第一极耦接第五开关晶体管T5的控制极，第六开关晶体管T6的第二极耦接第七开关晶体管T7的第一极。第七开关晶体管T7的控制极耦接第二节点N2，第七开关晶体管T7的第二极接收第一电源电压信号VG1。第八开关晶体管T8的控制极接收第二电源电压信号VG2，第八开关晶体管T8的第一极耦接第三开关晶体管T3的第二极，第八开关晶体管T8的第二极耦接第一节点N1，即第三开关晶体管T3的第二极通过第八开关晶体管T8耦接第一节点N1。移位寄存器41还包括第一电容C1和第二电容C2，第一电容C1的第一极板耦接第一节点N1，第一电容C1的第二极板耦接移位寄存器41的输出端OUT。第二电容C2的第一极板接收第一电源电压信号VG1，第二电容C2的第二极板耦接第二节点N2。

在另一些实施方式中，图10为本发明实施例提供的另一种移位寄存器示意图，如图10所示，移位寄存器41包括T1至T11共十一个晶体管，移位寄存器还包括第一电容C1、第二电容C2、第三电容C3、第四电容C4、以及第一节点N1、第二节点N2。其中，第一晶体管T1的控制极耦接第一节点N1，第一晶体管T1的第一极接收第二电源电压信号VG2，第二晶体管T2的控制极耦接第二节点N2，第二晶体管T2的第一极接收第一电源电压信号VG1，可选的，第一电源电压信号VG1为高电平信号，第二电源电压信号VG2为低电平信号。第一晶体管T1的第二极和第二晶体管T2的第二极均耦接移位寄存器的输出端OUT。第六晶体管T6的控制极、第十晶体管T10的控制极、第九晶体管T9的第一极、以及第一电容C1的一个极板均接收第一时钟信号线CK1，第三晶体管T3的控制极、第四晶体管T4的控制极、第五晶体管T5的控制极、第八晶体管T8的第一极均接收第二时钟信号CK2，第三晶体管T3的第一极和第五晶体管T5的第一极耦接移位寄存器的输入端IN，第四晶体管T4的第一极接收第二电源电压信号VG2。

在一些实施方式中，扫描驱动电路包括多个如图9实施例示意的移位寄存器41，发光驱动电路包括多个如图10实施例示意的移位寄存器41。发光驱动电路中移位寄存器41包括十一个晶体管，扫描驱动电路中移位寄存器41包括八个晶体管，则扫描驱动电路中移位寄存器41占据的面积小于发光驱动电路中移位寄存器41占据的面积。则第一驱动电路40A在第二方向b上占用的宽度较小。设置第一驱动电路40A包括扫描驱动电路，第二驱动电路40B包括扫描驱动电路，将第一驱动电路40A中至少一个移位寄存器设置在显示区AA，能够减小与第一驱动电路40A交叠的发光器件20和像素电路30之间的错位距离，减小两者之间的连接线50的长度，简化连接线50的布线复杂度。

在一些实施方式中，图11为本发明实施例提供的另一种显示面板局部示意图，为了清楚示意驱动电路与像素电路30的驱动连接关系，图11中并未示出显示区AA内的发光器件20。如图11所示，第一驱动电路40A包括级联的多个移位寄存器41A，第二驱动电路40B包括级联的多个移位寄存器41B。显示面板还包括第一选通线61和第二选通线62，像素电路30通过第一选通线61耦接第一驱动电路40A中移位寄存器41A，像素电路30通过第二选通线62耦接第二驱动电路40B中移位寄存器41B。其中，显示区AA内多个像素电路30在第二方向b上排列成像素电路行30H，一个移位寄存器41A驱动两个像素电路行30H中的多个像素电路30，一个移位寄存器41B驱动一个像素电路行30H中的多个像素电路30。该实施方式中，第一驱动电路40A中一个移位寄存器41A驱动两个像素电路行30H，能够减少第一驱动电路40A中移位寄存器41A的设置个数，从而能够减小显示区AA内第一驱动电路40A在第二方向b上占据的宽度，有利于减小与第一驱动电路40A交叠的发光器件20和像素电路30之间的错位距离，从而减小发光器件20和像素电路30之间的连接线50的长度，降低连接线50的布线复杂度，降低工艺难度。

在一些实施方式中，图11实施例中，第一驱动电路41A包括发光驱动电路，第二驱动电路41B包括扫描驱动电路。结合图8示意的像素电路来看，第一选通线61提供发光控制信号E，第二选通线62提供扫描信号S1/S2。发光驱动电路采用一个移位寄存器驱动两个像素电路行的方式进行驱动，即采用一驱二的方式进行驱动；扫描驱动电路采用一个移位寄存器驱动两个像素电路行的方式进行驱动，即采用一驱一的方式进行驱动。根据图8实施例中对像素电路的工作原理说明，可以理解。在扫描驱动电路采用一驱一的方式进行驱动时，相邻的两个像素电路行由级联的两级移位寄存器分别驱动，则分别属于相邻像素电路行的像素电路的栅极复位阶段分别进行，且分别属于相邻像素电路行的像素电路的数据写入阶段也分别进行。而发光驱动电路采用一驱二的方式进行驱动，则分别属于相邻像素电路行的像素电路的发光阶段同时进行，相邻两个像素电路行所控制的发光器件20能够正常发光，不受影响。同时，还能够减少发光驱动电路中移位寄存器的个数，减少在第二方向b上占用的宽度，则将发光驱动电路中至少部分数量的移位寄存器设置在显示区AA内，能够减小于显示区AA内发光驱动电路交叠的发光器件20和像素电路30之间的错位距离，从而减小发光器件20和像素电路30之间的连接线50的长度，降低连接线50的布线复杂度，降低工艺难度。

在一些实施方式中，图12为本发明实施例提供的另一种显示面板局部示意图，图13为图12中切线A-A'位置处一种截面示意图。图12中为了清楚示意像素电路30与驱动电路40的位置关系，并没有示意出显示区AA内的发光器件。结合图12和图13来看，显示面板的非显示区NA包括电极接触区Q1，发光器件20包括第一电极20a、发光层20b和第二电极20c，多个发光器件20的第二电极20c相互连接成共电极70；共电极70由显示区AA延伸到非显示区NA，在电极接触区Q1内共电极70与电源总线71耦接。通过非显示区NA内的电源总线71向共电极70提供电压信号。在垂直于衬底001所在平面方向e上，电极接触区Q1与第二驱动电路40B至少部分交叠。该实施方式中，设置位于非显示区NA的电极接触区Q1和第二驱动电路40B至少部分交叠，能够节省非显示区NA的空间，有利于边框的窄化。

如图13所示，显示面板还包括位于衬底001一侧的阵列层002和显示层003，其中，第一驱动电路40A、第二驱动电路40B、像素电路30位于阵列层002，图13中还示意出了像素电路30中的存储电容Cst。发光器件20位于显示层003，显示层003还包括像素定义层76，像素定义层76用于间隔相邻的发光器件20。

由图13可以看出，在电极接触区Q1内包括绝缘部77，绝缘部77具有镂空，共电极70在绝缘部77的镂空内与连接金属72电连接，连接金属72再与电源总线71电连接，实现了共电极70通过连接金属72与电源总线71耦接。可选的，绝缘部77与像素定义层76同层同材料制作，连接金属72与第一电极20a同层同材料制作。图13中示意电源总线71位于第二驱动电路40B的靠近显示面板边缘Y的一侧。

可选的。显示面板还包括封装层，封装层位于显示层003的远离衬底001的一侧。封装层包括至少一个无机封装层和至少一个有机封装层。如图13所示，在非显示区NA还设置有封装挡墙73，封装挡墙73用于限定封装层的封装边界。图13中示意出了两个封装挡墙73。

显示面板包括绝缘层，如图13中示意出了阵列层002中的三个绝缘层78。在显示面板边缘Y位置处，绝缘层78相对于显示面板边缘Y内缩，相当于将显示面板中靠近显示面板边缘Y位置处的绝缘层78挖掉形成凹槽。如此设置，能够对显示面板边缘位置处进行减薄，能够减小对显示面板边缘进行切割的工艺中的切割厚度，减小切割工艺所用的能量，同时还有利于提升切割精度。

另外，如图13所示，显示面板的非显示区NA还包括防裂纹挖槽74，防裂纹挖槽74惯穿阵列层002中的至少部分绝缘层。可选的，在防裂纹挖槽74内填充有机材料75。在一种实施例中，有机材料75与像素定义层76的材料相同。

在另一些实施方式中，图14为本发明实施例提供的另一种显示面板截面示意图，如图14所示，在垂直于衬底001所在平面方向e上，封装挡墙73与第二驱动电路40B至少部分交叠。可以通过压缩电极接触区Q1的宽度以实现封装挡墙73与第二驱动电路40B至少部分交叠，如此设置，能够进一步节省非显示区NA的空间，进一步窄化边框。

如图14中示意，电源总线71位于第二驱动电路40B的远离衬底001的一侧，共电极70通过连接金属72与电源总线71耦接。在一些实施方式中，阵列层002包括半导体层和至少四个金属层，其中，电路结构中各晶体管的有源层位于半导体层。以第一金属层、第二金属层、第三金属层、第四金属层依次远离衬底001为例，其中，晶体管的栅极位于第一金属层；像素电路30中存储电容Cst的一个极板位于第一金属层、另一个极板位于第二金属层；晶体管的源极和漏极位于第三金属层。在显示区AA内可以利用第四金属层来进行布线，比如，利用第四金属层制作辅助信号线来降低信号线上的电阻。在一种实施例中，提供正极电源信号Pvdd的电源线位于第三金属层，同时在第四金属层中制作辅助电源线，辅助电源线与电源线并联连接，如此设置能够降低电阻，从而降低传输正极电源信号Pvdd的压降。该实施方式中，可以将电源总线71设置在第四金属层，能够实现电源总线71与第二驱动电路40B交叠，进而实现封装挡墙73与第二驱动电路40B至少部分交叠。

在一些实施方式中，显示面板包括辅助电极，辅助电极用于降低共电极70上的压降，以补偿将电极接触区Q1的宽度进行压缩之后对共电极70上压降的影响。

在一些实施方式中，图15为本发明实施例提供的另一种显示面板的局部示意图，如图15所示，第一驱动电路40A包括第一子驱动电路40A1和第二子驱动电路40A2；在显示区AA内，第一子驱动电路40A1和第二子驱动电路40A2之间不设置像素电路30；第一子驱动电路40A1和第二子驱动电路40A2中的一者为扫描驱动电路、另一者为发光驱动电路。图15中对第一子驱动电路40A1和第二子驱动电路40A2均以框图进行简化示意。该实施方式中，设置扫描驱动电路中至少一个移位寄存器设置在显示区AA，设置发光驱动电路中至少一个移位寄存器设置在显示区AA，并且显示区AA内的扫描驱动电路和发光驱动电路相邻设置，能够较大程度的减小驱动电路对非显示区NA的占用面积，减小显示面板的边框。本发明实施例在显示区AA内第一驱动电路40A的靠近显示面板边缘Y的一侧设置有第一像素电路31，则与第一驱动电路40A交叠的发光器件20可以通过第一驱动电路40A左右两侧的像素电路30进行驱动，而不是仅通过位于第一驱动电路40A单侧的像素电路进行驱动，如此设置能够减小发光器件20和像素电路30之间的连接线50的长度，能够减小连接线50上的压降，还能够降低连接线50的布线复杂度，降低工艺难度。另外，显示区AA内还会设置有沿第二方向b延伸的信号线，制作第一驱动电路40A时可能会占用信号线所在膜层，导致显示区AA内设置的第一驱动电路40A对沿第二方向b延伸的信号线的布线产生影响。比如第一驱动电路40A将沿第二方向b延伸的信号线截断，如一条信号线被截断成两个线段，而被截断后形成的两个线段需要通过设置跨桥线等方式连接，此处仅简要说明，在下述相关实施例中将对显示区AA内被驱动电路截断的信号线如何连接的实现方式进行详细说明。而图15实施例中，将显示区AA内的第一子驱动电路40A1和第二子驱动电路40A2集中设置，沿第二方向b延伸的信号线截断后形成的线段个数相对较少，能够简化显示区AA内的布线方式。

在另一些实施方式中，图16为本发明实施例提供的另一种显示面板的局部示意图，如图16所示，第一驱动电路40A包括第一子驱动电路40A1和第二子驱动电路40A2；在显示区AA内，第一子驱动电路40A1和第二子驱动电路40A2之间设有第一像素电路31。第一子驱动电路40A1和第二子驱动电路40A2中的一者为扫描驱动电路、另一者为发光驱动电路。该实施方式中，将第一子驱动电路40A1中至少一个移位寄存器和第二子驱动电路40A2中至少一个移位寄存器设置在显示区AA，能够较大程度的减小驱动电路对非显示区NA的占用面积，减小显示面板的边框。而且在第一子驱动电路40A1和第二子驱动电路40A2之间设有第一像素电路31，与第一像素电路31耦接的发光器件20可以在第二方向b上向左移位与第一子驱动电路40A1交叠，或者与第一像素电路31耦接的发光器件20可以在第二方向b上向右移位与第二子驱动电路40A2交叠，能够使得发光器件20与第一像素电路31的错位距离较小，减小发光器件20和第一像素电路31之间的连接线的长度，简化布线方式。

在一些实施方式中，如图16所示，在显示区AA内，第一子驱动电路40A1位于第二子驱动电路40A2的远离显示面板边缘Y的一侧；像素电路30还包括位于非显示区NA的第三像素电路33，发光器件20还包括第三发光器件23，第三发光器件23与第三像素电路33耦接；在垂直于衬底所在平面方向上，至少一个第三发光器件23与第二子驱动电路40A2部分交叠。该实施方式中，第二子驱动电路40A2在第二方向b的左右两侧均设置有像素电路30，能够保证与第二子驱动电路40A2交叠的发光器件20和像素电路30之间的错位距离较小，有利于减小发光器件20和像素电路30之间的连接线的长度。另外，如图16所示，在非显示区NA会设置有电极接触区Q1，对于电极接触区Q1的结构可以参考上述图13实施例进行理解。其中，电极接触区Q1与第三像素电路33至少部分交叠，能够节省非显示区NA的空间，有利于边框的窄化。

在驱动电路中多个移位寄存器41级联设置，其中，第1级移位寄存器的输入端IN接收起始信号，起始信号由起始信号线提供；第1级移位寄存器的输出端OUT耦接第2级移位寄存器的输入端IN以及一条选通线。也就是说，第n级移位寄存器的输出端OUT耦接第n+1级移位寄存器的输入端IN以及一条选通线，n为整数，且n≥1。为了实现对驱动电路进行驱动，显示面板中设置有驱动信号线，移位寄存器与驱动信号线耦接。其中，驱动信号线至少包括起始信号线、两条时钟信号线、两条电源电压信号线。

在一些实施方式中，图17为本发明实施例提供的另一种显示面板局部示意图，如图17所示，第一驱动电路40A中驱动信号线包括第一驱动信号线44，第一驱动电路40A包括第一移位寄存器411，第一驱动信号线44和第一移位寄存器411位于显示区AA。第一移位寄存器44与第一驱动信号线44耦接，第一移位寄存器411通过选通线60耦接多个像素电路30。在第一驱动电路40A中，位于显示区AA的第一移位寄存器411需要与驱动信号线耦接，将第一驱动信号线44跟随第一移位寄存器411一起设置在显示区AA内，能够便于第一移位寄存器411与第一驱动信号线44进行连接，简化两者之间的连接方式，避免两者之间的连接线过长且与第一像素电路31交叠而导致显示区AA内布线过于复杂，另外，也能够避免两者之间的连接线与第一像素电路31交叠而增加耦合效应。

图17中示意四条第一驱动信号线44，第一驱动信号线44包括时钟信号线和电源电压信号线。驱动信号线还包括起始信号线，在第一驱动电路40A中仅有第1级移位寄存器需要与起始信号线耦接。在一些实施方式中，将第一驱动电路40A中起始信号线保留设置在非显示区NA。在另一些实施方式中，第一驱动电路40A中第1级移位寄存器位于显示区AA，则将起始信号线也设置在显示区AA，以便于第1级移位寄存器与起始信号线进行连接。在另一些实施方式中，图18为本发明实施例提供的另一种显示面板局部示意图，图18为显示面板的俯视图，可以理解俯视方向与垂直于衬底所在平面方向相同。如图18所示，垂直于衬底所在平面方向上，至少一条第一驱动信号线44和第一移位寄存器411部分交叠。第一移位寄存器411包括晶体管和电容。结合图13示意的显示面板膜层结构进行理解，可选的，设置至少一条第一驱动信号线44位于第一移位寄存器411的远离衬底001的一侧，如此能够使得第一驱动信号线44与第一移位寄存器411交叠。这样设置能够减小显示区AA内第一驱动电路40A在第二方向b上占用的宽度，有利于减小与第一驱动电路40A交叠的发光器件20和像素电路30之间的错位距离，从而减小发光器件20和像素电路30之间连接线的长度，简化连接线的布线方式。

在一些实施方式中，第一驱动信号线44位于显示区AA，且至少一条第一驱动信号线44与发光器件交叠。

在一些实施方式中，图19为本发明实施例提供的另一种显示面板示意图，图20为图19中区域Q2位置处一种放大示意图。如图19所示，显示区AA包括第一显示区AA1和第二显示区AA2，第一显示区AA1具有沿第一方向a延伸的直边边缘81；在第一方向a上第二显示区AA2与第一显示区AA1相邻，第二显示区AA2具有弧形边缘82，弧形边缘82与直边边缘81相连接。结合图20来看，第一驱动电路40A中至少一个移位寄存器41位于第一显示区AA1。图20还示意出了显示面板边缘Y，显示面板边缘Y即为显示面板的外边缘轮廓。对于第一显示区AA1内移位寄存器41和像素电路30之间的位置关系可以参考上述图3及其他相关实施例进行理解。如图19所示，非显示区NA包括第一非显示区NA1，第一非显示区NA1在第二方向b上与第一显示区AA1相邻。本发明实施例中，将第一驱动电路40A中原本需要设置在第一非显示区NA1内的移位寄存器设置在了第一显示区AA1内，能够减小第一非显示区NA1的边框宽度。

另外，图20中最后一行中像素电路30的尺寸与其他位置处像素电路30的尺寸差异是由于截图所致，也就是图20的最后一行中并没有示意出像素电路30的完整形状。

在一些实施方式中，如图20所示，第一驱动电路40A中至少一个移位寄存器41位于弧形非显示区NA2。弧形非显示区NA2内设置的移位寄存器41用于对第二显示区AA2内的像素电路30进行驱动。可选的，显示区AA内设置的移位寄存器41正置，而弧形非显示区NA2内至少部分移位寄存器41随弧形边缘82倾斜设置。移位寄存器41倾斜设置可以理解为弧形非显示区NA2内移位寄存器41与显示区AA内移位寄存器41的具有相同功能的晶体管的沟道延伸方向不同。该实施方式中，将第一驱动电路40A中原本需要设置在第一非显示区NA1内的移位寄存器设置在了第一显示区AA1内，能够减小第一非显示区NA1的边框宽度。而在弧形非显示区NA2内保留第一驱动电路40A中的移位寄存器41，不改变弧形非显示区NA2内驱动电路的排布方式，不增加第二显示区AA2内布线复杂度。

在另一些实施方式中，图21为图19中区域Q2位置处另一种放大示意图，如图21所示，第一驱动电路40A的驱动信号线包括第二驱动信号线45，第二驱动信号线45包括相互耦接的第二线段452和第三线段453，第二线段452位于弧形非显示区NA2，第三线段453位于第一显示区AA1。其中，第四线段454由非显示区NA延伸到显示区AA，第二线段452和第三线段453通过第四线段454相连接。该实施方式中，第一显示区AA1内移位寄存器41与第二线段452的电连接，弧形非显示区NA2内移位寄存器41与第三线段453电连接，第二线段452和第三线段453传输同种信号。在第一显示区AA1内设置第二线段，能够便于第一显示区AA1内移位寄存器41与第二线段452的电连接。第一显示区AA1内移位寄存器41不需要向非显示区NA方向进行拉线来连接位于非显示区NA的第二驱动信号线45，能够简化显示区AA内的布线，另外也能够避免向非显示区NA方向延伸的拉线与第一像素电路31交叠而增加耦合效应。

在一些实施方式中，第二驱动信号线45包括时钟信号线，即时钟信号线包括位于弧形非显示区NA2的第二线段452和位于第一显示区AA1的第三线段453。

在另一些实施方式中，第二驱动信号线45包括电源电压信号线。即电源电压信号线包括位于弧形非显示区NA2的第二线段452和位于第一显示区AA1的第三线段453。

在另一些实施方式中，图22为图19中区域Q2位置处另一种放大示意图，如图22所示，第二显示区AA2具有弧形边缘82，第一驱动电路40A中至少一个移位寄存器41位于第二显示区AA2。第一显示区AA1具有直边边缘81，第一驱动电路40A中至少一个移位寄存器41位于第一显示区AA1。在第二方向b上，第一非显示区NA1与第一显示区AA1相邻，弧形非显示区NA2与第二显示区AA2相邻。该实施方式能够减小第一非显示区AA1的宽度，也能够减小弧形非显示区NA2的宽度，第一非显示区AA1和弧形非显示区NA2的宽度同步减小，能够提升显示面板美观度。

如图22所示，多个像素电路30在第二方向b上排列成像素电路行(图22中未表示出)。也可以说像素电路行在第二方向b延伸，像素电路行包括多个像素电路30。以第一显示区AA1为例，将第一驱动电路40A中至少部分数量的移位寄存器41设置第一显示区AA1之后，在第一显示区AA1内移位寄存器41靠近显示面板边缘一侧设置有第一像素电路31，第一显示区AA1内移位寄存器41在第二方向b的左右两侧均设置有像素电路30，也就是相当于在像素电路行内插入移位寄存器41。第一驱动电路40A包括多个第二移位寄存器412，第二移位寄存器412位于第二显示区AA2。第二移位寄存器412不需要适应弧形边缘82的形状进行倾斜设置，第二移位寄存器412可以正置，第二移位寄存器412正置理解为：第二移位寄存器412中和第一显示区AA1内移位寄存器41中具有相同功能的晶体管的沟道延伸方向相同。在第二方向b上，第二移位寄存器412与像素电路行对齐。其中，第二移位寄存器412与像素电路行对齐理解为：第二移位寄存器412插入在其所驱动的像素电路行中。如此设置，能够便于第二移位寄存器412和与其所驱动的像素电路行的电连接。

如图22所示，为了适应弧形边缘82的形状，在靠近弧形边缘82位置处，需要将第二显示区AA2内的像素电路30排布成台阶状。在第一方向a上，至少部分相邻的第二移位寄存器412错位设置。其中，相邻的第二移位寄存器412错位设置理解为：相邻的第二移位寄存器412中相同位点(比如具有相同功能的晶体管的沟道的相同位置)的连线延伸方向与第一方向a交叉、且夹角不为0。如此设置，能够保证在各第二移位寄存器412的靠近弧形边缘82的一侧均设置第一像素电路31，这样就能够利用第一像素电路31来驱动与第二移位寄存器412交叠的发光器件，从而减小与第二移位寄存器412交叠的发光器件和像素电路之间的错位距离，缩短与第二移位寄存器412交叠的发光器件和像素电路之间的连接线的长度。

在另一些实施方式中，图23为本发明实施例提供的另一种显示面板的局部示意图，图23示意出了第二显示区AA2的部分区域。如图23所示，第二移位寄存器412包括第一子移位寄存器412a和第二子移位寄存器412b，在第二方向b上，第一子移位寄存器412a和弧形边缘82之间的第一像素电路31个数为n1，第二子移位寄存器412b和弧形边缘82之间的第一像素电路31个数为n2，n1≠n2。图23中示意n1＝3，n2＝2。也就是说，第二显示区AA2内存在至少两个第二移位寄存器412与弧形边缘82之间设置的第一像素电路31的个数不等。如图22所示的，为了适应弧形边缘82的形状，在靠近弧形边缘82位置处，需要将第二显示区AA2内的像素电路30排布成台阶状，也就使得相邻两个像素电路行在第二方向b上存在错位。图23示意出了第1像素电路行H1和第2像素电路行H2两者之间在第二方向b上错位距离基本为两个像素电路30的宽度，而相邻两个像素电路行的错位距离大小与弧形边缘82的曲率相关。

基于本发明实施例提供的技术方案，将移位寄存器设置在显示区AA内，并在移位寄存器靠近显示面板边缘的一侧设置第一像素电路31，用以减小发光器件和像素电路之间的错位距离，则在第二非显示区AA2内，第二移位寄存器412的靠近弧形边缘82的一侧设置有第一像素电路31。在一些实施方式中，适应弧形边缘82的曲率对第二显示区AA2内相邻两个像素电路行在第二方向b上的错位距离进行设计，相邻两个像素电路行在第二方向b上的错位距离不为定值。比如图23实施例中示意，对于相邻的第3像素电路行H3和第1像素电路行H1来说，第1像素电路行H1相对于第3像素电路行H3内缩一个像素电路30，换句话说，第1像素电路行H1与第3像素电路行H3在第二方向b上错位一个像素电路30；对于相邻的第1像素电路行H1和第2像素电路行H2来说，第2像素电路行H2与第1像素电路行H1在第二方向b上错位两个像素电路30。此时如果设置各第二移位寄存器412和弧形边缘82之间的第一像素电路31个数相等，则可能会导致相邻的两个第二移位寄存器412在第二方向b上的错位距离过大，不易于实现两者级联的布线，会增加布线占用空间和布线难度。

为了解决便于相邻的两个第二移位寄存器412级联连接的技术问题，本发明实施例设置第二显示区AA2包括第一子移位寄存器412a和第二子移位寄存器412b，在第一子移位寄存器412a与弧形边缘82之间设置的第一像素电路31的个数和在第二子移位寄存器412b与弧形边缘82之间设置的第一像素电路31的个数不等，能够适应弧形边缘82的曲率对边缘位置处第一像素电路31的排布进行设计，同时能够避免相邻的两个第二移位寄存器412在第二方向b之间的错位距离过大。

在一些实施方式中，图24为本发明实施例提供的另一种显示面板示意图，图24中仅示意出了显示区AA内局部位置处的电路示意图。如图24所示，显示区AA包括多条数据线90，数据线90沿第一方向a延伸，结合图8示意的像素电路30进行理解，数据线90提供数据信号Vdata。数据线90包括第一数据线91，第一像素电路31与第一数据线91耦接；非显示区NA包括多个焊盘92；焊盘92用于绑定驱动结构，以利用驱动结构对显示面板进行驱动。本发明实施例中第一像素电路31位于显示区AA内第一驱动电路40A的靠近显示面板边缘Y的一侧，则与第一像素电路31耦接的第一数据线91为靠近显示区AA边缘位置处的数据线。在常规设计中第一数据线91需要通过设置在非显示区NA内的扇出线94(图24中以虚线示意)连接到焊盘92，而扇出线94的设置影响了焊盘92所在非显示区NA的边框宽度。本发明实施例中设置显示区AA包括数据连接线93，数据连接线93的一端耦接第一数据线91，数据连接线93的另一端耦接焊盘92。设置第一数据线91通过位于显示区AA内的数据连接线93连接到焊盘92，能够减少非显示区NA内扇出线的设置，有利于进一步窄化焊盘92所在非显示区NA的边框宽度。如图24所示，数据连接线93包括第一线段931，在垂直于衬底所在平面方向上，至少一条第一线段931与第一驱动电路40A交叠，可以在显示面板中增设导电层以制作第一线段931，以保证第一线段931与第一驱动电路40A、以及其他的数据线90不短路。

结合图8示意的像素电路30进行理解，显示区AA内设置有恒压信号线，恒压信号线至少包括复位线和电源线，复位线提供复位信号Ref，电源线提供正极电源信号Pvdd。本发明实施例中，将第一驱动电路40A的至少一个移位寄存器41设置在显示区AA内后，恒压信号线与第一驱动电路40A的部分结构采用同一膜层制作，由此导致部分恒压信号线被第一驱动电路40A截断。

在一些实施方式中，图25为本发明实施例提供的另一种显示面板局部示意图，图25示意了显示区AA内的布局位置处的电路结构。图25中像素电路30中各晶体管之间的连接关系可以参考图8示意的像素电路进行理解。显示面板中包括数据线Vdata、电源线Pvdd、发光控制线E、复位线Ref，其中，各信号线和其提供的信号采用相同的附图标记进行示意，比如，复位线和复位信号都采用Ref表示。显示面板中还包括第一子扫描线S11和第二子扫描线S12。第一子扫描线S11和第二子扫描线S2分别连接到相邻两级移位寄存器中的一个。图25中示意出沿第二方向b排列的像素电路行，一个像素电路行对应设置有一条第一子扫描线S11和一条第二子扫描线S12。以相邻两个像素电路行为第一个像素电路行和第二个像素电路行为例，则第一个像素电路行所对应的第二子扫描线S12和第二个像素电路行所对应的第一子扫描线S11连接到同一级移位寄存器。则对于一个像素电路行来说，第一子扫描线S11向该像素电路行的像素电路30中栅极复位晶体管M1提供第一扫描信号S1、并向上一个像素电路行的像素电路30中电极复位晶体管M2提供第一扫描信号S1；第二子扫描线S12向该像素电路行的像素电路30中数据写入晶体管M3和阈值补偿晶体管M4提供第二扫描信号S2，而该像素电路行的像素电路30中电极复位晶体管接收下一个第一子扫描线11提供的第一扫描信号S1。另外，图25实施例中，栅极复位晶体管M1的第一极通过电极复位晶体管M2连接到复位线Ref；而图8电路图中示意栅极复位晶体管M1和电极复位晶体管M2分别连接到复位线Ref。

如图25所示，数据线Vdata和电源线Pvdd沿第一方向a延伸，发光控制线E、复位线Ref、第一子扫描线S11和第二子扫描线S12沿第二方向b延伸。将第一驱动电路40A的至少一个移位寄存器41设置在显示区AA后，将移位寄存器41设置在第二方向b上相邻的像素电路30之间。图25还示意出了沿第一方向a延伸的第一驱动信号线44，第一驱动信号线44的条数仅做示意性表示，显示区AA内的移位寄存器41与第一驱动信号线44耦接。显示区AA内沿第二方向b延伸的信号线被第一驱动电路40A截断。以第一驱动电路40A为发光驱动电路为例，则显示区AA内的移位寄存器41与发光控制线E耦接，位于移位寄存器41左右两侧的发光控制线E均与输出端OUT连接。如果发光控制线E连接到输出端OUT时会与其他信号线交叉短路时，则设置发光控制线E包括位于不同膜层的主体部和跨桥部，主体部和跨桥部通过贯穿绝缘层的过孔相连接。在发光控制线E与其他信号线交叉的位置处，设置跨桥部与信号线交叉，以避免交叉短路。

如图25所示，显示区AA包括第一恒压信号线95，像素电路30与第一恒压信号线95耦接；至少部分第一恒压信号线95被第一驱动电路40A截断。显示区AA还包括恒压连接线96，位于第一驱动电路40A两侧的两条第一恒压信号线95通过恒压连接线96耦接。其中，第一恒压信号线95包括复位线Ref，位于第一驱动电路40A两侧的两条复位线Ref通过恒压连接线96耦接。恒压连接线96通过绝缘层上的过孔V1与第一恒压信号线95电连接。恒压连接线96相当于连接在两条第一恒压信号线95之间的跨桥线。恒压连接线96在第二方向b上横跨第一驱动电路40A，也即恒压连接线96与第一驱动电路40A交叠。可选的，设置恒压连接线96所在膜层位于第一驱动电路40A的远离衬底的一侧，能够保证恒压连接线96与第一驱动电路40A绝缘交叠。该实施方式中，利用恒压连接线96连接被第一驱动电路40A截断的第一恒压信号线95，保证了第一恒压信号线95上电压信号的传输。

另外，第一子扫描线S11和第二子扫描线S12由位于非显示区NA的驱动电路提供信号。如图25所示，沿第二方向b延伸的第一子扫描线S11和第二子扫描线S12也会被第一驱动电路40A截断。设置位于第一驱动电路40A两侧的两条第一子扫描线S11通过第一扫描连接线97相连接，位于第一驱动电路40A两侧的两条第二子扫描线S12通过第二扫描连接线98相连接，第一扫描连接线97和第二扫描连接线98分别与第一驱动电路40A绝缘交叠，以实现扫描信号的正常传输。可选的，第一扫描连接线97和第二扫描连接线98与恒压连接线96位于同膜层。

如图25所示，显示面板还包括第一辅助线99。存储电容Cst中一个电容极板耦接到电源线Pvdd，在第二方向b上相邻像素电路30中连接到电源线Pvdd的电容极板相互连接形成第一辅助线99，第一辅助线99能够降低传输电源电压信号的压降，提升面内均一性。由图25可以看出，第一辅助线99也会被第一驱动电路40A截断。在一些实施方式中，第一恒压信号线95包括第一辅助线99，位于第一驱动电路40A两侧的第一辅助线99通过恒压连接线96相连接，在此不再附图示意。

图25中仅以沿第二方向b延伸的信号线被第一驱动电路40A进行示意。在另一些实施方式中，结合图22进行理解，在第二显示区AA内设置有第一驱动电路40A的实施方式中，为了适应弧形边缘82的形状，第二显示区AA内级联的两个移位寄存器41可能会在第二方向b上存在错位，由此会导致显示区内沿第一方向a延伸的信号线被第一驱动电路40A所截断。也就是说，在一些实施方式中，沿第一方向a延伸的数据线Vdata和电源线Pvdd被第一驱动电路40A截断，此时可以参考图25实施例中的设计方式，利用与第一驱动电路40A交叠的连接线来连接两侧被截断的信号线，以保证信号的传输。

基于同一发明构思，本发明实施例还提供一种显示装置，图26为本发明实施例提供的显示装置示意图，如图26所示，显示装置包括本发明任意实施例提供的显示面板100。对于显示面板100的结构在上述实施例中已经说明，在此不再赘述。本发明实施例提供的显示装置例如可以是，手机、电脑、平板、电视、车载显示或者智能穿戴设备等电子设备。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (24)

1.一种显示面板，其特征在于，所述显示面板包括衬底，以及位于所述衬底一侧的发光器件、像素电路和驱动电路，所述发光器件与所述像素电路耦接，所述驱动电路包括多个移位寄存器；

所述显示面板包括显示区，所述发光器件位于所述显示区；

所述像素电路包括第一像素电路，所述驱动电路包括第一驱动电路，所述第一像素电路和所述第一驱动电路中至少一个所述移位寄存器位于所述显示区；

在所述显示区内：所述第一驱动电路的所述移位寄存器的靠近所述显示面板边缘一侧设置有所述第一像素电路。

2.根据权利要求1所述的显示面板，其特征在于，

所述发光器件包括第一发光器件，所述第一发光器件与所述第一像素电路耦接；

在垂直于所述衬底所在平面方向上，至少一个所述第一发光器件与所述第一像素电路至少部分交叠，和/或；至少一个所述第一发光器件与所述第一驱动电路至少部分交叠。

3.根据权利要求2所述的显示面板，其特征在于，

所述发光器件还包括第二发光器件，所述像素电路还包括第二像素电路，所述第二发光器件与所述第二像素电路耦接；

在所述显示区内：所述第二像素电路位于所述第一驱动电路的远离所述显示面板边缘的一侧；在垂直与所述衬底所述平面方向上，至少一个所述第二发光器件与所述第一驱动电路至少部分交叠。

4.根据权利要求1所述的显示面板，其特征在于，

所述显示面板包括至少部分环绕所述显示区的非显示区；

所述驱动电路还包括位于所述非显示区的第二驱动电路；所述第二驱动电路位于所述第一像素电路和所述显示面板的边缘之间。

5.根据权利要求4所述的显示面板，其特征在于，

所述第一驱动电路的位于所述显示区的多个所述移位寄存器沿第一方向排列，所述第二驱动电路的多个所述移位寄存器沿所述第一方向排列；

在第二方向上，所述显示区内所述第一驱动电路的宽度为第一宽度，所述第二驱动电路的宽度为第二宽度，所述第一宽度小于所述第二宽度，所述第二方向与所述第一方向交叉。

6.根据权利要求4所述的显示面板，其特征在于，

所述第一驱动电路包括发光驱动电路，所述第二驱动电路包括扫描驱动电路。

7.根据权利要求4所述的显示面板，其特征在于，

所述发光器件包括第一电极、发光层和第二电极，多个所述发光器件的所述第二电极相互连接成共电极；

所述显示面板包括电极接触区，在所述电极接触区内所述共电极与电源总线耦接；

在垂直于所述衬底所在平面方向上，所述电极接触区与所述第二驱动电路至少部分交叠。

8.根据权利要求7所述的显示面板，其特征在于，

所述显示面板还包括封装挡墙，所述封装挡墙位于所述电极接触区的靠近所述显示面板边缘的一侧；

在垂直于所述衬底所在平面方向上，所述封装挡墙与所述第二驱动电路至少部分交叠。

9.根据权利要求1所述的显示面板，其特征在于，

所述第一驱动电路包括第一子驱动电路和第二子驱动电路；

在所述显示区内，所述第一子驱动电路和所述第二子驱动电路之间不设置所述像素电路；

所述第一子驱动电路和所述第二子驱动电路中的一者为扫描驱动电路、另一者为发光驱动电路。

10.根据权利要求1所述的显示面板，其特征在于，

所述第一驱动电路包括第一子驱动电路和第二子驱动电路；

在所述显示区内，所述第一子驱动电路和所述第二子驱动电路之间设有所述第一像素电路。

11.根据权利要求10所述的显示面板，其特征在于，

在所述显示区内，所述第一子驱动电路位于所述第二子驱动电路的远离所述显示面板边缘的一侧；

所述显示面板包括至少部分环绕所述显示区的非显示区；所述像素电路还包括位于所述非显示区的第三像素电路，所述发光器件还包括第三发光器件，所述第三发光器件与所述第三像素电路耦接；

在垂直于所述衬底所在平面方向上，至少一个所述第三发光器件与所述第二子驱动电路部分交叠。

12.根据权利要求11所述的显示面板，其特征在于，

所述发光器件包括第一电极、发光层和第二电极，多个所述发光器件的所述第二电极相互连接成共电极；

所述显示面板包括电极接触区，在所述电极接触区内所述共电极与电源总线耦接；

在垂直于所述衬底所在平面方向上，所述电极接触区与所述第三像素电路至少部分交叠。

13.根据权利要求1所述的显示面板，其特征在于，

所述驱动电路还包括驱动信号线，所述移位寄存器与所述驱动信号线耦接；

所述第一驱动电路的所述驱动信号线包括第一驱动信号线，所述第一驱动电路的所述移位寄存器包括第一移位寄存器；其中，所述第一驱动信号线和所述第一移位寄存器位于所述显示区。

14.根据权利要求13所述的显示面板，其特征在于，

在垂直于所述衬底所在平面方向上，至少一条所述第一驱动信号线和所述第一移位寄存器部分交叠。

15.根据权利要求1所述的显示面板，其特征在于，

所述显示区包括多条数据线，所述数据线包括第一数据线，所述第一像素电路与所述第一数据线耦接；

所述显示面板包括至少部分环绕所述显示区的非显示区，所述非显示区包括多个焊盘；

所述显示区包括数据连接线，所述数据连接线的一端耦接所述第一数据线，所述数据连接线的另一端耦接所述焊盘；所述数据连接线包括第一线段，在垂直于所述衬底所在平面方向上，至少一条所述第一线段与所述第一驱动电路交叠。

16.根据权利要求1所述的显示面板，其特征在于，

所述显示区包括第一恒压信号线，所述像素电路与所述第一恒压信号线耦接；至少部分所述第一恒压信号线被所述第一驱动电路截断；

所述显示区还包括恒压连接线，位于所述第一驱动电路两侧的两条所述第一恒压信号线通过所述恒压连接线耦接。

17.根据权利要求1所述的显示面板，其特征在于，

所述显示区包括第一显示区，所述第一显示区具有沿第一方向延伸的直边边缘；

所述第一驱动电路中至少一个所述移位寄存器位于所述第一显示区。

18.根据权利要求17所述的显示面板，其特征在于，

所述显示区还包括在所述第一方向上与所述第一显示区相邻的第二显示区，所述第二显示区具有弧形边缘，所述弧形边缘与所述直边边缘相连接；

所述显示面板包括与所述弧形边缘相邻的弧形非显示区，所述第一驱动电路中至少一个所述移位寄存器位于所述弧形非显示区。

19.根据权利要求18所述的显示面板，其特征在于，

所述驱动电路包括驱动信号线，所述移位寄存器与所述驱动信号线耦接；

所述第一驱动电路的所述驱动信号线包括第二驱动信号线，所述第二驱动信号线包括相互耦接的第二线段和所述第三线段，所述第二线段位于所述弧形非显示区，所述第三线段位于所述第一显示区。

20.根据权利要求1所述的显示面板，其特征在于，

所述显示区包括第二显示区，所述第二显示区具有弧形边缘，所述第一驱动电路中至少一个所述移位寄存器位于所述第二显示区。

21.根据权利要求20所述的显示面板，其特征在于，

多个所述像素电路在第二方向上排列成像素电路行；

所述第一驱动电路包括多个第二移位寄存器，所述第二移位寄存器位于所述第二显示区；

在所述第二方向上，所述第二移位寄存器与所述像素电路行对齐。

22.根据权利要求21所述的显示面板，其特征在于，

在第一方向上，至少部分相邻的所述第二移位寄存器错位设置，所述第二方向与所述第一方向交叉。

23.根据权利要求21所述的显示面板，其特征在于，

所述第二移位寄存器包括第一子移位寄存器和第二子移位寄存器，

在所述第二方向上，所述第一子移位寄存器和所述弧形边缘之间的所述第一像素电路个数为n1，所述第二子移位寄存器和所述弧形边缘之间的所述第一像素电路个数为n2，n1≠n2。

24.一种显示装置，其特征在于，包括权利要求1至23任一项所述的显示面板。

Images