JP2007010873A - 表示装置及びその製造方法 - Google Patents
表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007010873A JP2007010873A JP2005189903A JP2005189903A JP2007010873A JP 2007010873 A JP2007010873 A JP 2007010873A JP 2005189903 A JP2005189903 A JP 2005189903A JP 2005189903 A JP2005189903 A JP 2005189903A JP 2007010873 A JP2007010873 A JP 2007010873A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- video signal
- pixels
- power supply
- conductive path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 239000011159 matrix material Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 17
- 239000003990 capacitor Substances 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 49
- 239000010408 film Substances 0.000 description 27
- 238000005401 electroluminescence Methods 0.000 description 22
- 239000004065 semiconductor Substances 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 9
- 238000005192 partition Methods 0.000 description 8
- 238000002161 passivation Methods 0.000 description 7
- 239000012044 organic layer Substances 0.000 description 6
- 239000010409 thin film Substances 0.000 description 5
- 230000008439 repair process Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】画素回路に映像信号として電流信号を書き込むアクティブマトリクス駆動方式の表示装置で、画像中に生じた輝線状又は滅線状に尾を引いた輝点の視認を抑制する。
【解決手段】本発明の表示装置の製造方法は、画素PXの中から輝線状又は滅線状に尾を引いた輝点として視認され得るものを選択する工程と、選択した画素PXにおいて、入出力端子ND3を電源端子ND1に接続する導電路を断線させる工程とを含む。
【選択図】図1
【解決手段】本発明の表示装置の製造方法は、画素PXの中から輝線状又は滅線状に尾を引いた輝点として視認され得るものを選択する工程と、選択した画素PXにおいて、入出力端子ND3を電源端子ND1に接続する導電路を断線させる工程とを含む。
【選択図】図1
Description
本発明は、表示装置及びその製造方法に係り、特には、アクティブマトリクス駆動方式の表示装置及びその製造方法に関する。
有機エレクトロルミネッセンス(EL)表示装置では、駆動電流がばらつくと、輝度むら等が生じる。それゆえ、この表示装置でアクティブマトリクス駆動方式を採用した場合には、駆動電流の大きさを制御する駆動トランジスタの特性が各画素間でほぼ同一であることが要求される。しかしながら、この表示装置では、通常、駆動トランジスタをガラス基板などの絶縁体上に形成するため、その特性にばらつきを生じ易い。
以下の特許文献1には、カレントコピー型の回路を画素回路に採用した有機EL表示装置が記載されている。このカレントコピー型の画素回路は、駆動トランジスタであるnチャネル電界効果トランジスタ(FET)と、有機EL素子と、キャパシタと、出力制御スイッチと、映像信号供給制御スイッチと、ダイオード接続スイッチとを含んでいる。
駆動トランジスタのソースは低電位の第1電源線に接続されており、キャパシタは駆動トランジスタのゲートと第1電源線との間に接続されている。出力制御スイッチは駆動トランジスタのドレインと有機EL素子の陰極との間に接続されており、有機EL素子の陽極はより高電位の第2電源線に接続されている。映像信号供給制御スイッチは駆動トランジスタのドレインと映像信号線との間に接続されており、ダイオード接続スイッチは駆動トランジスタのドレインとゲートとの間に接続されている。
このカレントコピー型の画素回路には、書込期間において、映像信号を電流信号Isigとして画素回路に供給する。書込期間に続く保持期間では、電流Isigとほぼ等しい大きさの駆動電流が、駆動トランジスタのドレインとソースとの間に流れる。それゆえ、駆動トランジスタの閾値Vthだけでなく移動度や寸法などが駆動電流に与える影響も排除することができる。
ところで、アクティブマトリクス駆動方式の表示装置では、画素回路内での断線や短絡などに起因して、一部の画素が輝点又は滅点として視認されることがある。また、アクティブマトリクス駆動方式の表示装置では、走査信号線や映像信号線の断線などに起因して、画素の列又は行が輝線又は滅線として視認されることがある。
本発明者は、本発明を為すに際し、画素回路に映像信号として電流信号を書き込むアクティブマトリクス駆動方式の表示装置では、画像中に上記の線状又は点状の輝度ムラに加え、輝線状又は滅線状に尾を引いた輝点を生じ得ることを見い出している。
米国特許第6373454号明細書
本発明の目的は、画素回路に映像信号として電流信号を書き込むアクティブマトリクス駆動方式の表示装置で、画像中に生じた輝線状又は滅線状に尾を引いた輝点の視認を抑制することにある。
本発明の第1側面によると、絶縁基板と、前記絶縁基板上でマトリクス状に配列した複数の画素と、前記複数の画素が形成する列に対応して配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、第1電源端子と入出力端子との間に接続された駆動トランジスタと、画素電極と第2電源端子に接続された対向電極とそれらの間に介在した活性層とを含んだ表示素子と、前記入出力端子と前記画素電極との間に接続された出力制御スイッチと、前記入出力端子と前記映像信号線との間に接続された映像信号供給制御スイッチと、前記駆動トランジスタのドレインとゲートとの間に接続されたダイオード接続スイッチと、定電位端子と前記駆動トランジスタのゲートとの間に接続されたキャパシタとを具備し、前記複数の画素の一部では、前記入出力端子を前記第1電源端子に接続する導電路が断線していることを特徴とする表示装置が提供される。
本発明の第2側面によると、絶縁基板と、前記絶縁基板上でマトリクス状に配列した複数の画素と、前記複数の画素が形成する列に対応して配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、第1電源端子と入出力端子との間に接続された駆動トランジスタと、画素電極と第2電源端子に接続された対向電極とそれらの間に介在した活性層とを含んだ表示素子と、前記入出力端子と前記画素電極との間に接続された出力制御スイッチと、前記入出力端子と前記映像信号線との間に接続された映像信号供給制御スイッチと、前記駆動トランジスタのドレインとゲートとの間に接続されたダイオード接続スイッチと、定電位端子と前記駆動トランジスタのゲートとの間に接続されたキャパシタとを具備した表示装置の製造方法であって、前記複数の画素の中から輝線状又は滅線状に尾を引いた輝点として視認され得るものを選択する工程と、選択した前記画素において、前記入出力端子を前記第1電源端子に接続する導電路を断線させる工程とを含んだことを特徴とする表示装置の製造方法が提供される。
本発明によると、画素回路に映像信号として電流信号を書き込むアクティブマトリクス駆動方式の表示装置で、輝線状又は滅線状に尾を引いた輝点の視認を抑制することが可能となる。
以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
図1は、本発明の一態様に係る表示装置を概略的に示す平面図である。図2は、図1の表示装置に採用可能な構造の一例を概略的に示す断面図である。図3は、図1の表示装置が含む画素の等価回路図である。図4は、図1の表示装置の画素に採用可能な構造の一例を概略的に示す平面図である。なお、図2では、表示装置を、その表示面,すなわち前面又は光出射面,が下方を向き、背面が上方を向くように描いている。また、図4には、表示面側から見た画素の構造を描いている。
この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機EL表示装置である。この有機EL表示装置は、図1に示すように、表示パネルDPと、映像信号線ドライバXDRと、走査信号線ドライバYDRとを含んでいる。
表示パネルDPは、図1及び図2に示すように、例えば、ガラス基板などの絶縁基板SUBを含んでいる。
基板SUB上には、図2に示すように、アンダーコート層UCが形成されている。アンダーコート層UCは、例えば、基板SUB上にSiNx層とSiOx層とをこの順に積層してなる。
アンダーコート層UC上では、図2及び図4に示す半導体層SCが、後述する画素PXに対応して配列している。各半導体層SCは、例えば、p型領域とn型領域とを含んだポリシリコン層である。この例では、半導体層SCのうち、参照符号Gで示す部材と向き合っている領域はn型領域であり、それ以外の領域はp+型領域である。
アンダーコート層UC上では、図4に示す電極Eaが、画素PXに対応してさらに配列している。電極Eaは、例えば、n+型ポリシリコン層である。
半導体層SC及び電極Eaは、図2に示すゲート絶縁膜GIで被覆されている。ゲート絶縁膜GIは、例えばTEOS(TetraEthyl OrthoSilicate)などを用いて形成することができる。
ゲート絶縁膜GI上には、図1、図3及び図4に示す走査信号線SL1及びSL2が形成されている。走査信号線SL1及びSL2は、図1に示すように、各々が画素PXの行方向(X方向)に延びており、画素PXの列方向(Y方向)に交互に配列している。走査信号線SL1及びSL2は、例えばMoWなどからなる。
ゲート絶縁膜GI上には、図4に示す電極Ebがさらに配置されている。電極Ebは画素PXに対応して配列している。電極Ebは、例えばMoWなどからなる。電極Ebは、走査信号線SL1及びSL2と同一の工程で形成することができる。
図4に示すように、各画素PX内で、走査信号線SL1と半導体層SCとは1箇所で交差し、走査信号線SL2と半導体層SCとは2箇所で交差している。また、図4に示すように、各画素PX内で、電極Ebは電極Eaと向き合うと共に、半導体層SCと1箇所で交差している。
走査信号線SL1と半導体層SCとの交差部は、図1乃至図4に示す出力制御スイッチSW1としての薄膜トランジスタを構成している。走査信号線SL2と半導体層SCとの交差部は、図1、図3及び図4に示す映像信号供給制御スイッチSW2とダイオード接続スイッチSW3とを構成している。また、電極Ea及びEbとそれらの間に介在した絶縁膜GIとは図1、図3及び図4に示すキャパシタCを構成しており、電極Ebと半導体層SCとの交差部は図1、図3及び図4に示す駆動トランジスタDRを構成している。
なお、この例では、駆動トランジスタDR及びスイッチSW1乃至SW3は、トップゲート型のpチャネル薄膜トランジスタである。また、走査信号線SL1及びSL2並びに電極Ebのうち参照符号Gで示す部分は、薄膜トランジスタのゲートである。
ゲート絶縁膜GI、走査信号線SL1及びSL2、並びに電極Ebは、図2に示す層間絶縁膜IIで被覆されている。層間絶縁膜IIは、例えばプラズマCVD法などにより成膜されたSiOxなどからなる。
層間絶縁膜II上には、図1、図3及び図4に示す映像信号線DLと電源線PSLとが形成されている。映像信号線DLは、図1に示すように、各々がY方向に延びており、X方向に配列している。電源線PSLは、この例では、図4に示すように、各々がY方向に延びており、X方向に配列している。
層間絶縁膜II上には、図2及び図4に示すソース電極SEとドレイン電極DEとがさらに形成されている。この例では、1つの画素PXは、2つのソース電極SEと2つのドレイン電極DEとを含んでいる。
一方のソース電極SEは、層間絶縁膜II及びゲート絶縁膜GIに設けられたコンタクトホールを介して、ダイオード接続スイッチSW3のソースと電極Ebとに接続されている。他方のソース電極SEは、層間絶縁膜II及びゲート絶縁膜GIに設けられたコンタクトホールを介して、出力制御スイッチSW1のソースに接続されている。このソース電極SEには一方のドレイン電極DEが接続されており、このドレイン電極DEは、層間絶縁膜II及びゲート絶縁膜GIに設けられたコンタクトホールを介して、駆動トランジスタDRのドレインに接続されている。他方のドレイン電極DEは、層間絶縁膜II及びゲート絶縁膜GIに設けられたコンタクトホールを介して、出力制御スイッチSW1のドレインに接続されている。
映像信号線DLと電源線PSLとソース電極SEとドレイン電極DEとは、例えば、Mo/Al/Moの三層構造を有している。これらは、同一工程で形成可能である。
映像信号線DLと電源線PSLとソース電極SEとドレイン電極DEとは、図2に示すパッシベーション膜PSで被覆されている。パッシベーション膜PSは、例えばSiNxなどからなる。
パッシベーション膜PS上では、図2及び図4に示す画素電極PEが、画素PXに対応して配列している。各画素電極PEは、パッシベーション膜PSに設けたコンタクトホールを介して、ドレイン電極DEに接続されている。
画素電極PEは、この例では光透過性の前面電極である。また、画素電極PEは、この例では陽極である。画素電極PEの材料としては、例えば、ITO(Indium Tin Oxide)などの透明導電性酸化物を使用することができる。
パッシベーション膜PS上には、さらに、図2に示す隔壁絶縁層PIが形成されている。隔壁絶縁層PIには、画素電極PEに対応した位置に貫通孔が設けられているか、或いは、画素電極PEが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層PIには、画素電極PEに対応した位置に貫通孔が設けられていることとする。
隔壁絶縁層PIは、例えば、有機絶縁層である。隔壁絶縁層PIは、例えば、フォトリソグラフィ技術を用いて形成することができる。
画素電極PE上には、活性層として、発光層を含んだ有機物層ORGが形成されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ORGは、発光層に加え、正孔注入層、正孔輸送層、正孔ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。
隔壁絶縁層PI及び有機物層ORGは、対向電極CEで被覆されている。この例では、対向電極CEは、画素PX間で互いに接続された電極,すなわち共通電極,である。また、この例では、対向電極CEは、陰極であり且つ光反射性の背面電極である。対向電極CEは、例えば、パッシベーション膜PSと隔壁絶縁層PIとに設けられたコンタクトホールを介して、映像信号線DLと同一の層上に形成された電極配線(図示せず)に電気的に接続されている。各々の有機EL素子OLEDは、画素電極PEと、有機物層ORGと、対向電極CEとを含んでいる。
各画素PXは、図1及び図3に示すように、駆動トランジスタDRと、出力制御スイッチSW1と、映像信号供給制御スイッチSW2と、ダイオード接続スイッチSW3と、有機EL素子OLEDと、キャパシタCとを含んでいる。上記の通り、この例では、駆動トランジスタDR及びスイッチSW1乃至SW3はpチャネル薄膜トランジスタである。
駆動トランジスタDRは、第1電源端子ND1と入出力端子ND3との間に接続されている。スイッチSW1と有機EL素子OLEDとは、入出力端子ND3と第2電源端子ND2との間で、この順に直列に接続されている。すなわち、駆動トランジスタDRとスイッチSW1と有機EL素子OLEDとは、第1電源端子ND1と第2電源端子ND2との間で、この順に直列に接続されている。この例では、電源端子ND1は高電位電源端子であり、電源端子ND2は低電位電源端子である。
スイッチSW1のゲートは、走査信号線SL1に接続されている。スイッチSW2は駆動トランジスタDRのドレインとゲートとの間に接続されており、そのゲートは走査信号線SL2に接続されている。スイッチSW3は映像信号線DL上の入力端子ND4と駆動トランジスタDRのドレインとの間に接続されており、そのゲートは走査信号線SL2に接続されている。
キャパシタCは、駆動トランジスタDRのゲートと定電位端子ND1’との間に接続されている。この例では、定電位端子ND1’は、電源端子ND1に接続されている。
なお、この表示パネルDPから対向電極CEや有機物層ORGを除いた構造がアレイ基板に相当している。また、画素PXから対向電極CEや有機物層ORGを除いたものが画素回路に相当している。
映像信号線ドライバXDR及び走査信号線ドライバYDRは、この例では、表示パネルDPにCOG(chip on glass)実装している。映像信号線ドライバXDR及び走査信号線ドライバYDRは、COG実装する代わりに、TCP(tape carrier package)実装してもよい。
映像信号線ドライバXDRには、映像信号線DLが接続されている。この例では、映像信号線ドライバXDRには、電源線PSLがさらに接続されている。映像信号線ドライバXDRは、映像信号線DLに映像信号として電流信号を出力するとともに、電源線PSLに電源電圧を供給する。
走査信号線ドライバYDRには、走査信号線SL1及びSL2が接続されている。走査信号線ドライバYDRは、走査信号線SL1及びSL2にそれぞれ第1及び第2走査信号として電圧信号を出力する。
この有機EL表示装置で画像を表示する場合、例えば、走査信号線SL1及びSL2の各々を線順次駆動する。すなわち、画素PXを行毎に走査(選択)する。各画素PXの選択期間では書込動作を行い、非選択期間では表示動作を行う。
或る画素PXを選択する選択期間では、まず、走査信号線ドライバYDRから、先の画素PXが接続された走査信号線SL1にスイッチSW1を開く(非導通状態とする)走査信号を電圧信号として出力し、続いて、先の画素PXが接続された走査信号線SL2にスイッチSW2及びSW3を閉じる(導通状態とする)走査信号を電圧信号として出力する。この状態で、映像信号線ドライバXDRから、先の画素PXが接続された映像信号線DLに映像信号を電流信号(書込電流)として出力し、駆動トランジスタDRのゲート−ソース間電圧Vgsを、先の映像信号Isigに対応した大きさに設定する。その後、走査信号線ドライバYDRから、先の画素PXが接続された走査信号線SL2にスイッチSW2及びSW3を開く走査信号を電圧信号として出力し、続いて、先の画素PXが接続された走査信号線SL1にスイッチSW1を閉じる走査信号を電圧信号として出力する。これにより、選択期間を終了する。
非選択期間では、スイッチSW1は閉じたままとし、スイッチSW2及びSW3は開いたままとする。非選択期間では、有機EL素子OLEDには、駆動トランジスタDRのゲート−ソース間電圧Vgsに対応した大きさの駆動電流Idrvが流れる。有機EL素子OLEDは、駆動電流Idrvの大きさに対応した輝度で発光する。
さて、上記の通り、画素回路に映像信号として電流信号を書き込むアクティブマトリクス駆動方式の表示装置では、輝線状又は滅線状に尾を引いた輝点を生じ得る。本発明者は、この理由について詳細に調べた結果、以下の事実を見い出した。
例えば、M行目の走査信号線SL1及びSL2とN列目の映像信号線DLとに接続された画素PXにおいて、駆動制御素子DRのソース−ドレイン間が短絡しているとする。この場合、その画素PXの有機EL素子OLEDは、有効表示期間において常に最大輝度で発光する。そのため、この画素PXは、輝点として視認される。
また、この場合、先の画素PXの書込期間において、映像信号線ドライバXDRは、N列目の映像信号線DLを、第1電源端子ND1とほぼ等しい電位に設定しようとする。すなわち、N列目の映像信号線DLの電位は、過剰に高くなる。映像信号線DLの配線容量は無視できない程度に大きいため、N列目の映像信号線DLの電位が適正な範囲内に回復するまでには、例えば、数十行分の書込期間が必要である。
そのため、N列目の映像信号線DLに接続された画素PXのうち、M+1行目以降の数十個では、映像信号線ドライバXDRの出力よりも小さな信号が書き込まれることとなる。その結果、これら画素PXの輝度は、本来の輝度よりも低くなる。したがって、これら画素PXは、滅線として視認される。
このような理由から、駆動制御素子DRのソース−ドレイン間が短絡すると、滅線状に尾を引いた輝点を生じるのである。なお、先の説明から分かるように、滅線の輝度は一定ではなく、通常、輝点側の端から他端に向けて高くなる。
輝線状に尾を引いた輝点は、例えば、M行目の走査信号線SL1及びSL2とN列目の映像信号線DLとに接続された画素PXにおいて、出力制御スイッチSW1のソース−ドレイン間が短絡している場合に生じる。
すなわち、この場合、その画素PXの書込期間において、映像信号線ドライバXDRは、N列目の映像信号線DLを第2電源端子ND2よりも低い電位に設定する。そのため、その画素PXでは、駆動制御素子DRのゲート電位が非常に低くなる。したがって、その画素PXの有機EL素子OLEDは、有効表示期間において常に最大輝度で発光する。そのため、この画素PXは、輝点として視認される。
また、この場合、先の画素PXの書込期間において、N列目の映像信号線DLは過剰に低い電位に設定される。映像信号線DLの配線容量は無視できない程度に大きいため、N列目の映像信号線DLの電位が適正な範囲内に回復するまでには、例えば、数十行分の書込期間が必要である。
そのため、N列目の映像信号線DLに接続された画素PXのうち、M+1行目以降の数十個では、映像信号線ドライバXDRの出力よりも大きな信号が書き込まれることとなる。その結果、これら画素PXの輝度は、本来の輝度よりも高くなる。したがって、これら画素PXは、輝線として視認される。
このような理由から、出力制御スイッチSW1のソース−ドレイン間が短絡すると、輝線状に尾を引いた輝点を生じるのである。なお、先の説明から分かるように、輝線の輝度は一定ではなく、通常、輝点側の端から他端に向けて低くなる。
本発明者は、以上の事実から、以下の方法を採用すれば、画像中に輝線状又は滅線状に尾を引いた輝点が現れるのを防止できることを見い出した。
すなわち、まず、通常の方法により、図1及び図2に示す構造を作製する。次に、修復工程を実施する。
修復工程では、まず、画素PXの中から、輝線状又は滅線状に尾を引いた輝点として視認され得るものを選択する。なお、ここで選択するのは、輝点に対応した画素PXであって、輝線又は滅線に対応した画素PXではない。また、ここで着目する輝点は、Y方向に尾を引いているもののみである。
次に、選択した画素PXにおいて、入出力端子ND3を第1電源端子ND1に接続する導電路を断線させる。この導電路は、例えば、駆動トランジスタDRのチャネルと入出力端子との間の位置で断線させる。また、この導電路は、例えば、その半導体層SCにレーザ光を照射することにより断線させる。
選択した画素PXにおいて先の導電路を断線させると、その画素PXが含む有機EL素子OLEDは有効表示期間において発光しない。したがって、この画素PXが輝点として視認されることはない。
また、選択した画素PXにおいて先の導電路を断線させると、その画素PXの書込期間において、これを接続した映像信号線DLの電位が第1電源端子ND1の電位の影響を受けることはない。加えて、映像信号線DLと第2電源端子ND2との間の電圧の絶対値は、映像信号線DLと第1電源端子ND1との間の電圧の絶対値と比較して遥かに小さい。そのため、選択した画素PXにおいて先の導電路を断線させると、その画素PXの書込期間において、これを接続した映像信号線DLの電位が第2電源端子ND2の電位の影響を受けることは殆どない。したがって、この画素PXの影響で輝線又は滅線が生じることはない。
それゆえ、先の修復を行うと、画像中に輝線状又は滅線状に尾を引いた輝点が現れるのを防止可能となる。
この修復は、画素PXに以下の痕跡を残す。これについて、図5を参照しながら説明する。
図5は、図4の画素に修復を施した後の構造を概略的に示す平面図である。
上記の通り、本態様では、輝線状又は滅線状に尾を引いた輝点として視認され得る画素PXを選択し、その画素PXにおいて先の導電路を断線させる。したがって、完成した有機EL表示装置では、一部の画素PXは断線部を含んでいる。
上記の通り、本態様では、輝線状又は滅線状に尾を引いた輝点として視認され得る画素PXを選択し、その画素PXにおいて先の導電路を断線させる。したがって、完成した有機EL表示装置では、一部の画素PXは断線部を含んでいる。
例えば、先の導電路を、半導体層SCのうち、駆動トランジスタDRのドレインに接続されたドレイン電極DEと入出力端子ND3とを接続している部分で断線させた場合には、図5に示す構造が得られる。なお、半導体層SCがポリシリコンなどのように結晶質であり且つ導電路を半導体層SCの位置で断線させる場合、半導体層SCへのレーザ光照射によって、結晶質から非晶質への相変化を生じさせることができる。この場合、レーザ光照射による半導体層SCの物理的な切断が不完全であっても、その電気抵抗は著しく上昇するため、電気的な切断が不十分となることはない。
図4及び図5を参照しながら説明した修復方法は、比較的短い時間で実施可能である。これについて、図6及び図7と対比しながら説明する。
図6は、比較例に係る表示装置の画素を概略的に示す平面図である。図7は、図6の画素に修復を施した後の構造を概略的に示す平面図である。比較例に係る方法では、以下の方法により表示装置を製造する。
すなわち、まず、通常の方法により、図1及び図2に示す構造を作製する。次に、修復工程を実施する。
修復工程では、まず、画素PXの中から、輝線状又は滅線状に尾を引いた輝点として視認され得るものを選択する。なお、ここで選択するのは、輝点に対応した画素PXであって、輝線又は滅線に対応した画素PXではない。また、ここで着目する輝点は、Y方向に尾を引いているもののみである。
次に、選択した画素PXにおいて、有機EL素子OLEDの画素電極PEを第1電源端子ND1に接続する第1導電路と、この第1導電路を映像信号線DLに接続する第2導電路との双方を断線させる。例えば、図7に示すように、第1導電路は出力制御スイッチSW1のチャネルと画素電極PEに接続されたドレイン電極DEとの間の位置で断線させ、第2導電路は入力端子ND4と映像信号供給制御スイッチSW2のチャネルとの間の位置で断線させる。
選択した画素PXにおいて第1導電路を断線させると、その画素PXが含む有機EL素子OLEDは有効表示期間において発光しない。したがって、この画素PXが輝点として視認されることはない。
また、選択した画素PXにおいて第2導電路を断線させると、その画素PXの書込期間において、これを接続した映像信号線DLの電位が第1電源端子ND1や第2電源端子ND2の電位の影響を受けることはない。したがって、この画素PXの影響で輝線又は滅線が生じることはない。
それゆえ、この修復を行うと、図4及び図5を参照しながら説明した修復を行った場合と同様に、画像中に輝線状又は滅線状に尾を引いた輝点が現れるのを防止可能となる。但し、図4及び図5を参照しながら説明した方法では、修復すべき各画素PXにおいて導電路を1箇所でのみ断線させればよいのに対し、図6及び図7を参照しながら説明した方法では、修復すべき各画素PXにおいて導電路を2箇所で断線させる必要がある。したがって、図4及び図5の方法によると、図6及び図7の方法と比較して、より短い時間で修復を完了することができる。
上述した表示装置では、典型的には、基板SUBの主面に垂直な方向から見た場合に、先の導電路と他の配線又は電極とが、その断線部において重なり合わない配置を採用する。こうすると、導電路を断線させるためのレーザ光照射によって、他の配線又は電極がダメージを受けるのを抑制することができる。特に、基板SUBの主面に垂直な方向から見た場合における、断線部と上記導電路以外の配線又は電極との間の距離が約2μm以上である場合、導電路を断線させるためのレーザ光照射によって、他の配線又は電極がダメージを受けるのを容易に防止することができる。
C…キャパシタ、CE…対向電極、DE…ドレイン電極、DL…映像信号線、DP…表示パネル、DR…駆動トランジスタ、Ea…電極、Eb…電極、G…ゲート、GI…ゲート絶縁膜、II…層間絶縁膜、ND1…電源端子、ND1’…定電位端子、ND2…電源端子、ND3…入出力端子、ND4…入力端子、OLED…有機EL素子、ORG…有機物層、PE…画素電極、PI…隔壁絶縁層、PS…パッシベーション膜、PSL…電源線、PX…画素、SC…半導体層、SE…ソース電極、SL1…走査信号線、SL2…走査信号線、SUB…絶縁基板、SW1…出力制御スイッチ、SW2…映像信号供給制御スイッチ、SW3…ダイオード接続スイッチ、UC…アンダーコート層、XDR…映像信号線ドライバ、YDR…走査信号線ドライバ。
Claims (6)
- 絶縁基板と、前記絶縁基板上でマトリクス状に配列した複数の画素と、前記複数の画素が形成する列に対応して配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、
第1電源端子と入出力端子との間に接続された駆動トランジスタと、
画素電極と第2電源端子に接続された対向電極とそれらの間に介在した活性層とを含んだ表示素子と、
前記入出力端子と前記画素電極との間に接続された出力制御スイッチと、
前記入出力端子と前記映像信号線との間に接続された映像信号供給制御スイッチと、
前記駆動トランジスタのドレインとゲートとの間に接続されたダイオード接続スイッチと、
定電位端子と前記駆動トランジスタのゲートとの間に接続されたキャパシタとを具備し、
前記複数の画素の一部では、前記入出力端子を前記第1電源端子に接続する導電路が断線していることを特徴とする表示装置。 - 前記導電路はポリシリコン部を含み、前記導電路が断線している前記画素では、前記導電路はポリシリコン部で断線していることを特徴とする請求項1に記載の表示装置。
- 前記表示素子は有機EL素子であることを特徴とする請求項1に記載の表示装置。
- 絶縁基板と、前記絶縁基板上でマトリクス状に配列した複数の画素と、前記複数の画素が形成する列に対応して配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、第1電源端子と入出力端子との間に接続された駆動トランジスタと、画素電極と第2電源端子に接続された対向電極とそれらの間に介在した活性層とを含んだ表示素子と、前記入出力端子と前記画素電極との間に接続された出力制御スイッチと、前記入出力端子と前記映像信号線との間に接続された映像信号供給制御スイッチと、前記駆動トランジスタのドレインとゲートとの間に接続されたダイオード接続スイッチと、定電位端子と前記駆動トランジスタのゲートとの間に接続されたキャパシタとを具備した表示装置の製造方法であって、
前記複数の画素の中から輝線状又は滅線状に尾を引いた輝点として視認され得るものを選択する工程と、
選択した前記画素において、前記入出力端子を前記第1電源端子に接続する導電路を断線させる工程とを含んだことを特徴とする表示装置の製造方法。 - 前記導電路を断線させる工程は、前記導電路にレーザ光を照射することを含んだことを特徴とする請求項4に記載の表示装置の製造方法。
- 前記表示素子は有機EL素子であることを特徴とする請求項4に記載の表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005189903A JP2007010873A (ja) | 2005-06-29 | 2005-06-29 | 表示装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005189903A JP2007010873A (ja) | 2005-06-29 | 2005-06-29 | 表示装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007010873A true JP2007010873A (ja) | 2007-01-18 |
Family
ID=37749498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005189903A Pending JP2007010873A (ja) | 2005-06-29 | 2005-06-29 | 表示装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007010873A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008203636A (ja) * | 2007-02-21 | 2008-09-04 | Toshiba Matsushita Display Technology Co Ltd | アレイ基板の製造方法、表示装置の製造方法、アレイ基板及び表示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003216100A (ja) * | 2002-01-21 | 2003-07-30 | Matsushita Electric Ind Co Ltd | El表示パネルとel表示装置およびその駆動方法および表示装置の検査方法とel表示装置のドライバ回路 |
WO2004068446A1 (ja) * | 2003-01-27 | 2004-08-12 | Toshiba Matsushita Display Technology Co., Ltd. | 有機elディスプレイの製造方法 |
JP2006215227A (ja) * | 2005-02-03 | 2006-08-17 | Seiko Epson Corp | 発光装置の改善方法及び発光装置 |
-
2005
- 2005-06-29 JP JP2005189903A patent/JP2007010873A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003216100A (ja) * | 2002-01-21 | 2003-07-30 | Matsushita Electric Ind Co Ltd | El表示パネルとel表示装置およびその駆動方法および表示装置の検査方法とel表示装置のドライバ回路 |
WO2004068446A1 (ja) * | 2003-01-27 | 2004-08-12 | Toshiba Matsushita Display Technology Co., Ltd. | 有機elディスプレイの製造方法 |
JP2006215227A (ja) * | 2005-02-03 | 2006-08-17 | Seiko Epson Corp | 発光装置の改善方法及び発光装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008203636A (ja) * | 2007-02-21 | 2008-09-04 | Toshiba Matsushita Display Technology Co Ltd | アレイ基板の製造方法、表示装置の製造方法、アレイ基板及び表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7482187B2 (en) | Display and method of manufacturing the same | |
JP2007316511A (ja) | アクティブマトリクス型表示装置 | |
KR100729077B1 (ko) | 유기 발광 표시장치 | |
KR100699997B1 (ko) | 다수개의 구동 트랜지스터와 다수개의 애노드 또는캐소드전극을 갖는 유기 전계 발광 표시장치 | |
JP4386128B2 (ja) | 有機電界発光表示装置 | |
JP4582195B2 (ja) | 表示装置 | |
JP2010085695A (ja) | アクティブマトリクス型表示装置 | |
US8730134B2 (en) | Pixel circuit and display device | |
WO2019207798A1 (ja) | 表示装置の製造方法および表示装置 | |
JP2006330469A (ja) | 有機エレクトロルミネッセンス表示装置 | |
KR100712152B1 (ko) | 디스플레이, 어레이 기판, 및 디스플레이를 구동하는 방법 | |
JP2009181014A (ja) | アクティブマトリクス型表示装置 | |
JP2009115839A (ja) | アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法 | |
JP2006284915A (ja) | 表示装置及びアレイ基板 | |
KR100719008B1 (ko) | 어레이 기판 | |
JP2006284945A (ja) | 表示装置及びその駆動方法 | |
JP2007010872A (ja) | 表示装置及びアレイ基板 | |
JP2007010873A (ja) | 表示装置及びその製造方法 | |
JP2007003792A (ja) | 表示装置及びアレイ基板 | |
JP2007155818A (ja) | 表示装置、アレイ基板及び表示装置の製造方法 | |
JP2010256819A (ja) | アクティブマトリクス型有機発光表示装置及びアクティブマトリクス型有機発光表示装置の駆動方法 | |
JP2009115840A (ja) | アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法 | |
KR100853346B1 (ko) | 표시 장치 및 그 제조 방법 | |
JP2006284944A (ja) | 表示装置、アレイ基板、及び表示装置の駆動方法 | |
JP2006284942A (ja) | 表示装置及びアレイ基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080610 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111004 |