KR100809179B1 - 픽셀회로판, 픽셀회로판 테스트방법, 및 테스트장치 - Google Patents

픽셀회로판, 픽셀회로판 테스트방법, 및 테스트장치 Download PDF

Info

Publication number
KR100809179B1
KR100809179B1 KR1020057021765A KR20057021765A KR100809179B1 KR 100809179 B1 KR100809179 B1 KR 100809179B1 KR 1020057021765 A KR1020057021765 A KR 1020057021765A KR 20057021765 A KR20057021765 A KR 20057021765A KR 100809179 B1 KR100809179 B1 KR 100809179B1
Authority
KR
South Korea
Prior art keywords
transistor
drain
source
test
current
Prior art date
Application number
KR1020057021765A
Other languages
English (en)
Other versions
KR20060056892A (ko
Inventor
도모유키 시라사키
마나부 다케이
Original Assignee
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가시오게산키 가부시키가이샤 filed Critical 가시오게산키 가부시키가이샤
Publication of KR20060056892A publication Critical patent/KR20060056892A/ko
Application granted granted Critical
Publication of KR100809179B1 publication Critical patent/KR100809179B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

픽셀회로는 테스트 전압에 상당하는 전류값을 가지는 전류를 어떠한 표시부재의 간섭없이 흐르게 한다.
구동 트랜지스터, 기록 트랜지스터, 보존 트랜지스터, 멀티플렉서, 유기EL소자, 전계발광 표시패널, 접촉홀, 트랜지스터 배열판, ON-레벨 스캔신호

Description

픽셀회로판, 픽셀회로판 테스트방법, 및 테스트장치{PIXEL CIRCUIT BOARD, PIXEL CIRCUIT BOARD TEST METHOD, AND TEST APPARATUS}
본 발명은 능동 매트릭스 표시패널에 사용가능한 픽셀회로판, 픽셀회로판의 테스트방법, 픽셀회로판상에 배열된 픽셀회로, 픽셀회로의 테스트방법, 및 테스트장치에 관한 것이다.
유기 전계발광 표시패널은 크게 수동구동형과 능동구동형으로 분류된다. 능동 매트릭스 구동형의 유기 전계발광 표시패널은 고 콘트라스트와 고 해상도 때문에 수동구동형보다 더 우수하다. 예를들어, 일본특허출원 공개공보 제 8-330600호에 설명된 능동 매트릭스 표시형의 유기 전계발광 표시패널에서, 유기 전계발광 부재(이후 유기EL소자로서 언급됨), 화상데이터에 대응하는 전압값을 가진 전압신호가 게이트에 인가될 때 유기EL소자로 전류를 공급하는 구동트랜지스터, 및 화상데이터에 대응하는 전압신호를 구동트랜지스터의 게이트에 제공하기 위하여 스위칭을 수행하는 스위칭 트랜지스터가 각 픽셀에 배열된다. 이러한 유기 전계발광 표시패널에서, 스캔선이 선택될 때, 거기에 연결된 스위칭 트랜지스터가 켜진다. 이때, 밝기를 나타내는 레벨의 전압이 신호선을 통하여 구동 트랜지스터의 게이트에 인가된다. 신호선에 연결된 구동 트랜지스터가 켜진다. 게이트 전압의 레벨에 대응하는 범위를 가지는 구동전류는 전원으로부터 구동 트랜지스터를 통하여 유기EL소자로 공급된다. 유기EL소자는 전류범위에 해당하는 밝기에서 빛을 방출한다. 스캔선선택의 말단으로부터 다음 스캔선선택까지의 기간동안, 비록 스위칭 트랜지스터가 꺼진 이후라도, 구동 트랜지스터의 게이트전압 레벨은 연속적으로 유지된다. 따라서, 유기EL소자는 전압만큼의 구동전류범위에 해당하는 밝기에서 빛을 방출한다.
구동 트랜지스터와 스위칭 트랜지스터의 제조공정은 온도가 유기EL소자의 내열 온도를 초과하는 단계를 포함한다. 이러한 이유로, 유기 전계발광 표시패널의 제조에서, 구동 트랜지스터와 스위칭 트랜지스터는 유기EL소자 이전에 제조된다. 바람직하게는, 구동 트랜지스터와 스위칭 트랜지스터는 먼저 트랜지스터 배열판을 준비하기 위하여 기판상에 패턴화된다. 그후, 유기EL소자는 트랜지스터 배열판상에 패턴화된다.
상기 설명된 트랜지스터 배열판에서, 유기EL소자의 제조 이후, 트랜지스터 또는 유기EL소자에 의한 불량이 야기되는지를 테스트로 결정하는 것은 어렵다. 유기EL소자가 제조되기 이전 테스트에서, 트랜지스터는 유기EL소자에 연결되지 않는다. 유기EL소자에 연결되어야 하는 트랜지스터의 전극들(소스와 드레인의 한쪽)은 각 픽셀에 대하여 전기적으로 독립적이고 유동 상태에 있다. 트랜지스터 배열판상에서 트랜지스터를 테스트하는데 있어서, 유기EL소자에 연결되어야하는 트랜지스터의 전극들은 각 픽셀에 대하여 조사될 수 있다. 이러한 경우, 테스트는 분명히 각 픽셀에 대한 조사를 비효율적으로 수행함으로써 이루어질 것이다. 유기EL소자에 연결되어야 하는 트랜지스터의 다른 전극들(소스와 드레인의 다른쪽)은 전원 공급선 에 연결된다. 이러한 이유로, 트랜지스터는 전원 공급선으로부터 판독-접근될 수 있다. 이러한 경우, 유기EL소자에 연결되어야 하는 구동 트랜지스터의 전극들은 일정한 전위 선에 연결되어야 한다.
본 발명은 상기 기술된 문제들을 고려하여 이루어졌으며, 트랜지스터의 성질을 효율적으로 테스트할 수 있는 픽셀회로판, 픽셀회로판의 테스트방법, 픽셀회로, 픽셀회로의 테스트방법, 및 테스트장치를 제공하는 것을 그 장점으로 한다.
상기 기술된 문제들을 해결하기 위하여, 본 발명의 제 1 관점에 따르면, 픽셀회로판은
적어도 하나의 픽셀회로; 상기 픽셀회로에 연결되는 공급선; 및
상기 픽셀회로에 연결되고, 테스트 전압에 상당하는 전류값을 가지는 전류가 표시부재를 통하지 않고 상기 공급선으로부터 픽셀회로를 통하여 흐르는 적어도 하나의 신호선을 포함한다.
본 발명의 제 2 관점에 따르면, 픽셀회로판의 테스트방법은
상기 픽셀회로판은, 픽셀회로에 연결되는 공급선과, 상기 픽셀회로에 연결되는 신호선을 구비하며,
상기 픽셀회로를 선택하는 선택단계; 및 테스트 전압에 상당하는 전류값을 가지는 테스트 전류를 표시부재를 통하지 않고 상기 공급선으로부터 상기 픽셀회로를 통해 흐르게 하며, 상기 신호선에서 상기 테스트 전류를 측정하는 테스트전류 단계를 포함한다.
삭제
삭제
본 발명의 제 3 관점에 따르면, 픽셀회로의 테스트방법은
스캔선에 전압을 인가하여, 드레인과 소스의 한쪽이 신호선에 연결되는 기록 트랜지스터와 드레인과 소스의 한쪽이 공급선에 연결되는 드레인과 소스를 가지는 보존 트랜지스터를 켜는 것에 의하여, 상기 보존 트랜지스터의 드레인과 소스의 다른쪽에 게이트가 연결되고 드레인과 소스의 한 쪽이 상기 기록 트랜지스터의 드레인과 소스의 다른쪽에 연결되는 드레인과 소스를 가지는 구동 트랜지스터의 드레인과 소스에 테스트 전압에 상당하는 전류값을 가지는 테스트 전류를 흐르게 함과 동시에, 표시부재를 통하지 않고 테스트전류가 상 기 신호선에 흐르는 테스트 전류단계를 포함한다.
본 발명의 제 4 관점에 따르면, 테스트장치는
픽셀회로에 연결되는 공급선과 상기 픽셀회로에 연결되는 신호선을 포함하는 픽셀회로판을 선택하며, 표시부재를 통하지 않고 상기 공급선으로부터 픽셀회로를 통하여 상기 신호선에 흐르는 테스트 전압에 상당하는 전류값의 전류를 측정하는 전류계를 포함한다.
상기 기술되었듯이, 본 발명에 따르면, 표시부재 간섭없이 픽셀회로로부터 공급되는 테스트 전류에 의해서, 픽셀회로가 정상인지 결정될 수 있다.
도 1은 테스트타겟으로서 트랜지스터 배열판의 회로배열을 나타내는 등가회로도이다.
도 2는 픽셀회로의 회로배열을 나타내는 등가회로도이다.
도 3은 유기EL소자가 테스트 이후 트랜지스터 배열판상에 제공될 때 회로배열을 나타내는 등가회로도이다.
도 4는 픽셀회로의 평면도이다.
도 5는 트랜지스터 배열판을 함께 가지는 테스트장치를 나타내는 블럭도이다.
도 6은 테스트장치에 의한 테스트에서 파형을 나타내는 시간차트이다.
도 7은 가변전압원으로부터 인가된 전압과 픽셀회로가 정상일 때 전류계에 의해 측정된 전류 사이의 관계를 나타내는 그래프이다.
도 8은 트랜지스터 배열판을 사용하는 전계발광 표시패널의 작동을 설명하는 시간차트이다.
도 9는 또 다른 픽셀회로의 회로배열을 나타내는 등가회로도이다.
도 10은 테스트장치에 의한 테스트에서 다른 파형을 나타내는 시간차트이다.
본 발명을 수행하는 최선의 방법이 첨부도면을 참조하여 아래에서 설명될 것이다. 본 발명을 수행하는데 있어서 기술적으로 바람직한 여러 종류의 제한들이 아래 설명되는 실시예에 추가된다. 그러나, 본 발명의 사상과 범위는 아래의 실시예와 설명된 예로 제한되지 않는다.
본 발명에 사용되는 테스트방법에서 테스트타겟은 도 1에 도시된 회로를 가진 픽셀회로판으로 기능하는 트랜지스터 배열판(1)이다. 이것은 능동 매트릭스 전계발광 표시패널에 사용되는 트랜지스터 배열판(1)이다. 트랜지스터 배열판(1)은 CVD, PVD, 또는 스퍼터링과 같은 막형성, 사진평판 또는 금속마스킹과 같은 마스킹, 및 에칭과 같은 패턴화를 적절히 수행함으로써, 예를들어 투명한 유리기판(2)상에 복수의 트랜지스터들을 패턴화함에 의하여 제조된다. 테스트 이후(이후 상세하게 설명됨), 높은 일함수를 가지는 양극, 낮은 일함수를 가지는 음극, 및 양극과 음극 사이에 형성된 유기화합인광물을 각각 포함하는 유기 전계발광 부재가 정상적인 트랜지스터 배열판(1)상에 이차원적 배열로 형성된다. 이러한 공정으로, 전계발광 표시패널이 제조된다. 전계발광 표시패널을 제조하는데 있어서, 유기 전계발광 부재는 각 픽셀에 제공된다. 각 픽셀에 대해 양극과 음극 중 하나를 패턴화하는 대신에, 하나의 양극 또는 음극은 모든 픽셀에 공통하여 전기적으로 연결될 수 있다. 유기화합인광물은 또한 각 픽셀에 대하여 독립적으로 패턴화될 수 있다. 대안적으로, 정공운반층, 전자운반층, 및 발광층을 포함하는 유기화합인광물의 전하운반층들의 일부 또는 전부가 복수의 픽셀에 연속적으로 형성될 수 있다.
이후 상세하게 설명되듯이, 이러한 실시예의 테스트방법에서, 제조된 트랜지스터 배열판(1)에 어떠한 복잡한 작업/공정도 수행될 필요가 없다. 트랜지스터 배열판(1)은 주로 테스트장치(101)(도 5)에 트랜지스터 배열판(1)을 설치함에 의해서만 테스트될 수 있다.
트랜지스터 배열판(1)의 배열이 상세하게 설명될 것이다.
도 1에 도시되었듯이, 트랜지스터 배열판(1)은 예를들어, 유리로 제조된 시트형 또는 플레이트형 내열 투명기판(2), 기판(2)상에 서로 평행하게 배열되는 n 신호선(Y1 내지 Yn), 기판(2)상에 서로 평행하게 배열되고, 기판(2)을 상부에서 볼 때는 신호선(Y1 내지 Yn)에 수직으로 배열되는 m 스캔선(X1 내지 Xm), 각각이 기판(2)상의 인접한 스캔선들 사이로 스캔선(X1 내지 Xm)과 평행하게 배열되는 m 공급선(Z1 내지 Zm), 및 신호선(Y1 내지 Yn)과 스캔선(X1 내지 Xm)을 따라서 기판(2)상에 이차원적으로 배열되는 (m × n) 픽셀회로(D1,1 내지 Dm,n)를 포함한다.
아래의 설명에서, 신호선(Y1 내지 Yn)이 확장되는 방향은 수직방향(열방향)으로 정의될 것이고, 스캔선(X1 내지 Xm)이 향하는 방향은 수평방향(행방향)으로 정의될 것이다. 추가적으로, m과 n은 자연수이다(m≥2, n≥2). 스캔선(X)에 추가된 첨자는 도 1에서 맨위로부터의 순서를 나타낸다. 공급선(Z)에 추가된 첨자는 도 1에서 맨위로부터의 순서를 나타낸다. 신호선(Y)에 추가된 첨자는 도 1에서 왼쪽으로부터의 순서를 나타낸다. 픽셀회로(D)에 추가된 제 1 첨자는 맨위로부터의 순서 를 나타내고, 제 2 첨자는 왼쪽으로부터의 순서를 나타낸다. 예를들어, 스캔선(Xi)은 맨위로부터 i번째 행에 있는 스캔선이다. 공급선(Zi)은 맨위로부터 i번째 행에 있는 공급선이다. 신호선(Yi)은 왼쪽으로부터 j번째 열에 있는 신호선이다. 픽셀회로(Di,j)는 맨위로부터 i번째 행에 있고 왼쪽으로부터 j번째 열에 있는 픽셀회로이다. 제조된 전계발광 표시패널에서 하나의 픽셀회로(D)는 한 픽셀내에 배열된다.
신호선(Y1 내지 Yn)은 도 1에서 트랜지스터 배열판(1) 제1행인 최상부측에 위치된 가상상부측(11)으로부터 m번째 행, 즉 마지막 행인 최하부측에 위치된 가상하부측(12)까지 확장한다. 트랜지스터 배열판(1)의 가상상부측(11)에서, 신호선(Y1 내지 Yn)의 단말기(TY1 내지 TYn)는 신호선(Y1 내지 Yn)을 덮는 절연막으로부터 노출된다. 스캔선(X1 내지 Xm)과 공급선(Z1 내지 Zm)은 트랜지스터 배열판(1)의 제1열인 좌측에 위치된 가상좌측(13)으로부터 n번째 열, 즉 마지막 열인 우측에 위치된 가상우측(14)까지 이동한다. 트랜지스터 배열판(1)의 가상좌측(13)에서, 스캔선(X1 내지 Xm)의 단말기(TX1 내지 TXn)는 스캔선(X1 내지 Xm)을 덮는 절연막으로부터 노출된다. 트랜지스터 배열판(1)의 가상우측(14)에서, 공급선(Z1 내지 Zm)의 단말기(TZ1 내지 TZn)는 공급선(Z1 내지 Zm)을 덮는 절연막으로부터 노출된다. 신호선(Y1 내지 Yn)은 단지 가상상부측(11)과 가상하부측(12)의 적어도 한쪽으로 운행되어야 한다. 스 캔선(X1 내지 Xm)은 단지 가상좌측(13)과 가상우측(14)의 적어도 한쪽으로 운행되어야 한다. 공급선(Z1 내지 Zm)은 단지 가상좌측(13)과 가상우측(14)의 적어도 다른쪽으로 운행되어야 한다.
모든 픽셀회로(D1,1 내지 Dm,n)는 동일한 회로배열을 가진다. 픽셀회로(D1,1 내지 Dm,n) 중에서, 픽셀회로(Di,j)는 도 2에서 명백하게 설명될 것이다. 도 2는 픽셀회로(Di,j)의 등가회로도이다. 도 3은 표시부재와, 예를들어 유기 전계발광 부재(E1,1 내지 Em,n)가 픽셀회로(D1,1 내지 Dm,n)의 전기적 특성테스트에 의해 무결점으로 결정되는 트랜지스터 배열판(1)상에 제공될 때, 픽셀회로(Di,j)와 유기 전계발광 부재(Ei,j) 사이의 관계를 나타내는 등가회로도이다. 도 4는 주로 픽셀회로(Di,j)의 구조를 나타내는 개략평면도이다.
픽셀회로(Di,j)는 3개의 박막 트랜지스터(이후 단순히 트랜지스터로 언급됨)(21, 22, 및 23)와 1개의 캐퍼시터(24)를 포함한다. 제 1 트랜지스터(21)는 트랜지스터(23)의 드레인과 소스 사이에 전류를 공급하기 위하여 테스트 시간과 테스트 이후 작동에서 선택기간 동안 제 3 트랜지스터(23)의 게이트에 소정의 전압을 인가하고, 테스트 이후 작동에서 선택기간 동안 트랜지스터(23)의 게이트에 인가된 전압을 작동에서 발광기간 동안 유지하는 스위칭 부재로서 기능한다. 트랜지스터(21)는 기록 트랜지스터(21)로 언급될 것이다. 트랜지스터(22)는 트랜지스터(23)의 드 레인-대-소스 경로로부터 전류를 공급하기 위하여 테스트 시간과 테스트 이후 작동에서 선택기간 동안 트랜지스터(23)의 소스와 드레인 중 한쪽을 신호선(Yj)에 전기적으로 연결시키고, 테스트 이후 작동에서 발광기간 동안 트랜지스터(23)의 소스와 드레인 중 한쪽을 신호선(Yj)으로부터 단절시키는 스위칭 부재로서 기능한다. 트랜지스터(22)는 보존 트랜지스터(22)로 언급될 것이다. 트랜지스터(23)는 톤에 상당하는 전류를 유기 전계발광 부재(Ei,j)에 공급하기 위하여 테스트 이후 유기 전계발광 부재(Ei,j)(이후 설명됨)에 연결되는 구동 트랜지스터로서 기능한다. 트랜지스터(23)는 구동 트랜지스터(23)로서 언급될 것이다. 픽셀회로(Di,j)의 테스트가 단지 트랜지스터(21 내지 23)의 전기적 성질을 테스트하도록 이루어졌다면, 캐퍼시터(24)는 테스트까지 형성될 필요가 없다. 이러한 경우, 테스트가 끝난 이후, 캐퍼시터(24)는 무결점으로 간주되는 트랜지스터 배열판(1)에만 형성된다.
각각의 제 1 내지 제 3 트랜지스터(21, 22, 및 23)는 게이트, 게이트를 덮는 게이트 절연막, 게이트 절연막을 통하여 게이트와 상면하는 반도체층, 반도체층의 양끝에 형성된 불순물-도핑된 반도체층, 한쪽의 불순물-도핑된 반도체층에 형성된 드레인, 및 다른쪽 불순물-도핑된 반도체층에 형성된 소스를 포함하는 n-채널 MOS FET이다. 트랜지스터는 특히 무정형 실리콘으로 만들어진 반도체층(채널영역)을 가지는 a-Si 트랜지스터이다. 트랜지스터는 p-Si 트랜지스터일 수 있고 반도체층은 폴리실리콘으로 구성될 수 있다. 트랜지스터(21, 22, 및 23)는 반전된 스태거구조 이거나 공면구조를 가질 수 있다.
트랜지스터 배열판(1)은 버텀방사 회로판 또는 톱방사 회로판일 수 있다. 버텀방사형에서, 유기 전계발광 부재(Ei,j)로부터의 조사광은 유기 전계발광 부재(Ei,j)의 하측에서 방사된다. 톱방사형에서, 유기 전계발광 부재(Ei,j)로부터의 조사광은 유기 전계발광 부재(Ei,j)의 상측에서 방사된다.
기록 트랜지스터(21)의 게이트(21g)는 스캔선(Xi)에 연결된다. 소스(21s)는 신호선(Yj)에 연결된다. 드레인(21d)은 구동 트랜지스터(23)의 소스(23s)에 연결된다. 보존 트랜지스터(22)의 게이트(22g)는 스캔선(Xi)에 연결된다. 드레인(22d)은 구동 트랜지스터(23)의 드레인(23d)에 연결되고 또한 드레인(22d)과 공급선(Zi) 사이의 절연막에 형성된 접촉홀(26)(도 4를 참조)을 통하여 공급선(Zi)에 연결된다. 보존 트랜지스터(22)의 소스(22s)는 소스(22s)와 구동 트랜지스터(23)의 게이트(23g) 사이의 절연막에 제공된 접촉홀(25)을 통하여 구동 트랜지스터(23)의 게이트(23g)에 연결된다. 구동 트랜지스터(23)의 드레인(23d)은 접촉홀(26)을 통하여 공급선(Zi)에 연결된다. 도 4를 참조하면, 반도체층(21c)은 기록 트랜지스터의 반도체층이다. 반도체층(22c)은 보존 트랜지스터(22)의 반도체층이다. 반도체층(23c)은 구동 트랜지스터(23)의 반도체층이다.
상부에서 볼 때, 픽셀전극(27)은 픽셀회로(Di,j)의 중앙에 형성된다. 픽셀전 극(27)은 구동 트랜지스터(23)의 소스(23s), 기록 트랜지스터(21)의 드레인(21d), 및 캐퍼시터(24)의 한쪽 전극(24B)에 전기적으로 연결된다. 픽셀전극(27)은 테스트 시간에 항상 제공될 필요는 없다. 도 3에 도시된 회로배열에서, 픽셀전극(27)은 테스트 이후 형성된 유기 전계발광 부재(Ei,j)의 양극으로 사용된다. 전류가 유기 전계발광 부재(Ei,j)에서 구동 트랜지스터(23)까지 흐르는 배열에서, 픽셀전극(27)은 음극으로 사용될 수 있다.
캐퍼시터(24)는 구동 트랜지스터(23)의 게이트(23g)에 연결된 다른쪽 전극(24A), 구동 트랜지스터(23)의 소스(23s)에 연결된 상기 한쪽 전극(24B), 및 두 전극들 사이에 삽입된 게이트 절연막(도시되지 않은 유전막)을 포함한다. 캐퍼시터(24)는 구동 트랜지스터의 게이트(23g)와 소스(23s) 사이에 전하를 저장하는 기능을 가진다.
트랜지스터들(21, 22, 및 23)은 동일한 단계에서 동시에 패턴화된다. 트랜지스터들(21, 22, 및 23)은 게이트, 게이트 절연막, 반도체층, 불순물-도핑된 반도체층, 드레인, 및 소스의 동일한 구성을 가진다. 트랜지스터들(21, 22, 및 23)은 트랜지스터들(21, 22, 및 23)의 기능과 필수적 특성에 따라서 상이한 형태, 크기, 치수, 채널폭 및 채널길이를 가진다.
스캔선(X1 내지 Xm)과 공급선(Z1 내지 Zm)은 전도성 박막(크롬, 금, 티타늄, 알루미늄, 또는 구리의 금속층과 그 합금층 중 적어도 하나를 포함)을 에칭에 의한 프로스펙티브 게이트(21g, 22g, 및 23g) 및 전극(24A)으로 패턴화함에 의해서 게이 트(21g, 22g, 및 23g) 및 전극(24A)과 동시에 형성된다. 스캔선(X1 내지 Xm), 공급선(Z1 내지 Zm), 및 게이트(21g, 22g, 및 23g)는 고체 게이트 절연막으로 덮인다. 접촉홀(25 및 26)은 게이트 절연막에 형성된다(도 4를 참조). 신호선(Y1 내지 Yn)은 전도성 박막(크롬, 금, 티타늄, 알루미늄, 또는 구리의 금속층과 그 합금층 중 적어도 하나를 포함)을 에칭에 의한 프로스펙티브 소스(21s, 22s, 및 23s), 드레인(21d, 22d, 23d), 및 전극(24B)으로 패턴화함에 의해서 소스(21s, 22s, 및 23s), 드레인(21d, 22d, 및 23d), 및 전극(24B)과 동시에 형성된다.
도 4에서 상부에서 보았을 때, 보호막(44A)은 신호선(Y1 내지 Yn)과 스캔선(X1 내지 Xm)이 교차하는 지점에서는 신호선(Y1 내지 Yn)과 스캔선(X1 내지 Xm) 사이에 제공되고, 신호선(Y1 내지 Yn)과 공급선(Z1 내지 Zm)이 교차하는 지점에서는 신호선(Y1 내지 Yn)과 공급선(Z1 내지 Zm) 사이에 제공된다. 보호막(44A)은 반도체막을 프로스펙티브 반도체층(21c, 22c, 및 23c)으로 패턴화함에 의하여 반도체층(21c, 22c, 및 23c)과 함께 형성된다.
픽셀회로(D1,1 내지 Dm,n)의 전기적 성질 테스트에 의하여 무결점으로 결정되는 트랜지스터 배열판(1)상에서만, 픽셀전극(27), 픽셀전극(27)상의 유기EL층, 및 유기EL층상에 음극으로 기능하는 대항전극을 각각 포함하는 유기 전계발광 부재(E1,1 내지 Em ,n)가 제조된다. 이러한 방법으로, 능동 매트릭스 전계발광 표시패널이 완성된다. 상기 기술되었듯이, 픽셀전극(27)은 형성된 것을 제외하고 미리 테스트 전에 또는 테스트 이후에 제조된다. 대항전극은 모든 픽셀에 공통인 하나의 전극일 수 있다. 대신, 대항전극은 수직방향으로 배열된 복수의 픽셀열들의 각각에 대한 n 전극 또는 수평방향으로 배열된 복수의 픽셀행들의 각각에 대한 m 전극으로 분할될 수 있다. 표준전압(VSS)은 대항전극에 인가된다.
다음 트랜지스터 배열판(1)을 테스트하는 테스트장치(101)가 도 5를 참조하여 설명될 것이다. 예시의 편리성을 위하여, 트랜지스터 배열판(1)의 i번째 행 및 j번째 열과 관련된 하나의 회로만이 도 5에 도시된다.
트랜지스터 배열판(1)은 테스트장치(101)로부터 탈착가능하다. 테스트장치(101)는 시스템제어부(102), 멀티플렉서(103), 시프트 레지스터(스캔구동부)(104), 상호연결부(107), 탐침(108), 및 결정회로(109)로 구성된다.
탐침(108)은 가변전압원(105)을 모든 공급선(Z1 내지 Zm)에 전기적으로 연결시키는 공통 탐침이다. 탐침(108)은 공급선(Z1 내지 Zm)의 단말기(TZ1 내지 TZm)에 놓여진 저-저항 전도성 기판으로 구성된 플레이트이다. 탐침(108)은 공급선(Z1 내지 Zm)의 단말기(TZ1 내지 TZm)에 공통적으로 연결된다. 이러한 이유로, 전기적으로 독립적인 개별 탐침들이 정렬되어 각각의 공급선(Z1 내지 Zm)에 연결될 필요는 없다.
시프트 레지스터(104)는 스캔선(X1 내지 Xm)의 단말기(TX1 내지 TXm)와 동일한 수의 출력 단말기를 가진다. 트랜지스터 배열판(1)이 테스트장치(101)에 설치될 때 , 시프트 레지스터(104)의 출력단말기는 스캔선(X1 내지 Xm)의 단말기(TX1 내지 TXm)에 일대일 대응으로 연결된다. 시프트 레지스터(104)는 도 6의 시간차트에 도시되었듯이, 그들을 스위칭하는 동안 출력단말기로부터 ON-레벨 스캔신호를 순차적으로 출력하도록 구성된다. 다시 말해서, 시프트 레지스터(104)는 이러한 순서(스캔선 X1 다음 스캔선 Xm)로 ON-레벨 스캔신호를 스캔선(X1 내지 Xm)에 순차적으로 출력하고, 이에의해 스캔선(X1 내지 Xm)을 순차적으로 선택한다. 시프트 레지스터(104)가 ON-레벨 스캔신호를 출력하는 기간은 이후 선택기간으로 언급될 것이다. 스캔선(X1 내지 Xm)의 각 선택기간은 어떤 다른 선택기간과 중첩되지 않는다.
도 5에 도시되었듯이, 시스템제어부(102)는 가변전압원(105) 및 전류계(106)를 포함한다. 트랜지스터 배열판(1)이 테스트장치(101)에 설치될 때, 가변전압원(105)은 상호연결부(107)를 통하여 탐침(108)에 전기적으로 연결된다. 탐침(108)은 공급선(Z1 내지 Zm)에 전기적으로 연결된다.
가변전압원(105)은 각 행의 선택기간 동안 공급선(Z1 내지 Zm)으로 테스트전압을 인가한다. 더욱 구체적으로, 도 6에서 도시되었듯이, 스캔선(Xi)의 선택기간 동안, 가변전압원(105)은 공급선(Zi)을 통하여 선형 테스트전압을 픽셀회로에 반복적으로 인가한다. 선형 테스트전압은 픽셀회로(Di,1 내지 Di,n)의 수로 분할되어 점 차적으로 증가한다. 이러한 이유로, 선형 테스트전압은 동시에 n번 픽셀회로(Di,1 내지 Di,n)에 반복적으로 인가된다. 시프트 레지스터(104)에 의하여 제1행에 있는 스캔선(X1)의 선택기간 시작으로부터 제m행에 있는 스캔선(Xm)의 선택기간 종료까지, 테스트전압은 (m × n)번 인가된다. 가변전압원(105)은 처음 0V 보다 높다가 이후 점차적으로 감소하는 테스트전압을 픽셀회로(Di,1 내지 Di,n)의 수에 계속해서 대응하는 픽셀회로(Di,1 내지 Di,n)에 반복적으로 인가될 수 있다.
멀티플랙서(103)는 신호선(Y1 내지 Yn)의 단말기(TY1 내지 TYn) 수와 동일한 입력단말기, 및 전류계(106)에 연결되는 하나의 출력단말기를 가진다. 트랜지스터 배열판(1)이 테스트장치(101)에 설치될 때, 멀티플렉서(103)의 입력단말기와 신호선(Y1 내지 Yn)의 단말기(TY1 내지 TYn)는 일대일 대응으로 연결된다. 멀티플렉서(103)는 그들을 스위칭하는 동안 출력단말기로부터 입력단말기로 입력된 신호를 전류계(106)에 순차적으로 전송하도록 구성된다. 다시 말해서, 멀티플렉서(103)는 신호선(Y1 내지 Yn)에 흐르는 전류를 전류계(106)에 이러한 순서(신호선 Y1 다음 신호선 Yn)로 순차적으로 출력한다. 스캔선(Xi)의 선택기간 동안, 가변전압원(105)은 변조되어 픽셀회로(Di,1 내지 Di,n)의 수로 분할되는 공급선(Zi)으로 테스트전압을 출력한다. 멀티플렉서(103)는 픽셀회로들(Di,1, Di,2, Di,3, ..., Di,n-1, 및 Di,n)의 순 서로 신호선들(Y1, Y2, Y3, ...,Yn -1, 및 Yn)을 통하여 테스트전압에 따라서 픽셀회로들(Di,1 내지 Di,n)로 흐르는 전류를 수신하고 전류들을 전류계(106)로 출력한다. 멀티플렉서(103)가 신호선(Yn)의 전류를 전류계(106)로 출력할 때까지, 멀티플렉서(103)가 신호선(Y1)의 전류를 전류계(106)로 출력한 이후의 기간은 선택기간과 동일하다. 가변전압원(105)은 각 스캔선(X1 내지 Xm)의 선택기간 동안 이러한 작동을 n 번 수행하는 회로라서, 공급선(Z1 내지 Zm)으로 출력되는 변조된 테스트전압을 따라서 픽셀회로(D1,1 내지 Dm,n)로 흐르고, 그 전류값이 변조되는 전류는 D1 ,1, D1 ,2, D1 ,3, ..., Dm,n-1, Dm,n의 순서로 신호선(Y1 내지 Yn)을 통하여 수신되어 전류계(106)로 출력된다.
전류계(106)는 픽셀회로(D1,1 내지 Dm,n)로 흐르고 멀티플렉서(103)의 출력단말기로부터 출력되는 각 전류의 크기를 측정한다.
결정 또는 판단 회로(109)는 도 7에 도시된 정상적인 픽셀회로(Di,j)의 구동 트랜지스터(23)의 소스(23s)와 드레인(23d) 사이에 전압 대 전류 특성 데이터를 저장한다. 결정회로(109)는 도 6에 도시된 가변전압원(105)으로부터의 다중-톤 테스트전압에 상응하여 멀티플렉서(103)로부터 수신된 전류계로부터의 전류의 파형과 특징적 데이터에 기초하여, 테스트타겟으로서 픽셀회로(Di,j)가 다중 톤에 대한 정상적인 전류값을 가지는 테스트전류를 흐르게 하는지 결정하는 기능을 가진다. 도 7에서 실선은 구동 트랜지스터의 이상적인 전압 대 전류 특징을 나타낸다. 파선은 구동 트랜지스터의 전압 대 전류 특징 허용범위의 한도를 나타낸다. 테스트전류의 전류값이 매우 적을 때, 테스트전류는 증폭되어서 결정회로(109)에 출력될 수 있다.
테스트장치(101)의 작동 및 테스트장치(101)를 사용함에 의해서 트랜지스터 배열판(1)과 픽셀회로(D1,1 내지 Dm,n)를 테스트하는 방법이 다음으로 설명될 것이다.
도 5에 도시되었듯이, 트랜지스터 배열판(1)은 시프트 레지스터(104)의 단말기가 스캔선(X1 내지 Xm)에 연결되도록 배열된다. 추가적으로, 트랜지스터 배열판(1)은 멀티플렉서(103)가 신호선(Y1 내지 Yn)에 연결되도록 배열된다. 탐침(108)은 모든 공급선(Z1 내지 Zm)에 연결된다.
도 6에 도시되었듯이, 그후 시프트 레지스터(104)는 제1행의 스캔선(X1)부터 제m행의 스캔선(Xm)까지의 순서(제1행의 스캔선(X1) 다음 제m행의 스캔선(Xm))로 ON-레벨 (고-레벨) 스캔신호를 출력하여, 스캔선(X1 내지 Xm)을 순차적으로 선택한다.
스캔선(X1 내지 Xm)의 각 선택기간 동안, 가변전압원(105)은 테스트전압을 공급하여 공급선(Z1 내지 Zm)에 n번 인가된다. 스캔선(X1 내지 Xm)의 각 선택기간 동 안, 멀티플렉서(103)는 픽셀회로(Dk ,1 내지 Dk ,n (1≤k≤m))로부터 전류계(106)까지 신호선(Y1 내지 Yn)을 통하여 순차적으로 테스트전류를 보낸다. 멀티플렉서(103)로부터 출력된 테스트전류의 크기는 실시간 전류계(106)에 의해 측정된다.
제1행의 스캔선(X1) 선택기간 동안의 작동이 상세하게 설명될 것이다. 제1행의 스캔선(X1) 선택기간 동안, ON-레벨 스캔신호는 스캔선(X1)으로 출력된다. 따라서, 기록 트랜지스터(21)와 보존 트랜지스터(22)는 모든 제1행의 픽셀회로(D1,1 내지 Dm,n)에서 켜진다.
가변전압원(105)이 제1행의 선택기간 동안 테스트전압을 공급할 때, 구동 트랜지스터(23)의 드레인(23d)과 소스(23s) 사이의 전압 및 구동 트랜지스터(23)의 게이트(23g)와 소스(23s) 사이의 전위는 제1행의 공급선(Z1) 테스트전압이 증가함에 따라 픽셀회로(D1,1 내지 Dm,n)에서 증가한다. 전위의 증가가 구동 트랜지스터(23)의 임계값을 초과할 때, 테스트전류는 구동 트랜지스터(23)의 드레인(23d)과 소스(23s) 사이의 경로로 흐르기 시작하고 도 5에서 화살표로 나타내었듯이 멀티플렉서(103)에 도달한다. 테스트전압이 임계값 이상으로 더 증가할 때, 구동 트랜지스터(23)의 드레인(23d)과 소스(23s) 사이로 흐르는 테스트전류의 전류값은 또한 변조되어 증가한다. 멀티플렉서(103)는 신호선(Y1)을 통하여 픽셀회로(D1,1)로부터 테스트전류를 수신하고 테스트전류를 전류계(106)에 출력한다. 멀티플렉서(103)는 픽셀 회로(D1,n)로부터의 테스트전류가 신호선(Yn)을 통하여 수신되고 전류계(106)에 출력될 때까지 이러한 작동을 순차적으로 반복한다. 결정회로(109)는 가변전압원(105)에 의해 인가된 테스트전압 및 픽셀회로(D1,1, D1 ,2, D1 ,3, ..., D1 ,n-1, D1,n)의 순서대로 수신되고 전류계(106)로부터 순차적으로 출력되는 각각의 테스트전류가 도 7에 도시된 그래프에서 보이는 관계를 가지는가를 결정하고, 각각의 픽셀회로(D1,1 내지 D1,n)가 정상인가를 저장한다. 즉, 픽셀회로(D1,j)로부터 출력된 테스트전류의 전류값이 다중톤에 대한 정상인가를 결정하기 위하여, 테스트전압의 전압값은 변조된다. 다시 말해서, 만일 여러 톤들의 변조된 테스트전압을 위해 픽셀회로(D1,j)로 흐르는 변조된 테스트전류의 전류값이 도 7에 도시된 허용범위로부터 일탈된다면, 픽셀회로는 결점으로 결정된다.
더욱 구체적으로, 결정회로(109)에 의하여 테스트전류를 결정하는데 있어서, 만일 기록 트랜지스터(21), 보존 트랜지스터(22), 구동 트랜지스터(23) 중 적어도 하나, 및 트랜지스터들을 연결시키는 스캔선(X1), 신호선(Yj), 및 공급선(Z1)이 정상적으로 기능하지 않는다면, 트랜지스터들(21, 22, 및 23)은 테스트전압이 공급선(Z1)으로부터 정상적으로 출력되고, ON-레벨 스캔신호가 스캔선(X1)으로부터 출력되는 경우라 하더라도, 정상적으로 작동하지 않는다. 이러한 이유로, 픽셀회로(D1,j)로 흐르는 테스트전류의 전류값은 공급선(Z1)의 전압에 상당하는 도 7에 도시된 전 류값의 허용범위 밖으로 떨어진다. 결정회로(109)는 픽셀회로(D1,j)를 결점으로 결정한다. 픽셀회로(D1,j)로 흐르는 테스트전류의 전류값이 공급선(Z1)의 전압에 상당하는 도 7에 도시된 전류값의 허용범위 이내로 떨어질 때, 결정회로(109)는 픽셀회로(D1,j)를 무결점으로 결정한다.
신호선(Y1 내지 Yn)의 상호연결 용량이 충전되기 때문에 작은 전류값을 가지는 테스트전류를 멀티플렉서(103)로 흐르게 하는 것은 시간이 걸린다. 유기 전계발광 부재(E1 ,1 내지 Em ,n)가 트랜지스터 배열판(1)상에 제공되는 전계발광 표시패널상에 표시하는데 있어서 테스트 시간에 시프트 레지스터(104)에 의한 각 선택기간은 스캔선(X1 내지 Xm)의 각 선택기간보다 더 길다. 이러한 이유로, 테스트 시간에서 각각의 선택기간에 있어서, 테스트가능한 전류값에 도달한 테스트전류가 각각의 신호선(Y1 내지 Yn)으로 공급될 수 있다.
시프트 레지스터(104)가 스캔선(X1 내지 Xm)을 순차적으로 선택할 때, 결정회로(109)는 각 행에 대하여 신호선(Y1)에서 신호선(Yn)까지의 순서로 전류계(106)에 의해 형성된 전류파형을 결정한다. 이러한 작동으로, 픽셀회로(D1,1 내지 Dm,n)가 순차적으로 테스트되고, 트랜지스터 배열판(1)이 전체적으로 테스트된다.
결정회로(109)가 동일한 열의 픽셀회로들(D1,j, D2 ,j, D3 ,j, ..., Dm,j)을 결점 으로 결정할 때, 신호선(Yj)은 문제를 가질 것으로 추측된다. 동일한 행의 픽셀회로들(Di,1, Di,2, Di,3, ..., Di,n)이 비정상으로 결정될 때, 스캔선(Xi) 및/또는 공급선(Zi)은 문제를 가질 것으로 추측된다.
상기 설명되었듯이, 이러한 실시예에 따르면, 트랜지스터 배열판(1)이 제조된 이후 그것에 대해 특별하게 복잡한 어떠한 작업/공정도 수행될 필요가 없다. 트랜지스터 배열판(1)은 주로 트랜지스터 배열판(1)을 테스트장치(101)에 설치함에 의해서만 테스트 될 수 있다. 이것은 트랜지스터 배열판(1)이 트랜지스터 배열판(1)상의 각 픽셀에 대해 유기 전계발광 부재를 형성함이 없이 작동될 수 있기 때문이다. 더욱 구체적으로, 구동 트랜지스터(23)는 공급선(Zi)과 신호선(Yj) 사이의 기록 트랜지스터(21)에 연속적으로 연결된다. 이러한 이유로, 기록 트랜지스터(21)와 보존 트랜지스터(22)가 선택기간 동안처럼 켜져 있을 때, 신호선(Yj)을 향하는 테스트전류는 공급선(Zi)으로부터 출력된 테스트전압을 따라서 구동 트랜지스터(23)와 기록 트랜지스터(21)를 통하여 공급될 수 있다. 따라서, 트랜지스터 배열판(1)은 제조 이후 특별하게 복잡한 어떠한 작업/공정 없이도 테스트 될 수 있다.
픽셀회로(D1,1 내지 Dm,n)의 결점 픽셀회로 수가 소정의 범위 이내로 떨어질 때, 트랜지스터 배열판(1)은 무결점 생산물로 간주된다. 유기 전계발광 부재(E1 ,1, 내지 Em ,n)는 트랜지스터 배열판(1)의 표시영역에 제조된다. 결점 픽셀회로의 수가 소정의 범위 밖으로 떨어질 때, 트랜지스터 배열판(1)은 결점 생산물로 간주된다. 어떠한 유기 전계발광 부재(E1 ,1, 내지 Em ,n)도 트랜지스터 배열판(1)의 표시영역에 제조되지는 않는다. 이러한 방법으로, 수율이 증가될 수 있다.
전계발광 표시패널이 트랜지스터 배열판(1)상의 매트릭스에 유기 전계발광 부재를 배열함에 의하여 제조될 때, 전계발광 표시패널은 능동 매트릭스 방법에 의해 아래의 방법으로 구동될 수 있다. 도 8에 도시되었듯이, 스캔측 구동부가 스캔선(Xi)을 선택하기 위하여 ON-레벨 (고-레벨) 스캔신호를 i번째 행의 스캔선(Xi)으로 출력할 때, 또 다른 스캔측 구동부는 유기 전계발광 부재(Ei,j) 대항전극의 전압(Vss)으로부터의 저-레벨 공급전압을 i번째 행의 공급선(Zi)으로 출력한다. 기록 트랜지스터(21)와 보존 트랜지스터(22)가 켜진다. 이때에, 톤에 상당하는 전류값을 가지는 추출전류는 공급선(Zi), 픽셀회로(Di,1 내지 Di,n)의 구동 트랜지스터(23), 및 픽셀회로(Di,1 내지 Di,n)의 기록 트랜지스터(21)를 통하여 그곳으로 신호선(Y1 내지 Yn)에 연결된 데이터측 구동부에 의하여 공급된다. 추출전류의 전류값은 데이터측 구동부에 의하여 톤에 상당하는 크기로 제어된다. 이때, 구동 트랜지스터(23)의 게이트(23g)와 소스(23s) 사이의 전압레벨에 상당하는 크기를 가지는 전하가 캐퍼시터(24)에 저장된다. 추출전류의 전류값은 구동 트랜지스터(23)의 게이트(23g)와 소스(23s) 사이의 전압레벨로 전환된다. 그후의 발광기간 동안, 스캔선(Xi)은 스캔측 구동부에 의하여 저레벨로 설정되고, 기록 트랜지스터(21)와 보존 트랜지스터 (22)가 꺼진다. 그러나, 전하는 오프상태에서 보존 트랜지스터(22)에 의하여 캐퍼시터(24)에 한정되어서 구동 트랜지스터(23)의 게이트(23g)와 소스(23s) 사이의 전위차가 유지된다. 공급선(Zi)이 고레벨(유기 전계발광 부재(Ei,j)의 음극보다 높은 레벨)로 변할 때, 구동전류는 공급선(Zi)부터 구동 트랜지스터(23)를 통하여 유기 전계발광 부재(Ei,j)로 흘러서 유기 전계발광 부재(Ei,j)는 빛을 방출한다. 구동전류의 전류값은 구동 트랜지스터(23)의 게이트(23g)와 소스(23s) 사이의 전압에 의존한다. 이러한 이유로, 발광기간 동안 구동전류의 전류값은 선택기간 동안 추출전류의 전류값에 해당한다.
상기 기술되었듯이, 전계발광 표시패널을 구동시키고 트랜지스터 배열판(1)을 테스트하는데 있어서, 전류는 i번째 행의 선택기간 동안 구동 트랜지스터(23)와 기록 트랜지스터(21)를 통하여 스캔선(Xi)에서 신호선(Yj)으로 흐른다. 이러한 이유로, 본 실시예에서와 같이, 각 선택기간 동안 신호선(Y1 내지 Yn)에 흐르는 전류가 측정될 때, 픽셀회로(D1,1 내지 Dm,n)는 테스트될 수 있다. 유기 전계발광 부재(E1,1, 내지 Em ,n)의 형성 전에 결점 트랜지스터 배열판(1)은 유기 전계발광 부재를 제조하기 위하여 생산선으로부터 제거될 수 있기 때문에, 생산비용이 억제될 수 있다.
본 발명은 상기 설명된 실시예로 제한되지 않으며, 본 발명의 사상과 범위를 이탈하지 않는 구성의 여러가지 변화와 변경이 이루어질 수 있다.
상기 실시예에서, 멀티플렉서(103)가 배열되기 때문에, 복수의 신호선(Y1 내 지 Yn)으로 흐르는 테스트전류는 하나의 공통 전류계(106)에 의하여 순차적으로 측정된다. 멀티플렉서(103)를 사용하는 대신에, 신호선(Y1 내지 Yn)의 각각에 전류계를 연결시킴으로써 신호선(Y1 내지 Yn)에 흐르는 테스트전류가 동시에 측정될 수 있다. 더욱 구체적으로, 상기 실시예에서, 전류계(106)는 신호선(Y1 내지 Yn)에 흐르는 전류를 멀티플렉서(103)를 통하여 순차적으로 수신한다. 그러나, 신호선(Y1 내지 Yn)으로부터의 전류는 복수의 전류계들을 신호선(Y1 내지 Yn)에 개별적으로 연결시킴에 의하여 동시에 수신될 수 있다. 이러한 경우, 테스트전압은 각 행의 선택기간 동안 단지 한 번 공급될 필요가 있다.
상기 실시예에서, 트랜지스터 배열판(1)상에 유기 전계발광 부재(E1 ,1 내지 Em,n)를 형성함이 없이 테스트가 행해진다. 그러나, 테스트는 또한 트랜지스터 배열판(1)상에 유기 전계발광 부재(E1 ,1 내지 Em ,n)가 형성된 이후 행해질 수도 있다. 이러한 경우, 테스트 전에는 결점 회로가 픽셀회로(D1,1 내지 Dm,n)에 포함되었는지 알려지지 않기 때문에, 픽셀회로(D1,1 내지 Dm,n)로부터 결점 회로를 제거함에 의하여 수율이 증가될 수 없다. 그러나, 도 8에 도시된 표시작동과 다른 도 6에 도시된 테스트가 행해질 때, 픽셀회로(D1,1 내지 Dm,n)는 선택적으로 테스트될 수 있다.
상기 실시예에서, 보존 트랜지스터(22)의 드레인은 공급선(Zi)에 연결된다. 그러나, 도 9에 도시되었듯이, 드레인은 공급선(Zi)의 위치에서 스캔선(Xi)에 연결될 수 있다.
상기 실시예에서, 픽셀회로(Di,j)의 모든 트랜지스터들은 n-채널형이다. 그러나, 모든 트랜지스터들은 p-채널형일 수 있다. 이러한 경우, 여러 신호들의 고레벨과 저레벨은 반전된다. 각 트랜지스트의 소스와 드레인은 반대로 연결된다.
상기 실시예에서, 가변전압원(105)의 최저전압은 0V 이다. 도 7에 도시되었듯이, 전류가 구동 트랜지스터(23)의 소스(23s)와 드레인(23d) 사이로 흐르기 시작할 때의 임계전압(Vth) 또는 임계전압에 가까운 전압이 최저 전압으로 설정될 수 있다.
구동 트랜지스터(23)는 테스트 이후 능동 매트릭스 전계발광 표시패널에서 유기 전계발광 부재(Ei,j)의 픽셀전극(27)에 연결된다. 구동 트랜지스터(23)는 유기 전계발광 부재(Ei,j)의 양극이 아닌 음극에 연결될 수 있다.
상기 실시예에서, 테스트 이전이 아닌 테스트 이후에 유기 전계발광 부재가 제공된다. 테스트 이전이 아닌 테스트 이후에 유기 전계발광 부재를 제외한 다른 전류-톤-제어된 발광 부재가 제공될 수도 있다.
상기 실시예에서, 신호선(Y1 내지 Yn)을 덮는 절연막으로부터 노출된 단말기(TY1 내지 TYn)는 트랜지스터 배열판(1)의 가상상부측(11)에 배열된다. 단말기는 가상상부측(11)이 아닌 가상하부측(12)에 배열되거나 또는 가상상부측(11)과 가상하 부측(12) 모두에 배열될 수 있다.
신호선(Y1 내지 Yn) 각각의 양쪽 단말기가 가상상부측(11)과 가상하부측(12)에서 절연막으로부터 노출될 때, 하나의 단말기는 표시구동을 위한 전류구동부에 연결될 수 있고, 다른 단말기는 테스트를 위한 멀티플렉서(103)에 연결될 수 있다. 유사하게, 스캔선(X1 내지 Xm)의 단말기(TX1 내지 TXm)는 스캔선(X1 내지 Xm)을 덮는 절연막으로부터 트랜지스터 배열판(1)의 가상우측(14)에서 노출될 수 있다. 공급선(Z1 내지 Zm)의 단말기(TZ1 내지 TZm)는 공급선(Z1 내지 Zm)을 덮는 절연막으로부터 트랜지스터 배열판(1)의 가상좌측(13)에서 노출될 수 있다.
상기 실시예에서, 신호선(Y1 내지 Yn)은 스캔선(X1 내지 Xm)과 공급선(Z1 내지 Zm)에 수직으로 배열된다. 그러나, 본 발명은 이것으로 제한되지 않는다. 신호선(Y1 내지 Yn)은 스캔선(X1 내지 Xm) 또는 공급선(Z1 내지 Zm)에 평행으로 배열될 수도 있다. 유사하게, 스캔선(X1 내지 Xm)은 공급선(Z1 내지 Zm)에 항상 평행으로 배열될 필요는 없다.
상기 실시예에서, 가변전압원(105)으로부터 출력되는 변조된 전압은 각 픽셀회로에 대해 선형이다. 대신에, 전압이 비선형일 수 있다. 대안적으로, 전위는 도 10에 도시되었듯이 단계적으로 증가하거나 감소할 수 있다.
상기 실시예에서, 가변전압원(105)은 복수의 톤 전위들을 출력하고, 픽셀회 로(D1,1 내지 Dm,n)는 복수의 톤 전위들에 상당하는 전류값을 가지는 전류를 흐르게 하여서 픽셀회로(D1,1 내지 Dm,n)가 다중 톤들에 대한 톤 전류들을 정상적으로 흐르게 하는지가 결정된다. 대신에, 가변전압원(105)은 단지 하나의 톤 전위를 출력할 수 있고, 픽셀회로(D1,1 내지 Dm,n)가 톤 전위에 상당하는 전류값을 가지는 전류를 흐르게 하여서 픽셀회로(D1,1 내지 Dm,n)는 하나의 톤 전류를 정상적으로 흐르게 하는지가 결정될 수도 있다.

Claims (20)

  1. 적어도 하나의 픽셀회로(Di,j);
    상기 픽셀회로(Di,j)에 연결되는 공급선(Zi)과; 및
    상기 픽셀회로에 연결되고, 테스트 전압에 상당하는 전류값을 가지는 전류가 표시부재(Ei,j)를 통하지 않고 상기 공급선(Zi)으로부터 픽셀회로를 통하여 흐르는 적어도 하나의 신호선(Yj)을 포함하는 것을 특징으로 하는 픽셀회로판.
  2. 제 1 항에 있어서, 상기 픽셀회로는
    구동 트랜지스터(23),
    상기 구동 트랜지스터의 소스-대-드레인 경로부터 상기 신호선까지 전류를 공급하기 위하여 상기 구동 트랜지스터의 소스와 드레인의 한쪽을 상기 신호선에 전기적으로 연결시키는 기록 트랜지스터(21), 및
    전류가 상기 구동 트랜지스터의 소스-대 드레인 경로로 흐를 수 있는 상태를 설정하기 위하여 소정의 전압을 상기 구동 트랜지스터의 게이트에 공급하는 보존 트랜지스터(22)를 포함하는 것을 특징으로 하는 픽셀회로판.
  3. 제 1 항에 있어서,
    스캔선(Xi)을 더 포함하고, 그리고
    상기 픽셀회로는
    상기 스캔선에 연결되는 게이트 및 한쪽이 상기 신호선에 연결되는 드레인과 소스를 가지는 기록 트랜지스터(21),
    상기 스캔선에 연결되는 게이트 및 한쪽이 상기 공급선과 스캔선의 한쪽에 연결되는 드레인과 소스를 가지는 보존 트랜지스터(22), 및
    상기 보존 트랜지스터의 드레인과 소스의 다른쪽에 연결되는 게이트를 가지며, 드레인과 소스의 한쪽은 상기 공급선에 연결되고 다른쪽은 상기 기록 트랜지스터의 드레인과 소스의 다른쪽에 연결되는 구동 트랜지스터(23)를 포함하는 것을 특징으로 하는 픽셀회로판.
  4. 제 2 항에 있어서,
    상기 보존 트랜지스터는 상기 전류가 테스트 이후 작동에서 선택기간 동안 상기 구동 트랜지스터의 드레인-대-소스 경로로 흐르고, 상기 테스트 이후 작동에서 선택기간 동안 상기 구동 트랜지스터의 게이트로 인가된 상기 전압을 작동에서 발광기간 동안 유지하는 상태를 설정하기 위하여 상기 소정의 전압을 상기 구동 트랜지스터의 게이트에 인가하는 것을 특징으로 하는 픽셀회로판.
  5. 제 2 항에 있어서,
    상기 기록 트랜지스터는 테스트 이후 작동에서 선택기간 동안 상기 구동 트랜지스터의 소스-대-드레인 경로부터 신호선까지 상기 전류를 공급하기 위하여 상 기 구동 트랜지스터의 소스와 드레인의 한쪽을 상기 신호선에 전기적으로 연결시키고, 상기 테스트 이후 작동에서 발광기간 동안 상기 구동 트랜지스터의 소스와 드레인의 한쪽을 상기 신호선으로부터 단절시키는 것을 특징으로 하는 픽셀회로판.
  6. 제 2 항에 있어서,
    상기 구동 트랜지스터의 소스와 드레인의 한쪽은 픽셀전극(27)에 전기적으로 연결되는 것을 특징으로 하는 픽셀회로판.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 표시부재는 상기 테스트에서 제공되지 않는 것을 특징으로 하는 픽셀회로판.
  8. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 픽셀회로는 상기 테스트에서 상기 표시부재에 연결되는 것을 특징으로 하는 픽셀회로판.
  9. 제 1 항에 있어서,
    상기 표시부재는 상기 픽셀회로에 흐르는 전류를 따라서 광을 방출하는 부재인 것을 특징으로 하는 픽셀회로판.
  10. 픽셀회로판(1)의 테스트방법으로서,
    상기 픽셀회로판은, 픽셀회로(Di,j)에 연결되는 공급선(Zi)과, 상기 픽셀회로에 연결되는 신호선(Yj)을 구비하며,
    상기 픽셀회로(Di,j)를 선택하는 선택단계; 및
    테스트 전압에 상당하는 전류값을 가지는 테스트 전류를 표시부재(Ei,j)를 통하지 않고 상기 공급선(Zi)으로부터 상기 픽셀회로를 통해 흐르게 하며, 상기 신호선(Yj)에서 상기 테스트 전류를 측정하는 테스트전류 단계를 포함하는 것을 특징으로 하는 픽셀회로판의 테스트방법.
  11. 제 10 항에 있어서,
    상기 선택단계에서, 전류가 구동 트랜지스터(23)의 드레인-대-소스 경로로 흐르는 상태를 설정하기 위하여 소정의 전압을 상기 구동 트랜지스터의 게이트에 인가하는 보존 트랜지스터(22), 및 전류가 상기 구동 트랜지스터의 소스-대-드레인 경로로부터 상기 신호선(Yj)으로 공급될 수 있는 상태를 설정하기 위하여 상기 구동 트랜지스터의 소스와 드레인의 한쪽을 상기 신호선에 전기적으로 연결시키는 기록 트랜지스터(21)가 켜지고, 그리고
    상기 테스트 전류단계에서, 상기 구동 트랜지스터의 드레인-대-소스 경로로 흐르는 전류를 수신하기 위하여 소정의 전압이 상기 구동 트랜지스터의 드레인-대-소스에 인가되는 것을 특징으로 하는 픽셀회로판의 테스트방법.
  12. 제 11 항에 있어서,
    상기 구동 트랜지스터의 드레인-대-소스 경로로 흐르는 전류에 기초하여 상기 구동 트랜지스터, 기록 트랜지스터, 및 보존 트랜지스터가 정상인지가 결정되는 것을 특징으로 하는 픽셀회로판의 테스트방법.
  13. 제 11 항에 있어서,
    상기 선택단계에서, 상기 기록 트랜지스터와 보존 트랜지스터를 켜기 위한 신호는 상기 기록 트랜지스터와 보존 트랜지스터에 연결된 스캔선(Xi)으로부터 입력되고, 그리고
    상기 테스트 전류단계에서, 상기 공급선(Zi), 상기 구동 트랜지스터의 드레인-대-소스 경로, 상기 기록 트랜지스터, 및 상기 신호선을 통하여 흐르는 전류를 수신하기 위하여 상기 구동 트랜지스터의 소스와 드레인의 다른쪽에 연결되는 상기 공급선에 소정의 전압이 인가되는 것을 특징으로 하는 픽셀회로판의 테스트방법.
  14. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    복수의 신호선들이 제공되고,
    상기 구동 트랜지스터, 기록 트랜지스터, 및 보존 트랜지스터를 각각 가지는 복수의 픽셀회로들이 제공되고, 상기 픽셀회로들은 상기 신호선들에 연결되고, 그리고
    상기 테스트 전류단계에서, 복수의 신호선들의 전류들은 순차적으로 수신되는 것을 특징으로 하는 픽셀회로판의 테스트방법.
  15. 한쪽이 신호선에 연결되는 드레인과 소스, 및 스캔선에 연결된 게이트를 가지는 기록 트랜지스터,
    상기 스캔선에 연결된 게이트 및 한쪽이 공급선에 연결되는 드레인과 소스를 가지는 보존 트랜지스터, 및
    상기 보존 트랜지스터의 드레인과 소스의 다른쪽에 연결된 게이트, 및 한쪽이 상기 공급선에 연결되고 다른쪽이 상기 기록 트랜지스터의 드레인과 소스의 다른쪽에 연결되는 드레인과 소스를 가지는 구동 트랜지스터를 포함하는 픽셀회로(Di,j)로서,
    테스트 전압에 상당하는 전류값을 가지는 전류를 표시부재(Ei,j)를 통하지 않고 상기 공급선(Zi)으로부터 픽셀회로를 통하여 상기 신호선(Yj)에 흐르게 하는 것을 특징으로 하는 픽셀회로.
  16. 삭제
  17. 픽셀회로(Di,j)의 테스트방법으로서:
    스캔선(Xi)에 전압을 인가하여, 드레인과 소스의 한쪽이 신호선(Yj)에 연결되는 기록 트랜지스터(21)와 드레인과 소스의 한쪽이 공급선(Zi)에 연결되는 드레인과 소스를 가지는 보존 트랜지스터(22)를 켜는(on) 것에 의하여, 상기 보존 트랜지스터의 드레인과 소스의 다른쪽에 게이트가 연결되고 드레인과 소스의 한 쪽이 상기 기록 트랜지스터의 드레인과 소스의 다른쪽에 연결되는 드레인과 소스를 가지는 구동 트랜지스터(23)의 드레인과 소스에 테스트 전압에 상당하는 전류값을 가지는 테스트 전류를 흐르게 함과 동시에, 표시부재(Ei,j)를 통하지 않고 테스트전류가 상기 신호선에 흐르는 테스트 전류단계를 포함하는 것을 특징으로 하는 픽셀회로의 테스트방법.
  18. 삭제
  19. 픽셀회로(Di,j)에 연결되는 공급선(Zi)과 상기 픽셀회로에 연결되는 신호선(Yj)을 포함하는 픽셀회로판을 선택하며, 표시부재(Ei,j)를 통하지 않고 상기 공급선(Zi)으로부터 픽셀회로를 통하여 상기 신호선(Yj)에 흐르는 테스트 전압에 상당하는 전류값의 전류를 측정하는 전류계(106)를 포함하는 것을 특징으로 하는 테스트장치.
  20. 제 19 항에 있어서,
    테스트에서 구동 트랜지스터(23)의 소스-대-드레인 경로부터 상기 신호선(Yj)까지 전류를 공급하기 위하여, 상기 구동 트랜지스터의 소스와 드레인의 한쪽을 상기 신호선에 전기적으로 연결시키는 기록 트랜지스터(21), 및 상기 테스트에서 전류가 상기 구동 트랜지스터의 드레인-대-소스 경로로 흐를 수 있는 상태를 설정하기 위하여, 소정의 전압을 상기 구동 트랜지스터의 게이트에 인가하는 보존 트랜지스터(22)를 켜는 회로(104)를 더 포함하는 것을 특징으로 하는 테스트장치.
KR1020057021765A 2004-03-30 2005-03-24 픽셀회로판, 픽셀회로판 테스트방법, 및 테스트장치 KR100809179B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00099535 2004-03-30
JP2004099535A JP4665419B2 (ja) 2004-03-30 2004-03-30 画素回路基板の検査方法及び検査装置

Publications (2)

Publication Number Publication Date
KR20060056892A KR20060056892A (ko) 2006-05-25
KR100809179B1 true KR100809179B1 (ko) 2008-02-29

Family

ID=34965360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057021765A KR100809179B1 (ko) 2004-03-30 2005-03-24 픽셀회로판, 픽셀회로판 테스트방법, 및 테스트장치

Country Status (7)

Country Link
US (1) US7518393B2 (ko)
EP (1) EP1730717A1 (ko)
JP (1) JP4665419B2 (ko)
KR (1) KR100809179B1 (ko)
CN (1) CN100454361C (ko)
TW (1) TWI317112B (ko)
WO (1) WO2005096256A1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003195810A (ja) * 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
JP3918642B2 (ja) * 2002-06-07 2007-05-23 カシオ計算機株式会社 表示装置及びその駆動方法
JP4610843B2 (ja) * 2002-06-20 2011-01-12 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
JP4103500B2 (ja) * 2002-08-26 2008-06-18 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
JP3952965B2 (ja) * 2003-02-25 2007-08-01 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
JP4203656B2 (ja) * 2004-01-16 2009-01-07 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
KR100671638B1 (ko) 2006-01-26 2007-01-19 삼성에스디아이 주식회사 유기 전계 발광 표시장치
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
JP5114889B2 (ja) * 2006-07-27 2013-01-09 ソニー株式会社 表示素子及び表示素子の駆動方法、並びに、表示装置及び表示装置の駆動方法
JP4751359B2 (ja) * 2007-03-29 2011-08-17 東芝モバイルディスプレイ株式会社 Ｅｌ表示装置
KR101363094B1 (ko) * 2007-04-27 2014-02-24 엘지디스플레이 주식회사 유기전계발광표시장치
JP2009092965A (ja) * 2007-10-10 2009-04-30 Eastman Kodak Co 表示パネルの不良検出方法および表示パネル
US20090201235A1 (en) * 2008-02-13 2009-08-13 Samsung Electronics Co., Ltd. Active matrix organic light emitting diode display
US20090201278A1 (en) * 2008-02-13 2009-08-13 Samsung Electronics Co., Ltd. Unit pixels and active matrix organic light emitting diode displays including the same
US8536892B2 (en) * 2008-02-29 2013-09-17 Palo Alto Research Center Incorporated System for testing transistor arrays in production
KR100924142B1 (ko) * 2008-04-01 2009-10-28 삼성모바일디스플레이주식회사 평판표시장치, 이의 에이징 방법 및 점등 테스트 방법
JP5157791B2 (ja) * 2008-09-29 2013-03-06 カシオ計算機株式会社 表示駆動装置及び表示装置、並びに表示装置の駆動制御方法
JP2010204617A (ja) * 2009-03-24 2010-09-16 Casio Computer Co Ltd 表示装置及び表示装置の製造方法
JP2010231187A (ja) * 2009-03-05 2010-10-14 Casio Computer Co Ltd 駆動回路アレイ基板及び駆動回路アレイ基板の検査方法
US8427170B2 (en) 2009-03-05 2013-04-23 Casio Computer Co., Ltd. Drive circuit array substrate and production and test methods thereof
US8722432B2 (en) 2009-04-24 2014-05-13 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Methods and system for on-chip decoder for array test
US8884641B2 (en) 2009-04-24 2014-11-11 Arizona Board of Regents, a body corporated of the State of Arizona acting for and on behalf of Arizona State University Methods and system for electrostatic discharge protection of thin-film transistor backplane arrays
TWI409759B (zh) * 2009-10-16 2013-09-21 Au Optronics Corp 畫素電路以及畫素驅動方法
JP5503255B2 (ja) * 2009-11-10 2014-05-28 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 画素回路、表示装置および検査方法
US8723528B2 (en) * 2011-05-10 2014-05-13 International Business Machines Corporation Active 2-dimensional array structure for parallel testing
JP5795893B2 (ja) * 2011-07-07 2015-10-14 株式会社Ｊｏｌｅｄ 表示装置、表示素子、及び、電子機器
US9495910B2 (en) 2013-11-22 2016-11-15 Global Oled Technology Llc Pixel circuit, driving method, display device, and inspection method
KR20160050158A (ko) * 2014-10-28 2016-05-11 삼성디스플레이 주식회사 스캔 센스 드라이버 및 이를 포함하는 디스플레이 장치
CN104809970B (zh) * 2015-05-14 2017-11-28 京东方科技集团股份有限公司 用于检测显示面板的方法
US9974130B2 (en) 2015-05-21 2018-05-15 Infineon Technologies Ag Driving several light sources
US9781800B2 (en) 2015-05-21 2017-10-03 Infineon Technologies Ag Driving several light sources
CN105096786B (zh) * 2015-08-19 2017-08-29 京东方科技集团股份有限公司 阵列检测可靠性判断方法、有机发光背板检测方法及装置
US9918367B1 (en) 2016-11-18 2018-03-13 Infineon Technologies Ag Current source regulation
CN107610629B (zh) * 2017-11-06 2019-07-09 合肥鑫晟光电科技有限公司 阵列基板驱动电路的检测方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01123292A (ja) * 1987-11-09 1989-05-16 Matsushita Electric Ind Co Ltd アクティブマトリックスアレイの検査方法

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5799688A (en) * 1980-12-11 1982-06-21 Sharp Kk Display driving circuit
JP3442449B2 (ja) * 1993-12-25 2003-09-02 株式会社半導体エネルギー研究所 表示装置及びその駆動回路
US5640067A (en) 1995-03-24 1997-06-17 Tdk Corporation Thin film transistor, organic electroluminescence display device and manufacturing method of the same
TW331599B (en) 1995-09-26 1998-05-11 Toshiba Co Ltd Array substrate for LCD and method of making same
DE69614370T2 (de) * 1995-12-30 2001-11-22 Casio Computer Co Ltd Anzeigervorrichtung für anzeigeoperation gemäss lichtsignal und steuerverfahren dafür
KR100272723B1 (ko) * 1996-06-06 2000-11-15 니시무로 타이죠 평면표시장치
JP4147594B2 (ja) * 1997-01-29 2008-09-10 セイコーエプソン株式会社 アクティブマトリクス基板、液晶表示装置および電子機器
WO1998036407A1 (en) * 1997-02-17 1998-08-20 Seiko Epson Corporation Display device
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
US6023259A (en) * 1997-07-11 2000-02-08 Fed Corporation OLED active matrix using a single transistor current mode pixel design
JP3765918B2 (ja) 1997-11-10 2006-04-12 パイオニア株式会社 発光ディスプレイ及びその駆動方法
US6377235B1 (en) * 1997-11-28 2002-04-23 Seiko Epson Corporation Drive circuit for electro-optic apparatus, method of driving the electro-optic apparatus, electro-optic apparatus, and electronic apparatus
GB9812742D0 (en) 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
JP2000163014A (ja) * 1998-11-27 2000-06-16 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP3686769B2 (ja) 1999-01-29 2005-08-24 日本電気株式会社 有機ｅｌ素子駆動装置と駆動方法
KR100888004B1 (ko) * 1999-07-14 2009-03-09 소니 가부시끼 가이샤 전류 구동 회로 및 그것을 사용한 표시 장치, 화소 회로,및 구동 방법
JP2003509728A (ja) 1999-09-11 2003-03-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ アクティブマトリックスｅｌディスプレイ装置
EP1146501B1 (en) 1999-10-18 2011-03-30 Seiko Epson Corporation Display device with memory integrated on the display substrate
JP2001147659A (ja) 1999-11-18 2001-05-29 Sony Corp 表示装置
US6750835B2 (en) * 1999-12-27 2004-06-15 Semiconductor Energy Laboratory Co., Ltd. Image display device and driving method thereof
TW582011B (en) 2000-01-06 2004-04-01 Toshiba Corp Array substrate and method of inspecting the same
KR100566813B1 (ko) * 2000-02-03 2006-04-03 엘지.필립스 엘시디 주식회사 일렉트로 루미네센스 셀 구동회로
GB0008019D0 (en) * 2000-03-31 2000-05-17 Koninkl Philips Electronics Nv Display device having current-addressed pixels
US6611108B2 (en) * 2000-04-26 2003-08-26 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method thereof
TW493153B (en) 2000-05-22 2002-07-01 Koninkl Philips Electronics Nv Display device
US6943759B2 (en) 2000-07-07 2005-09-13 Seiko Epson Corporation Circuit, driver circuit, organic electroluminescent display device electro-optical device, electronic apparatus, method of controlling the current supply to an organic electroluminescent pixel, and method for driving a circuit
KR100710279B1 (ko) * 2000-07-15 2007-04-23 엘지.필립스 엘시디 주식회사 엘렉트로 루미네센스 패널
CN1217307C (zh) * 2000-07-28 2005-08-31 日亚化学工业株式会社 显示装置驱动电路以及显示装置
JP3736399B2 (ja) * 2000-09-20 2006-01-18 セイコーエプソン株式会社 アクティブマトリクス型表示装置の駆動回路及び電子機器及び電気光学装置の駆動方法及び電気光学装置
JP2003195815A (ja) * 2000-11-07 2003-07-09 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
JP4929431B2 (ja) 2000-11-10 2012-05-09 Ｎｌｔテクノロジー株式会社 パネル表示装置のデータ線駆動回路
JP3950988B2 (ja) * 2000-12-15 2007-08-01 エルジー フィリップス エルシーディー カンパニー リミテッド アクティブマトリックス電界発光素子の駆動回路
JP2002215095A (ja) * 2001-01-22 2002-07-31 Pioneer Electronic Corp 発光ディスプレイの画素駆動回路
SG111928A1 (en) * 2001-01-29 2005-06-29 Semiconductor Energy Lab Light emitting device
US6661180B2 (en) * 2001-03-22 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method for the same and electronic apparatus
JP4027614B2 (ja) * 2001-03-28 2007-12-26 株式会社日立製作所 表示装置
EP1405297A4 (en) * 2001-06-22 2006-09-13 Ibm OLED-POWER CONTROL CIRCUIT PIXEL
JP2003001958A (ja) 2001-06-25 2003-01-08 Fuji Photo Film Co Ltd 平版印刷版用原版
US6667580B2 (en) * 2001-07-06 2003-12-23 Lg Electronics Inc. Circuit and method for driving display of current driven type
JP2003043998A (ja) * 2001-07-30 2003-02-14 Pioneer Electronic Corp ディスプレイ装置
JP5636147B2 (ja) 2001-08-28 2014-12-03 パナソニック株式会社 アクティブマトリックス型表示装置
JP4650601B2 (ja) 2001-09-05 2011-03-16 日本電気株式会社 電流駆動素子の駆動回路及び駆動方法ならびに画像表示装置
JP2003177709A (ja) 2001-12-13 2003-06-27 Seiko Epson Corp 発光素子用の画素回路
JP2003195810A (ja) * 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
JP2003216100A (ja) * 2002-01-21 2003-07-30 Matsushita Electric Ind Co Ltd Ｅｌ表示パネルとｅｌ表示装置およびその駆動方法および表示装置の検査方法とｅｌ表示装置のドライバ回路
JP4157303B2 (ja) * 2002-02-04 2008-10-01 東芝松下ディスプレイテクノロジー株式会社 表示装置製造方法
GB2386462A (en) * 2002-03-14 2003-09-17 Cambridge Display Tech Ltd Display driver circuits
JP3701924B2 (ja) * 2002-03-29 2005-10-05 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｅｌアレイ基板の検査方法及びその検査装置
JP3527726B2 (ja) * 2002-05-21 2004-05-17 ウインテスト株式会社 アクティブマトリクス基板の検査方法及び検査装置
JP3918642B2 (ja) * 2002-06-07 2007-05-23 カシオ計算機株式会社 表示装置及びその駆動方法
JP2004070293A (ja) * 2002-06-12 2004-03-04 Seiko Epson Corp 電子装置、電子装置の駆動方法及び電子機器
JP4610843B2 (ja) * 2002-06-20 2011-01-12 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
JP4103500B2 (ja) * 2002-08-26 2008-06-18 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
US6960680B2 (en) * 2003-01-08 2005-11-01 Rhodia Chirex, Inc. Manufacture of water-soluble β-hydroxynitriles
JP4103957B2 (ja) * 2003-01-31 2008-06-18 東北パイオニア株式会社 アクティブ駆動型画素構造およびその検査方法
JP3952965B2 (ja) * 2003-02-25 2007-08-01 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
JP4179973B2 (ja) * 2003-11-18 2008-11-12 Ｔｄｋ株式会社 焼結磁石の製造方法
JP4203656B2 (ja) * 2004-01-16 2009-01-07 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01123292A (ja) * 1987-11-09 1989-05-16 Matsushita Electric Ind Co Ltd アクティブマトリックスアレイの検査方法

Also Published As

Publication number Publication date
US20050219168A1 (en) 2005-10-06
EP1730717A1 (en) 2006-12-13
CN1774734A (zh) 2006-05-17
TWI317112B (en) 2009-11-11
WO2005096256A1 (en) 2005-10-13
JP2005285631A (ja) 2005-10-13
TW200609863A (en) 2006-03-16
US7518393B2 (en) 2009-04-14
CN100454361C (zh) 2009-01-21
JP4665419B2 (ja) 2011-04-06
KR20060056892A (ko) 2006-05-25

Similar Documents

Publication Publication Date Title
KR100809179B1 (ko) 픽셀회로판, 픽셀회로판 테스트방법, 및 테스트장치
US8228269B2 (en) Inspection device and inspection method for active matrix panel, and manufacturing method for active matrix organic light emitting diode panel
US8427170B2 (en) Drive circuit array substrate and production and test methods thereof
US8089477B2 (en) Display device and method for controlling the same
KR100873534B1 (ko) Ｔｆｔ 어레이 기판, ｔｆｔ 어레이 검사 방법 및 표시장치
US7265572B2 (en) Image display device and method of testing the same
US7091667B2 (en) Thin film transistor array, display panel, method for inspecting the thin film transistor array, and method for manufacturing active matrix organic light emitting diode panel
US20070001711A1 (en) Organic light emitting display array substrate and method of performing test using the same
US20060221005A1 (en) Display, array substrate, and method of driving display
KR20060051459A (ko) 구동회로 및 표시장치
JP2009092965A (ja) 表示パネルの不良検出方法および表示パネル
US7576358B2 (en) Display panel
KR20170018126A (ko) 어레이 테스트 장치 및 어레이 테스트 방법
KR100700820B1 (ko) 발광표시장치의 제조방법 및 발광표시장치의 테스트 방법
JP2006284916A (ja) 表示装置、アレイ基板、及び表示装置の駆動方法
US7053649B1 (en) Image display device and method of testing the same
JP2006284945A (ja) 表示装置及びその駆動方法
JP5256973B2 (ja) 画素駆動装置、発光装置及び表示装置
JP2010231187A (ja) 駆動回路アレイ基板及び駆動回路アレイ基板の検査方法
KR100648672B1 (ko) 발광 표시 장치 및 그의 검사 방법
KR100648669B1 (ko) 발광 표시 패널 어레이의 화소 검사 방법
JP2004341200A (ja) アクティブマトリックス型表示装置
KR100612280B1 (ko) 표시 패널의 검사 장치
JP2010204617A (ja) 表示装置及び表示装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140214

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150217

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160212

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 12