KR20060051459A - 구동회로 및 표시장치 - Google Patents

구동회로 및 표시장치 Download PDF

Info

Publication number
KR20060051459A
KR20060051459A KR1020050087578A KR20050087578A KR20060051459A KR 20060051459 A KR20060051459 A KR 20060051459A KR 1020050087578 A KR1020050087578 A KR 1020050087578A KR 20050087578 A KR20050087578 A KR 20050087578A KR 20060051459 A KR20060051459 A KR 20060051459A
Authority
KR
South Korea
Prior art keywords
gate
semiconductor layer
electrode
current
voltage
Prior art date
Application number
KR1020050087578A
Other languages
English (en)
Other versions
KR100684514B1 (ko
Inventor
도모유키 시라사키
이쿠히로 야마구치
마나부 다케이
Original Assignee
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가시오게산키 가부시키가이샤 filed Critical 가시오게산키 가부시키가이샤
Publication of KR20060051459A publication Critical patent/KR20060051459A/ko
Application granted granted Critical
Publication of KR100684514B1 publication Critical patent/KR100684514B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 구동회로 및 그것을 구비하는 표시장치에 관한 것이고, 특히 계조신호에 따른 구동전류에 의거하여 광학요소를 구동하는 구동회로, 및 해당 구동회로와 광학요소로 이루어지는 복수의 표시화소를 갖는 표시패널을 구비한 표시장치에 관한 것으로. 본 발명에 있어서의 구동회로는 표시데이터에 대응하는 계조신호에 따라 광학요소를 구동하는 구동회로에 있어서, 적어도 상기 계조신호에 의거하는 전하를 전압성분으로서 홀딩하는 전하홀딩회로와, 해당 전하홀딩회로에 홀딩된 전압성분에 의거하는 구동전류를 생성하여 상기 광학요소에 공급하는 구동전류제어회로를 구비하고, 상기 구동전류제어회로는 비정질실리콘으로 이루어지는 반도체층과, 상기 반도체층의 위쪽에 설치된 제 1 게이트전극과, 상기 반도체층의 아래쪽에 설치된 제 2 게이트전극과, 상기 반도체층의 양단부 측에 설치된 소스전극 및 드레인전극을 구비하는 더블게이트형의 박막트랜지스터 구조를 갖고 있는 것을 특징으로 하고 있다.
표시장치, 표시패널, 표시화소, 화소구동회로, 더블게이트형 트랜지스터, 유기EL소자

Description

구동회로 및 표시장치{DRIVE CIRCUIT AND DISPLAY APPARATUS}
도 1은 본 발명에 관련되는 표시장치의 전체 구성의 한 예를 나타내는 블록도이다.
도 2는 본 발명에 관련되는 화소구동회로를 구비한 표시화소의 제 1 실시형태를 나타내는 회로구성도이다.
도 3은 본 발명에 관련되는 화소구동회로를 구비한 표시화소의 제 2 실시형태를 나타내는 회로구성도이다.
도 4의 (a), (b)는 제 2 실시형태에 관련되는 표시화소(화소구동회로)의 동작상태를 나타내는 개념도이다.
도 5는 제 2 실시형태에 관련되는 화소구동회로를 적용한 표시화소의 기본동작을 나타내는 타이밍차트이다.
도 6의 (a), (b)는 본 발명에 관련되는 화소구동회로의 발광구동용 트랜지스터에 적용되는 더블게이트형 트랜지스터의 소자구조의 제 1 구성예를 나타내는 단면구성도 및 회로도이다.
도 7의 (a), (b), (c)는 제 1 구성예에 관련되는 더블게이트형 트랜지스터를 상기한 각 실시형태에 관련되는 표시화소(화소구동회로)에 적용한 경우의 소자구조의 한 예를 나타내는 개략구성도이다.
도 8의 (a), (b)는 제 1 구성예에 관련되는 더블게이트형 트랜지스터에 있어서, 톱게이트단자와 보텀게이트단자를 전기적으로 독립한 상태에 있어서의 전압-전류특성을 나타내는 도면(시뮬레이션결과)이다.
도 9의 (a), (b)는 제 1 구성예에 관련되는 더블게이트형 트랜지스터에 있어서, 톱게이트단자와 보텀게이트단자를 전기적으로 접속(단락)한 상태에 있어서의 전압-전류특성을 나타내는 도면(시뮬레이션결과)이다.
도 10의 (a), (b)는 제 2 실시형태에 나타낸 화소구동회로에 있어서의 더블게이트형 트랜지스터의 기입동작을 검증하기 위한 시뮬레이션모델(간략화한 등가회로)을 나타내는 회로도이다.
도 11은 제 1 구성예에 관련되는 더블게이트형 트랜지스터를 제 2 실시형태에 나타낸 화소구동회로에 적용한 경우에 있어서의 계조신호전류(입력전류)와 발광구동전류(출력전류)의 관계(전류특성)를 나타내는 특성도(시뮬레이션결과)이다.
도 12는 제 1 구성예에 관련되는 더블게이트형 트랜지스터를 제 2 실시형태에 나타낸 화소구동회로에 적용한 경우에 있어서의 계조신호전류(입력전류)와 해당 화소구동회로로의 기입율의 관계를 나타내는 특성도(시뮬레이션결과)이다.
도 13은 제 1 구성예에 관련되는 더블게이트형 트랜지스터의 소자구조의 다른 구성예를 나타내는 단면구성도이다.
도 14의 (a), (b)는 본 발명에 관련되는 화소구동회로의 발광구동용 트랜지스터에 적용되는 더블게이트형 트랜지스터의 소자구조의 제 2 구성예를 나타내는 단면구성도 및 회로도이다.
도 15는 제 2 구성예에 관련되는 더블게이트형 트랜지스터에 있어서, 톱게이트단자와 보텀게이트단자를 전기적으로 독립한 상태에 있어서의 전압-전류특성을 나타내는 도면(시뮬레이션결과)이다.
도 16의 (a), (b)는 제 2 구성예에 관련되는 더블게이트형 트랜지스터를 제 2 실시형태에 나타낸 화소구동회로에 적용한 경우에 있어서의 전압-전류특성을 설명하기 위한 도면이다.
도 17은 제 2 구성예에 관련되는 더블게이트형 트랜지스터를 제 2 실시형태에 나타낸 화소구동회로에 적용한 경우에 있어서의 계조신호전류(입력전류)와 발광구동전류(출력전류)의 관계(전류특성)를 나타내는 특성도(시뮬레이션결과)이다.
도 18은 제 2 구성예에 관련되는 더블게이트형 트랜지스터를 제 2 실시형태에 나타낸 화소구동회로에 적용한 경우에 있어서의 계조신호전류(입력전류)와 해당 화소구동회로로의 기입율의 관계를 나타내는 특성도(시뮬레이션결과)이다.
도 19의 (a), (b)는 제 2 구성예에 관련되는 더블게이트형 트랜지스터의 소자구조의 다른 구성예와, 해당 더블게이트형 트랜지스터를 전류인가방식에 대응한 화소구동회로(표시화소)에 적용한 경우의 다른 회로구성예를 나타내는 도면이다.
도 20의 (a), (b)는 본 발명에 관련되는 화소구동회로의 발광구동용 트랜지스터에 적용되는 더블게이트형 트랜지스터의 소자구조의 제 3 구성예를 나타내는 단면구성도 및 회로도이다.
도 21의 (a), (b), (C)는 제 3 구성예에 관련되는 더블게이트형 트랜지스터를 상기한 각 실시형태에 관련되는 표시화소(화소구동회로)에 적용한 경우의 소자 구조의 한 예를 나타내는 개략구성도이다.
도 22의 (a), (b)는 제 3 구성예에 관련되는 더블게이트형 트랜지스터에 있어서, 톱게이트단자와 보텀게이트단자를 전기적으로 독립한 상태에 있어서의 전압-전류특성을 나타내는 도면(시뮬레이션결과)이다.
도 23의 (a), (b)는 제 3 구성예에 관련되는 더블게이트형 트랜지스터에 있어서, 톱게이트단자와 보텀게이트단자를 전기적으로 접속(단락)한 상태에 있어서의 전압-전류특성을 나타내는 도면(시뮬레이션결과)이다.
도 24는 종래기술에 있어서의 자기발광형 디스플레이의 주요부를 나타내는 개략구성도이다.
도 25의 (a), (b)는 종래기술에 있어서의 발광소자형 디스플레이에 적용 가능한 각 표시화소의 주요부 구성예를 나타내는 등가회로도이다.
※도면의 주요부분에 대한 부호의 설명
100: 표시장치 110: 표시패널
120: 주사드라이버 130: 데이터드라이버
140: 시스템제어기 150: 표시신호생성회로
SL: 주사라인 DL: 데이터라인
EM, EMA∼EMC: 표시화소 DCA∼DCC: 화소구동회로
DGT, DGTa∼DGTd: 더블게이트형 트랜지스터
OEL: 유기EL소자
본 발명은 구동회로 및 그것을 구비하는 표시장치에 관한 것이고, 특히 계조신호에 따른 구동전류에 의거하여 광학요소를 구동하는 구동회로, 및 해당 구동회로와 광학요소로 이루어지는 복수의 표시화소를 갖는 표시패널을 구비한 표시장치에 관한 것이다.
종래, 유기일렉트로루미네선트소자(이하, 「유기EL소자」라고 약기한다)나 무기일렉트로루미네선트소자, 발광다이오드(LED) 등과 같이, 공급되는 구동전류의 전류값에 따라 소정의 휘도계조로 발광동작하는 전류제어형의 발광소자로 이루어지는 광학요소를 구비하는 표시화소를 2차원 배열한 표시패널을 구비한 자기발광형 디스플레이(표시장치)가 알려져 있다. 특히, 액티브 매트릭스 구동방식을 적용한 자기발광형 디스플레이는 휴대정보기기를 비롯하여 퍼스널컴퓨터나 텔레비전수상기 등, 여러 가지 전자기기에 널리 이용되고 있는 액정표시장치(LCD)에 비교해서 표시응답속도가 빠르고, 또, 시야각 의존성도 없으며, 고휘도ㆍ고콘트라스트화, 표시화질의 고정밀화 등이 가능한 동시에, 액정표시장치의 경우와 같이, 백라이트를 필요로 하지 않으므로 한층의 박형 경량화나 저소비전력화가 가능하다라고 하는 매우 우위인 특징을 갖고 있으며, 차세대의 디스플레이로서 연구개발이 활발히 실행되고 있다.
그리고 이와 같은 자기발광형 디스플레이에 있어서는 표시패널을 구성하는 각 표시화소는, 상기 광학요소에 덧붙여서 해당 광학요소를 발광 제어하기 위한 복 수의 스위칭회로로 이루어지는 구동회로(이하, 편의상, 화소구동회로로 한다)를 구비하고 구성되고, 여러 종류의 구동제어기구나 제어방법이 제안되어 있다.
도 24는 종래기술에 있어서의 자기발광형 디스플레이의 주요부를 나타내는 개략구성도이다.
도 25의 (a), (b)는 종래기술에 있어서의 자기발광형 디스플레이에 적용 가능한 각 표시화소의 주요부 구성예를 나타내는 등가회로도이다.
종래기술에 있어서의 액티브 매트릭스형의 자기발광형 디스플레이(유기EL표시장치)는 개략 도 24에 나타내는 바와 같이, 행, 열방향으로 배치 설치된 복수의 주사라인(선택라인, SLp) 및 데이터라인(신호라인, DLp)의 각 교점 근처에 복수의 표시화소(EMp)가 매트릭스상으로 배치된 표시패널(110P)과, 각 주사라인(SLp)에 접속된 주사드라이버(주사선구동회로, 120P)와, 각 데이터라인(DLp)에 접속된 데이터드라이버(데이터선구동회로, 130P)를 구비하고, 데이터드라이버(130P)에 있어서 표시데이터에 따른 계조신호(후술하는 계조신호전압(Vpix), 또는 계조신호전류(Ipix))를 생성해서 각 데이터라인(DLp)을 통하여 각 표시화소(EMp)에 공급하는 구성을 갖고 있다.
유기EL소자를 광학요소로 한 표시화소(EMp)는, 예를 들면 도 25의 (a)에 나타내는 바와 같이, 게이트단자가 주사라인(SLp)에, 소스단자 및 드레인단자가 데이터라인(DLp) 및 접점(N111)에 각각 접속된 박막트랜지스터(TFT, Tr111)와, 게이트단자가 접점(N111)에 접속되고, 소스단자에 접지전위(Vgnd)가 인가된 박막트랜지스터(Tr112)를 구비한 화소구동회로(DP1), 및 해당 화소구동회로(DP1)의 박막트랜지 스터(Tr112)의 드레인단자에 애노드단자가 접속되고, 캐소드단자에 접지전위(Vgnd)보다도 낮은 저전원전압(Vss)이 인가된 유기EL소자(광학요소, OEL)를 갖고 구성되어 있다.
여기에서, 도 25의 (a)에 있어서, “CP1”는 박막트랜지스터(Tr112)의 게이트-소스간에 형성되는 기생용량(홀딩용량)이다. 또, 박막트랜지스터(Tr111)는 n채널형의 전계효과형 트랜지스터에 의해 구성되고, 박막트랜지스터(Tr112)는 p채널형의 전계효과형 트랜지스터에 의해 구성되어 있다.
그리고 이와 같은 구성을 갖는 표시화소(EMp)로 이루어지는 표시패널(110P)을 구비한 표시장치에 있어서는 우선, 주사드라이버(120P)로부터 각 행의 주사라인(SLp)에 선택레벨(하이레벨)의 주사신호(Vsel)를 차례차례 인가함으로써 행마다의 표시화소(EMp, 화소구동회로(DP1))의 박막트랜지스터(Tr111)가 ON동작하여 해당 표시화소(EMp)가 선택상태로 설정된다.
이 선택타이밍에 동기하여 데이터드라이버(130P)에 의해 표시데이터에 따른 전압값을 갖는 계조신호전압(Vpix)을 생성하여 각 열의 데이터라인(DLp)에 인가함으로써 해당 계조신호전압(Vpix)이 각 표시화소(EMp, 화소구동회로(DP1))의 박막트랜지스터(Tr111)를 통하여 접점(N111, 즉 박막트랜지스터(Tr112)의 게이트단자)에 인가된다. 이에 따라 박막트랜지스터(Tr112)가 해당 계조신호전압(Vpix)에 따른 도통상태에서 ON동작하여 접지전위(Vgnd)로부터 소정의 구동전류가 박막트랜지스터(Tr112) 및 유기EL소자(OEL)를 통하여 저전원전압(Vss)에 흐르고, 유기EL소자(OEL)가 표시데이터에 따른 휘도계조로 발광동작한다.
이어서, 주사드라이버(120P)로부터 주사라인(SLp)에 비선택레벨(로레벨)의 주사신호(Vsel)를 인가함으로써 행마다의 각 행의 표시화소(EMp)의 박막트랜지스터(Tr111)가 OFF동작하여 해당 표시화소(EMp)가 비선택상태로 설정되고, 데이터라인(DLp)과 화소구동회로(DP1)가 전기적으로 차단된다. 이때 박막트랜지스터(Tr112)의 게이트단자에 인가되고, 기생용량(CP1)에 홀딩된 전압에 의거하여 박막트랜지스터(Tr112)는 ON상태를 지속하게 되며, 상기 선택상태와 마찬가지로 접지전위(Vgnd)로부터 소정의 구동전류가 박막트랜지스터(Tr112)를 통하여 유기EL소자(OEL)에 흘러 발광동작이 계속된다. 이 발광동작은 다음의 표시데이터에 따른 계조신호전압(Vpix)이 각 행의 표시화소(EMp)에 인가되기(기입되기)까지, 예를 들면 1프레임기간 계속하도록 제어된다.
이와 같은 구동제어방법은 각 표시화소(EMp, 화소구동회로(DP1)의 박막트랜지스터(Tr112)의 게이트단자)에 인가하는 전압(계조신호전압(Vpix))을 조정함으로써 유기EL소자(OEL)에 흘리는 구동전류의 전류값을 제어하여 소정의 휘도계조로 발광동작시키고 있는 것부터 전압지정방식(또는, 전압인가방식)으로 불리고 있다.
한편, 도 25의 (b)에 나타내는 표시화소는 서로 병행하여 배치 설치된 1조의 주사라인(SLp1, SLp2, 상기한 주사라인(SLp)에 상당한다)과 데이터라인(DLp)의 각 교점 근처에 게이트단자가 주사라인(SLp1)에, 소스단자 및 드레인단자가 데이터라인(DLp) 및 접점(N121)에 각각 접속된 박막트랜지스터(Tr121)와, 게이트단자가 주사라인(SLp2)에, 소스단자 및 드레인단자가 접점(N121) 및 접점(N122)에 각각 접속된 박막트랜지스터(Tr122)와, 게이트단자가 접점(N122)에, 드레인단자가 접점 (N121)에 각각 접속되고, 소스단자에 고전압(Vdd)이 인가된 박막트랜지스터(Tr123)와, 게이트단자가 접점(N122)에 접속되며, 소스단자에 고전원전압(Vdd)이 인가된 박막트랜지스터(Tr124)를 구비한 화소구동회로(DP2), 및 해당 화소구동회로(DP2)의 박막트랜지스터(Tr124)의 드레인단자에 애노드단자가 접속되고, 캐소드단자에 접지전위(Vgnd)가 인가된 유기EL소자(OEL)를 갖고 구성되어 있다.
여기에서, 도 25의 (b)에 있어서, “CP2”는 박막트랜지스터(Tr123 및 Tr124)의 게이트-소스간에 형성되는 기생용량(홀딩용량)이다. 또, 박막트랜지스터(Tr121)는 n채널형의 전계효과형 트랜지스터에 의해 구성되고, 박막트랜지스터(Tr122 내지 Tr124)는 p채널형의 전계효과형 트랜지스터에 의해 구성되어 있다.
그리고 이와 같은 구성을 갖는 표시화소(EMp)로 이루어지는 표시패널(110P)을 구비한 표시장치에 있어서는 우선, 주사드라이버(120P)로부터 각 행의 주사라인(SLp1)에 하이레벨의 주사신호(Vsel1)를, 주사라인(SLp2)에 로레벨의 주사신호(Vsel2)를 각각 인가하여 행마다의 표시화소(EMp, 화소구동회로(DP2))를 선택상태로 설정함으로써 박막트랜지스터(Tr121, Tr122 및 Tr123)가 ON동작하고, 이 선택타이밍에 동기하여 데이터드라이버(130P)에 의해 표시데이터에 따른 전류값을 갖는 계조신호전류(Ipix)를 생성하여 각 열의 데이터라인(DLp)에 공급함으로써 해당 계조신호전류(Ipix)가 박막트랜지스터(Tr121 및 Tr123)를 통하여 고전압(Vdd)으로 흐른다.
이때, 박막트랜지스터(Tr122)에 의해 박막트랜지스터(Tr123)의 게이트-드레인간이 전기적으로 단락되기 때문에 박막트랜지스터(Tr123)는 포화영역에서 ON동작 한다. 이에 따라 상기 계조신호전류(Ipix)의 전류레벨이 박막트랜지스터(Tr123)에 의해 전압레벨로 변환되어 게이트-소스간에 소정의 전압이 발생한다(기입동작).
이 박막트랜지스터(Tr123)의 게이트-소스간에 발생한 전압에 따라 박막트랜지스터(Tr124)가 ON동작하고, 고전원전압(Vdd)으로부터 소정의 구동전류가 박막트랜지스터(Tr124) 및 유기EL소자(OEL)를 통하여 접지전위(Vgnd)로 흐르며, 유기EL소자(OEL)가 표시데이터에 따른 휘도계조로 발광동작한다(발광동작).
이어서, 주사라인(SLp2)에 하이레벨의 주사신호(Vsel2)를 인가하면, 박막트랜지스터(Tr122)가 OFF동작함으로써 박막트랜지스터(Tr123)의 게이트-소스간에 발생한 전압이 기생용량(CP2)에 의해 홀딩되고, 다음으로, 주사라인(SLp1)에 로레벨의 주사신호(Vsel1)를 인가하면, 박막트랜지스터(Tr121)가 OFF동작함으로써 데이터라인(DLp)과 화소구동회로(DP2)가 전기적으로 차단된다. 이에 따라 상기 기생용량(CP2)에 홀딩된 전압에 의거하는 전위차에 의해 박막트랜지스터(Tr124)가 계속해서 ON동작하고, 고전원전압(Vdd)으로부터 소정의 구동전류가 박막트랜지스터(Tr124) 및 유기EL소자(OEL)를 통하여 접지전위로 흘러 유기EL소자(OEL)의 발광동작이 계속된다. 이 발광동작은 다음의 표시데이터에 따른 계조신호전류(Ipix)가 각 표시화소(EMp)에 기입되기까지, 예를 들면 1프레임기간 계속하도록 제어된다.
이와 같은 구동제어방법은 각 표시화소(EMp, 화소구동회로(DP2)의 박막트랜지스터(Tr123)의 소스-드레인간)에 공급하는 전류(계조신호전류(Ipix))에 따라 기생용량(홀딩용량, CP2)에 홀딩되는 전압을 조정함으로써 유기EL소자(OEL)에 흘리는 구동전류의 전류값을 제어하여 소정의 휘도계조로 발광동작시키고 있는 것부터 전 류지정방식 또는 전류인가방식으로 불리고 있다.
또한, 도 25의 (a), (b)에 나타낸 각 회로구성은 전압지정방식 및 전류지정방식의 구동제어방법에 대응한 표시화소(화소구동회로)의 한 예를 나타내는 것에 지나지 않고, 화소구동회로를 구성하는 스위칭회로(박막트랜지스터)의 개수나 그 채널극성에 대해서는 각종 고안되어 있으며, 예를 들면 단일의 채널극성의 박막트랜지스터만을 이용한 회로구성도 알려져 있다.
상기한 바와 같은 회로구성을 갖는 표시화소(화소구동회로)를 적용한 표시패널에 있어서, 해당 표시패널의 대형화나 고정밀화에 동반하여 화소수가 증가하면, 제조프로세스의 증가나 번잡화, 제품생산비율의 저하나 제품비용의 상승을 초래한다. 그래서 화소구동회로를 구성하는 각 박막트랜지스터를, 예를 들면 비정질실리콘을 이용한 트랜지스터구조로 함으로써 단결정실리콘을 적용한 경우에 비교해서 제조프로세스가 간단하고, 또한, 그 제조기술이 확립되며, 게다가 소자특성의 안정성도 높은 비정질실리콘 제조프로세스를 적용할 수 있으므로 저가로 소자특성이 우수한 표시패널을 실현할 수 있다.
그러나 비정질실리콘박막트랜지스터는 전자이동도가 낮기 때문에, 예를 들면 광학요소에 구동전류를 공급하는 발광구동용의 박막트랜지스터에 이와 같은 비정질실리콘박막트랜지스터를 적용한 경우, 소정의 계조신호에 대응한 구동전류를 흘리기 위해 (1) 해당 박막트랜지스터의 게이트전극폭(게이트폭)을 크게 설정하는 동시에, (2) 게이트전극의 길이(게이트길이)를 짧게 설정하거나, 또는, (3) 소정의 구 동전류를 흘리기 위해 게이트에 인가되는 전압(게이트전압)을 높게 설정하거나 할 필요가 있었다.
이 경우, 게이트폭을 크게 설정하는 것은 미리 규정된 각 표시화소의 형성면적에 있어서, 해당 게이트가 차지하는 면적이 커지기 때문에 상대적으로 광학요소의 발광영역의 면적이 감소하게 되어 개구율의 저하를 초래한다고 하는 문제를 갖고 있다.
또, 게이트길이를 짧게 설정하는 것은 미세가공을 필요로 하기 때문에 제품생산비율의 저하나 제품비용의 상승을 초래한다고 하는 문제를 갖고 있다.
또한, 게이트전압을 높게 설정하는 것은 소비전력의 증가를 초래하는 동시에, 해당 박막트랜지스터의 특성열화가 진행되어 제품수명이 단명화되고, 동작불량 등이 발생하여 제품의 신뢰성의 저하를 초래한다고 하는 문제를 갖고 있다.　
본 발명은 표시화소에 광학요소와 해당 광학요소를 구동하는 구동회로를 갖는 표시패널을 구비하여 표시데이터에 따른 화상정보를 표시하는 표시장치에 있어서, 개구율이나 신뢰성의 향상을 도모하는 동시에, 표시품질의 향상을 도모할 수 있는 이점을 갖는다.
상기 이점을 얻기 위한 본 발명에 있어서의 구동회로는 적어도 상기 계조신호에 의거하는 전하를 전압성분으로서 홀딩하는 전하홀딩회로와, 상기 전하홀딩회로에 홀딩된 전압성분에 의거하는 구동전류를 생성하여 상기 광학요소에 공급하는 구동전류제어회로를 구비하며, 상기 구동전류제어회로는 반도체층과, 상기 반도체층의 위쪽에 설치된 제 1 게이트전극과, 상기 반도체층의 아래쪽에 설치된 제 2 게 이트전극과, 상기 반도체층의 양단부 측에 설치된 소스전극 및 드레인전극을 구비하는 더블게이트형의 박막트랜지스터 구조를 갖고 있다.
상기 계조신호는 상기 표시데이터에 따른 전류값을 갖는 신호전류, 또는 상기 표시데이터에 따른 전압값을 갖는 신호전압이다.
상기 구동전류제어회로에 있어서의 상기 제 1 게이트전극과 상기 제 2 게이트전극이 전기적으로 접속되고, 또, 상기 반도체층은 비정질실리콘으로 이루어진다.
상기 전하홀딩회로는 상기 전하를 홀딩하는 용량성분을 갖고, 상기 소스전극 및 상기 드레인전극의 어느 쪽인가 한쪽의 전극과, 상기 제 1 게이트전극 및 상기 제 2 게이트전극이 대향함으로써 형성되는 용량성분으로 이루어진다.
상기 광학요소는 상기 구동전류의 전류값에 따라 소정의 휘도계조로 발광동작하는 전류제어형의 발광소자로 이루어지고, 예를 들면 유기일렉트로루미네선트소자이다.
상기 구동전류제어회로에 있어서, 상기 소스전극 및 상기 드레인전극이 상기 반도체층상에 겹쳐지도록 연재되고, 상기 소스전극 및 상기 드레인전극이 상기 반도체층상에 겹쳐지는 치수가 동일하며, 또는, 상기 광학요소에 접속되는 상기 소스전극 및 상기 드레인전극의 어느 쪽인가 한쪽의 전극이 상기 반도체층상에 겹쳐지는 치수가, 다른쪽의 전극이 상기 반도체층상에 겹쳐지는 치수보다 짧다.
상기 반도체층상에 연재된 상기 소스전극 및 상기 드레인전극과 상기 반도체층의 사이에 절연막이 설치되고, 또, 상기 제 1 게이트전극이 상기 반도체층상의 상기 소스전극과 상기 드레인전극의 사이의 영역에 설치되어 있어도 좋다.
또, 상기 구동회로는 상기 계조신호를 상기 전하홀딩회로에 공급하는 타이밍을 제어하는 계조신호제어회로를 추가로 구비하고, 해당 계조신호제어회로는 단일의 게이트전극을 구비하는 박막트랜지스터 구조, 또는, 더블게이트형의 박막트랜지스터 구조를 갖고 있다.
상기 이점을 얻기 위한 본 발명에 있어서의 표시장치는 적어도 서로 직교하도록 배치 설치된 복수의 주사라인 및 복수의 신호라인과, 해당 각 주사라인 및 신호라인의 각 교점 근처에 배치된 복수의 표시화소를 갖는 표시패널을 구비하고, 상기 각 표시화소는 광학요소와, 적어도 해당 광학요소의 동작을 제어하는 구동회로를 구비하며, 상기 구동회로는 적어도 상기 계조신호에 의거하는 전하를 전압성분으로서 홀딩하는 전하홀딩회로와, 해당 전하홀딩회로에 홀딩된 전압성분에 의거하는 구동전류를 생성하여 상기 광학요소에 공급하는 구동전류제어회로를 구비해서 상기 광학요소의 동작을 제어하는 구동회로를 구비하고, 상기 구동전류제어회로는 반도체층과, 상기 반도체층의 위쪽에 설치된 제 1 게이트전극과, 상기 반도체층의 아래쪽에 설치된 제 2 게이트전극과, 상기 반도체층의 양단부 측에 설치된 소스전극 및 드레인전극을 구비하는 더블게이트형의 박막트랜지스터 구조를 갖고 있다.
상기 표시장치는 상기 표시패널의 상기 복수의 주사라인의 각각에 선택신호를 차례차례 인가하여 해당 각 주사라인에 대응하는 상기 표시화소에 상기 계조신호의 기입을 실행하는 선택상태로 설정하는 주사구동회로와, 상기 선택상태로 설정된 상기 표시화소에 대응한 상기 계조신호를 상기 표시데이터에 대응하여 생성해서 상기 복수의 신호라인에 공급하는 신호구동회로를 추가로 구비한다.
상기 계조신호는 상기 표시데이터에 따른 전류값을 갖는 신호전류, 또는, 상기 표시데이터에 따른 전압값을 갖는 신호전압이다.
상기 구동전류제어회로에 있어서의 상기 제 1 게이트전극과 상기 제 2 게이트전극이 전기적으로 접속되고, 또, 상기 반도체층은 비정질실리콘으로 이루어진다.
상기 전하홀딩회로는 상기 전하를 홀딩하는 용량성분을 갖고, 상기 소스전극 및 상기 드레인전극의 어느 쪽인가 한쪽의 전극과, 상기 제 1 게이트전극 및 상기 제 2 게이트전극이 대향함으로써 형성되는 용량성분으로 이루어진다.
상기 광학요소는 상기 구동전류의 전류값에 따라 소정의 휘도계조로 발광동작하는 전류제어형의 발광소자로 이루어지고, 예를 들면, 유기일렉트로루미네선트소자이다.
상기 구동전류제어회로에 있어서, 상기 소스전극 및 상기 드레인전극이 상기 반도체층상에 겹쳐지도록 연재되고, 상기 소스전극 및 상기 드레인전극이 상기 반도체층상에 겹쳐지는 치수가 동일하며, 또는, 상기 광학요소에 접속되는 상기 소스전극 및 상기 드레인전극의 어느 쪽인가 한쪽의 전극이 상기 반도체층상에 겹쳐지는 치수가, 다른쪽의 전극이 상기 반도체층상에 겹쳐지는 치수보다 짧다.
상기 반도체층상에 연재된 상기 소스전극 및 상기 드레인전극과 상기 반도체층의 사이에 절연막이 설치되고, 상기 제 1 게이트전극이 상기 반도체층상의 상기 소스전극과 상기 드레인전극의 사이의 영역에 설치되어 있어도 좋다.
또, 상기 구동회로는 상기 계조신호를 상기 전하홀딩회로에 공급하는 타이밍을 제어하는 계조신호제어회로를 추가로 구비하고, 계조신호제어회로는 단일의 게이트전극을 구비하는 박막트랜지스터 구조, 또는, 더블게이트형의 박막트랜지스터 구조를 갖고 있다.
이하에 본 발명에 관련되는 화소구동회로 및 해당 화소구동회로를 표시패널에 구비한 표시장치의 실시형태에 대해서 상세하게 설명한다.
＜표시장치의 전체 구성＞
우선, 본 발명에 관련되는 표시장치의 전체 구성에 대해서 도면을 참조하여 설명한다.
도 1은 본 발명에 관련되는 표시장치의 전체 구성의 한 예를 나타내는 블록도이다.
도 1에 나타내는 바와 같이, 본 발명에 관련되는 표시장치(100)는 개략 행방향 및 열방향으로 각각 배치 설치된 복수의 주사라인(SL)과 복수의 데이터라인(신호라인, DL)의 각 교점 근처에 전류제어형의 발광소자로 이루어지는 광학요소를 구비한 복수의 표시화소(EM)가 배열된 표시패널(110)과, 해당 표시패널(110)의 각 주사라인(SL)에 접속되어 각 주사라인(SL)에 소정의 타이밍으로 차례차례 주사신호(Vsel)를 인가함으로써 행마다의 표시화소(EM)를 선택상태로 설정(주사)하는 주사드라이버(주사구동회로, 120)와, 표시패널(110)의 각 데이터라인(DL)에 접속되어 표시데이터에 의거하는 계조신호(Dpx)를 생성해서 각 데이터라인(DL)에 공급하는 데이터드라이버(신호구동회로, 130)와, 적어도 주사드라이버(120) 및 데이터드라이버(130)의 동작상태를 제어하기 위한 주사제어신호 및 데이터제어신호를 생성하여 출력하는 시스템제어기(140)와, 표시장치(100)의 외부로부터 공급되는 영상신호에 의거하여 디지털신호로 이루어지는 표시데이터(표시신호)를 생성해서 상기 데이터드라이버(130)에 공급하는 동시에, 해당 표시데이터를 표시패널(110)에 화상표시하기 위한 타이밍신호(시스템클록 등)를 추출, 또는, 생성하여 시스템제어기(140)에 공급하는 표시신호생성회로(150)를 구비해서 구성되어 있다.
(표시패널)
표시패널(110)에 매트릭스상으로 배열된 표시화소는 주사드라이버(120)로부터 주사라인(SL)에 인가되는 주사신호(Vsel), 및 데이터드라이버(130)로부터 데이터라인(DL)에 공급되는 계조신호(Dpx, 구체적으로는 계조신호전압(Vpix) 또는 계조신호전류(Ipix))에 의거하여 표시화소로의 해당 계조신호(Dpx)의 기입동작, 및 계조신호(Dpx)에 의거하는 휘도계조에서의 광학요소의 발광동작을 제어하는 화소구동회로와, 해당 화소구동회로로부터 공급되는 구동전류의 전류값에 따른 휘도계조로 발광동작하는 유기EL소자(OEL)나 발광다이오드 등의 전류제어형의 발광소자로 이루어지는 광학요소를 갖고 구성되어 있다.
여기에서, 화소구동회로는 주사신호(Vsel)에 의거하여 선택상태 또는 비선택상태로 설정되고, 선택상태에 있어서 표시데이터에 따른 계조신호(Dpx)를 로드하여 전압레벨로서 홀딩하며, 비선택상태에 있어서 홀딩한 전압레벨에 따른 구동전류를 광학요소에 흘려 소정의 휘도계조로 계속적으로 발광시키는 기능을 갖고 있다. 또 한 본 발명에 적용 가능한 표시화소의 구체적인 구성예에 대해서는 후술한다.
(주사드라이버)
주사드라이버(120)는 시스템제어기(140)로부터 공급되는 주사제어신호에 의거하여 각 주사라인(SL)에 선택레벨(예를 들면, 하이레벨)의 주사신호(Vsel)를 차례차례 인가함으로써 각 행마다의 표시화소(EM)를 선택상태로 설정하고, 데이터드라이버(130)에 의해 각 데이터라인(DL)을 통하여 공급된다, 표시데이터에 의거하는 계조신호(Dpx)를 각 표시화소(EM)의 화소구동회로에 기입하도록 제어한다.
여기에서, 주사드라이버(120)는 예를 들면, 시프트레지스터와 버퍼로 이루어지는 시프트블록이 각 주사라인(SL)에 대응하여 복수단 설치되고, 후술하는 시스템제어기(140)로부터 공급되는 주사제어신호(주사스타트신호, 주사클록신호 등)에 의거하여 시프트레지스터에 의해 시프트신호를 차례차례 시프트하면서 생성된 시프트신호를 버퍼를 통하여 소정의 전압레벨(하이레벨)로 변환해서 주사신호(Vsel)로서 각 주사라인(SL)에 차례차례 출력하는 주지의 구성을 적용할 수 있다.
(데이터드라이버)
데이터드라이버(130)는 시스템제어기(140)로부터 공급되는 데이터제어신호(출력이네이블신호, 데이터래치신호, 샘플링스타트신호, 시프트클록신호 등)에 의거하여 표시신호생성회로(150)로부터 공급되는 표시데이터를 소정의 타이밍으로 로드하여 홀딩하고, 해당 표시데이터에 대응하는 아날로그신호전압 또는 아날로그신호전류를 생성하여 계조신호(Dpx, 계조신호전압(Vpix) 또는 계조신호전류(Ipix))로서 각 데이터라인(DL)에 공급하도록 제어한다.
(시스템제어기)
시스템제어기(140)는 후술하는 표시신호생성회로(150)로부터 공급되는 타이밍신호에 의거하여 적어도 주사드라이버(120) 및 데이터드라이버(130)에 대해서 주사제어신호 및 데이터제어신호를 생성하여 출력함으로써 각 드라이버를 소정의 타이밍으로 동작시켜서 주사신호(Vsel) 및 계조신호(Dpx)를 생성시키고, 각 주사라인(SL) 및 데이터라인(DL)에 인가하여 각 표시화소(EM)에 있어서의 발광동작을 연속적으로 실행시켜서 소정의 영상신호에 의거하는 화상정보를 표시패널(110)에 표시시키는 제어를 실행한다.
(표시신호생성회로)
표시신호생성회로(150)는, 예를 들면 표시장치(100)의 외부로부터 공급되는 영상신호로부터 휘도계조신호성분을 추출하여 표시패널(110)의 1행분마다 해당 휘도계조신호성분을 디지털신호로 이루어지는 표시데이터로서 데이터드라이버(130)에 공급한다. 여기에서, 상기 영상신호가 텔레비전방송신호(콤퍼짓영상신호)와 같이, 화상정보의 표시타이밍을 규정하는 타이밍신호성분을 포함하는 경우에는 표시신호생성회로(150)는 도 1에 나타내는 바와 같이, 상기 휘도계조신호성분을 추출하는 기능 외에 타이밍신호성분을 추출하여 시스템제어기(140)에 공급하는 기능을 갖는 것이어도 좋다. 이 경우에 있어서는 상기 시스템제어기(140)는 표시신호생성회로(150)로부터 공급되는 타이밍신호에 의거하여 주사드라이버(120)나 데이터드라이버에 대해서 개별로 공급하는 주사제어신호 및 데이터제어신호를 생성한다.
또한, 표시장치(100)의 외부로부터 공급되는 영상신호가 디지털신호에 의해 형성되고, 또, 타이밍신호가 영상신호와는 별도로 공급되고 있는 경우에는 해당 영상신호(디지털신호)를 그대로 표시데이터로서 데이터드라이버(130)에 공급하는 동시에, 해당 타이밍신호를 직접 시스템제어기(140)에 공급하도록 하여 표시신호생성회로(150)를 생략하도록 해도 좋다.
＜ 표시화소 ＞
다음으로, 상기한 본 실시형태에 관련되는 표시장치에 적용되는 표시패널에 배열되는 표시화소의 구체적인 구성에 대해서 도면을 참조하여 상세하게 설명한다.
여기에서, 본 발명에 관련되는 표시장치에 적용되는 표시화소는 상기한 종래기술에 나타낸 바와 같은 전압인가방식의 구동제어방법에 대응한 화소구동회로를 구비하는 것이어도 좋고, 전류인가방식에 대응한 화소구동회로를 구비하는 것이어도 좋다. 또, 이하에 나타내는 구성예에 대해서는 각 구동제어방법에 대응한 화소구동회로를 구비한 표시화소에 대해서 각각 한 예를 나타내는데, 본 발명은 이것에 한정되는 것은 아니고, 표시데이터에 의거하는 계조신호전압 또는 계조신호전류에 따른 전압성분을 홀딩하며, 해당 전압성분에 의거하는 구동전류를 생성하여 광학요소에 공급하는 구성을 갖는 것이면, 다른 회로구성을 갖는 것이어도 좋다.
( 제 1 실시형태)
도 2는 본 발명에 관련되는 화소구동회로를 구비한 표시화소의 제 1 실시형태를 나타내는 회로구성도이다.
도 2에 나타내는 바와 같이, 본 실시형태에 관련되는 표시화소(EMA)는 상기한 표시패널(110)에 서로 직교하도록 배치 설치된 주사라인(SL)과 데이터라인(DL) 의 각 교점 근처에, 예를 들면 게이트단자가 주사라인(SL)에, 소스단자 및 드레인단자가 데이터라인(DL) 및 접점(N11)에 각각 접속된 박막트랜지스터(계조신호제어회로, Tr11)와, 톱게이트단자(TG) 및 보텀게이트단자(BG)가 접점(N11)에, 소스단자(S)가 전원라인(VL, 고전위전원(Vdd))에 각각 접속된 더블게이트형의 박막트랜지스터(구동전류제어회로, Tr12)와, 접점(N11)과 소정의 저전위전원(Vss, 예를 들면, 접지전위)의 사이에 접속된 콘덴서(전하홀딩회로, C11)를 구비한 화소구동회로(DCA), 및 해당 화소구동회로(DCA)의 더블게이트형 트랜지스터(Tr12)의 드레인단자(D)에 애노드단자가 접속되고, 캐소드단자가 접지전위에 접속된 유기EL소자(광학요소, OEL)를 갖고 구성되어 있다.
또, 본 실시형태에 관련되는 화소구동회로(DCA)에 있어서는 박막트랜지스터(Tr11) 및 더블게이트형 트랜지스터(Tr12)는, 예를 들면 어느 것이나 n채널형의 반도체층을 채널영역으로서 구비한 소자구조를 갖고, 특히, 더블게이트형 트랜지스터(Tr12)는 해당 반도체층이 비정질실리콘에 의해 형성되어 있다.
즉, 본 실시형태에 관련되는 화소구동회로에 있어서는 적어도 광학요소인 유기EL소자(OEL)에 구동전류를 공급하는 발광구동용의 스위칭소자로서 일반적인 싱글게이트형의 전계효과형 트랜지스터(박막트랜지스터)는 아니고, 후술하는 바와 같은 더블게이트형의 박막트랜지스터(더블게이트형 트랜지스터)를 적용한 구성을 갖고 있다. 또한, 더블게이트형 트랜지스터의 소자구조 및 그 소자특성에 대해서는 상세하게 후술한다.
이와 같은 구성을 갖는 화소구동회로(DCA)의 구동제어동작은 우선 주사드라 이버(120)로부터 주사라인(SL)에 대해서 하이레벨의 주사신호(Vsel)를 인가함으로써 트랜지스터(Tr11)가 ON동작하여 해당 화소구동회로(DCA)가 선택상태로 설정된다. 이 선택상태에 동기하여 데이터드라이버(130)로부터 데이터라인(DL)을 통하여 표시데이터에 의거하는 전압값을 갖는 계조신호전압(Vpix)을 인가함으로써 해당 계조신호전압(Vpix)이 박막트랜지스터(Tr11)를 통하여 더블게이트형 트랜지스터(Tr12)의 톱게이트단자(TG) 및 보텀게이트단자(BG)에 인가된다. 이에 따라 더블게이트형 트랜지스터(Tr12)가 계조신호전압(Vpix)에 따른 도통상태에서 ON동작하여 전원라인(VL)으로부터 더블게이트형 트랜지스터(Tr12)를 통하여 소정의 구동전류가 흐르고, 유기EL소자(OEL)가 표시데이터에 따른 휘도계조로 발광한다.
이어서, 선택라인(SL)에 로레벨의 주사신호(Vsel)를 인가함으로써 트랜지스터(Tr11)가 OFF동작하여 해당 화소구동회로(DCA)가 비선택상태로 설정된다. 이에 따라 데이터라인(DL)과 화소구동회로(DCA)가 전기적으로 차단되어 더블게이트형 트랜지스터(Tr12)의 톱게이트단자(TG) 및 보텀게이트단자(BG)에 인가된 전압이 콘덴서(C11)에 홀딩되어 더블게이트형 트랜지스터(Tr12)는 ON상태를 유지하게 되고, 전원라인(VL)으로부터 더블게이트형 트랜지스터(Tr12)를 통하여 유기EL소자(OEL)에 소정의 구동전류가 흘러 발광동작이 계속된다. 이 발광동작은 다음의 표시데이터에 따른 계조신호전압(Vpix)이 해당 표시화소(EMA, 화소구동회로(DCA))에 기입되기까지, 예를 들면 1프레임기간 계속되도록 제어된다.
(제 2 실시형태)
도 3은 본 발명에 관련되는 화소구동회로를 구비한 표시화소의 제 2 실시형태를 나타내는 회로구성도이다.
도 3에 나타내는 바와 같이, 본 실시형태에 관련되는 표시화소(EMB)는 상기한 표시패널(110)에 서로 직교하도록 배치 설치된 주사라인(SL)과 데이터라인(DL)의 각 교점 근처에, 예를 들면 게이트단자가 주사라인(SL)에, 소스단자 및 드레인단자가 전원라인(VL, 전원전압(Vsc)) 및 접점(N21)에 각각 접속된 박막트랜지스터(Tr21)와, 게이트단자가 주사라인(SL)에, 소스단자 및 드레인단자가 데이터라인(DL) 및 접점(N22)에 각각 접속된 박막트랜지스터(계조신호제어회로, Tr22)와, 톱게이트단자(TG) 및 보텀게이트단자(BG)가 접점(N21)에, 소스단자(S) 및 드레인단자(D)가 전원라인(VL) 및 접점(N22)에 각각 접속된 더블게이트형의 박막트랜지스터(구동전류제어회로, Tr23)와, 접점(N21)과 접점(N22)의 사이에 접속된 콘덴서(전하홀딩회로, C21)를 구비한 화소구동회로(DCB), 및 해당 화소구동회로(DCB)의 접점(N22)에 애노드단자가 접속되고, 캐소드단자가 접지전위에 접속된 유기EL소자(광학요소, OEL)를 갖고 구성되어 있다. 여기에서, 콘덴서(C21)는 더블게이트형 트랜지스터(Tr23)의 톱게이트전극 및 보텀게이트전극과 소스전극간에 형성되는 용량성분이어도 좋다.
또, 본 실시형태에 관련되는 화소구동회로(DCB)에 있어서는 박막트랜지스터(Tr21, Tr22) 및 더블게이트형 트랜지스터(Tr23)는, 예를 들면 어느 것이나 n채널형의 반도체층을 채널영역으로서 구비한 소자구조를 갖고, 특히, 더블게이트형 트랜지스터(Tr23)는 해당 반도체층이 비정질실리콘에 의해 형성되어 있다.
즉, 본 실시형태에 관련되는 화소구동회로에 있어서도 적어도 발광구동용의 스위칭소자로서 일반적인 싱글게이트형의 전계효과형 트랜지스터(박막트랜지스터)는 아니고, 후술하는 바와 같은 더블게이트형의 박막트랜지스터(더블게이트형 트랜지스터)를 적용한 구성을 갖고 있다.
이어서, 본 실시형태에 관련되는 표시화소의 화소구동회로의 구동제어방법에 대해서 상세하게 설명한다. 또한, 여기에서는, 상기한 회로구성을 갖는 화소구동회로를 구비한 표시화소가 복수 2차원 배열된 상기 표시패널(110)에 있어서의 화상정보의 표시동작과 관련지으면서 설명한다.
도 4의 (a), (b)는 본 실시형태에 관련되는 표시화소(화소구동회로)의 동작상태를 나타내는 개념도이다.
도 5는 본 실시형태에 관련되는 화소구동회로를 적용한 표시화소의 기본동작을 나타내는 타이밍차트이다.
상기한 바와 같은 구성을 갖는 화소구동회로(DCB)에 있어서의 광학요소(유기EL소자(OEL))의 구동제어방법(발광구동제어)은, 예를 들면 도 5에 나타내는 바와 같이, 1주사기간(Tsc)을 1사이클로서 해당 1주사기간(Tsc)내에 주사라인(SL)에 접속된 표시화소(EMB)를 선택하여 표시데이터에 따른 계조신호전류(Ipix)를 기입하고, 전압성분으로서 홀딩하는 기입동작기간(선택기간, Tse)과, 해당 기입동작기간(Tse)에 기입하여 홀딩된 전압성분에 의거하여 상기 표시데이터에 따른 구동전류를 생성해서 유기EL소자(OEL)에 공급하고, 소정의 휘도계조로 발광동작시키는 발광동작기간(비선택기간, Tnse)을 포함하도록 설정함으로써 실행된다(Tsc≥Tse＋Tnse). 여기에서, 각 행의 주사라인(SL)마다 설정되는 기입동작기간(Tse)은 서로 시간적인 겹침이 발생하지 않도록 설정된다.
(기입동작기간)
우선, 표시화소(EMB)의 기입동작기간(Tse)에 있어서는 도 5에 나타내는 바와 같이, 우선, 주사드라이버(120)로부터 주사라인(예를 들면, i행째의 주사라인; i는 주사라인(SL)을 특정하기 위한 임의의 자연수, SL)에 대해서 하이레벨의 주사신호(Vsel)가 인가되어 해당 행의 표시화소(EMB)가 선택상태로 설정되는 동시에, 해당 행의 표시화소(EMB)의 전원라인(VL)에 대해서 로레벨의 전원전압(Vsc)이 인가된다. 또, 이 타이밍에 동기하여 데이터드라이버(130)로부터 해당 행의 표시데이터에 대응하는 전류값을 갖는 마이너스극성의 계조신호전류(-Ipix)가 데이터라인(DL)에 공급된다.
이에 따라 화소구동회로(DCB)를 구성하는 박막트랜지스터(Tr21 및 Tr22)가 ON동작하여 로레벨의 전원전압(Vsc)이 접점(N21, 즉, 더블게이트형 트랜지스터(Tr23)의 톱게이트단자(TG) 및 보텀게이트단자(BG), 및 콘덴서(C21)의 일단측)에 인가되는 동시에, 데이터드라이버(130)에 의해 데이터라인(DL)을 통하여 마이너스극성의 계조신호전류(-Ipix)를 끌어들이는 동작이 실행됨으로써 로레벨의 전원전압(Vsc)보다도 저전위의 전압레벨이 접점(N22, 즉, 더블게이트형 트랜지스터(Tr23)의 소스단자(S), 및 콘덴서(C21)의 타단측)에 인가된다.
이와 같이, 접점(N21 및 N22)간(더블게이트형 트랜지스터(Tr23)의 게이트-소스간)에 전위차가 발생함으로써 더블게이트형 트랜지스터(Tr23)가 ON동작하여 도 4 의 (a)에 나타내는 바와 같이, 전원라인(VL)으로부터 더블게이트형 트랜지스터(Tr23), 접점(N22), 박막트랜지스터(Tr22), 데이터라인(DL)을 통하여 데이터드라이버(130)에 계조신호전류(Ipix)의 전류값에 대응한 기입전류(Ia)가 흐른다.
이때, 콘덴서(C21)에는 접점(N21 및 N22)간(더블게이트형 트랜지스터(Tr23)의 게이트-소스간)에 발생한 전위차에 대응하는 전하가 축적되어 전압성분으로서 홀딩된다(충전된다). 또, 전원라인(VL)에는 접지전위(Vgnd) 이하의 전압레벨을 갖는 전원전압(Vsc)이 인가되고, 또한, 기입전류(Ia)가 데이터라인(DL)방향으로 흐르도록 제어되는 것부터 유기EL소자(OEL)의 애노드단자(접점(N22))에 인가되는 전위는 캐소드단자의 전위(접지전위(Vgnd))보다도 낮아지며, 유기EL소자(OEL)에 역바이어스전압이 인가되는 것으로 되기 때문에 유기EL소자(OEL)에는 구동전류가 흐르지 않고, 발광동작은 실행되지 않는다.
(발광동작기간)
이어서, 기입동작기간(Tse) 종료 후의 발광동작기간(Tnse)에 있어서는 도 5에 나타내는 바와 같이, 주사드라이버(120)로부터 해당 주사라인(SL)에 대해서 로레벨의 주사신호(Vsel)가 인가되어 표시화소(EMB)가 비선택상태로 설정되는 동시에, 해당 행의 표시화소(EMB)의 전원라인(VL)에 대해서 하이레벨의 전원전압(Vsc)이 인가된다. 또, 이 타이밍에 동기하여 데이터드라이버(130)에 의한 계조신호전류(Ipix)의 인입동작(계조신호전류(Ipix)의 공급동작)이 정지된다.
이에 따라 화소구동회로(DCB)를 구성하는 박막트랜지스터(Tr21) 및 Tr22)가 OFF동작하여 접점(N21, 즉, 더블게이트형 트랜지스터(Tr23)의 톱게이트단자(TG) 및 보텀게이트단자(BG), 및 콘덴서(C21)의 일단측)으로의 전원전압(Vsc)의 인가가 차단되는 동시에, 접점(N22, 즉, 더블게이트형 트랜지스터(Tr23)의 소스단자(S), 및 콘덴서(C21)의 타단측)으로의 데이터드라이버(130)에 의한 계조신호전류(Ipix)의 인입동작에 기인하는 전압레벨의 인가가 차단되므로 콘덴서(C21)는 상기한 기입동작기간(Tse)에 있어서 축적된 전하를 홀딩한다.
이와 같이, 콘덴서(C21)가 기입동작시의 충전전압을 홀딩함으로써, 접점(N21 및 N22)간(더블게이트형 트랜지스터(Tr23)의 게이트-소스간)의 전위차가 홀딩되게 되고, 더블게이트형 트랜지스터(Tr23)는 ON상태를 유지한다. 또, 전원라인(VL)에는 접지전위(Vgnd)보다도 높은 전압레벨을 갖는 전원전압(Vsc)이 인가되므로 유기EL소자(OEL)의 애노드단자(접점(N22))에 인가되는 전위는 캐소드단자의 전위(접지전위)보다도 높아진다.
따라서, 도 4의 (b)에 나타내는 바와 같이, 전원라인(VL)으로부터 더블게이트형 트랜지스터(Tr23), 접점(N22)을 통하여 유기EL소자(OEL)에 순바이어스방향으로 소정의 구동전류(Ib)가 흘러 유기EL소자(OEL)가 발광한다. 여기에서, 콘덴서(C21)에 의해 축적된 전하에 의거하는 전위차(충전전압)는 더블게이트형 트랜지스터(Tr23)에 있어서 계조신호전류(Ipix)에 대응한 기입전류(Ia)를 흘리는 경우의 전위차에 상당하므로 유기EL소자(OEL)에 공급되는 구동전류(Ib)는 상기 기입전류(Ia)와 동등한 전류값을 갖게 된다. 이에 따라 기입동작기간(Tse) 후의 발광동작기간(Tnse)에 있어서는 기입동작기간(Tse)에 기입된 표시데이터(계조신호전류(Ipix))에 대응하는 전압성분에 의거하여 더블게이트형 트랜지스터(Tr23)를 통하여 구동전류 (Ib)가 계속적으로 공급되게 되고, 유기EL소자(OEL)는 표시데이터에 대응하는 휘도계조로 발광하는 동작을 계속한다.
그리고 상기한 일련의 동작을 표시패널(110)을 구성하는 모든 주사라인(SL)에 대해서 차례차례 반복 실행함으로써 표시패널 1화면분의 표시데이터가 기입되어 소정의 휘도계조로 발광하고, 소망한 화상정보가 표시된다.
여기에서, 본 실시예에 관련되는 화소구동회로(DCB)에 있어서는 적어도 더블게이트형 트랜지스터(Tr23)를 구성하는 반도체층(채널층)이 n채널형의 비정질실리콘에 의해 형성된 구성을 갖고 있는데, 박막트랜지스터(Tr21, Tr22)에 대해서도 같은 채널극성(n채널형)을 갖는 것으로부터 반도체층(채널층)을 n채널형의 비정질실리콘에 의해 형성함으로써 이미 확립된 비정질실리콘 제조기술을 적용하여 동작특성이 안정된 화소구동회로를 비교적 저가로 제조할 수 있다.
또, 본 실시형태에 관련되는 화소구동회로(DCB)에 있어서는 상기한 바와 같이(도 5 참조), 전원라인(VL)에 소정의 전압값을 갖는 전원전압(Vsc)을 인가할 필요가 있는데, 그것을 위한 구성으로서는, 예를 들면 도 1에 나타낸 표시장치(100)의 구성에 덧붙여서 표시패널(110)의 각 주사라인(SL)에 병행으로 배치 설치된 복수의 전원라인(VL)에 접속된 전원드라이버를 구비하고, 상기한 시스템제어기(140)로부터 공급되는 전원제어신호에 의거하여 주사드라이버(120)로부터 출력되는 주사신호(Vsel)에 동기하는 타이밍(도 5 참조)으로 해당 전원드라이버로부터 소정의 전압값을 갖는 전원전압(Vsc)을 주사드라이버(120)에 의해 주사신호(Vsel)가 인가되는 행(선택상태로 설정되는 표시화소(EMB))의 전원라인(VL)에 대해서 인가하도록 한 구성을 적용하는 것이어도 좋고, 주사드라이버(120)로부터 출력되는 주사신호(Vsel)에 동기하는 타이밍으로 전원라인(VL)에 인가되는 것부터 주사드라이버(120)에 있어서, 주사신호(Vsel, 또는, 주사신호를 생성하기 위한 시프트출력신호)를 반전 처리하며, 소정의 신호레벨로 증폭하여 전원라인(VL)에 대해서 인가하도록 한 구성을 적용하는 것이어도 좋다.
＜ 더블게이트형 트랜지스터의 소자구조 및 소자특성＞
다음으로, 상기한 각 실시형태에 나타낸 화소구동회로의 발광구동용 트랜지스터로서 적용되는 더블게이트형 트랜지스터의 소자구조 및 소자특성에 대해서 도면을 참조하여 상세하게 설명한다.
＜제 1 구성예 ＞
도 6의 (a), (b)는 본 발명에 관련되는 화소구동회로의 발광구동용 트랜지스터에 적용되는 더블게이트형 트랜지스터의 소자구조의 제 1 구성예를 나타내는 단면구성도 및 회로도이다.
도 7의 (a), (b), (c)는 본 구성예에 관련되는 더블게이트형 트랜지스터를 상기한 각 실시형태에 관련되는 표시화소(화소구동회로)에 적용한 경우의 소자구조의 한 예를 나타내는 개략구성도이다.
또한, 도 7의 (a), (b), (c)에 있어서는 도시의 형편상, 도 7의 (a)에 나타낸 평면구성도의 톱게이트전극을 이점쇄선으로 나타내고, 도 7의 (b), (c)에 나타낸 단면구성도의 해칭을 일부 생략했다.
도 6의 (a)에 나타내는 바와 같이, 본 실시형태에 관련되는 발광구동트랜지 스터에 적용되는 더블게이트형 트랜지스터(DGT)는 개략 비정질실리콘 등의 반도체층(채널영역, 31)과, 반도체층(31)의 양단에 각각 n＋실리콘으로 이루어지는 불순물층(오믹콘택트층, 37, 38)을 통하여 형성된 소스전극(32, 소스단자(S)) 및 드레인전극(33, 드레인단자(D))과, 반도체층(31)의 위쪽(도면 위쪽)에 블록절연막(에칭스토퍼막, 34) 및 톱게이트절연막(35)을 통하여 형성된 톱게이트전극(ELt, 제 1 게이트전극; 톱게이트단자(TG))과, 반도체층(31)의 아래쪽(도면 아래쪽)에 보텀게이트절연막(36)을 통하여 형성된 보텀게이트전극(ELb, 제 2 게이트전극; 보텀게이트단자(BG))를 갖고 구성되어 있다.
또, 이와 같은 구성을 갖는 더블게이트형 트랜지스터(DGT)는 도 6의 (a)에 나타내는 바와 같이, 유리기판 등의 절연성기판(SUB)상에 형성되어 있다. 또, 해당 더블게이트형 트랜지스터(DGT)를 포함하는 절연성기판(SUB)의 일면측 전역에는 보호절연막(39)이 피복 형성되어 있다. 또한, 도 6의 (a)에 나타낸 소자구조에 있어서, 반도체층(31)상에 설치된 블록절연막(34)은 반도체층(31)상에 설치되는 소스전극(32) 및 드레인전극(33)을 패터닝 형성할 때의 에칭공정에 있어서의 에칭스토퍼로서의 기능을 갖는 동시에, 해당 에칭에 의한 반도체층(31)으로의 손상을 방지하기 위한 기능을 갖는 것이다.
여기에서, 더블게이트형 트랜지스터(DGT)를 구성하는 톱게이트전극(ELt), 보텀게이트전극(ELb)은, 예를 들면 알루미늄과 티탄의 합금(알루미늄티탄) 등의 도전성재료에 의해 형성되고, 소스전극(32) 및 드레인전극(33)은 크롬 또는 크롬합금 등의 도전성재료에 의해 형성되어 있다. 또, 블록절연막(34), 톱게이트절연막(35), 보텀게이트절연막(36) 및 보호절연막(39)은, 예를 들면 실리콘질화막(SiN) 등의 절연성재료에 의해 형성되어 있다.
또한, 도 6의 (a)에 나타낸 구성을 갖는 더블게이트형 트랜지스터는 일반적으로 도 6의 (b)에 나타내는 바와 같은 등가회로에 의해 나타내어진다.
그리고 이와 같은 구성을 갖는 더블게이트형 트랜지스터(DGT)를 상기한 바와 같은 표시화소(EMA, EMB)의 화소구동회로(DCA(도 2 참조), DCB(도 3 참조))에 적용하는 경우에 있어서는, 예를 들면 톱게이트전극(ELt, 톱게이트단자(TG))과 보텀게이트전극(ELb, 보텀게이트단자(BG))이 전기적으로 접속(단락)된 구성을 갖고 있다. 이 경우, 도 6의 (a)에 나타낸 더블게이트형 트랜지스터(DGT)의 소자구조에 있어서, 예를 들면, 도 7의 (a), (c)에 나타내는 바와 같이, 더블게이트형 트랜지스터(DGT)의 형성영역 근처에 설치된 콘택트영역(Rcnt)에 있어서, 연재(延在)하여 형성된 톱게이트전극(ELt)이 톱게이트절연막(35) 및 보텀게이트절연막(36)을 관통하여 형성된 개구부(콘택트홀)를 통하여 연재해서 형성된 보텀게이트전극(ELb)에 전기적으로 접속되도록 구성되어 있다.
또, 화소구동회로(DCA(도 2 참조), DCB(도 3 참조))에 있어서, 게이트-소스간에 콘덴서(C11, C12)가 접속된 구성을 갖고 있는 것부터, 예를 들면, 도 7의 (a), (b)에 나타내는 바와 같이, 더블게이트형 트랜지스터(DGT)의 형성영역 근처에 설치된 용량영역(RGc)에 있어서, 각각 연재하여 형성된 톱게이트전극(ELt) 및 소스전극(32)이 톱게이트절연막(35)을 통하여 대향(적층)해서 설치됨으로써 용량성분 (Ca)이 형성되고, 또, 각각 연재하여 형성된 보텀게이트전극(ELb) 및 소스전극(32)이 보텀게이트절연막(36)을 통하여 대향(적층)해서 설치됨으로써 용량성분(Cb)이 형성되어 있다.
따라서, 화소구동회로(DCA, DCB)에 설치된 콘덴서(C11, C12)의 용량값은 각각 동일한 용량영역(RGc)에 형성된 상기 용량성분(Ca 및 Cb)의 총합에 상당하므로 이와 같은 소자구조를 갖는 용량영역(RGc)을 적용함으로써 소망한 용량값을 보다 좁은 영역(면적)에서 실현될 수 있다.
이어서, 상기한 바와 같은 소자구조 및 접속구조를 갖는 더블게이트형 트랜지스터의 소자특성에 대해서 설명한다.
도 8의 (a), (b)는 본 구성예에 관련되는 더블게이트형 트랜지스터에 있어서, 톱게이트단자와 보텀게이트단자를 전기적으로 독립한 상태에 있어서의 전압-전류특성을 나타내는 도면(시뮬레이션결과)이다.
도 9의 (a), (b)는 본 구성예에 관련되는 더블게이트형 트랜지스터에 있어서, 톱게이트단자와 보텀게이트단자를 전기적으로 접속(단락)한 상태에 있어서의 전압-전류특성을 나타내는 도면(시뮬레이션결과)이다.
우선, 상기한 더블게이트형 트랜지스터(DGT)에 있어서, 톱게이트단자와 보텀게이트단자를 전기적으로 독립한 상태(즉, 도 6의 (a)에 나타낸 더블게이트형 트랜지스터의 기본구성)에 있어서의 보텀게이트전압(Vgb)에 대한 드레인전류(ON전류, Id)의 변화경향(전압-전류특성)에 대해서 검증한다.
톱게이트단자(톱게이트전극)와 보텀게이트단자(보텀게이트전극)를 전기적으 로 독립한 상태의 더블게이트형 트랜지스터(DGT)에 있어서는 도 8의 (a), (b)에 나타내는 바와 같이, 소스-드레인단자간의 전위차(즉, 바이어스전압(Vds))가 비교적 큰 경우에는(Vds=20V), 보텀게이트전압(Vgb)에 대한 드레인전류(Id)의 변화경향은 톱게이트전압(Vgt)에 플러스의 전압(10V→20V→30V)을 인가함으로써 드레인전류(Id)가 현저하게 증가하고, 또, 톱게이트전압(Vgt)에 마이너스의 전압(-10V→-20V)을 인가함으로써 드레인전류(Id)가 현저하게 감소하는 것이 관측되었다.
이에 대해서 소스-드레인단자간의 바이어스전압(Vds)이 비교적 작은 경우에는(Vds=0. 1V), 보텀게이트전압(Vgb)에 대한 드레인전류(Id)의 변화경향은 톱게이트전압(Vgt)에 마이너스의 전압(-10V→-20V)을 인가함으로써 드레인전류(Id)가 현저하게 감소하지만, 톱게이트전압(Vgt)에 플러스의 전압(10V→20V→30V)을 인가한 경우에는 드레인전류(Id)의 대폭적인 증가는 관측되지 않았다.
이것은 도 6의 (a)에 나타낸 더블게이트형 트랜지스터(DGT)의 소자구조에 있어서, 반도체층(31)상의 블록절연막(34)상에 연재하여 형성된 소스전극(32), 드레인전극(33)이 반도체층에 형성되는 채널영역에 대해서 의사적인 톱게이트전극으로서의 역할을 완수하여 해당 소스전극(32) 및 드레인전극(33)의 위쪽에 설치된 본래의 톱게이트전극(ELt)에 의한 채널영역으로의 기여는 소스전극(32) 및 드레인전극(33)이 형성되어 있지 않은 채널영역 중앙부에 한정되는 것에 기인한다고 생각할 수 있다.
또, 다른 원인으로서 채널영역내의 저항분포에 기인하는 것으로 생각할 수 있다. 즉, 소스-드레인단자간의 바이어스전압(Vds)이 비교적 작은 경우(선형동작 영역)에는 채널영역의 저항분포는 소스측으로부터 드레인측에 걸쳐 거의 한결같이 저저항상태를 나타낸다. 따라서, 이 상태에 있어서는 톱게이트전압을 인가함으로써 채널영역의 중앙부에 있어서의 저항값이 감소했다고 해도 드레인전류(ON전류, Id)의 대폭적인 증가는 발생하지 않기 때문에 도 8의 (a)에 나타낸 바와 같은 전압-전류특성이 얻어진 것으로 생각된다.
한편, 소스-드레인단자간의 바이어스전압(Vds)이 충분히 큰 경우(포화동작영역)에는 채널영역의 저항분포는 중앙부나 드레인측 근처에 있어서 고저항상태를 나타낸다. 따라서, 이 상태에 있어서는 톱게이트전압을 인가함으로써 채널영역의 중앙부에 있어서의 저항값을 감소시킴으로써 드레인전류(ON전류, Id)의 대폭적인 증가가 발생하기 때문에 도 8의 (b)에 나타낸 바와 같은 전압-전류특성이 얻어진 것으로 생각된다.
특히, 상기한 제 2 실시형태에 나타낸 바와 같은 표시화소(EMB, 화소구동회로(DCB))에 있어서는 박막트랜지스터(Tr21)가 ON동작함으로써 더블게이트형 트랜지스터(Tr23)의 게이트전극(게이트단자)과 드레인전극(드라이버단자)이 단락한 상태로 되어 포화상태로 동작하게 되기 때문에 도 8의 (b)에 나타낸 바와 같이, 톱게이트전압(Vgt)을 제어함으로써 드레인전류(Id)를 현저하게 증대시킬 수 있으므로 이것을 바꾸어 말하면, 소망한 전류값의 드레인전류(ON전류)를 얻기 위해 필요한 트랜지스터의 형성영역의 면적을 대폭으로 삭감할 수 있게 된다.
또한, 도 8의 (a), (b)에 있어서, 더블게이트형 트랜지스터(DGT)의 톱게이트전압(Vgt)을 0V로 설정한 경우의 전압-전류특성은 톱게이트전압이 채널영역에 전혀 기여하고 있지 않다고 생각할 수 있는 것부터 단일의 게이트전극을 구비한 일반(주지)의 전계효과형 트랜지스터에 있어서의 전압-전류특성과 동등하다고 생각할 수 있다.
또, 더블게이트형 트랜지스터(DGT)의 톱게이트전압(Vgt)과 보텀게이트전압(Vgb)을 동일한 전압값으로 설정한 경우의 보텀게이트전압에 대한 드레인전류는 톱게이트전극과 보텀게이트전극을 전기적으로 접속(단락)한 상태의 전압-전류특성과 동등하다고 생각할 수 있다.
따라서, 단일의 게이트전극을 구비한 박막트랜지스터와 더블게이트형 트랜지스터(DGT)에 있어서의 전압-전류특성을 비교하면, 도 8에 나타낸 경우와 마찬가지로 소스-드레인단자간의 바이어스전압(Vds)이 비교적 큰 경우에는(Vds=20V), 게이트전압(보텀게이트전압, Vgb)에 대한 드레인전류(Id)의 변화경향은 도 9의 (b)에 나타내는 바와 같이, 더블게이트형 트랜지스터(DGT)에 있어서의 드레인전류(Id)의 쪽이 현저하게 증가하고, 또, 바이어스전압(Vds)이 비교적 작은 경우에 있어서도(Vds=0. 1V) 도 9의 (a)에 나타내는 바와 같이, 더블게이트형 트랜지스터(DGT)에 있어서의 드레인전류(Id)의 쪽이 약간이면서 증가하는 것이 관측되었다. 또한, 도 9의 (a), (b)에 있어서, “Stft”는 단일의 게이트전극을 구비한 전계효과형 트랜지스터에 있어서의 전압-전류특성을 나타내는 특성선이고, “Sdgt”는 본 구성예에 관련되는 톱게이트전극과 보텀게이트전극을 단락한 더블게이트형 트랜지스터에 있어서의 전압-전류특성을 나타내는 특성선이다.
이것으로부터 도 2, 도 3에 나타낸 바와 같은 제 1 및 제 2 실시형태에 관련 되는 표시화소(EMA, EMB)에 있어서, 화소구동회로(DCA, DCB)의 발광구동용 트랜지스터로서 도 7에 나타낸 바와 같은 톱게이트전극(ELt)과 보텀게이트전극(ELb)을 단락한 소자구조를 갖는 더블게이트형 트랜지스터(DGT)를 적용함으로써, 전자이동도가 비교적 낮은 비정질실리콘 반도체층을 이용한 트랜지스터 구조에 있어서도 동일한 게이트전압으로 보다 큰 드레인전류(구동전류)를 유기EL소자(OEL)에 흘릴 수 있다.
이것은 바꾸어 말하면, 전압인가방식 및 전류인가방식의 어느 것인가의 구동제어방법에 대응한 화소구동회로에 있어서도 동일한 드레인전류(구동전류)를 흘리기 위해 더블게이트형 트랜지스터의 트랜지스터 사이즈(특히, 게이트폭)를 작게 할 수 있게 되므로 각 표시화소의 형성영역의 면적이 일정한 경우에는 상대적으로 유기EL소자의 형성면적(발광영역)을 늘릴 수 있어 표시패널의 개구율을 향상시킬 수 있다.
또, 동일한 드레인전류를 흘리기 위해 더블게이트형 트랜지스터의 게이트전압을 낮게 설정할 수 있으므로 게이트전극에 고전압이 계속적으로 인가되는 것에 의한 트랜지스터 특성(전압-전류특성)의 열화를 억제하여 동작특성이 우수한 화소구동회로(즉, 표시특성이 우수한 표시패널)를 실현할 수 있는 동시에, 화상표시동작에 동반하는 소비전력을 억제할 수 있다. 그 경우, 유기EL소자에 흘리는 구동전류의 전류밀도를 작게 할 수 있으므로 유기EL소자의 소자특성의 열화를 억제하여 수명을 길게 할 수 있다.
다음으로, 본 구성예에 관련되는 더블게이트형 트랜지스터를 상기한 제 2 실 시형태에 관련되는 화소구동회로(즉, 전류인가방식에 대응한 화소구동회로; 도 3 참조)에 적용한 경우에 특유의 효과에 대해서 설명한다.
도 10의 (a), (b)는 제 2 실시형태에 나타낸 화소구동회로에 있어서의 더블게이트형 트랜지스터의 기입동작을 검증하기 위한 시뮬레이션모델(간략화한 등가회로)을 나타내는 회로도이다.
도 11은 본 구성예에 관련되는 더블게이트형 트랜지스터를 제 2 실시형태에 나타낸 화소구동회로에 적용한 경우에 있어서의 계조신호전류(입력전류)와 구동전류(출력전류)의 관계(전류특성)를 나타내는 특성도(시뮬레이션결과)이다.
도 12는 본 구성예에 관련되는 더블게이트형 트랜지스터를 제 2 실시형태에 나타낸 화소구동회로에 적용한 경우에 있어서의 계조신호전류(입력전류)와 해당 화소구동회로로의 기입율의 관계를 나타내는 특성도(시뮬레이션결과)이다.
상기한 제 2 실시형태에 나타낸 표시화소(EMB, 화소구동회로(DCB))에 있어서, 기입동작에 있어서의 각 스위칭소자(박막트랜지스터(Tr21, Tr22) 및 더블게이트형 트랜지스터(Tr23))의 도통상태는 도 4의 (a)에 나타낸 바와 같이, 박막트랜지스터(Tr22) 및 더블게이트형 트랜지스터(Tr23)가 ON동작하므로 계조신호전류(Ipix)가 공급되는(뽑히는) 데이터라인(DL)으로부터 박막트랜지스터(Tr22), 접점(22), 더블게이트형 트랜지스터(Tr23) 및 전원라인(VL)에 이르는 경로가 일체로 연결되어 기입전류(Ia)가 전원라인(VL)으로부터 화소구동회로(DCB)를 통하여 데이터라인(DL) 방향으로 흐른다.
한편, 이 상태에 있어서는 박막트랜지스터(Tr21)가 ON동작하므로 더블게이트 형 트랜지스터(Tr23)의 게이트단자(톱게이트단자 및 보텀게이트단자)와 드레인단자가 접속된 상태와 등가가 된다.
따라서, 기입동작상태에 있어서의 표시화소(EMB)의 회로구성을 간략화하면, 개략, 도 10의 (a)에 나타내는 바와 같이, 기입전류(Ia, 계조신호전류(Ipix))에 상당하는)의 전류공급원(SCi)과 접지전위의 사이에 전류로가 형성되고, 톱게이트단자 및 보텀게이트단자와 드레인단자가 단락된 더블게이트형 트랜지스터(Tr23)와, 해당 더블게이트형 트랜지스터(Tr23)의 게이트-소스간에 접속된 콘덴서(C21)로 이루어지는 등가회로로 나타낼 수 있다.
또, 표시화소(EMB, 화소구동회로(DCB))에 있어서, 발광동작에 있어서의 각 스위칭소자(박막트랜지스터(Tr21, Tr22) 및 더블게이트형 트랜지스터(Tr23))의 도통상태는 도 4의 (b)에 나타낸 바와 같이, 박막트랜지스터(Tr21 및 Tr22)가 OFF동작하고, 더블게이트형 트랜지스터(Tr23)가 ON동작을 계속하므로 전원라인(VL)으로부터 더블게이트형 트랜지스터(Tr23), 접점(22), 유기EL소자(OEL) 및 접지전위(Vgnd)에 이르는 경로가 일체로 연결되어 구동전류(출력전류, Ib)가 전원라인(VL)으로부터 화소구동회로(DCB) 및 유기EL소자(OEL)를 통하여 접지전위(Vgnd)방향으로 흐른다.
한편, 이 상태에 있어서는 콘덴서(C21)에 홀딩된 전하에 의해 더블게이트형 트랜지스터(Tr23)의 톱게이트단자 및 보텀게이트단자에는 하이레벨의 게이트전압이 인가되는 동시에, 하이레벨의 전원전압(Vsc)에 설정된 전원라인(VL)으로부터 해당 더블게이트형 트랜지스터(Tr23)를 통하여 구동전류(Ib)가 흐름으로써 접점(21)의 전위(더블게이트형 트랜지스터(Tr23)의 게이트전압)는 한층 더 상승하여 실질적으로 전원라인(VL)의 하이레벨과 동등하게 되고, 더블게이트형 트랜지스터(Tr23)의 게이트단자(톱게이트단자 및 보텀게이트단자; 접점(N21))와 드레인단자(전원라인(VL))가 접속된 상태와 등가가 된다.
따라서, 발광동작상태에 있어서의 표시화소(EMB)의 회로구성을 간략화하면, 개략, 도 10의 (b)에 나타내는 바와 같이, 전원전압(Vsc)의 전압공급원(SCv)과 접지전위의 사이에 전류로가 형성되고, 톱게이트단자 및 보텀게이트단자와 드레인단자가 단락된 더블게이트형 트랜지스터(Tr23)와, 해당 더블게이트형 트랜지스터(Tr23)의 소스단자와 접지전위간에 접속된 유기EL소자(OEL)로 이루어지는 등가회로로 나타낼 수 있다.
이와 같은 등가회로(시뮬레이션모델)에 있어서, 더블게이트형 트랜지스터(Tr23)의 한계값전압(Vth)=0V, 채널길이(L)=7㎛, 콘덴서(C21)용량=20pF, 기입전류(Ia)=50㎂, 기입시간=80μsec로 설정하여 해석을 실행한 결과, 도 11에 나타내는 바와 같이, 표시화소(EMB, 화소구동회로(DCB))로의 기입전류(Ia)(≒계조전류(Ipix))에 대한 유기EL소자(OEL)에 공급되는 구동전류(출력전류, Ib)의 전류값의 관계(전류특성)는 더블게이트형 트랜지스터(Tr23)의 톱게이트단자 및 보텀게이트단자에 인가하는 게이트전압(Vg)을 증가시킬수록(0V→10V→20V→30V), 기입전류(Ia)에 대해서 동등한 전류값을 갖는(선형성을 갖는) 출력전류(Ib)가 유기EL소자(OEL)에 공급되는 이상적인 기입상태를 나타내는 전류특성선(Sri)에 근사하는 동시에, 비선형성이 개선되어 대략 선형성을 나타내는 시뮬레이션결과가 얻어졌다.
또, 이 경우, 도 12에 나타내는 바와 같이, 기입전류(Ia)에 대한 기입율의 관계(기입특성)도 더블게이트형 트랜지스터(Tr23)에 인가하는 게이트전압(Vg)을 증가시킬수록(0V→10V→20V→30V) 기입율이 현저하게 상승하는 경향을 나타내는 시뮬레이션결과가 얻어졌다.
이것은 상기한 전압-전류특성에 있어서도 설명한 바와 같이, 더블게이트형 트랜지스터에 있어서는 단일의 게이트전극만을 구비한 일반의 박막트랜지스터에 비교해서 동일한 기입전류를 흘리기 위해 필요한 게이트전압을 저감할 수 있으므로, 더블게이트형 트랜지스터의 게이트-소스간에 접속되는 콘덴서(C21)에 충전해야 할 기입전압을 저감할 수 있고, 그것에 동반하여 해당 기입동작에 요하는 시간을 짧게 설정할 수 있는 것에 의거하는 것이다.
이와 같이, 본 구성예에 관련되는 더블게이트형 트랜지스터를 제 2 실시형태에 나타낸 바와 같은 표시화소(EMB, 전류인가방식에 대응한 화소구동회로(DCB))에 적용함으로써 상기한 바와 같은 전압-전류특성의 개선에 동반하여 더블게이트형 트랜지스터의 게이트폭을 작게 해서 개구율을 향상할 수 있고, 또, 게이트전압을 저전압화하여 트랜지스터 특성의 열화나 소비전력을 억제할 수 있는 동시에, 전류특성 및 기입특성의 개선에 동반하여 기입전류에 대한 출력전류의 선형성, 및 기입전류에 대한 기입율을 향상시킬 수 있으므로 화상정보를 적절한 휘도계조로 표시할 수 있어 표시화질이 우수한 표시장치를 실현할 수 있다.
또한, 본 구성예에 관련되는 더블게이트형 트랜지스터가 적용되는 상기한 제 1 및 제 2 실시형태에 있어서는 화소구동회로(DCA, DCB)에 있어서, 광학요소인 유 기EL소자(OEL)에 구동전류를 공급하는 발광구동용 트랜지스터(스위칭소자)에 대해서만 더블게이트형 트랜지스터를 적용한 구성에 대해서 설명했는데, 본 발명은 이것에 한정되는 것은 아니고, 예를 들면, 화소구동회로를 구성하는 모든 스위칭소자를 더블게이트형 트랜지스터로 구성하는 것이어도 좋다.
이 경우, 발광구동용 트랜지스터에 있어서는 회로구성상, 포화동작영역에서 ON동작하므로 상기한 바와 같은 전압-전류특성에 의거하여 게이트전압에 대한 구동전류(드레인전류)를 증대시킬 수 있는데, 화소구동회로에 있어서의 발광구동용 트랜지스터 이외의 박막트랜지스터에 대해서는 선형동작영역에서 ON동작하므로 상기 전압-전류특성에 의거하는 구동전류의 현저한 증대효과는 얻어지지 않지만, 톱게이트가 설치되어 있지 않은 단일의 게이트전극만을 갖는 일반의 박막트랜지스터(전계효과형 트랜지스터)에 비교해서 반도체층(채널영역)상에 불투명한 톱게이트전극이 설치된 더블게이트형 트랜지스터의 쪽이 채널영역에 입사하는 외광에 기인하는 광유기(誘起)리크전류를 저감하는 효과나, 외부전계의 영향을 차단하는 효과를 얻을 수 있어 화소구동회로(표시화소)를 안정적으로 동작시켜 양호한 표시화질을 실현할 수 있다.
도 13은 본 구성예에 관련되는 더블게이트형 트랜지스터의 소자구조의 다른 구성예를 나타내는 단면구성도이다.
여기에서, 상기한 구성예(도 6의 (a) 참조)와 동등한 구성에 대해서는 동일한 부호를 붙여서 그 설명을 간략화한다.
상기한 제 1 구성예에 있어서는 더블게이트형 트랜지스터(DGT)의 소자구조로 서 도 6의 (a)에 나타낸 바와 같이, 반도체층(31)의 위쪽에 소스전극(32) 및 드레인전극(33)이 연재하여 형성되고, 해당 반도체층(31), 소스전극(32) 및 드레인전극(33)의 위쪽에 톱게이트절연막(35)을 통하여 반도체층(31)의 평면적인 넓어짐에 대응하는 형상을 갖는 톱게이트전극(ELt)을 설치한 구성을 나타냈는데, 상기한 바와 같이, 반도체층(31)상의 블록절연막(34)상에 연재하여 형성된 소스전극(32) 및 드레인전극(33)이 반도체층(31)에 형성되는 채널영역에 대해서 의사적인 톱게이트전극으로서의 역할을 완수하여 톱게이트전극(ELt)에 의한 채널영역으로의 실질적인 기여는 소스전극(32) 및 드레인전극(33)이 형성되어 있지 않은 영역(채널영역 중앙부)에 한정되는 것부터 도 13에 나타내는 바와 같이, 반도체층(31)상의 블록절연막(34)상이고, 소스전극(32) 및 드레인전극(33)간의 영역(즉, 채널영역 중앙부 위쪽)에 톱게이트전극(ELta)을 설치한 구성을 갖는 것이어도 좋다.
이와 같은 구성을 갖는 더블게이트형 트랜지스터(DGTa)에 따르면, 톱게이트전극(ELta)이 톱게이트절연막(35)을 통하지 않고 반도체층(31)상의 블록절연막(34)상에 직접 설치되어 있기 때문에 상기한 구성예의 경우와 같은 톱게이트전압(Vgt)으로 보다 높은 효과가 얻어지는 동시에, 화소구동회로(DCB)를 구성하는 적층구조에 있어서의 적층수를 적게 할 수 있으므로 제조프로세스를 간소화하여 프로세스수를 삭감하고, 제조생산비율의 향상이나 제조비용의 삭감을 도모할 수 있다.
＜제 2 구성예 ＞
이어서, 본 발명에 관련되는 화소구동회로에 적용되는 더블게이트형 트랜지 스터의 소자구조의 제 2 구성예에 대해서 도면을 참조하여 설명한다.
도 14의 (a), (b)는 본 발명에 관련되는 화소구동회로의 발광구동용 트랜지스터에 적용되는 더블게이트형 트랜지스터의 소자구조의 제 2 구성예를 나타내는 단면구성도 및 회로도이다.
상기한 제 1 구성예에 관련되는 더블게이트형 트랜지스터(DGT)에 있어서는 반도체층(31)상의 블록절연막(34)상에 연재하여 형성되는 소스전극(32) 및 드레인전극(33)과, 블록절연막(34)을 통한 반도체층(31)의 겹침치수가 대략 균등(즉, 도 6의 (a) 및 도 13에 나타낸 구성에 있어서는 좌우대칭)하게 되도록 형성한 소자구조를 나타냈는데, 본 구성예에 관련되는 더블게이트형 트랜지스터(DGTb)에 있어서는 도 14의 (a), (b)에 나타내는 바와 같이, 소스전극(32) 및 드레인전극(33)과, 블록절연막(34)을 통한 반도체층(31)의 겹침치수가 다르(즉, 좌우비대칭)도록 형성한 소자구조를 갖고 있다.
구체적으로는, 예를 들면 도 14의 (a), (b)에 나타내는 바와 같이, 더블게이트형 트랜지스터(DGTb)에 있어서, 소스전극(32)과 블록절연막(34)의 겹침치수(OLs)가 드레인전극(33)과 블록절연막(34)의 겹침치수(OLd)에 비교해서 짧아지는(OLs＜OLd) 동시에, 소스전극(32)과 드레인전극(33)의 이간거리(Lsp)가 상기한 제 1 구성예에 나타낸 구성(도 6의 (a) 및 도 13)에 있어서의 소스전극(32) 및 드레인전극(33)의 이간거리와 동일하게 되도록 형성되어 있다. 즉, 표시화소(EMB, 화소구동회로(DCB))에 있어서, 구동전류(출력전류, Ib)가 광학요소(유기EL소자(OEL))로 흘러나가는 측의 전극과 블록절연막(34)의 겹침치수를 상대적으로 짧아지도록 형성한 다.
이어서, 상기한 바와 같은 소자구조를 갖는 더블게이트형 트랜지스터의 소자특성에 대해서 설명한다.
도 15는 본 구성예에 관련되는 더블게이트형 트랜지스터에 있어서, 톱게이트단자와 보텀게이트단자를 전기적으로 독립한 상태에 있어서의 전압-전류특성을 나타내는 도면(시뮬레이션결과)이며,
도 16의 (a), (b)는 본 구성예에 관련되는 더블게이트형 트랜지스터를 제 2 실시형태에 나타낸 화소구동회로에 적용한 경우에 있어서의 전압-전류특성을 설명하기 위한 도면이다.
도 17은 본 구성예에 관련되는 더블게이트형 트랜지스터를 제 2 실시형태에 나타낸 화소구동회로에 적용한 경우에 있어서의 계조신호전류(입력전류)와 구동전류(출력전류)의 관계(전류특성)를 나타내는 특성도(시뮬레이션결과)이다.
도 18은 본 구성예에 관련되는 더블게이트형 트랜지스터를 제 2 실시형태에 나타낸 화소구동회로에 적용한 경우에 있어서의 계조신호전류(입력전류)와 해당 화소구동회로로의 기입율의 관계를 나타내는 특성도(시뮬레이션결과)이다.
우선, 본 실시형태에 관련되는 더블게이트형 트랜지스터(DGTb)에 있어서, 톱게이트단자(TG)와 보텀게이트단자(BG)를 전기적으로 독립한 상태에 있어서의 보텀게이트전압(Vgb)에 대한 드레인전류(ON전류, Id)의 변화경향(전압-전류특성)에 대해서 검증한다.
여기에서는, 검증의 대상이 되는 더블게이트형 트랜지스터의 소자구조로서 반도체층(31)상의 블록절연막(34)의 소스-드레인방향(도 14의 (a), (b)의 좌우방향)의 길이를, 예를 들면 7㎛, 소스전극(32) 및 드레인전극(33)과 블록절연막(34)의 각 겹침치수를, 예를 들면 1㎛ 및 3㎛로 설정한 경우에 대해서 관측했다. 또한, 비교대상으로서 소스전극(32) 및 드레인전극(33)과 블록절연막(34)의 각 겹침치수를, 예를 들면 2㎛로 설정한 경우에 대해서도 관측했다.
본 구성예에 관련되는 더블게이트형 트랜지스터(DGTb)에 있어서, 톱게이트단자(톱게이트전극)와 보텀게이트단자(보텀게이트전극)를 전기적으로 독립한 상태에서 전압-전류특성을 관측하면, 도 15에 나타내는 바와 같이, 소스전극(32) 및 드레인전극(33)과 블록절연막(34)의 겹침치수가 동일하게 되도록 형성한 소자구조(즉, 제 1 구성예에 나타낸 더블게이트형 트랜지스터(DGT))에 대해서 소스전극(32) 및 드레인전극(33)과 블록절연막(34)의 겹침치수가 다르도록 형성한 소자구조의 경우의 쪽이 보텀게이트전압(Vgb)에 대한 드레인전류(Id)의 변화경향이 현저하게 개선하는 것이 판명되었다.
또한, 도 15에 있어서, “Ssma”는 소스전극 및 드레인전극과 블록절연막의 겹침치수가 동일하게 되도록 형성한 소자구조를 갖는 더블게이트형 트랜지스터에 있어서, 톱게이트전압을 인가하고 있지 않은 상태(Vgt=0V)에 있어서의 전압-전류특성을 나타내는 특성선이고, “Ssmb”는 소스전극 및 드레인전극과 블록절연막의 겹침치수가 동일하게 되도록 형성한 소자구조를 갖는 더블게이트형 트랜지스터에 있어서, 톱게이트전압을 인가한 상태(Vgt=30V)에 있어서의 전압-전류특성을 나타내는 특성선이며, “Sdf”는 본 구성예에 관련되는 소스전극 및 드레인전극과 블록절연 막의 겹침치수가 다르도록 형성한 소자구조를 갖는 더블게이트형 트랜지스터에 있어서, 톱게이트전압을 인가한 상태(Vgt=30V)에 있어서의 전압-전류특성을 나타내는 특성선이다.
이것은, 예를 들면 도 16의 (a)에 나타내는 바와 같은 박막트랜지스터 구조(즉, 더블게이트형 트랜지스터(DGT)의 톱게이트전극(ELt)을 없앤 소자구조, 또는, 더블게이트형 트랜지스터(DGT)에 있어서, 톱게이트단자(TG)에 게이트전압(Vgt)을 인가하고 있지 않은 상태)에 있어서, 상기한 경우와 마찬가지로 소스전극(32) 및 드레인전극(33)이 반도체층(31)상의 블록절연막(34)상에 연재함으로써 의사적인 톱게이트전극으로서의 역할을 완수하는 것에 기인하는 것으로 설명할 수 있다.
즉, 도 16의 (a)에 나타낸 소자구조를 갖는 트랜지스터에 있어서는 반도체층(31)상에 블록절연막(34)을 통하여 소스전극(32) 및 드레인전극(33)이 서로 겹쳐 있는 영역에서는 이들 전극에 인가된 전압에 의해 반도체층에 채널영역이 형성되고, 소스전극(32) 및 드레인전극(33)이 형성되어 있지 않은 영역에 형성되는 본래의 채널영역(즉, 톱게이트전압(Vgt)에 의해 반도체층(31)의 대략 중앙부에 형성되는 채널영역)에 덧붙여서 소스전극(32) 및 드레인전극(33)에 대응하는 영역에도 채널영역이 형성되어 블록절연막(34)이 형성된 소스전극(32)으로부터 드레인전극(33)에 이르는 영역의 반도체층(31)에 채널영역(Rch)이 형성된다. 이때, 채널영역에는 소스-드레인단자간에 인가되는 바이어스전압(소스전압 및 드레인전압)에 따른 전위변화가 발생한다.
여기에서, 도 16의 (b)에 나타내는 바와 같이, 소스-드레인단자간에 소정의 바이어스전압이 인가되고, 소스전극(32)에 저전위전압(Vsl)이, 또, 드레인전극(33)에 고전위전압(Vdh)이 인가되면, 저전위전압(Vsl)이 인가되는 소스전극(32)측에서는 채널전위를 내리는 방향, 즉 전압(Vsl)에 수속(근사)하는 방향으로 작용하기 때문에 ON전류(드레인전류)가 억제되며, 한편, 고전위전압(Vdh)이 인가되는 드레인전극(33)측에서는 채널전위를 올리는 방향, 즉 전압(Vdh)에 수속(근사)하는 방향으로 작용하기 때문에 ON전류가 증가한다. 또한, 도 16의 (b)에 있어서, 파선은 채널영역에 있어서의 전위변화의 이상값을 나타낸다.
제 1 구성예에 나타낸 더블게이트형 트랜지스터(DGT)에 있어서는 소스전극(32) 및 드레인전극(33)과 채널영역(블록절연막(34))의 겹침이 동일한 치수가 되도록 균등하게 형성되어 있음으로써 도 16의 (b)에 나타낸 바와 같은 채널전위를 하강 또는 상승시키는 작용은 동등하게 되어 균형하고 있는데, 본 구성예에 관련되는 더블게이트형 트랜지스터(DGTb)에 있어서는 소스전극(32) 및 드레인전극(33)과 채널영역(블록절연막(34))의 겹침이 다르고, 소스전극(32)측에 비교해서 드레인전극(33)측의 겹침치수가 커지면, 채널영역에 있어서의 전위변화가 고전위측으로 치우치게 되어 드레인전류(Id)가 증가하는 방향으로 작용하게 된다.
이것으로부터, 도 2, 도 3에 나타낸 바와 같은 제 1 및 제 2 실시형태에 관련되는 표시화소(EMA, EMB)에 있어서, 화소구동회로(DCA, DCB)의 발광구동용 트랜지스터로서 도 14의 (a), (b)에 나타낸 바와 같이, 채널영역(블록절연막(34))과 소스전극 및 드레인전극의 겹침치수를 비대칭으로 형성한 소자구조를 갖는 더블게이트형 트랜지스터를 적용함으로써 전압-전류특성을 향상시킬 수 있고, 전자이동도가 비교적 낮은 비정질실리콘 반도체층을 이용한 트랜지스터 구조에 있어서도 동일한 게이트전압으로 보다 큰 드레인전류(구동전류)를 유기EL소자(OEL)에 흘릴 수 있다.
즉, 동일한 드레인전류를 흘리기 위해 인가해야 할 게이트전압을 낮게 설정할 수 있으므로 더블게이트형 트랜지스터의 트랜지스터 사이즈(특히, 게이트폭)를 작게 할 수 있고, 각 표시화소의 형성영역에 있어서의 유기EL소자의 형성면적(발광영역)을 상대적으로 증가시켜서 표시패널의 개구율을 향상시킬 수 있는 동시에, 게이트전극에 고전압이 인가되는 것에 의한 트랜지스터 특성(전압-전류특성)의 열화를 억제하여 동작특성이 우수한 화소구동회로(즉, 표시특성이 우수한 표시패널)를 실현할 수 있다.
또, 본 구성예에 관련되는 더블게이트형 트랜지스터(DGTb)의 톱게이트단자 및 보텀게이트단자를 전기적으로 접속(단락)하여 제 2 실시형태에 관련되는 표시화소(EMB, 화소구동회로(DCB))의 발광구동용 트랜지스터(Tr23)에 적용한 경우, 도 10의 (a), (b)에 나타낸 시뮬레이션모델(각종 설정조건은 상기한 제 1 구성예에 있어서의 경우와 동등)을 이용하여 상기한 기입동작 및 발광동작에 있어서의 전류특성을 검증하면, 도 17에 나타내는 바와 같이, 표시화소(EMB, 화소구동회로(DCB))로의 기입전류(Ia, ≒ 계조전류(Ipix))에 대한 유기EL소자(OEL)에 공급되는 구동전류(출력전류, Ib)의 전류값의 관계는 더블게이트형 트랜지스터(Tr23)에 적용되는 소자구조(도 14의 (a), (b))의 소스전극(32) 및 드레인전극(33)과 블록절연막(34)의 겹침치수를 비대칭으로 설정한 경우의 쪽이 겹침치수를 동일하게 설정한 경우(도 6의 (a)에 나타낸 소자구조)에 비교해서 기입전류(Ia)에 대한 출력전류(Ib)의 전류값이 선형성을 나타내는 이상적인 전류특성(특성선(Sri))에 의해 근사하는 동시에, 비선형성이 한층 더 개선되는 시뮬레이션결과가 얻어졌다.
또한, 도 17에 있어서, “Psma”는 소스전극 및 드레인전극과 블록절연막의 겹침치수가 동일하게 되도록 형성한 소자구조를 갖는 더블게이트형 트랜지스터에 있어서, 톱게이트전압을 인가하고 있지 않은 상태(Vgt=0V)에 있어서의 전류특성을 나타내는 특성선이고, “Psmb”는 소스전극 및 드레인전극과 블록절연막의 겹침치수가 동일하게 되도록 형성한 소자구조를 갖는 더블게이트형 트랜지스터에 있어서, 톱게이트전압을 인가한 상태(Vgt=30V)에 있어서의 전류특성을 나타내는 특성선이며, “Pdf”는 본 구성예에 관련되는 소스전극 및 드레인전극과 블록절연막의 겹침치수가 다르도록 형성한 소자구조를 갖는 더블게이트형 트랜지스터에 있어서, 톱게이트전압을 인가한 상태(Vgt=30V)에 있어서의 전류특성을 나타내는 특성선이다.
또, 이 경우, 도 18에 나타내는 바와 같이, 기입전류(Ia)에 대한 기입율의 관계(기입특성)도 소스전극(32) 및 드레인전극(33)과 블록절연막(34)의 겹침치수를 비대칭으로 설정한 경우의 쪽이 기입율이 현저하게 상승하는 경향을 나타내는 시뮬레이션결과가 얻어졌다.
또한, 도 18에 있어서, “Qsma”는 소스전극 및 드레인전극과 블록절연막의 겹침치수가 동일하게 되도록 형성한 소자구조를 갖는 더블게이트형 트랜지스터에 있어서, 톱게이트전압을 인가하고 있지 않은 상태(Vgt=0V)에 있어서의 기입특성을 나타내는 특성선이고, “Qsmb”는 소스전극 및 드레인전극과 블록절연막의 겹침치수가 동일하게 되도록 형성한 소자구조를 갖는 더블게이트형 트랜지스터에 있어서, 톱게이트전압을 인가한 상태(Vgt=30V)에 있어서의 기입특성을 나타내는 특성선이며, “Qdf”는 본 구성예에 관련되는 소스전극 및 드레인전극과 블록절연막의 겹침치수가 다르도록 형성한 소자구조를 갖는 더블게이트형 트랜지스터에 있어서, 톱게이트전압을 인가한 상태(Vgt=30V)에 있어서의 기입특성을 나타내는 특성선이다.
이와 같이, 본 구성예에 관련되는 더블게이트형 트랜지스터를 제 2 실시형태에 나타낸 바와 같은 표시화소(EMB, 전류인가방식에 대응한 화소구동회로(DCB))에 적용함으로써 상기한 바와 같은 전압-전류특성의 개선에 동반하여 더블게이트형 트랜지스터의 게이트폭을 작게 해서 표시패널의 개구율을 향상할 수 있고, 또, 게이트전압을 저전압화하여 트랜지스터 특성의 열화나 소비전력을 억제할 수 있는 동시에, 전류특성 및 기입특성의 현저한 개선에 동반하여 기입전류에 대한 출력전류의 선형성, 및 기입전류에 대한 기입율을 현저하게 향상시킬 수 있으므로 화상정보를 적절한 휘도계조로 표시할 수 있어 표시화질이 한층 더 우수한 표시장치를 실현할 수 있다.
도 19의 (a), (b)는 본 구성예에 관련되는 더블게이트형 트랜지스터의 소자구조의 다른 구성예와, 해당 더블게이트형 트랜지스터를 전류인가방식에 대응한 화소구동회로(표시화소)에 적용한 경우의 다른 회로구성예를 나타내는 도면이다. 여기에서, 상기한 더블게이트형 트랜지스터의 소자구조(도 14의 (a), (b)) 및 표시화소(화소구동회로; 도 3)와 동등한 구성에 대해서는 동일한 부호를 붙여서 그 설명을 간략화한다.
상기한 제 2 구성예에 관련되는 더블게이트형 트랜지스터(DGTb)에 있어서는 도 14의 (a), (b)에 나타낸 바와 같이, 소스전극(32)과 블록절연막(34)의 겹침치수(OLs)에 대해서 드레인전극(33)과 블록절연막(34)의 겹침치수(OLd)를 크게 설정하고, 또한, 드레인전극(33, 드레인단자(D))에 고전위전압이, 또, 소스전극(32, 소스단자(S))에 저전위전압이 인가된 바이어스상태로 설정함으로써 소스전극(32)을 통하여 유기EL소자(광학요소, OEL)에 흐르는 구동전류(Ib, 드레인전류(Id))를 증가시킬 수 있는(전압-전류특성을 향상시킬 수 있는) 것에 대해서 설명했는데, 드레인전극(33, 드레인단자(D)) 및 소스전극(32, 소스단자(S))이 인가되는 바이어스전압의 관계가 역극성으로 설정되어 있는 경우에는 도 19의 (a)에 나타내는 바와 같이, 드레인전극측의 겹침치수(OLd)를 소스전극측의 겹침치수(OLs)보다도 작게 설정한 소자구조를 갖는 더블게이트형 트랜지스터(DGTc)를 적용할 수 있다.
또한, 이와 같이, 소스전극(32, 소스단자(S))에 고전위전압이, 또, 드레인전극(33, 드레인단자(D))에 저전위전압이 인가된 바이어스상태에서 유기EL소자(광학요소, OEL)에 마이너스의 구동전류(드레인전류)를 공급하는(뽑히는) 소자구조를 갖는 더블게이트형 트랜지스터(DGTc)는, 예를 들면 도 19의 (b)에 나타내는 바와 같이, 게이트단자가 주사라인(SL)에, 소스단자 및 드레인단자가 데이터라인(DL) 및 접점(N41)에 각각 접속된 박막트랜지스터(Tr42)와, 게이트단자가 주사라인(SL)에, 소스단자 및 드레인단자가 접점(N41) 및 접점(N42)에 각각 접속된 박막트랜지스터(Tr41)와, 게이트단자가 접점(N42)에, 드레인단자가 전원라인(VL)에 접속되는 동시에, 소스단자가 접점(N41)에 각각 접속된 더블게이트형 트랜지스터(Tr43, 본 구성예에 관련되는 더블게이트형 트랜지스터(DGTc)에 상당하는)와, 접점(N42) 및 전원 라인(VL)간에 접속된 콘덴서(C41)를 구비한 화소구동회로(DCC), 및 해당 화소구동회로(DCC)의 접점(N42)에 캐소드단자가 접속되고, 애노드단자가 접지전위에 접속된 유기EL소자(광학요소,OEL)를 갖고 구성되는 표시화소(EMC)에 양호하게 적용할 수 있다. 여기에서, 더블게이트형 트랜지스터(Tr43)는 톱게이트단자(TG) 및 보텀게이트단자(BG)가 전기적으로 단락하도록 접속되어 있다.
이와 같은 표시화소(EMC, 화소구동회로(DCC))에 있어서는 상기한 데이터트랜지스터(130)로부터의 계조신호전류(Ipix)의 기입동작시에는 도 4의 (a)에 나타낸 동작상태와는 반대로 데이터라인(DL)측으로부터 화소구동회로(DCC, 박막트랜지스터(Tr42), 접점(N41), 더블게이트형 트랜지스터(Tr43))를 통하여 전원라인(VL)방향으로 기입전류(Ia)가 흐른다. 한편, 표시화소(EMC)에 있어서의 발광동작시에는 도 4의 (b)에 나타낸 동작상태와는 반대로 유기EL소자(OEL)측으로부터 화소구동회로(DCC, 접점(N41), 더블게이트형 트랜지스터(Tr43))를 통하여 전원라인(VL)방향으로 구동전류(Ib)가 흐른다.
이 경우에 있어서도 도 19의 (a)에 나타낸 바와 같은, 소스전극 및 드레인전극과 블록절연막(채널영역)의 겹침치수가 다른 소자구조를 갖는 더블게이트형 트랜지스터를 발광구동용 트랜지스터로서 적용함으로써 상기한 경우와 마찬가지로 전압-전류특성을 개선하여 해당 더블게이트형 트랜지스터의 트랜지스터 사이즈(게이트폭)를 작게 할 수 있으므로 표시패널(110)의 개구율을 향상시킬 수 있고, 또, 게이트전압을 저전압화하여 트랜지스터 특성의 열화나 소비전력을 억제할 수 있는 동시에, 전류특성 및 기입특성을 현저하게 개선하여 표시화질이 우수한 표시장치를 실 현할 수 있다.
이와 같이, 본 구성예에 관련되는 더블게이트형 트랜지스터를 제 2 실시형태에 나타낸 바와 같은 표시화소(EMB, 전류인가방식에 대응한 화소구동회로(DCB))에 적용함으로써 상기한 바와 같은 전압-전류특성의 개선에 동반하여 더블게이트형 트랜지스터의 게이트폭을 작게 해서 개구율을 향상할 수 있고, 또, 게이트전압을 저전압화하여 트랜지스터 특성의 열화나 소비전력을 억제할 수 있는 동시에, 전류특성 및 기입특성의 개선에 동반하여 기입전류에 대한 출력전류의 선형성, 및 기입전류에 대한 기입율을 향상시킬 수 있으므로 화상정보를 적절한 휘도계조로 표시할 수 있어 표시화질이 우수한 표시장치를 실현할 수 있다.
＜제 3 구성예 ＞
이어서, 본 발명에 관련되는 화소구동회로에 적용되는 더블게이트형 트랜지스터의 소자구조의 제 3 구성예에 대해서 도면을 참조하여 설명한다.
도 20의 (a), (b)는 본 발명에 관련되는 화소구동회로의 발광구동용 트랜지스터에 적용되는 더블게이트형 트랜지스터의 소자구조의 제 3 구성예를 나타내는 단면구성도이다.
도 21의 (a), (b), (C)는 본 구성예에 관련되는 더블게이트형 트랜지스터를 상기한 각 실시형태에 관련되는 표시화소(화소구동회로)에 적용한 경우의 소자구조의 한 예를 나타내는 개략구성도이다.
또한, 도 21의 (a)에 있어서는 도시의 형편상 도 7의 (a)에 나타낸 평면구성 도의 톱게이트전극을 이점쇄선으로 나타내고, 도 21의 (b), (c)에 나타낸 단면구성도의 해칭을 일부 생략했다. 또, 상기한 각 실시형태와 동등한 구성에 대해서는 동일한 부호를 붙여서 그 설명을 간략화한다.
상기한 제 1 및 제 2 구성예에 관련되는 더블게이트형 트랜지스터(DGT, DGTa∼DGTc)에 있어서는 반도체층(31)상에 블록절연막(34)을 통하여 해당 블록절연막(34)상에 소스전극(32) 및 드레인전극(33)이 연재하여 형성된 소자구조를 나타냈는데, 본 구성예에 관련되는 더블게이트형 트랜지스터(DGTd)에 있어서는 도 20의 (a)에 나타내는 바와 같이, 반도체층(채널영역, 31)의 양단영역에 해당 반도체층(31)상에 직접 형성된 n＋실리콘으로 이루어지는 불순물층(오믹콘택트층, 37, 38)을 통하여 소스전극(32, 소스단자(S)) 및 드레인전극(33, 드레인단자(D))이 형성된 소자구조를 갖고 있다. 즉, 도 6의 (a)에 나타낸 제 1 구성예에 관련되는 더블게이트형 트랜지스터의 소자구조에 있어서, 반도체층(31)상에 형성된 블록절연막(34)을 제외한 구성을 갖고 있다.
그리고 이와 같은 구성을 갖는 더블게이트형 트랜지스터(DGTd)를 상기한 바와 같은 표시화소(EMA, EMB)의 화소구동회로(DCA(도 2 참조), DCB(도 3 참조))에 적용하는 경우에 있어서는 톱게이트전극(ELt, 톱게이트단자(TG))과 보텀게이트전극(ELb, 보텀게이트단자(BG))이 전기적으로 접속(단락)된 구성을 갖고 있는 것부터 상기한 제 1 구성예에 관련되는 더블게이트형 트랜지스터(DGT)와 마찬가지로, 예를 들면 도 21의 (a), (c)에 나타내는 바와 같이, 더블게이트형 트랜지스터(DGTd)의 형성영역 근처에 설치된 콘택트영역(Rcnt)에 있어서, 연재하여 형성된 톱게이트전극(ELt)이 톱게이트절연막(35) 및 보텀게이트절연막(36)을 관통해서 형성된 개구부(콘택트홀)를 통하여 연재하여 형성된 보텀게이트전극(ELb)에 전기적으로 접속되도록 구성되어 있다.
또, 화소구동회로(DCA(도 2 참조), DCB(도 3 참조))에 있어서, 게이트-소스간에 접속되는 콘덴서(C11, C12)는, 예를 들면 도 21의 (a), (b)에 나타내는 바와 같이, 더블게이트형 트랜지스터(DGTd)의 형성영역 근처에 설치된 용량영역(RGc)에 있어서, 각각 연재하여 형성된 톱게이트전극(ELt) 및 소스전극(32)이 톱게이트절연막(35)을 통하여 대향함으로써 용량성분(Ca)이 형성되고, 또, 각각 연재하여 형성된 보텀게이트전극(ELb) 및 소스전극(32)이 보텀게이트절연막(36)을 통하여 대향함으로써 용량성분(Cb)이 형성된다. 그리고 이와 같은 용량성분(Ca, Cb)의 총합이 각 콘덴서(C11, C12)의 용량값이 된다.
이어서, 상기한 바와 같은 소자구조 및 접속구조를 갖는 더블게이트형 트랜지스터의 소자특성에 대해서 설명한다.
도 22의 (a), (b)는 본 구성예에 관련되는 더블게이트형 트랜지스터에 있어서, 톱게이트단자와 보텀게이트단자를 전기적으로 독립한 상태에 있어서의 전압-전류특성을 나타내는 도면(시뮬레이션결과)이다.
도 23의 (a), (b)는 본 구성예에 관련되는 더블게이트형 트랜지스터에 있어서, 톱게이트단자와 보텀게이트단자를 전기적으로 접속(단락)한 상태에 있어서의 전압-전류특성을 나타내는 도면(시뮬레이션결과)이다.
우선, 상기한 더블게이트형 트랜지스터(DGT)에 있어서, 톱게이트단자와 보텀게이트단자를 전기적으로 독립한 상태에 있어서의, 보텀게이트전압(Vgb)에 대한 드레인전류(ON전류, Id)의 변화경향(전압-전류특성)에 대해서 검증하면, 도 22의 (a), (b)에 나타내는 바와 같이, 보텀게이트전압(Vgb)에 대한 드레인전류(Id)의 변화경향은 소스-드레인단자간의 전위차(즉, 바이어스전압(Vds))가 비교적 큰 경우(Vds=20V)이어도, 또, 비교적 작은 경우(Vds=0. 1V)이어도, 상기한 제 1 구성예에 관련되는 더블게이트형 트랜지스터의 소자특성(도 8의 (a), (b) 참조)에 비교해서 톱게이트전압(Vgt)에 플러스의 전압(10V→20V→30V)을 인가한 경우에는 드레인전류(Id)가 증가하는 경향을 나타내고, 또, 톱게이트전압(Vgt)에 마이너스의 전압(-10V→-20V)을 인가한 경우에는 드레인전류(Id)가 현저하게 감소하는 경향을 나타내는 것이 관측되었다. 특히, 톱게이트전압(Vgt)에 플러스의 전압을 인가한 경우에는 드레인전류(Id)가 현저하게 증가하는 것이 판명되었다.
이것은 본 구성예에 관련되는 더블게이트형 트랜지스터(DGTd)에 있어서는 도 6의 (a)에 나타낸 더블게이트형 트랜지스터(DGT)의 소자구조와 같이 반도체층(31)과 소스전극(32) 및 드레인전극(33)의 사이에 블록절연막(34)상을 개재하지 않기 때문에 상기한 의사적인 톱게이트전극으로서의 기능이 동작하지 않고, 도 20의 (b)에 나타내는 바와 같이, 소스전극(32) 및 드레인전극(33)이 연재하여 형성되어 있지 않은 영역의 반도체층(31)에 있어서만 채널영역(Rch)이 형성되어 톱게이트전극(ELt)에 인가된 게이트전압(Vgt)에 의한 해당 채널영역(Rch)으로의 전계의 영향이 차단되는 일이 없는 것에 의한 것으로 생각할 수 있다.
또, 도 22의 (a), (b)에 있어서, 더블게이트형 트랜지스터(DGTd)의 톱게이트전압(Vgt)을 0V로 설정한 경우의 전압-전류특성은 톱게이트전극을 구비하지 않고, 단일의 게이트전극만으로 이루어지는 일반의 전계효과형 트랜지스터(박막트랜지스터)에 있어서의 전압-전류특성과 동등하다고 생각할 수 있으므로 이와 같은 일반의 전계효과형 트랜지스터에 있어서의 전압-전류특성과, 본 구성예에 관련되는 더블게이트형 트랜지스터(DGTd)에 있어서 톱게이트단자와 보텀게이트단자를 전기적으로 접속한 소자구조(도 21의 (a), (c))에 있어서의 전압-전류특성을 비교하면, 도 9의 (a), (b)에 나타낸 경우와 마찬가지로 소스-드레인단자간의 바이어스전압(Vds)의 대소에 관계없이 게이트전압(보텀게이트전압, Vgb)에 대한 트레인전류(Id)의 변화경향은 도 23의 (a), (b)에 나타내는 바와 같이, 더블게이트형 트랜지스터(DGT)에 있어서의 드레인전류(Id)의 쪽이 현저하게 증가하는 것이 관측되었다. 또한, 도 23의 (a), (b)에 있어서, “Ytft”는 단일의 게이트전극을 구비한 전계효과형 트랜지스터에 있어서의 전압-전류특성을 나타내는 특성선이고, “Ydgt”는 본 구성예에 관련되는 톱게이트전극과 보텀게이트전극을 단락한 더블게이트형 트랜지스터에 있어서의 전압-전류특성을 나타내는 특성선이다.
이것으로부터 도 2, 도 3에 나타낸 바와 같은 제 1 및 제 2 실시형태에 관련되는 표시화소(EMA, EMB)에 있어서, 화소구동회로(DCA, DCB)의 발광구동용 트랜지스터로서 도 21의 (a), (c)에 나타낸 바와 같은 톱게이트전극(ELt)과 보텀게이트전극(ELb)을 단락한 소자구조를 갖는 더블게이트형 트랜지스터(DGTd)를 적용함으로써 전자이동도가 비교적 낮은 비정질실리콘 반도체층을 이용한 트랜지스터 구조에 있 어서도 동일한 게이트전압으로 보다 큰 드레인전류(구동전류)를 유기EL소자(OEL)에 흘릴 수 있다.
따라서, 전압인가방식 및 전류인가방식의 어느 것인가의 구동제어방법에 대응한 화소구동회로에 있어서도 동일한 드레인전류(구동전류)를 흘리기 위해 더블게이트형 트랜지스터의 트랜지스터 사이즈(특히, 게이트폭)를 작게 할 수 있으므로 각 표시화소에 있어서의 유기EL소자의 형성면적(발광영역)을 상대적으로 증가시킬 수 있어 표시패널의 개구율을 향상시킬 수 있다.
또, 동일한 드레인전류를 흘리기 위해 더블게이트형 트랜지스터의 게이트전압을 낮게 설정할 수 있으므로, 트랜지스터 특성(전압-전류특성)의 열화를 억제하여 동작특성이 우수한 화소구동회로(즉, 표시특성이 우수한 표시패널)를 실현할 수 있는 동시에, 화상표시동작에 동반하는 소비전력을 억제할 수 있다.
또한, 본 구성예에 관련되는 더블게이트형 트랜지스터에 있어서는 소스-드레인단자간의 전위차(바이어스전압(Vds))가 비교적 작은 경우이어도 드레인전류(Id)가 현저하게 증가하는 경향을 나타내는 것부터 화소구동회로(DCA나 DCB)에 있어서, 발광구동용 트랜지스터와 같은 바이어스전압이 큰 포화동작영역에서 동작하는 경우뿐만 아니라, 바이어스전압이 비교적 작은 선형동작영역에서 동작하는 경우에 있어서도 드레인전류(Id)를 증가시킬 수 있으므로, 예를 들면 화소구동회로(DCA나 DCB)를 구성하는 박막트랜지스터(Tr11)나, 박막트랜지스터(Tr21, Tr22) 등의 발광구동용 트랜지스터 이외의 박막트랜지스터에도 양호하게 적용할 수 있고, 이들 박막트랜지스터의 트랜지스터 사이즈(게이트폭)를 축소하여 표시패널의 개구율을 한층 향 상시킬 수 있다.
또한, 상기한 각 실시형태에 있어서는 화소구동회로에 있어서의 광학요소에 구동전류를 흘리는 더블게이트형 트랜지스터의 톱게이트단자와 보텀게이트단자가 단락되는 구성으로 했는데, 이것에 한정하는 것은 아니고, 예를 들면 톱게이트단자에 보텀게이트단자와는 다른 전압을 인가하도록 해도 좋다. 이 경우, 예를 들면 톱게이트단자에 보텀게이트단자보다 높은 전압을 인가함으로써 톱게이트단자와 보텀게이트단자를 단락한 경우에 비교해서 전압-전류특성(게이트전압에 대한 드레인 전류)을 더욱 개선하여 동일한 게이트전압으로 보다 큰 구동전류를 흘릴 수 있고, 또, 동일한 구동전류를 흘리기 위한 스위칭소자의 소자사이즈를 더욱 작게 할 수 있다.

Claims (35)

  1. 표시데이터에 대응하는 계조신호에 따라 광학요소를 구동하는 구동회로는 적어도,
    상기 계조신호에 의거하는 전하를 전압성분으로서 홀딩하는 전하홀딩회로와,
    상기 전하홀딩회로에 홀딩된 전압성분에 의거하는 구동전류를 생성하여 상기 광학요소에 공급하는 구동전류제어회로를 구비하며,
    상기 구동전류제어회로는 반도체층과, 상기 반도체층의 위쪽에 설치된 제 1 게이트전극과, 상기 반도체층의 아래쪽에 설치된 제 2 게이트전극과, 상기 반도체층의 양단부 측에 설치된 소스전극 및 드레인전극을 구비하는 적어도 1개의 더블게이트형의 박막트랜지스터를 갖고 있는 것을 특징으로 하는 구동회로.
  2. 제 1 항에 있어서,
    상기 계조신호는 상기 표시데이터에 따른 전류값을 갖는 신호전류인 것을 특징으로 하는 구동회로.
  3. 제 1 항에 있어서,
    상기 계조신호는 상기 표시데이터에 따른 전압값을 갖는 신호전압인 것을 특징으로 하는 구동회로.
  4. 제 1 항에 있어서,
    상기 더블게이트형의 박막트랜지스터에 있어서의 상기 제 1 게이트전극과 상기 제 2 게이트전극이 전기적으로 접속되어 있는 것을 특징으로 하는 구동회로.
  5. 제 1 항에 있어서,
    상기 전하홀딩회로는 상기 전하를 홀딩하는 용량성분을 갖고, 상기 소스전극 및 상기 드레인전극의 어느 쪽인가 한쪽의 전극과, 상기 제 1 게이트전극 및 상기 제 2 게이트전극이 대향함으로써 형성되는 용량성분으로 이루어지는 것을 특징으로 하는 구동회로.
  6. 제 1 항에 있어서,
    상기 광학요소는 상기 구동전류의 전류값에 따라 소정의 휘도계조로 발광동작하는 전류제어형의 발광소자로 이루어지는 것을 특징으로 하는 구동회로.
  7. 제 6 항에 있어서,
    상기 발광소자는 유기일렉트로루미네선트소자인 것을 특징으로 하는 구동회로.
  8. 제 1 항에 있어서,
    상기 더블게이트형의 박막트랜지스터에 있어서의 상기 반도체층은 비정질실 리콘으로 이루어지는 것을 특징으로 하는 구동회로.
  9. 제 1 항에 있어서,
    상기 더블게이트형의 박막트랜지스터에 있어서, 상기 소스전극 및 상기 드레인전극이 상기 반도체층상에 겹쳐지도록 연재되어 있는 것을 특징으로 하는 구동회로.
  10. 제 9 항에 있어서,
    상기 반도체층상에 연재된 상기 소스전극 및 상기 드레인전극과 상기 반도체층의 사이에 절연막이 설치되어 있는 것을 특징으로 하는 구동회로.
  11. 제 9 항에 있어서,
    상기 제 1 게이트전극은 상기 반도체층상의 상기 소스전극과 상기 드레인전극의 사이의 영역에 설치되어 있는 것을 특징으로 하는 구동회로.
  12. 제 9 항에 있어서,
    상기 소스전극 및 상기 드레인전극이 상기 반도체층상에 겹쳐지는 치수가 동일한 것을 특징으로 하는 구동회로.
  13. 제 9 항에 있어서,
    상기 소스전극 및 상기 드레인전극이 상기 반도체층상에 겹쳐지는 치수가 다른 것을 특징으로 하는 구동회로.
  14. 제 13 항에 있어서,
    상기 소스전극 및 상기 드레인전극의 어느 쪽인가 한쪽이 상기 광학요소에 접속되고,
    해당 광학요소에 접속되는 상기 소스전극 및 상기 드레인전극의 어느 쪽인가 한쪽의 전극이 상기 반도체층상에 겹쳐지는 치수가, 다른쪽의 전극이 상기 반도체층상에 겹쳐지는 치수보다 짧은 것을 특징으로 하는 구동회로.
  15. 제 1 항에 있어서,
    상기 계조신호를 상기 전하홀딩회로에 공급하는 타이밍을 제어하는 계조신호제어회로를 추가로 구비하고 있는 것을 특징으로 하는 구동회로.
  16. 제 15 항에 있어서,
    상기 계조신호제어회로는 적어도 1개의 단일의 게이트전극을 구비하는 박막트랜지스터를 갖고 있는 것을 특징으로 하는 구동회로.
  17. 제 15 항에 있어서,
    상기 계조신호제어회로는 적어도 1개의 더블게이트형의 박막트랜지스터를 갖 고 있는 것을 특징으로 하는 구동회로.
  18. 표시데이터에 대응하는 계조신호에 따른 화상정보를 표시하는 표시장치는 적어도 서로 직교하도록 배치 설치된 복수의 주사라인 및 복수의 신호라인과, 해당 각 주사라인 및 신호라인의 각 교점 근처에 배치된 복수의 표시화소를 갖는 표시패널을 구비하고,
    상기 각 표시화소는 광학요소와, 적어도 상기 계조신호에 의거하는 전하를 전압성분으로서 홀딩하는 전하홀딩회로와, 해당 전하홀딩회로에 홀딩된 전압성분에 의거하는 구동전류를 생성하여 상기 광학요소에 공급하는 구동전류제어회로를 구비해서 상기 광학요소의 동작을 제어하는 구동회로를 구비하며,
    상기 구동전류제어회로는 반도체층과, 상기 반도체층의 위쪽에 설치된 제 1 게이트전극과, 상기 반도체층의 아래쪽에 설치된 제 2 게이트전극과, 상기 반도체층의 양단부 측에 설치된 소스전극 및 드레인전극을 구비하는 적어도 1개의 더블게이트형의 박막트랜지스터를 갖고 있는 것을 특징으로 하는 표시장치.
  19. 제 18 항에 있어서,
    상기 표시패널의 상기 복수의 주사라인의 각각에 선택신호를 차례차례 인가하여 해당 각 주사라인에 대응하는 상기 표시화소에 상기 계조신호의 기입을 실행하는 선택상태로 설정하는 주사구동회로와,
    상기 선택상태로 설정된 상기 표시화소에 대응한 상기 계조신호를 상기 표시 데이터에 대응하여 생성해서 상기 복수의 신호라인에 공급하는 신호구동회로를 추가로 구비하는 것을 특징으로 하는 표시장치.
  20. 제 18 항에 있어서,
    상기 계조신호는 상기 표시데이터에 따른 전류값을 갖는 신호전류인 것을 특징으로 하는 표시장치.
  21. 제 18 항에 있어서,
    상기 계조신호는 상기 표시데이터에 따른 전압값을 갖는 신호전압인 것을 특징으로 하는 표시장치.
  22. 제 18 항에 있어서,
    상기 더블게이트형의 박막트랜지스터에 있어서의 상기 제 1 게이트전극과 상기 제 2 게이트전극이 전기적으로 접속되어 있는 것을 특징으로 하는 표시장치.
  23. 제 18 항에 있어서,
    상기 전하홀딩회로는 상기 전하를 홀딩하는 용량성분을 갖고, 해당 용량성분은 상기 소스전극 및 상기 드레인전극의 어느 쪽인가 한쪽의 전극과, 상기 제 1 게이트전극 및 상기 제 2 게이트전극이 대향함으로써 형성되는 용량성분으로 이루어지는 것을 특징으로 하는 표시장치.
  24. 제 18 항에 있어서,
    상기 광학요소는 상기 구동전류의 전류값에 따라 소정의 휘도계조로 발광동작하는 전류제어형의 발광소자로 이루어지는 것을 특징으로 하는 표시장치.
  25. 제 24 항에 있어서,
    상기 발광소자는 유기일렉트로루미네선트소자인 것을 특징으로 하는 표시장치.
  26. 제 18 항에 있어서,
    상기 더블게이트형의 박막트랜지스터에 있어서의 상기 반도체층은 비정질실리콘으로 이루어지는 것을 특징으로 하는 표시장치.
  27. 제 18 항에 있어서,
    상기 더블게이트형의 박막트랜지스터에 있어서의 상기 소스전극 및 상기 드레인전극이 상기 반도체층상에 겹쳐지도록 연재되어 있는 것을 특징으로 하는 표시장치.
  28. 제 27 항에 있어서,
    상기 반도체층상에 연재된 상기 소스전극 및 상기 드레인전극과 상기 반도체 층의 사이에 절연막이 설치되어 있는 것을 특징으로 하는 표시장치.
  29. 제 27 항에 있어서,
    상기 제 1 게이트전극은 상기 반도체층상의 상기 소스전극과 상기 드레인전극의 사이의 영역에 설치되어 있는 것을 특징으로 하는 표시장치.
  30. 제 27 항에 있어서,
    상기 소스전극 및 상기 드레인전극이 상기 반도체층상에 겹쳐지는 치수가 동일한 것을 특징으로 하는 표시장치.
  31. 제 27 항에 있어서,
    상기 소스전극 및 상기 드레인전극이 상기 반도체층상에 겹쳐지는 치수가 다른 것을 특징으로 하는 표시장치.
  32. 제 31 항에 있어서,
    상기 소스전극 및 상기 드레인전극의 어느 쪽인가 한쪽이 상기 광학요소에 접속되고,
    해당 광학요소에 접속되는 상기 소스전극 및 상기 드레인전극의 어느 쪽인가 한쪽의 전극이 상기 반도체층상에 겹쳐지는 치수가, 다른쪽의 전극이 상기 반도체층상에 겹쳐지는 치수보다 짧은 것을 특징으로 하는 표시장치.
  33. 제 18 항에 있어서,
    상기 구동회로는 상기 계조신호를 상기 전하홀딩회로에 공급하는 타이밍을 제어하는 계조신호제어회로를 추가로 구비하고 있는 것을 특징으로 하는 표시장치.
  34. 제 33 항에 있어서,
    상기 계조신호제어회로는 적어도 1개의 단일의 게이트전극을 구비하는 박막트랜지스터를 갖고 있는 것을 특징으로 하는 표시장치.
  35. 제 33 항에 있어서,
    상기 계조신호제어회로는 적어도 1개의 더블게이트형의 박막트랜지스터를 갖고 있는 것을 특징으로 하는 표시장치.
KR1020050087578A 2004-09-21 2005-09-21 구동회로 및 표시장치 KR100684514B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004273206A JP5152448B2 (ja) 2004-09-21 2004-09-21 画素駆動回路及び画像表示装置
JPJP-P-2004-00273206 2004-09-21

Publications (2)

Publication Number Publication Date
KR20060051459A true KR20060051459A (ko) 2006-05-19
KR100684514B1 KR100684514B1 (ko) 2007-02-20

Family

ID=36073416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050087578A KR100684514B1 (ko) 2004-09-21 2005-09-21 구동회로 및 표시장치

Country Status (5)

Country Link
US (1) US20060061526A1 (ko)
JP (1) JP5152448B2 (ko)
KR (1) KR100684514B1 (ko)
CN (1) CN1770247B (ko)
TW (1) TWI279753B (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101293562B1 (ko) * 2006-06-21 2013-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20150101028A (ko) * 2014-02-25 2015-09-03 삼성디스플레이 주식회사 유기전계발광 표시장치
US9478169B2 (en) 2014-10-14 2016-10-25 Samsung Display Co., Ltd. Pixel, display device having the same, and thin film transistor (TFT) substrate for display device
US9870735B2 (en) 2015-04-07 2018-01-16 Samsung Display Co., Ltd. Display device including double-gate transistors with reduced deterioration
CN109920372A (zh) * 2017-12-12 2019-06-21 京东方科技集团股份有限公司 显示驱动模块、显示装置和电压调整方法
KR20190078750A (ko) * 2017-12-27 2019-07-05 엘지디스플레이 주식회사 유기발광 표시패널 및 이를 이용한 유기발광 표시장치
KR20200125551A (ko) * 2014-02-25 2020-11-04 삼성디스플레이 주식회사 표시장치

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4191931B2 (ja) * 2001-09-04 2008-12-03 東芝松下ディスプレイテクノロジー株式会社 表示装置
JP4168836B2 (ja) * 2003-06-03 2008-10-22 ソニー株式会社 表示装置
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
KR101279324B1 (ko) * 2006-06-26 2013-06-26 엘지디스플레이 주식회사 액티브 매트릭스 유기전계발광소자 및 그 제조방법
JP4207988B2 (ja) * 2006-07-03 2009-01-14 セイコーエプソン株式会社 発光装置、画素回路の駆動方法および駆動回路
JP4155317B2 (ja) * 2006-07-11 2008-09-24 セイコーエプソン株式会社 電気光学装置、及びこれを備えた電子機器
US7863612B2 (en) 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
TWI319623B (en) * 2006-09-14 2010-01-11 Au Optronics Corp Transistor structure and control unit comprising the same
JP4748456B2 (ja) * 2006-09-26 2011-08-17 カシオ計算機株式会社 画素駆動回路及び画像表示装置
TWI359462B (en) * 2006-12-15 2012-03-01 Chimei Innolux Corp Method of reducing leakage current of thin film tr
JPWO2008136270A1 (ja) 2007-04-26 2010-07-29 日本電気株式会社 表示素子及び電界効果型トランジスタ
JP2009063607A (ja) * 2007-09-04 2009-03-26 Seiko Epson Corp 電気光学装置、電気光学装置の制御方法および電子機器
JP5399008B2 (ja) * 2008-06-06 2014-01-29 株式会社ジャパンディスプレイ 画像表示装置
GB2462296A (en) * 2008-08-01 2010-02-03 Cambridge Display Tech Ltd Pixel driver circuits
KR101022106B1 (ko) 2008-08-06 2011-03-17 삼성모바일디스플레이주식회사 유기전계발광표시장치
JP5207885B2 (ja) * 2008-09-03 2013-06-12 キヤノン株式会社 画素回路、発光表示装置及びそれらの駆動方法
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104103242B (zh) 2008-11-28 2016-09-14 株式会社半导体能源研究所 显示器件以及包含显示器件的电子器件
KR101510904B1 (ko) * 2008-12-22 2015-04-20 엘지디스플레이 주식회사 액정표시장치
JP2010224033A (ja) * 2009-03-19 2010-10-07 Toshiba Corp 表示装置及び表示装置の駆動方法
JP5443817B2 (ja) * 2009-04-23 2014-03-19 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
TWI830077B (zh) * 2009-08-07 2024-01-21 日商半導體能源研究所股份有限公司 半導體裝置
KR101707433B1 (ko) * 2009-09-04 2017-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
JP2011112724A (ja) * 2009-11-24 2011-06-09 Sony Corp 表示装置およびその駆動方法ならびに電子機器
JP2011112723A (ja) * 2009-11-24 2011-06-09 Sony Corp 表示装置およびその駆動方法ならびに電子機器
KR101117729B1 (ko) * 2009-12-17 2012-03-07 삼성모바일디스플레이주식회사 화소 회로, 및 유기전계발광 표시장치 및 이의 휘도 제어 방법
WO2011074392A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101152575B1 (ko) * 2010-05-10 2012-06-01 삼성모바일디스플레이주식회사 평판 표시 장치의 화소 회로 및 그의 구동 방법
KR101680768B1 (ko) 2010-12-10 2016-11-29 삼성전자주식회사 트랜지스터 및 이를 포함하는 전자장치
TWI743509B (zh) * 2011-05-05 2021-10-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6099336B2 (ja) * 2011-09-14 2017-03-22 株式会社半導体エネルギー研究所 発光装置
JP5832399B2 (ja) 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
TWI467543B (zh) * 2012-01-04 2015-01-01 Chimei Innolux Corp 畫素電路
CN103198785B (zh) * 2012-01-04 2015-12-02 群康科技(深圳)有限公司 像素电路
JP2014067867A (ja) * 2012-09-26 2014-04-17 Toppan Printing Co Ltd 薄膜トランジスタ及びディスプレイパネル
JP6031954B2 (ja) * 2012-11-14 2016-11-24 ソニー株式会社 発光素子、表示装置及び電子機器
CN103296090B (zh) * 2012-12-28 2016-02-03 昆山工研院新型平板显示技术中心有限公司 一种金属氧化物薄膜晶体管及其制备方法
CN103117042B (zh) * 2013-02-22 2015-03-18 合肥京东方光电科技有限公司 一种像素单元驱动电路、驱动方法、像素单元及显示装置
TWI624936B (zh) * 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
US20140374744A1 (en) * 2013-06-19 2014-12-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102150080B1 (ko) * 2013-09-12 2020-09-01 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
TWI713943B (zh) 2013-09-12 2020-12-21 日商新力股份有限公司 顯示裝置及電子機器
KR102091485B1 (ko) * 2013-12-30 2020-03-20 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
WO2015167227A1 (ko) * 2014-04-30 2015-11-05 네오뷰코오롱 주식회사 유기발광 표시장치의 휘도 편차 보상장치 및 보상방법
JP6633330B2 (ja) * 2014-09-26 2020-01-22 株式会社半導体エネルギー研究所 半導体装置
CN104732927B (zh) * 2015-04-09 2017-10-03 京东方科技集团股份有限公司 一种像素电路及其驱动方法和显示装置
CN105280141B (zh) * 2015-11-11 2017-11-07 北京大学 一种oled显示像素电路及驱动方法
CN105654904B (zh) * 2016-03-24 2018-02-23 东南大学 一种amoled像素电路及驱动方法
CN105788532B (zh) * 2016-03-24 2018-04-03 东南大学 一种有源矩阵有机发光二极管像素电路及驱动方法
KR102570832B1 (ko) 2016-05-23 2023-08-24 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 구동 방법
KR102641557B1 (ko) 2016-06-20 2024-02-28 소니그룹주식회사 표시 장치 및 전자 기기
US10902770B2 (en) * 2016-12-22 2021-01-26 Sharp Kabushiki Kaisha Display device
US11289515B2 (en) * 2017-06-02 2022-03-29 Sharp Kabushiki Kaisha Display device having external connection terminal
CN109215574A (zh) * 2017-06-29 2019-01-15 昆山国显光电有限公司 像素补偿电路
JP6935055B2 (ja) * 2017-07-21 2021-09-15 天馬微電子有限公司 Ｏｌｅｄ表示装置、その回路、及びその製造方法
JP2019078788A (ja) * 2017-10-20 2019-05-23 シャープ株式会社 有機ｅｌ表示装置およびアクティブマトリクス基板
KR102484382B1 (ko) * 2018-03-09 2023-01-04 삼성디스플레이 주식회사 유기 발광 표시 장치
WO2019186725A1 (ja) * 2018-03-27 2019-10-03 シャープ株式会社 表示装置
CN111868815B (zh) * 2018-03-27 2022-07-26 夏普株式会社 显示装置
JP7127802B2 (ja) * 2018-04-18 2022-08-30 三国電子有限会社 タッチ検出機能付き表示装置及びその製造方法
JPWO2019220265A1 (ja) * 2018-05-17 2021-07-08 株式会社半導体エネルギー研究所 表示パネル、表示装置、入出力装置、情報処理装置
KR102584291B1 (ko) * 2018-08-13 2023-10-05 삼성디스플레이 주식회사 픽셀 회로 및 이를 포함하는 표시 장치
KR102616771B1 (ko) * 2019-01-17 2023-12-22 삼성디스플레이 주식회사 화소 회로
CN110164923B (zh) * 2019-04-23 2021-03-16 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制备方法
KR20210013488A (ko) * 2019-07-26 2021-02-04 삼성디스플레이 주식회사 표시장치 및 표시장치의 구동 방법
KR102663028B1 (ko) 2020-11-12 2024-05-07 엘지디스플레이 주식회사 표시패널과 이를 이용한 표시장치
KR20220087685A (ko) * 2020-12-18 2022-06-27 엘지디스플레이 주식회사 게이트 구동 회로 및 표시 장치
CN112837651A (zh) * 2021-03-12 2021-05-25 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示面板
CN114038427B (zh) * 2021-11-08 2024-03-29 维信诺科技股份有限公司 显示面板
CN114937436A (zh) * 2022-06-30 2022-08-23 天马微电子股份有限公司 一种显示面板及显示装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493129A (en) * 1988-06-29 1996-02-20 Hitachi, Ltd. Thin film transistor structure having increased on-current
US5017983A (en) * 1989-08-03 1991-05-21 Industrial Technology Research Institute Amorphous silicon thin film transistor with a depletion gate
CN1033252C (zh) * 1992-12-29 1996-11-06 株式会社金星社 制造薄膜晶体管的方法
JP3512849B2 (ja) * 1993-04-23 2004-03-31 株式会社東芝 薄膜トランジスタおよびそれを用いた表示装置
JPH08264790A (ja) * 1995-03-22 1996-10-11 Toshiba Corp 薄膜電解効果トランジスタ及び液晶表示装置
US5717223A (en) * 1995-12-22 1998-02-10 Xerox Corporation Array with amorphous silicon TFTs in which channel leads overlap insulating region no more than maximum overlap
JP3323889B2 (ja) * 1996-10-28 2002-09-09 三菱電機株式会社 薄膜トランジスタの製造方法
DE19758430C2 (de) * 1997-04-28 2002-09-05 Infineon Technologies Ag Integrierte Schaltungsanordnung mit mindestens einem vertikalen MOS-Transistor und Verfahren zu deren Herstellung
US6013930A (en) * 1997-09-24 2000-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having laminated source and drain regions and method for producing the same
WO1999023530A1 (fr) * 1997-10-31 1999-05-14 Seiko Epson Corporation Dispositif electro-optique et appareil electronique
KR100425858B1 (ko) * 1998-07-30 2004-08-09 엘지.필립스 엘시디 주식회사 박막트랜지스터및그제조방법
JP4202502B2 (ja) * 1998-12-28 2008-12-24 株式会社半導体エネルギー研究所 半導体装置
JP4609970B2 (ja) * 2001-01-17 2011-01-12 カシオ計算機株式会社 液晶表示装置
EP2180508A3 (en) * 2001-02-16 2012-04-25 Ignis Innovation Inc. Pixel driver circuit for organic light emitting device
JP4338937B2 (ja) * 2001-04-16 2009-10-07 株式会社半導体エネルギー研究所 半導体装置
JP4731718B2 (ja) * 2001-04-27 2011-07-27 株式会社半導体エネルギー研究所 表示装置
JP5028723B2 (ja) * 2001-08-16 2012-09-19 奇美電子股▲ふん▼有限公司 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを含むアレイ基板、表示装置および該表示装置の駆動方式
JP2003195810A (ja) * 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
US7170478B2 (en) * 2002-03-26 2007-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of driving light-emitting device
US6933529B2 (en) * 2002-07-11 2005-08-23 Lg. Philips Lcd Co., Ltd. Active matrix type organic light emitting diode device and thin film transistor thereof
TW200500979A (en) * 2003-05-20 2005-01-01 Adv Lcd Tech Dev Ct Co Ltd Light emission type display apparatus
KR100591254B1 (ko) * 2004-04-29 2006-06-19 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101293562B1 (ko) * 2006-06-21 2013-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20150101028A (ko) * 2014-02-25 2015-09-03 삼성디스플레이 주식회사 유기전계발광 표시장치
KR20200125551A (ko) * 2014-02-25 2020-11-04 삼성디스플레이 주식회사 표시장치
US9478169B2 (en) 2014-10-14 2016-10-25 Samsung Display Co., Ltd. Pixel, display device having the same, and thin film transistor (TFT) substrate for display device
US9870735B2 (en) 2015-04-07 2018-01-16 Samsung Display Co., Ltd. Display device including double-gate transistors with reduced deterioration
CN109920372A (zh) * 2017-12-12 2019-06-21 京东方科技集团股份有限公司 显示驱动模块、显示装置和电压调整方法
US11211006B2 (en) 2017-12-12 2021-12-28 Ordos Yuansheng Optoelectronics Co., Ltd. Display driver module, display apparatus, and voltage adjustment method
KR20190078750A (ko) * 2017-12-27 2019-07-05 엘지디스플레이 주식회사 유기발광 표시패널 및 이를 이용한 유기발광 표시장치
KR20210056978A (ko) * 2020-10-23 2021-05-20 삼성디스플레이 주식회사 표시장치
KR20210108345A (ko) * 2020-10-23 2021-09-02 삼성디스플레이 주식회사 표시장치
KR20220026574A (ko) * 2020-10-23 2022-03-04 삼성디스플레이 주식회사 표시장치
KR20230042238A (ko) * 2020-10-23 2023-03-28 삼성디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
JP2006091089A (ja) 2006-04-06
CN1770247A (zh) 2006-05-10
TWI279753B (en) 2007-04-21
CN1770247B (zh) 2011-12-28
US20060061526A1 (en) 2006-03-23
KR100684514B1 (ko) 2007-02-20
JP5152448B2 (ja) 2013-02-27
TW200620179A (en) 2006-06-16

Similar Documents

Publication Publication Date Title
KR100684514B1 (ko) 구동회로 및 표시장치
US10529280B2 (en) Display device
US11004390B2 (en) Display device and electronic apparatus
US7928932B2 (en) Display element drive circuit and display apparatus
KR101239162B1 (ko) 표시장치와 그 구동방법, 반도체장치, 및 전자기기
JP4748456B2 (ja) 画素駆動回路及び画像表示装置
CN101667391B (zh) 像素电路、发光显示装置及其驱动方法
JP4826597B2 (ja) 表示装置
KR101567734B1 (ko) 표시 장치 및 전자 기기
KR20100124256A (ko) 표시 장치
JP2009258330A (ja) 表示装置
KR101559366B1 (ko) 표시장치, 표시장치에 있어서의 배선의 레이아웃 방법 및 전자기기
TW200428328A (en) Display device and a driving method for the display device
JP4039441B2 (ja) 電気光学装置および電子機器
JP2021067901A (ja) 画素回路、及び、表示装置
US20050212448A1 (en) Organic EL display and active matrix substrate
JP7253796B2 (ja) 画素回路、及び、表示装置
JP2004246349A (ja) 有機ｅｌディスプレイ及びアクティブマトリクス基板
JP4962682B2 (ja) 発光駆動回路及び表示装置
KR100637304B1 (ko) 유기 ｅｌ 디스플레이 및 액티브 매트릭스 기판
JP2009128456A (ja) 表示装置
JP2004341200A (ja) アクティブマトリックス型表示装置
JP2010008520A (ja) 表示装置
JP2009130005A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150206

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160211

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 13