JP4543625B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP4543625B2 JP4543625B2 JP2003148647A JP2003148647A JP4543625B2 JP 4543625 B2 JP4543625 B2 JP 4543625B2 JP 2003148647 A JP2003148647 A JP 2003148647A JP 2003148647 A JP2003148647 A JP 2003148647A JP 4543625 B2 JP4543625 B2 JP 4543625B2
- Authority
- JP
- Japan
- Prior art keywords
- tft
- field effect
- sample
- effect transistor
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 41
- 230000005669 field effect Effects 0.000 claims description 40
- 239000011159 matrix material Substances 0.000 claims description 16
- 238000005070 sampling Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 16
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 102000008166 Member 25 Tumor Necrosis Factor Receptors Human genes 0.000 description 1
- 108010060408 Member 25 Tumor Necrosis Factor Receptors Proteins 0.000 description 1
- 101150013423 dsl-1 gene Proteins 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、有機ＥＬ（Electroluminescence ）ディスプレイなどの、電流値によって輝度が制御される電気光学素子を有する画素回路がマトリクス状に配列された画像表示装置のうち、特に各画素回路内部に設けられた絶縁ゲート型電界効果トランジスタによって電気光学素子に流れる電流値が制御される、いわゆるアクティブマトリクス型画像表示装置に関するものである。
【０００２】
【従来の技術】
画像表示装置、たとえば液晶ディスプレイなどでは、多数の画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に光強度を制御することによって画像を表示する。
これは有機ＥＬディスプレイなどにおいても同様であるが、有機ＥＬディスプレイは各画素回路に発光素子を有する、いわゆる自発光型のディスプレイであり、液晶ディスプレイに比べて画像の視認性が高い、バックライトが不要、応答速度が速い、等の利点を有する。
また、各発光素子の輝度はそれに流れる電流値によって制御することによって発色の階調を得る、すなわち発光素子が電流制御型であるという点で液晶ディスプレイなどとは大きく異なる。
【０００３】
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とが可能であるが、前者は構造が単純であるものの、大型かつ高精細のディスプレイの実現が難しいなどの問題がある。
このため、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子、一般にはＴＦＴ（Thin Film Transistor、薄膜トランジスタ）によって制御する、アクティブマトリクス方式の開発が盛んに行われている。
【０００４】
図７は、電流駆動方式を採用した有機ＥＬ表示装置の構成を示すブロック図である。
この表示装置１は、図７に示すように、画素回路（ＰＸＬＣ）２ａがｍ×ｎのマトリクス状に配列された画素アレイ部２、水平セレクタ（ＨＳＥＬ）３、ライトスキャナ（ＷＳＣＮ）４、ドライブスキャナ（ＤＳＣＮ）５、水平セレクタ３により選択され輝度情報に応じたデータ信号が供給されるデータ線ＤＴＬ１〜ＤＴＬｎ、ライトスキャナ４により選択駆動される走査線ＷＳＬ１〜ＷＳＬｍ、およびドライブスキャナ５により選択駆動される駆動線ＤＳＬ１〜ＤＳＬｍ、を有する。
【０００５】
図８は、図７の画素回路２ａの一構成例を示す回路図である。
【０００６】
図８の画素回路２ａは、ｐチャネル薄膜電界効果トランジスタ（以下、ＴＦＴという）１１〜ＴＦＴ１４、キャパシタＣ１１、発光素子である有機ＥＬ素子（ＯＬＥＤ）１５を有する。また、図８において、ＤＴＬは入力信号が電流として伝播されるデータ線を示している。
有機ＥＬ素子は多くの場合整流性があるため、ＯＬＥＤ(Organic Light Emitting Diode)と呼ばれることがあり、図８その他では発光素子としてダイオードの記号を用いているが、以下の説明においてＯＬＥＤには必ずしも整流性を要求するものではない。
図８ではＴＦＴ１１のソースが電源電位ＶCC（電源電圧ＶCCの供給ライン）に接続され、発光素子１５のカソード（陰極）は接地電位ＧＮＤに接続されている。図８の画素回路２ａの動作は以下の通りである。
【０００７】
入力信号（電流信号）ＳＩの書き込み時には、ＴＦＴ１２を非導通に保持した状態で、ＴＦＴ１３，ＴＦＴ１４を導通状態に保持する。
これにより、駆動（ドライブ）トランジスタであるＴＦＴ１１に信号電流に応じた電流が流れる。
このとき、ＴＦＴ１１のゲートとドレインは導通状態にあるＴＦＴ１３により電気的に接続されており、ＴＦＴ１１は飽和領域にて駆動している。
よって、下記式１に基づいて入力電流に相当するゲート電圧が書き込まれ、画素容量であるキャパシタＣ１１に保持される。
その後、ＴＦＴ１４を非導通状態に保持して、ＴＦＴ１２を導通状態に保持する。
これにより、入力信号電流に応じた電流がＴＦＴ１２と発光素子１５に流れ、発光素子１５はその電流値に応じた輝度で発光する。
上記のように、ＴＦＴ１４を導通させてデータ線に与えられた輝度情報を画素内部に伝える操作を、以下「書き込み」と呼ぶ。
【０００８】
この画素回路２ａでは、ドライブトランジスタ１１のしきい値Ｖｔｈや移動度μのバラツキが補正される。
【０００９】
【数１】
Ｉds＝１／２・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖgs−｜Ｖｔｈ｜）2 …（１）
【００１０】
ここで、μはキャリアの移動度を、Ｃｏｘは単位面積当たりのゲート容量を、Ｗはゲート幅を、Ｌはゲート長を、ＶｇｓはＴＦＴ１１のゲート・ソース間電圧を、ＶｔｈはＴＦＴ１１のしきい値Ｖｔｈをそれぞれ示している。
【００１１】
この方式では、映像信号が電流値Ｉｉｎとしてパネルの水平セレクタ３に入力される。入力された電流信号は、水平セレクタ３にてサンプルホールドされ、全段がサンプルホールドされた後に、同時に画素が接続されたデータ線ＤＴＬに電流が出力される。
【００１２】
図９は、水平セレクタ３の要部の構成を示す回路図である。
水平セレクタ３は、図９に示すように、画素回路のマトリクス配列に対して列毎に配線され、輝度情報に応じたデータ信号が供給されるデータ線ＤＴＬ１，ＤＴＬ２、〜、ＤＴＬｎに対応して設けられた、電流サンプルホールド回路３１−１，３１−２、〜、３１−ｎと、ｎチャネルＴＦＴからなる水平スイッチ（ＨＳＷ）３２−１，３２−２、〜、３２−ｎを有している。
【００１３】
電流サンプルホールド回路３１−１は、図９に示すように、ＴＦＴ３３−１，ＴＦＴ３４−１、ＴＦＴ３５−１、キャパシタＣ３１−１、およびノードＮＤ３１−１，ＮＤ３２−１を有している。
同様に、電流サンプルホールド回路３１−１は、図９に示すように、ＴＦＴ３３−２，ＴＦＴ３４−２、ＴＦＴ３５−２、キャパシタＣ３１−２、およびノードＮＤ３１−２，ＮＤ３２−２を有している。
そして、図示しないが、電流サンプルホールド回路３１−ｎは、ＴＦＴ３３−ｎ，ＴＦＴ３４−ｎ、ＴＦＴ３５−ｎ、キャパシタＣ３１−ｎ、およびノードＮＤ３１−ｎ，ＮＤ３２−ｎを有している。
【００１４】
この水平セレクタ３のサンプルホールド動作を、図１０（Ａ）〜（Ｍ）に関連付けて説明する。
なお、図１０（Ａ）のＳＨＳＷは水平スイッチの切換信号を示している。また、図１０（Ｈ）は第１列目のＴＦＴ３３−１のドレイン電位Ｖｄ３３１を、図１０（Ｉ）は第２列目のＴＦＴ３３−２のドレイン電位Ｖｄ３３２を、図１０（Ｊ）は第ｎ列目のＴＦＴ３３−ｎのドレイン電位Ｖｄ３３ｎを、図１０（Ｋ）は第１列目のキャパシタＣ１１−１の電位ＶＣ１１１を、図１０（Ｌ）は第２列目のキャパシタＣ１１−２の電位ＶＣ１１２を、図１０（Ｍ）は第ｎ列目のキャパシタＣ１１−ｎの電位ＶＣ１１ｎを、それぞれ示している。
【００１５】
図１０（Ａ）に示すように、切換信号ＳＨＳＷを低レベルとして全水平スイッチＨＳＷをオフさせた状態で、図１０（Ｂ），（Ｃ）に示すように、第１列目の電流サンプルホールド回路３１−１のＴＦＴ３４−１，３５−１が接続されたサンプルホールド線ＳＨＬ３１−１，３２−１を高レベルとして、ＴＦＴ３４−１，３５−１を導通状態とする（オンさせる）。
このとき、入力信号電流Ｉｉｎが電流サンプルホールド回路３１−１内に流れる。このとき、ＴＦＴ３３−１は、ＴＦＴ３４−１を介してゲート−ドレインが接続されており、飽和領域にて動作する。そのゲート電圧は上記式１に基づいて決定され、図１０（Ｋ）に示すように、キャパシタＣ３１−１に保持される。
所定のゲート電圧がキャパシタＣ３１−１に書き込まれた後に、サンプルホールド線ＳＨＬ３１−１を低レベルとしてＴＦＴ３４−１を非導通状態とし、その後にサンプルホールド線ＳＨＬ３２−１を低レベルとしてＴＦＴ３５−１を非導通状態とする。
【００１６】
次に、同様に、図１０（Ｄ），（Ｅ）に示すように、第２列目の電流サンプルホールド回路３１−２のＴＦＴ３４−２，３５−２が接続されたサンプルホールド線ＳＨＬ３１−２，３２−２を高レベルとして、ＴＦＴ３４−２，３５−２を導通状態とする（オンさせる）。
このとき、入力信号電流Ｉｉｎが電流サンプルホールド回路３１−２内に流れる。このとき、ＴＦＴ３３−２は、ＴＦＴ３４−２を介してゲート−ドレインが接続されており、飽和領域にて動作する。そのゲート電圧は上記式１に基づいて決定され、図１０（Ｌ）に示すように、キャパシタＣ３１−２に保持される。
所定のゲート電圧がキャパシタＣ３１−２に書き込まれた後に、サンプルホールド線ＳＨＬ３１−２を低レベルとしてＴＦＴ３４−２を非導通状態とし、その後にサンプルホールド線ＳＨＬ３２−２を低レベルとしてＴＦＴ３５−２を非導通状態とする。
以下、隣接サンプルホールド回路が順次動作してゆき、全ての回路に映像信号Ｉｉｎが点順次にサンプルホールドされる。
その後、図１０（Ａ）に示すように、水平スイッチＨＳＷが全段同時にオンされ、ＴＦＴ３３−１〜ＴＦＴ３３−ｎが定電流源として機能し、図１１に示すように、サンプルホールドされた電流が各データ線ＤＴＬ１〜ＤＴＬｎに出力される。
【００１７】
【発明が解決しようとする課題】
しかしながら、上述した水平セレクタ３においては、定電流源として機能するＴＦＴ３３（−１〜−ｎ）のドレイン電位、特に、サンプルホールド動作が先に行われるＴＦＴ３３のドレイン電位が降下し、一定に保持することができないという不利益がある
この課題についてさらに詳細に説明する。
【００１８】
ここで、第１列目の電流サンプルホールド回路３１−１のサンプルホールド時の各ノードの電位を調べる。
電流サンプルホールド回路３１−１では、図１２（Ａ）に示すように、ＴＦＴ３５−１が非導通状態に保持されて入力電流Ｉｉｎがサンプルホールドされる。
この期間中、ＴＦＴ３３−１はオンし続けているために、ＴＦＴ３３−１のドレイン電位（ＮＤ３１−１の電位）は供給源がなくなり、接地電位ＧＮＤレベルまで下降してしまう。
このときＴＦＴ３４−１に注目する。ＴＦＴ３４−１はオフしており、キャパシタＣ３１−１には電流Ｉｉｎに相当するゲート電位が保持されている。
【００１９】
しかしながら、ノードＮＤ３１−１の電位が接地電位ＧＮＤレベルまで落ちることで、ＴＦＴ３４−１には、図１２（Ｂ）に示すように、ドレイン・ソース間電圧Ｖｄｓが印加されてしまい、ＴＦＴ３４−１にはリーク電流が流れる。このリーク電流がキャパシタＣ３１−１から流れ出すことで、ＴＦＴ３３−１のゲート電圧は減少してしまう。これにより、ＴＦＴ３３−１のゲート・ソース間電圧Ｖｇｓはサンプルホールド時よりも減少してしまい、その後水平スイッチＨＳＷがオンして飽和領域になったとしても、電流Ｉｉｎより小さい電流値しか流れなくなってしまう。このリーク量はリーク時間に比例する。
【００２０】
サンプルホールド回路は前述したように点順次にて動作するので、スキャン開始部とスキャン終了部とでは、各容量にゲート電位が保持されている時間が異なる。すなわち、図１０（Ｋ）〜（Ｌ）に示すように、スキャン開始部では終了部に比べて保持時間が長くなる。
そのため、スキャン開始部ではリーク時間も長くなり、ゲート電圧降下量がスキャン終了部に比べて大きくなる。つまり、画面全体に単色のラスター表示をしたとしても、図１３に示すように、スキャン終了部に向かって輝度がグラデーションしてしまう。
特に、有機ＥＬ等を駆動するＴＦＴではリーク電流が高いために、この問題は顕著に現れる。
【００２１】
この問題点は有機ＥＬに関わらず、電流のサンプルを行う場面ではどんな時も問題となる。
たとえば、電流を点順次にてサンプリングし、一括で出力する場合には同様の理由でサンプリング開始部と終了部とで出力の電流値が異なってしまう。
【００２２】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、他の回路のサンプリング期間も、定電流源として機能する出力トランジスタのドレイン電位を一定に保つことができ、出力トランジスタのゲート電位のリークによる変化を抑えることが可能で、出力段の電流値バラツキのない、均一な電流源を得ることができ、スキャン終了部に向かって輝度むらが発生しない高品位な画像を表示することが可能な表示装置を提供することにある。
【００２３】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点は、映像信号が信号電流として供給される表示装置であって、マトリクス状に複数配列された画素回路と、上記画素回路のマトリクス配列に対して列毎に配線され、輝度情報に応じた信号電流が供給されるデータ線と、上記データ線に対応して設けられ、入力映像信号電流をサンプルホールドする複数のサンプルホールド回路を有し、各サンプルホールド回路を順次動作させて、全てのサンプルホールド回路に映像信号を点順次にサンプルホールドさせ、上記複数のサンプルホールド回路にサンプルホールドされた電流を、水平スイッチを介して対応するデータ線に出力させる水平セレクタと、を有し、上記各サンプルホールド回路は、ソースが接地電位に接続された第１の電界効果トランジスタと、ソースが上記第１の電界効果トランジスタのドレインに接続された第２の電界効果トランジスタと、上記第１の電界効果トランジスタのドレインとゲートとの間に接続された第１のスイッチと、上記第２の電界効果トランジスタのドレインとゲートとの間に接続された第２のスイッチと、上記第２の電界効果トランジスタのドレインと上記信号電流の供給線との間に接続された第３のスイッチと、上記第１の電界効果トランジスタのゲートと接地電位との間に接続された第１のキャパシタと、上記第２の電界効果トランジスタのゲートと接地電位との間に接続された第２のキャパシタと、サンプルホールド動作が終了し、他のサンプルホールド回路がサンプルホールド動作を行っている間に、上記第２の電界効果トランジスタのドレインをダイオード接続されたトランジスタを介して電源電位に接続させる回路と、を有し、上記第２の電界効果トランジスタのドレインが上記水平スイッチを介して対応するデータ線に接続され、上記第１のスイッチと上記第１の電界効果トランジスタ同士、および、上記第２のスイッチと上記第２の電界効果トランジスタ同士のうちの少なくともいずれか同士は、逆極性のトランジスタにより形成されている。
【００２４】
好適には、上記リーク除去回路は、電源電位と上記第２の電界効果トランジスタのドレインとの間に接続されたダイオード接続されたトランジスタと第４のスイッチが直列に接続されている。
【００２５】
本発明によれば、たとえば第１列目のサンプルホールド回路の第１、第２、および第３のスイッチを導通状態とする（オンさせる）。
このとき、入力信号電流がサンプルホールド回路内に流れる。このとき、第１および第２の電界効果トランジスタは、第１のスイッチおよび第２のスイッチを介してゲート−ドレインが接続されており、飽和領域にて動作する。そのゲート電圧は上記式１に基づいて決定され、第１および第２のキャパシタに保持される。
所定のゲート電圧が第１および第２のキャパシタに書き込まれた後に、たとえば第１のスイッチを非導通状態として第２のスイッチを非導通状態とし、その後に第３のスイッチを非導通状態とする。
次に、同様に、第２列目のサンプルホールド回路の第１、第２、および第３のスイッチを導通状態とする（オンさせる）。
このとき、入力信号電流が第２列目のサンプルホールド回路内に流れる。このとき、第１および第２の電界効果トランジスタは、第１のスイッチおよび第２のスイッチを介してゲート−ドレインが接続されており、飽和領域にて動作する。
そのゲート電圧は上記式１に基づいて決定され、第１および第２のキャパシタに保持される。
所定のゲート電圧が第１および第２のキャパシタに書き込まれた後に、たとえば第１のスイッチを非導通状態として第２のスイッチを非導通状態とし、その後に第３のスイッチを非導通状態とする。
【００２６】
以下、隣接サンプルホールド回路が順次動作してゆき、全ての回路に映像信号が点順次にサンプルホールドされる。
そして、自段のサンプルホールドが終了し、他段がサンプルホールドを行っている期間に、たとえばサンプルホールドが終了したサンプルホールド回路は、第３のスイッチを導通状態とする。
すると、ダイオード接続されているトランジスタは、電界効果トランジスタを含む定電流源に従った電流Ｉｉｎが流れる。ここでは定電流源には入力電流がサンプルホールドされているので、ダイオード接続されているトランジスタと、定電流源を構成する電界効果トランジスタには電流Ｉｉｎが流れる。
このとき、ダイオード接続されたトランジスタにはサンプリングされた電流Ｉｉｎに相当する定電流が流れる。トランジスタは飽和領域にて動作するので、このトランジスタのゲート電圧（ドレイン電圧）は式１に基づき動作点が決定される。このゲート電位は電界効果トランジスタのドレイン電位と等しくなる。
ここで、電界効果トランジスタのドレイン電位が電界効果トランジスタのゲート電圧になるべく等しくなるようにダイオード接続されたトランジスタサイズの設計を行うことで、第１のスイッチを構成するたとえばトランジスタのソースとドレインの電圧差を抑制することができる。
また、第１のスイッチおよび第２のスイッチを構成するトランジスタが第１および第２の電界効果トランジスタと逆極性のトランジスタにより形成されていることから、サンプリング時のゲートカップリングによるドレイン電圧の変化を抑え、ホールド時間中のリーク電流を抑えることができる。
ホールド期間中のリークを除去することで、ホールド時間差による出力電流値のバラツキを抑制することができ、均一な定電流源を形成できる。
以上より、電流の点順次サンプリングにおいても、スキャン開始と終了部ブロックとでリーク量の殆ど変わらなくでき、均一な出力電流を得ることができる。
その後、全サンプルホールド回路の電界効果トランジスタが定電流源として機能し、サンプルホールドされた電流が水平スイッチを介して各データ線に並列的に出力される。
これにより、スキャン終了部に向かって輝度むらが発生しない高品位な画像を表示することが可能となる。
【００２７】
【発明の実施の形態】
以下、本発明の実施形態を添付図面に関連付けて説明する。
【００２８】
第１実施形態
図１は、本第１の実施形態に係る電流駆動方式を採用した有機ＥＬ表示装置の構成例を示すブロック図である。
図２は、図１の有機ＥＬ表示装置において本実施形態に係る画素回路および水平セレクタの具体的構成を示す回路図である。
【００２９】
この表示装置１００は、図１および図２に示すように、画素回路（ＰＸＬＣ）１０１がｍ×ｎのマトリクス状に配列された画素アレイ部１０２、水平セレクタ（ＨＳＥＬ）１０３、ライトスキャナ（ＷＳＣＮ）１０４、ドライブスキャナ（ＤＳＣＮ）１０５、水平セレクタ１０３により選択され輝度情報に応じたデータ信号が電流信号として順次に供給されるデータ線ＤＴＬ１０１〜ＤＴＬ１０ｎ、ライトスキャナ１０４により選択駆動される走査線ＷＳＬ１０１〜ＷＳＬ１０ｍ、およびドライブスキャナ１０５により選択駆動される駆動線ＤＳＬ１０１〜ＤＳＬ１０ｍを有する。
【００３０】
なお、画素アレイ部１０２において、画素回路１０１はｍ×ｎのマトリクス状に配列されるが、図１においては図面の簡単化のために２×３のマトリクス状に配列した例を示している。
また、図２においては図面に簡単化のために、水平セレクタ１０３は、第１列と第２列目の電流サンプルホールド回路と水平スイッチＨＳＷのみを記載しているが第ｎ列目まで同様の構成を有する電流サンプルホールド回路が各ＤＴＬ１０１〜ＤＴＬ１０ｎに対応して配置される。
また、図２においても、図面の簡単化のために一つの画素回路の具体的な構成を示している。
【００３１】
本第１の実施形態に係る画素回路１０１は、図２に示すように、ｐチャネルＴＦＴ１１１〜ＴＦＴ１１４、キャパシタＣ１１１、有機ＥＬ素子（ＯＬＥＤ：電気光学素子）からなる発光素子１１５、第１のノードＮＤ１１１、および第２のノードＮＤ１１２を有する。
また、図２において、ＤＴＬ１０１はデータ線を、ＷＳＬ１０１は走査線を、ＤＳＬ１０１は駆動線を、ＳＨＬはサンプルホールド線をそれぞれ示している。
【００３２】
画素回路１０１において、電源電位ＶCCと接地電位ＧＮＤとの間にＴＦＴ１１１、第１のノードＮＤ１１１、ＴＦＴ１１２、および発光素子１１５が直列に接続されている。
具体的には、ドライブトランジスタとしてのＴＦＴ１１１のソースが電源電圧ＶCCの供給ラインに接続され、ドレインが第１のノードＮＤ１１１に接続されている。ＴＦＴ１１２のソースが第１のノードＮＤ１１１に接続され、ドレインが発光素子１１５のアノードに接続され、発光素子１１５のカソードが接地電位ＧＮＤに接続されている。そして、ＴＦＴ１１１のゲートが第２のノードＮＤ１１２に接続され、ＴＦＴ１１２のゲートが駆動線ＤＳＬ１０１に接続されている。
第１のノードＮＤ１１１と第２のノードＮＤ１１２とに、ＴＦＴ１１３のソース・ドレインが接続され、ＴＦＴ１１３のゲートが走査線ＷＳＬ１０１に接続されている。
キャパシタＣ１１１の第１電極が第２のノードＮＤ１１２に接続され、第２電極が電源電位ＶCCに接続されている。
データ線ＤＴＬ１０１と第２のノードＮＤ１１２とにＴＦＴ１１４のソース・ドレインが接続され、ＴＦＴ１１４のゲートが走査線ＷＳＬ１０１に接続されている。
【００３３】
水平セレクタ１０３は、図２に示すように、画素回路のマトリクス配列に対して列毎に配線され、輝度情報に応じたデータ信号が供給されるデータ線ＤＴＬ１０１，ＤＴＬ０１２、〜、ＤＴＬ１０ｎに対応して設けられた、電流サンプルホールド回路１０３１−１，１０３１−２、〜、１０３１−ｎと、ｎチャネルＴＦＴからなる水平スイッチ（ＨＳＷ）１０３２−１，１０３２−２、〜、１０３２−ｎを有している。
【００３４】
電流サンプルホールド回路１０３１−１は、図２に示すように、ｎチャネルＴＦＴ１２１−１〜ＴＦＴ１２４−１、ｐチャネルＴＦＴ１２５−１〜ＴＦＴ１２７−１、第１のキャパシタＣ１２１−１、第２のキャパシタＣ１２２−１、およびノードＮＤ１２１−１，ＮＤ１２２−１，ＮＤ１２３−１，ＮＤ１２４−１を有している。
【００３５】
電流サンプルホールド回路１０３１−２は、図２に示すように、ｎチャネルＴＦＴ１２１−２〜ＴＦＴ１２４−２、ｐチャネルＴＦＴ１２５−２〜ＴＦＴ１２７−２、第１のキャパシタＣ１２１−２、第２のキャパシタＣ１２２−２、およびノードＮＤ１２１−２，ＮＤ１２２−２，ＮＤ１２３−２，ＮＤ１２４−２を有している。
そして、図示しないが、電流サンプルホールド回路１０３１−ｎは、ｎチャネルＴＦＴ１２１−ｎ〜ＴＦＴ１２４−ｎ、ｐチャネルＴＦＴ１２５−ｎ〜ＴＦＴ１２７−ｎ、第１のキャパシタＣ１２１−ｎ、第２のキャパシタＣ１２２−ｎ、およびノードＮＤ１２１−ｎ，ＮＤ１２２−ｎ，ＮＤ１２３−ｎ，ＮＤ１２４−ｎを有している。
ＴＦＴ１２１（−１〜−ｎ）が本発明に係る第１の電界効果トランジスタを構成し、ＴＦＴ１２２（−１〜−ｎ）が第２の電界効果トランジスタを構成し、ＴＦＴ１２５（−１〜−ｎ）が第１のスイッチを構成し、ＴＦＴ１２６（−１〜−ｎ）が第２のスイッチを構成し、ＴＦＴ１２３（−１〜−ｎ）が第３のスイッチを構成し、ＴＦＴ１２４（−１〜−ｎ）が第４のスイッチを構成する。
【００３６】
電流サンプルホールド回路１０３１−１において、ＴＦＴ１２１−１のソースが接地電位（所定電位）ＧＮＤに接続され、ドレインがノードＮＤ１２１−１に接続され、ゲートがノードＮＤ１２２−１に接続されている。ノードＮＤ１２１−１とノードＮＤ１２２−１とに第１のスイッチとしてのＴＦＴ１２５−１のソース・ドレインがそれぞれ接続されている。ＴＦＴ１２５−１のゲートがサンプルホールド線ＳＨＬ１２１−１に接続されている。
キャパシタＣ１２１−１の第１電極がノードＮＤ１２２−１に接続され、第２電極が接地電位ＧＮＤに接続されている。
ＴＦＴ１２２−１のソースがノードＮＤ１２１−１に接続され、ドレインがノードＮＤ１２３−１に接続され、ゲートがノードＮＤ１２４−１に接続されている。ノードＮＤ１２３−１とノードＮＤ１２４−１とに第２のスイッチとしてのＴＦＴ１２６−１のソース・ドレインがそれぞれ接続されている。ＴＦＴ１２６−１のゲートがサンプルホールド線ＳＨＬ１２２−１に接続されている。
キャパシタＣ１２２−１の第１電極がノードＮＤ１２４−１に接続され、第２電極が接地電位ＧＮＤに接続されている。
ノードＮＤ１２３−１と入力電流信号の供給線ＩＳＬ１０１とにＴＦＴ１２３−１のソース・ドレインがそれぞれ接続されている。ＴＦＴ１２３−１のゲートがサンプルホールド線ＳＨＬ１２３−１に接続されている。
また、ＴＦＴ１２７−１のソースが電源電圧ＶCCの供給ラインに接続され、ＴＦＴ１２７−１のゲートとドレイン同士が接続されている。すなわち、ＴＦＴ１２７−１はダイオード接続されている。
そして、ＴＦＴ１２７−１のゲートとドレインの接続点とノードＮＤ１２３−１とにＴＦＴ１２４−１のソース・ドレインがそれぞれ接続され、ＴＦＴ１２４−１のゲートがサンプルホールド線ＳＨＬ１２４−１に接続されている。
また、ノードＮＤ１２３−１が水平スイッチ１０３２−１に接続されている。
【００３７】
そして、ＴＦＴ１２４−１とＴＦＴ１２７−１により本発明に係るリーク除去回路が構成されている。
また、定電流源として機能するＴＦＴ１２１−１およびＴＦＴ１２２−１と第１のスイッチを構成するＴＦＴ１２５−１および第２のスイッチとしてのＴＦＴ１２６−１はそれぞれ逆極性のトランジスタで形成されている。
【００３８】
なお、他の電流サンプルホールド回路１０３１−２〜１０３１−ｎの接続形態は、上述した電流サンプルホールド回路１０３１−１と同様に行われることから、ここではその詳細は省略する。
【００３９】
次に、上記構成の動作を、水平セレクタの動作を中心に、図３（Ａ）〜（Ｋ）に関連付けて説明する。
【００４０】
なお、図３（Ａ）のＳＨＳＷは水平スイッチの切換信号を、図３（Ｂ）は第１列目のＴＦＴ１２３−１のゲートが接続されたサンプルホールド線ＳＨＬ１２３−１の信号レベルを、図３（Ｃ）は第１列目のＴＦＴ１２５−１のゲートが接続されたサンプルホールド線ＳＨＬ１２１−１の信号レベルを、図３（Ｄ）は第１列目のＴＦＴ１２６−１のゲートが接続されたサンプルホールド線ＳＨＬ１２２−１の信号レベルを、図３（Ｅ）は第２列目のＴＦＴ１２３−２のゲートが接続されたサンプルホールド線ＳＨＬ１２３−２の信号レベルを、図３（Ｆ）は第２列目のＴＦＴ１２５−２のゲートが接続されたサンプルホールド線ＳＨＬ１２１−２の信号レベルを、図３（Ｇ）は第２列目のＴＦＴ１２６−２のゲートが接続されたサンプルホールド線ＳＨＬ１２２−２の信号レベルを、図３（Ｈ）は第１列目のＴＦＴ１２１−１のドレイン電位Ｖｄ１２１１を、図３（Ｉ）は第２列目のＴＦＴ１２１−２のドレイン電位Ｖｄ１２１２を、図３（Ｊ）は第１列目の第１のキャパシタＣ１２１−１の電位ＶＣ１２１１を、図３（Ｋ）は第２列目の第１のキャパシタＣ１２１−２の電位ＶＣ１２１２をそれぞれ示している。
【００４１】
図２の第１列目の電流サンプルホールド回路１０３１−１においては、図３（Ａ）〜（Ｄ）に示すように、切換信号ＳＨＳＷを低レベルとして全水平スイッチＨＳＷをオフさせた状態で、サンプルホールド線ＳＨＬ１２１−１，ＳＨＬ１２２−１，を低レベルとし、サンプルホールド線ＳＨＬ１２３−１を高レベルとしてＴＦＴ１２５−１，１２６−１，１２３−１を導通状態とする。
ＴＦＴ１２３−１が導通状態となったことに伴い、信号電流Ｉｉｎが電流サンプルホールド回路１０３１−１内に流れる。
このとき、ＴＦＴ１２１−１は、ＴＦＴ１２５−１を介してゲート−ドレインが接続されており、飽和領域にて動作する。そのゲート電圧は前述した式１に基づいて決定され、キャパシタＣ１２１−１に保持される。
同様に、ＴＦＴ１２２−１は、ＴＦＴ１２６−１を介して飽和領域にて動作する。そのゲート電圧は前述した式１に基づいて決定され、キャパシタＣ１２２−１に保持される。
このように、所定のゲート電圧がキャパシタＣ１２１−１、およびＣ１２２−１に書き込まれた後に、図３（Ｂ）〜（Ｄ）に示すように、サンプルホールド線ＳＨＬ１２１−１を高レベルとして（たとえば０Ｖから１５Ｖに切り換えて）ＴＦＴ１２５−１を非導通状態とし、次に、サンプルホールド線ＳＨＬ１２２−１を高レベルとして（たとえば０Ｖから１５Ｖに切り換えて）ＴＦＴ１２６−１を非導通状態とした後に、サンプルホールド線ＳＨＬ１２３−１を低レベルとしてＴＦＴ１２３−１を非導通状態とする。
【００４２】
次に、同様に、図２の第２列目の電流サンプルホールド回路１０３１−２においては、図３（Ａ），（Ｅ）〜（Ｆ）に示すように、切換信号ＳＨＳＷを低レベルとして全水平スイッチＨＳＷをオフさせた状態で、サンプルホールド線ＳＨＬ１２１−２，ＳＨＬ１２２−２，を低レベルとし、サンプルホールド線ＳＨＬ１２３−２を高レベルとしてＴＦＴ１２５−２，１２６−２，１２３−２を導通状態とする。
ＴＦＴ１２３−２が導通状態となったことに伴い、信号電流Ｉｉｎが電流サンプルホールド回路１０３１−２内に流れる。
このとき、ＴＦＴ１２１−２は、ＴＦＴ１２５−２を介してゲート−ドレインが接続されており、飽和領域にて動作する。そのゲート電圧は前述した式１に基づいて決定され、図３（Ｋ）に示すように、キャパシタＣ１２１−２に保持される。
同様に、ＴＦＴ１２２−２は、ＴＦＴ１２６−２を介して飽和領域にて動作する。そのゲート電圧は前述した式１に基づいて決定され、キャパシタＣ１２２−１に保持される。
このように、所定のゲート電圧がキャパシタＣ１２１−２、およびＣ１２２−１に書き込まれた後に、図３（Ｅ）〜（Ｇ）に示すように、サンプルホールド線ＳＨＬ１２１−２を高レベルとして（たとえば０Ｖから１５Ｖに切り換えて）ＴＦＴ１２５−２を非導通状態とし、次に、サンプルホールド線ＳＨＬ１２２−２を高レベルとして（たとえば０Ｖから１５Ｖに切り換えて）ＴＦＴ１２６−２を非導通状態とした後に、サンプルホールド線ＳＨＬ１２３−２を低レベルとしてＴＦＴ１２３−２を非導通状態とする。
【００４３】
以下、隣接サンプルホールド回路が順次動作してゆき、全ての回路に映像信号Ｉｉｎが点順次にサンプルホールドされる。
そして、各電流サンプルホールド回路１０３１−１，１０３１−２，・・・は、自段のサンプルホールドが終了し、他段がサンプルホールド行っている期間に、たとえばサンプルホールドが終了した電流サンプルホールド回路１０３１−１は、ＴＦＴ１２３−１を非導通状態とした後、サンプルホールド線ＳＨＬ１２４−１を高レベルとしてＴＦＴ１２４−１を導通状態とする。
この回路には電流Ｉｉｎが流れるが、ＴＦＴ１２７−１のゲート電圧（ドレイン電圧）は電流Ｉｉｎに相当する電圧になる。この場合、ＴＦＴ１２１−１とＴＦＴ１２２−１とは飽和領域で駆動できるようにＴＦＴ１２７−１のサイズ設計を行う。
【００４４】
ここでＴＦＴ１２５−１のゲートカップリングについて考察する。
本実施形態では、ＴＦＴ１２５−１のトランジスタはｐチャネルになっている。そのため、ＴＦＴ１２５−１がオフするときのゲート電位は０Ｖ→１５Ｖへと変化し、ゲートカップリングの値は正の値を持つ。以上より、ゲートカップリング後のＴＦＴ１２１−１に流れる電流値は図４に示すように、ΔＩｄｓだけ増加する。
このとき、ＴＦＴ１２１−１に流れる電流値がＩｉｎになるようにドレイン電圧が変化する。
本実施形態においては、図４に示すように電流を減少させる方向に変移するので、ドレイン電圧は減少する。
本実施形態では、ドレイン・ソース間電圧Ｖｄｓが減少するので、飽和領域から線形領域側に入ってくる。線形領域ではトランジスタは抵抗体になるので、Ｖｄｓの変化量に対するＩｄｓの変化量はリニアに効く。
よって、カップリングによる電流減少分を補うＶｄｓの変動量は、ＴＦＴ１２５−１をＴＦＴ１２１−１と同極性のｎチャネルにより形成した場合よりも少なくてよくなる。
これにより、カップリングによるＴＦＴ１２１−１のドレイン電圧のゲート電圧に対する変化は少なく、リークを抑制することができる。よって、出力電流値のバラツキを補正することができる。
【００４５】
本実施形態によれば、点順次電流サンプルホールド回路１０３１（−１〜−ｎ）において、カスコード接続を行っているサンプリング回路のスイッチングトランジスタとしてのＴＦＴ１２５−１，１２６−１に、サンプリングトランジスタとしてのＴＦＴ１２１−１，１２２−１と逆極性のトランジスタを用いていることから、サンプリング時のゲートカップリングによるドレイン電圧の変化を抑え、ホールド時間中のリーク電流を抑えることができる。
ホールド期間中のリークを除去することで、ホールド時間差による出力電流値のバラツキを抑制することができ、均一な定電流源を形成できる。
その結果、図５に示すように、スキャン終了部に向かって輝度むらが発生しない高品位な画像を表示することが可能となる。
そして、上記のバラツキ抑制の効果は、リーク電流の大きなＴＦＴにおいて顕著である。そのため、ＴＦＴを用いた電流駆動の有機ＥＬディスプレイでの高ユニフォーミティを持つ画質を得ることができる。
【００４６】
なお、本実施形態では、スイッチングトランジスタとしてのＴＦＴ１２５−１，１２６−１をｐチャネルとしたが、サンプリングトランジスタとしてのＴＦＴ１２１−１，１２２−１がｐチャネルである場合には、ＴＦＴ１２５−１，１２６−１はｎチャネルでよい。
【００４７】
また、リーク除去回路を構成するＴＦＴ１２７（−１〜−ｎ）をｐチャネルとして説明したが、図６に示すように、ｎチャネルのＴＦＴ１２７Ａ（−１〜−ｎ）をゲートとドレインを接続したダイオード接続させたものでも良い。
【００４８】
【発明の効果】
以上説明したように、本発明によれば、サンプリング時のゲートカップリングによるドレイン電圧の変化を抑え、ホールド時間中のリーク電流を抑えることができる。
ホールド期間中のリークを除去することで、ホールド時間差による出力電流値のバラツキを抑制することができ、均一な定電流源を形成できる。
上記のバラツキ抑制の効果は、リーク電流の大きなＴＦＴにおいて顕著である。そのため、ＴＦＴを用いた電流駆動の有機ＥＬディスプレイでの高ユニフォーミティを持つ画質を得ることができる。
【図面の簡単な説明】
【図１】本発明に係る有機ＥＬ表示装置の構成を示すブロック図である。
【図２】図１の有機ＥＬ表示装置において本実施形態に係る画素回路の具体的な構成を示す回路図である。
【図３】本実施形態に係る動作を説明するためのタイミングチャートである。
【図４】本実施形態に係る動作を説明するための図である。
【図５】本実施形態の利点を説明するための図である。
【図６】本実施形態に係るリーク除去回路の他の構成を採用した有機ＥＬ表示装置の構成を示す回路図である。
【図７】一般的な有機ＥＬ表示装置の構成を示すブロック図である。
【図８】図７の画素回路の一構成例を示す回路図である。
【図９】図７の水平セレクタの要部の具体的な構成を示す回路図である。
【図１０】図９の回路の動作を説明するためのタイミングチャートである。
【図１１】図９の回路の動作を説明するための図である。
【図１２】図９の回路の課題を説明するための図である。
【図１３】図９の回路の課題を説明するための図である。
【符号の説明】
１００，１００Ａ…表示装置、１０１…画素回路（ＰＸＬＣ）、１０２…画素アレイ部、１０３，１０３Ａ…水平セレクタ（ＨＳＥＬ）、１０３１−１〜１０３１−ｎ，１０３１Ａ−１〜１０３１Ａ−ｎ…電流サンプルホールド回路、１０４…ライトスキャナ（ＷＳＣＮ）、１０５…ドライブスキャナ（ＤＳＣＮ）、１１１〜１１４…ＴＦＴ、１１５…発光素子、１２１（−１〜ｎ）〜１２４（−１〜ｎ）…ｎチャネルＴＦＴ、１２５（−１〜ｎ）〜１２７（−１〜ｎ）…ｐチャネルＴＦＴ、１２７Ａ（−１〜ｎ）…ｎチャネルＴＦＴ、ＤＴＬ１０１〜ＤＴＬ１０ｎ…データ線、ＷＳＬ１０１〜ＷＳＬ１０ｍ…走査線、ＤＳＬ１０１〜ＤＳＬ１０ｍ…駆動線、ＩＳＬ１０１…信号電流の供給線、ＳＨＬ１２１（−１〜ｎ）〜１２４（−１〜ｎ）…サンプルホールド線。
【発明の属する技術分野】
本発明は、有機ＥＬ（Electroluminescence ）ディスプレイなどの、電流値によって輝度が制御される電気光学素子を有する画素回路がマトリクス状に配列された画像表示装置のうち、特に各画素回路内部に設けられた絶縁ゲート型電界効果トランジスタによって電気光学素子に流れる電流値が制御される、いわゆるアクティブマトリクス型画像表示装置に関するものである。
【０００２】
【従来の技術】
画像表示装置、たとえば液晶ディスプレイなどでは、多数の画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に光強度を制御することによって画像を表示する。
これは有機ＥＬディスプレイなどにおいても同様であるが、有機ＥＬディスプレイは各画素回路に発光素子を有する、いわゆる自発光型のディスプレイであり、液晶ディスプレイに比べて画像の視認性が高い、バックライトが不要、応答速度が速い、等の利点を有する。
また、各発光素子の輝度はそれに流れる電流値によって制御することによって発色の階調を得る、すなわち発光素子が電流制御型であるという点で液晶ディスプレイなどとは大きく異なる。
【０００３】
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とが可能であるが、前者は構造が単純であるものの、大型かつ高精細のディスプレイの実現が難しいなどの問題がある。
このため、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子、一般にはＴＦＴ（Thin Film Transistor、薄膜トランジスタ）によって制御する、アクティブマトリクス方式の開発が盛んに行われている。
【０００４】
図７は、電流駆動方式を採用した有機ＥＬ表示装置の構成を示すブロック図である。
この表示装置１は、図７に示すように、画素回路（ＰＸＬＣ）２ａがｍ×ｎのマトリクス状に配列された画素アレイ部２、水平セレクタ（ＨＳＥＬ）３、ライトスキャナ（ＷＳＣＮ）４、ドライブスキャナ（ＤＳＣＮ）５、水平セレクタ３により選択され輝度情報に応じたデータ信号が供給されるデータ線ＤＴＬ１〜ＤＴＬｎ、ライトスキャナ４により選択駆動される走査線ＷＳＬ１〜ＷＳＬｍ、およびドライブスキャナ５により選択駆動される駆動線ＤＳＬ１〜ＤＳＬｍ、を有する。
【０００５】
図８は、図７の画素回路２ａの一構成例を示す回路図である。
【０００６】
図８の画素回路２ａは、ｐチャネル薄膜電界効果トランジスタ（以下、ＴＦＴという）１１〜ＴＦＴ１４、キャパシタＣ１１、発光素子である有機ＥＬ素子（ＯＬＥＤ）１５を有する。また、図８において、ＤＴＬは入力信号が電流として伝播されるデータ線を示している。
有機ＥＬ素子は多くの場合整流性があるため、ＯＬＥＤ(Organic Light Emitting Diode)と呼ばれることがあり、図８その他では発光素子としてダイオードの記号を用いているが、以下の説明においてＯＬＥＤには必ずしも整流性を要求するものではない。
図８ではＴＦＴ１１のソースが電源電位ＶCC（電源電圧ＶCCの供給ライン）に接続され、発光素子１５のカソード（陰極）は接地電位ＧＮＤに接続されている。図８の画素回路２ａの動作は以下の通りである。
【０００７】
入力信号（電流信号）ＳＩの書き込み時には、ＴＦＴ１２を非導通に保持した状態で、ＴＦＴ１３，ＴＦＴ１４を導通状態に保持する。
これにより、駆動（ドライブ）トランジスタであるＴＦＴ１１に信号電流に応じた電流が流れる。
このとき、ＴＦＴ１１のゲートとドレインは導通状態にあるＴＦＴ１３により電気的に接続されており、ＴＦＴ１１は飽和領域にて駆動している。
よって、下記式１に基づいて入力電流に相当するゲート電圧が書き込まれ、画素容量であるキャパシタＣ１１に保持される。
その後、ＴＦＴ１４を非導通状態に保持して、ＴＦＴ１２を導通状態に保持する。
これにより、入力信号電流に応じた電流がＴＦＴ１２と発光素子１５に流れ、発光素子１５はその電流値に応じた輝度で発光する。
上記のように、ＴＦＴ１４を導通させてデータ線に与えられた輝度情報を画素内部に伝える操作を、以下「書き込み」と呼ぶ。
【０００８】
この画素回路２ａでは、ドライブトランジスタ１１のしきい値Ｖｔｈや移動度μのバラツキが補正される。
【０００９】
【数１】
Ｉds＝１／２・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖgs−｜Ｖｔｈ｜）2 …（１）
【００１０】
ここで、μはキャリアの移動度を、Ｃｏｘは単位面積当たりのゲート容量を、Ｗはゲート幅を、Ｌはゲート長を、ＶｇｓはＴＦＴ１１のゲート・ソース間電圧を、ＶｔｈはＴＦＴ１１のしきい値Ｖｔｈをそれぞれ示している。
【００１１】
この方式では、映像信号が電流値Ｉｉｎとしてパネルの水平セレクタ３に入力される。入力された電流信号は、水平セレクタ３にてサンプルホールドされ、全段がサンプルホールドされた後に、同時に画素が接続されたデータ線ＤＴＬに電流が出力される。
【００１２】
図９は、水平セレクタ３の要部の構成を示す回路図である。
水平セレクタ３は、図９に示すように、画素回路のマトリクス配列に対して列毎に配線され、輝度情報に応じたデータ信号が供給されるデータ線ＤＴＬ１，ＤＴＬ２、〜、ＤＴＬｎに対応して設けられた、電流サンプルホールド回路３１−１，３１−２、〜、３１−ｎと、ｎチャネルＴＦＴからなる水平スイッチ（ＨＳＷ）３２−１，３２−２、〜、３２−ｎを有している。
【００１３】
電流サンプルホールド回路３１−１は、図９に示すように、ＴＦＴ３３−１，ＴＦＴ３４−１、ＴＦＴ３５−１、キャパシタＣ３１−１、およびノードＮＤ３１−１，ＮＤ３２−１を有している。
同様に、電流サンプルホールド回路３１−１は、図９に示すように、ＴＦＴ３３−２，ＴＦＴ３４−２、ＴＦＴ３５−２、キャパシタＣ３１−２、およびノードＮＤ３１−２，ＮＤ３２−２を有している。
そして、図示しないが、電流サンプルホールド回路３１−ｎは、ＴＦＴ３３−ｎ，ＴＦＴ３４−ｎ、ＴＦＴ３５−ｎ、キャパシタＣ３１−ｎ、およびノードＮＤ３１−ｎ，ＮＤ３２−ｎを有している。
【００１４】
この水平セレクタ３のサンプルホールド動作を、図１０（Ａ）〜（Ｍ）に関連付けて説明する。
なお、図１０（Ａ）のＳＨＳＷは水平スイッチの切換信号を示している。また、図１０（Ｈ）は第１列目のＴＦＴ３３−１のドレイン電位Ｖｄ３３１を、図１０（Ｉ）は第２列目のＴＦＴ３３−２のドレイン電位Ｖｄ３３２を、図１０（Ｊ）は第ｎ列目のＴＦＴ３３−ｎのドレイン電位Ｖｄ３３ｎを、図１０（Ｋ）は第１列目のキャパシタＣ１１−１の電位ＶＣ１１１を、図１０（Ｌ）は第２列目のキャパシタＣ１１−２の電位ＶＣ１１２を、図１０（Ｍ）は第ｎ列目のキャパシタＣ１１−ｎの電位ＶＣ１１ｎを、それぞれ示している。
【００１５】
図１０（Ａ）に示すように、切換信号ＳＨＳＷを低レベルとして全水平スイッチＨＳＷをオフさせた状態で、図１０（Ｂ），（Ｃ）に示すように、第１列目の電流サンプルホールド回路３１−１のＴＦＴ３４−１，３５−１が接続されたサンプルホールド線ＳＨＬ３１−１，３２−１を高レベルとして、ＴＦＴ３４−１，３５−１を導通状態とする（オンさせる）。
このとき、入力信号電流Ｉｉｎが電流サンプルホールド回路３１−１内に流れる。このとき、ＴＦＴ３３−１は、ＴＦＴ３４−１を介してゲート−ドレインが接続されており、飽和領域にて動作する。そのゲート電圧は上記式１に基づいて決定され、図１０（Ｋ）に示すように、キャパシタＣ３１−１に保持される。
所定のゲート電圧がキャパシタＣ３１−１に書き込まれた後に、サンプルホールド線ＳＨＬ３１−１を低レベルとしてＴＦＴ３４−１を非導通状態とし、その後にサンプルホールド線ＳＨＬ３２−１を低レベルとしてＴＦＴ３５−１を非導通状態とする。
【００１６】
次に、同様に、図１０（Ｄ），（Ｅ）に示すように、第２列目の電流サンプルホールド回路３１−２のＴＦＴ３４−２，３５−２が接続されたサンプルホールド線ＳＨＬ３１−２，３２−２を高レベルとして、ＴＦＴ３４−２，３５−２を導通状態とする（オンさせる）。
このとき、入力信号電流Ｉｉｎが電流サンプルホールド回路３１−２内に流れる。このとき、ＴＦＴ３３−２は、ＴＦＴ３４−２を介してゲート−ドレインが接続されており、飽和領域にて動作する。そのゲート電圧は上記式１に基づいて決定され、図１０（Ｌ）に示すように、キャパシタＣ３１−２に保持される。
所定のゲート電圧がキャパシタＣ３１−２に書き込まれた後に、サンプルホールド線ＳＨＬ３１−２を低レベルとしてＴＦＴ３４−２を非導通状態とし、その後にサンプルホールド線ＳＨＬ３２−２を低レベルとしてＴＦＴ３５−２を非導通状態とする。
以下、隣接サンプルホールド回路が順次動作してゆき、全ての回路に映像信号Ｉｉｎが点順次にサンプルホールドされる。
その後、図１０（Ａ）に示すように、水平スイッチＨＳＷが全段同時にオンされ、ＴＦＴ３３−１〜ＴＦＴ３３−ｎが定電流源として機能し、図１１に示すように、サンプルホールドされた電流が各データ線ＤＴＬ１〜ＤＴＬｎに出力される。
【００１７】
【発明が解決しようとする課題】
しかしながら、上述した水平セレクタ３においては、定電流源として機能するＴＦＴ３３（−１〜−ｎ）のドレイン電位、特に、サンプルホールド動作が先に行われるＴＦＴ３３のドレイン電位が降下し、一定に保持することができないという不利益がある
この課題についてさらに詳細に説明する。
【００１８】
ここで、第１列目の電流サンプルホールド回路３１−１のサンプルホールド時の各ノードの電位を調べる。
電流サンプルホールド回路３１−１では、図１２（Ａ）に示すように、ＴＦＴ３５−１が非導通状態に保持されて入力電流Ｉｉｎがサンプルホールドされる。
この期間中、ＴＦＴ３３−１はオンし続けているために、ＴＦＴ３３−１のドレイン電位（ＮＤ３１−１の電位）は供給源がなくなり、接地電位ＧＮＤレベルまで下降してしまう。
このときＴＦＴ３４−１に注目する。ＴＦＴ３４−１はオフしており、キャパシタＣ３１−１には電流Ｉｉｎに相当するゲート電位が保持されている。
【００１９】
しかしながら、ノードＮＤ３１−１の電位が接地電位ＧＮＤレベルまで落ちることで、ＴＦＴ３４−１には、図１２（Ｂ）に示すように、ドレイン・ソース間電圧Ｖｄｓが印加されてしまい、ＴＦＴ３４−１にはリーク電流が流れる。このリーク電流がキャパシタＣ３１−１から流れ出すことで、ＴＦＴ３３−１のゲート電圧は減少してしまう。これにより、ＴＦＴ３３−１のゲート・ソース間電圧Ｖｇｓはサンプルホールド時よりも減少してしまい、その後水平スイッチＨＳＷがオンして飽和領域になったとしても、電流Ｉｉｎより小さい電流値しか流れなくなってしまう。このリーク量はリーク時間に比例する。
【００２０】
サンプルホールド回路は前述したように点順次にて動作するので、スキャン開始部とスキャン終了部とでは、各容量にゲート電位が保持されている時間が異なる。すなわち、図１０（Ｋ）〜（Ｌ）に示すように、スキャン開始部では終了部に比べて保持時間が長くなる。
そのため、スキャン開始部ではリーク時間も長くなり、ゲート電圧降下量がスキャン終了部に比べて大きくなる。つまり、画面全体に単色のラスター表示をしたとしても、図１３に示すように、スキャン終了部に向かって輝度がグラデーションしてしまう。
特に、有機ＥＬ等を駆動するＴＦＴではリーク電流が高いために、この問題は顕著に現れる。
【００２１】
この問題点は有機ＥＬに関わらず、電流のサンプルを行う場面ではどんな時も問題となる。
たとえば、電流を点順次にてサンプリングし、一括で出力する場合には同様の理由でサンプリング開始部と終了部とで出力の電流値が異なってしまう。
【００２２】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、他の回路のサンプリング期間も、定電流源として機能する出力トランジスタのドレイン電位を一定に保つことができ、出力トランジスタのゲート電位のリークによる変化を抑えることが可能で、出力段の電流値バラツキのない、均一な電流源を得ることができ、スキャン終了部に向かって輝度むらが発生しない高品位な画像を表示することが可能な表示装置を提供することにある。
【００２３】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点は、映像信号が信号電流として供給される表示装置であって、マトリクス状に複数配列された画素回路と、上記画素回路のマトリクス配列に対して列毎に配線され、輝度情報に応じた信号電流が供給されるデータ線と、上記データ線に対応して設けられ、入力映像信号電流をサンプルホールドする複数のサンプルホールド回路を有し、各サンプルホールド回路を順次動作させて、全てのサンプルホールド回路に映像信号を点順次にサンプルホールドさせ、上記複数のサンプルホールド回路にサンプルホールドされた電流を、水平スイッチを介して対応するデータ線に出力させる水平セレクタと、を有し、上記各サンプルホールド回路は、ソースが接地電位に接続された第１の電界効果トランジスタと、ソースが上記第１の電界効果トランジスタのドレインに接続された第２の電界効果トランジスタと、上記第１の電界効果トランジスタのドレインとゲートとの間に接続された第１のスイッチと、上記第２の電界効果トランジスタのドレインとゲートとの間に接続された第２のスイッチと、上記第２の電界効果トランジスタのドレインと上記信号電流の供給線との間に接続された第３のスイッチと、上記第１の電界効果トランジスタのゲートと接地電位との間に接続された第１のキャパシタと、上記第２の電界効果トランジスタのゲートと接地電位との間に接続された第２のキャパシタと、サンプルホールド動作が終了し、他のサンプルホールド回路がサンプルホールド動作を行っている間に、上記第２の電界効果トランジスタのドレインをダイオード接続されたトランジスタを介して電源電位に接続させる回路と、を有し、上記第２の電界効果トランジスタのドレインが上記水平スイッチを介して対応するデータ線に接続され、上記第１のスイッチと上記第１の電界効果トランジスタ同士、および、上記第２のスイッチと上記第２の電界効果トランジスタ同士のうちの少なくともいずれか同士は、逆極性のトランジスタにより形成されている。
【００２４】
好適には、上記リーク除去回路は、電源電位と上記第２の電界効果トランジスタのドレインとの間に接続されたダイオード接続されたトランジスタと第４のスイッチが直列に接続されている。
【００２５】
本発明によれば、たとえば第１列目のサンプルホールド回路の第１、第２、および第３のスイッチを導通状態とする（オンさせる）。
このとき、入力信号電流がサンプルホールド回路内に流れる。このとき、第１および第２の電界効果トランジスタは、第１のスイッチおよび第２のスイッチを介してゲート−ドレインが接続されており、飽和領域にて動作する。そのゲート電圧は上記式１に基づいて決定され、第１および第２のキャパシタに保持される。
所定のゲート電圧が第１および第２のキャパシタに書き込まれた後に、たとえば第１のスイッチを非導通状態として第２のスイッチを非導通状態とし、その後に第３のスイッチを非導通状態とする。
次に、同様に、第２列目のサンプルホールド回路の第１、第２、および第３のスイッチを導通状態とする（オンさせる）。
このとき、入力信号電流が第２列目のサンプルホールド回路内に流れる。このとき、第１および第２の電界効果トランジスタは、第１のスイッチおよび第２のスイッチを介してゲート−ドレインが接続されており、飽和領域にて動作する。
そのゲート電圧は上記式１に基づいて決定され、第１および第２のキャパシタに保持される。
所定のゲート電圧が第１および第２のキャパシタに書き込まれた後に、たとえば第１のスイッチを非導通状態として第２のスイッチを非導通状態とし、その後に第３のスイッチを非導通状態とする。
【００２６】
以下、隣接サンプルホールド回路が順次動作してゆき、全ての回路に映像信号が点順次にサンプルホールドされる。
そして、自段のサンプルホールドが終了し、他段がサンプルホールドを行っている期間に、たとえばサンプルホールドが終了したサンプルホールド回路は、第３のスイッチを導通状態とする。
すると、ダイオード接続されているトランジスタは、電界効果トランジスタを含む定電流源に従った電流Ｉｉｎが流れる。ここでは定電流源には入力電流がサンプルホールドされているので、ダイオード接続されているトランジスタと、定電流源を構成する電界効果トランジスタには電流Ｉｉｎが流れる。
このとき、ダイオード接続されたトランジスタにはサンプリングされた電流Ｉｉｎに相当する定電流が流れる。トランジスタは飽和領域にて動作するので、このトランジスタのゲート電圧（ドレイン電圧）は式１に基づき動作点が決定される。このゲート電位は電界効果トランジスタのドレイン電位と等しくなる。
ここで、電界効果トランジスタのドレイン電位が電界効果トランジスタのゲート電圧になるべく等しくなるようにダイオード接続されたトランジスタサイズの設計を行うことで、第１のスイッチを構成するたとえばトランジスタのソースとドレインの電圧差を抑制することができる。
また、第１のスイッチおよび第２のスイッチを構成するトランジスタが第１および第２の電界効果トランジスタと逆極性のトランジスタにより形成されていることから、サンプリング時のゲートカップリングによるドレイン電圧の変化を抑え、ホールド時間中のリーク電流を抑えることができる。
ホールド期間中のリークを除去することで、ホールド時間差による出力電流値のバラツキを抑制することができ、均一な定電流源を形成できる。
以上より、電流の点順次サンプリングにおいても、スキャン開始と終了部ブロックとでリーク量の殆ど変わらなくでき、均一な出力電流を得ることができる。
その後、全サンプルホールド回路の電界効果トランジスタが定電流源として機能し、サンプルホールドされた電流が水平スイッチを介して各データ線に並列的に出力される。
これにより、スキャン終了部に向かって輝度むらが発生しない高品位な画像を表示することが可能となる。
【００２７】
【発明の実施の形態】
以下、本発明の実施形態を添付図面に関連付けて説明する。
【００２８】
第１実施形態
図１は、本第１の実施形態に係る電流駆動方式を採用した有機ＥＬ表示装置の構成例を示すブロック図である。
図２は、図１の有機ＥＬ表示装置において本実施形態に係る画素回路および水平セレクタの具体的構成を示す回路図である。
【００２９】
この表示装置１００は、図１および図２に示すように、画素回路（ＰＸＬＣ）１０１がｍ×ｎのマトリクス状に配列された画素アレイ部１０２、水平セレクタ（ＨＳＥＬ）１０３、ライトスキャナ（ＷＳＣＮ）１０４、ドライブスキャナ（ＤＳＣＮ）１０５、水平セレクタ１０３により選択され輝度情報に応じたデータ信号が電流信号として順次に供給されるデータ線ＤＴＬ１０１〜ＤＴＬ１０ｎ、ライトスキャナ１０４により選択駆動される走査線ＷＳＬ１０１〜ＷＳＬ１０ｍ、およびドライブスキャナ１０５により選択駆動される駆動線ＤＳＬ１０１〜ＤＳＬ１０ｍを有する。
【００３０】
なお、画素アレイ部１０２において、画素回路１０１はｍ×ｎのマトリクス状に配列されるが、図１においては図面の簡単化のために２×３のマトリクス状に配列した例を示している。
また、図２においては図面に簡単化のために、水平セレクタ１０３は、第１列と第２列目の電流サンプルホールド回路と水平スイッチＨＳＷのみを記載しているが第ｎ列目まで同様の構成を有する電流サンプルホールド回路が各ＤＴＬ１０１〜ＤＴＬ１０ｎに対応して配置される。
また、図２においても、図面の簡単化のために一つの画素回路の具体的な構成を示している。
【００３１】
本第１の実施形態に係る画素回路１０１は、図２に示すように、ｐチャネルＴＦＴ１１１〜ＴＦＴ１１４、キャパシタＣ１１１、有機ＥＬ素子（ＯＬＥＤ：電気光学素子）からなる発光素子１１５、第１のノードＮＤ１１１、および第２のノードＮＤ１１２を有する。
また、図２において、ＤＴＬ１０１はデータ線を、ＷＳＬ１０１は走査線を、ＤＳＬ１０１は駆動線を、ＳＨＬはサンプルホールド線をそれぞれ示している。
【００３２】
画素回路１０１において、電源電位ＶCCと接地電位ＧＮＤとの間にＴＦＴ１１１、第１のノードＮＤ１１１、ＴＦＴ１１２、および発光素子１１５が直列に接続されている。
具体的には、ドライブトランジスタとしてのＴＦＴ１１１のソースが電源電圧ＶCCの供給ラインに接続され、ドレインが第１のノードＮＤ１１１に接続されている。ＴＦＴ１１２のソースが第１のノードＮＤ１１１に接続され、ドレインが発光素子１１５のアノードに接続され、発光素子１１５のカソードが接地電位ＧＮＤに接続されている。そして、ＴＦＴ１１１のゲートが第２のノードＮＤ１１２に接続され、ＴＦＴ１１２のゲートが駆動線ＤＳＬ１０１に接続されている。
第１のノードＮＤ１１１と第２のノードＮＤ１１２とに、ＴＦＴ１１３のソース・ドレインが接続され、ＴＦＴ１１３のゲートが走査線ＷＳＬ１０１に接続されている。
キャパシタＣ１１１の第１電極が第２のノードＮＤ１１２に接続され、第２電極が電源電位ＶCCに接続されている。
データ線ＤＴＬ１０１と第２のノードＮＤ１１２とにＴＦＴ１１４のソース・ドレインが接続され、ＴＦＴ１１４のゲートが走査線ＷＳＬ１０１に接続されている。
【００３３】
水平セレクタ１０３は、図２に示すように、画素回路のマトリクス配列に対して列毎に配線され、輝度情報に応じたデータ信号が供給されるデータ線ＤＴＬ１０１，ＤＴＬ０１２、〜、ＤＴＬ１０ｎに対応して設けられた、電流サンプルホールド回路１０３１−１，１０３１−２、〜、１０３１−ｎと、ｎチャネルＴＦＴからなる水平スイッチ（ＨＳＷ）１０３２−１，１０３２−２、〜、１０３２−ｎを有している。
【００３４】
電流サンプルホールド回路１０３１−１は、図２に示すように、ｎチャネルＴＦＴ１２１−１〜ＴＦＴ１２４−１、ｐチャネルＴＦＴ１２５−１〜ＴＦＴ１２７−１、第１のキャパシタＣ１２１−１、第２のキャパシタＣ１２２−１、およびノードＮＤ１２１−１，ＮＤ１２２−１，ＮＤ１２３−１，ＮＤ１２４−１を有している。
【００３５】
電流サンプルホールド回路１０３１−２は、図２に示すように、ｎチャネルＴＦＴ１２１−２〜ＴＦＴ１２４−２、ｐチャネルＴＦＴ１２５−２〜ＴＦＴ１２７−２、第１のキャパシタＣ１２１−２、第２のキャパシタＣ１２２−２、およびノードＮＤ１２１−２，ＮＤ１２２−２，ＮＤ１２３−２，ＮＤ１２４−２を有している。
そして、図示しないが、電流サンプルホールド回路１０３１−ｎは、ｎチャネルＴＦＴ１２１−ｎ〜ＴＦＴ１２４−ｎ、ｐチャネルＴＦＴ１２５−ｎ〜ＴＦＴ１２７−ｎ、第１のキャパシタＣ１２１−ｎ、第２のキャパシタＣ１２２−ｎ、およびノードＮＤ１２１−ｎ，ＮＤ１２２−ｎ，ＮＤ１２３−ｎ，ＮＤ１２４−ｎを有している。
ＴＦＴ１２１（−１〜−ｎ）が本発明に係る第１の電界効果トランジスタを構成し、ＴＦＴ１２２（−１〜−ｎ）が第２の電界効果トランジスタを構成し、ＴＦＴ１２５（−１〜−ｎ）が第１のスイッチを構成し、ＴＦＴ１２６（−１〜−ｎ）が第２のスイッチを構成し、ＴＦＴ１２３（−１〜−ｎ）が第３のスイッチを構成し、ＴＦＴ１２４（−１〜−ｎ）が第４のスイッチを構成する。
【００３６】
電流サンプルホールド回路１０３１−１において、ＴＦＴ１２１−１のソースが接地電位（所定電位）ＧＮＤに接続され、ドレインがノードＮＤ１２１−１に接続され、ゲートがノードＮＤ１２２−１に接続されている。ノードＮＤ１２１−１とノードＮＤ１２２−１とに第１のスイッチとしてのＴＦＴ１２５−１のソース・ドレインがそれぞれ接続されている。ＴＦＴ１２５−１のゲートがサンプルホールド線ＳＨＬ１２１−１に接続されている。
キャパシタＣ１２１−１の第１電極がノードＮＤ１２２−１に接続され、第２電極が接地電位ＧＮＤに接続されている。
ＴＦＴ１２２−１のソースがノードＮＤ１２１−１に接続され、ドレインがノードＮＤ１２３−１に接続され、ゲートがノードＮＤ１２４−１に接続されている。ノードＮＤ１２３−１とノードＮＤ１２４−１とに第２のスイッチとしてのＴＦＴ１２６−１のソース・ドレインがそれぞれ接続されている。ＴＦＴ１２６−１のゲートがサンプルホールド線ＳＨＬ１２２−１に接続されている。
キャパシタＣ１２２−１の第１電極がノードＮＤ１２４−１に接続され、第２電極が接地電位ＧＮＤに接続されている。
ノードＮＤ１２３−１と入力電流信号の供給線ＩＳＬ１０１とにＴＦＴ１２３−１のソース・ドレインがそれぞれ接続されている。ＴＦＴ１２３−１のゲートがサンプルホールド線ＳＨＬ１２３−１に接続されている。
また、ＴＦＴ１２７−１のソースが電源電圧ＶCCの供給ラインに接続され、ＴＦＴ１２７−１のゲートとドレイン同士が接続されている。すなわち、ＴＦＴ１２７−１はダイオード接続されている。
そして、ＴＦＴ１２７−１のゲートとドレインの接続点とノードＮＤ１２３−１とにＴＦＴ１２４−１のソース・ドレインがそれぞれ接続され、ＴＦＴ１２４−１のゲートがサンプルホールド線ＳＨＬ１２４−１に接続されている。
また、ノードＮＤ１２３−１が水平スイッチ１０３２−１に接続されている。
【００３７】
そして、ＴＦＴ１２４−１とＴＦＴ１２７−１により本発明に係るリーク除去回路が構成されている。
また、定電流源として機能するＴＦＴ１２１−１およびＴＦＴ１２２−１と第１のスイッチを構成するＴＦＴ１２５−１および第２のスイッチとしてのＴＦＴ１２６−１はそれぞれ逆極性のトランジスタで形成されている。
【００３８】
なお、他の電流サンプルホールド回路１０３１−２〜１０３１−ｎの接続形態は、上述した電流サンプルホールド回路１０３１−１と同様に行われることから、ここではその詳細は省略する。
【００３９】
次に、上記構成の動作を、水平セレクタの動作を中心に、図３（Ａ）〜（Ｋ）に関連付けて説明する。
【００４０】
なお、図３（Ａ）のＳＨＳＷは水平スイッチの切換信号を、図３（Ｂ）は第１列目のＴＦＴ１２３−１のゲートが接続されたサンプルホールド線ＳＨＬ１２３−１の信号レベルを、図３（Ｃ）は第１列目のＴＦＴ１２５−１のゲートが接続されたサンプルホールド線ＳＨＬ１２１−１の信号レベルを、図３（Ｄ）は第１列目のＴＦＴ１２６−１のゲートが接続されたサンプルホールド線ＳＨＬ１２２−１の信号レベルを、図３（Ｅ）は第２列目のＴＦＴ１２３−２のゲートが接続されたサンプルホールド線ＳＨＬ１２３−２の信号レベルを、図３（Ｆ）は第２列目のＴＦＴ１２５−２のゲートが接続されたサンプルホールド線ＳＨＬ１２１−２の信号レベルを、図３（Ｇ）は第２列目のＴＦＴ１２６−２のゲートが接続されたサンプルホールド線ＳＨＬ１２２−２の信号レベルを、図３（Ｈ）は第１列目のＴＦＴ１２１−１のドレイン電位Ｖｄ１２１１を、図３（Ｉ）は第２列目のＴＦＴ１２１−２のドレイン電位Ｖｄ１２１２を、図３（Ｊ）は第１列目の第１のキャパシタＣ１２１−１の電位ＶＣ１２１１を、図３（Ｋ）は第２列目の第１のキャパシタＣ１２１−２の電位ＶＣ１２１２をそれぞれ示している。
【００４１】
図２の第１列目の電流サンプルホールド回路１０３１−１においては、図３（Ａ）〜（Ｄ）に示すように、切換信号ＳＨＳＷを低レベルとして全水平スイッチＨＳＷをオフさせた状態で、サンプルホールド線ＳＨＬ１２１−１，ＳＨＬ１２２−１，を低レベルとし、サンプルホールド線ＳＨＬ１２３−１を高レベルとしてＴＦＴ１２５−１，１２６−１，１２３−１を導通状態とする。
ＴＦＴ１２３−１が導通状態となったことに伴い、信号電流Ｉｉｎが電流サンプルホールド回路１０３１−１内に流れる。
このとき、ＴＦＴ１２１−１は、ＴＦＴ１２５−１を介してゲート−ドレインが接続されており、飽和領域にて動作する。そのゲート電圧は前述した式１に基づいて決定され、キャパシタＣ１２１−１に保持される。
同様に、ＴＦＴ１２２−１は、ＴＦＴ１２６−１を介して飽和領域にて動作する。そのゲート電圧は前述した式１に基づいて決定され、キャパシタＣ１２２−１に保持される。
このように、所定のゲート電圧がキャパシタＣ１２１−１、およびＣ１２２−１に書き込まれた後に、図３（Ｂ）〜（Ｄ）に示すように、サンプルホールド線ＳＨＬ１２１−１を高レベルとして（たとえば０Ｖから１５Ｖに切り換えて）ＴＦＴ１２５−１を非導通状態とし、次に、サンプルホールド線ＳＨＬ１２２−１を高レベルとして（たとえば０Ｖから１５Ｖに切り換えて）ＴＦＴ１２６−１を非導通状態とした後に、サンプルホールド線ＳＨＬ１２３−１を低レベルとしてＴＦＴ１２３−１を非導通状態とする。
【００４２】
次に、同様に、図２の第２列目の電流サンプルホールド回路１０３１−２においては、図３（Ａ），（Ｅ）〜（Ｆ）に示すように、切換信号ＳＨＳＷを低レベルとして全水平スイッチＨＳＷをオフさせた状態で、サンプルホールド線ＳＨＬ１２１−２，ＳＨＬ１２２−２，を低レベルとし、サンプルホールド線ＳＨＬ１２３−２を高レベルとしてＴＦＴ１２５−２，１２６−２，１２３−２を導通状態とする。
ＴＦＴ１２３−２が導通状態となったことに伴い、信号電流Ｉｉｎが電流サンプルホールド回路１０３１−２内に流れる。
このとき、ＴＦＴ１２１−２は、ＴＦＴ１２５−２を介してゲート−ドレインが接続されており、飽和領域にて動作する。そのゲート電圧は前述した式１に基づいて決定され、図３（Ｋ）に示すように、キャパシタＣ１２１−２に保持される。
同様に、ＴＦＴ１２２−２は、ＴＦＴ１２６−２を介して飽和領域にて動作する。そのゲート電圧は前述した式１に基づいて決定され、キャパシタＣ１２２−１に保持される。
このように、所定のゲート電圧がキャパシタＣ１２１−２、およびＣ１２２−１に書き込まれた後に、図３（Ｅ）〜（Ｇ）に示すように、サンプルホールド線ＳＨＬ１２１−２を高レベルとして（たとえば０Ｖから１５Ｖに切り換えて）ＴＦＴ１２５−２を非導通状態とし、次に、サンプルホールド線ＳＨＬ１２２−２を高レベルとして（たとえば０Ｖから１５Ｖに切り換えて）ＴＦＴ１２６−２を非導通状態とした後に、サンプルホールド線ＳＨＬ１２３−２を低レベルとしてＴＦＴ１２３−２を非導通状態とする。
【００４３】
以下、隣接サンプルホールド回路が順次動作してゆき、全ての回路に映像信号Ｉｉｎが点順次にサンプルホールドされる。
そして、各電流サンプルホールド回路１０３１−１，１０３１−２，・・・は、自段のサンプルホールドが終了し、他段がサンプルホールド行っている期間に、たとえばサンプルホールドが終了した電流サンプルホールド回路１０３１−１は、ＴＦＴ１２３−１を非導通状態とした後、サンプルホールド線ＳＨＬ１２４−１を高レベルとしてＴＦＴ１２４−１を導通状態とする。
この回路には電流Ｉｉｎが流れるが、ＴＦＴ１２７−１のゲート電圧（ドレイン電圧）は電流Ｉｉｎに相当する電圧になる。この場合、ＴＦＴ１２１−１とＴＦＴ１２２−１とは飽和領域で駆動できるようにＴＦＴ１２７−１のサイズ設計を行う。
【００４４】
ここでＴＦＴ１２５−１のゲートカップリングについて考察する。
本実施形態では、ＴＦＴ１２５−１のトランジスタはｐチャネルになっている。そのため、ＴＦＴ１２５−１がオフするときのゲート電位は０Ｖ→１５Ｖへと変化し、ゲートカップリングの値は正の値を持つ。以上より、ゲートカップリング後のＴＦＴ１２１−１に流れる電流値は図４に示すように、ΔＩｄｓだけ増加する。
このとき、ＴＦＴ１２１−１に流れる電流値がＩｉｎになるようにドレイン電圧が変化する。
本実施形態においては、図４に示すように電流を減少させる方向に変移するので、ドレイン電圧は減少する。
本実施形態では、ドレイン・ソース間電圧Ｖｄｓが減少するので、飽和領域から線形領域側に入ってくる。線形領域ではトランジスタは抵抗体になるので、Ｖｄｓの変化量に対するＩｄｓの変化量はリニアに効く。
よって、カップリングによる電流減少分を補うＶｄｓの変動量は、ＴＦＴ１２５−１をＴＦＴ１２１−１と同極性のｎチャネルにより形成した場合よりも少なくてよくなる。
これにより、カップリングによるＴＦＴ１２１−１のドレイン電圧のゲート電圧に対する変化は少なく、リークを抑制することができる。よって、出力電流値のバラツキを補正することができる。
【００４５】
本実施形態によれば、点順次電流サンプルホールド回路１０３１（−１〜−ｎ）において、カスコード接続を行っているサンプリング回路のスイッチングトランジスタとしてのＴＦＴ１２５−１，１２６−１に、サンプリングトランジスタとしてのＴＦＴ１２１−１，１２２−１と逆極性のトランジスタを用いていることから、サンプリング時のゲートカップリングによるドレイン電圧の変化を抑え、ホールド時間中のリーク電流を抑えることができる。
ホールド期間中のリークを除去することで、ホールド時間差による出力電流値のバラツキを抑制することができ、均一な定電流源を形成できる。
その結果、図５に示すように、スキャン終了部に向かって輝度むらが発生しない高品位な画像を表示することが可能となる。
そして、上記のバラツキ抑制の効果は、リーク電流の大きなＴＦＴにおいて顕著である。そのため、ＴＦＴを用いた電流駆動の有機ＥＬディスプレイでの高ユニフォーミティを持つ画質を得ることができる。
【００４６】
なお、本実施形態では、スイッチングトランジスタとしてのＴＦＴ１２５−１，１２６−１をｐチャネルとしたが、サンプリングトランジスタとしてのＴＦＴ１２１−１，１２２−１がｐチャネルである場合には、ＴＦＴ１２５−１，１２６−１はｎチャネルでよい。
【００４７】
また、リーク除去回路を構成するＴＦＴ１２７（−１〜−ｎ）をｐチャネルとして説明したが、図６に示すように、ｎチャネルのＴＦＴ１２７Ａ（−１〜−ｎ）をゲートとドレインを接続したダイオード接続させたものでも良い。
【００４８】
【発明の効果】
以上説明したように、本発明によれば、サンプリング時のゲートカップリングによるドレイン電圧の変化を抑え、ホールド時間中のリーク電流を抑えることができる。
ホールド期間中のリークを除去することで、ホールド時間差による出力電流値のバラツキを抑制することができ、均一な定電流源を形成できる。
上記のバラツキ抑制の効果は、リーク電流の大きなＴＦＴにおいて顕著である。そのため、ＴＦＴを用いた電流駆動の有機ＥＬディスプレイでの高ユニフォーミティを持つ画質を得ることができる。
【図面の簡単な説明】
【図１】本発明に係る有機ＥＬ表示装置の構成を示すブロック図である。
【図２】図１の有機ＥＬ表示装置において本実施形態に係る画素回路の具体的な構成を示す回路図である。
【図３】本実施形態に係る動作を説明するためのタイミングチャートである。
【図４】本実施形態に係る動作を説明するための図である。
【図５】本実施形態の利点を説明するための図である。
【図６】本実施形態に係るリーク除去回路の他の構成を採用した有機ＥＬ表示装置の構成を示す回路図である。
【図７】一般的な有機ＥＬ表示装置の構成を示すブロック図である。
【図８】図７の画素回路の一構成例を示す回路図である。
【図９】図７の水平セレクタの要部の具体的な構成を示す回路図である。
【図１０】図９の回路の動作を説明するためのタイミングチャートである。
【図１１】図９の回路の動作を説明するための図である。
【図１２】図９の回路の課題を説明するための図である。
【図１３】図９の回路の課題を説明するための図である。
【符号の説明】
１００，１００Ａ…表示装置、１０１…画素回路（ＰＸＬＣ）、１０２…画素アレイ部、１０３，１０３Ａ…水平セレクタ（ＨＳＥＬ）、１０３１−１〜１０３１−ｎ，１０３１Ａ−１〜１０３１Ａ−ｎ…電流サンプルホールド回路、１０４…ライトスキャナ（ＷＳＣＮ）、１０５…ドライブスキャナ（ＤＳＣＮ）、１１１〜１１４…ＴＦＴ、１１５…発光素子、１２１（−１〜ｎ）〜１２４（−１〜ｎ）…ｎチャネルＴＦＴ、１２５（−１〜ｎ）〜１２７（−１〜ｎ）…ｐチャネルＴＦＴ、１２７Ａ（−１〜ｎ）…ｎチャネルＴＦＴ、ＤＴＬ１０１〜ＤＴＬ１０ｎ…データ線、ＷＳＬ１０１〜ＷＳＬ１０ｍ…走査線、ＤＳＬ１０１〜ＤＳＬ１０ｍ…駆動線、ＩＳＬ１０１…信号電流の供給線、ＳＨＬ１２１（−１〜ｎ）〜１２４（−１〜ｎ）…サンプルホールド線。
Claims (2)
- 映像信号が信号電流として供給される表示装置であって、
マトリクス状に複数配列された画素回路と、
上記画素回路のマトリクス配列に対して列毎に配線され、輝度情報に応じた信号電流が供給されるデータ線と、
上記データ線に対応して設けられ、入力映像信号電流をサンプルホールドする複数のサンプルホールド回路を有し、各サンプルホールド回路を順次動作させて、全てのサンプルホールド回路に映像信号を点順次にサンプルホールドさせ、上記複数のサンプルホールド回路にサンプルホールドされた電流を、水平スイッチを介して対応するデータ線に出力させる水平セレクタと、を有し、
上記各サンプルホールド回路は、
ソースが接地電位に接続された第１の電界効果トランジスタと、
ソースが上記第１の電界効果トランジスタのドレインに接続された第２の電界効果トランジスタと、
上記第１の電界効果トランジスタのドレインとゲートとの間に接続された第１のスイッチと、
上記第２の電界効果トランジスタのドレインとゲートとの間に接続された第２のスイッチと、
上記第２の電界効果トランジスタのドレインと上記信号電流の供給線との間に接続された第３のスイッチと、
上記第１の電界効果トランジスタのゲートと接地電位との間に接続された第１のキャパシタと、
上記第２の電界効果トランジスタのゲートと接地電位との間に接続された第２のキャパシタと、
サンプルホールド動作が終了し、他のサンプルホールド回路がサンプルホールド動作を行っている間に、上記第２の電界効果トランジスタのドレインをダイオード接続されたトランジスタを介して電源電位に接続させる回路と、を有し、
上記第２の電界効果トランジスタのドレインが上記水平スイッチを介して対応するデータ線に接続され、
上記第１のスイッチと上記第１の電界効果トランジスタ同士、および、上記第２のスイッチと上記第２の電界効果トランジスタ同士のうちの少なくともいずれか同士は、逆極性のトランジスタにより形成されている
表示装置。 - 上記回路は、電源電位と上記第２の電界効果トランジスタのドレインとの間に接続されたダイオード接続されたトランジスタと第４のスイッチが直列に接続されている
請求項１記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003148647A JP4543625B2 (ja) | 2003-05-27 | 2003-05-27 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003148647A JP4543625B2 (ja) | 2003-05-27 | 2003-05-27 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004354428A JP2004354428A (ja) | 2004-12-16 |
| JP4543625B2 true JP4543625B2 (ja) | 2010-09-15 |
Family
ID=34044955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003148647A Expired - Fee Related JP4543625B2 (ja) | 2003-05-27 | 2003-05-27 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4543625B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4300490B2 (ja) | 2007-02-21 | 2009-07-22 | ソニー株式会社 | 表示装置及びその駆動方法と電子機器 |
| JP2009008874A (ja) * | 2007-06-28 | 2009-01-15 | Sony Corp | 表示装置及び表示装置の駆動方法 |
| CN101859521B (zh) * | 2009-04-07 | 2012-07-11 | 台湾薄膜电晶体液晶显示器产业协会 | 测量色彩循序显示面板的色彩分离现象的方法及系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001523371A (ja) * | 1996-09-16 | 2001-11-20 | アトメル・コーポレイション | 切換電流メモリセルのためのクロックフィードスルー低減システム |
| WO2002039420A1 (fr) * | 2000-11-07 | 2002-05-16 | Sony Corporation | Affichage a matrice active et affichage electroluminescent organique a matrice active |
| JP2004077743A (ja) * | 2002-08-16 | 2004-03-11 | Sony Corp | 電流サンプリング回路及びそれを用いた電流出力型駆動回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59117318A (ja) * | 1982-12-24 | 1984-07-06 | Hitachi Ltd | 半導体スイツチング回路 |
| JPH02278597A (ja) * | 1989-04-18 | 1990-11-14 | Mitsubishi Electric Corp | サンプルホールド回路 |
| JP4049010B2 (ja) * | 2003-04-30 | 2008-02-20 | ソニー株式会社 | 表示装置 |
-
2003
- 2003-05-27 JP JP2003148647A patent/JP4543625B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001523371A (ja) * | 1996-09-16 | 2001-11-20 | アトメル・コーポレイション | 切換電流メモリセルのためのクロックフィードスルー低減システム |
| WO2002039420A1 (fr) * | 2000-11-07 | 2002-05-16 | Sony Corporation | Affichage a matrice active et affichage electroluminescent organique a matrice active |
| JP2004077743A (ja) * | 2002-08-16 | 2004-03-11 | Sony Corp | 電流サンプリング回路及びそれを用いた電流出力型駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004354428A (ja) | 2004-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230048033A1 (en) | Pixel circuit, display device, and method of driving pixel circuit | |
| JP4049037B2 (ja) | 表示装置およびその駆動方法 | |
| JP4062179B2 (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
| JP4049018B2 (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
| JP4049010B2 (ja) | 表示装置 | |
| WO2005045797A1 (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
| JP2007108380A (ja) | 表示装置および表示装置の駆動方法 | |
| JP2005202070A (ja) | 表示装置、および画素回路 | |
| JP2005215102A (ja) | 画素回路、表示装置およびその駆動方法 | |
| JP4543625B2 (ja) | 表示装置 | |
| JP2005181920A (ja) | 画素回路、表示装置およびその駆動方法 | |
| JP4665423B2 (ja) | 表示装置及びその駆動方法 | |
| JP4581337B2 (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
| JP2005300702A (ja) | 表示装置及びその駆動方法 | |
| JP4547873B2 (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
| JP2005010224A (ja) | 表示装置 | |
| JP2005114993A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100608 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100621 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |