KR100343371B1 - 액티브 매트릭스 유기 이엘 디스플레이 장치 및 이 장치의구동방법 - Google Patents

액티브 매트릭스 유기 이엘 디스플레이 장치 및 이 장치의구동방법 Download PDF

Info

Publication number
KR100343371B1
KR100343371B1 KR1020000051501A KR20000051501A KR100343371B1 KR 100343371 B1 KR100343371 B1 KR 100343371B1 KR 1020000051501 A KR1020000051501 A KR 1020000051501A KR 20000051501 A KR20000051501 A KR 20000051501A KR 100343371 B1 KR100343371 B1 KR 100343371B1
Authority
KR
South Korea
Prior art keywords
voltage
organic
transistor
current driving
data
Prior art date
Application number
KR1020000051501A
Other languages
English (en)
Other versions
KR20020018264A (ko
Inventor
김홍권
Original Assignee
김순택
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김순택, 삼성에스디아이 주식회사 filed Critical 김순택
Priority to KR1020000051501A priority Critical patent/KR100343371B1/ko
Publication of KR20020018264A publication Critical patent/KR20020018264A/ko
Application granted granted Critical
Publication of KR100343371B1 publication Critical patent/KR100343371B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0204Compensation of DC component across the pixels in flat panels

Landscapes

  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액티브 매트릭스 유기 EL 디스플레이 장치 및 이 장치의 구동방법을 공개한다. 그 장치는 스위칭 회로, 전류 구동 회로, 캐패시터, 및 유기 EL을 구비하고, 스위칭 회로는 스캔 라인으로 인가되는 선택 전압에 응답하여 데이터 라인의 데이터를 전송하기 위한 스위칭용 트랜지스터를 구비하고, 전류 구동 회로는 제1전압에 연결되고 스위칭용 트랜지스터로부터 전송되는 데이터에 응답하여 유기 EL에 흐르는 전류를 제어하기 위한 제1전류 구동용 트랜지스터, 및 제2전압에 연결되고 스위칭용 트랜지스터로부터 전송되는 데이터에 응답하여 유기 EL에 역전압이 걸리게 하기 위한 제2전류 구동용 트랜지스터를 구비하고, 캐패시터가 스위칭용 트랜지스터의 출력단과 제2전압사이에 연결되고, 유기 EL의 음극에 제3전압이 인가되는 것을 특징으로 한다. 구동방법은 선택 전압이 인가되는 기간의 제1기간동안 데이터 라인으로 인가되는 전압에 의해서 제2전류 구동용 트랜지스터가 온되는 제1단계, 선택 전압이 인가되는 기간의 제2기간동안 데이터 라인으로 인가되는 전압에 의해서 제1전류 구동용 트랜지스터가 제어되어 유기 EL의 발광이 제어되는 제2단계, 및 복수개의 스캔 라인들에 대하여 단계들을 반복적으로 수행하는 제3단계로 이루어져 있다. 따라서, 유기 EL에 역전압이 인가될 수 있음으로 인해서 수명이 연장될 수 있다.

Description

액티브 매트릭스 유기 이엘 디스플레이 장치 및 이 장치의 구동방법{Active matrix organic EL display device and driving method thereof}
본 발명은 유기 EL 디스플레이 장치에 관한 것으로, 특히 EL에 흐르는 DC 전류로 인한 EL의 퇴화를 방지할 수 있는 유기 EL 디스플레이 장치 및 이 장치의 구동방법에 관한 것이다.
요즈음 많이 사용되고 있는 디스플레이 장치인 액티브 매트릭스 액정 디스플레이(AMLCD; Active Matrix Liquid Crystal Display) 장치는 경박, 저 소비 전력의 특성을 가지고 있지만, 자체의 발광 특성이 없으므로 백라이트(backlight)를 이용해야 한다는 단점이 있다.
AMLCD의 단점을 해소하기 위한 디스플레이 장치가 액티브 매트릭스 유기 EL 디스플레이 장치인데, 유기 EL(electro luminescence) 디스플레이 장치의 EL은 형광성 유기 화합물을 전기적으로 여기시켜 발광시키는 자발광성 디스플레이 장치로서, 낮은 전압에서 구동이 가능하고, 박형 등의 장점을 갖는다.
도1은 종래의 액티브 매트릭스 유기 EL 디스플레이 장치의 구조를 나타내는 것으로, 매트릭스 형태로 배열된 스캔 라인들(S1, S2, ..., Sm)과 데이터 라인들(D1, D2, ..., Dn) 각각의 사이에 스위칭용 PMOS트랜지스터(P1), 캐패시터(C1), 전류 구동용 PMOS트랜지스터(P2), 및 유기 EL(OEL)을 구비하여 구성되어 있다.
PMOS트랜지스터(P1)의 게이트는 스캔 라인에 연결되고, 소스는 데이터 라인에 연결되어 있다. 캐패시터(C1)의 일측은 PMOS트랜지스터(P1)의 드레인에 연결되고 타측은 전압(Vdd)에 연결되어 있다. PMOS트랜지스터(P2)의 소스는 전압(Vdd)에 연결되고, 게이트는 PMOS트랜지스터(P1)의 드레인에 연결되고, 드레인은 유기 EL(OEL)의 양극에 연결되어 있다.
도1에 나타낸 장치의 구동방법을 설명하면 다음과 같다.
스캔 라인으로 인가되는 네거티브 선택 전압에 의해서 PMOS트랜지스터(P1)가 온되면 데이터 라인으로 인가되는 전압(Vdd)에 의해서 캐패시터(C1)에 전하가 축적된다. 캐패시터(C1)의 전압에 의해서 전류 구동용 PMOS트랜지스터(P2)에 흐르는 전류의 양이 결정된다. 결정된 전류의 양에 의해서 유기 EL(OEL)이 발광된다.
상술한 방법으로, 스캔 라인들(S1, S2, ..., Sm)을 순차적으로 인에이블하면서 해당 스캔 라인으로 데이터 라인들(D1, D2, ..., Dn)을 통하여 데이터가 인가된다.
그런데, 도1에 나타낸 바와 같은 액티브 매트릭스 유기 EL 디스플레이 장치는 유기 EL을 발광시키기 위하여 유기 EL의 양극에서 음극으로만 전류가 흐르기 때문에 유기 EL에 흐르는 DC전류로 인해서 EL의 수명이 단축된다는 문제점이 있었다.
즉, 유기 EL의 수명을 연장하기 위해서는 순방향으로만 전류를 흐르게 하면되지 않고 역방향으로도 전류를 흘려주어야 한다.
본 발명의 목적은 유기 EL의 수명을 연장할 수 있는 액티브 매트릭스 유기 EL 디스플레이 장치를 제공하는데 있다.
본 발명의 다른 목적은 상기 목적을 달성하기 위한 액티브 매트릭스 유기 EL 디스플레이 장치의 구동방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 액티브 매트릭스 유기 EL 디스플레이 장치는 매트릭스 형태로 배열된 복수개의 스캔 라인들과 복수개의 데이터 라인들 각각의 사이에 연결된 스위칭 수단, 전류 구동 수단, 캐패시터, 및 유기 EL을 구비하고, 상기 스위칭 수단은 상기 스캔 라인으로 인가되는 선택 전압에 응답하여 상기 데이터 라인의 데이터를 전송하기 위한 스위칭용 트랜지스터를 구비하고, 상기전류 구동 수단은 제1전압에 연결되고 상기 스위칭용 트랜지스터로부터 전송되는 데이터에 응답하여 상기 유기 EL에 흐르는 전류를 제어하기 위한 위한 제1전류 구동용 트랜지스터와 제2전압에 연결되고 상기 스위칭용 트랜지스터로부터 전송되는 데이터에 응답하여 상기 유기 EL에 역전압이 걸리게 하기 위한 제2전류 구동용 트랜지스터를 구비하고, 상기 캐패시터가 상기 스위칭용 트랜지스터의 출력단과 제2전압사이에 연결되고, 상기 유기 EL의 음극에 제3전압이 인가되는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 액티브 매트릭스 유기 EL 디스플레이 장치의 구동방법은 매트릭스 형태로 배열된 복수개의 스캔 라인들과 복수개의 데이터 라인들 각각의 사이에 연결된 스위칭 수단, 전류 구동 수단, 캐패시터, 및 유기 EL을 구비하고, 상기 스위칭 수단은 상기 스캔 라인으로 인가되는 선택 전압에 응답하여 상기 데이터 라인의 데이터를 전송하기 위한 스위칭용 트랜지스터를 구비하고, 상기 전류 구동 수단은 제1전압에 연결되고 상기 스위칭용 트랜지스터로부터 전송되는 데이터에 응답하여 상기 유기 EL에 흐르는 전류를 제어하기 위한 제1전류 구동용 트랜지스터와 제2전압에 연결되고 상기 스위칭용 트랜지스터로부터 전송되는 데이터에 응답하여 상기 유기 EL에 역전압이 걸리게 하기 위한 제2전류 구동용 트랜지스터를 구비하고, 상기 캐패시터가 상기 스위칭용 트랜지스터의 출력단과 제2전압사이에 연결되고, 상기 유기 EL의 음극에 제3전압이 인가되는 것을 특징으로 하는 액티브 매트릭스 유기 EL 디스플레이 장치의 구동방법에 있어서, 상기 선택 전압이 인가되는 기간의 제1기간동안 상기 데이터 라인으로 인가되는 전압에의해서 상기 제2전류 구동용 트랜지스터가 온되는 제1단계, 상기 선택 전압이 인가되는 기간의 제2기간동안 상기 데이터 라인으로 인가되는 전압에 의해서 상기 제1전류 구동용 트랜지스터가 제어되어 상기 유기 EL의 발광이 제어되는 제2단계, 및 상기 복수개의 스캔 라인들에 대하여 상기 단계들을 반복적으로 수행하는 제3단계를 구비한 것을 특징으로 한다.
도1은 종래의 액티브 매트릭스 유기 EL 디스플레이 장치의 구조를 나타내는 것이다.
도2는 본 발명의 액티브 매트릭스 유기 EL 디스플레이 장치의 구조를 나타내는 것이다.
도3은 도2에 나타낸 장치의 일실시예의 구동방법을 설명하기 위한 타이밍도이다.
도4는 도2에 나타낸 장치의 다른 실시예의 구동방법을 설명하기 위한 타이밍도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 액티브 매트릭스 유기 EL 디스플레이 장치 및 이 장치의 구동방법을 설명하면 다음과 같다.
도2는 본 발명의 액티브 매트릭스 유기 EL 디스플레이 장치의 구조를 나타내는 것으로, 매트릭스 형태로 배열된 스캔 라인들(S1, S2, ..., Sm)과 데이터 라인들(D1, D2, ..., Dm) 각각의 사이에 스위칭용 NM0S트랜지스터(N1), 캐패시터(C2), 전류 구동용 PMOS트랜지스터(P3)와 NMOS트랜지스터(N2), 및 유기 EL(OEL)을 구비하여 구성되어 있다.
NMOS트랜지스터(N1)의 게이트는 스캔 라인에 연결되고, 드레인은 데이터 라인에 연결되어 있다. 캐패시터(C2)의 일측은 NMOS트랜지스터(N1)의 소스에 연결되고, 타측은 전압(V1)에 연결되어 있다. PMOS트랜지스터(P3)의 게이트는 NMOS트랜지스터(N1)의 소스에 연결되고, 소스는 전압(Vdd)에 연결되고, 드레인은 유기 EL(OEL)의 양극에 연결되어 있다. NMOS트랜지스터(N2)의 게이트는 NMOS트랜지스터(N1)의 소스에 연결되고, 소스는 전압(V1)에 연결되고, 드레인은 유기 EL(OEL)의 양극에 연결되어 있다.
도3은 도2에 나타낸 장치의 일실시예의 구동방법을 설명하기 위한 타이밍도이다.
스캔 라인들(S1, S2, ..., Sm)로 포지티브 스캔 전압이 순차적으로 인가된다. 스캔 전압은 1수평 주사기간(1H)동안 인가된다. 스캔 전압이 인가되면 NMOS트랜지스터(N1)이 온되고, 이때, 데이터 라인들(D1, D2, ..., Dn)을 통하여 1수평 주사기간의 반주기동안 포지티브 전압이 인가된다. 데이터 라인들(D1, D2, ..., Dn)을 통하여 인가되는 포지티브 전압은 PMOS트랜지스터(P3)를 오프하고 NMOS트랜지스터(N2)를 온하여 유기 EL(OEL)에 역전압이 걸리게 한다. 이때, 데이터 라인들(D1, D2, ..., Dn)을 통하여 인가되는 포지티브 전압의 크기는 전압(Vdd)에서 데이터 라인으로 인가되는 전압을 뺀 전압이 PMOS트랜지스터(P3)의 문턱전압보다 작은 전압이고, 데이터 라인으로 인가되는 전압에서 전압(V1)을 뺀 전압이 NMOS트랜지스터(N2)의 문턱전압보다 큰 값이어야 한다. NMOS트랜지스터(N2)와 PMOS트랜지스터(P3)의 문턱전압은 NMOS트랜지스터(N2)와 PMOS트랜지스터(P3)의 제조시에 결정화 에너지를 달리함에 의해서 가능하다. 이와같이 데이터 라인들(D1, D2, ..., Dn)로 포지티브 전압이 인가되면 유기 EL(OEL)에 역전압이 걸려 유기 EL(OEL)을 리셋하게 된다.
그리고, 1수평 주사기간의 반주기 동안 데이터 라인들(D1, D2, ..., Dn)로 NMOS트랜지스터(N2)를 온하기 위한 전압이 인가된 후에 다음 반주기 동안에 데이터 라인들(D1, D2, ..., Dn)을 통하여 데이터를 인가한다. 이때, 데이터 라인들(D1, D2, ..., Dn)을 통하여 인가되는 전압이 PMOS트랜지스터(P3)의 문턱전압보다 낮은값이면 PMOS트랜지스터(P3)가 온되어 유기 EL(OEL)이 발광하게 된다.
상술한 바와 같은 방법으로, 1수평 주사기간(1H)내에 유기 EL(OEL)로 데이터를 인가하기 전에 유기 EL(OEL)에 역전압을 인가하여 리셋함으로써 유기 EL을 통하여 흐르는 DC전류를 방지하여 유기 EL의 수명을 연장할 수 있다.
도4는 도2에 나타낸 장치의 다른 실시예의 구동방법을 설명하기 위한 타이밍도이다.
스캔 라인들(S1, S2, ..., Sm)로 포지티브 스캔 전압이 순차적으로 인가된다. 스캔 전압은 1수평 주사기간(1H) 동안 인가된다. 그러면, NMOS트랜지스터(N1)가 온되고, 이때, 데이터 라인들(D1, D2, ..., Dn)을 통하여 1수평 주사기간의 반주기동안 포지티브 전압이 인가된다. 데이터 라인들(D1, D2, ..., Dn)을 통하여 인가되는 포지티브 전압은 PMOS트랜지스터(P3)를 오프하기 위한 전압이다. 그리고, 이때, 데이터 라인들(D1, D2, ..., Dn)로 인가되는 전압에서 전압(V1)을 뺀 전압이 NMOS트랜지스터(N2)의 문턱 전압보다 큰 값을 가지게 되어 NMOS트랜지스터(N2)가 온된다. 이 방법은 PMOS트랜지스터(P3)와 NMOS트랜지스터(N2)의 문턱전압의 차이가 거의 없는 경우에 전압(V1)을 조절함에 의해서 1수평 주사기간(1H)의 반주기 동안에 PMOS트랜지스터(P3)를 오프하고, NMOS트랜지스터(N2)를 온한다. 즉, 1수평 주사기간(1H)의 반주기 동안에는 데이터 라인으로 인가되는 전압과 전압(V1)의 차이 전압이 NMOS트랜지스터(N2)의 문턱전압보다 큰 값을 가지도록 하고, 데이터 라인으로 인가되는 전압이 PMOS트랜지스터(P3)의 문턱전압보다 큰 값을 가지도록 함에 의해서 NMOS트랜지스터(N2)를 온하고 PMOS트랜지스터(P3)를 오프하여 유기 EL(OEL)에역전압이 걸리게 한다. 도면에서, 전압(V1(S1))은 스캔 라인(S1)에 연결된 캐패시터(C2)로 인가되는 전압(V1)을, 전압(V2(S2))은 스캔 라인(S2)에 연결된 캐패시터(C2)로 인가되는 전압(V2)을 각각 나타내는 것이다. 이와같이 방법으로, 데이터 라인들(D1, D2, ..., Dn)로 PMOS트랜지스터(P3)를 오프하기 위한 전압이 인가되고 전압(V1)으로 NMOS트랜지스터(N2)를 온할 수 있는 전압을 인가하면 NMOS트랜지스터(N2)가 온되어 유기 EL(OEL)에 역전압이 걸려 유기 EL(OEL)이 리셋된다.
그리고, 1수평 주사기간의 반주기 동안 데이터 라인들(D1, D2, ..., Dn)로 PMOS트랜지스터(P3)를 오프하기 위한 전압이 인가된 후에 다음 반주기 동안에 데이터 라인들(D1, D2, ..., Dn)을 통하여 데이터를 인가한다. 데이터 라인들(D1, D2, ..., Dn)을 통하여 인가되는 전압이 PMOS트랜지스터(P3)의 문턱전압보다 낮은 값이면 PMOS트랜지스터(P3)가 온되어 유기 EL(OEL)이 발광하게 되고, PMOS트랜지스터(P3)의 문턱전압이상의 값이면 PMOS트랜지스터(P3)가 오프되어 유기 EL(OEL)이 발광하지 않게 된다.
상술한 바와 같은 방법으로, 1수평 주사기간(1H)내에 유기 EL(OEL)로 데이터를 인가하기 전에 유기 EL(OEL)에 역전압을 인가하여 유기 EL을 리셋함으로써 유기 EL의 수명을 연장할 수 있다.
도4에 나타낸 구동방법은 PMOS트랜지스터(P3)와 NMOS트랜지스터(N2)의 문턱전압의 차이가 크지 않는 경우에 전압(V1)을 조절함에 의해서 유기 EL(OEL)의 리셋 구간동안 PMOS트랜지스터(P3)를 오프하고 NMOS트랜지스터(N2)를 온함에 의해서 유기 EL(OEL)에 역전압이 걸리게 하는 방법이다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 액티브 매트릭스 유기 EL 디스플레이 장치 및 이 장치의 구동 방법은 데이터 라인으로 데이터를 인가하기 전에 유기 EL에 역전압이 걸릴 수 있게 됨으로써 유기 EL의 수명이 연장될 수 있다.

Claims (8)

  1. 매트릭스 형태로 배열된 복수개의 스캔 라인들과 복수개의 데이터 라인들 각각의 사이에 연결된 스위칭 수단, 전류 구동 수단, 캐패시터, 및 유기 EL을 구비하고,
    상기 스위칭 수단은
    상기 스캔 라인으로 인가되는 선택 전압에 응답하여 상기 데이터 라인의 데이터를 전송하기 위한 스위칭용 트랜지스터를 구비하고,
    상기 전류 구동 수단은
    제1전압에 연결되고 상기 스위칭용 트랜지스터로부터 전송되는 데이터에 응답하여 상기 유기 EL에 흐르는 전류를 제어하기 위한 위한 제1전류 구동용 트랜지스터; 및
    제2전압에 연결되고 상기 스위칭용 트랜지스터로부터 전송되는 데이터에 응답하여 상기 유기 EL에 역전압이 걸리게 하기 위한 제2전류 구동용 트랜지스터를 구비하고,
    상기 캐패시터가 상기 스위칭용 트랜지스터의 출력단과 제2전압사이에 연결되고, 상기 유기 EL의 음극에 제3전압이 인가되는 것을 특징으로 하는 액티브 매트릭스 유기 EL 디스플레이 장치.
  2. 제1항에 있어서, 상기 스위칭용 트랜지스터는
    제1NMOS트랜지스터인 것을 특징으로 하는 액티브 매트릭스 유기 EL 디스플레이 장치.
  3. 제1항에 있어서, 상기 제1전류 구동용 트랜지스터는
    PMOS트랜지스터인 것을 특징으로 하는 액티브 매트릭스 유기 EL 디스플레이 장치.
  4. 제1항에 있어서, 상기 제2전류 구동용 트랜지스터는
    제2NMOS트랜지스터인 것을 특징으로 하는 액티브 매트릭스 유기 EL 디스플레이 장치.
  5. 매트릭스 형태로 배열된 복수개의 스캔 라인들과 복수개의 데이터 라인들 각각의 사이에 연결된 스위칭 수단, 전류 구동 수단, 캐패시터, 및 유기 EL을 구비하고,
    상기 스위칭 수단은
    상기 스캔 라인으로 인가되는 선택 전압에 응답하여 상기 데이터 라인의 데이터를 전송하기 위한 스위칭용 트랜지스터를 구비하고,
    상기 전류 구동 수단은
    제1전압에 연결되고 상기 스위칭용 트랜지스터로부터 전송되는 데이터에 응답하여 상기 유기 EL에 흐르는 전류를 제어하기 위한 제1전류 구동용 트랜지스터;및
    제2전압에 연결되고 상기 스위칭용 트랜지스터로부터 전송되는 데이터에 응답하여 상기 유기 EL에 역전압이 걸리게 하기 위한 제2전류 구동용 트랜지스터를 구비하고,
    상기 캐패시터가 상기 스위칭용 트랜지스터의 출력단과 제2전압사이에 연결되고, 상기 유기 EL의 음극에 제3전압이 인가되는 것을 특징으로 하는 액티브 매트릭스 유기 EL 디스플레이 장치의 구동방법에 있어서,
    상기 선택 전압이 인가되는 기간의 제1기간동안 상기 데이터 라인으로 인가되는 전압에 의해서 상기 제2전류 구동용 트랜지스터가 온되는 제1단계;
    상기 선택 전압이 인가되는 기간의 제2기간동안 상기 데이터 라인으로 인가되는 전압에 의해서 상기 제1전류 구동용 트랜지스터가 제어되어 상기 유기 EL의 발광이 제어되는 제2단계; 및
    상기 복수개의 스캔 라인들에 대하여 상기 단계들을 반복적으로 수행하는 제3단계를 구비한 것을 특징으로 하는 액티브 매트릭스 유기 EL 디스플레이 장치의 구동방법.
  6. 제5항에 있어서, 상기 제1단계는
    상기 제2전압을 상기 제3전압보다 작은 값으로 고정하고 상기 데이터 라인으로 상기 제1전류 구동용 트랜지스터를 오프하고 상기 제2전류 구동용 트랜지스터를 온하기 위한 전압을 인가하는 것을 특징으로 하는 액티브 매트릭스 유기 EL 디스플레이 장치의 구동방법.
  7. 제5항에 있어서, 상기 제1단계는
    상기 데이터 라인으로 상기 제1전류 구동용 트랜지스터를 오프하기 위한 전압을 인가하고, 상기 데이터 라인으로 인가되는 전압에서 상기 제2전압을 뺀 전압이 상기 제2전류 구동용 트랜지스터의 문턱 전압이상이 되도록 하는 것을 특징으로 하는 액티브 매트릭스 유기 EL 디스플레이 장치의 구동방법.
  8. 제7항에 있어서, 상기 제2단계는
    상기 데이터 라인으로 데이터를 인가하고 상기 데이터 라인으로 인가되는 전압에서 상기 제2전압을 뺀 전압이 상기 제2전류 구동용 트랜지스터의 문턱 전압이하가 되도록 하는 것을 특징으로 하는 액티브 매트릭스 유기 EL 디스플레이 장치의 구동방법.
KR1020000051501A 2000-09-01 2000-09-01 액티브 매트릭스 유기 이엘 디스플레이 장치 및 이 장치의구동방법 KR100343371B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000051501A KR100343371B1 (ko) 2000-09-01 2000-09-01 액티브 매트릭스 유기 이엘 디스플레이 장치 및 이 장치의구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000051501A KR100343371B1 (ko) 2000-09-01 2000-09-01 액티브 매트릭스 유기 이엘 디스플레이 장치 및 이 장치의구동방법

Publications (2)

Publication Number Publication Date
KR20020018264A KR20020018264A (ko) 2002-03-08
KR100343371B1 true KR100343371B1 (ko) 2002-07-15

Family

ID=19686718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000051501A KR100343371B1 (ko) 2000-09-01 2000-09-01 액티브 매트릭스 유기 이엘 디스플레이 장치 및 이 장치의구동방법

Country Status (1)

Country Link
KR (1) KR100343371B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003195815A (ja) * 2000-11-07 2003-07-09 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
JP2002244617A (ja) * 2001-02-15 2002-08-30 Sanyo Electric Co Ltd 有機el画素回路
KR100944957B1 (ko) * 2003-12-29 2010-03-02 엘지디스플레이 주식회사 액티브 매트릭스 유기 이엘 디스플레이 장치
KR101066414B1 (ko) * 2004-05-19 2011-09-21 재단법인서울대학교산학협력재단 유기발광소자의 구동소자 및 구동방법과, 이를 갖는표시패널 및 표시장치
KR101209055B1 (ko) 2005-09-30 2012-12-06 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Also Published As

Publication number Publication date
KR20020018264A (ko) 2002-03-08

Similar Documents

Publication Publication Date Title
US7561128B2 (en) Organic electroluminescence display device
KR100592636B1 (ko) 발광표시장치
US6858989B2 (en) Method and system for stabilizing thin film transistors in AMOLED displays
JP4398413B2 (ja) スレッショルド電圧の補償を備えた画素駆動回路
EP1291839B1 (en) Circuit for and method of driving current-driven device
JP5582645B2 (ja) 有機発光表示装置およびその駆動方法
KR100741973B1 (ko) 유기 전계발광 표시장치
JP5157467B2 (ja) 自発光型表示装置およびその駆動方法
KR101591556B1 (ko) 표시 장치 및 그 제어 방법
US20060208975A1 (en) Display apparatus
JP4913119B2 (ja) 有機電気発光ディスプレイ装置及びその駆動方法
US20160372040A1 (en) A pixel circuit, display panel and driving method thereof
KR101054327B1 (ko) 화질 개선을 위한 화소구조를 가지는 전류구동형 능동행렬유기전계발광 디스플레이 장치
WO2009075740A1 (en) Pixel circuit
KR100944957B1 (ko) 액티브 매트릭스 유기 이엘 디스플레이 장치
JP2003150108A (ja) アクティブマトリックス基板及びそれを用いた電流制御型発光素子の駆動方法
US20060007070A1 (en) Driving circuit and driving method for electroluminescent display
JP5074769B2 (ja) 画像表示装置、及びその駆動方法
KR100343371B1 (ko) 액티브 매트릭스 유기 이엘 디스플레이 장치 및 이 장치의구동방법
KR100675939B1 (ko) 유기 전계발광 표시장치
KR20090073688A (ko) 발광 표시 장치 및 그 구동 방법
KR101142786B1 (ko) 유기전계 발광 디스플레이 장치 및 그 구동방법
JP5789585B2 (ja) 表示装置および電子機器
KR100701668B1 (ko) 유기 전계발광 표시장치
KR101380708B1 (ko) 능동형 유기전계발광장치의 화소회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee