JP2004186869A - 電流駆動回路及びその駆動制御方法並びに電流駆動回路を備えた表示装置 - Google Patents

Abstract

【課題】発光駆動トランジスタの素子特性のバラツキに影響されることなく、良好な表示画質を実現することができる電流駆動回路及びその制御方法並びに表示装置を提供する。
【解決手段】電流駆動回路ＩＤＡは、相互に直交するように配設された走査ラインＳＬとデータラインＤＬとの交点近傍に、ゲート端子が走査ラインＳＬに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎａに各々接続されたｎチャネル型トランジスタＴｒ１と、ゲート端子が接点Ｎｂに、ソース端子及びドレイン端子が電源ラインＶＬ及び接点Ｎｃに各々接続されたｎチャネル型トランジスタＴｒ２と、入力接点が上記接点Ｎａに接続されるとともに、出力接点が上記接点Ｎｂに接続されたＣＭＯＳインバータＩＮＶと、を備えた構成を有している。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、電流駆動回路及びその制御方法並びに電流駆動回路を備えた表示装置に関し、特に、画像表示信号に応じた電流を供給することにより所定の輝度階調で発光動作する電流駆動型（又は、電流指定型）の発光素子を備えた表示パネルに適用可能な電流駆動回路及びその制御方法、並びに、該電流駆動回路を備えた表示装置に関する。
【０００２】
【従来の技術】
近年、次世代の表示デバイス（ディスプレイ）として、有機エレクトロルミネッセント素子（以下、「有機ＥＬ素子」と略記する）や発光ダイオード（ＬＥＤ）等のような自己発光型の光学要素（発光素子）を、マトリクス状に配列した表示パネルを備えた発光素子型のディスプレイの本格的な実用化、普及が期待されている。
【０００３】
このような発光素子型ディスプレイ（特に、アクティブマトリックス駆動方式を適用した発光素子型ディスプレイ）においては、液晶表示装置に比較して、表示応答速度が速く、視野角依存性もなく、また、高輝度・高コントラスト化、表示画質の高精細化、低消費電力化等が可能であるとともに、自己発光型の発光素子であるためバックライトを必要とせず、一層の薄型軽量化が可能であるという極めて優位な特徴を有している。
【０００４】
発光素子型ディスプレイの一例は、概略、行方向に配設された走査ラインと列方向に配設されたデータラインの各交点近傍に発光素子を含む表示画素が配列された表示パネルと、画像表示信号（表示データ）に応じた書込電流を生成して、データラインを介して各表示画素に供給するデータドライバと、所定のタイミングで走査信号を順次印加して特定の行の表示画素を選択状態にする走査ドライバと、を備え、各表示画素に供給された上記書込電流により、各発光素子が表示データに応じた所定の輝度階調で発光動作して、所望の画像情報が表示パネルに表示される。なお、発光素子型のディスプレイの具体例については、後述する発明の実施の形態において、詳しく説明する。
【０００５】
ここで、上記ディスプレイにおける表示駆動動作においては、複数の表示画素（発光素子）に対して、データドライバにより表示データに応じた電流値を有する個別の書込電流を生成し、走査ドライバにより選択された特定の行の表示画素に同時に供給して、各発光素子を所定の輝度階調で発光させる動作を、１画面分の各行について順次繰り返す電流指定型の駆動方式や、走査ドライバにより選択された特定の行の表示画素に対して、データドライバにより一定の電流値の駆動電流を、表示データに応じた時間幅（信号幅）で個別に供給して、各発光素子を所定の輝度階調で発光させる動作を、１画面分順次繰り返すパルス幅変調（ＰＷＭ）型の駆動方式等が知られている。
【０００６】
このようなディスプレイに適用される表示画素の具体的な回路構成としては、例えば、図１２に示すように、データライン（表示信号ライン）ＤＬに電流路の一端（ドレイン）が接続されるとともに、走査ライン（選択信号ライン）ＳＬに制御端子（ゲート）が接続されたスイッチングトランジスタＴｐ１、及び、電源ライン（電流供給源）ＶＬに電流路の一端（ドレイン）が接続されるとともに、上記スイッチングトランジスタＴｐ１の電流路の他端（ソース）に制御端子（ゲート）が接続された発光駆動トランジスタＴｐ２を備えた画素駆動回路ＤＣｐと、発光駆動トランジスタＴｐ２の電流路の他端（ソース）がアノードに接続されるとともに、接地電位Ｖｇｎｄにカソードが接続された電流駆動型の発光素子（例えば、有機ＥＬ素子ＯＥＬ）と、を備えた構成が知られている。
ここで、上記画素駆動回路ＤＣｐにおいて、発光駆動トランジスタＴｐ２の制御端子（すなわち、スイッチングトランジスタＴｐ１のソース）には、発光駆動トランジスタＴｐ２のゲート−ソース間容量（寄生容量）に加えて、図１２に示すように、接地電位との間に所定の電荷を蓄積するためのコンデンサ（容量素子）Ｃｐが接続された構成を有するものであってもよい。
【０００７】
このような回路構成を有する画素駆動回路ＤＣｐにおいては、走査ドライバにより走査ラインＳＬに印加される走査信号（選択信号）Ｖｓｅｌに応じてスイッチングトランジスタＴｐ１がオン／オフ動作し、データドライバによりデータラインＤＬに供給される書込電流Ｉｐｉｘが取り込まれ、発光駆動トランジスタＴｐ２のゲート−ソース間容量及びコンデンサＣｐに電圧成分として充電、保持される。そして、該ゲート−ソース間容量及びコンデンサＣｐに保持された電圧成分に基づいて、スイッチングトランジスタＴｐ２がオン、オフ動作し、電源ラインＶＬ（電源電位Ｖｓｃ）から有機ＥＬ素子ＯＥＬに所定の電流値の発光駆動電流が流れる。これにより、有機ＥＬ素子ＯＥＬが、表示データに応じた所定の輝度階調で発光動作する。
なお、図１２に示したような画素駆動回路については、例えば、特許文献１等に、その基本構成や制御動作が記載されている。
【０００８】
【特許文献１】
特開２０００−２６７６２８号公報 （第２頁、図６）
【０００９】
【発明が解決しようとする課題】
しかしながら、上述したような発光素子型ディスプレイにおいては、以下に示すような問題を有していた。
（１）第１に、従来技術（図１２）に示したような画素駆動回路を各表示画素に適用した場合、各画素駆動回路を構成する電界効果型トランジスタ（ＭＯＳＦＥＴ）、特に、発光駆動トランジスタの素子特性を厳密に均一化することは困難であるため、該素子特性のバラツキ、具体的には、しきい値電圧のバラツキにより、各有機ＥＬ素子に供給される発光駆動電流の電流値にバラツキを生じ、各表示画素（有機ＥＬ素子）を均一な輝度階調で発光動作させることが不可能となり、表示画質の劣化を招くという問題を有していた。
【００１０】
（２）第２に、従来技術においては、データドライバにより生成された表示データに応じた書込電流（アナログ電流）が、各データラインを介して各表示画素に供給されるが、この場合、書込電流の電流値は、表示データに対応して変化することになる。ここで、一般に、信号配線（データライン）には寄生容量（配線容量）が存在するため、データラインを介して所定の電流を供給する動作は、データラインに存在する寄生容量を所定の電位まで充電又は放電することに相当する。そのため、例えば、データラインを介して供給される書込電流の電流値が微小である場合には、データラインの充放電動作に時間を要して、その信号レベル（電位）が安定するまでに時間を要することになり、この充放電動作の速度に起因してデータドライバの動作速度が律速されて、表示画素数の増加に対して良好な画像表示動作を実現することが困難になるという問題を有していた。
【００１１】
そこで、本発明は、上述した課題に鑑み、発光素子を電流指定方式で発光制御するディスプレイにおいて、発光駆動トランジスタの素子特性のバラツキに影響されることなく、良好な表示画質を実現することができるとともに、表示データに応じた書込動作を迅速に実行することができる電流駆動回路及びその制御方法を提供し、以て、表示画質及び表示応答特性の向上を図ることができる表示装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
請求項１記載の電流駆動回路は、少なくとも、２値の信号からなる負荷制御信号を所定のタイミングで取り込む信号取込手段と、前記信号取込手段に取り込まれた前記負荷制御信号に対応して、所定の負荷を動作状態とする駆動電流の生成又は停止を行う電流生成制御手段と、を備え、前記電流生成制御手段は、前記信号取込手段に取り込まれた前記負荷制御信号に対応して動作する能動素子を有し、前記駆動電流は、前記能動素子が飽和状態で動作することによって生成される電流であることを特徴とする。
【００１３】
請求項２記載の電流駆動回路は、請求項１記載の電流駆動回路において、前記電流駆動回路は、前記信号取込手段と前記電流生成制御手段の間に介装され、前記信号取込手段に取り込まれた前記負荷制御信号の信号レベルを、前記電流生成制御手段における前記能動素子を飽和状態で動作させる所定の電圧レベルに変換して前記電流生成制御手段に供給する、レベル変換手段を備えることを特徴とする。
請求項３記載の電流駆動回路は、請求項１又は２記載の電流駆動回路において、前記レベル変換手段は、ｐチャネル型及びｎチャネル型の電界効果型トランジスタからなるインバータ回路により構成され、該インバータ回路の入力端に前記信号取込手段に取り込まれた前記負荷制御信号が入力されることを特徴とする。
【００１４】
請求項４記載の電流駆動回路は、請求項１乃至３記載の電流駆動回路において、前記電流生成制御手段における前記能動素子は電界効果型トランジスタによって構成され、前記レベル変換手段は、前記信号取込手段に取り込まれた前記負荷制御信号の信号レベルを、少なくとも前記電界効果型トランジスタを飽和状態でオン動作させる電圧に変換して、該電界効果型トランジスタの制御端子に印加することを特徴とする。
請求項５記載の電流駆動回路は、請求項１乃至４のいずれかに記載の電流駆動回路において、前記負荷は、前記駆動電流に応じて所定の輝度で発光動作する電流駆動型の発光素子であることを特徴とする。
請求項６記載の電流駆動回路は、請求項５記載の電流駆動回路において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする。
【００１５】
請求項７記載の電流駆動回路は、少なくとも、１ビットのデジタル信号を所定のタイミングで取り込む信号取込手段と、前記信号取込手段に取り込まれた前記デジタル信号に対応して、所定の負荷を動作状態とする単位駆動電流の生成又は停止を行う電流生成制御手段と、を備え、前記電流生成制御手段は、前記信号取込手段に取り込まれた前記デジタル信号に対応して動作する能動素子を有し、前記単位駆動電流は、前記能動素子が飽和状態で動作することによって生成される電流駆動部を所定の配列で複数設け、複数ビットのデジタル信号からなる負荷制御信号の各ビットに対応して、前記電流駆動部の各々により生成された前記単位駆動電流の合成電流を、負荷駆動電流として前記負荷に供給することを特徴とする。
【００１６】
請求項８に記載の電流駆動回路は、請求項７記載の電流駆動回路において、前記単位電流駆動回路は、前記信号取込手段と前記電流生成制御手段の間に介装され、前記信号取込手段に取り込まれた前記１ビットのデジタル信号の信号レベルを、前記電流生成制御手段における前記能動素子を飽和状態で動作させる所定の電圧レベルに変換して前記電流生成制御手段に供給する、レベル変換手段を備えることを特徴とする。
請求項９記載の電流駆動回路は、請求項７又は８記載の電流駆動回路において、前記レベル変換手段は、ｐチャネル型及びｎチャネル型の電界効果型トランジスタからなるインバータ回路により構成され、該インバータ回路の入力端に前記信号取込手段に取り込まれた前記１ビットのデジタル信号が入力されていることを特徴とする。
【００１７】
請求項１０記載の電流駆動回路は、請求項７乃至９記載の電流駆動回路において、前記電流生成制御手段における前記能動素子は電界効果型トランジスタによって構成され、前記レベル変換手段は、前記信号取込手段に取り込まれた前記デジタル信号の信号レベルを、少なくとも前記電界効果型トランジスタを飽和状態でオン動作させる電圧に変換して、該電界効果型トランジスタの制御端子に印加することを特徴とする。
請求項１１記載の電流駆動回路は、請求項７乃至１０記載の電流駆動回路において、前記電流駆動部により生成される前記単位駆動電流は、各々異なる電流値を有するように設定され、前記負荷駆動電流により前記負荷の動作状態が段階的に制御されることを特徴とする。
【００１８】
請求項１２記載の電流駆動回路は、請求項１１記載の電流駆動回路において、前記電流駆動部により生成される前記単位駆動電流は、各々２^ｎ（ｎ＝０、１、２、３、・・・）で規定される、異なる比率の電流値を有するように設定されていることを特徴とする。
請求項１３記載の電流駆動回路は、請求項１１又は１２記載の電流駆動回路において、前記電流駆動部の前記電流生成制御手段を構成する電界効果型トランジスタは、各々２^ｎ（ｎ＝０、１、２、３、・・・）で規定される、異なる比率のトランジスタサイズを有するように設定されていることを特徴とする。
請求項１４記載の電流駆動回路は、請求項７乃至１３のいずれかに記載の電流駆動回路において、前記負荷は、前記負荷駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子であることを特徴とする。
請求項１５記載の電流駆動回路は、請求項１４記載の電流駆動回路において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする。
【００１９】
請求項１６記載の電流駆動回路の駆動制御方法は、所定の負荷に対して負荷駆動電流を供給することにより、前記負荷を所定の動作状態で駆動させる電流駆動回路の駆動制御方法において、複数ビットのデジタル信号を複数の電流駆動部の配列状態に応じて、順次取り込む動作と、前記複数の電流駆動部により、前記デジタル信号の各ビットに対応する個別の単位駆動電流を生成する動作と、前記個別の単位駆動電流を合成して、前記負荷駆動電流として前記負荷に供給する動作と、を実行することを特徴とする。
請求項１７記載の電流駆動回路の駆動制御方法は、請求項１６記載の電流駆動回路の駆動制御方法において、前記複数の電流駆動部により生成される前記単位駆動電流は、各々異なる電流値を有するように設定され、前記負荷駆動電流により前記負荷の動作状態が段階的に制御されることを特徴とする。
【００２０】
請求項１８記載の電流駆動回路の駆動制御方法は、請求項１７記載の電流駆動回路の駆動制御方法において、前記複数の電流駆動部により生成される前記単位駆動電流は、各々２^ｎ（ｎ＝０、１、２、３、・・・）で規定される、異なる比率の電流値を有するように設定されていることを特徴とする。
請求項１９記載の電流駆動回路の駆動制御方法は、請求項１６乃至１８のいずれかに記載の電流駆動回路の駆動制御方法において、前記負荷は、前記負荷駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子であることを特徴とする。
【００２１】
請求項２０記載の表示装置は、少なくとも、複数の走査線群及び複数の信号線群が相互に直交するように配設され、該走査線群及び該信号線群の交点に複数の表示画素がマトリクス状に配列された表示パネルと、前記各表示画素を行単位で選択状態にするための走査信号を前記走査線群に印加する走査駆動手段と、表示信号に基づく複数ビットのデジタル信号を、前記各信号線群を介して前記各表示画素に供給する信号駆動手段と、を備え、前記表示画素は、少なくとも、発光駆動電流の電流値に応じて所定の輝度階調で発光動作する電流駆動型の発光素子と、少なくとも、１ビットのデジタル信号を所定のタイミングで取り込む信号取込手段と、前記信号取込手段に取り込まれた前記デジタル信号に対応して、前記発光素子を動作状態とする単位駆動電流の生成又は停止を行う電流生成制御手段と、を備え、前記電流生成制御手段は、前記信号取込手段に取り込まれた前記デジタル信号に対応して動作する能動素子を有し、前記単位駆動電流は、前記能動素子が飽和状態で動作することによって生成される電流駆動部を所定の配列で複数具備し、前記複数ビットのデジタル信号の各ビットに対応して、前記電流駆動部の各々により生成された前記単位駆動電流の合成電流を、前記発光駆動電流として前記発光素子に供給することを特徴とする。
【００２２】
請求項２１記載の表示装置は、請求項２０記載の表示装置において、前記電流駆動部により生成される前記単位駆動電流は、各々異なる電流値を有するように設定され、前記発光駆動電流により前記発光素子の動作状態が段階的に制御されることを特徴とする。
請求項２２記載の表示装置は、請求項２１記載の表示装置において、前記電流駆動部により生成される前記単位駆動電流は、各々２^ｎ（ｎ＝０、１、２、３、・・・）で規定される、異なる比率の電流値を有するように設定されていることを特徴とする。
請求項２３記載の表示装置は、請求項２０乃至２２のいずれかに記載の表示装置において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする。
【００２３】
すなわち、本発明に係る電流駆動回路及びその駆動制御方法は、少なくとも、負荷制御信号（表示データ）に基づくデジタル信号を所定のタイミングで取り込む選択トランジスタ（信号取込手段）と、取り込まれたデジタル信号に基づいてオン動作又はオフ動作する能動素子（電流生成制御手段）と、を備え、オン動作においては能動素子が飽和状態で動作し、このときの電流路に流れる駆動電流の電流値に応じて、電流駆動型の発光素子等の負荷を規定の動作状態で駆動（発光動作）させるように構成されている。
【００２４】
このために、取り込まれたデジタル信号の信号レベルを、能動素子を飽和状態でオン動作又はオフ動作させることができる所定のハイレベル又はローレベルの信号レベルに変換するインバータ回路（レベル変換手段）を備え、これにより、能動素子の制御端子には、供給されるデジタル信号に対応した十分なハイレベル又はローレベルの電圧が印加されるので、オン動作時には、常に、能動素子の飽和状態に対応した電流値（飽和電流値）を有する規定の負荷駆動電流が能動素子の電流路を介して発光素子に流れる。
【００２５】
したがって、本発明に係る電流駆動回路を画素駆動回路に適用した表示画素を複数配列して、発光素子を発光動作させる場合であっても、各画素駆動回路（電流駆動回路）を構成する能動素子の素子特性（しきい値電圧）のバラツキの影響を抑制して、略均一な電流値（飽和電流値）を有する発光駆動電流を供給することができ、複数の発光素子を略一定の輝度階調で発光動作させることができる。
【００２６】
ここで、本発明に係る電流駆動回路において、能動素子は、例えば、電界効果型トランジスタによって構成され、該電界効果型トランジスタのトランジスタサイズ（例えば、チャネル幅の比）を段階的に異ならせた複数の電流駆動部を一グループとして、所定の配列で並列的に設け、各電流駆動部に複数ビットのデジタル信号を個別に書き込むことにより、各ビットに対応した単位駆動電流を生成し、この合成電流を負荷駆動電流として単一の負荷（発光素子）に供給する構成を適用することができる。
【００２７】
このような構成を有する電流駆動回路によれば、負荷制御信号として供給される複数ビットのデジタル信号に基づいて、複数の電流駆動部により異なる電流値を有する単位駆動電流を生成して合成することができるので、負荷を段階的に異なる動作状態で駆動（多階調駆動）させることができる。
したがって、このような電流駆動回路を備えた画素駆動回路を表示画素に適用することにより、発光素子を表示データに応じた任意かつ均一性の高い輝度階調で発光動作させることができるので、表示画質を向上させた多階調表示を実現することができる。
【００２８】
また、本発明に係る電流駆動回路を表示画素に適用した表示装置においては、電流駆動回路又は各電流駆動部に表示データに応じたデジタル信号からなる書込信号を、各表示画素に直接供給することができるので、表示画素にアナログ信号からなる書込電流を供給する場合に比較して、信号線の寄生容量への充放電動作の影響を抑制することができ、信号線の信号レベル（電位）を迅速に安定化して、表示画素への書込動作の高速化や表示装置の表示応答速度の向上を図ることができる。
【００２９】
【発明の実施の形態】
以下、本発明に係る電流駆動回路及びその駆動制御方法並びに該電流駆動回路を備えた表示装置について、実施の形態を示して詳しく説明する。
＜電流駆動回路＞
（第１の実施形態）
まず、本発明に係る電流駆動回路及びその駆動制御方法について、図面を参照して説明する。なお、ここでは、本発明に係る電流駆動回路により駆動される負荷として有機ＥＬ素子等の発光素子を備える場合について説明するが、本発明はこれに限定されるものではなく、供給される負荷駆動電流の電流値に応じて動作状態が変化する電流値駆動型の負荷であれば、他の負荷であってもよい。
【００３０】
図１は、本発明に係る電流駆動回路の第１の実施形態を示す回路構成図であり、図２は、本実施形態に係る電流駆動回路の他の例を示す回路構成図である。ここでは、上述した従来技術と同等の構成については、同一又は同等の符号を付して説明する。
図１（ａ）に示すように、本実施形態に係る電流駆動回路ＩＤＡは、例えば、相互に直交するように配設された走査ラインＳＬとデータラインＤＬとの交点近傍に、ゲート端子が走査ラインＳＬに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎａに各々接続されたｎチャネル型の電界効果型トランジスタ（以下、「ｎチャネル型トランジスタ」と記す；信号取込手段）Ｔｒ１と、ゲート端子が接点Ｎｂに、ソース端子及びドレイン端子が電源ラインＶＬ及び接点Ｎｃに各々接続された能動素子のｎチャネル型トランジスタ（発光駆動用トランジスタ；電流生成制御手段）Ｔｒ２と、入力接点が上記接点Ｎａに接続されるとともに、出力接点が上記接点Ｎｂに接続されたＣＭＯＳインバータ（レベル変換手段）ＩＮＶと、を備えた構成を有している。
【００３１】
ここで、ＣＭＯＳインバータＩＮＶは、電源ラインＶＬ（電源電位Ｖｓｃ）と接地ラインＧＬ（接地電位Ｖｇｎｄ）との間に、ゲート端子が接点Ｎａに共通に接続されたｐチャネル型の電界効果型トランジスタ（以下、「ｐチャネル型トランジスタ」と記す）Ｔｒ３及びｎチャネル型トランジスタＴｒ４が直列に接続された周知の構成を有し、ｐチャネル型トランジスタＴｒ３及びｎチャネル型トランジスタＴｒ４のソース端子及びドレイン端子が接点Ｎｂにおいて接続されている。また、このような電流駆動回路ＩＤＡにより発光駆動電流（駆動電流）が供給される有機ＥＬ素子ＯＥＬは、アノード端子が上記接点Ｎｃに、また、カソード端子が接地ラインＧＬ（接地電位Ｖｇｎｄ）に各々接続された構成を有している。
【００３２】
このような構成を有する電流駆動回路ＩＤＡの駆動制御動作は、まず、データラインＤＬを介して負荷制御信号（デジタル信号）Ｓｄを供給するとともに、走査ラインＳＬに対してハイレベルの走査信号Ｖｓｅｌを印加することにより、トランジスタＴｒ１がオン動作して負荷制御信号Ｓｄが接点Ｎａに取り込まれる。次いで、ＣＭＯＳインバータＩＮＶにより取り込まれた負荷制御信号Ｓｄを反転処理するとともに、該負荷制御信号Ｓｄの信号レベルに応じて、電源電位Ｖｓｃに基づくハイレベル又は接地電位Ｖｇｎｄに基づくローレベルを接点Ｎｂに出力する。
【００３３】
これにより、図１（ｂ）に示すように、データラインＤＬを介してハイレベル（“Ｈ”）の負荷制御信号Ｓｄが取り込まれた場合には、接点Ｎｂに接地電位Ｖｇｎｄに基づくローレベル（“Ｌ”）が印加されることにより、ｎチャネル型トランジスタＴｒ２はオフ動作し、有機ＥＬ素子ＯＥＬは、発光動作しない（非発光）。一方、ローレベル（“Ｌ”）の負荷制御信号Ｓｄが取り込まれた場合には、接点Ｎｂに電源電位Ｖｓｃに基づくハイレベル（“Ｈ”）が印加されることにより、トランジスタＴｒ２が飽和状態でオン動作して、該飽和状態に対応した所定の電流値（飽和電流値）を有する発光駆動電流が電源ラインＶＬからトランジスタＴｒ２、接点Ｎｃを介して、有機ＥＬ素子ＯＥＬに供給される。これにより、有機ＥＬ素子ＯＥＬは、該発光駆動電流の電流値に基づく所定の輝度階調で発光動作する。
すなわち、電源ラインＶＬには、発光駆動用のｎチャネル型トランジスタＴｒ２を飽和状態でオン動作させることができる十分高いハイレベルの電源電位Ｖｓｃが印加されている。
【００３４】
したがって、本実施形態に係る電流駆動回路によれば、データラインを介して供給されるデジタル信号が、発光駆動用トランジスタを飽和状態で動作させる適切な信号レベルに変換されるので、発光駆動用トランジスタの素子特性（しきい値電圧）のバラツキに関わらず、常に一定の状態（飽和状態）でオン動作させて規定の電流値を有する発光駆動電流を流すことができ、発光駆動電流の電流値のバラツキを防止、抑制して、有機ＥＬ素子を一定の輝度階調で発光動作させることができる。
【００３５】
なお、本実施形態においては、図示を省略したが、接点Ｎｂと接地ラインＧＬ（接地電位Ｖｇｎｄ）との間に、電荷を蓄積するためのコンデンサを設けた構成を適用するものであってもよい。このような回路構成によれば、ｎチャネル型トランジスタＴｒ１をオン状態からオフ状態に切換制御した場合に、データラインＤＬを介して取り込んだ負荷制御信号Ｓｄの反転信号レベルが保持されることになり、該反転信号レベルに応じて、ｎチャネル型トランジスタＴｒ２の動作状態が所定期間継続されることになる。
したがって、例えば、ローレベルの負荷制御信号Ｓｄを取り込んだ後、ｎチャネル型トランジスタＴｒ１をオン状態からオフ状態に切換制御することにより、接点Ｎｂに電源電位Ｖｓｃに基づくハイレベルが所定期間保持されて、有機ＥＬ素子ＯＥＬへの発光駆動電流の供給が持続され、一定期間発光動作を継続することができる。
【００３６】
また、本実施形態（図１（ａ））においては、電流駆動回路ＩＤＡを構成する発光駆動トランジスタＴｒ２の低電位側の接点Ｎｃと接地ラインＧＬとの間に、有機ＥＬ素子ＯＥＬを接続した構成を示したが、本発明はこれに限定されるものではなく、例えば、図２に示すように、ｎチャネル型トランジスタＴｒ２の高電位側の接点Ｎｄと電源ラインＶＬとの間に、有機ＥＬ素子ＯＥＬを接続した構成を有するものであってもよい。この場合においても、発光駆動トランジスタＴｒ２が飽和状態でオン動作するので、有機ＥＬ素子ＯＥＬに該飽和状態に対応した一定の電流値を有する発光駆動電流が流れ、発光駆動信号（デジタル信号）に対応した所定の輝度階調で発光動作が行われる。
【００３７】
（他の実施形態）
次いで、本発明に係る電流駆動回路の他の実施形態について、図面を参照して説明する。
図３は、本発明に係る電流駆動回路の第２の実施形態を示す回路構成図であり、図４は、本発明に係る電流駆動回路の第３の実施形態を示す回路構成図である。なお、上述した第１の実施形態と同等の構成については、同一又は同等の符号を付して、その説明を簡略化又は省略する。
【００３８】
第２の実施形態に係る電流駆動回路は、上述した第１の実施形態に示した電流駆動回路において、発光駆動電流を生成するｎチャネル型トランジスタＴｒ２及びＣＭＯＳインバータＩＮＶが共通に接続される電源ラインＶＬを分割して、図３（ａ）に示すように、ｎチャネル型トランジスタＴｒ２及びＣＭＯＳインバータＩＮＶを各々別個に設けられた回路駆動用電源ラインＶＬ１及び発光駆動用電源ラインＶＬ２に、個別に接続した構成を有している。ここで、回路駆動用電源ラインＶＬ１及び発光駆動用電源ラインＶＬ２は、各々、別個の定電位電源（図示を省略）に接続され、所定の独立した電源電位Ｖｓｃ１、Ｖｓｃ２が印加されるように構成されている。
【００３９】
このような回路構成を有する電流駆動回路によれば、回路駆動用電源ラインＶＬ１及び発光駆動用電源ラインＶＬ２の各々に、個別かつ任意の電源電位Ｖｓｃ１、Ｖｓｃ２を設定することができるので、電流駆動回路の設計自由度を向上させることができるとともに、第１の実施形態に示した回路構成に比較して、ＣＭＯＳインバータＩＮＶ及びｎチャネル型トランジスタＴｒ２の各動作に伴う、電源電位の変動の影響を防止することができ、安定した回路動作を実現することができる。
なお、本実施形態においても、上述した第１の実施形態と同様に、図３（ｂ）に示すように、有機ＥＬ素子ＯＥＬをｎチャネル型トランジスタＴｒ２の高電位側の接点Ｎｄと発光駆動用電源ラインＶＬ２との間に接続した構成を適用することができる。
【００４０】
第３の実施形態に係る電流駆動回路は、上述した第１の実施形態に示した電流駆動回路において、ｎチャネル型トランジスタＴｒ２及びＣＭＯＳインバータＩＮＶが共通に接続される接地ラインＧＬを分割して、図４（ａ）に示すように、ｎチャネル型トランジスタＴｒ２及びＣＭＯＳインバータＩＮＶを各々別個に設けられた回路駆動用接地ラインＧＬ１及び発光駆動用接地ラインＧＬ２に、個別に接続した構成を有している。ここで、回路駆動用接地ラインＧＬ１及び発光駆動用接地ラインＧＬ２には、各々、独立した接地電位Ｖｇｄ１、Ｖｇｄ２が印加されるように構成されている。
【００４１】
このような回路構成を有する電流駆動回路によれば、回路駆動用接地ラインＧＬ１及び発光駆動用接地ラインＧＬ２の各々に、個別の接地電位Ｖｇｄ１、Ｖｇｄ２を印加することができるので、第１の実施形態に示した回路構成に比較して、ＣＭＯＳインバータＩＮＶ及びｎチャネル型トランジスタＴｒ２の各動作に伴う、接地電位の変動の影響を防止することができ、安定した回路動作を実現することができる。
なお、本実施形態においても、上述した第１の実施形態と同様に、図４（ｂ）に示すように、有機ＥＬ素子ＯＥＬをｎチャネル型トランジスタＴｒ２の高電位側の接点Ｎｄと電源ラインＶＬとの間に接続した構成を適用することができる。
【００４２】
なお、上述した各実施形態においては、電流駆動回路ＩＤＡを構成するレベル変換手段として、ＣＭＯＳインバータＩＮＶを適用した回路構成を示したが、本発明はこれに限定されるものではなく、データラインＤＬに供給され、ｎチャネル型トランジスタ（信号取込手段）Ｔｒ１を介して取り込まれた負荷制御信号Ｓｄの信号レベルを、ｎチャネル型トランジスタ（電流生成制御手段）Ｔｒ２を飽和状態でオン／オフ動作させることができる適当な信号レベルに変換することができるものであれば、他の回路構成を有するものであってもよい。
【００４３】
（表示画素への適用例）
次に、上述した各実施形態に示した電流駆動回路を、発光素子型ディスプレイの表示画素に適用する場合の回路構成について、具体的に説明する。
図５は、本発明に係る電流駆動回路を多階調表示画素に適用した場合の一適用例を示す回路構成図であり、図６は、本適用例に係る多階調表示画素（電流駆動回路）における単位駆動電流の電流値の設定例を示す概念図、及び、多階調表示画素の駆動制御方法の一例を示すタイミングチャートである。なお、上述した各実施形態に示した電流駆動回路と同等の構成については、同一又は同等の符号を付して、その説明を簡略化又は省略する。
【００４４】
本適用例に係る多階調表示画素は、図５に示すように、上述した第１の実施形態に示した電流駆動回路（図１（ａ）参照）を基本回路として、各表示画素ごとに、１又は複数の走査ライン群（本適用例においては３本）ＳＬａ、ＳＬｂ、ＳＬｃと、１又は複数のデータライン群（本適用例においては２本）ＤＬａ、ＤＬｂと、これらの走査ライン群ＳＬａ、ＳＬｂ、ＳＬｃ及びデータライン群ＤＬａ、ＤＬｂの各交点近傍に配列された個別の電流駆動回路ＩＤ０〜ＩＤ５（図５においては、３行×２列に配列した場合を示す）と、各電流駆動回路ＩＤ０〜ＩＤ５に接続される電源ラインＶＬ及び接地ラインＧＬと、各電流駆動回路ＩＤ０〜ＩＤ５に対して共通に接続された単一の有機ＥＬ素子ＯＥＬと、を備えた構成を有している。
【００４５】
各電流駆動回路ＩＤ０〜ＩＤ５は、上述した電流駆動回路ＩＤＡと同等の回路構成を有し、各電流駆動回路ＩＤ０〜ＩＤ５に設けられた能動素子の発光駆動用のｎチャネル型トランジスタ（発光駆動用トランジスタ）Ｔｒ０２、Ｔｒ１２、Ｔｒ２２、Ｔｒ３２、Ｔｒ４２、Ｔｒ５２の電流路一端側が共通の接点Ｎｘを介して、有機ＥＬ素子ＯＥＬのアノード端子に接続された構成を有している。ここで、各電流駆動回路ＩＤ０〜ＩＤ５に接続される電源ラインＶＬ及び接地ラインＧＬは、各々共通に接続されて、単一の電源電位Ｖｓｃ及び接地電位Ｖｇｎｄが印加されるように構成されている。
【００４６】
また、本適用例においては、各電流駆動回路ＩＤ０〜ＩＤ５に設けられた発光駆動用トランジスタＴｒ０２〜Ｔｒ５２のトランジスタサイズが、各々異なるように設定されている。具体的には、各発光駆動用トランジスタＴｒ０２〜Ｔｒ５２のチャネル長（Ｌ）に対するチャネル幅（Ｗ）の比（Ｗ／Ｌ）が各々、所定の比率、例えば、１：２：４：８：１６：３２となるように順次設定された構成を適用することができる。すなわち、図６（ａ）に示すように、電流駆動回路ＩＤｎの発光駆動用トランジスタを２^ｎ（ｎ＝０、１、２、３、・・・）で規定されるトランジスタサイズに設定する。
【００４７】
これにより、各電流駆動回路ＩＤ０〜ＩＤ５の発光駆動用トランジスタＴｒ０２〜Ｔｒ５２には、各々、トランジスタサイズに対応し、かつ、上述したように飽和電流値を有する単位駆動電流が流れる。すなわち、電流駆動回路ＩＤ０に流れる単位駆動電流の電流値を基準Ｉ０（＝Ｉ０×２^０）として、電流駆動回路ＩＤ１には単位駆動電流Ｉ０の２倍（＝２^１）の電流値を有する単位駆動電流Ｉ１が流れ、電流駆動回路ＩＤ２には単位駆動電流Ｉ０の４倍（＝２^２）の電流値を有する単位駆動電流Ｉ２が流れ、電流駆動回路ＩＤ３には単位駆動電流Ｉ０の８倍（＝２^３）の電流値を有する単位駆動電流Ｉ３が流れ、電流駆動回路ＩＤ４には単位駆動電流Ｉ０の１６倍（＝２^４）の電流値を有する単位駆動電流Ｉ４が流れ、電流駆動回路ＩＤ５には単位駆動電流Ｉ０の３２倍（＝２^５）の電流値を有する単位駆動電流Ｉ５が流れる。すなわち、電流駆動回路ＩＤｎには単位駆動電流Ｉ０の２^ｎ倍の電流値を有する単位駆動電流Ｉｎが流れることになる。
【００４８】
このような回路構成を有する多階調表示画素において、３本の走査ライン群ＳＬ１、ＳＬ２、ＳＬ３の各々に印加される走査信号Ｖｓｌａ、Ｖｓｌｂ、Ｖｓｌｃの信号レベル、及び、２本のデータライン群ＤＬ１、ＤＬ２の各々に印加される書込信号Ｓｐｄａ、Ｓｐｄｂの信号レベルに応じて、各電流駆動回路ＩＤ０〜ＩＤ５の選択、書込状態を個別に設定することにより、上述した実施形態（図１参照）と同様に、各電流駆動回路ＩＤ０〜ＩＤ５に設けられた発光駆動用トランジスタＴｒ０２〜Ｔｒ５２の動作状態（オン／オフ状態）を任意に制御することができる。
【００４９】
具体的には、図６（ｂ）に示すように、走査ラインＳＬａに走査信号Ｖｓｌａを印加したタイミングにおいては、電流駆動回路ＩＤ０及びＩＤ１が選択され、データラインＳＬａ、ＳＬｂに供給される各書込信号Ｓｐｄａ、Ｓｐｄｂの信号レベルをハイレベル（“１”）又はローレベル（“０”）に個別に設定することにより、４（＝２^２）通りの選択書込状態を設定することができる。同様に、走査ラインＳＬｂ及びＳＬｃに走査信号Ｖｓｌｂ及びＶｓｌｃを順次印加したタイミングにおいて、電流駆動回路ＩＤ２、ＩＤ３及びＩＤ４、ＩＤ５に対して、各々４通りの選択書込状態を時系列的に設定することができるので、本適用例に示したような３行×２列からなる６個の電流駆動回路ＩＤ０〜ＩＤ５を備えた表示画素においては、６４（＝４^３）通りの選択書込状態を設定することができる。
【００５０】
ここで、各電流駆動回路ＩＤ０〜ＩＤ５（発光駆動用トランジスタＴｒ０２〜Ｔｒ５２）により供給される単位駆動電流Ｉ０〜Ｉ５の電流値（飽和電流値）は、上述したように（図６（ａ）参照）、各々２^ｎで規定される、異なる比率を有するように設定されているので、有機ＥＬ素子ＯＥＬに供給される発光駆動電流（各単位駆動電流の合成電流）は６４段階の電流値を設定することができ、有機ＥＬ素子ＯＥＬを６４段階の輝度階調（６４階調）で発光動作させることができる。なお、図６（ｂ）に示したタイミングチャートにおいては、電流駆動回路ＩＤ１、ＩＤ２、ＩＤ５により単位駆動電流Ｉ１、Ｉ２、Ｉ５を生成する選択書込状態に設定し、有機ＥＬ素子ＯＥＬに３８（＝２＋４＋３２）階調目の発光駆動電流を供給する場合を示している。
【００５１】
したがって、本適用例に係る多階調表示画素によれば、上述した実施形態に示した電流駆動回路を基本回路として所定の形式（行数×列数）で複数配列した構成を適用することにより、各電流駆動回路の発光駆動用トランジスタを任意に飽和状態でオン動作させて、生成された一定の電流値を有する単位駆動電流を合成して、書込信号（すなわち、後述する表示データ）に応じた発光駆動電流を生成することができるので、各電流駆動回路（特に、発光駆動用トランジスタ）の素子特性のバラツキに影響されることなく、各階調状態に応じた均一な発光駆動電流を常に有機ＥＬ素子に供給して所定の輝度階調で発光動作させることができる。よって、このような多階調表示画素を複数配列した表示パネルによれば、表示データに応じた適正かつ安定した輝度階調で各表示画素を発光動作させることができ、表示画質を向上させた多階調表示を実現することができる。
【００５２】
また、本適用例に係る多階調表示画素によれば、データドライバにより生成された表示データに応じた書込信号（デジタル信号）を、各データラインを介して各表示画素に直接供給することができ、従来技術に示したような書込電流（アナログ電流）による寄生容量の充放電動作の場合のような充放電時間のバラツキが生じないので、表示画素により発光される輝度階調が低い場合であっても、データラインの信号レベル（電位）を迅速に安定化してデータドライバの動作速度を向上させることができ、良好な画像表示動作を実現することができる。
【００５３】
ところで、本適用例に示した多階調表示画素を実際の表示装置に適用する場合にあっては、各表示画素を構成するトランジスタ等の機能素子数が増加するため、該機能素子や配線を大幅に微細化する必要があるが、近年の半導体集積回路製造分野等における微細加工技術によれば、実用上支障がない程度の表示画質を実現できることを発明者らの各種検証により確認している。特に、上述した実施形態に示したような有機ＥＬ素子等の自己発光型の発光素子によれば、液晶表示装置等に比較して、同一面積における発光輝度が極めて高いという特徴を有しているので、各表示画素に占める発光素子の面積を縮小することができるうえ、液晶表示装置の場合のような開口率が問題とならないので、本適用例に示した多階調表示画素を比較的容易に実現することができる。
【００５４】
なお、本適用例においては、多階調表示画素の構成として、３行×２列からなる６個の電流駆動回路を備えた構成を示したが、本発明はこれに限定されるものではなく、他の配列を有するものであってもよいことは言うまでもない。例えば、２行×２列からなる４個の電流駆動回路を備えた構成を適用した場合にあっては、１６（＝４^２）通りの選択書込状態を設定することができ、上述した適用例と同様に、各電流駆動回路により生成される駆動電流の電流値を、２^ｎで規定される、異なる比率を有するように設定することにより、１６段階の輝度階調（１６階調）を実現することができる。
【００５５】
＜表示装置＞
次いで、上述したような構成及び機能を有する多階調表示回路を、表示画素に適用した表示パネルを備えた表示装置について、具体的に説明する。
図７は、本発明に係る多階調表示回路を表示画素に適用した表示パネルを備えた表示装置の一実施形態を示す概略ブロック図であり、図８は、本実施形態に係る表示装置に適用される表示パネル及び走査ドライバの一実施例を示す概略構成図であり、図９は、本実施形態に係る表示装置に適用されるデータドライバの一実施例を示す概略構成図である。ここでは、上述した多階調表示画素と同等の回路構成については、同一又は同等の符号を付して説明する。
【００５６】
図７、図８に示すように、本実施形態に係る表示装置１００は、概略、複数の表示画素がマトリクス状に配列された表示パネル１１０と、表示パネル１１０の行方向に配列された表示画素群ごとに、共通に接続された複数の走査ライン群（走査線）ＳＬ１、ＳＬ２、ＳＬ３、・・・に接続された走査ドライバ（走査駆動手段）１２０と、表示パネル１１０の列方向に配列された表示画素群ごとに、共通に接続された複数のデータライン群（信号線）ＤＬ１、ＤＬ２、ＤＬ３、・・・に接続されたデータドライバ（信号駆動手段）１３０と、表示パネル１１０に配列された表示画素群に共通に接続され、所定の電源電位Ｖｓｃ及び接地電位Ｖｇｎｄを供給する電源ラインＶＬ及び接地ラインＧＬと、走査ドライバ１２０及びデータドライバ１３０の動作状態を制御する各種制御信号を生成、出力するシステムコントローラ１４０と、表示装置１００の外部から供給される映像信号に基づいて、表示データやタイミング信号等を生成する表示信号生成回路１５０と、を備えて構成されている。
【００５７】
（表示パネル）
表示パネル１１０は、具体的には、図８に示すように、各行の表示画素群ごとに、複数本ずつの走査ラインを一組として配設された複数組の走査ライン群ＳＬ１、ＳＬ２、ＳＬ３、・・・（各走査ライン群が図５に示した一組の走査ラインＳＬａ、ＳＬｂ、ＳＬｃに相当する；以下、「走査ライン群ＳＬｘ」と略記する）と、該走査ライン群ＳＬｘに対して、直交するように複数本ずつのデータラインを一組として配設された複数組のデータライン群ＤＬ１、ＤＬ２、ＤＬ３、・・・（各データライン群が図５に示した一組のデータラインＤＬａ、ＤＬｂに相当する；以下、「データライン群ＤＬｘ」と略記する）と、これらの走査ライン群ＳＬｘとデータライン群ＤＬｘとの各交点に配列された複数の表示画素と、を備えた構成を有している。
【００５８】
ここで、表示画素は、例えば、上述した適用例（図５に示した多階調表示画素）に示した構成と同様に、走査ライン群ＳＬｘ及びデータライン群ＤＬｘごとに、複数の電流駆動回路を所定の形式で配列（図５、図６に示した実施形態においては、６個の電流駆動回路を３行×２列に配列）した画素駆動回路ＤＣｘを有し、後述する走査ドライバ１２０から走査ライン群ＳＬｘを介して時系列的に印加される走査信号Ｖｓｌ１、Ｖｓｌ２、・・・（以下、「走査信号Ｖｓｌｘ」とも記す）及び、データドライバ１３０からデータライン群ＤＬｘを介して一括して供給される書込信号（負荷制御信号）Ｓｐ１、Ｓｐ２、Ｓｐ３、・・・（以下、「書込信号Ｓｐｘ」とも記す）に基づいて、各表示画素（画素駆動回路）における書込信号Ｓｐｘの書込動作及び発光素子の発光動作が所定のタイミングで実行される。なお、本実施形態においては、電流駆動型の発光素子として有機ＥＬ素子ＯＥＬを適用した場合について示すが、発光ダイオード等の他の発光素子を適用するものであってもよい。
【００５９】
（走査ドライバ）
走査ドライバ１２０は、システムコントローラ１４０から供給される走査制御信号に基づいて、所定のタイミングで各走査ライン群ＳＬｘに選択レベル（例えば、ハイレベル）の走査信号Ｖｓｌｘを順次印加することにより、各行ごとの表示画素群を選択状態とし、データドライバ１３０により表示データに基づく書込信号Ｓｐｘを各データライン群ＤＬｘを介して供給し、各表示画素に書き込むように制御する。
【００６０】
走査ドライバ１２０は、具体的には、図８に示すように、各走査ライン群ＳＬｘごとにシフトブロック群ＳＢＧを複数段備え、さらに、各シフトブロック群ＳＢＧは、各走査ライン群ＳＬｘを構成する複数本の走査ラインごとに、シフトレジスタとバッファからなるシフトブロックＳＢを複数段備えた構成を有し、システムコントローラ１４０から供給される走査制御信号（走査スタート信号ＳＳＴＲ、走査クロック信号ＳＣＬＫ等）に基づいて、シフトレジスタによりシフトしつつ出力されたシフト信号を、バッファにより所定の電圧レベル（選択レベル）を有する走査信号Ｖｓｌｘ（各走査信号Ｖｓｌｘが図５、図６に示した走査信号Ｖｓｌａ、Ｖｓｌｂ、Ｖｓｌｃからなる信号群に相当する）に変換して、各走査ライン群を構成する各走査ラインに時系列的に印加し、該走査ライン群を選択状態に設定する動作を、表示パネル１１０に配設された各走査ライン群について、表示パネル１１０の上方から下方に順次繰り返し実行する。
【００６１】
（データドライバ）
データドライバ１３０は、システムコントローラ１４０から供給されるデータ制御信号に基づいて、表示信号生成回路１５０から供給される複数ビット（図５、図６に示した実施形態においては、６ビット）のデジタル信号からなる表示データを取り込んで保持し、各行の表示画素（画素駆動回路ＤＣｘ）を構成する複数の電流駆動回路の配列に対応させて、所定のタイミングで書込信号Ｓｐとして、各データライン群ＤＬに供給するように制御する。
【００６２】
データドライバ１３０は、具体的には、図９に示すように、システムコントローラ１４０から供給されるシフトクロック信号ＳＦＣに基づいて、サンプリングスタート信号ＳＴＲをシフトしつつ、所定のタイミングでシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・を順次出力するシフトレジスタ回路１３１と、該シフトレジスタ回路１３２からのシフト信号ＳＲ１、ＳＲ２、・・・の入力タイミングに基づいて、図示を省略した表示信号生成回路１５０から供給される複数ビットの表示データ（図５、図６に示した実施形態においては、６ビットのデジタル信号；以下、説明の都合上、６ビットのデジタル信号として記載する）Ｄ０〜Ｄ５を同時かつ個別に順次取り込み、保持する複数のラッチ部ＬＤ１、ＬＤ２、ＬＤ３、・・・からなるラッチ回路部１３２と、図示を省略したシステムコントローラ１４０から出力される出力イネーブル信号ＷＥに基づいて、該ラッチ回路部１３２に保持された１行分の表示データＤ０〜Ｄ５を、表示画素（画素駆動回路ＤＣｘ）を構成する複数の電流駆動回路に対応させて、２ビットずつ（すなわち、Ｄ０及びＤ１、Ｄ２及びＤ３、Ｄ４及びＤ５ごとに）、各行の表示画素の走査ライン群ＳＬｘを構成する各走査ラインを選択する各タイミング（すなわち、図６（ｂ）に示した走査信号の印加タイミング）に同期して、各データライン群ＤＬｘを介して書込信号Ｓｐｘ（各書込信号Ｓｐｘが図５、図６に示した書込信号Ｓｐｄａ、Ｓｐｄｂからなる信号群に相当する）として一括して供給する動作を繰り返し行う複数のスイッチＳＷ１、ＳＷ２、ＳＷ３、・・・からなる出力回路１３３と、を備えた構成を適用することができる。
【００６３】
なお、本実施形態においては、データドライバ１３０の構成として、表示パネル１１０に配設された各データライン群ＤＬｘごとに唯一のラッチ回路（ラッチ回路部１３２）を備えた構成について示したが、本発明を適用可能な表示装置はこれに限定されるものではなく、各データライン群ＤＬｘごとに２組のラッチ回路（ラッチ回路部）を備え、一方のラッチ回路部にｉ行目の表示データを取り込み、保持する動作中に、他方のラッチ回路部に先に保持した（ｉ−１）行目の表示データを書込信号として供給する動作を、２組のラッチ回路部で交互に繰り返し、各行の表示画素に連続的に書込信号を供給するようにしてもよい。
【００６４】
（システムコントローラ）
システムコントローラ１４０は、後述する表示信号生成回路１５０から供給されるタイミング信号に基づいて、少なくとも、走査ドライバ１２０及びデータドライバ１３０に対して、走査制御信号及びデータ制御信号（上述した走査スタート信号ＳＳＴＲや走査クロック信号ＳＣＬＫ、サンプリングスタート信号ＳＴＲやシフトクロック信号ＳＦＣ等）を生成して出力することにより、各ドライバを所定のタイミングで動作させて、表示パネル１１０に走査信号Ｖｓｌｘ及び書込信号Ｓｐｘを出力させ、各表示画素を構成する画素駆動回路ＤＣｘにおける所定の制御動作を連続的に実行させて、映像信号に基づく所定の画像情報を表示パネル１１０に表示させる制御を行う。
【００６５】
（表示信号生成回路）
表示信号生成回路１５０は、例えば、表示装置１００の外部から供給される映像信号から輝度階調信号成分を抽出し、表示パネル１１０の１行分ごとに、該輝度階調信号成分を、複数ビットのデジタル信号からなる表示データとしてデータドライバ１３０に供給する。ここで、上記映像信号が、テレビ放送信号（コンポジット映像信号）のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成回路１５０は、上記輝度階調信号成分を抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ１４０に供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ１４０は、表示信号生成回路１５０から供給されるタイミング信号に基づいて、走査ドライバ１２０やデータドライバ１３０に対して供給する上記走査制御信号及びデータ制御信号を生成する。
【００６６】
なお、本実施形態においては、各行の表示画素群に電源電位Ｖｓｃを供給する定電位電源の構成について、特に限定するものではないが、表示装置の表示駆動動作中、常時、一定の電源電位Ｖｓｃを供給するものであってもよいし、例えば、システムコントローラ１４０から供給される電源制御信号等に基づいて、走査ドライバ１２０により各行ごとの表示画素群が選択状態に設定されるタイミングに同期して、各行ごとに電源電圧Ｖｓｃを印加する電源ドライバを備えるものであってもよい。
【００６７】
（表示装置の駆動制御方法）
次に、上述した構成を有する表示装置の動作について、図面を参照して説明する。
図１０は、本実施形態に係る表示装置における制御動作（一行分の表示画素群への書込動作）の一例を示すタイミングチャートであり、図１１は、本実施形態に係る表示装置における制御動作（一画面分の表示動作）の一例を示すタイミングチャートである。ここでは、図５乃至図９に示した多階調表示画素及び表示装置の構成を適宜参照しながら説明する。
【００６８】
まず、一行分の表示画素群への書込動作は、データドライバ１３０において、上述したラッチ回路部１３２を構成する各ラッチ部ＬＤ１、ＬＤ２、ＬＤ３、・・・に、表示信号生成回路１５０から時系列的に供給される各列ごとの表示データＤ０〜Ｄ５を順次取り込み、保持する表示データ保持動作と、該表示データ保持動作により取り込まれた表示データＤ０〜Ｄ５を、表示画素（画素駆動回路）を構成する電流駆動回路の配列に対応させて、各ビットのデジタル信号ごとに出力回路１３３の各スイッチＳＷ１、ＳＷ２、ＳＷ３、・・・を介して、書込信号Ｓｐｘとして各データライン群ＤＬｚに一括して供給する書込信号供給動作と、により実行される。
【００６９】
表示データ保持動作においては、シフトレジスタ回路１３１から順次出力されるシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・に基づいて、上記各ラッチ部ＬＤ１、ＬＤ２、ＬＤ３、・・・に、各列の表示画素に対応して切り替わる表示データＤ０〜Ｄ５を順次並列的に取り込み、保持する動作が１行分連続的に実行される。
また、書込信号供給動作においては、システムコントローラ１４０から出力される出力イネーブル信号ＷＥに基づいて、上記各ラッチ部ＬＤ１、ＬＤ２、ＬＤ３、・・・に保持された表示データＤ０〜Ｄ５を各ビットごとに書込信号Ｓｐ１、Ｓｐ２、Ｓｐ３、・・・として、各スイッチＳＷ１、ＳＷ２、ＳＷ３、・・・を介してデータライン群ＤＬ１、ＤＬ２、ＤＬ３、・・・に一括して供給する。ここで、書込信号供給動作（出力イネーブル信号ＷＥの印加タイミング）は、当該行の表示画素を選択する走査信号Ｖｓｌｘの印加タイミングに同期するように設定される。すなわち、本実施形態においては、６ビットのデジタル信号からなる表示データＤ０〜Ｄ５に基づく２ビットごとの書込信号Ｓｐｄａ及びＳｐｄｂが、当該行の走査ライン群ＳＬｘを構成する各走査ラインへの走査信号の印加タイミングに同期して、データドライバ１３０から表示パネル１１０に配設された各データライン群ＤＬｘを介して、順次表示画素（画素駆動回路ＤＣｘ）に供給される。
【００７０】
そして、表示パネル１１０（表示画素）一画面の表示動作は、図１１に示すように、表示パネル１１０一画面に所望の画像情報を表示する一走査期間Ｔｓｃを１サイクルとして、該一走査期間Ｔｓｃ内に、特定の行の走査ライン群ＳＬｘに接続された表示画素群を選択して、データドライバ１３０から供給される書込信号Ｓｐｘを書き込む書込動作期間Ｔｓｅと、該書込信号に基づいて、上記表示データＤ０〜Ｄ５に応じた発光駆動電流を有機ＥＬ素子ＯＥＬに供給して、所定の輝度階調で発光動作させる発光動作期間Ｔｎｓｅと、を設定し、各動作期間において、上述した多階調表示画素と同等の駆動制御を実行する。ここで、各行ごとに設定される書込動作期間Ｔｓｅは、相互に時間的な重なりが生じないように設定される。
【００７１】
すなわち、表示画素への書込動作期間Ｔｓｅにおいては、図１１に示すように、特定の行（ｉ行目）の表示画素群に対して、走査ドライバ１２０により走査ライン群ＳＬｘ（詳しくは、走査ライン群ＳＬｘを構成する各走査ラインＳＬａ、ＳＬｂ、ＳＬｃ）に走査信号Ｖｓｌｘを順次印加して走査するタイミングに同期して、データドライバ１３０により各データライン群ＤＬｘを介して、表示画素を構成する画素駆動回路ＤＣｘ（各電流駆動回路）に対応した各ビットの書込信号Ｓｐｘを順次供給して、該書込信号を書き込む動作を実行する。すなわち、各行の書込動作期間においては、上述した一行分の表示画素群への書込動作（図１０参照）に示した書込信号供給動作と同等の制御動作が実行される。
【００７２】
また、その後の発光動作期間Ｔｎｓｅにおいては、上記書込動作期間Ｔｓｅに書き込まれた信号レベルに基づいて、各電流駆動回路により生成された単位駆動電流の合成電流を、発光駆動電流として有機ＥＬ素子ＯＥＬに所定期間、継続的に供給することにより、表示データに対応する輝度階調で発光動作が継続される。
このような一連の駆動制御動作を、図１１に示すように、表示パネル１１０を構成する全ての行の表示画素群について順次繰り返し実行することにより、表示パネル１画面分の表示データが書き込まれて、各表示画素が所定の輝度階調で発光し、所望の画像情報が表示される。
【００７３】
したがって、本実施形態に係る表示装置１００においては、各表示画素に設けられた画素駆動回路ＤＣｘにより複数ビットの表示データＤ０〜Ｄ５に応じた個別の単位駆動電流が生成、合成されて、表示データＤ０〜Ｄ５に基づく輝度階調に応じた規定の電流値を有する発光駆動電流が有機ＥＬ素子ＯＥＬに供給されるので、画素駆動回路の発光駆動用トランジスタの素子特性に起因して発光駆動電流の電流値がばらつき、各階調における発光輝度が不均一となる問題を解決することができ、良好な階調表示を実現して表示画質の向上を図ることができる。
【００７４】
また、本実施形態に係る表示装置においては、表示パネル１１０に配設される各データライン群ＤＬｘを介して、複数ビットの表示データに対応するデジタル信号からなる書込信号Ｓｐｘが各表示画素に供給され、また、各表示画素に設けられた画素駆動回路ＤＣｘ（電流駆動回路）により、表示データに応じた特定の単位駆動電流のみを生成、合成して、発光駆動電流を発光素子に供給するように構成されているので、従来技術に多用されているような、データラインを介して表示画素にアナログ信号からなる書込電流を直接供給する構成に比較して、書込電流の変化によるデータライン（寄生容量）の充放電動作の影響を抑制することができ、例えば、表示画素により発光される輝度階調が低い場合であっても、データドライバの動作速度を向上させることができ、表示装置における表示応答特性並びに表示画質の向上を図ることができる。
【００７５】
なお、上述した実施形態においては、本発明に係る電流駆動回路を表示装置の画素駆動回路に適用した場合についてのみ説明したが、本発明はこのような適用例に限定されるものではなく、例えば、発光ダイオードを多数配列して形成されるプリンタヘッドの駆動回路のように、所定の電流値を有する電流を供給することにより、該電流値に応じた所定の動作状態で駆動する機能素子を多数備えたデバイスの駆動回路に良好に適用することもできる。
【００７６】
【発明の効果】
以上説明したように、本発明に係る電流駆動回路及びその駆動制御方法によれば、少なくとも、負荷制御信号（表示データ）に基づくデジタル信号を取り込む手段と、取り込まれたデジタル信号に基づいてオン動作又はオフ動作する能動素子と、を備え、取り込まれたデジタル信号の信号レベルを変換して、能動素子のオン動作においては該能動素子が飽和状態で動作し、このときの電流路に流れる飽和電流を負荷駆動電流として供給するように構成されているので、負荷（発光素子等）を、常に、規定の動作状態（発光輝度）で駆動することができる。
したがって、本発明に係る電流駆動回路を画素駆動回路に適用した表示画素を複数配列して、発光素子を発光動作させる場合であっても、各画素駆動回路（電流駆動回路）を構成する能動素子の素子特性のバラツキの影響を抑制して、略均一な電流値（飽和電流値）を有する発光駆動電流を供給することができ、複数の発光素子を略一定の輝度階調で発光動作させることができる。
【００７７】
また、本発明に係る電流駆動回路において、能動素子を、例えば、電界効果型トランジスタによって構成し、該電界効果型トランジスタのトランジスタサイズを段階的に異ならせた複数の電流駆動部を一グループとして、所定の形式で配列し、各電流駆動部に複数ビットのデジタル信号を個別に書き込み、各ビットに対応した単位駆動電流の合成電流を、負荷駆動電流として単一の負荷（発光素子）に供給する構成を適用することにより、負荷を段階的に異なる動作状態で駆動（多階調発光動作）させることができる。
したがって、このような電流駆動回路を備えた画素駆動回路を表示画素に適用した表示装置によれば、各表示画素（発光素子）を表示データに応じた任意かつ均一性の高い輝度階調で発光動作させることができるので、表示画質を向上させた多階調表示を実現することができる。
【００７８】
また、本発明に係る表示装置によれば、上述したような電流駆動回路を表示画素内の画素駆動回路に適用することにより、電流駆動回路又は各電流駆動部に表示データに応じたデジタル信号からなる書込信号を、各表示画素に直接供給することができるので、表示画素にアナログ信号からなる書込電流を供給する場合に比較して、データラインの寄生容量への充放電動作の影響を抑制することができ、表示画素への書込動作の高速化や表示装置の表示応答速度の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明に係る電流駆動回路の第１の実施形態を示す回路構成図である。
【図２】本実施形態に係る電流駆動回路の他の例を示す回路構成図である。
【図３】本発明に係る電流駆動回路の第２の実施形態を示す回路構成図である。
【図４】本発明に係る電流駆動回路の第３の実施形態を示す回路構成図である。
【図５】本発明に係る電流駆動回路を多階調表示画素に適用した場合の一適用例を示す回路構成図である。
【図６】本適用例に係る多階調表示画素（電流駆動回路）における単位駆動電流の電流値の設定例を示す概念図、及び、多階調表示画素の駆動制御方法の一例を示すタイミングチャートである。
【図７】本発明に係る多階調表示回路を表示画素に適用した表示パネルを備えた表示装置の一実施形態を示す概略ブロック図である。
【図８】本実施形態に係る表示装置に適用される表示パネル及び走査ドライバの一実施例を示す概略構成図である。
【図９】本実施形態に係る表示装置に適用されるデータドライバの一実施例を示す概略構成図である。
【図１０】本実施形態に係る表示装置における制御動作（一行分の表示画素群への書込動作）の一例を示すタイミングチャートである。
【図１１】本実施形態に係る表示装置における制御動作（一画面分の表示動作）の一例を示すタイミングチャートである。
【図１２】従来技術における表示画素の画素駆動回路の一例を示す回路構成図である。
【符号の説明】
ＩＤＡ 電流駆動回路
ＩＮＶ ＣＭＯＳインバータ
１００ 表示装置
１１０ 表示パネル
１２０ 走査ドライバ
１３０ データドライバ
１４０ システムコントローラ
１５０ 表示信号生成回路
ＤＣｘ 画素駆動回路
ＯＥＬ 有機ＥＬ素子

Claims (23)

1. 少なくとも、２値の信号からなる負荷制御信号を所定のタイミングで取り込む信号取込手段と、
   前記信号取込手段に取り込まれた前記負荷制御信号に対応して、所定の負荷を動作状態とする駆動電流の生成又は停止を行う電流生成制御手段と、を備え、
   前記電流生成制御手段は、前記信号取込手段に取り込まれた前記負荷制御信号に対応して動作する能動素子を有し、前記駆動電流は、前記能動素子が飽和状態で動作することによって生成される電流であることを特徴とする電流駆動回路。
2. 前記電流駆動回路は、前記信号取込手段と前記電流生成制御手段の間に介装され、前記信号取込手段に取り込まれた前記負荷制御信号の信号レベルを、前記電流生成制御手段における前記能動素子を飽和状態で動作させる所定の電圧レベルに変換して前記電流生成制御手段に供給する、レベル変換手段を備えることを特徴とする請求項１記載の電流駆動回路。
3. 前記レベル変換手段は、ｐチャネル型及びｎチャネル型の電界効果型トランジスタからなるインバータ回路により構成され、該インバータ回路の入力端に前記信号取込手段に取り込まれた前記負荷制御信号が入力されることを特徴とする請求項１又は２記載の電流駆動回路。
4. 前記電流生成制御手段における前記能動素子は電界効果型トランジスタによって構成され、前記レベル変換手段は、前記信号取込手段に取り込まれた前記負荷制御信号の信号レベルを、少なくとも前記電界効果型トランジスタを飽和状態でオン動作させる電圧に変換して、該電界効果型トランジスタの制御端子に印加することを特徴とする請求項１乃至３記載の電流駆動回路。
5. 前記負荷は、前記駆動電流に応じて所定の輝度で発光動作する電流駆動型の発光素子であることを特徴とする請求項１乃至４のいずれかに記載の電流駆動回路。
6. 前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする請求項５記載の電流駆動回路。
7. 少なくとも、１ビットのデジタル信号を所定のタイミングで取り込む信号取込手段と、前記信号取込手段に取り込まれた前記デジタル信号に対応して、所定の負荷を動作状態とする単位駆動電流の生成又は停止を行う電流生成制御手段と、を備え、
   前記電流生成制御手段は、前記信号取込手段に取り込まれた前記デジタル信号に対応して動作する能動素子を有し、前記単位駆動電流は、前記能動素子が飽和状態で動作することによって生成される電流駆動部を所定の配列で複数設け、
   複数ビットのデジタル信号からなる負荷制御信号の各ビットに対応して、前記電流駆動部の各々により生成された前記単位駆動電流の合成電流を、負荷駆動電流として前記負荷に供給することを特徴とする電流駆動回路。
8. 前記単位電流駆動回路は、前記信号取込手段と前記電流生成制御手段の間に介装され、前記信号取込手段に取り込まれた前記１ビットのデジタル信号の信号レベルを、前記電流生成制御手段における前記能動素子を飽和状態で動作させる所定の電圧レベルに変換して前記電流生成制御手段に供給する、レベル変換手段を備えることを特徴とする請求項７記載の電流駆動回路。
9. 前記レベル変換手段は、ｐチャネル型及びｎチャネル型の電界効果型トランジスタからなるインバータ回路により構成され、該インバータ回路の入力端に前記信号取込手段に取り込まれた前記１ビットのデジタル信号が入力されていることを特徴とする請求項７又は８記載の電流駆動回路。
10. 前記電流生成制御手段における前記能動素子は電界効果型トランジスタによって構成され、前記レベル変換手段は、前記信号取込手段に取り込まれた前記デジタル信号の信号レベルを、少なくとも前記電界効果型トランジスタを飽和状態でオン動作させる電圧に変換して、該電界効果型トランジスタの制御端子に印加することを特徴とする請求項７乃至９記載の電流駆動回路。
11. 前記電流駆動部により生成される前記単位駆動電流は、各々異なる電流値を有するように設定され、前記負荷駆動電流により前記負荷の動作状態が段階的に制御されることを特徴とする請求項７乃至１０記載の電流駆動回路。
12. 前記電流駆動部により生成される前記単位駆動電流は、各々２^ｎ（ｎ＝０、１、２、３、・・・）で規定される、異なる比率の電流値を有するように設定されていることを特徴とする請求項１１記載の電流駆動回路。
13. 前記電流駆動部の前記電流生成制御手段を構成する電界効果型トランジスタは、各々２^ｎ（ｎ＝０、１、２、３、・・・）で規定される、異なる比率のトランジスタサイズを有するように設定されていることを特徴とする請求項１１又は１２記載の電流駆動回路。
14. 前記負荷は、前記負荷駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子であることを特徴とする請求項７乃至１３のいずれかに記載の電流駆動回路。
15. 前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする請求項１４記載の電流駆動回路。
16. 所定の負荷に対して負荷駆動電流を供給することにより、前記負荷を所定の動作状態で駆動させる電流駆動回路の駆動制御方法において、複数ビットのデジタル信号を複数の電流駆動部の配列状態に応じて、順次取り込む動作と、
    前記複数の電流駆動部により、前記デジタル信号の各ビットに対応する個別の単位駆動電流を生成する動作と、
    前記個別の単位駆動電流を合成して、前記負荷駆動電流として前記負荷に供給する動作と、
    を実行することを特徴とする電流駆動回路の駆動制御方法。
17. 前記複数の電流駆動部により生成される前記単位駆動電流は、各々異なる電流値を有するように設定され、前記負荷駆動電流により前記負荷の動作状態が段階的に制御されることを特徴とする請求項１６記載の電流駆動回路の駆動制御方法。
18. 前記複数の電流駆動部により生成される前記単位駆動電流は、各々２^ｎ（ｎ＝０、１、２、３、・・・）で規定される、異なる比率の電流値を有するように設定されていることを特徴とする請求項１７記載の電流駆動回路の駆動制御方法。
19. 前記負荷は、前記負荷駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子であることを特徴とする請求項１６乃至１８のいずれかに記載の電流駆動回路の駆動制御方法。
20. 少なくとも、複数の走査線群及び複数の信号線群が相互に直交するように配設され、該走査線群及び該信号線群の交点に複数の表示画素がマトリクス状に配列された表示パネルと、前記各表示画素を行単位で選択状態にするための走査信号を前記走査線群に印加する走査駆動手段と、表示信号に基づく複数ビットのデジタル信号を、前記各信号線群を介して前記各表示画素に供給する信号駆動手段と、を備え、
    前記表示画素は、少なくとも、
    発光駆動電流の電流値に応じて所定の輝度階調で発光動作する電流駆動型の発光素子と、
    少なくとも、１ビットのデジタル信号を所定のタイミングで取り込む信号取込手段と、前記信号取込手段に取り込まれた前記デジタル信号に対応して、前記発光素子を動作状態とする単位駆動電流の生成又は停止を行う電流生成制御手段と、を備え、前記電流生成制御手段は、前記信号取込手段に取り込まれた前記デジタル信号に対応して動作する能動素子を有し、前記単位駆動電流は、前記能動素子が飽和状態で動作することによって生成される電流駆動部を所定の配列で複数具備し、
    前記複数ビットのデジタル信号の各ビットに対応して、前記電流駆動部の各々により生成された前記単位駆動電流の合成電流を、前記発光駆動電流として前記発光素子に供給することを特徴とする表示装置。
21. 前記電流駆動部により生成される前記単位駆動電流は、各々異なる電流値を有するように設定され、前記発光駆動電流により前記発光素子の動作状態が段階的に制御されることを特徴とする請求項２０記載の表示装置。
22. 前記電流駆動部により生成される前記単位駆動電流は、各々２^ｎ（ｎ＝０、１、２、３、・・・）で規定される、異なる比率の電流値を有するように設定されていることを特徴とする請求項２１記載の表示装置。
23. 前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする請求項２０乃至２２のいずれかに記載の表示装置。

Images