KR101065950B1 - 화소 회로, 표시 장치, 및 화소 회로의 구동 방법 - Google Patents

화소 회로, 표시 장치, 및 화소 회로의 구동 방법 Download PDF

Info

Publication number
KR101065950B1
KR101065950B1 KR1020067008943A KR20067008943A KR101065950B1 KR 101065950 B1 KR101065950 B1 KR 101065950B1 KR 1020067008943 A KR1020067008943 A KR 1020067008943A KR 20067008943 A KR20067008943 A KR 20067008943A KR 101065950 B1 KR101065950 B1 KR 101065950B1
Authority
KR
South Korea
Prior art keywords
node
switch
tft
potential
conductive state
Prior art date
Application number
KR1020067008943A
Other languages
English (en)
Other versions
KR20060120083A (ko
Inventor
가쯔히데 우찌노
준이찌 야마시따
데쯔로 야마모또
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20060120083A publication Critical patent/KR20060120083A/ko
Application granted granted Critical
Publication of KR101065950B1 publication Critical patent/KR101065950B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

발광 소자의 전류-전압 특성이 경시 변화되어도, 휘도 열화가 없는 소스 팔로워 출력을 행할 수 있어, n채널 트랜지스터의 소스 팔로워 회로가 가능해지고, 또한, 화소 내부의 능동 소자의 임계치나 이동도의 변동에 상관없이 균일하며 고품위의 화상을 표시하는 것이 가능한 화소 회로, 표시 장치, 및 화소 회로의 구동 방법으로서, TFT(111)의 게이트와 소스간에 캐패시터 C111을 접속하고, TFT(111)의 소스측을 TFT(114)를 통하여 고정 전위 GND에 접속하도록 하며, 또한, TFT(111)의 소스에 소정의 기준 전류 Iref를 소정의 타이밍에서 공급하여, 기준 전류 Iref에 상당하는 전압을 유지하고, 그 전압을 중심으로 하여 입력 신호 전압을 커플링시킴으로써, 이동도 변동의 센터치를 중심으로 EL 발광 소자(19)를 구동한다.
Figure R1020067008943
화소 회로, 유기 EL, 디스플레이, 발광 소자, 이동도

Description

화소 회로, 표시 장치, 및 화소 회로의 구동 방법{PIXEL CIRCUIT, DISPLAY APPARATUS, AND METHOD FOR DRIVING PIXEL CIRCUIT}
본 발명은 유기 EL(Electroluminescence) 디스플레이 등의, 전류치에 의해 휘도가 제어되는 전기 광학 소자를 갖는 화소 회로, 및 이 화소 회로가 매트릭스 형상으로 배열된 화상 표시 장치 중, 특히 각 화소 회로 내부에 설치된 절연 게이트형 전계 효과 트랜지스터에 의해 전기 광학 소자에 흐르는 전류치가 제어되는, 소위 액티브 매트릭스형 화상 표시 장치 및 화소 회로의 구동 방법에 관한 것이다.
화상 표시 장치, 예를 들어 액정 디스플레이 등에서는, 다수의 화소를 매트릭스 형상으로 배열하고, 표시할 화상 정보에 따라 화소마다 광 강도를 제어함으로써 화상을 표시한다.
이것은 유기 EL 디스플레이 등에서도 마찬가지이지만, 유기 EL 디스플레이는 각 화소 회로에 발광 소자를 갖는, 소위 자발광형의 디스플레이로서, 액정 디스플레이에 비해 화상의 시인성이 높고, 백라이트가 불필요하며, 응답 속도가 빠른 등의 이점을 갖는다.
또한, 각 발광 소자의 휘도는 그것에 흐르는 전류치에 의해 제어함으로써 발색의 계조를 얻는, 즉 발광 소자가 전류 제어형이라는 점에서 액정 디스플레이 등 과는 크게 상이하다.
유기 EL 디스플레이에서는, 액정 디스플레이와 마찬가지로, 그 구동 방식으로서 단순 매트릭스 방식과 액티브 매트릭스 방식이 가능하지만, 전자는 구조가 단순하지만, 대형이며 또한 고선명의 디스플레이의 실현이 어려운 등의 문제가 있기 때문에, 각 화소 회로 내부의 발광 소자에 흐르는 전류를, 화소 회로 내부에 설치한 능동 소자, 일반적으로는 TFT(Thin Film Transistor, 박막 트랜지스터)에 의해 제어하는, 액티브 매트릭스의 개발이 활발히 행해지고 있다.
도 1은, 일반적인 유기 EL 표시 장치의 구성을 도시하는 블록도이다.
이 표시 장치(1)는, 도 1에 도시하는 바와 같이, 화소 회로(PXLC)(2a)가 m×n의 매트릭스 형상으로 배열된 화소 어레이부(2), 수평 셀렉터(HSEL)(3), 라이트 스캐너(WSCN)(4), 수평 셀렉터(3)에 의해 선택되어 휘도 정보에 따른 데이터 신호가 공급되는 데이터선 DTL1∼DTLn, 및 라이트 스캐너(4)에 의해 선택 구동되는 주사선 WSL1∼WSLm을 갖는다.
또한, 수평 셀렉터(3), 라이트 스캐너(4)에 관해서는, 다결정 실리콘 상에 형성하는 경우나, MOSIC 등에서 화소의 주변에 형성하는 경우도 있다.
도 2는, 도 1의 화소 회로(2a)의 일 구성예를 도시하는 회로도이다(예를 들어 특허 문헌 1, 2 참조).
도 2의 화소 회로는, 다수 제안되어 있는 회로 중에서 가장 단순한 회로 구성으로서, 소위 2 트랜지스터 구동 방식의 회로이다.
도 2의 화소 회로(2a)는, p채널 박막 전계 효과 트랜지스터(이하, TFT라고 함)(11) 및 TFT(12), 캐패시터 C11, 발광 소자인 유기 EL 소자(OLED)(13)를 갖는다. 또한, 도 42에서, DTL은 데이터선을, WSL은 주사선을 각각 나타내고 있다.
유기 EL 소자는 대부분의 경우 정류성이 있기 때문에, OLED(Organic Light Emitting Diode)로 불리는 경우가 있고, 도 2 그 외에서는 발광 소자로서 다이오드의 기호를 이용하고 있지만, 이하의 설명에서 OLED에는 반드시 정류성을 요구하는 것은 아니다.
도 2에서는 TFT(11)의 소스가 전원 전위 VCC에 접속되고, 발광 소자(13)의 캐소드(음극)는 접지 전위 GND에 접속되어 있다. 도 2의 화소 회로(2a)의 동작은 이하와 같다.
스텝 ST1:
주사선 WSL을 선택 상태(여기에서는 저레벨)로 하고, 데이터선 DTL에 기입 전위 Vdata를 인가하면, TFT(12)가 도통하여 캐패시터 C11이 충전 또는 방전되어, TFT(11)의 게이트 전위는 Vdata로 된다.
스텝 ST2:
주사선 WSL을 비선택 상태(여기에서는 고레벨)로 하면, 데이터선 DTL과 TFT(11)는 전기적으로 분리되지만, TFT(11)의 게이트 전위는 캐패시터 C11에 의해 안정적으로 유지된다.
스텝 ST3:
TFT(11) 및 발광 소자(13)에 흐르는 전류는, TFT(11)의 게이트·소스간 전압 Vgs에 따른 값으로 되며, 발광 소자(13)는 그 전류치에 따른 휘도로 계속해서 발광 한다.
상기 스텝 ST1과 같이, 주사선 WSL을 선택하여 데이터선에 제공된 휘도 정보를 화소 내부에 전달하는 조작을, 이하 「기입」이라고 부른다.
상술한 바와 같이, 도 2의 화소 회로(2a)에서는, 한번 Vdata의 기입을 행하면, 다음에 재기입될 때까지의 동안, 발광 소자(13)는 일정한 휘도로 발광을 계속한다.
상술한 바와 같이, 화소 회로(2a)에서는, 드라이브 트랜지스터인 TFT(11)의 게이트 인가 전압을 변화시킴으로써, EL 발광 소자(13)에 흐르는 전류치를 제어하고 있다.
이 때, p채널의 드라이브 트랜지스터의 소스는 전원 전위 VCC에 접속되어 있고, 이 TFT(11)는 항상 포화 영역에서 동작하고 있다. 따라서, 하기의 수학식 1에 나타낸 값을 갖는 정전류원으로 되어 있다.
Figure 112006032308512-pct00001
여기에서, μ는 캐리어의 이동도를, Cox는 단위 면적당의 게이트 용량을, W는 게이트 폭을, L은 게이트 길이를, Vgs는 TFT(11)의 게이트·소스간 전압을, Vth는 TFT(11)의 임계치를 각각 나타내고 있다.
단순 매트릭스형 화상 표시 장치에서는, 각 발광 소자는, 선택된 순간에만 발광하는 데 비해, 액티브 매트릭스에서는, 상술한 바와 같이, 기입 종료 후에도 발광 소자가 발광을 계속하기 때문에, 단순 매트릭스에 비해 발광 소자의 피크 휘도, 피크 전류를 낮출 수 있는 등의 점에서, 특히 대형·고선명의 디스플레이에서는 유리하게 된다.
도 3은, 유기 EL 소자의 전류-전압(I-V) 특성의 경시 변화를 도시하는 도면이다. 도 3에서, 실선으로 나타내는 곡선이 초기 상태시의 특성을 나타내고, 파선으로 나타내는 곡선이 경시 변화 후의 특성을 나타내고 있다.
일반적으로, 유기 EL 소자의 I-V 특성은, 도 3에 도시하는 바와 같이, 시간이 경과하면 열화되게 된다.
그러나, 도 2의 2 트랜지스터 구동은 정전류 구동이기 때문에 유기 EL 소자에는 상술한 바와 같이 정전류가 계속해서 흘러, 유기 EL 소자의 I-V 특성이 열화되어도 그 발광 휘도는 경시 열화되지 않는다.
그런데, 도 2의 화소 회로(2a)는, p채널의 TFT에 의해 구성되어 있지만, n채널의 TFT에 의해 구성할 수 있으면, TFT 제작에서 종래의 아몰퍼스 실리콘(a-Si) 프로세스를 이용할 수 있게 된다. 이에 의해, TFT 기판의 저코스트화가 가능해진다.
다음으로, 트랜지스터를 n채널 TFT로 치환한 화소 회로에 대해 고찰한다.
도 4는, 도 2의 회로의 p채널 TFT를 n채널 TFT로 치환한 화소 회로를 도시하는 회로도이다.
도 4의 화소 회로(2b)는, n채널 TFT(21) 및 TFT(22), 캐패시터 C21, 발광 소자인 유기 EL 소자(OLED)(23)를 갖는다. 또한, 도 4에서, DTL은 데이터선을, WSL 은 주사선을 각각 나타내고 있다.
이 화소 회로(2b)에서는, 드라이브 트랜지스터로서 TFT(21)의 드레인측이 전원 전위 VCC에 접속되고, 소스는 EL 소자(23)의 애노드에 접속되고 있어, 소스 팔로워 회로를 형성하고 있다.
도 5는, 초기 상태에서의 드라이브 트랜지스터로서의 TFT(21)와 EL 소자(23)의 동작점을 도시하는 도면이다. 도 5에서, 횡축은 TFT(21)의 드레인·소스간 전압 Vds를, 종축은 드레인·소스간 전류 Ids를 각각 나타내고 있다.
도 5에 도시하는 바와 같이, 소스 전압은 드라이브 트랜지스터인 TFT(21)와 EL 소자(23)의 동작점에서 정해지고, 그 전압은 게이트 전압에 따라 상이한 값을 갖는다.
이 TFT(21)는 포화 영역에서 구동되므로, 동작점의 소스 전압에 대한 Vgs에 관하여 상기 수학식 1에 나타낸 방정식의 전류치의 전류 Ids를 흘린다.
특허 문헌 1: USP5,684,365
특허 문헌 2: 일본 특허공개 평8-234683호 공보
<발명의 개시>
<발명이 해결하고자 하는 과제>
그러나, 여기에서도 마찬가지로 EL 소자의 I-V 특성은 경시 열화되게 된다. 도 6에 도시하는 바와 같이, 이 경시 열화에 의해 동작점이 변동되게 되어, 동일한 게이트 전압을 인가하고 있어도 그 소스 전압은 변동된다.
이에 의해, 드라이브 트랜지스터인 TFT(21)의 게이트·소스간 전압 Vgs가 변 화되게 되어, 흐르는 전류치가 변동된다. 동시에 EL 소자(23)에 흐르는 전류치도 변화되므로, EL 소자(23)의 I-V 특성이 열화되면, 도 4의 소스 팔로워 회로에서는 그 발광 휘도는 경시 변화되게 된다.
또한, 도 7에 도시하는 바와 같이, 드라이브 트랜지스터로서의 n채널 TFT(31)의 소스를 접지 전위 GND에 접속하고, 드레인을 EL 소자(33)의 캐소드에 접속하고, EL 소자(33)의 애노드를 전원 전위 VCC에 접속하는 회로 구성도 고려할 수 있다.
이 방식에서는, 도 2의 p채널 TFT에 의한 구동과 마찬가지로, 소스의 전위가 고정되어 있어, 드라이브 트랜지스터로서 TFT(31)는 정전류원으로서 동작하여, EL 소자(33)의 I-V 특성의 열화에 의한 휘도 변화도 방지할 수 있다.
그러나, 이 방식에서는 드라이브 트랜지스터를 EL 소자의 캐소드측에 접속할 필요가 있고, 이 캐소드 접속은 신규로 애노드·캐소드의 전극의 개발이 필요하여, 현상의 기술로는 매우 곤란하게 되어 있다.
이상으로부터, 종래 방식에서는 휘도 변화가 없는, n채널 트랜지스터 사용의 유기 EL 소자의 개발은 이루어져 있지 않았다.
또한, 비록, 휘도 변화가 없는, n채널 트랜지스터 사용의 유기 EL 소자의 개발이 이루어졌다고 하여도, TFT 트랜지스터는 일반적으로 이동도 μ나 임계치 Vth의 변동이 큰 것이 특징이기 때문에, 구동 트랜지스터의 게이트에 동일한 값의 전압이 인가되어도, 화소마다 전류치는 구동 트랜지스터의 이동도 μ나 임계치 Vth에 의해 변동되게 되어, 균일한 화질을 얻을 수 없다.
본 발명의 목적은, 발광 소자의 전류-전압 특성이 경시 변화되어도, 휘도 열화가 없는 소스 팔로워 출력을 행할 수 있어, n채널 트랜지스터의 소스 팔로워 회로가 가능해져, 현상의 애노드·캐소드 전극을 이용한 채로, n채널 트랜지스터를 전기 광학 소자의 구동 소자로서 이용할 수 있고, 또한, 화소 내부의 능동 소자의 임계치나 이동도의 변동에 상관없이 균일하며 고품위의 화상을 표시할 수 있는 화소 회로, 표시 장치, 및 화소 회로의 구동 방법을 제공하는 것에 있다.
<과제를 해결하기 위한 수단>
상기 목적을 달성하기 위해, 본 발명의 제1 관점은, 흐르는 전류에 의해 휘도가 변화되는 전기 광학 소자를 구동하는 화소 회로로서, 휘도 정보에 따른 데이터 신호가 공급되는 데이터선과, 제1, 제2, 제3, 및 제4 노드와, 제1 및 제2 기준 전위와, 소정의 기준 전류를 공급하는 기준 전류 공급 수단과, 상기 제2 노드에 접속된 전기적 접속 수단과, 상기 제1 노드와 상기 제2 노드 사이에 접속된 화소 용량 소자와, 상기 전기적 접속 수단과 상기 제4 노드 사이에 접속된 결합 용량 소자와, 제1 단자와 제2 단자간에서 전류 공급 라인을 형성하고, 상기 제2 노드에 접속된 제어 단자의 전위에 따라 상기 전류 공급 라인에서 흐르는 전류를 제어하는 구동 트랜지스터와, 상기 제1 노드와 상기 제3 노드 사이에 접속된 제1 스위치와, 상기 제3 노드와 상기 제4 노드 사이에 접속된 제2 스위치와, 상기 제1 노드와 고정 전위 사이에 접속된 제3 스위치와, 상기 제2 노드와 소정의 전위선 사이에 접속된 제4 스위치와, 상기 데이터선과 상기 제4 노드 사이에 접속된 제5 스위치와, 상기 제3 노드와 상기 기준 전류 공급 수단 사이에 접속된 제6 스위치를 포함하고, 상기 제1 기준 전위와 제2 기준 전위 사이에, 상기 구동 트랜지스터의 전류 공급 라인, 상기 제3 노드, 상기 제1 스위치, 상기 제1 노드 및 상기 전기 광학 소자가 직렬로 접속되어 있다.
바람직하게는, 상기 전기적 접속 수단은, 상기 제2 노드와 상기 결합 용량 소자를 직접 접속하는 배선을 포함한다.
바람직하게는, 상기 전기적 접속 수단은, 상기 제2 노드와 상기 결합 용량 소자를 선택적으로 접속하는 제7 스위치를 포함한다.
바람직하게는, 상기 제1 노드와 상기 전기 광학 소자 사이에 접속된 제7 스위치와, 상기 제1 노드와 상기 데이터선 사이에 접속된 제8 스위치를 포함한다.
또한, 상기 제1 노드와 상기 전기 광학 소자 사이에 접속된 제7 스위치와, 상기 제1 노드와 상기 제4 노드 사이에 접속된 제8 스위치를 포함한다.
바람직하게는, 상기 소정의 전위선은 상기 데이터선과 공용되어 있다.
또한, 상기 구동 트랜지스터가 전계 효과 트랜지스터이며, 소스가 상기 제3 노드에 접속되고, 드레인이 상기 제1 기준 전위에 접속되어 있다.
바람직하게는, 상기 전기 광학 소자를 구동하는 경우, 제1 스테이지로서, 상기 제1, 제2, 제4, 제5 및 제6 스위치가 비도통 상태로 유지된 상태에서, 상기 제3 스위치가 도통 상태로 유지되어, 상기 제1 노드가 고정 전위에 접속되고, 제2 스테이지로서 상기 제2, 제4, 및 상기 제6 스위치가 도통 상태로 유지되어, 소정 전위를 상기 제2 노드에 입력시켜, 기준 전류를 상기 제3 노드에 흘리어, 화소 용량 소자에 소정 전위를 충전하며, 제3 스테이지로서 상기 제2 및 제6 스위치가 비도통 상태로 유지되고, 또한 제4 스위치가 비도통 상태로 유지되며, 상기 제5 스위치가 도통 상태로 유지되어 상기 데이터선에서 전파되는 데이터가 상기 제2 노드에 입력된 후, 상기 제5 스위치가 비도통 상태로 유지되며, 제4 스테이지로서 상기 제1 스위치가 도통 상태로 유지되고, 상기 제3 스위치가 비도통 상태로 유지된다.
또한, 바람직하게는, 상기 전기 광학 소자를 구동하는 경우, 제1 스테이지로서, 상기 제1, 제2, 제4, 제5, 제6 및 제7 스위치가 비도통 상태로 유지된 상태에서, 상기 제3 스위치가 도통 상태로 유지되어, 상기 제1 노드가 고정 전위에 접속되며, 제2 스테이지로서 상기 제2, 제4, 제6 및 제7 스위치가 도통 상태로 유지되어, 상기 데이터선에서 전파되는 데이터 전위를 상기 제2 노드에 입력시켜, 기준 전류를 상기 제3 노드에 흘려, 화소 용량 소자에 소정 전위를 충전하며, 제3 스테이지로서 상기 제2 및 제6 스위치가 비도통 상태로 유지되고, 또한 제4 스위치가 비도통 상태로 유지되며, 상기 제5 스위치가 도통 상태로 유지되어 상기 데이터선에서 전파되는 데이터가 상기 제4 노드를 통해 제2 노드에 입력된 후, 상기 제5 및 제7 스위치가 비도통 상태로 유지되며, 제4 스테이지로서 상기 제1 스위치가 도통 상태로 유지되고, 상기 제3 스위치가 비도통 상태로 유지된다.
본 발명의 제2 관점은, 매트릭스 형상으로 복수 배열된 화소 회로와, 상기 화소 회로의 매트릭스 배열에 대해 열마다 배선되며, 휘도 정보에 따른 데이터 신호가 공급되는 데이터선과, 제1 및 제2 기준 전위와, 소정의 기준 전류를 공급하는 기준 전류 공급 수단을 포함하고, 상기 화소 회로는, 흐르는 전류에 의해 휘도가 변화되는 전기 광학 소자와, 제1, 제2, 제3, 및 제4 노드와, 상기 제2 노드에 접속된 전기적 접속 수단과, 상기 제1 노드와 상기 제2 노드 사이에 접속된 화소 용량 소자와, 상기 전기적 접속 수단과 상기 제4 노드 사이에 접속된 결합 용량 소자와, 제1 단자와 제2 단자간에서 전류 공급 라인을 형성하고, 상기 제2 노드에 접속된 제어 단자의 전위에 따라 상기 전류 공급 라인에서 흐르는 전류를 제어하는 구동 트랜지스터와, 상기 제1 노드와 상기 제3 노드 사이에 접속된 제1 스위치와, 상기 제3 노드와 상기 제4 노드 사이에 접속된 제2 스위치와, 상기 제1 노드와 고정 전위 사이에 접속된 제3 스위치와, 상기 제2 노드와 소정의 전위선 사이에 접속된 제4 스위치와, 상기 데이터선과 상기 제4 노드 사이에 접속된 제5 스위치와, 상기 제3 노드와 상기 기준 전류 공급 수단 사이에 접속된 제6 스위치를 포함하고, 상기 제1 기준 전위와 제2 기준 전위 사이에, 상기 구동 트랜지스터의 전류 공급 라인, 상기 제3 노드, 상기 제1 스위치, 상기 제1 노드 및 상기 전기 광학 소자가 직렬로 접속되어 있는 표시 장치를 제공한다.
본 발명의 제3 관점은, 흐르는 전류에 의해 휘도가 변화되는 전기 광학 소자와, 휘도 정보에 따른 데이터 신호가 공급되는 데이터선과, 제1, 제2, 제3, 및 제4 노드와, 제1 및 제2 기준 전위와, 소정의 기준 전류를 공급하는 기준 전류 공급 수단과, 상기 제2 노드에 접속된 전기적 접속 수단과, 상기 제1 노드와 상기 제2 노드 사이에 접속된 화소 용량 소자와, 상기 전기적 접속 수단과 상기 제4 노드 사이에 접속된 결합 용량 소자와, 제1 단자와 제2 단자간에서 전류 공급 라인을 형성하고, 상기 제2 노드에 접속된 제어 단자의 전위에 따라 상기 전류 공급 라인에서 흐르는 전류를 제어하는 구동 트랜지스터와, 상기 제1 노드와 상기 제3 노드 사이에 접속된 제1 스위치와, 상기 제3 노드와 상기 제4 노드 사이에 접속된 제2 스위치와, 상기 제1 노드와 고정 전위 사이에 접속된 제3 스위치와, 상기 제2 노드와 소정의 전위선 사이에 접속된 제4 스위치와, 상기 데이터선과 상기 제4 노드 사이에 접속된 제5 스위치와, 상기 제3 노드와 상기 기준 전류 공급 수단 사이에 접속된 제6 스위치를 포함하고, 상기 제1 기준 전위와 제2 기준 전위 사이에, 상기 구동 트랜지스터의 전류 공급 라인, 상기 제3 노드, 상기 제1 스위치, 상기 제1 노드 및 상기 전기 광학 소자가 직렬로 접속되어 있는 화소 회로의 구동 방법으로서, 상기 제1, 제2, 제4, 제5, 및 제6 스위치를 비도통 상태로 유지한 상태에서, 상기 제3 스위치를 도통 상태로 유지시켜, 상기 제1 노드를 고정 전위에 접속하며, 상기 제2, 제4, 및 상기 제6 스위치를 도통 상태로 유지하여, 소정 전위를 상기 제2 노드에 입력시키고, 기준 전류를 상기 제3 노드에 흘려, 화소 용량 소자에 소정 전위를 충전하며, 상기 제2 및 제6 스위치를 비도통 상태로 유지하고, 또한 제4 스위치를 비도통 상태로 유지하고, 상기 제5 스위치를 도통 상태로 유지하여 상기 데이터선에서 전파되는 데이터를 상기 제2 노드에 입력시킨 후, 상기 제5 스위치를 비도통 상태로 유지하며, 상기 제1 스위치를 도통 상태로 유지하고, 상기 제3 스위치를 비도통 상태로 유지한다.
본 발명에 따르면, 예를 들면 전기 광학 소자의 발광 상태 시에는, 제1 스위치가 온 상태(도통 상태)로 유지되고, 제2 내지 제7 스위치가 오프 상태(비도통 상태)로 유지된다.
드라이브(구동) 트랜지스터는 포화 영역에서 동작하도록 설계되어 있어, 전 기 광학 소자에 흐르는 전류 Ids는 상기 수학식 1로 나타내는 값을 취한다.
다음으로, 제1 스위치가 오프로 되고, 제2, 제4 내지 제7 스위치는 오프 상태로 유지된 채로, 제3 스위치가 온한다.
이 때, 제3 스위치를 통하여 전류가 흘러 제1 노드의 전위는 접지 전위 GND까지 하강한다. 그 때문에, 전기 광학 소자에 인가되는 전압도 0V가 되어, 전기 광학 소자는 발광하지 않게 된다.
다음으로, 제3 스위치가 온 상태, 제1 및 제5 스위치가 오프 상태로 유지된 채로, 제2, 제4, 제6, 제7 스위치가 온한다.
이에 의해, 예를 들어 소정 전위 V0 혹은 데이터선을 전파된 입력 전압 Vin이 제2 노드에 입력되고, 이것과 병행하여, 기준 전류 공급 수단에 의해 기준 전류가 제3 노드에 흐른다. 그 결과, 구동 트랜지스터의 게이트·소스간 전압 Vgs가, 결합 용량 소자에 충전된다.
이 때, 구동 트랜지스터는 포화 영역에서 동작하기 때문에, 구동 트랜지스터의 게이트·소스간 전압 Vgs는, 이동도 μ 및 임계치 Vth를 포함한 항으로 된다. 또한, 이 때, 화소 용량 소자에는 V0 또는 Vin이 충전된다.
다음으로, 제2 및 제6 스위치가 오프한다. 이에 의해, 구동 트랜지스터의 소스 전위(제3 노드의 전위)는, 예를 들어 (V0 또는 Vin-Vth)까지 상승한다.
그리고, 또한, 제3 및 제7 스위치가 온 상태, 제1, 제2, 제6 스위치가 오프 상태로 유지된 채로, 제5 스위치가 온하고, 제4 스위치가 오프한다. 제5 스위치가 온함으로써, 제5 스위치를 통하여 데이터선을 전파된 입력 전압 Vin이 결합 용량 소자를 통하여 구동 트랜지스터의 게이트에 전압 ΔV를 커플링시킨다.
이 커플링량 ΔV는, 제1 노드와 제2 노드간의 전압 변화량(구동 트랜지스터의 Vgs)과, 화소 용량 소자, 결합 용량 소자 및 구동 트랜지스터의 기생 용량에 의해 정해지며, 화소 용량 소자와 기생 용량에 비해 결합 용량 소자의 용량을 크게 하면 변화량의 거의 전부가 구동 트랜지스터의 게이트에 커플링되어, 구동 트랜지스터의 게이트 전위는 (V0 또는 Vin+Vgs)로 된다.
기입 종료 후, 제5 및 제7 스위치가 오프하고, 또한, 제1 스위치가 온하며, 제3 스위치가 오프한다.
이에 의해, 구동 트랜지스터의 소스 전위는 일단 접지 전위 GND로 강하, 그 후 상승하고, 전기 광학 소자에도 전류가 흐르기 시작한다. 구동 트랜지스터의 소스 전위는 변동됨에도 불구하고, 그 게이트·소스간에는 화소 용량 소자가 있고, 또한, 화소 용량 소자의 용량을 구동 트랜지스터의 기생 용량보다 크게 함으로써 게이트·소스 전위는 항상 (Vin+Vgs)의 일정치로 유지된다.
이 때, 구동 트랜지스터는 포화 영역에서 구동하므로, 구동 트랜지스터에 흐르는 전류치 Ids는 수학식 1로 나타낸 값을 취하고, 그것은 게이트·소스간 전압에 의해 결정된다. 이 Ids는 전기 광학 소자에도 마찬가지로 흘러 전기 광학 소자가 발광한다.
<발명의 효과>
본 발명에 따르면, EL 발광 소자의 I-V 특성이 경시 변화되어도, 휘도 열화가 없는 소스 팔로워 출력을 행할 수 있다.
n채널 트랜지스터의 소스 팔로워 회로가 가능해져, 현상의 애노드·캐소드 전극을 이용한 채로, n채널 트랜지스터를 EL 발광 소자의 구동 소자로서 이용할 수 있다.
또한, 구동 트랜지스터의 임계치의 변동뿐만 아니라, 이동도의 변동도 대폭 억제할 수 있어 유니포미티가 균일한 화질을 얻을 수 있다.
또한, 기준 전류를 흘려 구동 트랜지스터의 임계치의 변동의 캔슬을 행하고 있기 때문에, 패널마다 스위치의 온, 오프의 타이밍의 설정으로 임계치를 캔슬할 필요가 없으므로, 타이밍을 설정하는 공수의 증가를 억제할 수 있다.
또한, 화소 내의 용량 설계를 용이하게 행할 수 있고 또한 용량은 작게 할 수 있으므로, 화소 면적을 축소할 수 있어, 패널의 고선명화가 가능해진다.
또한, 입력 전압을 입력할 때에 전압 변화량의 거의 전부를 구동 트랜지스터의 게이트에 커플링시킬 수 있으므로, 화소마다의 전류치의 변동을 저감할 수 있어, 균일한 화질을 얻을 수 있다.
또한, 구동 트랜지스터의 게이트에 고정 전위를 입력하여 기준 전류 Iref를 흘림으로써 화소 내에 신호선으로부터의 입력 전압이 입력되어 있는 시간을 짧게 할 수 있어, 화소에 고속으로 기입할 수 있으며, 3회 기입 방식과 같이 1H를 수분할하여 화소에 기입하는 구동 방식에도 대응할 수 있다.
또한, n채널만으로 화소 회로의 트랜지스터를 구성할 수 있어, TFT 작성에서 a-Si 프로세스를 이용할 수 있게 된다. 이에 의해, TFT 기판의 저코스트화가 가능해진다.
도 1은 일반적인 유기 EL 표시 장치의 구성을 도시하는 블록도.
도 2는 도 1의 화소 회로의 일 구성예를 도시하는 회로도.
도 3은 유기 EL 소자의 전류-전압(I-V) 특성의 경시 변화를 도시하는 도면.
도 4는 도 2의 회로의 p채널 TFT를 n채널 TFT로 치환한 화소 회로를 도시하는 회로도.
도 5는 초기 상태에서의 드라이브 트랜지스터로서의 TFT와 EL 소자의 동작점을 도시하는 도면.
도 6은 경시 변화 후의 드라이브 트랜지스터로서의 TFT와 EL 소자의 동작점을 도시하는 도면.
도 7은 드라이브 트랜지스터로서의 n채널 TFT의 소스를 접지 전위에 접속한 화소 회로를 도시하는 회로도.
도 8은 제1 실시 형태에 따른 화소 회로를 채용한 유기 EL 표시 장치의 구성을 도시하는 블록도.
도 9는 도 8의 유기 EL 표시 장치에서 제1 실시 형태에 따른 화소 회로의 구체적인 구성을 도시하는 회로도.
도 10의 (A) 내지 도 10의 (I)는 도 9의 회로의 구동 방법을 설명하기 위한 타이밍차트.
도 11의 (A) 및 도 11의 (B)는 도 9의 회로의 구동 방법에 따른 동작을 설명하기 위한 도면.
도 12의 (A) 및 도 12의 (B)는 도 9의 회로의 구동 방법에 따른 동작을 설명하기 위한 도면.
도 13은 도 9의 회로의 구동 방법에 따른 동작을 설명하기 위한 도면.
도 14는 도 9의 회로의 구동 방법에 따른 동작을 설명하기 위한 도면.
도 15는 기준 전류를 구동 트랜지스터의 소스에 공급하는 이유를 설명하기 위한 도면.
도 16은 기준 전류를 구동 트랜지스터의 소스에 공급하는 이유를 설명하기 위한 도면.
도 17은 기준 전류를 구동 트랜지스터의 소스에 공급하는 이유를 설명하기 위한 도면.
도 18은 기준 전류를 구동 트랜지스터의 소스에 공급하는 이유를 설명하기 위한 도면.
도 19는 제2 실시 형태에 따른 화소 회로의 구체적인 구성을 도시하는 회로도.
도 20의 (A) 내지 도 20의 (I)는 도 19의 회로의 구동 방법을 설명하기 위한 타이밍차트.
도 21은 제3 실시 형태에 따른 화소 회로를 채용한 유기 EL 표시 장치의 구성을 도시하는 블록도.
도 22는 도 21의 유기 EL 표시 장치에서 제3 실시 형태에 따른 화소 회로의 구체적인 구성을 도시하는 회로도.
도 23의 (A) 내지 도 23의 (H)는 도 22의 회로의 구동 방법을 설명하기 위한 타이밍차트.
도 24는 제4 실시 형태에 따른 화소 회로의 구체적인 구성을 도시하는 회로도.
도 25의 (A) 내지 도 25의 (H)는 도 24의 회로의 구동 방법을 설명하기 위한 타이밍차트.
도 26은 제5 실시 형태에 따른 화소 회로의 구체적인 구성을 도시하는 회로도.
도 27은 제6 실시 형태에 따른 화소 회로의 구체적인 구성을 도시하는 회로도.
도 28의 (A) 내지 도 28의 (K)는 도 26의 회로의 동작을 설명하기 위한 타이밍차트.
도 29의 (A) 내지 도 29의 (K)는 도 27의 회로의 타이밍차트.
도 30의 (A) 및 도 30의 (B)는 도 26의 회로의 동작을 설명하기 위한 도면.
도 31의 (A) 및 도 31의 (B)는 도 26의 회로의 동작을 설명하기 위한 도면.
도 32의 (A) 및 도 32의 (B)는 도 26의 회로의 동작을 설명하기 위한 도면.
도 33의 (A) 및 도 33의 (B)는 도 26의 회로의 동작을 설명하기 위한 도면.
도 34는 도 26의 회로에서 기준 전류를 구동 트랜지스터의 소스에 공급하는 이유를 설명하기 위한 도면.
도 35는 도 26의 회로에서 기준 전류를 구동 트랜지스터의 소스에 공급하는 이유를 설명하기 위한 도면.
도 36은 제7 실시 형태에 따른 화소 회로의 구체적인 구성을 도시하는 회로도.
도 37은 제8 실시 형태에 따른 화소 회로의 구체적인 구성을 도시하는 회로도.
도 38의 (A) 내지 도 38의 (K)는 도 36의 회로의 동작을 설명하기 위한 타이밍차트.
도 39의 (A) 내지 도 39의 (K)는 도 37의 회로의 동작을 설명하기 위한 타이밍차트.
도 40은 제9 실시 형태에 따른 화소 회로의 구체적인 구성을 도시하는 회로도.
도 41은 제10 실시 형태에 따른 화소 회로의 구체적인 구성을 도시하는 회로도.
도 42의 (A) 내지 도 42의 (J)는 도 40의 회로의 동작을 설명하기 위한 타이밍차트.
도 43의 (A) 내지 도 43의 (J)는 도 41의 회로의 동작을 설명하기 위한 타이밍차트.
도 44는 제11 실시 형태에 따른 화소 회로의 구체적인 구성을 도시하는 회로도.
도 45는 제12 실시 형태에 따른 화소 회로의 구체적인 구성을 도시하는 회로 도.
도 46의 (A) 내지 도 46의 (J)는 도 44의 회로의 동작을 설명하기 위한 타이밍차트.
도 47의 (A) 내지 도 47의 (J)는 도 45의 회로의 동작을 설명하기 위한 타이밍차트.
<부호의 설명>
100, 100A∼100J : 표시 장치
101 : 화소 회로(PXLC)
102 : 화소 어레이부
103 : 수평 셀렉터(HSEL)
104 : 라이트 스캐너(WSCN)
105 : 제1 드라이브 스캐너(DSCN1)
106 : 제2 드라이브 스캐너(DSCN2)
107 : 제3 드라이브 스캐너(DSCN3)
108 : 제4 드라이브 스캐너(DSCN4)
109 : 제5 드라이브 스캐너(DSCN5)
110 : 제6 드라이브 스캐너(DSCN6)
DTL101∼DTL1On : 데이터선
WSL101∼WSL10m : 주사선
DSL101∼DSL10m, DSL111∼DSL11m, DSL121∼DSL12m, DSL131∼DSL13m, DSL141 ∼DSL14m, DSL151∼DSL15m, DSL161∼DSL16m : 구동선
111 : 드라이브(구동) 트랜지스터로서의 TFT
112 : 제1 스위치로서의 TFT
113 : 제2 스위치로서의 TFT
114 : 제3 스위치로서의 TFT
115 : 제4 스위치로서의 TFT
116 : 제5 스위치로서의 TFT
117 : 제6 스위치로서의 TFT
118 : 제7 스위치로서의 TFT
119 : 발광 소자
120 : 제7 또는 제8 스위치로서의 TFT
121 : 제8 또는 제9 스위치로서의 TFT
ND111 : 제1 노드
ND112 : 제2 노드
ND113 : 제3 노드
ND114 : 제4 노드
<발명을 실시하기 위한 최량의 형태>
이하, 본 발명의 실시 형태를 첨부 도면에 관련지어 설명한다.
〈제1 실시 형태〉
도 8은, 본 제1 실시 형태에 따른 화소 회로를 채용한 유기 EL 표시 장치의 구성을 도시하는 블록도이다.
도 9는, 도 8의 유기 EL 표시 장치에서 본 제1 실시 형태에 따른 화소 회로의 구체적인 구성을 도시하는 회로도이다.
이 표시 장치(100)는, 도 8 및 도 9에 도시하는 바와 같이, 화소 회로(PXLC)(101)가 m×n의 매트릭스 형상으로 배열된 화소 어레이부(102), 수평 셀렉터(HSEL)(103), 라이트 스캐너(WSCN)(104), 제1 드라이브 스캐너(DSCN1)(105), 제2 드라이브 스캐너(DSCN2)(106), 제3 드라이브 스캐너(DSCN3)(107), 제4 드라이브 스캐너(DSCN4)(108), 제5 드라이브 스캐너(DSCN5)(109), 제6 드라이브 스캐너(DSCN6)(110), 레퍼런스 정전류원(RCIS)(111), 수평 셀렉터(103)에 의해 선택되어 휘도 정보에 따른 데이터 신호가 공급되는 데이터선 DTL101∼DTL10n, 라이트 스캐너(104)에 의해 선택 구동되는 주사선 WSL101∼WSL10m, 제1 드라이브 스캐너(105)에 의해 선택 구동되는 구동선 DSL101∼DSL10m, 제2 드라이브 스캐너(106)에 의해 선택 구동되는 구동선 DSL111∼DSL11m, 제3 드라이브 스캐너(107)에 의해 선택 구동되는 구동선 DSL121∼DSL12m, 제4 드라이브 스캐너(108)에 의해 선택 구동되는 구동선 DSL131∼DSL13m, 제5 드라이브 스캐너(109)에 의해 선택 구동되는 구동선 DSL141∼DSL14m, 제6 드라이브 스캐너(110)에 의해 선택 구동되는 구동선 DSL151∼DSL15m, 및 정전류원(111)에 의한 기준 전류 Iref가 공급되는 기준 전류 공급선 ISL101∼ISL10n을 갖는다.
또한, 화소 어레이부(102)에서, 화소 회로(101)는 m×n의 매트릭스 형상으로 배열되지만, 도 8에서는 도면의 간단화를 위해 2(=m)×3(=n)의 매트릭스 형상으로 배열한 예를 나타내고 있다.
또한, 도 9에서도, 도면의 간단화를 위해 하나의 화소 회로의 구체적인 구성을 나타내고 있다.
본 제1 실시 형태에 따른 화소 회로(101)는, 도 9에 도시하는 바와 같이, n채널 TFT(111)∼TFT(118), 캐패시터 C111, C112, 유기 EL 소자(OLED: 전기 광학 소자)를 포함하는 발광 소자(119), 제1 노드 ND111, 제2 노드 ND112, 제3 노드 ND113 및 제4 노드 ND114를 갖는다.
또한, 도 9에서, DTL101은 데이터선을, WSL101은 주사선을, DSL101, DSL111, DSL121, DSL131, DSL141, DSL151은 구동선을 각각 나타내고 있다.
이들 구성 요소 중, TFT(111)가 본 발명에 따른 전계 효과 트랜지스터(드라이브(구동) 트랜지스터)를 구성하고, TFT(112)가 제1 스위치를 구성하고, TFT(113)가 제2 스위치를 구성하고, TFT(114)가 제3 스위치를 구성하고, TFT(115)가 제4 스위치를 구성하고, TFT(116)가 제5 스위치를 구성하고, TFT(117)가 제6 스위치를 구성하고, TFT(118)가 전기적 접속 수단으로서의 제7 스위치를 구성하며, 캐패시터 C111이 본 발명에 따른 화소 용량 소자를 구성하고, 캐패시터 C112가 본 발명에 따른 결합 용량 소자를 구성하고 있다.
또한, 전원 전압 VCC의 공급 라인(전원 전위)이 제1 기준 전위에 상당하고, 접지 전위 GND가 제2 기준 전위에 상당하고 있다.
또한, 본 제1 실시 형태에서는, 데이터선과 소정 전위선이 공용되어 있다.
화소 회로(101)에서, 제1 기준 전위(본 실시 형태에서는 전원 전위 VCC)와 제2 기준 전위(본 실시 형태에서는 접지 전위 GND) 사이에, 드라이브 트랜지스터로서의 TFT(111), 제3 노드 ND113, 제1 스위치로서의 TFT(112), 제1 노드 ND111 및 발광 소자(OLED)(119)가 직렬로 접속되어 있다.
구체적으로는, 발광 소자(119)의 캐소드가 접지 전위 GND에 접속되고, 애노드가 제1 노드 ND111에 접속되고, TFT(112)의 소스가 제1 노드 ND111에 접속되고, 제1 노드 ND111과 제3 노드 ND113 사이에 TFT(112)의 소스·드레인이 접속되고, TFT(111)의 소스가 제3 노드 ND113에 접속되고, TFT(111)의 드레인이 전원 전위 VCC에 접속되어 있다.
그리고, TFT(111)의 게이트가 제2 노드 ND112에 접속되고, TFT(112)의 게이트가 제2 드라이브 스캐너(106)에 의해 구동되는 구동선 DSL111에 접속되어 있다.
제3 노드 ND113과 제4 노드 ND114 사이에 제2 스위치로서의 TFT(113)의 소스·드레인이 접속되고, TFT(113)의 게이트가 제5 드라이브 스캐너(109)에 의해 구동되는 구동선 DSL141에 접속되어 있다.
제3 스위치로서의 TFT(114)의 드레인이 제1 노드 ND111 및 캐패시터 C111의 제1 전극에 접속되고, 소스가 고정 전위(본 실시 형태에서는 접지 전위 GND)에 접속되고, TFT(114)의 게이트가 제6 드라이브 스캐너에 의해 구동되는 구동선 DSL151에 접속되어 있다. 또한, 캐패시터 C111의 제2 전극이 제2 노드 ND112에 접속되어 있다.
제2 노드 ND112와 캐패시터 C112의 제1 전극에 제7 스위치로서의 TFT(118)의 소스·드레인이 접속되고, TFT(118)의 제3 드라이브 스캐너에 의해 구동되는 게이 트가 구동선 DLS121에 접속되어 있다.
데이터선(소정 전위선) DTL101과 제2 노드 ND112에 제4 스위치로서의 TFT(115)의 소스·드레인이 각각 접속되고, TFT(115)의 게이트가 제4 드라이브 스캐너(108)에 구동되는 구동선 DSL131에 접속되어 있다.
데이터선 DTL101과 제4 노드 ND114에 제5 스위치로서의 TFT(116)의 소스·드레인이 각각 접속되어 있다. 그리고, TFT(116)의 게이트가 라이트 스캐너(104)에 의해 구동되는 주사선 WSL101에 접속되어 있다.
또한, 제3 노드 ND113과 기준 전류 공급선 ISL101 사이에 제6 스위치로서의 TFT(117)의 소스·드레인이 각각 접속되어 있다. 그리고, TFT(117)의 게이트가 제1 드라이브 스캐너(105)에 의해 구동되는 구동선 DSL101에 접속되어 있다.
이와 같이, 본 실시 형태에 따른 화소 회로(101)는, 드라이브 트랜지스터로서의 TFT(111)의 게이트·소스간에 화소 용량으로서의 캐패시터 C111이 접속되고, 비발광 기간에 TFT(111)의 소스측 전위를 스위치 트랜지스터로서의 TFT(114)를 통하여 고정 전위에 접속하고, 또한, TFT(111)의 소스(제3 노드 ND113)에 소정의 기준 전류(예를 들어 2㎂) Iref를 소정의 타이밍에서 공급하여, 기준 전류 Iref에 상당하는 전압을 유지하고, 그 전압을 중심으로 하여 입력 신호 전압을 커플링시킴으로써, 이동도의 변동의 센터치를 중심으로 EL 발광 소자(119)를 구동하고, 드라이브 트랜지스터로서의 TFT(111)의 이동도 변동에 의해 유니포미티 변동을 억제한 화질을 얻도록 구성되어 있다.
다음으로, 상기 구성의 동작을, 화소 회로의 동작을 중심으로, 도 1O의 (A) 내지 도 10의 (I) 및 도 11, 도 12의 (A), 도 12의 (B), 및 도 13, 도 14에 관련지어 설명한다.
또한, 도 10의 (A)는 화소 배열의 제1행째의 구동선 DSL131에 인가되는 구동 신호 ds[4]를, 도 10의 (B)는 화소 배열의 제1행째의 조작선 WSL101에 인가되는 주사 신호 ws[1]을, 도 10의 (C)는 화소 배열의 제1행째의 구동선 DSL121에 인가되는 구동 신호 ds[3]을, 도 10의 (D)는 화소 배열의 제1행째의 구동선 DSL141에 인가되는 구동 신호 ds[5]를, 도 10E는 화소 배열의 제1행째의 구동선 DSL151에 인가되는 구동 신호 ds[6]을, 도 10의 (F)는 화소 배열의 제1행째의 구동선 DSL111에 인가되는 구동 신호 ds[2]를, 도 10의 (G)는 화소 배열의 제1행째의 구동선 DSL101에 인가되는 구동 신호 ds[1]을, 도 10의 (H)는 드라이브 트랜지스터로서의 TFT(111)의 게이트 전위 Vg111을, 도 10의 (I)는 제1 노드 ND111의 전위 VND111을 각각 나타내고 있다.
우선, 통상의 EL 발광 소자(119)의 발광 상태 시에는, 도 10의 (A)∼도 10의 (G)에 도시하는 바와 같이, 라이트 스캐너(104)에 의해 주사선 WSL101에의 주사 신호 ws[1]이 로우 레벨로 설정되고, 드라이브 스캐너(105)에 의해 구동선 DSL101에의 구동 신호 ds[1]이 로우 레벨로 설정되고, 드라이브 스캐너(107)에 의해 구동선 DSL121에의 구동 신호 ds[3]이 로우 레벨로 설정되고, 드라이브 스캐너(108)에 의해 구동선 DSL131에의 구동 신호 ds[4]가 로우 레벨로 설정되고, 드라이브 스캐너(109)에 의해 구동선 DSL141에의 구동 신호 ds[5]가 로우 레벨로 설정되고, 드라이브 스캐너(110)에 의해 구동선 DSL151에의 구동 신호 ds[6]이 로우 레벨로 설정 되며, 드라이브 스캐너(106)에 의해 구동선 DSL111에의 구동 신호 ds[2]만이 선택적으로 하이 레벨로 설정된다.
그 결과, 화소 회로(101)에서는, 도 11의 (A)에 도시하는 바와 같이, TFT(112)가 온 상태(도통 상태)로 유지되고, TFT(113)∼TFT(118)가 오프 상태(비도통 상태)로 유지된다.
드라이브 트랜지스터(111)는 포화 영역에서 동작하도록 설계되어 있어, EL 발광 소자(119)에 흐르는 전류 Ids는, 상기 수학식 1로 나타내는 값을 취한다.
다음으로, EL 발광 소자(119)의 비발광 기간에서, 도 10의 (A)∼도 10의 (G)에 도시하는 바와 같이, 라이트 스캐너(104)에 의해 주사선 WSL101에의 주사 신호 ws[1]이 로우 레벨로 유지되고, 드라이브 스캐너(105)에 의해 구동선 DSL101에의 구동 신호 ds[1]이 로우 레벨로 유지되고, 드라이브 스캐너(106)에 의해 구동선 DSL111에의 구동 신호 ds[2]가 로우 레벨로 전환되고, 드라이브 스캐너(107)에 의해 구동선 DSL121에의 구동 신호 ds[3]이 로우 레벨로 유지되고, 드라이브 스캐너(108)에 의해 구동선 DSL131에의 구동 신호 ds[4]가 로우 레벨로 유지되고, 드라이브 스캐너(109)에 의해 구동선 DSL141에의 구동 신호 ds[5]가 로우 레벨로 유지되며, 드라이브 스캐너(110)에 의해 구동선 DSL151에의 구동 신호 ds[6]이 선택적으로 하이 레벨로 설정된다.
그 결과, 화소 회로(101)에서는, 도 11의 (B)에 도시하는 바와 같이, TFT(112)가 오프하고, TFT(113), TFT(115)∼TFT(118)는 오프 상태로 유지된 채로, TFT(114)가 온한다.
이 때, TFT(114)를 통하여 전류가 흘러 도 10의 (H), 도 10의 (I)에 도시하는 바와 같이, 제1 노드 ND111의 전위 VND111은 접지 전위 GND까지 하강한다. 그 때문에, EL 발광 소자(119)에 인가되는 전압도 0V로 되어, EL 발광 소자(119)는 발광하지 않게 된다.
다음으로, 도 10의 (A)∼도 10의 (G)에 도시하는 바와 같이, 라이트 스캐너(104)에 의해 주사선 WSL101에의 주사 신호 ws[1]이 로우 레벨로 유지되고, 드라이브 스캐너(106)에 의해 구동선 DSL111에의 구동 신호 ds[2]가 로우 레벨로 유지되고, 드라이브 스캐너(110)에 의해 구동선 DSL151에의 구동 신호 ds[6]이 하이 레벨로 유지된 상태에서, 드라이브 스캐너(105)에 의한 구동선 DSL101에의 구동 신호 ds[1], 드라이브 스캐너(107)에 의한 구동선 DSL121에의 구동 신호 ds[3], 드라이브 스캐너(108)에 의한 구동선 DSL131에의 구동 신호 ds[4], 드라이브 스캐너(109)에 의해 구동선 DSL141에의 구동 신호 ds[5]가 각각 선택적으로 하이 레벨로 설정된다.
그 결과, 화소 회로(101)에서는, 도 12의 (A)에 도시하는 바와 같이, TFT(114)가 온 상태, TFT(112), TFT(116)가 오프 상태로 유지된 채로, TFT(113), TFT(115), TFT(117), TFT(118)가 온한다.
이에 의해, TFT(115)를 통하여 데이터선 DTL101에서 전파된 입력 전압 Vin이 제2 노드 ND112에 입력되고, 이와 병행하여, 정전류원(111)에 의해 기준 전류 공급선 ISL101에 공급된 기준 전류 Iref(예를 들어 2㎂)가 제3 노드 ND113에 흐른다. 그 결과, 드라이브 트랜지스터로서의 TFT(111)의 게이트·소스간 전압 Vgs가 캐패시터 C112에 충전된다.
이 때, TFT(111)는 포화 영역에서 동작하기 때문에, 하기의 수학식 2로 나타내는 바와 같이, TFT(111)의 게이트·소스간 전압 Vgs는, 이동도 μ 및 임계치 Vth를 포함한 항으로 된다. 또한, 이 때, 캐패시터 C111에는 Vin이 충전된다.
Figure 112006032308512-pct00002
다음으로, 캐패시터 C111에는 Vin이 충전된 후, 도 10의 (A)∼도 10의 (G)에 도시하는 바와 같이, 라이트 스캐너(104)에 의해 주사선 WSL101에의 주사 신호 ws[1]이 로우 레벨로 유지되고, 드라이브 스캐너(106)에 의해 구동선 DSL111에의 구동 신호 ds[2]가 로우 레벨로 유지되고, 드라이브 스캐너(107)에 의해 구동선 DSL121에의 구동 신호 ds[3]이 하이 레벨로 유지되고, 드라이브 스캐너(108)에 의해 구동선 DSL131에의 구동 신호 ds[4]가 하이 레벨로 유지되고, 드라이브 스캐너(110)에 의해 구동선 DSL151에의 구동 신호 ds[6]이 하이 레벨로 유지된 상태에서, 드라이브 스캐너(105)에 의해 구동선 DSL101에의 구동 신호 ds[1]이 로우 레벨로, 드라이브 스캐너(109)에 의해 구동선 DSL141에의 구동 신호 ds[4]가 로우 레벨로 각각 선택적으로 설정된다.
그 결과, 화소 회로(101)에서는, 도 12의 (A)의 상태로부터, TFT(113), TFT(117)가 오프한다. 이에 의해, TFT(111)의 소스 전위(제3 노드 ND113의 전위)는 (Vin-Vth)까지 상승한다.
그리고, 또한, 라이트 스캐너(104)에 의해 주사선 WSL101에의 주사 신호 ws[1]이 하이 레벨로 전환되고, 드라이브 스캐너(108)에 의해 구동선 DSL131에의 구동 신호 ds[4]가 로우 레벨로 전환된다.
그 결과, 화소 회로(101)에서는, 도 12의 (B)에 도시하는 바와 같이, TFT(114), TFT(118)가 온 상태, TFT(112), TFT(113), TFT(117)가 오프 상태로 유지된 채로, TFT(116)가 온하고, TFT(115)가 오프한다.
TFT(116)가 온함으로써, TFT(116)를 통하여 데이터선 DTL101을 전파된 입력 전압 Vin이 캐패시터 C112를 통하여 TFT(111)의 게이트에 전압 ΔV를 커플링시킨다.
이 커플링량 ΔV는, 제1 노드 ND111과 제2 노드 ND112간의 전압 변화량(TFT(111)의 Vgs)과 캐패시터 C111, C112, 및 TFT(111)의 기생 용량 C113에 의해 정해지며, 캐패시터 C111과 기생 용량 C113에 비해 캐패시터 C112의 용량을 크게 하면 변화량의 거의 전부가 TFT(111)의 게이트에 커플링되어, TFT(111)의 게이트 전위는 (Vin+Vgs)로 된다.
기입 종료 후, 도 10의 (A)∼도 10의 (G)에 도시하는 바와 같이, 라이트 스캐너(104)에 의해 주사선 WSL101에의 주사 신호 ws[1]이 로우 레벨로 전환되고, 드라이브 스캐너(107)에 의해 구동선 DSL121에의 구동 신호 ds[3]이 로우 레벨로 전환되고, 또한, 드라이브 스캐너(106)에 의해 구동선 DSL111에의 구동 신호 ds[2]가 하이 레벨로 전환되고, 드라이브 스캐너(110)에 의해 구동선 DSL151에의 구동 신호 ds[6]이 로우 레벨로 전환된다.
이에 의해, 화소 회로(101)에서는, 도 13에 도시하는 바와 같이, TFT(116), TFT(118)가 오프하고, 또한 TFT(112)가 온하며, TFT(114)가 오프한다.
이에 의해, TFT(111)의 소스 전위는 일단 접지 전위 GND로 강하, 그 후 상승하고, EL 발광 소자(119)에도 전류가 흐르기 시작한다. TFT(111)의 소스 전위는 변동됨에도 불구하고, 그 게이트·소스간에는 캐패시터 C111이 있고, 또한, 캐패시터 C111의 용량을 TFT(111)의 기생 용량 C113보다 크게 함으로써 게이트·소스 전위는 항상 (Vin+Vgs)의 일정치로 유지된다.
이 때, TFT(111)는 포화 영역에서 구동하므로, TFT(111)에 흐르는 전류치 Ids는 수학식 1로 나타낸 값으로 되고, 그것은 게이트·소스간 전압에 의해 결정된다. 이 Ids는 EL 발광 소자(119)에도 마찬가지로 흘러 EL 발광 소자(119)는 발광한다.
이 EL 발광 소자(119)를 포함하는 화소 회로(101)의 등가 회로는 도 14에 도시하는 바와 같이 되어 있기 때문에, TFT(111)의 소스 전위는 EL 발광 소자(119)에 전류 Ids가 흐르는 게이트 전위까지 상승한다. 이 전위 상승에 수반하여, 캐패시터 C111을 통하여 TFT(111)의 게이트 전위도 마찬가지로 상승한다.
이에 의해, 상술한 바와 같이 TFT(111)의 게이트·소스간 전위는 일정하게 유지된다.
여기에서, 기준 전류 Iref에 대하여 고려한다.
상술한 바와 같이, 기준 전류 Iref를 흘림으로써, TFT(111)의 게이트·소스간 전압을 수학식 2로 나타낸 값으로 한다.
그러나, Iref=0일 때에는, 게이트·소스간 전압은 Vth로는 되지 않는다. 왜냐하면, 게이트·소스간 전압이 Vth가 되어도, TFT(111)에는 소량에 리크 전류가 흐르게 되므로, 도 15에 도시하는 바와 같이, TFT(111)의 소스 전압은 Vcc까지 상승하게 되기 때문이다.
TFT(111)의 게이트·소스간 전압을 Vth로 하기 위해서는, TFT(113)가 온하고 있는 기간을 조절하여 게이트·소스간 전압이 Vth로 된 부분에서 오프해야만 하므로, 실디바이스에서 이 타이밍은 패널마다 조절해야만 한다.
본 실시 형태와 같이, 기준 전류 Iref를 흘리지 않는 경우에는, TFT(113)의 타이밍을 조절하여, 게이트·소스간 전압을 Vth로 설정할 수 있었다고 하여도, 예를 들면 이동도가 서로 다른 화소 A와 B에서, 동일한 입력 전압 Vin이 인가되어 있을 때에도, 수학식 1에 따라 이동도 μ에 의해, 도 16에 도시하는 바와 같이, 전류 Ids의 변동이 발생하여 그 화소의 휘도가 서로 달라지게 된다. 즉, 전류치가 많게 흘러 밝아짐에 따라 전류치는 이동도의 변동을 받게 되어, 유니포미티는 변동되게 되며, 화질은 악화되게 된다.
그러나, 본 실시 형태와 같이, 일정량의 기준 전류 Iref를 흘림으로써, 도 17에 도시하는 바와 같이, TFT(113)의 온·오프의 타이밍에 상관없이 TFT(111)의 게이트·소스간 전압을 수학식 2로 나타내는 일정치로 결정할 수 있어, 이동도가 서로 다른 화소 A와 B에서도, 도 18에 도시하는 바와 같이, 전류 Ids의 변동을 작게 억제할 수 있으므로, 유니포미티의 변동도 억제할 수 있다.
또한, 종래의 소스 팔로워의 문제점에 근거하여 본 실시 형태의 회로에 대해 고려한다. 본 회로에서도, EL 발광 소자(119)는 발광 시간이 길어짐에 따라, 그 I-V 특성은 열화된다. 그 때문에 TFT(111)가 동일한 전류치를 흘렸다고 해도, EL 발광 소자(119)에 인가되는 전위는 변화되어, 제1 노드 ND111의 전위 VND111은 하강한다.
그러나, 본 회로에서는, TFT(111)의 게이트·소스간 전위가 일정하게 유지된 채로 제1 노드 ND111의 전위 VND111은 하강하므로, TFT(111)에 흐르는 전류는 변화되지 않는다.
따라서, EL 발광 소자(119)에 흐르는 전류도 변화되지 않아, EL 발광 소자(119)의 I-V 특성이 열화되어도, 게이트·소스간 전압에 상당하는 전류가 항상 흘러, 종래의 문제를 해결할 수 있다.
이상 설명한 바와 같이, 본 제1 실시 형태에 따르면, 전압 구동형 TFT 액티브 매트릭스 유기 EL 디스플레이에서, 드라이브 트랜지스터로서의 TFT(111)의 게이트와 소스간에 캐패시터 C111을 접속하고, TFT(111)의 소스측(제1 노드 ND111)을 TFT(114)를 통하여 고정 전위(본 실시 형태에서는 GND)에 접속하도록 하고, 또한, TFT(111)의 소스(제3 노드 ND113)에 소정의 기준 전류(예를 들어 2㎂) Iref를 소정의 타이밍에서 공급하여, 기준 전류 Iref에 상당하는 전압을 유지하고, 그 전압을 중심으로 하여 입력 신호 전압을 커플링시킴으로써, 이동도의 변동의 센터치를 중심으로 EL 발광 소자(119)를 구동하도록 구성하였기 때문에, 이하의 효과를 얻을 수 있다.
즉, EL 발광 소자의 I-V 특성이 경시 변화되어도, 휘도 열화가 없는 소스 팔 로워 출력을 행할 수 있다.
n채널 트랜지스터의 소스 팔로워 회로가 가능해져서, 현상의 애노드·캐소드 전극을 이용한 채로, n채널 트랜지스터를 EL 발광 소자의 구동 소자로서 이용할 수 있다.
또한, 구동 트랜지스터의 임계치의 변동뿐만 아니라, 이동도의 변동도 대폭 억제할 수 있어, 유니포미티가 균일한 화질을 얻을 수 있다.
또한, 기준 전류를 흘려 구동 트랜지스터의 임계치 변동의 캔슬을 행하고 있기 때문에, 패널마다 스위치의 온, 오프의 타이밍의 설정으로 임계치를 캔슬할 필요가 없기 때문에, 타이밍을 설정하는 공수의 증가를 억제할 수 있다.
또한, n채널만으로 화소 회로의 트랜지스터를 구성할 수 있어, TFT 작성에서 a-Si 프로세스를 이용할 수 있게 된다. 이에 의해, TFT 기판의 저코스트화가 가능해진다.
〈제2 실시 형태〉
도 19는, 본 제2 실시 형태에 따른 화소 회로의 구체적인 구성을 도시하는 회로도이다. 또한, 도 20은, 도 19의 회로의 타이밍차트이다.
본 제2 실시 형태가 상술한 제1 실시 형태와 다른 점은, 제4 스위치로서의 TFT(115)가 접속되는 소정의 전위선을 데이터선 DTL과 공용하지 않고, 별도로 설치한 것에 있다.
그 외의 구성은 제1 실시 형태와 마찬가지이며, 여기에서는, 구성 및 기능에 관한 상세한 설명은 생략한다.
본 제2 실시 형태에서는, 드라이버 트랜지스터로서의 TFT(111)의 소스에 기준 전류 Iref를 흘릴 때에 TFT(111)의 게이트 전압에 입력 전압 Vin을 입력하는 것이 아니라, 고정 전위 V0을 입력한다. 고정 전위 V0을 입력하여 기준 전류 Iref를 흘림으로써 화소 내에 Vin이 입력되어 있는 시간을 짧게 할 수 있어, 화소에 고속으로 기입할 수 있다.
이 때문에, 예를 들어 3회 기입 방식과 같이 1H를 수분할하여 화소에 기입하는 구동 방식에도 대응할 수 있게 된다.
〈제3 실시 형태〉
도 21은, 본 제3 실시 형태에 따른 화소 회로를 채용한 유기 EL 표시 장치의 구성을 도시하는 블록도이다.
도 22는, 도 21의 유기 EL 표시 장치에서 본 제3 실시 형태에 따른 화소 회로의 구체적인 구성을 도시하는 회로도이다. 또한, 도 23의 (A)∼도 23의 (H)는, 도 22의 회로의 타이밍차트이다.
본 제3 실시 형태가 제1 실시 형태와 다른 점은, 캐패시터 C112의 제1 전극과 제2 노드 ND112를 접속하는 전기적 접속 수단을, 양자간을 선택적으로 접속하는 스위치(118)에 의해 구성하는 대신에, 전기 배선에 의해 직접 접속하도록 한 것에 있다.
그 결과, 제3 드라이브 스캐너(107)와 구동선 DSL121이 불필요하게 되어 있다.
그 외의 구성은, 상술한 제2 실시 형태와 마찬가지이다.
본 제3 실시 형태에 따르면, 상술한 제1 실시 형태의 효과 외에, 화소 회로 내의 소자수를 저감할 수 있어, 회로 구성을 간단화할 수 있는 이점이 있다.
〈제4 실시 형태〉
도 24는, 본 제4 실시 형태에 따른 화소 회로의 구체적인 구성을 도시하는 회로도이다. 또한, 도 25의 (A)∼도 25의 (H)는, 도 24의 회로의 타이밍차트이다.
본 제4 실시 형태가 상술한 제3 실시 형태와 다른 점은, 제4 스위치로서의 TFT(115)가 접속되는 소정의 전위선을 데이터선 DTL과 공용하지 않고, 별도로 설치한 것에 있다.
그 외의 구성은 제1 실시 형태와 마찬가지이고, 여기에서는, 구성 및 기능에 관한 상세한 설명은 생략한다.
본 제4 실시 형태에서는, 드라이버 트랜지스터로서의 TFT(111)의 소스에 기준 전류 Iref를 흘릴 때에 TFT(111)의 게이트 전압에 입력 전압 Vin을 입력하는 것이 아니라, 고정 전위 V0을 입력한다. 고정 전위 V0을 입력하여 기준 전류 Iref를 흘림으로써 화소 내에 Vin이 입력되어 있는 시간을 짧게 할 수 있어, 화소에 고속으로 기입할 수 있다.
이 때문에, 예를 들어 3회 기입 방식과 같이 1H를 수분할하여 화소에 기입하는 구동 방식에도 대응할 수 있게 된다.
〈제5 실시 형태 및 제6 실시 형태〉
도 26은, 본 제5 실시 형태에 따른 화소 회로의 구체적인 구성을 도시하는 회로도이다. 또한, 도 27은, 본 제6 실시 형태에 따른 화소 회로의 구체적인 구성 을 도시하는 회로도이다.
본 제5 실시 형태가 상술한 제1 실시 형태와 다른 점은, 제1 노드 ND111과 발광 소자(119)의 애노드 사이에 제8 스위치로서의 TFT(120)를 삽입하고, 또한, 제1 노드 ND111과 데이터선 DTL101을 제9 스위치로서의 TFT(121)에 의해 접속하고, TFT(114)의 소스를 고정 전위 V0에 접속한 것에 있다.
그리고, TFT(120)의 게이트가 제7 드라이브 스캐너(DSCN7)(122)에 의해 구동되는 구동선 DSL161(∼16m)에 접속되고, TFT(121)의 게이트가 제8 드라이브 스캐너(DSCN8)(123)에 의해 구동되는 구동선 DSL171(∼17m)에 접속되어 있다.
또한, 제6 실시 형태와 제5 실시 형태가 다른 점은, TFT(121)가 제1 노드 ND111을 데이터선 DTL101과 선택적으로 접속하는 대신에, 제1 노드 ND111을 제4 노드 ND114와 선택적으로 접속하도록 한 것에 있다.
제5 및 제6 실시 형태는 기본적으로는 마찬가지로 동작한다.
도 28의 (A)∼도 28의 (K) 및 도 29의 (A)∼도 29의 (K)에 그 동작예의 타이밍차트를 도시한다.
또한, 도 28의 (A), 도 29의 (A)는 화소 배열의 제1행째의 구동선 DSL131에 인가되는 구동 신호 ds[4]를, 도 28의 (B), 도 29의 (B)는 화소 배열의 제1행째의 조작선 WSL101에 인가되는 주사 신호 ws[1]을, 도 28의 (C), 도 29의 (C)는 화소 배열의 제1행째의 구동선 DSL121에 인가되는 구동 신호 ds[3]을, 도 28의 (D), 도 29의 (D)는 화소 배열의 제1행째의 구동선 DSL141에 인가되는 구동 신호 ds[5]를, 도 28의 (E), 도 29의 (E)는 화소 배열의 제1행째의 구동선 DSL111에 인가되는 구 동 신호 ds[2]를, 도 28의 (F), 도 29의 (F)는 화소 배열의 제1행째의 구동선 DSL101에 인가되는 구동 신호 ds[1]을, 도 28의 (G), 도 29의 (G)는 화소 배열의 제1행째의 구동선 DSL161에 인가되는 구동 신호 ds[7]을, 도 28의 (H), 도 29의 (H)는 화소 배열의 제1행째의 구동선 DSL141에 인가되는 구동 신호 ds[6]을, 도 28의 (I), 도 29의 (I)는 화소 배열의 제1행째의 구동선 DSL171에 인가되는 구동 신호 ds[8]을, 도 28의 (J), 도 29의 (J)는 드라이브 트랜지스터로서의 TFT(111)의 게이트 전위 Vg111을, 도 28의 (K), 도 29의 (K)는 제1 노드 ND111의 전위 VND111을 각각 나타내고 있다.
이하에, 도 26의 회로의 동작을 도 30의 (A), 도 30의 (B), 도 31의 (A), 도 31의 (B), 도 32의 (A), 도 32의 (B), 및 도 33의 (A), 도 33의 (B)에 관련지어 설명한다.
우선, 통상의 EL 발광 소자(119)의 발광 상태는 도 30의 (A)에 도시하는 바와 같이, TFT(112)와 TFT(120)가 온한 상태이다.
다음으로, EL 발광 소자(119)의 비발광 기간에서, 도 30의 (B)에 도시하는 바와 같이, TFT(112)를 온한 채로 TFT(120)를 오프한다.
이 때, EL 발광 소자(119)에는 전류가 공급되지 않게 되어, 발광하지 않게 된다.
다음으로, 도 31의 (A)에 도시하는 바와 같이, TFT(115), TFT(118), TFT(113) 및 TFT(117)를 온하여 구동 트랜지스터인 TFT(111)의 게이트에 입력 전압(Vin)을 입력하고, 전류원으로부터 전류 Iref를 흘림으로써, 구동 트랜지스터의 게이트 소스간 전압 Vgs를 캐패시터 C111, C112에 충전한다. 이 때, TFT(114)는 포화 영역에서 동작하므로, Vgs는 수학식 3으로 나타내는 바와 같이 μ, Vth를 포함한 항으로 된다.
Figure 112006032308512-pct00003
캐패시터 C111, C112에 Vgs가 충전된 후에 TFT(113), TFT(112)를 오프한다. 이에 의해 캐패시터 C111, C112에 충전되어 있는 전압을 Vgs로 확정시킨다.
그 후, 도 31의 (B)에 도시하는 바와 같이, TFT(117)를 오프하여 전류의 공급을 멈춤으로써 TFT(111)의 소스 전위는 Vin-Vth까지 상승한다.
또한, 도 32의 (A)에 도시하는 바와 같이, TFT(115)를 오프하고 TFT(116)와 TFT(121)를 온한다. TFT(116)와 TFT(121)를 온함으로써 Vin을 캐패시터 C111, C112를 통하여 구동 트랜지스터인 TFT(111)의 게이트에 전압 ΔV를 커플링시킨다. 이 커플링량 ΔV는 도면에서 A점, B점의 전압 변화량 Vgs와 캐패시터 C111, C112의 용량 C1, C2의 합, TFT(111)의 기생 용량 C3의 비에 의해 정해지고 수학식 4, C3에 비하여 C1, C2의 합을 크게 하면 변화량의 거의 전부가 TFT(111)의 게이트에 커플링되어, TFT(111)의 게이트 전위는 Vin+Vgs로 된다.
Figure 112006032308512-pct00004
기입이 종료된 후에, 도 32의 (B)에 도시하는 바와 같이, TFT(121)를 오프하 고, TFT(114)를 온한다.
TFT(114)는 VO이라는 고정 전위에 접속되어 있어, 온함으로써 노드 ND112의 전압 변화량(VO-Vin)을 캐패시터 C111을 통하여 TFT(11)의 게이트에 다시 커플링시킨다. 이 커플링량 ΔV3은 노드 ND112의 전압 변화량과 C1과 C3의 합과 C2의 비에 의해 정해진다(식 5). 이 비를 α로 하면, TFT(111)의 게이트 전위는 (1-α)Vin+Vgs+αVO으로 되어, 캐패시터 C111에 유지되어 있는 전압은 Vgs로부터 (1-α)(Vin-VO)만큼 증가한다.
Figure 112006032308512-pct00005
그 후, 도 33의 (A)에 도시하는 바와 같이, TFT(116), TFT(118)를 오프하고, TFT(112), TFT(120)를 온, TFT(114)를 오프한다. 이에 의해 TFT(111)의 소스 전위는 일단 VO 레벨로 되고, 그 후 EL 발광 소자(119)에 전류가 흐르기 시작한다. TFT(111)의 소스 전위는 변동됨에도 불구하고, 게이트 소스간에는 캐패시터 C111이 있어, 캐패시터 C111의 용량 C1을 기생 용량 C3보다 크게 함으로써 게이트 소스 전압은 항상 일정치로 유지된다.
이 때, TFT(111)는 포화 영역에서 구동하므로, TFT(111)에 흐르는 전류치 Ids는 수학식 1로 나타낸 값으로 되고, 그것은 게이트 소스간 전압에 의해 결정된다. 이 Ids는 EL 발광 소자(119)에도 마찬가지로 흘러 EL 발광 소자(119)가 발광한다.
소자의 등가 회로는 도 33의 (B)에 도시하는 바와 같이 되어 있기 때문에, TFT(111)의 소스 전압은 EL 발광 소자(119)에 전류 Ids가 흐르는 게이트 전위까지 상승한다. 이 전위 상승에 수반하여, 캐패시터 C111을 통하여 TFT(111)의 게이트 전위도 마찬가지로 상승한다. 이에 의해, 상술한 바와 같이 TFT(111)의 게이트 소스 전위는 일정하게 유지되게 되어, EL 발광 소자(119)가 경시 열화되어 TFT(111)의 소스 전위가 변화되어도 게이트 소스간 전압은 일정한 상태 그대로로 EL 발광 소자(119)에 흐르는 전류치가 변화되지 않는다.
여기에서, 캐패시터 C111, C112의 용량 C1, C2에 대해 고려한다.
우선 C1과 C2의 합은, C1+C2≫C3으로 해야만 한다. C3에 비해 매우 크게 함으로써 노드 ND111, ND112의 전위 변화량의 전부를 TFT(111)의 게이트에 커플링시킬 수 있다.
이 때, TFT(111)에 흐르는 전류치는 수학식 1로 나타내는 값으로 되어, 도 34와 같이 TFT(111)의 게이트 소스간 전압은 Iref를 흘리는 전압으로부터 α(V0-Vin)의 일정치만큼 커져, 이동도가 서로 다른 화소 A와 B에서도, Ids의 변동을 작게 억제할 수 있으므로, 유니포미티의 변동도 억제할 수 있다.
그러나, C1+C2를 작게 하면, 노드 ND111, ND112의 전압 변화량은 전부 커플링되지 않아, 게인을 갖게 된다. 이 게인을 β로 하면, TFT(111)에 흐르는 전류량은 수학식 6으로 표현되며, T10의 게이트 소스간 전압은 Iref를 흘리는 전압으로부터 Vin+(β-1)Vgs라는 값만큼 커지지만, Vgs는 화소마다 다른 값이기 때문에, Ids의 변동을 작게 억제할 수 없게 된다(도 35). 이에 의해, C1+C2는 C3에 비해 크게 취해야만 한다.
Figure 112006032308512-pct00006
다음으로 C1의 크기에 대해 고려한다.
C1은 TFT(111)의 기생 용량 C3에 비해 매우 커야만 한다. 만약 C1이 C3과 동일한 레벨이라면, TFT(114)의 소스 전위의 변동이 캐패시터 C111을 통해 TFT(114)의 게이트에 커플링되게 되어, 캐패시터 C111에 유지되어 있는 전압이 변동되게 된다. 이 때문에, TFT(111)는 일정량의 전류를 흘릴 수 없게 되어, 화소마다 변동이 생기게 된다. 이 때문에, C1은 TFT(111)의 기생 용량 C3에 비해 매우 크게 취해야만 한다.
또한, C2에 대해 고려한다. C2≫C1인 것으로 하면, TFT(114)를 온하여 VO-Vin의 전압 변화를 캐패시터 C111을 통하여 TFT(111)의 게이트에 커플링시킬 때에, 캐패시터 C111에 유지되어 있는 전위차는 Iref를 TFT(111)에 흘려 유지된 Vgs라는 전위로부터 Vin-VO의 일정치만큼 증가하므로, 이동도가 서로 다른 화소 A와 B에서도, Ids의 변동을 작게 억제할 수 있어, 유니포미티의 변동도 억제할 수 있다.
그러나, C2≫C1로 하면, Ids의 변동을 작게 억제할 수 없어, 유니포미티의 변동도 억제할 수 없다.
다음으로, C2≪C1로 하면 TFT(114)를 온 상태로 했을 때에, VO-Vin이라는 전압 변화가 전부 캐패시터 C111을 통하여 TFT(111)의 게이트에 커플링되므로, 캐패시터 C111에 유지되어 있는 전압은 Vgs로부터 전혀 변화되지 않는다. 이에 의해, EL 발광 소자(119)에는 입력 전압에 관계없이 Iref라는 일정 전류밖에 흘릴 수 없기 때문에 화소는 래스터 표시밖에 할 수 없다.
이상으로부터, C1과 C2의 크기는 동일 레벨로 설정하고, TFT(114)를 온함으로써 커플링에서 일정한 게인을 갖게 할 필요가 있다.
여기에서 상술한 바와 같이 C3은 TFT(114)의 기생 용량이며, 그 크기는 수10 내지 수100fF의 오더이지만, C1, C2, C3의 관계는, C2≫C3, C1≫C3이며, 또한 C1과 C2는 동일 레벨이어야 하므로 C1, C2는 각각 수 100fF 내지 수 pF의 크기이어도 된다. 이에 의해, 화소 내라는 한정된 크기 중에 용량을 용이하게 설정할 수 있어, 종래의 문제점이었던 화소마다 전류치가 변동되게 되어 화소 얼룩으로 되게 되는 문제점도 극복할 수 있다.
〈제7 실시 형태 및 제8 실시 형태〉
도 36은, 본 제7 실시 형태에 따른 화소 회로의 구체적인 구성을 도시하는 회로도이다. 도 37은, 본 제8 실시 형태에 따른 화소 회로의 구체적인 구성을 도시하는 회로도이다.
본 제7 실시 형태가 상술한 제5 실시 형태와 다른 점은, 제4 스위치로서의 TFT(115)가 접속되는 소정의 전위선을 데이터선 DTL과 공용하지 않고, 별도로 설치한 것이다.
마찬가지로, 본 제8 실시 형태가 상술한 제6 실시 형태와 다른 점은, 제4 스위치로서의 TFT(115)가 접속되는 소정의 전위선을 데이터선 DTL과 공용하지 않고, 별도로 설치한 것이다.
그 외의 구성은 제5 및 제6 실시 형태와 마찬가지이고, 여기에서는, 구성 및 기능에 관한 상세한 설명은 생략한다.
제7 및 제8 실시 형태는 기본적으로는 마찬가지로 동작한다.
도 38의 (A)∼도 38의 (K) 및 도 39의 (A)∼도 39의 (K)에 그 동작예의 타이밍차트를 도시한다.
본 제4 실시 형태에서는, 드라이버 트랜지스터로서의 TFT(111)의 소스에 기준 전류 Iref를 흘릴 때에 TFT(111)의 게이트 전압에 입력 전압 Vin을 입력하는 것이 아니라, 고정 전위 V0을 입력한다. 고정 전위 V0을 입력하여 기준 전류 Iref를 흘림으로써 화소 내에 Vin이 입력되어 있는 시간을 짧게 할 수 있어, 화소에 고속으로 기입할 수 있다.
이 때문에, 예를 들어 3회 기입 방식과 같이 1H를 수분할하여 화소에 기입하는 구동 방식에도 대응할 수 있게 된다.
〈제9 실시 형태 및 제10 실시 형태〉
도 40은, 본 제9 실시 형태에 따른 화소 회로의 구체적인 구성을 도시하는 회로도이다. 도 41은, 본 제10 실시 형태에 따른 화소 회로의 구체적인 구성을 도시하는 회로도이다.
본 제9 실시 형태가 제5 실시 형태와 다른 점은, 캐패시터 C112의 제1 전극과 제2 노드 ND112를 접속하는 전기적 접속 수단을, 양자간을 선택적으로 접속하는 스위치(118)에 의해 구성하는 대신에, 전기 배선에 의해 직접 접속하도록 한 것에 있다.
본 제10 실시 형태가 제6 실시 형태와 다른 점은, 캐패시터 C112의 제1 전극과 제2 노드 ND112를 접속하는 전기적 접속 수단을, 양자간을 선택적으로 접속하는 스위치(118)에 의해 구성하는 대신에, 전기 배선에 의해 직접 접속하도록 한 것에 있다.
그 결과, 제3 드라이브 스캐너(107)와 구동선 DSL121이 불필요하게 되어 있다.
그 외의 구성은, 상술한 제5 및 제6 실시 형태와 마찬가지이다.
제9 및 제10 실시 형태는 기본적으로는 마찬가지로 동작한다.
도 42의 (A)∼도 42의 (J) 및 도 43의 (A)∼도 43의 (J)에 그 동작예의 타이밍차트를 도시한다.
본 제9 및 제10 실시 형태에 따르면, 상술한 제5 및 제6 실시 형태의 효과 외에, 화소 회로 내의 소자수를 저감할 수 있어 회로 구성을 간단화할 수 있는 이점이 있다.
〈제11 실시 형태 및 제12 실시 형태〉
도 44는, 본 제11 실시 형태에 따른 화소 회로의 구체적인 구성을 도시하는 회로도이다. 도 45는, 본 제12 실시 형태에 따른 화소 회로의 구체적인 구성을 도시하는 회로도이다.
본 제11 실시 형태가 제7 실시 형태와 다른 점은, 캐패시터 C112의 제1 전극과 제2 노드 ND112를 접속하는 전기적 접속 수단을, 양자간을 선택적으로 접속하는 스위치(118)에 의해 구성하는 대신에, 전기 배선에 의해 직접 접속하도록 한 것에 있다.
본 제12 실시 형태가 제8 실시 형태와 다른 점은, 캐패시터 C112의 제1 전극과 제2 노드 ND112를 접속하는 전기적 접속 수단을, 양자간을 선택적으로 접속하는 스위치(118)에 의해 구성하는 대신에, 전기 배선에 의해 직접 접속하도록 한 것에 있다.
그 결과, 제3 드라이브 스캐너(107)와 구동선 DSL121이 불필요하게 되어 있다.
그 외의 구성은, 상술한 제7 및 제8 실시 형태와 마찬가지이다.
삭제
제11 및 제12 실시 형태는 기본적으로는 마찬가지로 동작한다.
도 46의 (A)∼도 46의 (J) 및 도 47의 (A)∼도 47의 (J)에 그 동작예의 타이밍차트를 도시한다.
본 제11 및 제12 실시 형태에 따르면, 상술한 제7 및 제8 실시 형태의 효과 외에, 화소 회로 내의 소자수를 저감할 수 있어, 회로 구성을 간단화할 수 있는 이점이 있다.
본 발명의 화소 회로, 표시 장치, 및 화소 회로의 구동 방법은, 발광 소자의 전류-전압 특성이 경시 변화되어도, 휘도 열화가 없는 소스 팔로워 출력을 행할 수 있어, n채널 트랜지스터의 소스 팔로워 회로가 가능하게 되고, 또한, 화소 내부의 능동 소자의 임계치나 이동도의 변동에 상관없이 균일하며 고품위의 화상을 표시하 는 것이 가능하기 때문에, 휴대 정보 단말기(Personal Digital Assistant), 퍼스널 컴퓨터, 카 네비게이션용의 표시 장치, 휴대 전화, 디지털 카메라, 비디오 카메라 등의 전자 기기에 적용 가능하다.

Claims (13)

  1. 흐르는 전류에 의해 휘도가 변화되는 전기 광학 소자를 구동하는 화소 회로로서,
    휘도 정보에 따른 데이터 신호가 공급되는 데이터선과,
    제1, 제2, 제3, 및 제4 노드와,
    제1 및 제2 기준 전위와,
    소정의 기준 전류를 공급하는 기준 전류 공급 수단과,
    상기 제2 노드에 접속된 전기적 접속 수단과,
    상기 제1 노드와 상기 제2 노드 사이에 접속된 화소 용량 소자와,
    상기 전기적 접속 수단과 상기 제4 노드 사이에 접속된 결합 용량 소자와,
    제1 단자와 제2 단자간에서 전류 공급 라인을 형성하고, 상기 제2 노드에 접속된 제어 단자의 전위에 따라 상기 전류 공급 라인에서 흐르는 전류를 제어하는 구동 트랜지스터와,
    상기 제1 노드와 상기 제3 노드 사이에 접속된 제1 스위치와,
    상기 제3 노드와 상기 제4 노드 사이에 접속된 제2 스위치와,
    상기 제1 노드와 고정 전위 사이에 접속된 제3 스위치와,
    상기 제2 노드와 소정의 전위선 사이에 접속된 제4 스위치와,
    상기 데이터선과 상기 제4 노드 사이에 접속된 제5 스위치와,
    상기 제3 노드와 상기 기준 전류 공급 수단 사이에 접속된 제6 스위치를 포함하고,
    상기 제1 기준 전위와 제2 기준 전위 사이에, 상기 구동 트랜지스터의 전류 공급 라인, 상기 제3 노드, 상기 제1 스위치, 상기 제1 노드 및 상기 전기 광학 소자가 직렬로 접속되어 있는 화소 회로.
  2. 제1항에 있어서,
    상기 전기적 접속 수단은 상기 제2 노드와 상기 결합 용량 소자를 직접 접속하는 배선을 포함하는 화소 회로.
  3. 제1항에 있어서,
    상기 전기적 접속 수단은 상기 제2 노드와 상기 결합 용량 소자를 선택적으로 접속하는 제7 스위치를 포함하는 화소 회로.
  4. 제1항에 있어서,
    상기 제1 노드와 상기 전기 광학 소자 사이에 접속된 제7 스위치와,
    상기 제1 노드와 상기 데이터선 사이에 접속된 제8 스위치를 포함하는 화소 회로.
  5. 제1항에 있어서,
    상기 제1 노드와 상기 전기 광학 소자 사이에 접속된 제7 스위치와,
    상기 제1 노드와 상기 제4 노드 사이에 접속된 제8 스위치를 포함하는 화소 회로.
  6. 제3항에 있어서,
    상기 제1 노드와 상기 전기 광학 소자 사이에 접속된 제8 스위치와,
    상기 제1 노드와 상기 데이터선 사이에 접속된 제9 스위치를 포함하는 화소 회로.
  7. 제3항에 있어서,
    상기 제1 노드와 상기 전기 광학 소자 사이에 접속된 제8 스위치와,
    상기 제1 노드와 상기 제4 노드 사이에 접속된 제9 스위치를 포함하는 화소 회로.
  8. 제1항에 있어서,
    상기 소정의 전위선은 상기 데이터선과 공용되어 있는 화소 회로.
  9. 제1항에 있어서,
    상기 구동 트랜지스터가 전계 효과 트랜지스터이며, 소스가 상기 제3 노드에 접속되고, 드레인이 상기 제1 기준 전위에 접속되어 있는 화소 회로.
  10. 제2항에 있어서,
    상기 전기 광학 소자를 구동하는 경우,
    제1 스테이지로서, 상기 제1, 제2, 제4, 제5 및 제6 스위치가 비도통 상태로 유지된 상태에서, 상기 제3 스위치가 도통 상태로 유지되어, 상기 제1 노드가 고정 전위에 접속되며,
    제2 스테이지로서, 상기 제2, 제4, 및 상기 제6 스위치가 도통 상태로 유지되어, 소정 전위를 상기 제2 노드에 입력시켜, 기준 전류를 상기 제3 노드에 흘려, 화소 용량 소자에 소정 전위를 충전하며,
    제3 스테이지로서, 상기 제2 및 제6 스위치가 비도통 상태로 유지되고, 또한 제4 스위치가 비도통 상태로 유지되고, 상기 제5 스위치가 도통 상태로 유지되어 상기 데이터선에서 전파되는 데이터가 상기 제2 노드에 입력된 후, 상기 제5 스위치가 비도통 상태로 유지되며,
    제4 스테이지로서, 상기 제1 스위치가 도통 상태로 유지되고, 상기 제3 스위치가 비도통 상태로 유지되는 화소 회로.
  11. 제3항에 있어서,
    상기 전기 광학 소자를 구동하는 경우,
    제1 스테이지로서, 상기 제1, 제2, 제4, 제5, 제6, 및 제7 스위치가 비도통 상태로 유지된 상태에서, 상기 제3 스위치가 도통 상태로 유지되어, 상기 제1 노드가 고정 전위에 접속되며,
    제2 스테이지로서, 상기 제2, 제4, 제6, 및 제7 스위치가 도통 상태로 유지되어, 상기 데이터선에서 전파되는 데이터 전위를 상기 제2 노드에 입력시켜, 기준 전류를 상기 제3 노드에 흘려, 화소 용량 소자에 소정 전위를 충전하며,
    제3 스테이지로서, 상기 제2 및 제6 스위치가 비도통 상태로 유지되고, 또한 제4 스위치가 비도통 상태로 유지되고, 상기 제5 스위치가 도통 상태로 유지되어 상기 데이터선에서 전파되는 데이터가 상기 제4 노드를 통하여 제2 노드에 입력된 후, 상기 제5 및 제7 스위치가 비도통 상태로 유지되며,
    제4 스테이지로서, 상기 제1 스위치가 도통 상태로 유지되고, 상기 제3 스위치가 비도통 상태로 유지되는 화소 회로.
  12. 매트릭스 형상으로 복수 배열된 화소 회로와,
    상기 화소 회로의 매트릭스 배열에 대해 열마다 배선되며, 휘도 정보에 따른 데이터 신호가 공급되는 데이터선과,
    제1 및 제2 기준 전위와,
    소정의 기준 전류를 공급하는 기준 전류 공급 수단을 포함하고,
    상기 화소 회로는,
    흐르는 전류에 의해 휘도가 변화되는 전기 광학 소자와,
    제1, 제2, 제3, 및 제4 노드와,
    상기 제2 노드에 접속된 전기적 접속 수단과,
    상기 제1 노드와 상기 제2 노드 사이에 접속된 화소 용량 소자와,
    상기 전기적 접속 수단과 상기 제4 노드 사이에 접속된 결합 용량 소자와,
    제1 단자와 제2 단자간에서 전류 공급 라인을 형성하고, 상기 제2 노드에 접속된 제어 단자의 전위에 따라 상기 전류 공급 라인에서 흐르는 전류를 제어하는 구동 트랜지스터와,
    상기 제1 노드와 상기 제3 노드 사이에 접속된 제1 스위치와,
    상기 제3 노드와 상기 제4 노드 사이에 접속된 제2 스위치와,
    상기 제1 노드와 고정 전위 사이에 접속된 제3 스위치와,
    상기 제2 노드와 소정의 전위선 사이에 접속된 제4 스위치와,
    상기 데이터선과 상기 제4 노드 사이에 접속된 제5 스위치와,
    상기 제3 노드와 상기 기준 전류 공급 수단 사이에 접속된 제6 스위치를 포함하고,
    상기 제1 기준 전위와 제2 기준 전위 사이에, 상기 구동 트랜지스터의 전류 공급 라인, 상기 제3 노드, 상기 제1 스위치, 상기 제1 노드 및 상기 전기 광학 소자가 직렬로 접속되어 있는 표시 장치.
  13. 흐르는 전류에 의해 휘도가 변화되는 전기 광학 소자와,
    휘도 정보에 따른 데이터 신호가 공급되는 데이터선과,
    제1, 제2, 제3, 및 제4 노드와,
    제1 및 제2 기준 전위와,
    소정의 기준 전류를 공급하는 기준 전류 공급 수단과,
    상기 제2 노드에 접속된 전기적 접속 수단과,
    상기 제1 노드와 상기 제2 노드 사이에 접속된 화소 용량 소자와,
    상기 전기적 접속 수단과 상기 제4 노드 사이에 접속된 결합 용량 소자와,
    제1 단자와 제2 단자간에서 전류 공급 라인을 형성하고, 상기 제2 노드에 접속된 제어 단자의 전위에 따라 상기 전류 공급 라인에서 흐르는 전류를 제어하는 구동 트랜지스터와,
    상기 제1 노드와 상기 제3 노드 사이에 접속된 제1 스위치와,
    상기 제3 노드와 상기 제4 노드 사이에 접속된 제2 스위치와,
    상기 제1 노드와 고정 전위 사이에 접속된 제3 스위치와,
    상기 제2 노드와 소정의 전위선 사이에 접속된 제4 스위치와,
    상기 데이터선과 상기 제4 노드 사이에 접속된 제5 스위치와,
    상기 제3 노드와 상기 기준 전류 공급 수단 사이에 접속된 제6 스위치를 포함하고,
    상기 제1 기준 전위와 제2 기준 전위 사이에, 상기 구동 트랜지스터의 전류 공급 라인, 상기 제3 노드, 상기 제1 스위치, 상기 제1 노드 및 상기 전기 광학 소자가 직렬로 접속되어 있는 화소 회로의 구동 방법으로서,
    상기 제1, 제2, 제4, 제5, 및 제6 스위치를 비도통 상태로 유지한 상태에서, 상기 제3 스위치를 도통 상태로 유지시켜, 상기 제1 노드를 고정 전위에 접속하며,
    상기 제2, 제4, 및 상기 제6 스위치를 도통 상태로 유지하여, 소정 전위를 상기 제2 노드에 입력시키고, 기준 전류를 상기 제3 노드에 흘려, 화소 용량 소자에 소정 전위를 충전하며,
    상기 제2 및 제6 스위치를 비도통 상태로 유지하고, 또한 제4 스위치를 비도통 상태로 유지하고, 상기 제5 스위치를 도통 상태로 유지하여 상기 데이터선에서 전파되는 데이터를 상기 제2 노드에 입력시킨 후, 상기 제5 스위치를 비도통 상태로 유지하며,
    상기 제1 스위치를 도통 상태로 유지하고, 상기 제3 스위치를 비도통 상태로 유지하는 화소 회로의 구동 방법.
KR1020067008943A 2003-11-10 2004-11-10 화소 회로, 표시 장치, 및 화소 회로의 구동 방법 KR101065950B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003380171A JP4131227B2 (ja) 2003-11-10 2003-11-10 画素回路、表示装置、および画素回路の駆動方法
JPJP-P-2003-00380171 2003-11-10

Publications (2)

Publication Number Publication Date
KR20060120083A KR20060120083A (ko) 2006-11-24
KR101065950B1 true KR101065950B1 (ko) 2011-09-19

Family

ID=34567224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067008943A KR101065950B1 (ko) 2003-11-10 2004-11-10 화소 회로, 표시 장치, 및 화소 회로의 구동 방법

Country Status (6)

Country Link
US (1) US7355572B2 (ko)
JP (1) JP4131227B2 (ko)
KR (1) KR101065950B1 (ko)
CN (1) CN100416639C (ko)
TW (1) TWI244633B (ko)
WO (1) WO2005045797A1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5044883B2 (ja) * 2004-03-31 2012-10-10 日本電気株式会社 表示装置、電気回路の駆動方法、及び表示装置の駆動方法
KR101080350B1 (ko) * 2004-04-07 2011-11-04 삼성전자주식회사 표시 장치 및 그 구동 방법
KR100590068B1 (ko) * 2004-07-28 2006-06-14 삼성에스디아이 주식회사 발광 표시 장치와, 그 표시 패널 및 화소 회로
JP2006285116A (ja) 2005-04-05 2006-10-19 Eastman Kodak Co 駆動回路
TWI449009B (zh) * 2005-12-02 2014-08-11 Semiconductor Energy Lab 顯示裝置和使用該顯示裝置的電子裝置
JP5124985B2 (ja) * 2006-05-23 2013-01-23 ソニー株式会社 画像表示装置
US8654045B2 (en) * 2006-07-31 2014-02-18 Sony Corporation Display and method for manufacturing display
KR100805596B1 (ko) * 2006-08-24 2008-02-20 삼성에스디아이 주식회사 유기전계발광 표시장치
JP2008134346A (ja) * 2006-11-27 2008-06-12 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置
JP2008203478A (ja) * 2007-02-20 2008-09-04 Sony Corp 表示装置とその駆動方法
JP4470960B2 (ja) 2007-05-21 2010-06-02 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP4479755B2 (ja) * 2007-07-03 2010-06-09 ソニー株式会社 有機エレクトロルミネッセンス素子、及び、有機エレクトロルミネッセンス表示装置
JP2009031620A (ja) * 2007-07-30 2009-02-12 Sony Corp 表示装置及び表示装置の駆動方法
JP2010008987A (ja) * 2008-06-30 2010-01-14 Canon Inc 駆動回路
KR101525807B1 (ko) 2009-02-05 2015-06-05 삼성디스플레이 주식회사 표시 장치및 그 구동 방법
JP5360684B2 (ja) 2009-04-01 2013-12-04 セイコーエプソン株式会社 発光装置、電子機器および画素回路の駆動方法
RU2510535C2 (ru) * 2009-09-07 2014-03-27 Шарп Кабусики Кайся Пиксельная схема и устройство отображения
KR101058111B1 (ko) * 2009-09-22 2011-08-24 삼성모바일디스플레이주식회사 디스플레이 패널의 화소 회로, 그 구동방법, 및 이를 포함하는 유기 발광 표시 장치
KR101030002B1 (ko) * 2009-10-08 2011-04-20 삼성모바일디스플레이주식회사 화소 회로 및 이를 이용한 유기전계발광 표시 장치
TWI413040B (zh) * 2009-12-10 2013-10-21 Au Optronics Corp 畫素陣列
KR101117733B1 (ko) * 2010-01-21 2012-02-24 삼성모바일디스플레이주식회사 화소 회로, 이를 이용한 표시 장치 및 표시 장치 구동 방법
JP2011170616A (ja) * 2010-02-18 2011-09-01 On Semiconductor Trading Ltd 静電容量型タッチセンサ
CN102270425B (zh) * 2010-06-01 2013-07-03 北京大学深圳研究生院 一种像素电路及显示设备
US8743027B2 (en) * 2011-08-30 2014-06-03 E Ink Holdings Inc. OLED driving circuit and method of the same used in display panel
JP6228753B2 (ja) * 2012-06-01 2017-11-08 株式会社半導体エネルギー研究所 半導体装置、表示装置、表示モジュール、及び電子機器
WO2014021159A1 (ja) * 2012-07-31 2014-02-06 シャープ株式会社 画素回路、それを備える表示装置、およびその表示装置の駆動方法
WO2014021158A1 (ja) 2012-07-31 2014-02-06 シャープ株式会社 表示装置およびその駆動方法
US9648263B2 (en) * 2012-11-28 2017-05-09 Infineon Technologies Ag Charge conservation in pixels
JP6157178B2 (ja) * 2013-04-01 2017-07-05 ソニーセミコンダクタソリューションズ株式会社 表示装置
CN103996379B (zh) * 2014-06-16 2016-05-04 深圳市华星光电技术有限公司 有机发光二极管的像素驱动电路及像素驱动方法
CN104537997B (zh) * 2015-01-04 2017-09-22 京东方科技集团股份有限公司 一种像素电路及其驱动方法和显示装置
JP6733361B2 (ja) * 2016-06-28 2020-07-29 セイコーエプソン株式会社 表示装置及び電子機器
JP6732822B2 (ja) * 2018-02-22 2020-07-29 株式会社Ｊｏｌｅｄ 画素回路および表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002514320A (ja) 1997-04-23 2002-05-14 サーノフ コーポレイション アクティブマトリックス発光ダイオードピクセル構造及び方法
JP2003195809A (ja) 2001-12-28 2003-07-09 Matsushita Electric Ind Co Ltd Ｅｌ表示装置とその駆動方法および情報表示装置
JP2003216109A (ja) 2002-01-28 2003-07-30 Sanyo Electric Co Ltd 表示装置およびその表示の制御方法
JP2003271095A (ja) 2002-03-14 2003-09-25 Nec Corp 電流制御素子の駆動回路及び画像表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684365A (en) 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
US7012597B2 (en) * 2001-08-02 2006-03-14 Seiko Epson Corporation Supply of a programming current to a pixel
JP4075505B2 (ja) * 2001-09-10 2008-04-16 セイコーエプソン株式会社 電子回路、電子装置、及び電子機器
JP4230744B2 (ja) * 2001-09-29 2009-02-25 東芝松下ディスプレイテクノロジー株式会社 表示装置
GB2384100B (en) * 2002-01-09 2005-10-26 Seiko Epson Corp An electronic circuit for controlling the current supply to an element
JP2003216019A (ja) 2002-01-18 2003-07-30 Katsuhiro Hidaka ギター運指練習機
EP2348502B1 (en) * 2002-01-24 2013-04-03 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device and method of driving the semiconductor device
DE60329475D1 (de) * 2002-03-05 2009-11-12 Koninkl Philips Electronics Nv Vorrichtung, aufzeichnungsträger und verfahren zur informationsaufzeichnung
JP2004145278A (ja) * 2002-08-30 2004-05-20 Seiko Epson Corp 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002514320A (ja) 1997-04-23 2002-05-14 サーノフ コーポレイション アクティブマトリックス発光ダイオードピクセル構造及び方法
JP2003195809A (ja) 2001-12-28 2003-07-09 Matsushita Electric Ind Co Ltd Ｅｌ表示装置とその駆動方法および情報表示装置
JP2003216109A (ja) 2002-01-28 2003-07-30 Sanyo Electric Co Ltd 表示装置およびその表示の制御方法
JP2003271095A (ja) 2002-03-14 2003-09-25 Nec Corp 電流制御素子の駆動回路及び画像表示装置

Also Published As

Publication number Publication date
CN1879141A (zh) 2006-12-13
JP4131227B2 (ja) 2008-08-13
US7355572B2 (en) 2008-04-08
TWI244633B (en) 2005-12-01
JP2005141163A (ja) 2005-06-02
WO2005045797A1 (ja) 2005-05-19
KR20060120083A (ko) 2006-11-24
CN100416639C (zh) 2008-09-03
US20070052644A1 (en) 2007-03-08
TW200527378A (en) 2005-08-16

Similar Documents

Publication Publication Date Title
KR101065950B1 (ko) 화소 회로, 표시 장치, 및 화소 회로의 구동 방법
US12112698B2 (en) Pixel circuit, display device, and method of driving pixel circuit
KR101033674B1 (ko) 화소회로, 표시장치 및 화소 회로의 구동방법
JP3901105B2 (ja) 画素回路、表示装置、および画素回路の駆動方法
JP4168836B2 (ja) 表示装置
US7236149B2 (en) Pixel circuit, display device, and driving method of pixel circuit
KR20050005768A (ko) 표시장치 및 그 구동방법
JP4547873B2 (ja) 画素回路、表示装置、および画素回路の駆動方法
JP4581337B2 (ja) 画素回路、表示装置、および画素回路の駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee