JP2002124377A - 電流駆動回路 - Google Patents

電流駆動回路

Info

Publication number
JP2002124377A
JP2002124377A JP2000313581A JP2000313581A JP2002124377A JP 2002124377 A JP2002124377 A JP 2002124377A JP 2000313581 A JP2000313581 A JP 2000313581A JP 2000313581 A JP2000313581 A JP 2000313581A JP 2002124377 A JP2002124377 A JP 2002124377A
Authority
JP
Japan
Prior art keywords
transistor
switch
current
drain
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000313581A
Other languages
English (en)
Other versions
JP3594126B2 (ja
Inventor
Shigeo Nishitoba
茂夫 西鳥羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000313581A priority Critical patent/JP3594126B2/ja
Priority to TW090125278A priority patent/TWI236649B/zh
Priority to US09/975,007 priority patent/US6734836B2/en
Priority to KR1020010063018A priority patent/KR100423110B1/ko
Publication of JP2002124377A publication Critical patent/JP2002124377A/ja
Application granted granted Critical
Publication of JP3594126B2 publication Critical patent/JP3594126B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/60—Circuit arrangements for operating LEDs comprising organic material, e.g. for operating organic light-emitting diodes [OLED] or polymer light-emitting diodes [PLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electronic Switches (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

(57)【要約】 【課題】低製造コストと低消費電力の電流駆動回路を提
供する。 【解決手段】本電流駆動回路は、電源端子１と、接地端
子２と、信号電流が流れる信号線３と、第一のスイッチ
８と、第二のスイッチ９と、第三のスイッチ１０と、信
号電流を電圧に変換して記憶する記憶段７と、駆動トラ
ンジスタ６と、駆動トランジスタ６のソースと接地端子
２との間に接続されている負荷５と、第一、第二及び第
三のスイッチに接続されている選択線４と、からなる。
信号線３は第一及び第二のスイッチを介して駆動トラン
ジスタ６のゲートに接続され、記憶段７は駆動トランジ
スタ６のゲートと接地端子２との間に接続され、第一の
スイッチは駆動トランジスタ６のドレインとゲートとの
間に接続されている。駆動トランジスタ６のドレイン
は、第二のスイッチを介して信号線３に接続されるとと
もに、第三のスイッチを介して電源端子１に接続されて
いる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、有機エレクトロル
ミネッセンス素子その他の負荷の電流を駆動する電流駆
動回路に関する。
【０００２】
【従来の技術】電流駆動を要する負荷の代表的なものの
一つとして、有機エレクトロルミネッセンス素子（以
下、「有機ＥＬ素子」と略称する）がある。
【０００３】有機ＥＬ素子は、輝度の向上、耐長期寿命
性、材料及び有機ＥＬ素子を含むモジュールの封止性等
にさまざまな研究課題はあるものの、低電圧の直流電流
で駆動可能であること、高効率で高輝度を実現できるこ
と、液晶に比べ応答性が速く、かつ、低温での温度特性
が良好であること、視認性が良いこと、更に、自発光で
あるため液晶表示装置と違ってバックライトを必要とし
ないため、有機ＥＬ素子を画像表示装置として使用した
場合に画像表示装置を薄型にすることができること等の
利点があるため、各種分野において早期の量産化が切望
されている。
【０００４】有機ＥＬ素子を画像表示装置に応用する際
における有機ＥＬ素子を駆動する方式として、発光効率
が良く、高画質を得ることが期待できるアクティブマト
リクス方式の駆動回路が盛んに研究されている。このア
クティブマトリクス方式の駆動回路においては、アクテ
ィブ素子としてアモルファスまたは多結晶シリコンの薄
膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓ
ｔｏｒ：以下「ＴＦＴ」という）が使用されている。
【０００５】たとえば、特開平１１−２８２４１９号公
報には、ＴＦＴにより有機ＥＬ素子を駆動するアクティ
ブマトリクス方式の電流駆動回路の一例が記載されてい
る。
【０００６】図８は同公報に記載されている電流駆動回
路を示す回路図である。
【０００７】この電流駆動回路は、一対の電源電極とし
て電源に接続されている電源端子１及び接地されている
接地端子２と、信号電流が流れる信号線３と、選択線４
と、電流駆動を要する負荷としての有機ＥＬ素子３１
と、駆動トランジスタ３２と、トランジスタ３３と、保
持容量３４と、第一のスイッチ３５と、第二のスイッチ
３６と、からなる。
【０００８】有機ＥＬ素子３１の一端は電源端子１に接
続されており、他端は駆動トランジスタ３２を介して接
地端子２に接続されている。
【０００９】駆動トランジスタ３２はゲート電極に印加
されるゲート電圧に応じて変換された駆動電流を有機Ｅ
Ｌ素子３１に供給する。
【００１０】電圧保持手段としての保持容量３４は駆動
トランジスタ３２のゲートと接地端子２との間に接続さ
れている。
【００１１】保持容量３４及び駆動トランジスタ３２の
ゲートには、第二のスイッチ３６の一方の端子が接続さ
れ、第二のスイッチ３６の他方の端子には電流を電圧に
変換するトランジスタ３３が接続されている。
【００１２】トランジスタ３３は駆動トランジスタ３２
と同一極性で構成され、トランジスタ３３のドレインと
ゲートとは互いに接続されダイオード構造をしている。
【００１３】さらに、トランジスタ３３と駆動トランジ
スタ３２とは第二のスイッチ３６を介してカレントミラ
ー回路を形成している。
【００１４】トランジスタ３３には、第一のスイッチ３
５を介して、信号線３が接続されている。
【００１５】第一のスイッチ３５及び第二のスイッチ３
６の各制御端子には選択線４が接続されている。
【００１６】選択線４に制御信号を入力して第一のスイ
ッチ３５及び第二のスイッチ３６をショート状態にする
と、信号線３の信号電流（図示せず）は、第一のスイッ
チ３５を介して、電流を電圧に変換するトランジスタ３
３に入力され、トランジスタ３３において電圧に変換さ
れるとともに、第二のスイッチ３６を介して、保持容量
３４に電荷を充電し、信号電流に相当する電圧を保持容
量３４保持する。
【００１７】トランジスタ３３と駆動トランジスタ３２
とは第二のスイッチ２６を介してカレントミラー回路を
形成しているので、有機ＥＬ素子３１には信号線３から
の信号電流が供給される。
【００１８】選択線４の制御信号が遮断され、第一のス
イッチ３５及び第二のスイッチ３６がオープン状態にな
っても、保持容量３４には信号線３からの信号電流に相
当する電圧が保持されている。このため、駆動トランジ
スタ３２のゲートには保持容量３４に保持された電圧が
印加されているため、有機ＥＬ素子３１には信号線３か
らの信号電流と同一の電流が続けて供給される。
【００１９】
【発明が解決しようとする課題】しかしながら、図８に
示した従来の電流駆動回路には、次のような問題点があ
った。
【００２０】第１の問題点は、信号線３からの信号電流
が有機ＥＬ素子３１に精度良く伝達されないという点で
ある。
【００２１】その理由は次の通りである。アモルファス
または多結晶シリコンからなる薄膜トランジスタは、単
結晶シリコン半導体とは違って、結晶粒界の存在によっ
て、閾値が数百ミリボルトのオーダーでばらつくことが
ある。そのため、カレントミラー回路を形成するトラン
ジスタ３３及び駆動トランジスタ３２をＴＦＴで構成し
ている図８の電流駆動回路においては、これらのトラン
ジスタ３３、３２を隣接配置したとしても、トランジス
タ３３、３２の閾値のばらつきを抑えることは極めて難
しく、両トランジスタ３３、３２の整合を得ることは困
難であるためである。
【００２２】従って、図８に示した従来の電流駆動回路
をＴＦＴで製造すると、製造歩留まりは低くなり、製造
コストの著しく高いものとなる。
【００２３】このようなＴＦＴの閾値のばらつきを解消
するため、アナログ方式ではなくディジタル方式で信号
処理を行う方法（『有機ＥＬパネルの高精細化に向け回
路の基本特許を取得（日経エレクトロニクス ２０００
年４月２４日号 ＮＯ．７６８号）』も提案されている
が、こうした方式は回路の複雑化と大規模化を招き、コ
スト増大の一因となる。
【００２４】第２の問題点は、消費電力の増大となると
いう点である。
【００２５】その理由は、カレントミラー回路を形成す
るトランジスタ３３を流れる電流は信号線３からの信号
電流ではあるが、このトランジスタ３３を流れる電流自
身は有機ＥＬ素子３１に直接流れるものではないためで
ある。
【００２６】本発明は、以上のような従来の電流駆動回
路における問題点を解決するためになされたものであ
り、低製造コストと低消費電力の電流駆動回路を提供す
ることを目的とする。
【００２７】
【課題を解決するための手段】この目的を達成するた
め、本発明のうち、請求項１は、電源に接続されている
電源端子と、接地されている接地端子と、信号電流が流
れる信号線と、第一のスイッチと、前記信号線に接続さ
れ、前記第一のスイッチと直列に接続されている第二の
スイッチと、前記電源端子に接続されている第三のスイ
ッチと、前記信号電流を電圧に変換して記憶する記憶段
と、駆動トランジスタと、前記駆動トランジスタのソー
スと前記接地端子との間に接続されている負荷と、前記
第一、第二及び第三のスイッチに接続されている選択線
と、からなる電流駆動回路を提供する。
【００２８】本電流駆動回路において、前記信号線は前
記第一及び第二のスイッチを介して前記駆動トランジス
タのゲートに接続されており、前記記憶段は、前記駆動
トランジスタのゲートと前記接地端子との間に接続され
ており、前記第一のスイッチは前記駆動トランジスタの
ドレインとゲートとの間に接続されており、前記駆動ト
ランジスタのドレインは、前記第二のスイッチを介して
前記信号線に接続されるとともに、前記第三のスイッチ
を介して前記電源端子に接続されている。
【００２９】本電流駆動回路においては、前記第三のス
イッチは前記第一及び第二のスイッチとは逆極性を有し
ていることが好ましい。
【００３０】すなわち、前記選択線がハイレベルまたは
ローレベルの何れか一方の場合には、前記第一及び第二
のスイッチは導通状態にあり、かつ、前記第三のスイッ
チは遮断状態にあり、前記選択線がハイレベルまたはロ
ーレベルのうちの他方の場合には、前記第一及び第二の
スイッチは遮断状態にあり、かつ、前記第三のスイッチ
は導通状態にあることが好ましい。
【００３１】請求項３は、電源に接続されている電源端
子と、接地されている接地端子と、信号電流が流れる信
号線と、第一のスイッチトランジスタと、第二のスイッ
チトランジスタと、第三のスイッチトランジスタと、前
記信号電流を電圧に変換して記憶する保持容量と、駆動
トランジスタと、前記駆動トランジスタのソースと前記
接地端子との間に接続されている負荷と、前記第一、第
二及び第三のスイッチトランジスタのゲートに接続され
ている選択線と、からなる電流駆動回路を提供する。
【００３２】本電流駆動回路においては、前記保持容量
は、前記駆動トランジスタのゲートと前記接地端子との
間に接続されており、前記第一及び第二のスイッチトラ
ンジスタは、前記信号線と前記駆動トランジスタのゲー
トとの間に相互に直列に接続されており、前記第一のス
イッチトランジスタと前記第二のスイッチトランジスタ
との接続点は、前記駆動トランジスタのドレインに接続
され、前記駆動トランジスタのドレインは前記第三のス
イッチトランジスタを介して前記電源端子に接続されて
いる。
【００３３】本電流駆動回路においては、前記第一及び
第二のスイッチトランジスタは前記駆動トランジスタと
は逆極性であることが好ましい。
【００３４】また、前記第三のスイッチトランジスタは
前記駆動トランジスタと同極性であり、前記第一のスイ
ッチトランジスタ及び前記第二のスイッチトランジスタ
とは逆極性であることが好ましい。
【００３５】また、請求項４は、電源に接続されている
電源端子と、接地されている接地端子と、信号電流が流
れる信号線と、第一のスイッチトランジスタと、第二の
スイッチトランジスタと、第三のスイッチトランジスタ
と、前記信号電流を電圧に変換して記憶する保持容量
と、駆動トランジスタと、前記駆動トランジスタのソー
スと前記接地端子との間に接続されている負荷と、前記
第一、第二及び第三のスイッチトランジスタのゲートに
接続されている選択線と、からなる電流駆動回路を提供
する。
【００３６】本電流駆動回路においては、前記保持容量
は、前記駆動トランジスタのゲートと前記接地端子との
間に接続されており、前記第二のスイッチトランジスタ
のソースは、前記駆動トランジスタのドレインと前記第
三のスイッチトランジスタのドレインとの接続点に接続
されており、前記第一及び第二のスイッチトランジスタ
のドレインは前記信号線に接続されており、前記第一の
スイッチトランジスタのソースは前記駆動トランジスタ
のゲートと前記保持容量との接続点に接続されており、
前記駆動トランジスタのドレインは前記第三のスイッチ
トランジスタを介して前記電源端子に接続されている。
【００３７】また、請求項５は、電源に接続されている
電源端子と、接地されている接地端子と、信号電流が流
れる信号線と、第一のスイッチトランジスタと、第二の
スイッチトランジスタと、第三のスイッチトランジスタ
と、第四のトランジスタと、前記信号電流を電圧に変換
して記憶する保持容量と、駆動トランジスタと、前記駆
動トランジスタのソースと前記接地端子との間に接続さ
れている負荷と、前記第一、第二及び第三のスイッチト
ランジスタのゲートに接続されている選択線と、からな
る電流駆動回路を提供する。
【００３８】本電流駆動回路においては、前記保持容量
は、前記駆動トランジスタのゲートと前記接地端子との
間に接続されており、前記第二のスイッチトランジスタ
のソースは、前記駆動トランジスタのドレインと前記第
三のスイッチトランジスタのドレインとの接続点に接続
されており、前記第二のスイッチトランジスタのドレイ
ンは前記信号線に接続されており、前記第四のトランジ
スタは前記第一のスイッチトランジスタのドレインと前
記第二のスイッチトランジスタのドレインとの間に接続
されており、前記第四のトランジスタは前記第一のスイ
ッチトランジスタ及び前記第二のスイッチトランジスタ
と同極性であり、前記第四のトランジスタのドレインと
ゲートは前記第二のスイッチトランジスタと前記信号線
との接続点に接続され、前記第四のトランジスタのソー
スは前記第一のスイッチトランジスタのドレインに接続
されており、前記第一のスイッチトランジスタのソース
は前記駆動トランジスタのゲートと前記保持容量との接
続点に接続されており、前記駆動トランジスタのドレイ
ンは前記第三のスイッチトランジスタを介して前記電源
端子に接続されている。
【００３９】また、請求項６は、電源に接続されている
電源端子と、接地されている接地端子と、信号電流が流
れる信号線と、第一のスイッチトランジスタと、第二の
スイッチトランジスタと、第三のスイッチトランジスタ
と、第四のトランジスタと、前記信号電流を電圧に変換
して記憶する保持容量と、駆動トランジスタと、前記駆
動トランジスタのソースと前記接地端子との間に接続さ
れている負荷と、前記第一、第二及び第三のスイッチト
ランジスタのゲートに接続されている選択線と、からな
る電流駆動回路を提供する。
【００４０】本電流駆動回路においては、前記保持容量
は、前記駆動トランジスタのゲートと前記接地端子との
間に接続されており、前記第二のスイッチトランジスタ
のソースは、前記駆動トランジスタのドレインと前記第
三のスイッチトランジスタのドレインとの接続点に接続
されており、前記第一及び第二のスイッチトランジスタ
のドレインは前記信号線に接続されており、前記第四の
トランジスタのソースは前記保持容量と前記駆動トラン
ジスタのゲートとの接続点に接続され、前記第四のトラ
ンジスタのドレインは前記信号線に接続され、前記第一
のスイッチトランジスタのソースは前記第四のトランジ
スタのゲートに接続され、前記駆動トランジスタのドレ
インは前記第三のスイッチトランジスタを介して前記電
源端子に接続されている。
【００４１】上記の電流駆動回路において、前記第一及
び第二のスイッチトランジスタは前記駆動トランジスタ
と同極性であることが好ましい。
【００４２】また、前記第三のスイッチトランジスタは
前記駆動トランジスタ、前記第一のスイッチトランジス
タ及び前記第二のスイッチトランジスタとは逆極性であ
ることが好ましい。
【００４３】さらには、前記第四のトランジスタは前記
駆動トランジスタ、前記第一のスイッチトランジスタ及
び前記第二のスイッチトランジスタと同極性であること
が好ましい。
【００４４】請求項１２は、電源に接続されている電源
端子と、接地されている接地端子と、信号電流が流れる
信号線と、第一のスイッチトランジスタと、第二のスイ
ッチトランジスタと、第三のスイッチトランジスタと、
第四のトランジスタと、前記信号電流を電圧に変換して
記憶する第一の保持容量と、前記信号電流を電圧に変換
して記憶する第二の保持容量と、駆動トランジスタと、
前記駆動トランジスタのソースと前記接地端子との間に
接続されている負荷と、前記第一、第二及び第三のスイ
ッチトランジスタのゲートに接続されている選択線と、
からなる電流駆動回路を提供する。
【００４５】本電流駆動回路においては、前記第一の保
持容量は、前記駆動トランジスタのゲートと前記接地端
子との間に接続されており、前記第一のスイッチトラン
ジスタは前記駆動トランジスタのドレインとゲートとの
間に接続されており、前記第四のトランジスタのドレイ
ンは前記信号線に、ソースは前記駆動トランジスタのド
レインにそれぞれ接続されており、前記第二のスイッチ
トランジスタは前記第四のトランジスタのドレインとゲ
ートとの間に接続されており、前記第二の保持容量は前
記第四のトランジスタのゲートと前記駆動トランジスタ
のゲートとの間に接続されており、前記駆動トランジス
タのドレインは前記第三のスイッチトランジスタを介し
て電源端子に接続されている。
【００４６】本電流駆動回路においては、前記第一及び
第二のスイッチトランジスタは前記駆動トランジスタと
同極性であることが好ましい。
【００４７】また、前記第四のトランジスタは前記駆動
トランジスタと同極性であることが好ましい。
【００４８】また、前記第三のスイッチトランジスタは
前記駆動トランジスタとは逆極性であることが好まし
い。
【００４９】上述の電流駆動回路において、前記負荷と
しては、例えば、有機エレクトロルミネッセンス素子を
選択することができる。
【００５０】上述の電流駆動回路は画像表示装置に適し
ており、画像表示装置に使用することにより、製造コス
トと消費電力の軽減を図ることができる。
【００５１】
【発明の実施の形態】図１は、本発明の第一の実施形態
に係る電流駆動回路の回路図である。
【００５２】本実施形態に係る電流駆動回路は、一対の
電源電極としての、電源に接続されている電源端子１及
び接地されている接地端子２と、信号電流が流れる信号
線３と、第一のスイッチ８と、信号線３に接続され、第
一のスイッチ８と直列に接続されている第二のスイッチ
９と、電源端子１に接続されている第三のスイッチ１０
と、信号電流を電圧に変換して記憶する記憶段７と、駆
動トランジスタ６と、駆動トランジスタ６のソースと接
地端子２との間に接続されている負荷５と、第一、第二
及び第三のスイッチ８、９、１０に接続されている選択
線４と、からなっている。
【００５３】信号線３は、互いに直列に接続された第一
のスイッチ８及び第二のスイッチ９を介して駆動トラン
ジスタ６のゲートに接続されている。
【００５４】駆動トランジスタ６のソースと接地端子２
との間に接続されている負荷５には、駆動トランジスタ
６によって信号線３の信号電流が供給される。負荷５
は、例えば、有機ＥＬ素子のように電流駆動を要する負
荷である。
【００５５】信号線３の信号電流を電圧に変換して記憶
する記憶段７は、駆動トランジスタ６のゲートと接地端
子２との間に接続されている。
【００５６】第一のスイッチ８は駆動トランジスタ６の
ドレインとゲートとの間に接続されている。
【００５７】駆動トランジスタ６のドレインは、第二の
スイッチ９を介して信号線３に接続され、さらに、第三
のスイッチ１０を介して電源端子１に接続されている。
【００５８】第一、第二及び第三のスイッチ８、９及び
１０の制御端子は選択線４に接続されている。
【００５９】第一のスイッチ８が導通状態のときには、
駆動トランジスタ６のドレインとゲートとがショートの
状態となる。
【００６０】第三のスイッチ１０は第一のスイッチ８及
び第二のスイッチ９とは逆極性である。すなわち、選択
線４がハイレベルの場合には、第一のスイッチ８及び第
二のスイッチ９は導通状態となり、第三のスイッチ１０
は遮断状態になり、逆に、選択線４がローレベルの場合
には、第一のスイッチ８及び第二のスイッチ９は遮断状
態となり、第三のスイッチ１０は導通状態となる。
【００６１】次に、本実施形態に係る電流駆動回路の動
作について説明する。
【００６２】図１に示した本実施形態に係る電流駆動回
路において、信号線３には信号電流（図示せず）が印加
されている。このとき、選択線４がハイレベルの状態に
なると、第一のスイッチ８及び第二のスイッチ９はとも
に導通状態になり、駆動トランジスタ６のドレインとゲ
ートとが第一のスイッチ８を介してショートし、駆動ト
ランジスタ６はダイオードのような状態となる。
【００６３】第三のスイッチ１０は遮断状態となる。
【００６４】従って、信号線３からの信号電流は、第一
のスイッチ８及び第二のスイッチ９を介して、記憶段７
に記憶されると同時に、駆動トランジスタ６を介して負
荷５に供給される。即ち、選択線４がハイレベルの状態
のときには、負荷５には信号線３からの信号電流が供給
される。
【００６５】一方、選択線４がローレベルのときには、
第一のスイッチ８及び第二のスイッチ９はともに遮断状
態となり、逆に、第三のスイッチ１０は導通状態とな
る。
【００６６】このため、駆動トランジスタ６のドレイン
とゲートとはオープン状態となる。この時、信号線３か
らの信号電流は遮断されるが、第三のスイッチ１０が導
通状態となるため、駆動トランジスタ６のドレインは第
三のスイッチ１０を介して電源１に接続され、駆動トラ
ンジスタ６のゲートには、選択線４がハイレベルのとき
に記憶段７に記憶された信号線３からの信号電流を電圧
に変換した信号電圧が印加されている。
【００６７】従って、選択線４がローレベルであって信
号線３からの信号電流が印加されていない状態であって
も、記憶段７に記憶されていた信号電圧が駆動トランジ
スタ６のゲートに印加されているので、駆動トランジス
タ６はその信号電圧に相当する電流を電源端子１を介し
て負荷５に供給する。すなわち、選択線がローレベルの
ときには、駆動トランジスタ６は電源端子１を介して負
荷５に電流を供給することができる。
【００６８】このように、駆動トランジスタ６は記憶段
７に記憶された電圧によって、信号線３からの信号電流
がない状態であっても、負荷５に電流を供給し続ける。
【００６９】ここで、選択線４がハイレベルの状態の時
は、第一のスイッチ８が導通するため駆動トランジスタ
６のドレインとゲートはショート状態である。すなわ
ち、駆動トランジスタ６のドレインとソース間の電圧は
ゲート・ソース間の電圧に等しい。
【００７０】一方、選択線４がローレベルの状態の時
は、駆動トランジスタ６のドレインはスイッチ１０を介
して電源端子１に接続されているので、駆動トランジス
タ６のドレインとソース間の電圧は電源端子１の電圧値
に依存し、選択線４がハイレベルの状態の時とは異なる
ことがある。このことは、駆動トランジスタ６のアーリ
ー電圧の影響で、選択線4がハイレベルの状態とローレ
ベルの状態とで負荷６に供給する駆動トランジスタ６の
駆動電流が異なることがある。
【００７１】しかし、記憶段７は駆動トランジスタ６の
ゲートと接地端子２との間に接続されているので、駆動
トランジスタ６のソースと接地端子２との間に接続され
ている付加の帰還作用によってアーリー電圧の影響によ
る駆動電流の増加は抑制される。
【００７２】本実施形態に係る電流駆動回路は、例え
ば、薄膜トランジスタを使用したアクティブマトリクス
方式の有機ＥＬ素子の画像表示方法の駆動回路に使われ
る。
【００７３】本実施形態に係る電流駆動回路は次のよう
な効果を奏する。
【００７４】第１の効果は、本電流駆動回路を構成する
ＴＦＴのトランジスタ間の整合や閾値の精度の調整が必
要ないという点である。このため、製造歩留まりを極め
て高くすることが可能であり、製造コストの低い画像表
示装置を提供することが可能である。
【００７５】その理由は、記憶段７に記憶された信号電
圧に相当する電流が駆動トランジスタ６を駆動する電流
として駆動トランジスタ６に供給されるためである。
【００７６】第２の効果は、本実施形態に係る電流駆動
回路における回路電流は全て負荷５に流れ込むため、回
路電流を低減することができ、消費電力を低減させるこ
とが可能である点である。このため、本実施形態に係る
電流駆動回路は携帯機器にも適用することができる。
【００７７】その理由は次の通りである。
【００７８】従来の電流駆動回路はカレントミラー回路
で形成していた。カレントミラー回路の場合、信号電流
を一旦電圧に変換するダイオード構成のトランジスタを
必要としていたが、このトランジスタに流れる電流は直
接負荷に供給されるものではないため、消費電力の増大
の要因であった。
【００７９】本実施形態に係る電流駆動回路はカレント
ミラー回路で形成されるものではないため、信号電流を
電圧に変換するダイオード構成のトランジスタは必要で
はなく、さらには、回路電流は全て負荷５に流れ込むた
め、従来の電流駆動回路と比較して、大幅に消費電力を
低減させることができる。
【００８０】図２は、本発明の第二の実施形態に係る電
流駆動回路の回路図である。
【００８１】本実施形態に係る電流駆動回路は、一対の
電源電極としての、電源に接続されている電源端子１及
び接地されている接地端子２と、信号電流が流れる信号
線３と、第一のスイッチトランジスタ１３と、第二のス
イッチトランジスタ１４と、電源端子１に接続されてい
る第三のスイッチトランジスタ１５と、信号電流を電圧
に変換して記憶する記憶段としての保持容量１２と、駆
動トランジスタ６と、駆動トランジスタ６に対する負荷
としての有機ＥＬ素子１１と、第一、第二及び第三のス
イッチトランジスタ１３、１４、１５の各ゲートに接続
されている選択線４と、からなっている。
【００８２】駆動トランジスタ６に対する負荷としての
有機ＥＬ素子１１は駆動トランジスタ６のソースと接地
端子２との間に接続されている。
【００８３】記憶段としての保持容量１２は、駆動トラ
ンジスタ６のゲートと接地端子２との間に接続されてい
る。
【００８４】第一及び第二のスイッチトランジスタ１
３、１４は信号線３と駆動トランジスタ６のゲートとの
間において、互いに直列に接続されている。すなわち、
第一のスイッチトランジスタ１３のソースは駆動トラン
ジスタ６のゲートと、ドレインは第二のスイッチトラン
ジスタ１４のソースと各々接続されており、第二のスイ
ッチトランジスタ１４のドレインは信号線３に接続され
ている。
【００８５】第一及び第二のスイッチトランジスタ１
３、１４は駆動トランジスタ６と同極性であるが、第三
のスイッチトランジスタ１５とは逆極性である。
【００８６】第一のスイッチトランジスタ１３のドレイ
ンと第二のスイッチトランジスタ１４のソースとの接続
点は、駆動トランジスタ６のドレインと第三のスイッチ
トランジスタ１５のドレインとの接続点と接続されてい
る。
【００８７】駆動トランジスタ６のドレインは第三のス
イッチトランジスタ１５を介して電源端子１に接続され
ている。
【００８８】第一、第二及び第三のスイッチトランジス
タ１３、１４及び１５のゲートはそれぞれ選択線４に接
続されている。
【００８９】本実施形態に係る電流駆動回路は次のよう
に作動する。
【００９０】信号線３に信号電流（図示せず）が印加さ
れ、選択線４がハイレベルの状態になると、第一及び第
二のスイッチトランジスタ１３及び１４はともに導通状
態となる。このため、駆動トランジスタ６のドレインと
ゲートとは第一のスイッチトランジスタ１３を介してシ
ョートの状態となり、駆動トランジスタ６はダイオード
と同様の状態になる。第三のスイッチトランジスタ１５
は遮断状態となる。
【００９１】従って、信号線３からの信号電流は、第一
及び第二のスイッチトランジスタ１３、１４を介して、
保持容量１２に供給され、保持容量１２によって信号電
圧に変換されると同時に、駆動トランジスタ６を介し
て、有機ＥＬ素子１１に供給される。
【００９２】一方、選択線４がローレベルの状態となる
と、第一及び第二のスイッチトランジスタ１３及び１４
はともに遮断状態となり、逆に、第三のスイッチトラン
ジスタ１５は導通状態となる。このため、駆動トランジ
スタ６のドレインとゲートはオープン状態となり、さら
に、駆動トランジスタ６のドレインは第三のスイッチト
ランジスタ１５を介して電源端子１に接続される。
【００９３】また、駆動トランジスタ６のゲートには、
選択線４がハイレベルのときに保持容量１２に記憶され
た信号線３からの信号電流を電圧に変換された信号電圧
が保持されている。従って、駆動トランジスタ６は、選
択線４がローレベルであって、信号線３からの信号電流
が印加されていない状態であっても、保持容量１２に記
憶された信号電圧が駆動トランジスタ６のゲートに印加
されているので、電源端子１を介して、保持容量１２に
記憶されている信号電圧に相当する電流を有機ＥＬ素子
１１に供給することができる。
【００９４】本実施形態に係る電流駆動回路によって
も、上述の第一の実施形態に係る電流駆動回路と同様の
効果を得ることができる。
【００９５】図３は、本発明の第三の実施形態に係る電
流駆動回路の回路図である。
【００９６】本実施形態に係る電流駆動回路は、一対の
電源電極としての、電源に接続されている電源端子１及
び接地されている接地端子２と、信号電流が流れる信号
線３と、第一のスイッチトランジスタ１３と、第二のス
イッチトランジスタ１４と、電源端子１に接続されてい
る第三のスイッチトランジスタ１５と、信号電流を電圧
に変換して記憶する記憶段としての保持容量１２と、駆
動トランジスタ６と、駆動トランジスタ６に対する負荷
としての有機ＥＬ素子１１と、第一、第二及び第三のス
イッチトランジスタ１３、１４、１５の各ゲートに接続
されている選択線４と、からなっている。
【００９７】本実施形態に係る電流駆動回路において
は、第二のスイッチトランジスタ１４の配置が図２に示
した第二の実施形態に係る電流駆動回路と異なってい
る。すなわち、第二のスイッチトランジスタ１４のゲー
トが選択線４に接続されている点は第二の実施形態と同
様であるが、第二のスイッチトランジスタ１４のソース
は、駆動トランジスタ６のドレインと第三のスイッチト
ランジスタ１５のドレインとの接続点に接続され、第二
のスイッチトランジスタ１４のドレインは、第一のスイ
ッチトランジスタ１３のドレインと信号線３との接続点
に接続されている。
【００９８】この第二のスイッチトランジスタ１４の配
置以外の構成は図２に示した第二の実施形態に係る電流
駆動回路と同様である。
【００９９】本実施形態に係る電流駆動回路は次のよう
に作動する。
【０１００】選択線４がハイレベルの状態になると、第
一及び第二のスイッチトランジスタ１３及び１４は導通
状態となり、第三のスイッチトランジスタ１５は遮断状
態となる。
【０１０１】このため、信号線３からの信号電流は、第
一のスイッチトランジスタ１３を介して、保持容量１２
に流れて信号電圧として保持されるとともに、第二のス
イッチトランジスタ１４を介して、駆動トランジスタ６
に流れ、駆動トランジスタ６を介して、有機ＥＬ素子１
１に供給される。
【０１０２】選択線４がローレベルの状態のときには、
第一及び第二のスイッチトランジスタ１３及び１４が遮
断状態となり、第三のスイッチトランジスタ１５は導通
状態となる。
【０１０３】このため、信号線３からの信号電流は遮断
されるが、駆動トランジスタ６は導通状態となっている
第三のスイッチトランジスタ１５を介して電源端子１と
接続される。選択線４がローレベルであって、信号線３
からの信号電流が印加されていない状態であっても、保
持容量１２に記憶された信号電圧が駆動トランジスタ６
のゲートに印加されている。このため、駆動トランジス
タ６には電源端子１から、保持容量１２に記憶されてい
る信号電圧に相当する電流が供給される。この電流は、
駆動トランジスタ６を介して、有機ＥＬ素子１１に供給
される。
【０１０４】以上のように、本実施形態に係る電流駆動
回路によっても、上述の第一の実施形態に係る電流駆動
回路と同様の効果を得ることができる。
【０１０５】図４は、本発明の第四の実施形態に係る電
流駆動回路の回路図である。
【０１０６】本実施形態に係る電流駆動回路は、一対の
電源電極としての、電源に接続されている電源端子１及
び接地されている接地端子２と、信号電流が流れる信号
線３と、第一のスイッチトランジスタ１３と、第二のス
イッチトランジスタ１４と、電源端子１に接続されてい
る第三のスイッチトランジスタ１５と、レベルシフト用
トランジスタ１６と、信号電流を電圧に変換して記憶す
る記憶段としての保持容量１２と、駆動トランジスタ６
と、駆動トランジスタ６に対する負荷としての有機ＥＬ
素子１１と、第一、第二及び第三のスイッチトランジス
タ１３、１４、１５の各ゲートに接続されている選択線
４と、からなっている。
【０１０７】すなわち、本実施形態に係る電流駆動回路
は、図３に示した第三の実施形態に係る電流駆動回路と
比較して、レベルシフト用トランジスタ１６をさらに備
えた構造を有している。
【０１０８】レベルシフト用トランジスタ１６は、第一
のスイッチトランジスタ１３のドレインと第二のスイッ
チトランジスタ１４のドレインとの間に接続されてい
る。レベルシフト用トランジスタ１６のドレインとゲー
トは第二のスイッチトランジスタ１４と信号線３との接
続点に接続され、ソースは第一のスイッチトランジスタ
１３のドレインに接続されている。
【０１０９】レベルシフト用トランジスタ１６は第一及
び第二のスイッチトランジスタ１３及び１４と同極性で
ある。
【０１１０】本実施形態に係る電流駆動回路は次のよう
に作動する。
【０１１１】選択線４がハイレベルの状態のときには、
図３に示した第一の実施形態における第一及び第二のス
イッチトランジスタ１３及び１４は飽和領域で動作する
が、本実施形態に係る電流駆動回路においては、レベル
シフト用トランジスタ１６を設けることにより、第一の
スイッチトランジスタ１３は非飽和領域で動作する。
【０１１２】この点以外の動作は図３に示した第一の実
施形態に係る電流駆動回路と同様である。
【０１１３】本実施形態に係る電流駆動回路によって
も、上述の第一の実施形態に係る電流駆動回路と同様の
効果を得ることができる。
【０１１４】図５は、本発明の第五の実施形態に係る電
流駆動回路の回路図である。
【０１１５】本実施形態に係る電流駆動回路は、一対の
電源電極としての、電源に接続されている電源端子１及
び接地されている接地端子２と、信号電流が流れる信号
線３と、第一のスイッチトランジスタ１３と、第二のス
イッチトランジスタ１４と、電源端子１に接続されてい
る第三のスイッチトランジスタ１５と、レベルシフト用
トランジスタ１６と、信号電流を電圧に変換して記憶す
る記憶段としての保持容量１２と、駆動トランジスタ６
と、駆動トランジスタ６に対する負荷としての有機ＥＬ
素子１１と、第一、第二及び第三のスイッチトランジス
タ１３、１４、１５の各ゲートに接続されている選択線
４と、からなっている。
【０１１６】本実施形態に係る電流駆動回路は、図４に
示した第四の実施形態に係る電流駆動回路と比較して、
第一のスイッチトランジスタ１３及びレベルシフト用ト
ランジスタ１６の配置が異なっている。
【０１１７】第一のスイッチトランジスタ１３のゲート
は選択線４に接続され、ソースはレベルシフト用トラン
ジスタ１６のゲートに接続され、ドレインは信号線３と
第二のスイッチトランジスタ１４のドレインとレベルシ
フト用トランジスタ１６のドレインとの接続点に接続さ
れている。
【０１１８】レベルシフト用トランジスタ１６のソース
は保持容量１２と駆動トランジスタ６のゲートとの接続
点に接続され、ドレインは信号線３に接続され、ゲート
は第一のスイッチトランジスタ１３のソースに接続され
ている。
【０１１９】第一のスイッチトランジスタ１３及びレベ
ルシフト用トランジスタ１６の配置以外の構成は図４に
示した第四の実施形態に係る電流駆動回路と同様であ
る。
【０１２０】本実施形態に係る電流駆動回路は次のよう
に作動する。
【０１２１】選択線４がハイレベルの状態になると、第
一及び第二のスイッチトランジスタ１３及び１４はとも
に導通状態になる。このため、レベルシフト用トランジ
スタ１６のドレインとゲートとは第一のスイッチトラン
ジスタ１３を介して接続され、この結果、レベルシフト
用トランジスタ１６はダイオードとして動作する。
【０１２２】この点以外の動作は図３に示した第一の実
施形態に係る電流駆動回路と同様である。
【０１２３】本実施形態に係る電流駆動回路によって
も、上述の第一の実施形態に係る電流駆動回路と同様の
効果を得ることができる。
【０１２４】図６は、本発明の第六の実施形態に係る電
流駆動回路の回路図である。
【０１２５】本実施形態に係る電流駆動回路は、一対の
電源電極としての、電源に接続されている電源端子１及
び接地されている接地端子２と、信号電流が流れる信号
線３と、第一のスイッチトランジスタ１３と、第二のス
イッチトランジスタ１４と、電源端子１に接続されてい
る第三のスイッチトランジスタ１５と、信号電流を電圧
に変換して記憶する記憶段としての保持容量１２と、駆
動トランジスタ６と、駆動トランジスタ６に対する負荷
としての有機ＥＬ素子１１と、第一、第二及び第三のス
イッチトランジスタ１３、１４、１５の各ゲートに接続
されている選択線４と、からなっている。
【０１２６】すなわち、本実施形態に係る電流駆動回路
は、図２に示した第二の実施形態に係る電流駆動回路と
同一の構成を有しているが、第一、第二及び第三のスイ
ッチトランジスタ１３、１４、１５並びに駆動トランジ
スタ６相互間の極性が異なっている。
【０１２７】すなわち、図２に示した第二の実施形態に
係る電流駆動回路においては、第一及び第二のスイッチ
トランジスタ１３、１４は駆動トランジスタ６と同一の
極性を有し、第三のスイッチトランジスタ１５は駆動ト
ランジスタ６とは逆極性を有していたが、本実施形態に
係る電流駆動回路においては、第一及び第二のスイッチ
トランジスタ１３、１４は駆動トランジスタ６とは逆極
性を有し、第三のスイッチトランジスタ１５は駆動トラ
ンジスタ６と同極性を有している。
【０１２８】図１乃至５に示した第一乃至第五の実施形
態においては、選択線４がハイレベルの状態のときに、
信号線３からの信号電流が駆動トランジスタ６を介して
有機ＥＬ素子１１に供給され、選択線４がローレベルの
状態のときには、電源端子１から第三のスイッチトラン
ジスタ１５及び駆動トランジスタ６を介して有機ＥＬ素
子１１に電流が供給されていた。
【０１２９】これに対して、図６に示す第六の実施形態
に係る電流駆動回路においては、次のように、有機ＥＬ
素子１１に対して電流が供給される。
【０１３０】選択線４がローレベルの状態になると、第
一及び第二のスイッチトランジスタ１３及び１４は導通
状態になり、第三のスイッチトランジスタ１５は遮断状
態になる。
【０１３１】従って、信号線３からの信号電流は、第一
及び第二のスイッチトランジスタ１３及び１４を介し
て、保持容量１２に供給され、信号電圧に変換されると
同時に、駆動トランジスタ６を介して、有機ＥＬ素子１
１に供給される。
【０１３２】一方、選択線４がハイレベルの状態になる
と、第一及び第二のスイッチトランジスタ１３及び１４
は遮断状態になり、逆に、第三のスイッチトランジスタ
１５は導通状態になる。
【０１３３】このため、駆動トランジスタ６のドレイン
とゲートはオープン状態になり、また、第三のスイッチ
トランジスタ１５が導通状態になるため、駆動トランジ
スタ６のドレインは第三のスイッチトランジスタ１５を
介して電源端子１に接続される。
【０１３４】また、選択線４がローレベルのときには、
駆動トランジスタ６は、そのゲートを介して、保持容量
１２に記憶された信号線３からの信号電流を電圧に変換
された信号電圧を保持している。
【０１３５】従って、選択線４がハイレベルであって、
信号線３からの信号電流が印加されない状態であって
も、保持容量１２に記憶された信号電圧が駆動トランジ
スタ６のゲートに印加されているため、電源端子１及び
駆動トランジスタ６を介して、信号電圧に相当する電流
が有機ＥＬ素子１１に供給される。
【０１３６】本実施形態に係る電流駆動回路によれば、
駆動トランジスタ６が非飽和領域で動作しない範囲にお
いて、選択線４のハイレベルの電位を適切に選択し、か
つ、駆動トランジスタ６のドレイン及びソース間の電圧
を所定の値に選べば、アーリー電圧の影響を除去するこ
とができる。
【０１３７】図７は、本発明の第七の実施形態に係る電
流駆動回路の回路図である。
【０１３８】本実施形態に係る電流駆動回路は、一対の
電源電極としての、電源に接続されている電源端子１及
び接地されている接地端子２と、信号電流が流れる信号
線３と、第一のスイッチトランジスタ１３と、第二のス
イッチトランジスタ１４と、電源端子１に接続されてい
る第三のスイッチトランジスタ１５と、電流をバイパス
する第四のトランジスタ２１と、第一の保持容量１７
と、第二の保持容量１８と、駆動トランジスタ６と、駆
動トランジスタ６に対する負荷としての有機ＥＬ素子１
１と、第一、第二及び第三のスイッチトランジスタ１
３、１４、１５の各ゲートに接続されている選択線４
と、からなっている。
【０１３９】第一の保持容量１７は、駆動トランジスタ
６のゲートと接地端子２との間に接続されている。
【０１４０】第一のスイッチトランジスタ１３は、駆動
トランジスタ６のドレインとゲートとの間に接続されて
いる。すなわち、第一のスイッチトランジスタ１３のド
レインは駆動トランジスタ６のドレインに接続され、ソ
ースは駆動トランジスタ６のゲートに接続されている。
第一のスイッチトランジスタ１３のゲートは選択線４に
接続されている。
【０１４１】第四のトランジスタ２１のドレインは信号
線３に接続され、ソースは駆動トランジスタ６のドレイ
ンに接続され、ゲートは第二のスイッチトランジスタ１
４のソースと第二の保持容量１８との接続点に接続され
ている。
【０１４２】第二のスイッチトランジスタ１４は第四の
トランジスタ２１のドレインとゲートとの間に接続され
ている。すなわち、第二のスイッチトランジスタ１４の
ドレインは第四のトランジスタ２１のドレインと第三の
スイッチトランジスタ１５のドレインとの接続点に接続
され、ソースは第四のトランジスタ６のゲートと第二の
保持容量１８との接続点に接続されている。第二のスイ
ッチトランジスタ１４のゲートは選択線４に接続されて
いる。
【０１４３】第二の保持容量１８は第四のトランジスタ
２１のゲートと駆動トランジスタ６のゲートとの間に接
続されている。
【０１４４】第三のスイッチトランジスタ１５のソース
は電源端子１に接続され、ドレインは第二のスイッチト
ランジスタ１４のドレインと第四のトランジスタ２１の
ドレインと駆動トランジスタ６のドレインとの接続点に
接続され、ゲートは選択線４に接続されている。
【０１４５】本実施形態に係る電流駆動回路において
は、第一のスイッチトランジスタ１３及び第二のスイッ
チトランジスタ１４、第四のトランジスタ２１は駆動ト
ランジスタ６と同極性であり、第三のスイッチトランジ
スタ１５は駆動トランジスタ６とは逆極性である。
【０１４６】本実施形態に係る電流駆動回路は次のよう
に作動する。
【０１４７】選択線４がハイレベルの状態になると、第
一及び第二のスイッチトランジスタ１３及び１４は導通
状態になり、第三のスイッチトランジスタ１５は遮断状
態になる。
【０１４８】第二のスイッチトランジスタ１４が導通状
態になるため、第二のスイッチトランジスタ１４を介し
て、第二の保持容量１８及び第一の保持容量１７には信
号線３からの信号電流が流れ、第一の保持容量１７には
信号電流に相当する信号電圧が発生する。
【０１４９】一方、第二のスイッチトランジスタ１４と
第一のスイッチトランジスタ１３とはともに導通状態に
なるため、第四のトランジスタ２１及び駆動トランジス
タ６はともにダイオード状態となり、信号線３からの信
号電流が、第四のトランジスタ２１及び駆動トランジス
タ６を介して、有機ＥＬ素子１１にを供給される。
【０１５０】また、第一のスイッチトランジスタ１３が
導通しているため、駆動トランジスタ６のドレイン電圧
とゲート電圧はほぼ等しくなる。すなわち、駆動トラン
ジスタ６のドレインとソース間の電圧差はゲートとソー
ス間の電圧差に等しい。ここで、第二の保持容量１８の
両端には、第四のトランジスタ２１のゲートソース間の
電圧が印加されている。
【０１５１】選択線４がローレベルの状態になると、第
一及び第二のスイッチトランジスタ１３及び１４は遮断
状態になり、第三のスイッチトランジスタ１５は導通状
態になる。このため、駆動トランジスタ６及び第四のト
ランジスタ２１はドレインとゲートがショート状態にな
っているダイオード状態から、トランジスタ動作を行う
状態に移行する。
【０１５２】第四のトランジスタ２１のゲートには、第
二の保持容量１８と第一の保持容量１７とに蓄積された
電荷に相当する電圧が印加されている。また、駆動トラ
ンジスタ６のゲートには信号線３からの信号電流に相当
する信号電圧が印加されているので、駆動トランジスタ
６は、電源端子１から、第三のスイッチトランジスタ１
５及び第四のトランジスタ２１を介して、信号電圧に相
当する電圧を有機ＥＬ素子１１に供給する。
【０１５３】この時、第二の保持容量１８の両端の電圧
は第四のトランジスタ２１のゲートとソース間の電圧と
なり、駆動トランジスタ６のドレインとゲートにおける
電圧は等しくなる。すなわち、駆動トランジスタ６のド
レインとソース間の電圧差はゲートとソース間の電圧差
に等しい。
【０１５４】従って、選択線４がハイレベルの状態であ
っても、あるいは、ローレベルの状態であっても、駆動
トランジスタ６のドレインとゲート間の電圧は同じ値を
保つため、トランジスタのアーリー電圧の影響をなくす
ことが可能である。
【０１５５】このことは、本実施形態に係る電流駆動装
置を画像表示装置として使用した場合、選択線４がハイ
レベルの場合とローレベルの場合とを比較しても、有機
ＥＬ素子１１に供給される電流が異なることがなく、階
調ムラのない好適な画像表示装置を提供できることを意
味している。
【０１５６】また、本実施形態に係る電流駆動装置のみ
ならず、上述の第一乃至第六の実施形態に係る電流駆動
装置を画像表示装置として使用した場合も同様である。
【０１５７】
【発明の効果】以上のように、本発明に係る電流駆動回
路によれば、駆動トランジスタのゲートと接地端子との
間に保持容量を設けることによって、選択線がハイレベ
ルの場合に、信号線からの信号電流は保持容量に記憶さ
れ、保持容量によって信号電圧に変換されるともに、選
択線がローレベルになって信号電流がない場合であって
も、保持容量に記憶された信号電圧により駆動トランジ
スタが駆動され、負荷に電流が供給される。このため、
本発明に係る電流駆動回路は、半導体製造プロセスにお
けるばらつき等の影響を極めて受け難く、製造歩留まり
を向上させることが可能である。
【図面の簡単な説明】
【図１】本発明の第一の実施形態に係る電流駆動回路の
回路図である。
【図２】本発明の第二の実施形態に係る電流駆動回路の
回路図である。
【図３】本発明の第三の実施形態に係る電流駆動回路の
回路図である。
【図４】本発明の第四の実施形態に係る電流駆動回路の
回路図である。
【図５】本発明の第五の実施形態に係る電流駆動回路の
回路図である。
【図６】本発明の第六の実施形態に係る電流駆動回路の
回路図である。
【図７】本発明の第七の実施形態に係る電流駆動回路の
回路図である。
【図８】従来の電流駆動回路の回路図である。
【符号の説明】
１ 電源端子 ２ 接地端子 ３ 信号線 ４ 選択線 ５ 負荷 ６ 駆動トランジスタ ７ 記憶段 ８ 第一のスイッチ ９ 第二のスイッチ １０ 第三のスイッチ １１ 有機ＥＬ素子 １２ 保持容量 １３ 第一のスイッチトランジスタ １４ 第二のスイッチトランジスタ １５ 第三のスイッチトランジスタ １６ レベルシフト用トランジスタ １７ 第一の保持容量 １８ 第二の保持容量 ２１ 第四のトランジスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 電源に接続されている電源端子と、 接地されている接地端子と、 信号電流が流れる信号線と、 第一のスイッチと、 前記信号線に接続され、前記第一のスイッチと直列に接
    続されている第二のスイッチと、 前記電源端子に接続されている第三のスイッチと、 前記信号電流を電圧に変換して記憶する記憶段と、 駆動トランジスタと、 前記駆動トランジスタのソースと前記接地端子との間に
    接続されている負荷と、 前記第一、第二及び第三のスイッチに接続されている選
    択線と、 からなり、 前記信号線は前記第一及び第二のスイッチを介して前記
    駆動トランジスタのゲートに接続されており、 前記記憶段は、前記駆動トランジスタのゲートと前記接
    地端子との間に接続されており、 前記第一のスイッチは前記駆動トランジスタのドレイン
    とゲートとの間に接続されており、 前記駆動トランジスタのドレインは、前記第二のスイッ
    チを介して前記信号線に接続されるとともに、前記第三
    のスイッチを介して前記電源端子に接続されている電流
    駆動回路。
  2. 【請求項２】 前記第三のスイッチは前記第一及び第二
    のスイッチとは逆極性を有しており、前記選択線がハイ
    レベルまたはローレベルの何れか一方の場合には、前記
    第一及び第二のスイッチは導通状態にあり、かつ、前記
    第三のスイッチは遮断状態にあり、前記選択線がハイレ
    ベルまたはローレベルのうちの他方の場合には、前記第
    一及び第二のスイッチは遮断状態にあり、かつ、前記第
    三のスイッチは導通状態にあることを特徴とする請求項
    １に記載の電流駆動回路。
  3. 【請求項３】 電源に接続されている電源端子と、 接地されている接地端子と、 信号電流が流れる信号線と、 第一のスイッチトランジスタと、 第二のスイッチトランジスタと、 第三のスイッチトランジスタと、 前記信号電流を電圧に変換して記憶する保持容量と、 駆動トランジスタと、 前記駆動トランジスタのソースと前記接地端子との間に
    接続されている負荷と、 前記第一、第二及び第三のスイッチトランジスタのゲー
    トに接続されている選択線と、 からなり、 前記保持容量は、前記駆動トランジスタのゲートと前記
    接地端子との間に接続されており、 前記第一及び第二のスイッチトランジスタは、前記信号
    線と前記駆動トランジスタのゲートとの間に相互に直列
    に接続されており、 前記第一のスイッチトランジスタと前記第二のスイッチ
    トランジスタとの接続点は、前記駆動トランジスタのド
    レインに接続され、 前記駆動トランジスタのドレインは前記第三のスイッチ
    トランジスタを介して前記電源端子に接続されている電
    流駆動回路。
  4. 【請求項４】 電源に接続されている電源端子と、 接地されている接地端子と、 信号電流が流れる信号線と、 第一のスイッチトランジスタと、 第二のスイッチトランジスタと、 第三のスイッチトランジスタと、 前記信号電流を電圧に変換して記憶する保持容量と、 駆動トランジスタと、 前記駆動トランジスタのソースと前記接地端子との間に
    接続されている負荷と、 前記第一、第二及び第三のスイッチトランジスタのゲー
    トに接続されている選択線と、 からなり、 前記保持容量は、前記駆動トランジスタのゲートと前記
    接地端子との間に接続されており、 前記第二のスイッチトランジスタのソースは、前記駆動
    トランジスタのドレインと前記第三のスイッチトランジ
    スタのドレインとの接続点に接続されており、 前記第一及び第二のスイッチトランジスタのドレインは
    前記信号線に接続されており、 前記第一のスイッチトランジスタのソースは前記駆動ト
    ランジスタのゲートと前記保持容量との接続点に接続さ
    れており、 前記駆動トランジスタのドレインは前記第三のスイッチ
    トランジスタを介して前記電源端子に接続されている電
    流駆動回路。
  5. 【請求項５】 電源に接続されている電源端子と、 接地されている接地端子と、 信号電流が流れる信号線と、 第一のスイッチトランジスタと、 第二のスイッチトランジスタと、 第三のスイッチトランジスタと、 第四のトランジスタと、 前記信号電流を電圧に変換して記憶する保持容量と、 駆動トランジスタと、 前記駆動トランジスタのソースと前記接地端子との間に
    接続されている負荷と、 前記第一、第二及び第三のスイッチトランジスタのゲー
    トに接続されている選択線と、 からなり、 前記保持容量は、前記駆動トランジスタのゲートと前記
    接地端子との間に接続されており、 前記第二のスイッチトランジスタのソースは、前記駆動
    トランジスタのドレインと前記第三のスイッチトランジ
    スタのドレインとの接続点に接続されており、 前記第二のスイッチトランジスタのドレインは前記信号
    線に接続されており、 前記第四のトランジスタは前記第一のスイッチトランジ
    スタのドレインと前記第二のスイッチトランジスタのド
    レインとの間に接続されており、 前記第四のトランジスタは前記第一のスイッチトランジ
    スタ及び前記第二のスイッチトランジスタと同極性であ
    り、 前記第四のトランジスタのドレインとゲートは前記第二
    のスイッチトランジスタと前記信号線との接続点に接続
    され、前記第四のトランジスタのソースは前記第一のス
    イッチトランジスタのドレインに接続されており、 前記第一のスイッチトランジスタのソースは前記駆動ト
    ランジスタのゲートと前記保持容量との接続点に接続さ
    れており、 前記駆動トランジスタのドレインは前記第三のスイッチ
    トランジスタを介して前記電源端子に接続されている電
    流駆動回路。
  6. 【請求項６】 電源に接続されている電源端子と、 接地されている接地端子と、 信号電流が流れる信号線と、 第一のスイッチトランジスタと、 第二のスイッチトランジスタと、 第三のスイッチトランジスタと、 第四のトランジスタと、 前記信号電流を電圧に変換して記憶する保持容量と、 駆動トランジスタと、 前記駆動トランジスタのソースと前記接地端子との間に
    接続されている負荷と、 前記第一、第二及び第三のスイッチトランジスタのゲー
    トに接続されている選択線と、 からなり、 前記保持容量は、前記駆動トランジスタのゲートと前記
    接地端子との間に接続されており、 前記第二のスイッチトランジスタのソースは、前記駆動
    トランジスタのドレインと前記第三のスイッチトランジ
    スタのドレインとの接続点に接続されており、 前記第一及び第二のスイッチトランジスタのドレインは
    前記信号線に接続されており、 前記第四のトランジスタのソースは前記保持容量と前記
    駆動トランジスタのゲートとの接続点に接続され、前記
    第四のトランジスタのドレインは前記信号線に接続さ
    れ、 前記第一のスイッチトランジスタのソースは前記第四の
    トランジスタのゲートに接続され、 前記駆動トランジスタのドレインは前記第三のスイッチ
    トランジスタを介して前記電源端子に接続されている電
    流駆動回路。
  7. 【請求項７】 前記第一及び第二のスイッチトランジス
    タは前記駆動トランジスタと同極性であることを特徴と
    する請求項３乃至６の何れか一項に記載の電流駆動回
    路。
  8. 【請求項８】 前記第三のスイッチトランジスタは前記
    駆動トランジスタ、前記第一のスイッチトランジスタ及
    び前記第二のスイッチトランジスタとは逆極性であるこ
    とを特徴とする請求項３乃至７の何れか一項に記載の電
    流駆動回路。
  9. 【請求項９】 前記第四のトランジスタは前記駆動トラ
    ンジスタ、前記第一のスイッチトランジスタ及び前記第
    二のスイッチトランジスタと同極性であることを特徴と
    する請求項５または６に記載の電流駆動回路。
  10. 【請求項１０】 前記第一及び第二のスイッチトランジ
    スタは前記駆動トランジスタとは逆極性であることを特
    徴とする請求項３に記載の電流駆動回路。
  11. 【請求項１１】 前記第三のスイッチトランジスタは前
    記駆動トランジスタと同極性であり、前記第一のスイッ
    チトランジスタ及び前記第二のスイッチトランジスタと
    は逆極性であることを特徴とする請求項３に記載の電流
    駆動回路。
  12. 【請求項１２】 電源に接続されている電源端子と、 接地されている接地端子と、 信号電流が流れる信号線と、 第一のスイッチトランジスタと、 第二のスイッチトランジスタと、 第三のスイッチトランジスタと、 第四のトランジスタと、 前記信号電流を電圧に変換して記憶する第一の保持容量
    と、 前記信号電流を電圧に変換して記憶する第二の保持容量
    と、 駆動トランジスタと、 前記駆動トランジスタのソースと前記接地端子との間に
    接続されている負荷と、 前記第一、第二及び第三のスイッチトランジスタのゲー
    トに接続されている選択線と、 からなり、 前記第一の保持容量は、前記駆動トランジスタのゲート
    と前記接地端子との間に接続されており、 前記第一のスイッチトランジスタは前記駆動トランジス
    タのドレインとゲートとの間に接続されており、 前記第四のトランジスタのドレインは前記信号線に、ソ
    ースは前記駆動トランジスタのドレインにそれぞれ接続
    されており、 前記第二のスイッチトランジスタは前記第四のトランジ
    スタのドレインとゲートとの間に接続されており、 前記第二の保持容量は前記第四のトランジスタのゲート
    と前記駆動トランジスタのゲートとの間に接続されてお
    り、 前記駆動トランジスタのドレインは前記第三のスイッチ
    トランジスタを介して前記電源端子に接続されている電
    流駆動回路。
  13. 【請求項１３】 前記第一及び第二のスイッチトランジ
    スタは前記駆動トランジスタと同極性であることを特徴
    とする請求項１２に記載の電流駆動回路。
  14. 【請求項１４】 前記第四のトランジスタは前記駆動ト
    ランジスタと同極性であることを特徴とする請求項１２
    または１３に記載の電流駆動回路。
  15. 【請求項１５】 前記第三のスイッチトランジスタは前
    記駆動トランジスタとは逆極性であることを特徴とする
    請求項１２乃至１４の何れか一項に記載の電流駆動回
    路。
  16. 【請求項１６】 前記負荷は有機エレクトロルミネッセ
    ンス素子であることを特徴とする請求項１乃至１５の何
    れか一項に記載の電流駆動回路。
  17. 【請求項１７】 請求項１乃至１６の何れか一項に記載
    の電流駆動回路を備える画像表示装置。
JP2000313581A 2000-10-13 2000-10-13 電流駆動回路 Expired - Lifetime JP3594126B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000313581A JP3594126B2 (ja) 2000-10-13 2000-10-13 電流駆動回路
TW090125278A TWI236649B (en) 2000-10-13 2001-10-12 Current driving circuit
US09/975,007 US6734836B2 (en) 2000-10-13 2001-10-12 Current driving circuit
KR1020010063018A KR100423110B1 (ko) 2000-10-13 2001-10-12 전류구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000313581A JP3594126B2 (ja) 2000-10-13 2000-10-13 電流駆動回路

Publications (2)

Publication Number Publication Date
JP2002124377A true JP2002124377A (ja) 2002-04-26
JP3594126B2 JP3594126B2 (ja) 2004-11-24

Family

ID=18792975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000313581A Expired - Lifetime JP3594126B2 (ja) 2000-10-13 2000-10-13 電流駆動回路

Country Status (4)

Country Link
US (1) US6734836B2 (ja)
JP (1) JP3594126B2 (ja)
KR (1) KR100423110B1 (ja)
TW (1) TWI236649B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004531751A (ja) * 2001-02-16 2004-10-14 イグニス イノベーション インコーポレーテッド 有機発光ダイオード表示器用のピクセル電流ドライバ
JP2004318173A (ja) * 2000-10-24 2004-11-11 Semiconductor Energy Lab Co Ltd 発光装置及びその駆動方法
JP2004341200A (ja) * 2003-05-15 2004-12-02 Toshiba Matsushita Display Technology Co Ltd アクティブマトリックス型表示装置
JP2004347625A (ja) * 2003-03-26 2004-12-09 Semiconductor Energy Lab Co Ltd 素子基板及び発光装置
JP2005024758A (ja) * 2003-06-30 2005-01-27 Semiconductor Energy Lab Co Ltd 素子基板及び発光装置
JP2006017966A (ja) * 2004-06-30 2006-01-19 Eastman Kodak Co アクティブマトリクス型表示装置
US7445946B2 (en) 2002-04-30 2008-11-04 Semiconductor Energy Laboratory Co., Ltd. Method of driving a light emitting device
US7723721B2 (en) 2001-11-09 2010-05-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device having TFT
US8026877B2 (en) 2003-03-26 2011-09-27 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light-emitting device

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4498669B2 (ja) * 2001-10-30 2010-07-07 株式会社半導体エネルギー研究所 半導体装置、表示装置、及びそれらを具備する電子機器
JP2003177709A (ja) * 2001-12-13 2003-06-27 Seiko Epson Corp 発光素子用の画素回路
EP1331627B1 (en) * 2002-01-24 2012-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving the semiconductor device
JP3723507B2 (ja) * 2002-01-29 2005-12-07 三洋電機株式会社 駆動回路
JP2003308030A (ja) * 2002-02-18 2003-10-31 Sanyo Electric Co Ltd 表示装置
GB0205859D0 (en) * 2002-03-13 2002-04-24 Koninkl Philips Electronics Nv Electroluminescent display device
KR100640049B1 (ko) * 2002-06-07 2006-10-31 엘지.필립스 엘시디 주식회사 유기전계발광소자의 구동방법 및 장치
KR100441530B1 (ko) * 2002-06-11 2004-07-23 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그의 구동방법
KR100868642B1 (ko) * 2002-07-19 2008-11-12 매그나칩 반도체 유한회사 능동 방식 유기 ｅｌ 디스플레이 장치
KR20040008684A (ko) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 휘도가 개선된 유기전계 발광표시장치
JP4123084B2 (ja) * 2002-07-31 2008-07-23 セイコーエプソン株式会社 電子回路、電気光学装置、及び電子機器
JP4467909B2 (ja) * 2002-10-04 2010-05-26 シャープ株式会社 表示装置
WO2004034369A1 (ja) * 2002-10-09 2004-04-22 Mitsubishi Denki Kabushiki Kaisha 定電流回路、駆動回路および画像表示装置
TW589603B (en) * 2003-02-11 2004-06-01 Toppoly Optoelectronics Corp Pixel actuating circuit and method for use in active matrix electron luminescent display
JP4036209B2 (ja) * 2004-04-22 2008-01-23 セイコーエプソン株式会社 電子回路、その駆動方法、電気光学装置および電子機器
US7242237B2 (en) * 2004-06-25 2007-07-10 International Business Machines Corporation Supply switch circuit for implementing a switchable on-chip high voltage supply
JP5403592B2 (ja) 2009-03-24 2014-01-29 フリースケール セミコンダクター インコーポレイテッド 電流駆動回路
US10056895B2 (en) * 2010-04-27 2018-08-21 Qorvo Us, Inc. High power FET switch
KR101138467B1 (ko) * 2010-06-24 2012-04-25 삼성전기주식회사 전류 구동 회로 및 이를 포함한 광 스토리지 시스템
US11328678B2 (en) * 2017-04-28 2022-05-10 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel, pixel driving circuit, and drving method thereof
KR20210149946A (ko) * 2020-06-02 2021-12-10 삼성디스플레이 주식회사 표시 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5235253A (en) * 1990-11-27 1993-08-10 Fuji Xerox Co., Ltd. Thin-film electroluminescent device drive circuit
JP3619299B2 (ja) * 1995-09-29 2005-02-09 パイオニア株式会社 発光素子の駆動回路
US5856918A (en) * 1995-11-08 1999-01-05 Sony Corporation Internal power supply circuit
US5677599A (en) * 1996-03-07 1997-10-14 Harris Corporation Circuit for driving an electroluminescent lamp
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JP3520396B2 (ja) 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JP3252897B2 (ja) 1998-03-31 2002-02-04 日本電気株式会社 素子駆動装置および方法、画像表示装置
GB9812742D0 (en) * 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
JP2953465B1 (ja) 1998-08-14 1999-09-27 日本電気株式会社 定電流駆動回路
US6304039B1 (en) * 2000-08-08 2001-10-16 E-Lite Technologies, Inc. Power supply for illuminating an electro-luminescent panel
JP3736399B2 (ja) * 2000-09-20 2006-01-18 セイコーエプソン株式会社 アクティブマトリクス型表示装置の駆動回路及び電子機器及び電気光学装置の駆動方法及び電気光学装置
JP3494146B2 (ja) * 2000-12-28 2004-02-03 日本電気株式会社 有機ｅｌ駆動回路及びパッシブマトリクス有機ｅｌ表示装置並びに有機ｅｌ駆動方法
GB2381643A (en) * 2001-10-31 2003-05-07 Cambridge Display Tech Ltd Display drivers

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7277070B2 (en) 2000-10-24 2007-10-02 Semiconductor Energy Laboratory Co. Ltd. Light emitting device and method of driving the same
JP2004318173A (ja) * 2000-10-24 2004-11-11 Semiconductor Energy Lab Co Ltd 発光装置及びその駆動方法
US8558764B2 (en) 2000-10-24 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of driving the same
US7317432B2 (en) 2000-10-24 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of driving the same
JP2004531751A (ja) * 2001-02-16 2004-10-14 イグニス イノベーション インコーポレーテッド 有機発光ダイオード表示器用のピクセル電流ドライバ
US8324618B2 (en) 2001-11-09 2012-12-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US9905624B2 (en) 2001-11-09 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US11063102B2 (en) 2001-11-09 2021-07-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US8648338B2 (en) 2001-11-09 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light emitting device comprising an organic compound layer
US7723721B2 (en) 2001-11-09 2010-05-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device having TFT
US10680049B2 (en) 2001-11-09 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US10461140B2 (en) 2001-11-09 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US8154015B2 (en) 2001-11-09 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device including thin film transistor
US9577016B2 (en) 2001-11-09 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US9054199B2 (en) 2001-11-09 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US8101439B2 (en) 2002-04-30 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of driving a light emitting device
US8502241B2 (en) 2002-04-30 2013-08-06 Semiconductor Energy Laboratory Co., Ltd. Method of driving a light emitting device
US9006757B2 (en) 2002-04-30 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method of driving a light emitting device
US7445946B2 (en) 2002-04-30 2008-11-04 Semiconductor Energy Laboratory Co., Ltd. Method of driving a light emitting device
US8004200B2 (en) 2003-03-26 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light emitting device
US9300771B2 (en) 2003-03-26 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light-emitting device
US11430845B2 (en) 2003-03-26 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light-emitting device
JP2004347625A (ja) * 2003-03-26 2004-12-09 Semiconductor Energy Lab Co Ltd 素子基板及び発光装置
US8659523B2 (en) 2003-03-26 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light-emitting device
US8759825B2 (en) 2003-03-26 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light emitting device
US8212488B2 (en) 2003-03-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light emitting device
US8026877B2 (en) 2003-03-26 2011-09-27 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light-emitting device
US9147720B2 (en) 2003-03-26 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light emitting device
US8400067B2 (en) 2003-03-26 2013-03-19 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light emitting device
JP4562997B2 (ja) * 2003-03-26 2010-10-13 株式会社半導体エネルギー研究所 素子基板及び発光装置
US9698207B2 (en) 2003-03-26 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light-emitting device
JP2004341200A (ja) * 2003-05-15 2004-12-02 Toshiba Matsushita Display Technology Co Ltd アクティブマトリックス型表示装置
JP4515051B2 (ja) * 2003-06-30 2010-07-28 株式会社半導体エネルギー研究所 素子基板及び発光装置
JP2005024758A (ja) * 2003-06-30 2005-01-27 Semiconductor Energy Lab Co Ltd 素子基板及び発光装置
JP2006017966A (ja) * 2004-06-30 2006-01-19 Eastman Kodak Co アクティブマトリクス型表示装置
JP4558391B2 (ja) * 2004-06-30 2010-10-06 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー アクティブマトリクス型表示装置

Also Published As

Publication number Publication date
KR20020029632A (ko) 2002-04-19
TWI236649B (en) 2005-07-21
US20020043991A1 (en) 2002-04-18
JP3594126B2 (ja) 2004-11-24
KR100423110B1 (ko) 2004-03-16
US6734836B2 (en) 2004-05-11

Similar Documents

Publication Publication Date Title
JP3594126B2 (ja) 電流駆動回路
US6774877B2 (en) Current driver circuit and image display device
JP2953465B1 (ja) 定電流駆動回路
EP0079496B1 (en) Matrix display and driving method therefor
US8907876B2 (en) Pixel circuit, image display apparatus, driving method therefor and driving method of electronic device
KR100930954B1 (ko) 전계발광 디스플레이 디바이스
US6958742B2 (en) Current drive system
US20040100430A1 (en) Active matrix drive circuit
US20090115704A1 (en) Pixel circuit for an active matrix organic light-emitting diode display
US20040252085A1 (en) Display device
CN109523952B (zh) 一种像素电路及其控制方法、显示装置
JP2004531772A (ja) Ｏｌｅｄ電流駆動画素回路
US20060244388A1 (en) Emission control driver and organic light emitting display having the same
US6747639B2 (en) Voltage-source thin film transistor driver for active matrix displays
CN1386261A (zh) 有源矩阵显示装置
JP2000138572A (ja) 定電流駆動回路
US7791569B2 (en) Light emitting element circuit and drive method thereof
US11164526B2 (en) Method of aging transistor and display device including the transistor
US20060007070A1 (en) Driving circuit and driving method for electroluminescent display
US11475829B2 (en) Optoelectronic light emitting device with a PWM transistor and method for manufacturing or controlling an optoelectronic light emitting device
US7863970B2 (en) Current source device
KR20010018261A (ko) 능동형 전기발광 표시장치의 화소용 전극구조
TW200424932A (en) Display circuit
JP2003330412A (ja) アクティブマトリックス型ディスプレイ及びスイッチ回路
KR100577296B1 (ko) 능동형 전기발광 표시장치의 화소용 전극구조

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040812

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040825

R150 Certificate of patent or registration of utility model

Ref document number: 3594126

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120910

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 9

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250