KR101529313B1 - 화소 회로 및 표시 장치 - Google Patents

화소 회로 및 표시 장치

Info

Publication number
KR101529313B1
KR101529313B1 KR1020080007419A KR20080007419A KR101529313B1 KR 101529313 B1 KR101529313 B1 KR 101529313B1 KR 1020080007419 A KR1020080007419 A KR 1020080007419A KR 20080007419 A KR20080007419 A KR 20080007419A KR 101529313 B1 KR101529313 B1 KR 101529313B1
Authority
KR
South Korea
Prior art keywords
wiring
layer
switch transistor
data
tft
Prior art date
Application number
KR1020080007419A
Other languages
English (en)
Other versions
KR20080076727A (ko
Inventor
테츠오 미나미
유키히토 이이다
카츠히데 우치노
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20080076727A publication Critical patent/KR20080076727A/ko
Application granted granted Critical
Publication of KR101529313B1 publication Critical patent/KR101529313B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention

Abstract

화소 회로는: 제어 단자로 공급된 구동 신호에 의해 도통 상태가 제어되는 스위치 트랜지스터와; 구동 신호가 전파되는 구동 배선; 데이터 신호가 전파되는 데이터 배선을 포함하는 화소 회로를 포함한다. 구동 배선은 제 1 배선층에 형성되고, 스위치 트랜지스터의 제어 단자에 접속되다. 데이터 배선은 제 2 배선층에 형성되고, 스위치 트랜지스터의 제 1 단자에 접속된다. 제 2 배선층이 제 1 배선층과 다른 층에 형성되도록 하는 다층 배선 구조가 사용된다.
화소 회로

Description

화소 회로 및 표시 장치{PIXEL CIRCUIT AND DISPLAY DEVICE}
본 발명은 일본 특허 출원 JP2007-033509호(2007.02.14)의 우선권 주장 출원이다.
본 발명은, 유기 EL(Electro Luminescence) 디스플레이 등의, 전류치에 의해 휘도가 제어되는 전기광학 소자를 갖는 화소 회로가 매트릭스 형상으로 배열된 표시 장치에 관한 것으로, 특히 각 화소 회로 내에 마련된 절연 게이트형 전계효과 트랜지스터에 의해 전기광학 소자에 흐르는 전류치가 제어되는, 이른바 액티브 매트릭스형 표시 장치에 관한 것이다.
화상 표시 장치, 예를 들면 액정 디스플레이 등에서는, 다수의 화소를 매트릭스 형상으로 나열하고, 표시하여야 할 화상 정보에 응하여 화소마다 광강도를 제어함에 의해 화상을 표시한다. 이것은 유기 EL 디스플레이 등에서도 마찬가지이지만, 유기 EL 디스플레이는 각 화소 회로에 발광 소자를 갖는, 이른바 자연 발광형의 디스플레이이고, 액정 디스플레이에 비하여 화상의 시인성이 높은, 백라이트가 불필요한, 응답 속도가 빠른, 등의 이점을 갖는다.
또한, 유기 EL 디스플레이는, 각 발광 소자의 휘도가 그것에 흐르는 전류치 에 의해 제어함에 의해 발색(發色)의 계조를 얻는, 즉 발광 소자가 전류 제어형이라는 점에서 액정 디스플레이 등과는 크게 다르다.
유기 EL 디스플레이에서는, 액정 디스플레이와 마찬가지로, 그 구동 방식으로서 단순 매트릭스 방식과 액티브 매트릭스 방식이 가능하지만, 전자는 구조가 단순한 것이지만, 대형이면서 고정밀도의 디스플레이의 실현이 어려운 등의 문제가 있기 때문에, 각 화소 회로 내부의 발광 소자에 흐르는 전류를 화소 회로 내부에 마련한 능동 소자, 일반적으로는 TFT(박막 트랜지스터)에 의해 제어하는, 액티브 매트릭스 방식의 개발이 왕성하게 행하여지고 있다.
도 1은, 일반적인 유기 EL 표시 장치의 구성을 도시하는 블록도이다.
이 표시 장치(1)는, 도 1에 도시하는 바와 같이, 화소 회로(PXLC)(2a)가 m×n의 매트릭스 형상으로 배열된 화소 어레이부(2)를 포함하고, 수평 실렉터(HSEL)(3), 기록 스캐너(WSCN)(4), 데이터 배선(DTL1 내지 DTLn) 및 주사선(WSL1 내지 WSLm)를 포함한다. 데이터 배선(DTL1 내지 DTLn)는 수평 실렉터(3)에 의해 선택되고, 휘도 정보에 응한 데이터 신호가 공급된다. 주사선(WSL1 내지 WSLm)은 기록 스캐너(4)에 의해 선택적으로 구동된다.
또한, 수평 실렉터(3), 기록 스캐너(4)에 관해서는, 다결정 실리콘상에 형성하는 경우나, MOSIC 등으로 화소의 주변에 형성하는 것도 있다.
도 2는 도 1의 화소 회로(2a)의 한 구성 예를 도시하는 회로도이다(예를 들면, USP5,684,365, 일본 특개평8-234683호 참조).
도 2의 화소 회로(2a)는, 다수 제안되어 있는 회로 중에서 가장 단순한 회로 구성이고, 이른바 2트랜지스터 구동 방식의 회로이다.
도 2의 화소 회로(2a)는, p채널 박막 전계효과 트랜지스터(이하, TFT라고 한다)(11) 및 TFT(12), 커패시터(C11), 발광 소자인 유기 EL 소자(OLED)(13)를 갖는다. 또한, 도 2에서, DTL은 데이터 배선을, WSL은 주사선을 각각 나타내고 있다.
유기 EL 소자는 많은 경우 정류성이 있기 때문에, OLED(Organic Light Emitting Diode)라고 불리는 경우가 있고, 도 2 기타에서는 발광 소자로서 다이오드의 기호를 이용하고 있지만, 이하의 설명에서 OLED에는 반드시 정류성을 요구하는 것은 아니다.
도 2에서는 TFT(11)의 소스가 전원 전위(VCC)에 접속되고, 발광 소자(13)의 캐소드(음극)는 접지 전위(GND)에 접속되어 있다. 도 2의 화소 회로(2a)의 동작은 이하와 같다.
스텝 ST1 : 주사선(WSL)을 선택 상태(여기서는 저레벨)로 하고, 데이터 배선(DTL)에 기록 전위(Vdata)를 인가하면, TFT(12)가 도통하여 커패시터(C11)가 충전 또는 방전되고, TFT(11)의 게이트 전위는 Vdata로 된다.
스텝 ST2 : 주사선(WSL)을 비선택 상태(여기서는 고레벨)로 하면, 데이터 배선(DTL)과 TFT(11)는 전기적으로 분리되지만, TFT(11)의 게이트 전위는 커패시터(C11)에 의해 안정하게 유지된다.
스텝 ST3 : TFT(11) 및 발광 소자(13)에 흐르는 전류는, TFT(11)의 게이트·소스 사이 전압(Vgs)에 응한 값으로 되고, 발광 소자(13)는 그 전류치에 응한 휘도로 계속 발광한다.
주사선(WSL)을 선택하여 데이터 배선에 주어진 휘도 정보를 화소 내부에 전하는 조작을, 이하 「기록」이라고 부른다.
상술한 바와 같이, 도 2의 화소 회로(2a)에서 발광 소자(13)는 한번 전위인 Vdata의 기록을 행하면, 다음에 개서되기까지의 동안, 발광 소자(13)는 일정한 휘도로 발광을 계속한다.
상술한 바와 같이, 화소 회로(2a)에서는, 구동 트랜지스터인 TFT(11)의 게이트 인가 전압을 변화시킴으로써, EL 발광 소자(13)에 흐르는 전류치를 제어하고 있다.
이때, p채널의 구동 트랜지스터의 소스는 전원 전위(VCC)에 접속되어 있고, 이 TFT(11)는 항상 포화 영역에서 동작하고 있다. 따라서, 하기한 식 1에 표시한 값을 갖는 정전류원으로 되어 있다.
(수식 1)
Ids=1/2·μ(W/L)Cox(Vgs-|Vth|)2 … (1)
여기서, μ는 캐리어의 이동도를, Cox는 단위면적당의 게이트 용량을, W는 게이트 폭을, L은 게이트 길이를, Vgs는 TFT(11)의 게이트·소스 사이 전압을, Vth는 TFT(11)의 임계치를 각각 나타내고 있다.
단순 매트릭스형 화상 표시 장치에서는, 각 발광 소자는, 선택된 순간에만 발광하는데 대해, 액티브 매트릭스에서는, 상술한 바와 같이, 기록 종료 후도 발광 소자가 발광을 계속하기 때문에, 단순 매트릭스에 비하여 발광 소자의 피크 휘도, 피크 전류를 내릴 수 있는 등의 점에서, 특히 대형·고정밀한 디스플레이에서는 유리하게 된다.
도 3은, 유기 EL 소자의 전류-전압(I-V) 특성의 경시변화를 도시하는 도면이다. 도 3에서, 실선으로 도시하는 곡선이 초기상태시의 특성을 나타내고, 파선으로 도시하는 곡선이 경시변화 후의 특성을 나타내고 있다.
일반적으로, 유기 EL 소자의 I-V 특성은, 도 3에 도시하는 바와 같이, 시간이 경과하면 열화되어 버린다.
그러나, 도 2의 2트랜지스터 구동은 정전류 구동이기 때문에 유기 EL 소자에는 상술한 바와 같이 정전류가 계속 흐르고, 유기 EL 소자의 I-V 특성이 열화되어도 그 발광 휘도는 경시 열화되는 일은 없다.
그런데, 도 2의 화소 회로(2a)는, p채널의 TFT에 의해 구성되어 있지만, n채널의 TFT에 의해 구성할 수 있으면, TFT 제작에 있어서 종래의 어모퍼스 실리콘(a-Si) 프로세스를 이용할 수 있게 된다. 이로 인해, TFT 기판의 저비용화가 가능해진다.
다음에, 트랜지스터를 n채널 TFT로 치환한 기본적인 화소 회로에 관해 설명한다.
도 4는, 도 2의 회로의 p채널 TFT를 n채널 TFT로 치환한 화소 회로를 도시하는 회로도이다.
도 4의 화소 회로(2b)는, n채널 TFT(21) 및 TFT(22), 커패시터(C21), 발광 소자인 유기 EL 소자(OLED)(23)를 갖는다. 또한, 도 4에서, DTL은 데이터 배선을, WSL은 주사선을 각각 나타내고 있다.
이 화소 회로(2b)에서는, 구동 트랜지스터로서 TFT(21)의 드레인측이 전원 전위(VCC)에 접속되고, 소스는 EL 소자(23)의 애노드에 접속되어 있고, 소스 폴로워 회로를 형성하고 있다.
도 5는, 초기 상태에서의 구동 트랜지스터로서의 TFT(21)와 EL 소자(23)의 동작점을 도시하는 도면이다. 도 5에서, 횡축은 TFT(21)의 드레인·소스 사이 전압(Vds)을, 종축은 드레인·소스 사이 전류(Ids)를 각각 나타내고 있다.
도 5에 도시하는 바와 같이, 소스 전압은 구동 트랜지스터인 TFT(21)와 EL 소자(23)의 동작점으로 정해지고, 그 전압은 게이트 전압에 의해 다른 값을 갖는다.
이 TFT(21)는 포화 영역에서 구동되기 때문에, 동작점의 소스 전압에 대한 Vgs에 관해 상기 식 1에 표시한 방정식의 전류치의 전류(Ids)가 흐른다.
상술한 화소 회로는, 가장 단순한 회로이지만, 실제로는, 유기 EL 소자와 직렬로 접속되어 있는 구동 트랜지스터나, 이동도나 임계치 캔슬용의 TFT 등이 마련된다.
이들의 TFT는, 액티브 매트릭스형 유기 EL 디스플레이 패널의 양측 또는 편측에 배치되어 있는 수직 스캐너에 의해 게이트 펄스가 생성되고, 이 펄스 신호가 배선을 통하여 매트릭스 배열된 화소 회로의 소망하는 TFT의 게이트에 인가된다.
이 펄스 신호가 인가되는 TFT가 2 또는 그 이상 존재하는 경우에는, 각 펄스 신호를 인가하는 타이밍이 중요해진다.
그런데, 도 6에 도시하는 바와 같이, 기록 스캐너의 최종단의 버퍼(40)를 통하여, 화소 회로(2a) 내의 트랜지스터(TFT)의 게이트에 펄스 신호를 인가하고 있는 구동 배선(41)에는, 일반적으로 Mo(몰리브덴)가 사용되고, 그 배선 저항치(r)의 영향에 의해, 펄스의 지연, 트랜션트의 변화가 생긴다. 그 때문에, 타이밍에 어긋남이 생기고, 셰이딩이나 줄무늬얼룩이 발생한다. 각 화소 회로(2a) 내의 트랜지스터의 게이트까지의 배선 저항은, 스캐너로부터 떨어질수록 증가한다.
따라서, 패널의 양단을 비교한 경우, 예를 들면 이동도 보정 기간에 차가 생기고, 휘도의 차가 생긴다.
또한, 최적의 이동도 보정 기간으로부터 어긋나기 때문에, 이동도의 편차를 보정할 수 없는 화소가 출현하고, 줄무늬로서 시인(視認)된다는 불이익이 있다.
본 발명은, 게이트 펄스의 배선 저항에 기인하는 셰이딩, 줄무늬얼룩의 발생 을 억제하는 것이 가능한 화소 회로 및 표시 장치를 제공하는 데 있다.
본 발명의 제 1의 관점의 화소 회로는, 제어 단자에의 구동 신호를 받아서 도통 상태가 제어되는 적어도 하나의 스위치 트랜지스터와, 상기 구동 신호가 전파되는 구동 배선과, 데이터 신호가 전파되는 데이터 배선을 포함하는 화소 회로를 가지며, 상기 구동 배선은, 제 1 배선층에 형성되고, 상기 스위치 트랜지스터의 상기 제어 단자에 접속되고, 상기 데이터 배선은, 제 2 배선층에 형성되고, 상기 스위치 트랜지스터의 제 1 단자에 접속되고, 상기 제 2 배선층은, 상기 제 1 배선층과 다른 층에 형성되도록 다층 배선화되어 있다.
바람직하게는, 상기 구동 배선층은, 상기 데이터 배선층과 동일 재료로 형성되어 있다.
바람직하게는, 상기 구동 배선층은, Al로 형성되어 있다.
본 발명의 제 2의 관점의 표시 장치는, 매트릭스 형으로 배치된 복수의 화소 회로를 포함한다. 복수의 화소 회로 각각은 제어 단자에의 구동 신호를 받아서 도통 상태가 제어되는 적어도 하나의 스위치 트랜지스터와, 상기 구동 신호가 전파되는 구동 배선과, 데이터 신호가 전파되는 데이터 배선과, 흐르는 전류에 따라 휘도가 변화하는 전기광학 소자를 포함한다. 표시 장치는 또한 상기 구동 신호를 상기 구동 배선에 출력하는 제 1의 스캐너와, 상기 데이터 신호를 상기 데이터 배선에 출력하는 제 2의 스캐너를 가진다. 상기 구동 배선은, 제 1 배선층에 형성되고, 상기 스위치 트랜지스터의 상기 제어 단자와 상기 제 1의 스캐너와 공통으로 접속된다. 상기 데이터 배선층은 제 2 배선층에 형성된다. 상기 데이터 배선층은 상기 스 위치 트랜지스터의 제 1 단자와 상기 제 2의 스캐너와 공통으로 접속되고, 상기 제 2 배선층은, 상기 제 1 배선층과 다른 층에 형성되도록 다층 배선화되어 있다.
바람직하게는, 상기 구동 배선층은, 상기 데이터 배선층과 동일 재료로 형성되어 있다.
바람직하게는, 상기 구동 배선층은, Al로 형성되어 있다.
본 발명에 의하면, 적어도 하나의 스위치 트랜지스터와, 구동 배선 및 데이터 배선을 갖는 화소 회로에 있어서, 구동 배선이 제 1 배선층에 형성되고, 데이터 배선이 제 2 배선층에 형성되고, 제 2 배선층은, 제 1 배선층과 다른 층에 형성되도록 다층 배선화되어 있다.
본 발명에 의하면, 게이트 펄스의 배선 저항에 기인하는 셰이딩, 줄무늬얼룩의 발생을 억압할 수 있다.
이하, 본 발명의 실시 형태를 도면에 관련시키서 설명한다.
도 7은 본 발명의 실시 형태에 관한 화소 회로를 채용한 유기 EL 표시 장치의 구성을 도시하는 블록도이다.
도 8은 본 실시 형태에 관한 화소 회로의 구체적인 구성을 도시하는 회로도이다.
이 표시 장치(100)는 m×n의 매트릭스 형상으로 배열된 화소 회로(101)를 갖는 화소 어레이부(102)를 포함한다. 표시 장치(100)는 수평 실렉터(HSEL)(103), 기록 스캐너(WSCN)(104), 드라이브 스캐너(DSCN)(105), 제 1의 오토 제로 회 로(AZRD1)(106), 제 2의 오토 제로 회로(AZRD2)(107)을 포함한다. 표시 장치(100)는 데이터 배선(DTL), 주사선(WSL), 구동선(DSL)을 포함한다. 데이터 배선(DTL)은 수평 실렉터(103)에 의해 선택되고 휘도 정보에 응한 데이터 신호가 공급된다. 주사선(WSL)은 기록 스캐너(104)에 의해 선택 구동되며 제 1의 구동 배선으로서 기능한다. 구동선(DSL)은 드라이브 스캐너(105)에 의해 선택 구동되며 제 2의 구동 배선으로서 기능한다. 표시 장치(100)는 제 1 및 제 2의 오토 제로선(AZL1, AZL2)를 더 포함한다. 제 1 및 제 2의 오토 제로선(AZL1, AZL2)은 제 1 및 제 2의 오토 제로 회로(AZRD1)(106 및 107)에 의해 선택 구동된다.
본 실시 형태에 관한 화소 회로(101)는, p채널 TFT(111), n채널 TFT(112 내지 115), 커패시터(C111), 유기 EL 소자(OLED : 전기광학 소자)로 이루어지는 발광 소자(116), 제 1의 노드(ND111), 및 제 2의 노드(ND112)를 갖는다.
TFT(114)에 의해 제 1의 스위치 트랜지스터가 형성되고, TFT(113)에 의해 제 2의 스위치 트랜지스터가 형성되고, TFT(115)에 의해 제 3의 스위치 트랜지스터가 형성되고, TFT(111)에 의해 제 4의 스위치 트랜지스터가 형성되어 있다.
또한, 전원 전압(VCC)의 공급 라인(전원 전위)이 제 1의 기준 전위에 상당하고, 접지 전위(GND)가 제 2의 기준 전위에 상당하고 있다. 또한, VSS1이 제 4의 기준 전위에 상당하고, VSS2가 제 3의 기준 전위에 상당한다.
화소 회로(101)에서, 제 1의 기준 전위(본 실시 형태에서는 전원 전압(VCC))와 제 2의 기준 전위(본 실시 형태에서는 접지 전위(GND)) 사이에, TFT(111), 구동 트랜지스터로서의 TFT(112), 제 1의 노드(ND111), 및 발광 소자(OLED)(116)가 직렬 로 접속되어 있다. 구체적으로는, 발광 소자(116)의 캐소드가 접지 전위(GND)에 접속되고, 애노드가 제 1의 노드(ND111)에 접속된다. TFT(112)의 소스가 제 1의 노드(ND111)에 접속되고, TFT(111)의 드레인이 TFT(112)의 드레인에 접속되고, TFT(111)의 소스가 전원 전위(VCC)에 접속되어 있다.
그리고, TFT(112)의 게이트가 제 2의 노드(ND112)에 접속되고, TFT(111)의 게이트가 구동선(DSL)에 접속되어 있다.
TFT(113)의 드레인이 제 1의 노드(111) 및 커패시터(C111)의 제 1 전극에 접속되고, 소스가 고정 전위(VSS2)에 접속되고, TFT(113)의 게이트가 제 2의 오토 제로선(AZL2)에 접속되어 있다. 또한, 커패시터(C111)의 제 2 전극이 제 2의 노드(ND112)에 접속되어 있다.
데이터 배선(DTL)과 제 2의 노드(ND112) 사이에 TFT(114)의 소스·드레인이 각각 접속되어 있다. 그리고, TFT(114)의 게이트가 주사선(WSL)에 접속되어 있다.
또한, 제 2의 노드(ND112)와 소정 전위(Vss1) 사이에 TFT(115)의 소스·드레인이 각각 접속되어 있다. 그리고, TFT(115)의 게이트가 제 1의 오토 제로선(AZL1)에 접속되어 있다.
이와 같이, 본 실시 형태에 관한 화소 회로(101)에서, 구동 트랜지스터로서의 TFT(112)의 게이트·소스 사이에 화소 용량으로서의 커패시터(C111)가 접속되고, 비발광 기간에 TFT(112)의 소스 전위를 스위치 트랜지스터로서의 TFT(113)에 통하여 고정 전위에 접속하고, 또한, TFT(112)의 게이트·드레인 사이를 접속하여, 임계치(Vth)의 보정을 행하도록 구성되어 있다.
그리고, 본 실시 형태의 표시 장치(100)에서, Mo보다 낮은 저항을 갖는 재료가, 수직 스캐너의 최종단(출력단)으로부터 화소 회로(101) 내의 TFT(트랜지스터)의 게이트에 이르는 게이트 배선에 사용된다. Mo은 상기 목적으로 일반적으로 사용된다. 상기는 화소 회로(101)에서 TFT 게이트에 구동 펄스가 인가되는 배선 저항에 의한 펄스 지연에 의해 야기된 셰이딩, 줄무늬얼룩을 방지할 수 있다.
이 셰이딩, 줄무늬얼룩에 대한 대책은, 배선 즉, 주사선(WSL), 구동선(DSL), 제 1 및 제 2의 오토 제로선(AZL1, AZL2)중의 적어도 주사선(WSL)에 대해 행한다.
이하, 제 1의 대책 예에 관해 설명한다. 단, 이하의 설명에서는, 주사선(WSL)에 대해 대책을 행한 예를 나타낸다.
도 9는, 셰이딩, 줄무늬얼룩을 개선하기 위한 대책 예를 설명하기 위한 도면이다.
도 9에서, 1041은 기록 스캐너(104)의 최종단(출력단)의 버퍼를 나타내고, 이는 PMOS 트랜지스터(PT1)와 NMOS 트랜지스터(NT1)의 CMOS 버퍼로서 형성되어 있다. 또한, 화소 회로(101)의 스위치 트랜지스터로서의 TFT(114)의 게이트와 기록 스캐너(104)의 최종단이 접속되고, 주사선(WSL)의 구동 배선(200)은, 배선 저항치(r')를 갖는다.
본 대책 예는, 도 9에 도시하는 바와 같이, 주사선(WSL)(구동 배선(200))과 데이터 배선(DTL)의 재료에 Al을 사용한다. 주사선(WSL)에 Al을 사용한 때의 배선 저항치(r')는 Mo를 구동 배선(200)에 사용한 때의 배선 저항치(r)보다도 낮고, 배선 저항치(r')는 배선 저항치(r)의 1/10정도이다.
이와 같이, 본 대책 예에서는, 주사선(WSL) 및 데이터 배선(DTL)의 재료에 동일한 Al을 채용함으로써, 펄스 신호의 지연이나 트랜션트의 변화를 억제한다.
그런데, 일반적으로 주사선(WSL)의 재료에는 Mo가, 데이터 배선(DTL)의 재료에는 Al이 사용되고, 이들의 배선이나 화소 회로(101) 등은 반도체 기판상에 레이아웃 되어 있다. 그러나, 본 대책 예와 같이, 주사선(WSL) 및 데이터 배선(DTL)의 재료에 동일한 Al을 사용하면, 반도체 기판상에 레이아웃된 배선 패턴에 의해, 데이터 배선(DTL)과 주사선(WSL)의 교점에서 쇼트가 발생한다.
배선에 의한 쇼트에 관해, 도 10의 A 및 B를 참조하면서 설명한다.
도 10의 A 및 B는, 배선 패턴에 의해 발생하는 쇼트에 관해 설명하기 위한 도면이다.
도 10의 A는, 주사선(WSL)(구동 배선(200))의 재료에 Mo를, 데이터 배선(DTL)의 재료에 Al을 사용한 경우의 TFT(114)(도 9를 참조)의 게이트부(114a) 주변의 구조를 도시한다. 또한, 도 10의 B는, 주사선(WSL)의 재료에 Al을, 데이터 배선(DTL)의 재료에 Al을 사용한 경우의 TFT(114)의 게이트부(114a) 주변의 구조를 도시한다. 또한, 도 10의 A, B에 도시하는 201은 Al/Mo 콘택트를, 202는 Al/Poly 콘택트를 나타낸다.
도 10의 A에 도시하는 바와 같이, 주사선(WSL)은 Mo로 형성되고, 데이터 배선(DTL)은 Al로 형성되어 있기 때문에, 주사선(WSL)과 데이터 배선(DTL)의 교점에서는 쇼트하지 않는다. 그러나, 도 10의 B에 도시하는 바와 같이, 주사선(WSL)과 데이터 배선(DTL)은 모두 Al로 형성되어 있기 때문에, 주사선(WSL)과 데이터 배 선(DTL)의 교차로에서 쇼트한다.
이와 같은 주사선(WSL)과 데이터 배선(DTL)과의 교점에서 발생하는 쇼트를 회피하기 위해, 주사선(WSL) 및 데이터 배선(DTL)을 다층 배선화한다.
이 다층 배선화에 관해, 도 11을 참조하면서 설명한다.
도 11은, 다층 배선화한 구성 예를 도시하는 도면이다.
도 11에 도시하는 바와 같이, 이 구성은 데이터 배선(DTL)을 TiAl 등에 의해 신규 레이어(301)까지 끌어올리고, 제 1 배선층에 배치된 주사선(WSL)(구동 배선(200))보다도 상층의 제 2 배선층에 신규 레이어(301)를 배치한다. 또한, 이 구성은, 신규 레이어(301)에 Al-Al(신규 레이어) 사이 콘택트(302)가 마련되고, 그 콘택트(302)를 통하여 신규 레이어(301)와 TFT(114)의 제 1 단자인 소스가 접속되어 있다. 또한, 이 구성은, 주사선(WSL)과 TFT(114)의 게이트부(114a)가 접속되어 있다. 그리고, 본 대책 예는, 데이터 배선(DTL)에 신규 레이어(301)를 이용하여 데이터 신호를 전달시키고, 구동 배선(200)에 구동 신호를 전달시킨다.
또한, 주사선(WSL) 및 신규 레이어(301)에는 동일한 재료인 Al이 사용되고 있다. 이때, 프로세스는 통상의 TFT 프로세스를 사용할 수 있다.
이와 같이, 다층 배선화함으로써, 주사선(WSL)과 데이터 배선(DTL)의 재료가 모두 Al이라도, 배선의 교차에 의한 쇼트를 회피할 수 있다.
다음에, 상기 구성의 동작을, 화소 회로의 동작을 중심으로, 도 12의 A 내지 F에 관련지어 설명한다.
또한, 도 12의 A는 구동선(DSL)에 인가되는 구동 신호를, 도 12의 B는 주사 선(WSL)에 인가되는 구동 신호(WS)를, 도 12의 C는 제 1의 오토 제로선(AZL1)에 인가되는 구동 신호(AZ1), 도 12의 D는 제 2의 오토 제로선(AZL2)에 인가되는 구동 신호(AZ2)를, 도 12의 E는 제 2의 노드(ND112)의 전위를, 도 12의 F는 제 1의 노드(ND111)의 전위를 각각 도시하고 있다.
드라이브 스캐너(105)에 의한 구동선(DSL)의 구동 신호가 하이 레벨, 기록 스캐너(104)에 의한 주사선(WSL)에의 구동 신호(WS)가 로우 레벨로 유지되고, 오토 제로 회로(106)에 의한 오토 제로선(AZL1)에의 구동 신호(AZ1)가 로우 레벨로 유지되고, 오토 제로 회로(107)에 의한 오토 제로선(AZL2)에의 구동 신호(AZ2)가 하이 레벨로 유지된다.
그 결과, TFT(113)가 온 하고, 이때, TFT(113)를 통하여 전류가 흐르고, TFT(112)의 소스 전위(Vs)(노드(ND111)의 전위)는 VSS2까지 하강한다. 그 때문에, EL 발광 소자(116)에 인가되는 전압도 0V로 되고, EL 발광 소자(116)는 발광을 멈춘다.
이 경우, TFT(114)가 온 하여도 커패시터(C111)에 유지되어 있는 전압, 즉, TFT(112)의 게이트 전압은 변하지 않는다.
다음에, EL 발광 소자(116)의 비발광 기간에 있어서, 오토 제로선(AZL2)에의 구동 신호(AZ2)가 하이 레벨로 유지된 상태에서, 오토 제로선(AZL1)에의 구동 신호(AZ1)가 하이 레벨로 설정된다. 이로써, 제 2의 노드(ND112)의 전위는 VSS1이 된다.
그리고, 오토 제로선(AZL2)에의 구동 신호(AZ2)가 로우 레벨로 전환된 후, 드라이브 스캐너(105)에 의한 구동선(DSL)의 구동 신호(DS)가 소정 기간만큼 로우 레벨로 전환된다.
이로써, TFT(113)가 오프 하고, TFT(115), TFT(112)가 온 함에 의해, TFT(112), TFT(111)의 경로에 전류가 흐르고, 제 1의 노드(ND111)의 전위는 상승한다.
그리고, 드라이브 스캐너(105)에 의한 구동선(DSL)의 구동 신호(DS)가 하이 레벨로 전환되고, 구동 신호(AZ1)가 로우 레벨로 전환된다.
그 결과, 구동 트랜지스터 TFT(112)의 임계치(Vth) 보정이 행하여지고, 제 2의 노드(ND112)와 제 1의 노드(ND111)의 전위차는 Vth로 된다.
그 상태에서 소정 기간 경과 후에 기록 스캐너(104)에 의한 주사선(WSL)에의 구동 신호(WS)가 소정 기간 하이 레벨로 유지되고, 데이터 배선(DTL)으로부터 데이터를 노드(ND112)에 기록하고, 구동 신호(WS)가 하이 레벨인 기간에 드라이브 스캐너(105)에 의한 구동선(DSL)의 구동 신호(DS)가 하이 레벨로 전환되고, 이윽고 구동 신호(WS)가 로우 레벨로 전환된다.
이때, TFT(112)가 온 하고, 그리고, TFT(114)가 오프 하고, 이동도의 보정이 행하여진다.
이 경우, TFT(114)가 오프 하고 있고, TFT(112)의 게이트·소스 사이 전압은 일정하기 때문에, TFT(112)로부터 일정 전류(Ids)가 EL 발광 소자(116)로 흐른다. 이로써, 제 1의 노드(ND111)의 전위는 EL 발광 소자(116)에 Ids라는 전류가 흐르는 전압(Vx)까지 상승하고, EL 발광 소자(116)는 발광한다.
여기서, 본 회로에서도 EL 소자는 발광 시간이 길어진다면 그 전류-전압(I-V) 특성은 변화하여 버린다. 그 때문에, 제 1의 노드(ND111)의 전위도 변화한다. 그러나, TFT(112)의 게이트·소스 사이 전압(Vgs)은 일정치로 유지되어 있기 때문에 EL 발광 소자(117)에 흐르는 전류는 변화하지 않는다. 따라서, EL 발광 소자(116)의 I-V 특성이 열화되어도, 일정 전류(Ids)가 항상 계속 흐르고, EL 발광 소자(116)의 휘도가 변화하는 일은 없다.
본 대책 예와 같이, 다층 배선화된 구성에서, 주사선(구동 배선) 및 데이터 배선(신규 레이어)이 Al로 형성되고, 이와 같이 구동되는 화소 회로에서는, 패널 전체에서 구동 신호 (펄스)의 배선 저항에 의한 지연에 기인하는 셰이딩, 줄무늬얼룩 대책이 행하여지고 있기 때문에, 셰이딩, 줄무늬얼룩의 발생이 억제된 화질이 좋은 화상을 얻을 수 있다.
다음에, 제 2의 대책 예에 관해 설명한다. 본 대책 예에서는, 제 1의 대책 예와 마찬가지로 다층 배선화된 구성이 사용되고, 주사선(WSL)(구동 배선(200))이 Ag(은)이고, 데이터 배선(DTL)이 Al로 형성되어 있다.
Ag로 이루어진 주사선(WSL)의 배선 저항치(r")는, Mo로 이루어진 주사선(WSL)의 배선 저항치(r)보다도 낮기 때문에, 펄스 신호의 지연이나 트랜션트의 변화를 억제할 수 있고, 제 1의 대책 예와 같은 효과를 얻을 수 있다.
또한, 본 실시 형태에서는, 제 1, 제 2의 대책 예와 마찬가지로 다층 배선화된 구성에서, 신규 레이어(301)에 Al의 저항치보다도 낮은 저항치의 재료를 채용하여도, 제 1, 제 2의 대책 예와 같은 효과를 얻을 수 있다. 예를 들면, 신규 레이 어(301)에는 Ag가 사용된다.
그 때문에, 신호 전달에 대한 배선 저항의 영향을 경감할 수 있고, 셰이딩, 줄무늬얼룩의 발생이 억제된 화질이 좋은 화상을 얻을 수 있다.
본 발명은 첨부된 청구범위의 범주 또는 이와 동등한 범주 내에서 다양한 변형 및 수정이 이루어질 수 있다.
도 1은 일반적인 유기 EL 표시 장치의 구성을 도시하는 블록도.
도 2는 도 1에 도시하는 화소 회로의 한 구성 예를 도시하는 회로도.
도 3은 유기 EL 소자의 전류-전압(I-V) 특성의 경시변화를 도시하는 도면.
도 4는 도 2의 회로의 p채널 TFT를 n채널 TFT로 치환한 화소 회로를 도시하는 회로도.
도 5는 초기 상태에서의 구동 트랜지스터로서의 TFT(21)와 EL 소자(23)의 동작점을 도시하는 도면.
도 6은 배선 저항에 의한 불이익을 설명하기 위한 도면.
도 7은 본 발명의 실시 형태에 관한 화소 회로를 채용한 유기 EL 표시 장치의 구성을 도시하는 블록도.
도 8은 본 실시 형태에 관한 화소 회로의 구체적인 구성을 도시하는 회로도.
도 9는 셰이딩, 줄무늬얼룩을 개선하기 위한 제 1의 대책 예를 설명하기 위한 도면.
도 10의 A 및 B는 배선 패턴에 의해 발생하는 쇼트에 관해 설명하기 위한 도면.
도 11은 다층 배선화한 구성 예를 도시하는 도면.
도 12의 A 내지 F는 본 실시 형태의 동작을 설명하기 위한 타이밍 차트.

Claims (12)

  1. 제어 단자로의 구동 신호를 받아 도통 상태가 제어되는 하나의 스위치 트랜지스터와,
    상기 구동 신호가 전파되는 구동 배선과,
    데이터 신호가 전파되는 데이터 배선을 포함하는 화소 회로를 가지며,
    상기 구동 배선은,
    제 1 배선층에 형성되고, 상기 스위치 트랜지스터의 상기 제어 단자에 접속되고,
    상기 데이터 배선은, 제 2 배선층에 형성되고, 또한, 상기 데이터 배선은,
    상기 제 2 배선층 및 상기 스위치 트랜지스터의 반도체층과 다른 층에 마련된 배선 - 상기 배선은 상기 제 2 배선층에 마련된 어떤 배선과도 교차하지 않음 - 을 통해 상기 스위치 트랜지스터의 제 1 단자에 접속되고,
    상기 제 2 배선층은, 상기 제 1 배선층과 다른 층에 형성되어 있는 것을 특징으로 하는 화소 회로.
  2. 제 1항에 있어서,
    상기 스위치 트랜지스터의 반도체층은, 상기 스위치 트랜지스터의 제어 단자와 상기 제 2 배선층과의 사이의 층으로서 형성되어 있는 것을 특징으로 하는 화소 회로.
  3. 제 1항 또는 제 2항에 있어서,
    상기 구동 배선은, 상기 데이터 배선과 동일 재료로서 형성되어 있는 것을 특징으로 하는 화소 회로.
  4. 제 3항에 있어서,
    상기 구동 배선 및 상기 다른 층에 마련된 배선은, 상기 데이터 배선과 동일 재료로서 형성되어 있는 것을 특징으로 하는 화소 회로.
  5. 제 1항 또는 제 2항에 있어서,
    상기 데이터 배선과 상기 다른 층에 마련된 배선과의 사이 및 상기 다른 층에 마련된 배선과 상기 스위치 트랜지스터의 반도체층과의 사이는, 각각 콘택트를 통해 접속되어 있는 것을 특징으로 하는 화소 회로.
  6. 제 1항 또는 제 2항에 있어서,
    상기 화소 회로는 자발 광소자를 더 구비하고,
    상기 자발 광소자는, 상기 데이터 신호로부터 전파된 신호에 근거하는 휘도로 발광하는 것을 특징으로 하는 화소 회로.
  7. 제어 단자로의 구동 신호를 받아 도통 상태가 제어되는 하나의 스위치 트랜지스터와,
    상기 구동 신호가 전파되는 구동 배선과,
    데이터 신호가 전파되는 데이터 배선과,
    흐르는 전류에 따라 휘도가 변화하는 전기광학 소자를 포함하며, 매트릭스상으로 배열되어 있는 복수의 화소 회로와,
    상기 구동 신호를 상기 구동 배선에 출력하는 제 1의 스캐너와,
    상기 데이터 신호를 상기 데이터 배선에 출력하는 제 2의 스캐너를 가지며,
    상기 구동 배선은,
    제 1 배선층에 형성되고, 상기 스위치 트랜지스터의 상기 제어 단자와 상기 제 1의 스캐너를 접속하고,
    상기 데이터 배선은,
    제 2 배선층에 형성되며, 또한, 상기 데이터 배선은,
    상기 제 2 배선층 및 상기 스위치 트랜지스터의 반도체층과 다른 층에 마련된 배선 - 상기 배선은 상기 제 2 배선층에 마련된 어떤 배선과도 교차하지 않음 - 을 통해 상기 스위치 트랜지스터의 제 1 단자에 접속됨과 함께, 상기 제 2의 스캐너와 접속되며,
    상기 제 2 배선층은, 상기 제 1 배선층과 다른 층에 형성되어 있는 것을 특징으로 하는 표시 장치.
  8. 제 7항에 있어서,
    상기 스위치 트랜지스터의 반도체층은, 상기 스위치 트랜지스터의 제어 단자와 상기 제 2 배선층과의 사이의 층으로서 형성되어 있는 것을 특징으로 하는 표시장치.
  9. 제 7항 또는 제 8항에 있어서,
    상기 구동 배선은, 상기 데이터 배선과 동일 재료로서 형성되어 있는 것을 특징으로 하는 표시 장치.
  10. 제 9항에 있어서,
    상기 구동 배선 및 상기 다른 층에 마련된 배선은, 상기 데이터 배선과 동일 재료로서 형성되어 있는 것을 특징으로 하는 표시 장치.
  11. 제 7항 또는 제 8항에 있어서,
    상기 데이터 배선과 상기 다른 층에 마련된 배선과의 사이 및 상기 다른 층에 마련된 배선과 상기 스위치 트랜지스터의 반도체층과의 사이는, 각각 콘택트를 통해 접속되어 있는 것을 특징으로 하는 표시 장치.
  12. 제 7항 또는 제 8항에 있어서,
    상기 전기 광학 소자는 자발 광소자이며,
    상기 자발 광소자는, 상기 데이터 신호로부터 전파된 신호에 근거하는 휘도로 발광하는 것을 특징으로 하는 표시 장치.
KR1020080007419A 2007-02-14 2008-01-24 화소 회로 및 표시 장치 KR101529313B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007033509A JP5151172B2 (ja) 2007-02-14 2007-02-14 画素回路および表示装置
JPJP-P-2007-00033509 2007-02-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020140065621A Division KR101624033B1 (ko) 2007-02-14 2014-05-30 화소 회로 및 표시 장치

Publications (2)

Publication Number Publication Date
KR20080076727A KR20080076727A (ko) 2008-08-20
KR101529313B1 true KR101529313B1 (ko) 2015-06-16

Family

ID=39685067

Family Applications (8)

Application Number Title Priority Date Filing Date
KR1020080007419A KR101529313B1 (ko) 2007-02-14 2008-01-24 화소 회로 및 표시 장치
KR1020140065621A KR101624033B1 (ko) 2007-02-14 2014-05-30 화소 회로 및 표시 장치
KR1020150074193A KR101643666B1 (ko) 2007-02-14 2015-05-27 화소 회로 및 표시 장치
KR1020160059008A KR101754533B1 (ko) 2007-02-14 2016-05-13 표시 장치
KR1020160059011A KR101755156B1 (ko) 2007-02-14 2016-05-13 표시 장치
KR1020170082567A KR101891923B1 (ko) 2007-02-14 2017-06-29 표시 장치
KR1020180093170A KR102007710B1 (ko) 2007-02-14 2018-08-09 표시 장치
KR1020190092858A KR20190092359A (ko) 2007-02-14 2019-07-31 표시 장치

Family Applications After (7)

Application Number Title Priority Date Filing Date
KR1020140065621A KR101624033B1 (ko) 2007-02-14 2014-05-30 화소 회로 및 표시 장치
KR1020150074193A KR101643666B1 (ko) 2007-02-14 2015-05-27 화소 회로 및 표시 장치
KR1020160059008A KR101754533B1 (ko) 2007-02-14 2016-05-13 표시 장치
KR1020160059011A KR101755156B1 (ko) 2007-02-14 2016-05-13 표시 장치
KR1020170082567A KR101891923B1 (ko) 2007-02-14 2017-06-29 표시 장치
KR1020180093170A KR102007710B1 (ko) 2007-02-14 2018-08-09 표시 장치
KR1020190092858A KR20190092359A (ko) 2007-02-14 2019-07-31 표시 장치

Country Status (5)

Country Link
US (8) US8013812B2 (ko)
JP (1) JP5151172B2 (ko)
KR (8) KR101529313B1 (ko)
CN (1) CN101246661B (ko)
TW (3) TWI410924B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5151172B2 (ja) * 2007-02-14 2013-02-27 ソニー株式会社 画素回路および表示装置
US8263879B2 (en) 2009-11-06 2012-09-11 International Business Machines Corporation Axiocentric scrubbing land grid array contacts and methods for fabrication
TWI423214B (zh) * 2010-07-06 2014-01-11 Ind Tech Res Inst 畫素驅動電路及畫素驅動方法
KR20120062251A (ko) * 2010-12-06 2012-06-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP6186757B2 (ja) * 2013-03-06 2017-08-30 セイコーエプソン株式会社 電気光学装置及び電子機器
WO2015029422A1 (ja) * 2013-08-29 2015-03-05 パナソニック株式会社 駆動方法および表示装置
KR102343894B1 (ko) * 2015-04-07 2021-12-27 삼성디스플레이 주식회사 표시 장치
JPWO2018055902A1 (ja) * 2016-09-21 2019-07-11 ソニーセミコンダクタソリューションズ株式会社 表示装置及び電子機器
CN106448564B (zh) * 2016-12-20 2019-06-25 京东方科技集团股份有限公司 一种oled像素电路及其驱动方法、显示装置
TWI658450B (zh) 2017-02-21 2019-05-01 聯詠科技股份有限公司 發光二極體顯示裝置的驅動設備
KR102016565B1 (ko) * 2017-11-30 2019-08-30 엘지디스플레이 주식회사 전계발광표시장치
JP6872571B2 (ja) * 2018-02-20 2021-05-19 セイコーエプソン株式会社 電気光学装置及び電子機器
DE112021001311T5 (de) * 2021-03-29 2023-01-26 Boe Technology Group Co., Ltd. Pixelschaltung, anzeigefeld und anzeigevorrichtung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000356963A (ja) * 1999-06-14 2000-12-26 Seiko Epson Corp 表示装置、回路基板、回路基板の製造方法
US6919681B2 (en) * 2003-04-30 2005-07-19 Eastman Kodak Company Color OLED display with improved power efficiency

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684365A (en) 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
JP3338281B2 (ja) * 1996-03-19 2002-10-28 株式会社東芝 液晶表示パネル
EP2189839A1 (en) * 1997-10-31 2010-05-26 Seiko Epson Corporation Electrooptical apparatus and electronic device
EP1020839A3 (en) * 1999-01-08 2002-11-27 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and driving circuit therefor
JP2000259111A (ja) * 1999-01-08 2000-09-22 Semiconductor Energy Lab Co Ltd 半導体表示装置およびその駆動回路
TW521303B (en) 2000-02-28 2003-02-21 Semiconductor Energy Lab Electronic device
US7751600B2 (en) * 2000-04-18 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. System and method for identifying an individual
JP2002175048A (ja) * 2000-09-29 2002-06-21 Seiko Epson Corp 電気光学装置の駆動方法及び電気光学装置及び電子機器
SG114502A1 (en) 2000-10-24 2005-09-28 Semiconductor Energy Lab Light emitting device and method of driving the same
US6724012B2 (en) * 2000-12-14 2004-04-20 Semiconductor Energy Laboratory Co., Ltd. Display matrix with pixels having sensor and light emitting portions
KR100714513B1 (ko) * 2001-09-07 2007-05-07 마츠시타 덴끼 산교 가부시키가이샤 Ｅｌ 표시 장치, 전자 표시 기기 및 ｅｌ 표시 장치의 구동 회로
US20050057580A1 (en) * 2001-09-25 2005-03-17 Atsuhiro Yamano El display panel and el display apparatus comprising it
JP4091322B2 (ja) 2002-03-19 2008-05-28 東芝松下ディスプレイテクノロジー株式会社 表示装置
KR100488835B1 (ko) * 2002-04-04 2005-05-11 산요덴키가부시키가이샤 반도체 장치 및 표시 장치
CN1666242A (zh) * 2002-04-26 2005-09-07 东芝松下显示技术有限公司 用于场致发光显示屏的驱动电路
JP4001066B2 (ja) * 2002-07-18 2007-10-31 セイコーエプソン株式会社 電気光学装置、配線基板及び電子機器
US6771028B1 (en) 2003-04-30 2004-08-03 Eastman Kodak Company Drive circuitry for four-color organic light-emitting device
JP4593179B2 (ja) 2003-06-17 2010-12-08 株式会社半導体エネルギー研究所 表示装置
KR100936908B1 (ko) 2003-07-18 2010-01-18 삼성전자주식회사 전계발광 디바이스의 박막 트랜지스터, 이를 이용한전계발광 디바이스 및 이의 제조 방법
JP4736013B2 (ja) * 2003-12-16 2011-07-27 日本電気株式会社 発光表示装置の製造方法
KR100560452B1 (ko) * 2004-04-29 2006-03-13 삼성에스디아이 주식회사 발광 표시 패널 및 발광 표시 장치
US7687404B2 (en) * 2004-05-14 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP4622346B2 (ja) * 2004-07-02 2011-02-02 セイコーエプソン株式会社 自発光装置及び電子機器
KR101080353B1 (ko) * 2004-07-02 2011-11-07 삼성전자주식회사 박막 트랜지스터 표시판
KR100603836B1 (ko) 2004-11-30 2006-07-24 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그의 제조방법
KR20060112041A (ko) * 2005-04-26 2006-10-31 삼성전자주식회사 박막 트랜지스터, 표시 장치 및 박막 트랜지스터 표시판의제조 방법
CN100538794C (zh) * 2005-05-02 2009-09-09 株式会社半导体能源研究所 发光器件及其驱动方法、显示模块以及电子器具
US7911568B2 (en) * 2005-05-13 2011-03-22 Samsung Electronics Co., Ltd. Multi-layered thin films, thin film transistor array panel including the same, and method of manufacturing the panel
JP4770267B2 (ja) * 2005-05-23 2011-09-14 セイコーエプソン株式会社 表示方法および表示装置
US8004477B2 (en) * 2005-11-14 2011-08-23 Sony Corporation Display apparatus and driving method thereof
JP5269305B2 (ja) * 2005-11-17 2013-08-21 三星ディスプレイ株式會社 有機発光表示装置
KR101187205B1 (ko) * 2006-06-09 2012-10-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2008046377A (ja) * 2006-08-17 2008-02-28 Sony Corp 表示装置
JP5151172B2 (ja) * 2007-02-14 2013-02-27 ソニー株式会社 画素回路および表示装置
JP2009204926A (ja) * 2008-02-28 2009-09-10 Seiko Epson Corp 電気泳動表示装置の製造方法、電気泳動表示装置及び電子機器
JP5684365B2 (ja) 2013-11-11 2015-03-11 株式会社東芝 紙葉類処理装置および紙葉類処理方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000356963A (ja) * 1999-06-14 2000-12-26 Seiko Epson Corp 表示装置、回路基板、回路基板の製造方法
US6919681B2 (en) * 2003-04-30 2005-07-19 Eastman Kodak Company Color OLED display with improved power efficiency

Also Published As

Publication number Publication date
US20150084030A1 (en) 2015-03-26
US8552937B2 (en) 2013-10-08
KR101891923B1 (ko) 2018-08-24
US20140210871A1 (en) 2014-07-31
CN101246661B (zh) 2012-07-18
KR20160060624A (ko) 2016-05-30
US8730134B2 (en) 2014-05-20
KR20080076727A (ko) 2008-08-20
KR101643666B1 (ko) 2016-07-29
KR101754533B1 (ko) 2017-07-05
US20160210902A1 (en) 2016-07-21
US20130027369A1 (en) 2013-01-31
KR20190092359A (ko) 2019-08-07
JP2008197457A (ja) 2008-08-28
TWI410924B (zh) 2013-10-01
KR20160060623A (ko) 2016-05-30
KR20180094503A (ko) 2018-08-23
KR101755156B1 (ko) 2017-07-06
TW201407580A (zh) 2014-02-16
US10147355B2 (en) 2018-12-04
KR102007710B1 (ko) 2019-08-07
KR20150065644A (ko) 2015-06-15
US9483980B2 (en) 2016-11-01
TW201618067A (zh) 2016-05-16
US10586492B2 (en) 2020-03-10
US20180247594A1 (en) 2018-08-30
US20080191208A1 (en) 2008-08-14
KR20170081602A (ko) 2017-07-12
US8013812B2 (en) 2011-09-06
US8994623B2 (en) 2015-03-31
US20120062450A1 (en) 2012-03-15
KR20140091660A (ko) 2014-07-22
US9324738B2 (en) 2016-04-26
KR101624033B1 (ko) 2016-05-24
US20170047014A1 (en) 2017-02-16
TWI613634B (zh) 2018-02-01
TWI615826B (zh) 2018-02-21
CN101246661A (zh) 2008-08-20
JP5151172B2 (ja) 2013-02-27
TW200841302A (en) 2008-10-16

Similar Documents

Publication Publication Date Title
KR101891923B1 (ko) 표시 장치
JP2004347993A (ja) 画素回路、表示装置、および画素回路の駆動方法
JP4687026B2 (ja) 表示装置および表示装置の駆動方法
JP4639674B2 (ja) 表示装置および表示装置の駆動方法
JP5011863B2 (ja) 表示装置
JP2008033073A (ja) 表示装置およびその製造方法
JP2008026514A (ja) 表示装置
JP2008033072A (ja) 表示装置およびその製造方法
JP2006030728A (ja) 表示装置および表示装置の駆動方法
JP2006098989A (ja) 画素回路、表示装置、および画素回路の駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant