TWI423214B - 畫素驅動電路及畫素驅動方法 - Google Patents

Description

畫素驅動電路及畫素驅動方法

本發明是有關於一種驅動電路及驅動方法，且特別是有關於一種畫素驅動電路及畫素驅動方法。

近來，由於科技的進步，有機發光二極體(organic light emitting diode，OLED)材料之亮度及生命期已大為改善，且其具有高對比、高視角及低耗電的特性，因此有機發光二極體顯示器被視為是未來最具有發展潛力的平面顯示技術之一。

一般而言，在高階應用時，有機發光二極體顯示器大多以主動方式來驅動(active matrix，AM)，以得到較高的解析度及較小的雜訊干擾。在主動方式的驅動下，有機發光二極體顯示器的每個畫素需要配置一個薄膜電晶體，以驅動對應的有機發光二極體發光。然而，對大面積的製程而言，此薄膜電晶體容易產生特性變異的現象，此一現象常見於元件的臨界電壓(threshold voltage)，其可能的來源為製程的變異或是元件的電偏移效應。因此，如何補償臨界電壓的變異以達到均勻的亮度輸出，已成為一重要的課題。

圖1繪示習知用以解決臨界電壓變異的畫素驅動電路。請參考圖1，在習知的畫素驅動電路中，除了用以驅動畫素的驅動電晶體DTFT以外，畫素驅動電路另包括了開關 電晶體SW1~SW3，以記憶驅動電晶體DTFT的臨界電壓，其操作方式如下。首先，在週期T1時，電壓V_DD對驅動電晶體DTFT的閘極預充電。其後，在週期T2時，訊號DT設定為資料電壓V_DATA，而驅動電晶體DTFT的閘極電壓則透過開關電晶體SW1、SW2放電，直至該點電壓等於臨界電壓V_T加上資料電壓V_DATA(V_T+V_DATA)時才停止放電，並記錄臨界電壓值。最後，訊號TNO則是打開開關電晶體SW3以使電壓V_DD開始驅動有機發光二極體OLED。

值得注意的是，此一設計雖然適合於提升型(enhance mode)電晶體，但當電晶體元件為空乏型(depletion mode)電晶體時，在上述週期T2中，預定放電的目標電壓V_T+V_DATA將小於臨界電壓V_T，因此最終只能將驅動電晶體的閘極電壓放電至資料電壓V_DATA之準位，而失去了記憶臨界電壓的功能。因此，當電晶體元件為空乏型電晶體時，使用上述畫素驅動電路之顯示器，其畫面品質仍然不佳。在習知技藝中，其他許多補償元件臨界電壓變異的技術亦大多採用此原理設計，因此在使用空乏型電晶體作為畫素元件時，仍會面臨到相同的問題。

本發明之範例實施例提供一種畫素驅動電路。當畫素驅動電路的電晶體元件為空乏型電晶體時，所述畫素驅動電路仍可正常運作並補償驅動電晶體的臨界電壓變異。

本發明之範例實施例提供一種畫素驅動方法，其適於 一畫素驅動電路。當畫素驅動電路的電晶體元件為空乏型電晶體時，所述畫素驅動方法仍可補償驅動電晶體的臨界電壓變異，以改善畫素面板亮度的均勻性。

本發明之一範例實施例提供一種畫素驅動電路，其適於驅動一發光元件。所述畫素驅動電路包括一第一驅動單元、一第二驅動單元以及一調整單元。第一驅動單元用以驅動發光元件，其中第一驅動單元包括一第一電晶體。第二驅動單元用以提供一資料電壓至第一電晶體，以使第一驅動單元依據資料電壓驅動發光元件。調整單元用以調整第一電晶體的閘極電壓，其中調整單元包括一設定電容及一第二電晶體，且設定電容與第二電晶體串聯耦接於第一驅動單元與第二驅動單元之間。

在本發明之範例實施例中，上述之設定電容用以調整第一電晶體的閘極電壓。

在本發明之範例實施例中，上述之畫素驅動電路更包括一儲存電容。儲存電容耦接於第一驅動單元與第二驅動單元之間，用以儲存資料電壓於第一電晶體之一閘極。

在本發明之範例實施例中，上述之第一驅動單元更包括一第三電晶體。第三電晶體具有一閘極、一第一源/汲極及一第二源/汲極。第三電晶體之閘極受控於一第一控制訊號。第三電晶體之第一源/汲極耦接至一第一電壓。第三電晶體之第二源/汲極耦接至第一電晶體之一第一源/汲極。在此，第一電晶體之一第二源/汲極耦接至發光元件之一第一端，且發光元件之一第二端耦接至一第二控制訊號。

在本發明之範例實施例中，上述之第二驅動單元包括一第四電晶體以及一第五電晶體。第四電晶體具有一閘極、一第一源/汲極及一第二源/汲極。第四電晶體之閘極受控於一第三控制訊號。第四電晶體之第一源/汲極接收資料電壓。第四電晶體之第二源/汲極耦接至第一電晶體之閘極。第五電晶體具有一閘極、一第一源/汲極及一第二源/汲極。第五電晶體之閘極受控於一第四控制訊號。第五電晶體之第一源/汲極接收資料電壓。第五電晶體之第二源/汲極耦接至第一電晶體之第二源/汲極。在此，調整單元具有一第一端及一第二端。調整單元之第一端耦接第一電晶體的閘極，且調整單元之第二端耦接第一電晶體的源/汲極。

在本發明之範例實施例中，上述之畫素驅動電路在一預充電期間，第一控制訊號、第二控制訊號、第三控制訊號及第四控制訊號為高準位。在一設定期間，第一控制訊號及第三控制訊號為低準位，且第二控制訊號及第四控制訊號為高準位。在一發光期間，第一控制訊號為高準位，且第二控制訊號、第三控制訊號及第四控制訊號為低準位。

在本發明之範例實施例中，上述之第一電晶體、第二電晶體、第三電晶體、第四電晶體及第五電晶體至少包括一空乏型電晶體。

在本發明之範例實施例中，上述之第四電晶體之第一源/汲極更接收一參考電壓。

在本發明之範例實施例中，上述之第一驅動單元更包 括第三電晶體。第三電晶體具有一閘極、一第一源/汲極及一第二源/汲極。第三電晶體之閘極受控於一第一控制訊號。第三電晶體之第二源/汲極耦接至一第二電壓。在此，發光元件之一第一端耦接至一第二控制訊號，且發光元件之一第二端耦接至第一電晶體之一第一源/汲極。第一電晶體之一第二源/汲極耦接至第三電晶體之第一源/汲極。

在本發明之範例實施例中，上述之第二驅動單元包括一第四電晶體以及一第五電晶體。第四電晶體具有一閘極、一第一源/汲極及一第二源/汲極。第四電晶體之閘極受控於一第三控制訊號。第四電晶體之第一源/汲極接收資料電壓。第四電晶體之第二源/汲極耦接至第一電晶體之閘極。第五電晶體具有一閘極、一第一源/汲極及一第二源/汲極。第五電晶體之閘極受控於一第四控制訊號。第五電晶體之第一源/汲極接收資料電壓。第五電晶體之第二源/汲極耦接至第一電晶體之第一源/汲極。在此，調整單元具有一第一端及一第二端。調整單元之第一端耦接第一電晶體的閘極，且調整單元之第二端耦接發光元件的第二端。

在本發明之範例實施例中，上述之畫素驅動電路在一預充電期間，第一控制訊號為低準位，且第二控制訊號、第三控制訊號及第四控制訊號為高準位。在一設定期間，第一控制訊號、第二控制訊號及第三控制訊號為低準位，且第四控制訊號為高準位。在一發光期間，第一控制訊號及第二控制訊號為高準位，且第三控制訊號及第四控制訊號為低準位。

本發明之另一範例實施例提供一種畫素驅動方法，其適於一畫素驅動電路。所述畫素驅動電路用以驅動一發光元件，且包括一第一驅動單元、一第二驅動單元及一調整單元。所述畫素驅動方法包括如下步驟。藉由第一驅動單元，驅動發光元件，其中第一驅動單元包括一第一電晶體。藉由第二驅動單元，提供一資料電壓至第一電晶體，以使第一驅動單元依據資料電壓驅動發光元件。藉由調整單元，調整第一電晶體的閘極電壓，其中調整單元包括一設定電容及一第二電晶體，且設定電容與第二電晶體串聯耦接於第一驅動單元與第二驅動單元之間。

在本發明之範例實施例中，在調整第一電晶體的閘極電壓的步驟中，藉由設定電容，調整第一電晶體的閘極電壓。

在本發明之範例實施例中，上述之畫素驅動電路更包括一儲存電容。儲存電容耦接於第一驅動單元與第二驅動單元之間。所述畫素驅動方法更包括。藉由儲存電容，儲存資料電壓於第一電晶體之一閘極。

在本發明之範例實施例中，上述之調整單元具有一第一端及一第二端。在提供資料電壓至第一電晶體的步驟中，在一預充電期間，分別將調整單元之第一端及第二端充電至資料電壓及一第一電壓。

在本發明之範例實施例中，上述之在調整第一電晶體的閘極電壓的步驟中，在一設定期間，藉由第二驅動單元及調整單元，使調整單元之第一端放電，以補償第一電晶 體的臨界電壓值。

在本發明之範例實施例中，在驅動發光元件的步驟中，在一發光期間，依據設定電容所記憶的第一電晶體的臨界電壓值，開啟第一電晶體，以藉由第一電壓驅動發光元件。

在本發明之範例實施例中，在提供資料電壓至第一電晶體的步驟中，更提供一參考電壓至第一電晶體。

基於上述，在本發明之範例實施例中，畫素驅動電路及畫素驅動方法可用以補償驅動電晶體臨界電壓的不均勻或漂移，以提供發光元件較均勻的電流。另外，在本發明之範例實施例中，即使畫素驅動電路係以空乏型電晶體組成時，驅動電晶體的臨界電壓補償功能仍可正常運作。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

近來，由於新的半導體材料的發現，使得軟性電子應用的實現變得可能。這些材料例如是有機半導體材料，或是氧化鋅半導體材料，其可在低溫的情形下被大面積製造，因此特別適合製造於塑膠可撓曲的基板之上。然而，在塑膠可撓曲的基板上的電晶體常具有偏向空乏型元件的特性。亦即，在電晶體閘極不加偏壓時，電晶體便無法有效地被關閉。由於上述特性，使得現存的畫素驅動電路在功能上容易產生錯誤，而無法補償臨界電壓的變異而導致 面板亮度的不均勻。

因此，至少為了解決上述軟性面板顯示器亮度均勻性的問題，在本發明之範例實施例中，畫素驅動電路及畫素驅動方法可克服習知的畫素驅動電路應用在空乏型電晶體時失效的問題，以得到品質更加良好的顯示器。

在下述的範例實施例中，將以有機發光二極體做為發光元件，任何所屬技術領域中具有通常知識者當知有機發光二極體並非用以限定本發明的發光元件。同時，本發明亦不限定於使用在軟性面板顯示器的畫素驅動電路，舉凡任何使用在以發光元件作為面板畫素的顯示器之畫素驅動電路皆為本發明所欲保護之範疇。

圖2A為本發明一範例實施例之畫素驅動電路的方塊示意圖。圖2B為圖2A之調整單元的電路示意圖。請參考圖2A及圖2B，本實施例之畫素驅動電路200適於驅動一發光元件D，其包括一第一驅動單元210、一第二驅動單元220、一調整單元230及一儲存電容C_ST。在此，調整單元230包括設定電容C_SET及電晶體T₂，其串聯耦接於第一驅動單元210與第二驅動單元220之間。

詳細而言，在本實施例中，發光元件D例如是一有機發光二極體，其為軟性面板顯示器的可撓曲基板上的其中之一畫素。第一驅動單元210藉由驅動電晶體T₁來驅動發光元件D。第二驅動單元220用以提供一資料電壓V_DATA至驅動電晶體T₁，以使驅動電晶體T₁可依據資料電壓V_DATA驅動發光元件D。另外，儲存電容C_ST耦接於第一 驅動單元210與第二驅動單元220之間，以儲存資料電壓V_DATA於驅動電晶體T₁之閘極。

值得注意的是，本實施例之調整單元230可用以調整驅動電晶體T₁的閘極電壓(亦即節點n₁的電壓)。在此，調整單元230的電晶體T₂受控於控制訊號SET，且在畫素驅動電路200不同的操作期間被開啟或不開啟，以提供一調節驅動電晶體T₁的閘極電壓的調節路徑。因此，當電晶體T₂被開啟時，設定電容C_SET可調整驅動電晶體T1的閘極電壓並記憶驅動電晶體T₁的臨界電壓值。

因此，在本實施例中，藉由調整單元230的作用，畫素驅動電路200可補償驅動電晶體T₁臨界電壓的不均勻或漂移，以提供發光元件D較均勻的電流。

進一步而言，第一驅動單元210更包括一電晶體T₃。電晶體T₃之閘極受控於控制訊號EM(第一控制訊號)。電晶體T₃之一源/汲極耦接至一高準位電壓V_DD(第一電壓)。電晶體T₃之另一源/汲極耦接至驅動電晶體T₁之一源/汲極。另外，驅動電晶體T₁之另一源/汲極耦接至發光元件D之陽極，而發光元件D之陰極耦接至控制訊號VL(第二控制訊號)。

第二驅動單元220包括電晶體T₄及電晶體T₅。電晶體T₄之閘極受控於控制訊號CH(第三控制訊號)。電晶體T₄之一源/汲極接收資料電壓V_DATA。電晶體T₄之另一源/汲極耦接至驅動電晶體T₁之閘極。因此，當控制訊號CH為高準位時，電晶體T₄為開啟，進而提供資料電壓V_DATA 至驅動電晶體T₁。

另外，電晶體T₅之閘極受控於控制訊號SET(第四控制訊號)。電晶體T₅之一源/汲極接收資料電壓V_DATA。電晶體T₅之另一源/汲極耦接至驅動電晶體T₁之源/汲極。在此，調整單元230之一端由節點n₁耦接至驅動電晶體T₁的閘極，且調整單元230之另一端由節點n₂耦接至驅動電晶體T₁之另一源/汲極。

圖3為圖2A之畫素驅動電路的各控制訊號的驅動時序圖。請參考圖2A、圖2B及圖3，在本實施例中，畫素驅動電路200的電晶體元件例如皆為n型電晶體，且調整單元230的兩端分別連接至節點n₁與n₂。

以圖3的控制訊號的驅動時序為例，本實施例之畫素驅動電路200可分為以下數個操作階段：

(1)預充電期間：

在預充電期間P1中，控制訊號EM、VL、CH、SET均為高準位，因此電晶體T₁~T₅均為開啟狀態，使得第二驅動單元220可藉由電晶體T₃將資料電壓V_DATA設定至節點n₁。另外，經由電晶體尺寸的調整，節點n₂的電壓可經由電晶體T₁設定至接近高準位電壓V_DD。在此，處於高準位的控制訊號VL，係用以防止發光元件D漏電。

(2)設定期間：

在設定期間P2中，控制訊號EM及CH為低準位，而控制訊號VL及SET為高準位。因此，低準位的控制訊號CH關閉電晶體T₄，進而使得節點n₁成為浮接狀態。同時，低準 位的控制訊號EM亦關閉電晶體T₃，因而隔絕了高準位的電壓V_DD。在設定期間P2中，由於控制訊號VL及SET為高準位，節點n₁的電壓會透過調整單元230的電晶體T₂、電容C_SET及電晶體T₁、T₅放電，直至節點n₁的電壓等於臨界電壓V_T加上資料電壓V_DATA(V_T+V_DATA)時才停止放電。此時，由於驅動電晶體T₁為關閉，進而阻止節點n₁放電。因此，驅動電晶體T₁的臨界電壓資訊即被記憶在儲存電容C_ST或設定電容C_SET之中。

(3)發光期間：

在發光期間P3中，除了控制訊號EM為高準位以外，控制訊號VL、CH、SET皆為低準位。高準位的控制訊號EM用以提供高準位電壓V_DD給發光元件D(亦即面板畫素)。此外，控制訊號SET需為低準位以關閉電晶體T₂，避免節點n₂的電壓變化影響到節點n₁的電壓值。而控制訊號VL變為低準位，使發光元件D可開始發光。

由上述操作階段可知，由於驅動電晶體T₁的臨界電壓資訊已被記憶在儲存電容C_ST或設定電容C_SET之中，因此驅動電晶體T₁的輸出電流的不均勻性可得到改善。是以，在本實施例中，即使畫素驅動電路200係以空乏型電晶體組成時，驅動電晶體T₁的臨界電壓補償功能仍可正常運作。

圖4為習知的畫素驅動電路之輸出電流對資料電壓關係圖。圖5為圖2A的畫素驅動電路之輸出電流對資料電壓關係圖。圖6為圖2A的畫素驅動電路與習知的畫素驅動電路之輸出電流的均勻性比較關係圖。

請參考圖4~圖6，圖4及圖5係以模擬引擎spectre分別模擬習知的畫素驅動電路以及圖2A的畫素驅動電路所得之輸出電流對資料電壓關係圖。畫素驅動電路中的元件係採用a-IGZO薄膜電晶體元件作為元件模型參數的參考。量測到的驅動電晶體的臨界電壓值V_T為-2.5V，在此臨界電壓V_T變異假設為1V。

使用習知的畫素驅動電路之輸出電流對資料電壓的結果繪示於圖4中。在習知的畫素驅動電路中，由於空乏型電晶體的使用，原補償臨界電壓變異的功能失效，而造成如圖4所示之輸出電流不均勻的現象。

相反地，使用圖2A的畫素驅動電路，可成功克服此一問題。圖2A的畫素驅動電路200的輸出電流對資料電壓的結果繪示於圖5中。由圖5可知，驅動電晶體的臨界電壓V_T在正負1V的變異之下，輸出電流有相當良好的均勻性。亦即，在不同的臨界電壓之下，輸出電流均近乎相等。

圖6中比較習知的畫素驅動電路與圖2A的畫素驅動電路得到的輸出電流之不均勻性。由圖6可知，使用本發明之範例實施例所提出的畫素驅動電路，可大為改善驅動電晶體的輸出電流的不均勻性，在此處可小於4%。

應注意的是，在本發明之範例實施例中，當畫素驅動電路的電晶體元件皆為空乏型電晶體時，畫素驅動電路可正常運作並補償驅動電晶體的臨界電壓變異，但本發明並不限於此。在其他實施例中，當畫素驅動電路的電晶體元件係由空乏型或提升型電晶體所組成時，畫素驅動電路仍 可正常運作並補償驅動電晶體的臨界電壓變異。

圖7為本發明一範例實施例之畫素驅動電路的方塊示意圖。請參考圖7，在本實施例中，畫素驅動電路700的電晶體元件例如是空乏型或提升型電晶體。

本實施例之畫素驅動電路700與圖2A之畫素驅動電路200之間的差異例如在於，本實施例之第二驅動單元720除了接收資料電壓V_DATA以外，更接收一參考電壓V_REF，以確保當驅動電晶體T₁為提升型電晶體時，在設定期間的驅動電晶體T₁仍可保持在關閉狀態，進而使得驅動電晶體T₁的臨界電壓資訊可被記憶在儲存電容C_ST或設定電容C_SET之中。

詳細而言，在本實施例中，電晶體T₄之一源/汲極接收資料電壓V_DATA與參考電壓V_REF(V_DATA+V_REF)。因此，當控制訊號CH為高準位時，電晶體T₄為開啟，進而提供電壓V_DATA+V_REF至節點n₁。另外，電晶體T₅之一源/汲極則僅接收資料電壓V_DATA。

因此，在此設計架構之下，當節點n₁在設定期間放電時，其電壓仍可高於資料電壓V_DATA，而直至節點n₁的電壓等於臨界電壓V_T加上資料電壓V_DATA(V_T+V_DATA)時才停止放電。此時，驅動電晶體T₁的臨界電壓資訊即被記憶在儲存電容C_ST或設定電容C_SET之中。

所以，在本實施例中，透過適當的設計，可使得由空乏型或提升型電晶體元件所組成的畫素驅動電路，均可正常運作並補償驅動電晶體的臨界電壓。

另外，本實施例的畫素驅動電路700與圖2A的畫素驅動電路200相同或相似的部份，可以由圖2A~圖3的範例實施例之敘述中獲致足夠的教示、建議與實施說明，因此不再贅述。

在上述實施例中，畫素驅動電路200、700的電晶體元件例如皆為n型電晶體，但本發明並不限於此。在其他實施例中，畫素驅動電路的電晶體元件也可以例如皆為p型電晶體。

圖8A為本發明一範例實施例之畫素驅動電路的方塊示意圖。圖8B為圖8A之調整單元的電路示意圖。請參考圖8A及圖8B，本實施例之畫素驅動電路800適於驅動一發光元件D，其包括一第一驅動單元810、一第二驅動單元820、一調整單元830及一儲存電容C_ST。

在此，調整單元830包括設定電容C_SET及電晶體T₂，其串聯耦接於第一驅動單元810與第二驅動單元820之間。調整單元830之一端由節點n₁耦接至驅動電晶體T₁的閘極，且調整單元830之另一端由節點n₂耦接至驅動電晶體T₁之另一源/汲極。

類似地，本實施例之調整單元830可用以調整驅動電晶體T₁的閘極電壓(亦即節點n₁的電壓)。因此，在本實施例中，藉由調整單元830的作用，畫素驅動電路800可補償驅動電晶體T₁臨界電壓的不均勻或漂移，以提供發光元件D較均勻的電流。

值得注意的是，在本實施例中，調整單元830的之一 端係經由節點n₂連接至發光元件D的陰極，而發光元件D的陽極則耦接至控制訊號VH(第五控制訊號)。

進一步而言，第一驅動單元810包括驅動電晶體T₁及電晶體T₃。電晶體T₃之閘極受控於控制訊號EM。電晶體T₃之一源/汲極耦接至地(第二電壓)。電晶體T₃之另一源/汲極耦接至驅動電晶體T₁之一源/汲極。另外，驅動電晶體T₁之另一源/汲極經由節點n₂耦接至發光元件D之陰極。

第二驅動單元820包括電晶體T₄及T₅。電晶體T₄之閘極受控於控制訊號CH。電晶體T₄之一源/汲極接收資料電壓V_DATA。電晶體T₄之另一源/汲極耦接至驅動電晶體T₁之閘極。電晶體T₅之閘極受控於控制訊號SET。電晶體T₅之一源/汲極接收資料電壓V_DATA。電晶體T₅之另一源/汲極耦接至驅動電晶體T₁及電晶體T₃之源/汲極。

圖9為圖8A之畫素驅動電路的各控制訊號的驅動時序圖。請參考圖8A、圖8B及圖9，在本實施例中，畫素驅動電路800的電晶體元件例如皆為p型電晶體，且調整單元830的兩端分別連接至節點n₁與n₂。

以圖9的控制訊號的驅動時序為例，本實施例之畫素驅動電路800可分為以下數個操作階段：

(1)預充電期間：

首先，在預充電期間P1中，控制訊號CH、VH及SET為高準位，因此資料電壓V_DATA可經由電晶體T₄設定至節點n₁，並經由發光元件D的供電，節點n₂的電壓可設定至較節 點n₁的電壓為高。另外，控制訊號EM在此階段為低準位，以減少額外的漏電路徑。

(2)設定期間：

在設定期間P2中，控制訊號CH及VH為低準位，使得節點n₁成為浮接狀態，且節點n₂的電壓不會受到發光元件D充電。控制訊號EM亦為低準位，因而阻絕了接地的路徑。在設定期間P2中，由於控制訊號SET為高準位，節點n₁的電壓會透過調整單元230的電晶體T₂、電容C_SET及電晶體T₁、T₅放電，直至節點n₁的電壓等於臨界電壓V_T加上資料電壓V_DATA(V_T+V_DATA)時才停止放電。此時，由於驅動電晶體T₁為關閉，進而阻止節點n₁放電。因此，驅動電晶體T₁的臨界電壓資訊即被記憶在儲存電容C_ST或設定電容C_SET之中。

(3)發光期間：

在發光期間P3中，控制訊號EM、VH為高準位，而開啟電晶體T₃，以提供接地路徑給發光元件D。此外，控制訊號SET需為低準位以關閉電晶體T₂，避免節點n₂的電壓變化影響到節點n₁的電壓值。

由上述操作階段可知，由於驅動電晶體T₁的臨界電壓資訊已被記憶在儲存電容C_ST或設定電容C_SET之中，因此驅動電晶體T₁的輸出電流的不均勻性可得到改善。是以，在本實施例中，即使畫素驅動電路800係以空乏型電晶體組成時，驅動電晶體T₁的臨界電壓補償功能仍可正常運作。

另外，本實施例的畫素驅動電路800與圖2A的畫素驅 動電路200相同或相似的部份，可以由圖2A~圖3的範例實施例之敘述中獲致足夠的教示、建議與實施說明，因此不再贅述。

類似地，在本發明之範例實施例中，當畫素驅動電路的電晶體元件皆為空乏型電晶體時，畫素驅動電路可正常運作並補償驅動電晶體的臨界電壓變異，但本發明並不限於此。在其他實施例中，當畫素驅動電路的電晶體元件係由空乏型或提升型電晶體所組成時，畫素驅動電路仍可正常運作並補償驅動電晶體的臨界電壓變異。

圖10為本發明一範例實施例之畫素驅動電路的方塊示意圖。請參考圖10，在本實施例中，除了電晶體元件例如皆為p型電晶體外，畫素驅動電路1000的電晶體元件例如是空乏型或提升型電晶體。

本實施例之畫素驅動電路1000與圖8A之畫素驅動電路800之間的差異例如在於，本實施例之第二驅動單元1020除了接收資料電壓V_DATA以外，更接收一參考電壓V_REF，以確保當驅動電晶體T₁為提升型電晶體時，在設定期間的驅動電晶體T₁仍可保持在關閉狀態，進而使得驅動電晶體T₁的臨界電壓資訊可被記憶在儲存電容C_ST或設定電容C_SET之中。

因此，在此設計架構之下，當節點n₁在設定期間放電時，其電壓仍可高於資料電壓V_DATA，而直至節點n₁的電壓等於臨界電壓V_T加上資料電壓V_DATA(V_T+V_DATA)時才停止放電。此時，驅動電晶體T₁的臨界電壓資訊即被記憶在儲 存電容C_ST或設定電容C_SET之中。

所以，在本實施例中，透過適當的設計，可使得由空乏型或提升型電晶體元件所組成的畫素驅動電路，均可正常運作並補償驅動電晶體的臨界電壓。

另外，本實施例的畫素驅動電路1000與圖8A的畫素驅動電路800相同或相似的部份，可以由圖8A~圖9的範例實施例之敘述中獲致足夠的教示、建議與實施說明，因此不再贅述。

圖11為本發明一範例實施例之畫素驅動方法的步驟流程圖。請參照圖2A~圖3及圖11，本實施例之畫素驅動方法包括如下步驟。

在步驟S1100中，藉由第二驅動單元220，提供資料電壓V_DATA至驅動電晶體T₁，以使第一驅動單元210依據資料電壓V_DATA驅動發光元件D。亦即，在預充電期間P1，分別將調整單元230之第一端(節點n₁)及第二端(節點n₂)充電至資料電壓V_DATA及高準位電壓V_DD。

在步驟S1102中，藉由調整單元230，調整驅動電晶體T₁的閘極電壓。亦即，在設定期間P2，藉由第二驅動單元220及調整單元230，使調整單元230之第一端放電，以補償驅動電晶體T₁的臨界電壓值。

在步驟S1104中，藉由第一驅動單元210，驅動發光元件D。亦即，在發光期間P3，依據設定電容C_SET所記憶的驅動電晶體T₁的臨界電壓值，開啟驅動電晶體T₁，以藉由高準位電壓V_DD驅動發光元件D。

另外，本發明之實施例的畫素驅動方法可以由圖2A-圖10的範例實施例之敘述中獲致足夠的教示、建議與實施說明，因此不再贅述。

綜上所述，在本發明之範例實施例中，畫素驅動電路及畫素驅動方法可用以補償驅動電晶體臨界電壓的不均勻或漂移，以提供發光元件較均勻的電流。另外，在本發明之範例實施例中，無論畫素驅動電路以何種型態的電晶體組成，驅動電晶體的臨界電壓補償功能皆可正常運作。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

200、700、800、1000‧‧‧畫素驅動電路

210、710、810、1010‧‧‧第一驅動單元

220、720、820、1020‧‧‧第二驅動單元

230、730、830、1030‧‧‧調整單元

T₂~T₅‧‧‧電晶體

SW1~SW3‧‧‧開關電晶體

DTFT、T₁‧‧‧驅動電晶體

C_SET‧‧‧設定電容

C_ST‧‧‧儲存電容

OLED‧‧‧有機發光二極體

D‧‧‧發光元件

V_DATA‧‧‧資料電壓

V_T‧‧‧臨界電壓

V_REF‧‧‧參考電壓

V_DD‧‧‧電壓

n₁、n₂‧‧‧節點

EM、CH、SET、VL、VH‧‧‧控制訊號

TNO、SLT、CTD、DT‧‧‧訊號

P1‧‧‧預充電期間

P2‧‧‧設定期間

P3‧‧‧發光期間

T1、T2‧‧‧週期

S1100、S1102、S1104‧‧‧畫素驅動方法步驟

圖1繪示習知用以解決臨界電壓變異的畫素驅動電路。

圖2A為本發明一範例實施例之畫素驅動電路的方塊示意圖。

圖2B為圖2A之調整單元的電路示意圖。

圖3為圖2A之畫素驅動電路的各控制訊號的驅動時序圖。

圖4為習知的畫素驅動電路之輸出電流對資料電壓關係圖。

圖5為圖2A的畫素驅動電路之輸出電流對資料電壓 關係圖。

圖6為圖2A的畫素驅動電路與習知的畫素驅動電路之輸出電流的均勻性比較關係圖。

圖7為本發明一範例實施例之畫素驅動電路的方塊示意圖。

圖8A為本發明一範例實施例之畫素驅動電路的方塊示意圖。

圖8B為圖8A之調整單元的電路示意圖。

圖9為圖8A之畫素驅動電路的各控制訊號的驅動時序圖。

圖10為本發明一範例實施例之畫素驅動電路的方塊示意圖。

圖11為本發明一範例實施例之畫素驅動方法的步驟流程圖。

200‧‧‧畫素驅動電路

210‧‧‧第一驅動單元

220‧‧‧第二驅動單元

230‧‧‧調整單元

T₁‧‧‧驅動電晶體

T₃~T₅‧‧‧電晶體

C_ST‧‧‧儲存電容

D‧‧‧發光元件

V_DATA‧‧‧資料電壓

V_DD‧‧‧電壓

n₁、n₂‧‧‧節點

VL‧‧‧控制訊號

Claims (20)

1. 一種畫素驅動電路，適於驅動一發光元件，該畫素驅動電路包括：一第一驅動單元，用以驅動該發光元件，其中該第一驅動單元包括一第一電晶體；一第二驅動單元，用以提供一資料電壓至該第一電晶體，以使該第一驅動單元依據該資料電壓驅動該發光元件；以及一調整單元，用以調整該第一電晶體的閘極電壓，其中該調整單元包括一設定電容及一第二電晶體，且該設定電容與該第二電晶體串聯耦接於該第一驅動單元與該第二驅動單元之間。
2. 如申請專利範圍第1項所述之畫素驅動電路，其中該設定電容用以調整該第一電晶體的閘極電壓。
3. 如申請專利範圍第1項所述之畫素驅動電路，更包括一儲存電容，耦接於該第一驅動單元與該第二驅動單元之間，用以儲存該資料電壓於該第一電晶體之一閘極。
4. 如申請專利範圍第1項所述之畫素驅動電路，其中該第一驅動單元更包括：一第三電晶體，具有一閘極、一第一源/汲極及一第二源/汲極，其中該第三電晶體之該閘極受控於一第一控制訊號，該第三電晶體之該第一源/汲極耦接至一第一電壓，以及該第三電晶體之該第二源/汲極耦接至該第一電晶體之一第一源/汲極，其中該第一電晶體之一第二源/汲極耦接 至該發光元件之一第一端，且該發光元件之一第二端耦接至一第二控制訊號。
5. 如申請專利範圍第4項所述之畫素驅動電路，其中該第二驅動單元包括：一第四電晶體，具有一閘極、一第一源/汲極及一第二源/汲極，其中該第四電晶體之該閘極受控於一第三控制訊號，該第四電晶體之該第一源/汲極接收該資料電壓，以及該第四電晶體之該第二源/汲極耦接至該第一電晶體之該閘極；以及一第五電晶體，具有一閘極、一第一源/汲極及一第二源/汲極，其中該第五電晶體之該閘極受控於一第四控制訊號，該第五電晶體之該第一源/汲極接收該資料電壓，以及該第五電晶體之該第二源/汲極耦接至該第一電晶體之該第二源/汲極，其中該調整單元具有一第一端及一第二端，該調整單元之該第一端耦接該第一電晶體的閘極，該調整單元之該第二端耦接該第一電晶體的源/汲極。
6. 如申請專利範圍第5項所述之畫素驅動電路，其中在一預充電期間，該第一控制訊號、該第二控制訊號、該第三控制訊號及該第四控制訊號為高準位；在一設定期間，該第一控制訊號及該第三控制訊號為低準位，且該第二控制訊號及該第四控制訊號為高準位；以及在一發光期間，該第一控制訊號為高準位，且該第二控制訊號、該第三控制訊號及該第四控制訊號為低準位。
7. 如申請專利範圍第5項所述之畫素驅動電路，其中該第一電晶體、該第二電晶體、該第三電晶體、該第四電晶體及該第五電晶體至少包含一空乏型電晶體。
8. 如申請專利範圍第5項所述之畫素驅動電路，其中該第四電晶體之該第一源/汲極更接收一參考電壓。
9. 如申請專利範圍第1項所述之畫素驅動電路，其中該第一驅動單元更包括：一第三電晶體，具有一閘極、一第一源/汲極及一第二源/汲極，其中該第三電晶體之該閘極受控於一第一控制訊號，以及該第三電晶體之該第二源/汲極耦接至一第二電壓，其中該發光元件之一第一端耦接至一第二控制訊號，該發光元件之一第二端耦接至該第一電晶體之一第一源/汲極，該第一電晶體之一第二源/汲極耦接至該第三電晶體之該第一源/汲極。
10. 如申請專利範圍第9項所述之畫素驅動電路，其中該第二驅動單元包括：一第四電晶體，具有一閘極、一第一源/汲極及一第二源/汲極，其中該第四電晶體之該閘極受控於一第三控制訊號，該第四電晶體之該第一源/汲極接收該資料電壓，以及該第四電晶體之該第二源/汲極耦接至該第一電晶體之該閘極；以及一第五電晶體，具有一閘極、一第一源/汲極及一第二源/汲極，其中該第五電晶體之該閘極受控於一第四控制訊號，該第五電晶體之該第一源/汲極接收該資料電壓，以及 該第五電晶體之該第二源/汲極耦接至該第一電晶體之該第一源/汲極，其中該調整單元具有一第一端及一第二端，該調整單元之該第一端耦接該第一電晶體的閘極，該調整單元之該第二端耦接該發光元件的該第二端。
11. 如申請專利範圍第10項所述之畫素驅動電路，其中在一預充電期間，該第一控制訊號為低準位，且該第二控制訊號、該第三控制訊號及該第四控制訊號為高準位；在一設定期間，該第一控制訊號、該第二控制訊號及該第三控制訊號為低準位，且該第四控制訊號為高準位；以及在一發光期間，該第一控制訊號及該第二控制訊號為高準位，且該第三控制訊號及該第四控制訊號為低準位。
12. 如申請專利範圍第10項所述之畫素驅動電路，其中該第一電晶體、該第二電晶體、該第三電晶體、該第四電晶體及該第五電晶體至少包含一空乏型電晶體。
13. 如申請專利範圍第10項所述之畫素驅動電路，其中該第四電晶體之該第一源/汲極更接收一參考電壓。
14. 一種畫素驅動方法，適於一畫素驅動電路，該畫素驅動電路用以驅動一發光元件，且該畫素驅動電路包括一第一驅動單元、一第二驅動單元及一調整單元，該畫素驅動方法包括：藉由第一驅動單元，驅動該發光元件，其中該第一驅動單元包括一第一電晶體；藉由第二驅動單元，提供一資料電壓至該第一電晶 體，以使該第一驅動單元依據該資料電壓驅動該發光元件；以及藉由調整單元，調整該第一電晶體的閘極電壓，其中該調整單元包括一設定電容及一第二電晶體，且該設定電容與該第二電晶體串聯耦接於該第一驅動單元與該第二驅動單元之間。
15. 如申請專利範圍第14項所述之畫素驅動方法，其中在調整該第一電晶體的閘極電壓的該步驟中，藉由該設定電容，調整該第一電晶體的閘極電壓。
16. 如申請專利範圍第14項所述之畫素驅動方法，其中該畫素驅動電路更包括一儲存電容，該儲存電容耦接於該第一驅動單元與該第二驅動單元之間，該畫素驅動方法更包括：藉由該儲存電容，儲存該資料電壓於該第一電晶體之一閘極。
17. 如申請專利範圍第14項所述之畫素驅動方法，其中該調整單元具有一第一端及一第二端，在提供該資料電壓至該第一電晶體的該步驟中，在一預充電期間，分別將該調整單元之該第一端及該第二端充電至該資料電壓及一第一電壓。
18. 如申請專利範圍第17項所述之畫素驅動方法，其中在調整該第一電晶體的閘極電壓的該步驟中，在一設定期間，藉由該第二驅動單元及該調整單元，使該調整單元之該第一端放電，以補償該第一電晶體的臨界電壓值。
19. 如申請專利範圍第18項所述之畫素驅動方法，其中在驅動該發光元件的該步驟中，在一發光期間，依據該設定電容所記憶的該第一電晶體的臨界電壓值，開啟該第一電晶體，以藉由該第一電壓驅動該發光元件。
20. 如申請專利範圍第14項所述之畫素驅動方法，其中，在提供該資料電壓至該第一電晶體的該步驟中，更提供一參考電壓至該第一電晶體。