CN110910832B - 显示单元、驱动方法以及电子设备 - Google Patents

显示单元、驱动方法以及电子设备 Download PDF

Info

Publication number
CN110910832B
CN110910832B CN201911137202.XA CN201911137202A CN110910832B CN 110910832 B CN110910832 B CN 110910832B CN 201911137202 A CN201911137202 A CN 201911137202A CN 110910832 B CN110910832 B CN 110910832B
Authority
CN
China
Prior art keywords
transistor
voltage
control
driving section
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911137202.XA
Other languages
English (en)
Other versions
CN110910832A (zh
Inventor
甚田诚一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN110910832A publication Critical patent/CN110910832A/zh
Application granted granted Critical
Publication of CN110910832B publication Critical patent/CN110910832B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

公开了显示单元、驱动方法以及电子设备。根据本发明的显示单元设置有单位像素以及驱动所述单位像素的驱动部。所述单位像素包括：发光器件；电容器部，其具有通过第一节点串联耦接的第一电容器和第二电容器；驱动晶体管，其将与在所述电容器部的两端间的电位差对应的驱动电流供应给发光器件；以及第一晶体管，其通过接通来将第一电压传送给第一节点。

Description

显示单元、驱动方法以及电子设备
本申请是国际申请日2015年4月24日、国际申请号PCT/JP2015/062522的国际申请于2016年11月7日进入国家阶段的申请号为201580023787.6、发明名称为“显示单元、驱动方法以及电子设备”的专利申请的分案申请，其全部内容结合于此作为参考。
技术领域
本公开涉及一种具有电流驱动型显示装置的显示单元、一种驱动这种显示单元的方法、以及一种包括这种显示单元的电子设备。
背景技术
近年来，在执行图像显示的显示单元的领域内，开发了显示单元(有机电致发光(EL)显示单元)，该显示单元将电流驱动型光学装置用作发光器件，在电流驱动型光学装置中，发射亮度随着流动电流的值而变化，例如，有机EL装置，并且这种显示单元的产品商业化得到推进。与液晶装置等不同，这种光学装置是自发光装置，从而不需要单独提供光源(背光)。因此，例如，相比于涉及光源的液晶显示单元，有机EL显示单元可以具有的特征包括：更高的图像可视性、更低的功耗以及更高的装置响应速度。
在这种显示单元中，例如，单位像素可以具有发光器件和将电流供应给发光器件的驱动晶体管。驱动晶体管可能对于每个像素而具有变化的特征，并且在这种情况下，图像质量可能退化。作为一个实例，PTL 1公开了一种显示单元，每当将像素电压写入单位像素内时，该显示单元校正驱动晶体管的特征变化。
引用列表
专利文献
【PTL 1】日本未经审查的专利申请公开号2008-287139
发明内容
另一方面，在电子设备中，通常期望的是低功耗，并且还期望显示单元内的功耗降低。
因此，期望地提供能够降低其功耗的显示单元、驱动方法以及电子设备。
根据本公开的实施方式的显示单元包括单位像素以及驱动部。驱动部驱动所述单位像素。所述单位像素具有发光器件、电容器部、驱动晶体管以及第一晶体管。电容器部具有通过第一节点串联耦接的第一电容器和第二电容器。第一晶体管通过接通来将第一电压传送给第一节点。
根据本公开的实施方式的驱动方法包括：执行预备驱动，以在具有通过第一节点串联耦接的第一电容器和第二电容器的电容器部的第一电容器内设置预定电压；并且在所述预备驱动之后，不止一次交替地执行写入驱动和发光驱动，所述写入驱动在第二电容器内设置与像素电压对应的电压，并且所述发光驱动将与所述电容器部的两端上的电位差对应的驱动电流提供给发光器件。
根据本公开的实施方式的电子设备包括上述显示单元，并且其实例可以包括电视接收器、电子书、智能电话、数码相机、笔记本型个人电脑、摄像机以及头戴式显示器。
在根据本公开的实施方式的显示单元、驱动方法以及电子设备中，将与所述电容器部的两端上的电位差对应的驱动电流供应给发光器件。在该电容器部内，第一电容器和第二电容器通过第一节点串联耦接。提供了将第一电压传送给第一节点的第一晶体管。
根据本公开的实施方式的显示单元、驱动方法以及电子设备，第一电容器和第二电容器串联耦接，并且提供了将第一电压传送给第一节点的第一晶体管，从而允许降低功耗。要注意的是，本公开的实施方式的效果不必限于此，并且可以包括在本公开中的后文中描述的任何效果。
附图说明
[图1]图1是示出根据本公开的第一实施方式的显示单元的配置实例的电路图；
[图2]图2是示出在图1示出的显示部的配置实例的电路图；
[图3]图3是示出在图1示出的显示单元的操作实例的时序图；
[图4]图4是示出在图1示出的子像素的操作实例的时间波形图；
[图5A]图5A是示出在图1示出的子像素的状态的电路图；
[图5B]图5B是示出在图1示出的子像素的另一种状态的电路图；
[图5C]图5C是示出在图1示出的子像素的另一种状态的电路图；
[图5D]图5D是示出在图1示出的子像素的另一种状态的电路图；
[图5E]图5E是示出在图1示出的子像素的另一种状态的电路图；
[图5F]图5F是示出在图1示出的子像素的另一种状态的电路图；
[图5G]图5G是示出在图1示出的子像素的另一种状态的电路图；
[图6]图6是示出根据修改实例的显示单元的操作实例的时序图；
[图7]图7是示出根据修改实例的显示单元的配置实例的电路图；
[图8]图8是示出在图7示出的子像素的操作实例的时间波形图；
[图9]图9是示出根据修改实例的显示单元的配置实例的电路图；
[图10]图10是示出在图9示出的子像素的操作实例的时间波形图；
[图11]图11是示出根据修改实例的显示单元的配置实例的电路图；
[图12]图12是示出在图11示出的子像素的操作实例的时间波形图；
[图13]图13是示出在图11示出的子像素的另一个操作实例的时间波形图；
[图14]图14是示出根据修改实例的显示单元的配置实例的电路图；
[图15]图15是示出在图14示出的显示部的配置实例的电路图；
[图16]图16是示出在图14示出的子像素的操作实例的时间波形图；
[图17]图17是示出根据修改实例的显示部的配置实例的电路图；
[图18]图18是示出根据修改实例的显示单元的配置实例的电路图；
[图19]图19是示出在图18示出的显示部的配置实例的电路图；
[图20]图20是示出在图18示出的显示单元的操作实例的时序图；
[图21]图21是示出根据修改实例的显示单元的配置实例的电路图；
[图22]图22是示出在图21示出的子像素的操作实例的时间波形图；
[图23A]图23A是示出在图21示出的子像素的状态的电路图；
[图23B]图23B是示出在图21示出的子像素的另一种状态的电路图；
[图23C]图23C是示出在图21示出的子像素的另一种状态的电路图；
[图23D]图23D是示出在图21示出的子像素的另一种状态的电路图；
[图23E]图23E是示出在图21示出的子像素的另一种状态的电路图；
[图23F]图23F是示出在图21示出的子像素的另一种状态的电路图；
[图23G]图23G是示出在图21示出的子像素的另一种状态的电路图；
[图24]图24是示出根据本公开的第二实施方式的显示单元的配置实例的电路图；
[图25]图25是示出在图24示出的子像素的操作实例的时间波形图；
[图26A]图26A是示出在图24示出的子像素的状态的电路图；
[图26B]图26B是示出在图24示出的子像素的另一种状态的电路图；
[图26C]图26C是示出在图24示出的子像素的另一种状态的电路图；
[图26D]图26D是示出在图24示出的子像素的另一种状态的电路图；
[图26E]图26E是示出在图24示出的子像素的另一种状态的电路图；
[图26F]图26F是示出在图24示出的子像素的另一种状态的电路图；
[图26G]图26G是示出在图24示出的子像素的另一种状态的电路图；
[图27]图27是示出根据修改实例的显示单元的配置实例的电路图；
[图28]图28是示出在图27示出的子像素的操作实例的时间波形图；
[图29]图29是示出在图27示出的子像素的另一个操作实例的时间波形图；
[图30]图30是示出根据修改实例的显示单元的配置实例的电路图；
[图31]图31是示出在图30示出的子像素的操作实例的时间波形图；
[图32]图32是示出根据修改实例的显示单元的配置实例的电路图；
[图33]图33是示出在图32示出的子像素的操作实例的时间波形图；
[图34]图34是示出根据修改实例的显示单元的配置实例的电路图；
[图35]图35是示出在图34示出的子像素的操作实例的时间波形图；
[图36]图36是示出根据修改实例的显示单元的配置实例的电路图；
[图37]图37是示出在图36示出的子像素的操作实例的时间波形图；
[图38A]图38A是示出在图36示出的子像素的状态的电路图；
[图38B]图38B是示出在图36示出的子像素的另一种状态的电路图；
[图38C]图38C是示出在图36示出的子像素的另一种状态的电路图；
[图38D]图38D是示出在图36示出的子像素的另一种状态的电路图；
[图38E]图38E是示出在图36示出的子像素的另一种状态的电路图；
[图38F]图38F是示出在图36示出的子像素的另一种状态的电路图；
[图38G]图38G是示出在图36示出的子像素的另一种状态的电路图；
[图39]图39是示出根据修改实例的显示单元的配置实例的电路图；
[图40]图40是示出在图39示出的子像素的操作实例的时间波形图；
[图41]图41是示出根据修改实例的显示单元的配置实例的电路图；
[图42]图42是示出在图41示出的子像素的操作实例的时间波形图；
[图43]图43是示出根据修改实例的显示单元的配置实例的电路图；
[图44]图44是示出根据本公开的实施方式的任何显示单元可以适用于的智能电话的外观配置的透视图；
[图45]图45是示出根据修改实例的显示单元的操作实例的时序图。
具体实施方式
在后文中，参考附图，详细描述本公开的一些实施方式。要注意的是，按照以下顺序提供描述。
1、第一实施方式
2、第二实施方式
3、应用实例
(1、第一实施方式)
(配置的实例)
图1示出根据第一实施方式的显示单元的配置实例。显示单元1是使用有机EL装置的有源矩阵型显示单元。要注意的是，根据本公开的各个实施方式的驱动电路和驱动方法由本实施方式体现，因此，一起进行描述。显示单元1包括显示部10和驱动部20。
显示部10基于由驱动部20执行的驱动显示图像。显示部10具有排列成矩阵的多个子像素11。进一步，显示部10具有在行方向(横向)延伸的多个写入控制线CTL1、在行方向延伸的多个控制线CTL2～CTL5、以及在列方向(纵向)延伸的多个数据线DTL。多个写入控制线CTL1、多个控制线CTL2～CTL5、以及多个数据线DTL中的每个的一端耦接至驱动部20。每个子像素11耦接至写入控制线CTL1、控制线CTL2～CTL5、以及数据线DTL。
图2示出显示部10的配置实例。在显示部10中，红色(R)、绿色(G)以及蓝色(B)的子像素11(11R、11G以及11B)构成单个像素Pix。
如图1所示，子像素11包括写入晶体管Tr1、驱动晶体管Tr6、控制晶体管Tr2～Tr5、电容器Cs1和Cs2以及发光器件19。换言之，在该实例中，子像素11具有所谓的“6Tr2C”配置，其中，使用6个晶体管和2个电容器配置子像素11。
写入晶体管Tr1、驱动晶体管Tr6以及控制晶体管Tr2～Tr5中的每个可以由例如N沟道金属氧化物半导体(MOS)薄膜晶体管(TFT)构成。写入晶体管Tr1的栅极耦接至写入控制线CTL1；其源极耦接至数据线DTL；并且其漏极耦接至驱动晶体管Tr6的栅极、控制晶体管Tr2的漏极以及电容器Cs2的第一端。驱动晶体管Tr6的栅极耦接至写入晶体管Tr1的漏极、控制晶体管Tr2的漏极以及电容器Cs2的第一端；驱动部20给其漏极供应电源电压Vccp；并且其源极耦接至控制晶体管Tr5的漏极。控制晶体管Tr2的栅极耦接至控制线CTL2；其漏极耦接至写入晶体管Tr1的漏极、驱动晶体管Tr6的栅极以及电容器Cs2的第一端；其源极耦接至控制晶体管Tr3的漏极、电容器Cs1的第一端以及电容器Cs2的第二端。控制晶体管Tr3的栅极耦接至控制线CTL3；其漏极耦接至控制晶体管Tr2的源极、电容器Cs1的第一端以及电容器Cs2的第二端；并且驱动部20向其源极供应电压Vofs。控制晶体管Tr4的栅极耦接至控制线CTL4；并且其漏极耦接至控制晶体管Tr5的源极、电容器Cs1的第二端以及发光器件19的正极。控制晶体管Tr5的栅极耦接至控制线CTL5；其漏极耦接至驱动晶体管Tr6的源极；并且其源极耦接至控制晶体管Tr4的漏极、电容器Cs1的第二端以及发光器件19的正极。
要注意的是，在该实例中，写入晶体管Tr1和控制晶体管Tr2～Tr5可以由N沟道MOSTFT构成；然而，该配置不限于此，可替换地，这些晶体管中的一个或多个可以由P沟道MOSTFT配置成。
电容器Cs1保持与驱动晶体管Tr6的阈值电压Vth对应的电压，并且其第一端耦接至控制晶体管Tr2的源极、控制晶体管Tr3的漏极以及电容器Cs2的第二端，而电容器Cs1的第二端耦接至控制晶体管Tr4的漏极、控制晶体管Tr5的源极以及发光器件19的正极。电容器Cs2保持与像素电压Vsig(在后文中描述)对应的电压，并且其第一端耦接至写入晶体管Tr1的漏极、控制晶体管Tr6的栅极以及控制晶体管Tr2的漏极，而其第二端耦接至控制晶体管Tr2的源极、控制晶体管Tr3的漏极以及电容器Cs1的第一端。在该实例中，发光器件19是有机EL装置，其发出与每个子像素11对应的颜色(红色、绿色以及蓝色)的光，并且其正极耦接至控制晶体管Tr4的漏极、控制晶体管Tr5的源极以及电容器Cs1的第二端，而驱动部20向发光器件19的负极供应电压Vcath。要注意的是，在该实例中，使用有机EL装置配置发光器件19；然而，该配置不限于此，并且可替换地，可以使用电流驱动型的任何发光器件。
通过这种配置，在子像素11中，在电容器Cs1内设置与驱动晶体管Tr6的阈值电压Vth对应的电压(Vth校正操作)，并且在电容器Cs2内设置与像素电压Vsig对应的电压(写入操作)。然后，驱动晶体管Tr6通过控制晶体管Tr5将驱动电流提供给发光器件19。这确保发光器件19发出具有根据像素电压Vsig的亮度的光。
驱动部20基于从外面提供的图像信号Spic和同步信号Ssync驱动显示部10。如图1所示，驱动部20具有图像信号处理器21、时序发生器22、写入控制线驱动部23、控制线驱动部24～27以及数据线驱动部29。
图像信号处理器21针对从外面提供的图像信号Spic执行预定的信号处理操作，并且生成图像信号Spic2。预定的信号处理操作的实例可以包括伽玛校正和过驱动校正。
时序发生器22基于从外面提供的同步信号Ssync向写入控制线驱动部23、控制线驱动部24～27以及数据线驱动部29中的每个提供控制信号，并且控制这些线路驱动部，以彼此同步操作。
写入控制线驱动部23通过根据从时序发生器22提供的控制信号，向多个写入控制线CTL1依次施加写入控制信号G1来逐行依次选择子像素11。
控制线驱动部24通过根据从时序发生器22提供的控制信号，向多个控制线CTL2依次施加控制信号G2来逐行控制子像素11的操作。同样，控制线驱动部25通过根据从时序发生器22提供的控制信号，向多个控制线CTL3依次施加控制信号G3来逐行控制子像素11的操作。控制线驱动部26通过根据从时序发生器22提供的控制信号，向多个控制线CTL4依次施加控制信号G4来逐行控制子像素11的操作。控制线驱动部27通过根据从时序发生器22提供的控制信号，向多个控制线CTL5依次施加控制信号G5来逐行控制子像素11的操作。
数据线驱动部29根据从图像信号处理器21提供的图像信号Spic2以及从时序发生器22提供的控制信号，生成包括像素电压Vsig的数据信号Sig，该像素电压Vsig表示每个子像素11的发光亮度。随后，数据线驱动部29向每个数据线DTL施加数据信号Sig。
通过这种配置，如后所述，驱动部20执行子像素11的初始化，并且执行Vth校正，以减少驱动晶体管Tr6的元件变化对图像质量的影响，随后，执行像素电压Vsig的写入。
在此处，在本公开的一个实施方式中，子像素11对应于“单位像素”的特定的而非限制的实例。在本公开的一个实施方式中，电容器Cs1和电容器Cs2分别对应于特定的而非限制的实例的“第一电容器”和“第二电容器”。在本公开的一个实施方式中，控制晶体管Tr3、控制晶体管Tr5、控制晶体管Tr4以及控制晶体管Tr2对应于特定的而非限制的实例的“第一晶体管”、“第二晶体管”、“第三晶体管”以及“第四晶体管”。在本公开的一个实施方式中，电压Vofs和电压Vini分别对应于特定的而非限制的实例的“第一电压”和“第二电压”。
【操作和功能】
随后，对根据本公开的第一实施方式的显示单元1的操作和功能提供描述。
(总体操作的概述)
首先，参考图1，描述显示单元1的总体操作的概述。驱动部20基于从外面提供的图像信号Spic和同步信号Ssync驱动显示部10。更具体而言，图像信号处理器21对从外面提供的图像信号Spic执行预定的信号处理操作，并且生成图像信号Spic2。时序发生器22基于从外面提供的同步信号Ssync向写入控制线驱动部23、控制线驱动部24到27以及数据线驱动部29中的每个提供控制信号，并且控制这些线路驱动部以彼此同步操作。写入控制线驱动部23通过根据从时序发生器22提供的控制信号，向多个写入控制线CTL1依次施加写入控制信号G1来逐行依次选择子像素11。控制线驱动部24通过根据从时序发生器22提供的控制信号，向多个控制线CTL2依次施加控制信号G2来逐行控制子像素11的操作。控制线驱动部25通过根据从时序发生器22提供的控制信号，向多个控制线CTL3依次施加控制信号G3来逐行控制子像素11的操作。控制线驱动部26通过根据从时序发生器22提供的控制信号，向多个控制线CTL4依次施加控制信号G4来逐行控制子像素11的操作。控制线驱动部27通过根据从时序发生器22提供的控制信号，向多个控制线CTL5依次施加控制信号G5来逐行控制子像素11的操作。数据线驱动部29根据从图像信号处理器21提供的图像信号Spic2以及从时序发生器22提供的控制信号，生成包括对应于每个子像素11的发光亮度的像素电压Vsig的数据信号Sig，并且向每个数据线DTL施加生成的数据信号Sig。显示部10基于从驱动部20提供的写入控制信号G1、控制信号G2到G5以及数据信号Sig进行显示。
(详细操作)
接下来，对显示单元1的详细操作提供描述。
图3示出了显示单元1中的扫描驱动。在图3，垂直刻度表示显示部10的列方向(纵向)，并且水平刻度表示时间t。
在显示单元1中，驱动部20在每个帧周期内执行写入驱动DW，以将像素电压Vsig写入每个子像素11内。此时，驱动部20以每多个帧(“n”个帧)一次的速率执行预备驱动DP，而非写入驱动DW，以为每个子像素11执行Vth校正。在后文中，详细描述该操作。
驱动部20在从时间t91开始的帧周期(1F)内从显示部10的最高部分向最低部分执行顺序扫描，以执行预备驱动DP。随后，在完成预备驱动DP时，驱动部20将显示部10中的每个子像素11置于非发光状态，直到在下一个帧周期内执行顺序扫描。
这确保例如在从时间t91开始的预定周期(初始化周期P1和Vth校正周期P2)内可以初始化位于显示部10的最高部分的子像素11，随后，可以执行Vth校正。结果，在子像素11的电容器Cs1内设置与驱动晶体管Tr6的阈值电压Vth对应的电压。随后，子像素11保留在非发光状态，直到经受下一次顺序扫描(非发光周期P5)。
接下来，驱动部20在从时间t92开始的帧周期内从显示部10的最高部分朝着最低部分执行顺序扫描，以执行写入驱动DW。随后，在完成写入驱动DW时，驱动部20从显示部10的最高部分朝着最低部分执行顺序扫描，以执行显示驱动DE。
这确保例如在从时间t92开始的预定周期(写入周期P3)内，像素电压Vsig可以写入位于显示部10的最高部分的子像素11内。结果，在子像素11的电容器Cs2内设置与像素电压Vsig对应的电压。随后，该子像素11在根据预定的发光占空比的时间长度内以与该像素电压Vsig对应的亮度发光，直到经受下一次顺序扫描(发光周期P4和非发光周期P5)。
从那时开始，在时间t95之前的周期内，显示单元1重复(n-1)次在t92与t93之间的时间段内执行的操作。
如上所述，在t91与t95之间的时间段内，驱动部20执行一次预备驱动DP，随后，执行(n-1)次写入驱动DW和显示驱动DE。从那时开始，驱动部20重复在时间t91和t95的周期内执行的操作。通过这种方式，子像素11以每多个帧(“n”个帧)一次的速率定期执行Vth校正。
图4示出显示单元1内的显示操作的时序图。该图表示注意力集中在单个子像素11的显示驱动的操作实例。在图4，(A)表示写入控制信号G1的波形；(B)表示控制信号G2的波形；(C)表示控制信号G3的波形；(D)表示控制信号G4的波形；(E)表示控制信号G5的波形；(F)表示数据信号Sig的波形；(G)表示驱动晶体管Tr6的栅极电压Vg的波形；(H)表示驱动晶体管Tr6的电源电压Vs的波形；以及(I)表示在电容器Cs1的第一端(电容器Cs2的第二端)上的电压Vm。在图4的(F)到(I)中，使用相同的电压刻度示出每个波形。图5A到图5G示出了子像素11在各个周期的状态。
首先，驱动部20在t1与t2之间的时间段(初始化周期P1)内初始化子像素11。更具体而言，首先，在时间t1，控制线驱动部25将控制信号G3的电压从低电平变成高电平(图4的(C))。通过该操作，控制晶体管Tr3接通，并且在电容器Cs1的第一端的电压Vm设置为电压Vofs(图4的(I))。同时，控制线驱动部24将控制信号G2的电压从低电平变成高电平(图4的(B))。通过该操作，控制晶体管Tr2接通，以对电容器Cs2进行放电，并且驱动晶体管Tr6的栅极电压Vg设置为电压Vofs(图4的(G))。进一步，同时，控制线驱动部26将控制信号G4的电压从低电平变成高电平(图4的(D))。通过该操作，控制晶体管Tr4接通，并且在电容器Cs1的第二端的电压设置为电压Vini。要注意的是，在该实例中，电压Vini低于电压Vcath，因此，发光器件19保持反向偏置状态，并且依然在非发光状态中。
通过这种方式，在子像素11中，在电容器Cs1的两端的电位差设置为(Vofs-Vini)，并且在电容器Cs2的两端的电位差设置为0V，如图5A所示。在电容器Cs1的两端的电位差(Vofs-Vini)大于驱动晶体管Tr6的阈值电压Vth。
接下来，在t2与t3之间的时间段(Vth校正周期P2)内，驱动部20执行Vth校正。更具体而言，控制线驱动部26在时间t2将控制信号G4的电压从高电平变成低电平(图4的(D))。通过该操作，控制晶体管Tr4断开，并且停止将电压Vini馈送向电容器Cs1的第二端。进一步，同时，控制线驱动部27将控制信号G5的电压从低电平变成高电平(图4的(E))。通过该操作，控制晶体管Tr5接通，并且驱动晶体管Tr6的栅极-源极电压Vgs设置为(Vofs-Vini)。结果，电流从驱动晶体管Tr6的漏极流入源极，并且在电容器Cs1的两端的电位差减小。换言之，在时间t2，驱动晶体管Tr6的栅极-源极电压Vgs大于驱动晶体管Tr6的阈值电压Vth，因此，根据栅极-源极电压Vgs的电流从驱动晶体管Tr6的漏极流入源极。因此，驱动晶体管Tr6的源极电压Vs逐渐增大(图4的(I))。随着源极电压Vs的增大，驱动晶体管Tr6的栅极-源极电压Vgs减小，因此，从驱动晶体管Tr6的漏极流入源极的电流也逐渐减小。通过这种负反馈操作，驱动晶体管Tr6的源极电压Vs聚集在电压(Vofs-Vth)上。换言之，此时，在电容器Cs1的两端的电位差等于驱动晶体管Tr6的阈值电压Vth(Vgs＝Vth)。通过这种方式，在子像素11中，在电容器Cs1的两端的电位差设置为电压Vth，如图5B所示。
随后，在时间t3，控制线驱动部24将控制信号G2的电压从高电平变成低电平(图4的(B))，并且控制线驱动部27将控制信号G5的电压从高电平变成低电平(图4的(E))。通过该操作，控制晶体管Tr2和Tr5断开。
接下来，在t4与t5之间的时间段(写入周期P3)内，驱动部20将像素电压Vsig(Vsig1)写入子像素11内。更具体而言，在时间t4，数据线驱动部29将数据信号Sig的电压设置为像素电压Vsig1(图4的(F))，并且写入控制线驱动部23将写入控制信号G1的电压从低电平变成高电平(图4的(A))。通过该操作，写入晶体管Tr1接通，并且在电容器Cs2的第一端的电压设置为电压Vsig1。通过这种方式，在子像素11中，在电容器Cs1的两端的电位差设置为(Vsig1-Vofs)，而电容器Cs1保持两端的电位差(Vth)，如图5C所示。
接下来，在t5与t7之间的时间段(发光周期P4)内，驱动部20使子像素11发光。更具体而言，在时间t5，写入控制线驱动部23将写入控制信号G1的电压从高电平变成低电平(图4的(A))，并且控制线驱动部25将控制信号G3的电压从高电平变成低电平(图4的(C))。通过该操作，写入晶体管Tr1和控制晶体管Tr3断开，并且从那时开始，与像素电压Vsig1对应的电压保持在电容器Cs2内。同时，控制线驱动部27将控制信号G5的电压从低电平变成高电平(图4的(E))。通过该操作，控制晶体管Tr5接通，并且驱动晶体管Tr6的栅极-源极电压Vgs设置为(Vsig1-Vofs+Vth)。换言之，驱动晶体管Tr6的栅极-源极电压Vgs设置为与亮度对应的电压(Vsig1-Vofs)和阈值电压(Vth)的总和。然后，根据该栅极-源极电压Vgs，电流从驱动晶体管Tr6的漏极流入源极，以增大源极电压Vs(图4的(H))，并且栅极电压Vg也相应地增大(图4的(G))。随后，在驱动晶体管Tr6的源极电压Vs大于(Vel+Vcath)(发光器件19的阈值电压Vel和电压Vcath的总和)时，电流从发光器件19的正极流入负极，造成发光器件19的光发射。更具体而言，源极电压Vs增大到与发光器件19的元件变化对应的程度，产生发光器件19的光发射。通过这种方式，在子像素11内，将发光器件19置于发光状态，同时电容器Cs1保持其两端的电位差(Vth)，而电容器Cs2保持其两端的电位差(Vsig1-Vofs)，如图5D所示。
随后，在经过与亮度占空比对应的时间长度的周期之后，在时间t7，控制线驱动部25将控制信号G3的电压从低电平变成高电平(图4的(C))，并且控制线驱动部27将控制信号G5的电压从高电平变成低电平(图4的(E))。通过该操作，控制晶体管Tr3接通，并且控制晶体管Tr5断开，以停止将电流供应向发光器件19。然后，驱动晶体管Tr6的栅极电压Vg和源极电压Vs降低(图4的(G)和(H))，造成将发光器件19置于非发光状态。此时，在子像素11中，将发光器件19置于非发光状态，同时电容器Cs1保持其两端的电位差，并且同时电容器Cs2保持其两端的电位差，如图5E所示。
接下来，在t8与t9之间的时间段(写入周期P3)内，驱动部20将像素电压Vsig(Vsig2)写入子像素11内。更具体而言，在时间t8，数据线驱动部29将数据信号Sig的电压设置为像素电压Vsig2(图4的(F))，并且写入控制线驱动部23将写入控制信号G1的电压从低电平变成高电平(图4的(A))。通过该操作，写入晶体管Tr1接通，并且在电容器Cs2的第一端的电压设置为电压Vsig2。通过这种方式，在子像素11中，在电容器Cs2的两端的电位差设置为(Vsig2-Vofs)，而电容器Cs1保持其两端的电位差(Vth)，如图5F所示。
接下来，在从时间t9开始的周期(发光周期P4)内，驱动部20使子像素11发光。更具体而言，在时间t9，写入控制线驱动部23将写入控制信号G1的电压从高电平变成低电平(图4的(A))，并且控制线驱动部25将控制信号G3的电压从高电平变成低电平(图4的(C))。通过该操作，写入晶体管Tr1和控制晶体管Tr3断开，并且从那时开始，与像素电压Vsig2对应的电压保持在电容器Cs2内。同时，控制线驱动部27将控制信号G5的电压从低电平变成高电平(图4的(E))。通过该操作，控制晶体管Tr5接通，并且驱动晶体管Tr6的栅极-源极电压Vgs设置为(Vsig2-Vofs+Vth)。然后，根据该栅极-源极电压Vgs，电流从驱动晶体管Tr6的漏极流入源极，以增大栅极电压Vg和源极电压Vs(图4的(G)和(H))，造成发光器件19的光发射。通过这种方式，在子像素11内，将发光器件19置于发光状态，同时电容器Cs1保持其两端的电位差(Vth)，而电容器Cs2保持其两端的电位差(Vsig2-Vofs)，如图5G所示。
随后，在显示单元1中，在经过与亮度占空比对应的时间长度的周期之后，发光周期P4结束，并且将发光器件19置于非发光状态。
如上所述，在显示单元1中，两个电容器Cs1和Cs2串联耦接，以能够独立设置相应的电压，从而允许减少功耗。更具体而言，在显示单元1中，在Vth校正周期P2内，在电容器Cs1的两端的电位差设置为驱动晶体管Tr6的阈值电压Vth，并且可以在写入周期P3内仅仅重置电容器Cs2的两端的电位差，同时保持电容器Cs1的以上设置。这可以以每多个帧一次的速率定期执行Vth校正，从而允许减少功耗。
换言之，例如，与在PTL 1中提及的显示单元一样，在每当像素电压写入子像素内时执行Vth校正的情况下，功耗可能增大。具体而言，在这种情况下，数据线驱动部需要生成具有交替地分配的用于执行Vth校正的预定电压和像素电压的数据信号Sig。即，在该数据信号Sig中，在单个水平时间帧(1H)内，以时分方式出现像素电压和用于执行Vth校正的预定的电压，造成数据信号Sig的频带增大。因此，需要增强数据线驱动部的驱动能力，用于在更少的时间内实现数据信号Sig的转变，结果，具有功耗可能增大的可能性。与之相比，在根据第一实施方式的显示单元1中，以每多个帧一次的速率定期执行Vth校正。这确保在数据信号Sig中，在单个水平时间帧(1H)内仅仅出现像素电压Vsig或电压Vofs，因此，可以降低数据信号Sig的频带。这可以降低数据线驱动部29的驱动能力，从而允许减少功耗。
要注意的是，可以根据例如在子像素11的电容器Cs1内保持的电压(与阈值电压Vth对应的电压)的变化，确定执行Vth校正的速率。换言之，在子像素11内，由于例如每个晶体管的断开泄漏，所以保持在电容器Cs1内的电压可能改变，因此，在这种情况下，可以优选地定期执行Vth校正，以重置电容器Cs1的两端的电位差。因此，期望地以确保保持在电容器Cs1内的电压的变化对图像质量没有影响的速率，执行Vth校正。进一步，通过缓和(relax)每个晶体管的漏极-源极电压，可以减少每个晶体管的断开泄漏，从而允许降低执行Vth校正的速率。更具体而言，通过晶体管由双栅极结构、三栅极结构或轻掺杂漏极(LDD)结构配置的方式，每个晶体管的任何断开泄漏可以减少，或者减小晶体管的沟道宽度。尤其地，通过减小与电容器Cs1直接耦接的控制晶体管Tr2、Tr3以及Tr5的断开泄漏，可以降低执行Vth校正的速率。可替换地，通过提高电容器Cs1的电容值，保持在电容器Cs1内的电压的变化可以减少。
【效果】
如目前所述，在第一实施方式中，两个电容器串联耦接，以能够独立设置相应的电压，从而允许减少功耗。
【修改实例1-1】
在如图3所示的上述实施方式中，将每个子像素11置于非发光状态，直到在完成预备驱动DP时开始下一个写入驱动DW；然而，操作时间不限于此，并且可以实现各种方法。例如，除了如图6的(A)示出的上述第一实施方式以外，也可以如图6的(B)所示，在单个帧周期(1F)内执行预备驱动DP之后立即执行写入驱动DW。进一步，例如，如图6的(C)所示，可以仅仅在紧接在写入驱动DW之前的短时间内，执行预备驱动DP。可替换地，如图6的(D)所示，这些实例可以组合。图6的(D)的实例组合图6的(A)的实例和图6的(C)的实例。要注意的是，组合方法不限于那些组合，并且可以实现各种组合。
【修改实例1-2】
在上述实施方式中，在驱动晶体管Tr6与发光器件19之间设置控制晶体管Tr5；然而，配置不限于此。在后文中，详细描述修改实例1-2。
图7示出了根据修改实例1-2的显示单元1A的配置实例。显示单元1A包括显示部10A和驱动部20A。显示部10A具有子像素12。子像素12具有控制晶体管Tr5A。在该实例中，控制晶体管Tr5A由P沟道MOS TFT配置成。控制晶体管Tr5A的栅极耦接至控制线CTL5；驱动部20A向其源极供应电源电压Vccp；并且其漏极耦接至驱动晶体管Tr6的漏极。换言之，在根据上述实施方式的显示部10(图1)中，在驱动晶体管Tr6与发光器件19之间提供控制晶体管Tr5；然而，在根据本修改实例的显示部10A(图7)中，在驱动晶体管Tr6的漏极侧提供控制晶体管Tr5A。驱动部20A具有控制线驱动部27A。控制线驱动部27A通过根据从时序发生器22提供的控制信号，向多个控制线CTL5依次施加控制信号G5来逐行控制子像素12的操作。
在此处，在本公开的一个实施方式中，控制晶体管Tr5对应于特定的而非限制的实例的“第五晶体管”。
图8示出在显示单元1A内的显示操作的时序图。在显示单元1A中，控制信号G5的电压波形(图8的(E))与在根据上述实施方式的显示单元1的情况下(图4的(E))的电压波形相反。换言之，在根据上述实施方式的显示单元1内，控制晶体管Tr5是N沟道MOS。另一方面，在根据本修改实例的显示单元1A内，控制晶体管Tr5A是P沟道MOS，因此，控制信号G5的电压波形被反转。除了这种差异以外的任何其他操作与在上述实施方式的情况下相似。通过这种配置，还可以获得与由根据上述实施方式的显示单元1实现的效果相似的效果。
【修改实例1-3】
在上述实施方式中，提供控制晶体管Tr4；然而，配置不限于此。在后文中，详细描述修改实例1-3。
图9示出了根据修改实例1-3的显示单元1B的配置实例。显示单元1B包括显示部10B和驱动部20B。显示部10B具有子像素13。子像素13具有写入晶体管Tr1、驱动晶体管Tr6、控制晶体管Tr2、Tr3以及Tr5、电容器Cs1和Cs2、以及发光器件19。换言之，子像素13从根据上述实施方式(图1)的子像素11中消除了控制晶体管Tr4，并且具有所谓的“5Tr2C”配置。进一步，显示部10B具有在行方向(横向)延伸的多个电力线DSL。驱动晶体管Tr6的漏极耦接至电力线DSL。驱动部20B具有图像信号处理器21、时序发生器22B、写入控制线驱动部23、控制线驱动部24、25以及27、电力线驱动部28B以及数据线驱动部29。时序发生器22B基于从外面提供的同步信号Ssync向写入控制线驱动部23、控制线驱动部24、25以及27、电力线驱动部28B以及数据线驱动部29中的每个提供控制信号，并且控制这些线路驱动部以彼此同步操作。电力线驱动部28B通过根据从时序发生器22提供的控制信号，向多个电力线DSL依次施加电力信号DS来逐行控制子像素13的操作。电力信号DS在电压Vini与电压Vccp之间转变。换言之，通过在根据上述实施方式(图1)的驱动部20中消除控制线驱动部26，增加电力线驱动部28B，并且将时序发生器22变成时序发生器22B的方式，配置驱动部20B。
图10示出了在显示单元1B内的显示操作的时序图。(A)表示写入控制信号G1的波形；(B)表示控制信号G2的波形；(C)表示控制信号G3的波形；(D)表示控制信号G5的波形；(E)表示数据信号Sig的波形；(F)表示电力信号DS的波形；(G)表示驱动晶体管Tr6的栅极电压Vg的波形；(H)表示驱动晶体管Tr6的源极电压Vs的波形；以及(I)表示电压Vm。
首先，驱动部20B在t11与t12之间的时间周期(初始化周期P1)内初始化子像素13。更具体而言，在时间t11，控制线驱动部24将控制信号G2的电压从低电平变成高电平(图10的(B))，并且控制线驱动部25将控制信号G3的电压从低电平变成高电平(图10的(C))。通过该操作，与上述实施方式(图4)的情况一样，在电容器Cs1的第一端的电压Vm设置为电压Vofs，并且驱动晶体管Tr6的栅极电压Vg设置为电压Vofs(图10的(I)和(G))。同时，电力线驱动部28B将电力信号DS的电压变成电压Vini(图10的(F))。通过该操作，驱动晶体管Tr6和控制晶体管Tr5接通，并且在电容器Cs1的第二端的电压设置为电压Vini。
接下来，在t12与t13之间的时间周期(Vth校正周期P2)内，驱动部20B执行Vth校正。更具体而言，电力线驱动部28B在时间t12将电力信号DS的电压变成电压Vccp(图10的(F))。通过该操作，驱动晶体管Tr6和控制晶体管Tr5断开，并且停止将电压Vini馈送向电容器Cs1的第二端。进一步，同时，控制线驱动部27将控制信号G5的电压从低电平变成高电平(图10的(D))。结果，与上述实施方式的情况一样，执行Vth校正。
从该时间周期开始的操作与在根据上述实施方式(图4)的显示单元1的情况下的操作相似。
通过这种配置，还可以获得与根据上述实施方式的显示单元1实现的效果相似的效果。进一步，显示单元1B允许在每个子像素13内减少晶体管的数量，因此，例如，可以增强子像素13的布局的自由度，或者可以通过减小子像素13的面积来增大像素密度。
【修改实例1-4】
在上述实施方式中，提供控制晶体管Tr2；然而，配置不限于此。在后文中，详细描述修改实例1-4。
图11示出了根据修改实例1-4的显示单元1C的配置实例。通过将本修改实例应用于根据上述修改实例1-3的显示单元1B(图9)中的方式，配置显示单元1C。显示单元1C包括显示部10C和驱动部20C。显示部10C具有子像素14。子像素14具有写入晶体管Tr1、驱动晶体管Tr6、控制晶体管Tr3和Tr5、电容器Cs1和Cs2、以及发光器件19。换言之，子像素14从根据上述修改实例1-3(图9)的子像素13中消除控制晶体管Tr2，并且具有所谓的“4Tr2C”配置。驱动部20C具有图像信号处理器21、时序发生器22C、写入控制线驱动部23C、控制线驱动部25和27、电力线驱动部28B以及数据线驱动部29C。时序发生器22C基于从外面提供的同步信号Ssync向写入控制线驱动部23C、控制线驱动部25和27、电力线驱动部28B以及数据线驱动部29C中的每个提供控制信号，并且控制这些线路驱动部以彼此同步操作。写入控制线驱动部23C通过根据从时序发生器22C提供的控制信号，向多个写入控制线CTL1依次施加写入控制信号G1来逐行依次选择子像素14。数据线驱动部29C根据从图像信号处理器21中提供的图像信号Spic2以及从时序发生器22中提供的控制信号，生成包括像素电压Vsig和电压Vofs的数据信号Sig，并且向每个数据线DTL施加数据信号Sig。换言之，通过在根据上述修改实例1-3(图9)的驱动部20B中消除控制线驱动部24，将写入控制线驱动部23变成写入控制线驱动部23C，将数据线驱动部29变成数据线驱动部29C，并且将时序发生器22B变成时序发生器22C的方式，配置驱动部20C。
图12示出了在显示单元1C内的显示操作的时序图。(A)表示写入控制信号G1的波形；(B)表示控制信号G3的波形；(C)表示控制信号G5的波形；(D)表示数据信号Sig的波形；(E)表示电力信号DS的波形；(F)表示驱动晶体管Tr6的栅极电压Vg的波形；(G)表示驱动晶体管Tr6的源极电压Vs的波形；以及(H)表示电压Vm。
首先，驱动部20C在t21与t22之间的时间周期(初始化周期P1)内初始化子像素14。更具体而言，在时间t21，数据线驱动部29C将数据线DTL的电压设置为电压Vofs(图12的(D))，并且写入控制线驱动部23C将写入控制信号G1的电压从低电平变成高电平(图12的(A))。通过该操作，写入晶体管Tr1接通，并且驱动晶体管Tr6的栅极电压Vg设置为电压Vofs(图12的(F))。同时，控制线驱动部25将控制信号G3的电压从低电平变成高电平(图12的(B))，并且电力线驱动部28B将电力信号DS的电压变成电压Vini(图12的(E))。结果，子像素14被初始化，与上述修改实例1-3的情况一样。
接下来，在t22与t23之间的时间周期(Vth校正周期P2)内，驱动部20C执行Vth校正，与上述修改实例1-3的情况一样。
随后，在时间t3，写入控制线驱动部23C将写入控制信号G3的电压从高电平变成低电平(图12的(A))，并且控制线驱动部27将控制信号G5的电压从高电平变成低电平(图12的(C))。通过该操作，写入晶体管Tr1断开，以停止将电压Vofs馈送向驱动晶体管Tr6的栅极，并且控制晶体管Tr5断开。
从该时间周期开始的操作与在根据上述修改实例1-3(图10)的显示单元1B的情况下的操作相似。
图13示出了在显示单元1C中的另一个显示操作的时序图。在该实例中，在t23与t24之间的时间周期内以及在t27与t28之间的时间周期内，写入控制信号G1的电压保持为高电平。在后文中，详细描述该操作。
首先，驱动部20C在t21与t22之间的时间周期(初始化周期P1)内初始化子像素14，与图12的情况一样，并且在t22与t23之间的时间周期(Vth校正周期P2)内，执行Vth校正，与图12的情况一样。
接下来，在时间t23，控制线驱动部27将控制信号G5的电压从高电平变成低电平(图13的(C))。通过该操作，控制晶体管Tr5断开。
随后，在t24与t25之间的时间周期(写入周期P3)内，驱动部20C将像素电压Vsig(Vsig1)写入子像素14内。更具体而言，在时间t24，数据线驱动部29C将数据信号Sig的电压设置为像素电压Vsig1(图13的(C))。通过该操作，在电容器Cs2的第一端的电压设置为电压Vsig1。
接下来，在t25与t27之间的时间周期(发光周期P4)内，驱动部20C使子像素14发光，与图12的情况一样。
随后，在经过与亮度占空比对应的时间长度的周期之后，在时间t27，写入控制线驱动部23C将写入控制信号G1的电压从低电平变成高电平(图13的(A))；控制线驱动部25将控制信号G3的电压从低电平变成高电平(图13的(B))；并且控制线驱动部27将控制信号G5的电压从高电平变成低电平(图13的(C))。通过该操作，写入晶体管Tr1和控制晶体管Tr3接通，并且控制晶体管Tr5断开，造成将发光器件19置于非发光状态，与图12的情况一样。
接下来，在t28与t29之间的时间周期(写入周期P3)内，驱动部20C将像素电压Vsig(Vsig2)写入子像素15内。更具体而言，在时间t28，数据线驱动部29C将数据信号Sig的电压设置为像素电压Vsig1(图13的(D))。通过该操作，在电容器Cs2的第一端的电压设置为电压Vsig2。
接下来，在从时间t39开始的时间周期(发光周期P4)内，驱动部20C使子像素14发光，与图12的情况一样。
随后，在显示单元1C中，在经过与亮度占空比对应的时间长度的周期之后，发光周期P4结束，并且将发光器件19置于非发光状态。
通过这种配置，也可以获得与根据上述实施方式的显示单元1实现的效果相似的效果。进一步，显示单元1C允许减少每个子像素14内的晶体管的数量，因此，例如，可以增强子像素14的布局的自由度，或者可以通过减小子像素14的面积来增大像素密度。而且，显示单元1C允许减少控制线驱动部的数量，从而可以实现简单的配置。
【修改实例1-5】
在上述实施方式中，控制晶体管Tr3的栅极耦接至控制线CTL3；然而，配置不限于此。在后文中，详细描述修改实例1-5。
图14示出了根据修改实例1-5的显示单元1D的配置实例。通过将本修改实例应用于根据上述修改实例1-4的显示单元1C(图11)中的方式，配置显示单元1D。显示单元1D包括显示部10D和驱动部20D。
显示部10D具有排列成矩阵的多个子像素15。进一步，显示部10D具有在行方向(横向)延伸的多个写入控制线CTL1、在行方向延伸的多个控制线CTL5、以及在列方向(纵向)延伸的多个数据线DTL。子像素15的控制晶体管Tr3的栅极耦接至写入控制线CTL1。换言之，在根据上述修改实例1-4(图11)的子像素14中，控制晶体管Tr3的栅极耦接至控制线CTL3；然而，在根据本修改实例(图14)的子像素15中，控制晶体管Tr3的栅极耦接至写入控制线CTL1。
图15示出显示部10D的配置实例。在显示部10D中，红色(R)、绿色(G)以及蓝色(B)的子像素15(15R、15G以及15B)构成单个像素Pix。
驱动部20D具有图像信号处理器21、时序发生器22D、写入控制线驱动部23C、控制线驱动部27、电力线驱动部28B以及数据线驱动部29C。时序发生器22D基于从外面提供的同步信号Ssync向写入控制线驱动部23C、控制线驱动部27、电力线驱动部28B以及数据线驱动部29C中的每个提供控制信号，并且控制这些线路驱动部以彼此同步操作。换言之，通过在根据上述修改实例1-4(图11)的驱动部20C中消除控制线驱动部25并且将时序发生器22C变成时序发生器22D的方式，配置驱动部20D。
换言之，在显示单元1D中，将写入控制信号G1提供至控制晶体管Tr3的栅极，将注意力集中于在根据上述修改实例1-4(图13)的显示单元1C内，写入控制信号G1(图13的(A))的波形和控制信号G3(图13的(B))的波形彼此相似这一事实。
图16示出了在显示单元1D内的显示操作的时序图。(A)表示写入控制信号G1的波形；(B)表示控制信号G5的波形；(C)表示数据信号Sig的波形；(D)表示电力信号DS的波形；(E)表示驱动晶体管Tr6的栅极电压Vg的波形；(F)表示驱动晶体管Tr6的源极电压Vs的波形；以及(G)表示电压Vm。图16从根据修改实例1-4的显示单元1C的时序图(图13)中省略了控制信号G3的波形。换言之，显示单元1D执行与显示单元1C(图11和图13)的操作相似的操作。
通过这种配置，也可以获得与根据上述实施方式的显示单元1实现的效果相似的效果。进一步，显示单元1D允许减少控制线驱动部的数量，从而可以实现简单的配置。
【修改实例1-6】
进一步，在根据如图15所示的修改实例1-5的显示单元1D中，在垂直方向(纵向)相邻的两个子像素15与彼此不同的电力线DSL耦接；然而，配置不限于此，并且作为一个实例，这种子像素15可以耦接至相同的电力线DSL，与根据在图17示出的显示单元1E的显示部10E一样。在该实例中，与两个线路对应的子像素15耦接至相同的电力线DSL。在这种情况下，在与两个线路对应的子像素15中，同时执行初始化和Vth校正。换言之，该显示单元1E的驱动部20E以两个线路为单位，从显示部10E的最高部分朝着最低部分执行顺序扫描，以执行预备驱动DP。要注意的是，配置不限于此，并且例如，与三个或更多线路(n个线路)对应的子像素15可以交替地耦接至相同的电力线DSL。在这种情况下，在与n个线路对应的子像素15中，同时执行初始化和Vth校正。换言之，显示单元1E的驱动部20E以n个线路为单位，从显示部10E的最高部分朝着最低部分执行顺序扫描，以执行预备驱动DP。进一步，例如，与所有线路对应的子像素15可以耦接至相同的电力线DSL。在这种情况下，在所有子像素15中，同时执行初始化和Vth校正。换言之，显示单元1E的驱动部20E同时为所有子像素15执行预备驱动DP，与在后文中描述的修改实例1-7一样。这些修改实例还可以适用于例如根据修改实例1-3的显示单元1B或者根据修改实例1-4的显示单元1C。这允许减少电力线DSL的数量，从而可以实现电力线驱动部28B的简单操作。
【修改实例1-7】
在如图3所示的上述实施方式中，通过驱动部20执行顺序扫描的方式，执行预备驱动DP；然而，该操作不限于此，并且例如，可替换地，可以同时为所有子像素15执行预备驱动DP。在后文中，详细描述根据修改实例1-7的显示单元1F。
图18示出了根据修改实例1-7的显示单元1F的配置实例。通过将本修改实例应用于根据上述修改实例1-5的显示单元1D(图14)中的方式，配置显示单元1F。显示单元1F包括显示部10F和驱动部20F。
图19示出显示部10F的配置实例。显示部10F具有单个电力线DSP。在该实例中，电力线DSP在显示部10F内形成为格子图案。进一步，在每个子像素15内的驱动晶体管Tr6的漏极耦接至该电力线DSP。要注意的是，在该实例中，电力线DSP形成为格子图案；然而，配置不限于此，并且例如，在显示部10F内部，可以使用在水平方向(横向)延伸的多个电线或者使用在垂直方向(纵向)延伸的多个电线形成电力线DSP。
驱动部20F具有图像信号处理器21、时序发生器22F、写入控制线驱动部23F、控制线驱动部27F、电力信号发生器28F以及数据线驱动部29C。时序发生器22F基于从外面提供的同步信号Ssync向写入控制线驱动部23F、控制线驱动部27F、电力信号发生器28F以及数据线驱动部29C中的每个提供控制信号，并且控制这些线路驱动部以彼此同步操作。写入控制线驱动部23F通过根据从时序发生器22F提供的控制信号，向多个写入控制线CTL1依次施加写入控制信号G1来逐行依次选择子像素15。此时，在执行预备驱动DP时，写入控制线驱动部23F向多个写入控制线CTL1施加相同的信号。控制线驱动部27F通过根据从时序发生器22F提供的控制信号，向多个控制线CTL5依次施加控制信号G5来逐行控制子像素15的操作。此时，在执行预备驱动DP时，控制线驱动部27F向多个控制线CTL5施加相同的信号。电力信号发生器28F生成电力信号DS，并且通过单个电力线DSP将这种电力信号DS提供给每个子像素15。
图20示出了显示单元1F中的扫描驱动。与根据上述实施方式的显示单元1一样，显示单元1F以每多个帧(“n”个帧)一次的速率定期执行预备驱动DP2，以执行Vth校正。此时，在显示单元1F中，驱动部20F同时为显示部10F的每个子像素15执行预备驱动DP2。这确保在显示部10F的每个子像素15内同时执行初始化和Vth校正。在紧接在预备驱动DP2之前的写入驱动DW中，驱动部20F可以将例如电压Vofs或更小的像素电压Vsig(Vsig≤Vofs)写入每个子像素15内。这使得可以在从该写入驱动DW到开始下一个预备驱动DP2的时间周期内将每个子像素15置于非发光状态中。要注意的是，写入操作不限于此，并且例如，在紧接在预备驱动DP2之前的写入驱动DW中，可以将用于子像素15进行光发射的像素电压Vsig写入每个子像素15内，以便在显示部10F上显示图像。在这种情况下，优选地考虑到发光周期的时间长度可以随着在显示部10F的垂直方向的位置而不同，而预先校正像素电压Vsig。
通过这种配置，也可以获得与根据上述实施方式的显示单元1实现的效果相似的效果。进一步，在将电力信号DS提供给每个子像素15时，显示单元1F不需要执行扫描驱动，从而可以实现简单的操作和简单的电路配置。此外，允许显示单元1F增强显示部10F内布局的自由度。尤其地，电力线DSP在显示部10F内形成为格子图案，因此，可以降低布线阻抗，并且可以更容易向每个子像素15提供电源电压(电力信号DS)。
【修改实例1-8】
在上述实施方式中，写入晶体管Tr1的漏极耦接至驱动晶体管Tr6的栅极；然而，配置不限于此。在后文中，详细描述修改实例1-8。
图21示出了根据修改实例1-8的显示单元1G的配置实例。显示单元1G包括显示部10G和驱动部20G。
显示部10G具有子像素16。子像素16具有写入晶体管Tr1、驱动晶体管Tr6、控制晶体管Tr2～Tr5以及Tr7、电容器Cs1和Cs2、以及发光器件19。换言之，子像素16具有所谓的“7Tr2C”配置。进一步，显示部10G具有在行方向(横向)延伸的多个控制线CTL2～CTL5以及CTL7。写入晶体管Tr1的栅极耦接至写入控制线CTL1；其源极耦接至数据线DTL；并且其漏极耦接至控制晶体管Tr3和Tr5的源极、控制晶体管Tr4的漏极、电容器Cs1的第二端以及发光器件19的正极。驱动晶体管Tr6的栅极耦接至控制晶体管Tr7的漏极以及电容器Cs2的第一端；驱动部20G向其漏极供应电源电压Vccp；并且其源极耦接至控制晶体管Tr5的漏极。控制晶体管Tr2的栅极耦接至控制线CTL2；其漏极耦接至控制晶体管Tr7的源极并且由驱动部20G向其漏极供应电压Vofs；并且其源极耦接至控制晶体管Tr3的漏极、电容器Cs1的第一端以及电容器Cs2的第二端。控制晶体管Tr3的栅极耦接至控制线CTL3；其漏极耦接至控制晶体管Tr2的源极、电容器Cs1的第一端以及电容器Cs2的第二端；并且其源极耦接至写入晶体管Tr1和控制晶体管Tr4的漏极、控制晶体管Tr5的源极、电容器Cs1的第二端以及发光器件19的正极。控制晶体管Tr4的栅极耦接至控制线CTL4；其漏极耦接至写入晶体管Tr1的漏极、控制晶体管Tr3和Tr5的源极、电容器Cs1的第二端以及发光器件19的正极；并且驱动部20G向其源极供应电压Vini。控制晶体管Tr5的栅极耦接至控制线CTL5；其漏极耦接至驱动晶体管Tr6的源极；并且其源极耦接至写入晶体管Tr1和控制晶体管Tr4的漏极、控制晶体管Tr3的源极、电容器Cs1的第二端以及发光器件19的正极。控制晶体管Tr7的栅极耦接至控制线CTL7；其漏极耦接至驱动晶体管Tr6的栅极以及电容器Cs2的第一端；并且其源极耦接至控制晶体管Tr2的漏极，并且驱动部20G向其源极供应电压Vofs。电容器Cs1保持与像素电压Vsig对应的电压，并且其第一端耦接至控制晶体管Tr2的源极、控制晶体管Tr3的漏极以及电容器Cs2的第二端，而其第二端耦接至写入晶体管Tr1和控制晶体管Tr4的漏极、控制晶体管Tr3和Tr5的源极以及发光器件19的正极。电容器Cs2保持与驱动晶体管Tr6的阈值电压Vth对应的电压，并且其第一端耦接至驱动晶体管Tr6的栅极以及控制晶体管Tr7的漏极，而其第二端耦接至控制晶体管Tr2的源极、控制晶体管Tr3的漏极以及电容器Cs1的第一端。发光器件19的正极耦接至写入晶体管Tr1和控制晶体管Tr4的漏极、控制晶体管Tr3和Tr5的源极以及电容器Cs1的第二端，而驱动部20G向其负极供应电压Vcath。
驱动部20G具有图像信号处理器21、时序发生器22G、写入控制线驱动部23、控制线驱动部24G到28G以及数据线驱动部29。时序发生器22G基于从外面提供的同步信号Ssync向写入控制线驱动部23、控制线驱动部24G到28G以及数据线驱动部29中的每个提供控制信号，并且控制这些线路驱动部以彼此同步操作。控制线驱动部24G通过根据从时序发生器22G中提供的控制信号向多个控制线CTL2依次施加控制信号G2来逐行控制子像素16的操作。同样，控制线驱动部25G通过根据从时序发生器22G中提供的控制信号，向多个控制线CTL3依次施加控制信号G3来逐行控制子像素16的操作。控制线驱动部26G通过根据从时序发生器22G中提供的控制信号，向多个控制线CTL4依次施加控制信号G4来逐行控制子像素16的操作。控制线驱动部27G通过根据从时序发生器22G中提供的控制信号，向多个控制线CTL5依次施加控制信号G5来逐行控制子像素16的操作。控制线驱动部28G通过根据从时序发生器22G中提供的控制信号，向多个控制线CTL7依次施加控制信号G7来逐行控制子像素16的操作。
图22示出在显示单元1G内的显示操作的时序图。(A)表示写入控制信号G1的波形；(B)表示控制信号G2的波形；(C)表示控制信号G3的波形；(D)表示控制信号G4的波形；(E)表示控制信号G5的波形；(F)表示控制信号G7的波形；(G)表示数据信号Sig的波形；(H)表示驱动晶体管Tr6的栅极电压Vg的波形；(I)表示驱动晶体管Tr6的源极电压Vs的波形；以及(J)表示电压Vm。图23A到23G示出了在各个周期的子像素16的状态。
首先，驱动部20G在t41与t42之间的时间周期(初始化周期P1)内初始化子像素16。更具体而言，在时间t41，控制线驱动部25G将控制信号G3的电压从低电平变成高电平(图22的(C))，并且控制线驱动部26G将控制信号G4的电压从低电平变成高电平(图22的(D))。通过该操作，控制晶体管Tr3和Tr4接通，在电容器Cs1的第一端的电压Vm设置为电压Vini(图22的(I))，并且在电容器Cs1的第二端的电压也设置为电压Vini。同时，控制线驱动部28G将控制信号G7的电压从低电平变成高电平(图22的(F))。通过该操作，控制晶体管Tr7接通，并且驱动晶体管Tr6的栅极电压Vg设置为电压Vofs(图22的(H))。
通过这种方式，在子像素16中，在电容器Cs2的两端的电位差设置为(Vofs-Vini)，并且在电容器Cs1的两端的电位差设置为0V，如图23A所示。在电容器Cs2的两端的电位差(Vofs-Vini)大于驱动晶体管Tr6的阈值电压Vth。
接下来，在t42与t43之间的时间周期(Vth校正周期P2)内，驱动部20G执行Vth校正。更具体而言，电力线驱动部26G在时间t42将控制信号G4的电压从高电平变成低电平(图22的(D))。通过该操作，控制晶体管Tr4断开，并且停止将电压Vini馈送向电容器Cs1的第二端。进一步，同时，控制线驱动部27G将控制信号G5的电压从低电平变成高电平(图22的(E))。通过该操作，控制晶体管Tr5接通，并且驱动晶体管Tr6的栅极-源极电压Vgs设置为(Vofs-Vini)。结果，电流从驱动晶体管Tr6的漏极流入源极，并且驱动晶体管Tr6的源极电压Vs逐渐增大，以聚集在电压(Vofs-Vth)上，与上述实施方式(图22的(I))的情况一样。通过这种方式，在子像素16中，在电容器Cs2的两端的电位差设置为电压Vth，如图23B所示。
随后，在时间t43，控制线驱动部25G将控制信号G3的电压从高电平变成低电平(图22的(C))；控制线驱动部27G将控制信号G5的电压从高电平变成低电平(图22的(E))；并且控制线驱动部28G将控制信号G7的电压从高电平变成低电平(图22的(F))。通过该操作，控制晶体管Tr3、Tr5以及Tr7断开。
接下来，在t44与t45之间的时间周期(写入周期P3)内，驱动部20G将像素电压Vsig(Vsig1)写入子像素16内。更具体而言，首先，在时间t44，控制线驱动部24G将控制信号G2的电压从低电平变成高电平(图22的(B))。通过该操作，控制晶体管Tr2接通，并且在电容器Cs1的第一端的电压Vm设置为电压Vofs(图22的(J))。作为响应，驱动晶体管Tr6的栅极电压Vg增大(图22的(H))。同时，数据线驱动部29将数据信号Sig的电压设置为像素电压Vsig1(图22的(G))，并且写入控制线驱动部23将写入控制信号G1的电压从低电平变成高电平(图22的(A))。通过该操作，写入晶体管Tr1接通，并且在电容器Cs1的第二端的电压设置为电压Vsig1。通过这种方式，在子像素16中，在电容器Cs1的两端的电位差设置为(Vofs-Vsig1)，而电容器Cs2保持其两端的电位差(Vth)，如图23C所示。
接下来，在t45与t47之间的时间周期(发光周期P4)内，驱动部20G使子像素16发光。更具体而言，在时间t45，写入控制线驱动部23将写入控制信号G1的电压从高电平变成低电平(图22的(A))，并且控制线驱动部24G将控制信号G2的电压从高电平变成低电平(图22的(B))。通过该操作，写入晶体管Tr1和控制晶体管Tr2断开，并且从那时开始，与像素电压Vsig1对应的电压保持在电容器Cs1内。同时，控制线驱动部27G将控制信号G5的电压从低电平变成高电平(图22的(E))。通过该操作，控制晶体管Tr5接通，并且将发光器件19置于发光状态中，与上述实施方式的情况一样。通过这种方式，在子像素16内，将发光器件19置于发光状态，同时电容器Cs1保持其两端的电位差(Vofs-Vsig1)，并且同时电容器Cs2保持其两端的电位差(Vth)，如图23D所示。
随后，在经过与亮度占空比对应的时间长度的周期之后，在时间t47，控制线驱动部24G将控制信号G2的电压从低电平变成高电平(图22的(B))，并且控制线驱动部27G将控制信号G5的电压从高电平变成低电平(图22的(E))。通过该操作，控制晶体管Tr2接通，并且控制晶体管Tr5断开，造成将发光器件19置于非发光状态，与上述实施方式的情况一样。此时，在子像素16中，将发光器件19置于非发光状态，同时电容器Cs1保持其两端的电位差，并且同时电容器Cs2保持其两端的电位差，如图23E所示。
接下来，在t48与t49之间的时间周期(写入周期P3)内，驱动部20G将像素电压Vsig(Vsig2)写入子像素16内。更具体而言，在时间t48，数据线驱动部29将数据信号Sig的电压设置为像素电压Vsig2(图22的(G))，并且写入控制线驱动部23将写入控制信号G1的电压从低电平变成高电平(图22的(A))。通过该操作，写入晶体管Tr1接通，并且在电容器Cs1的第二端的电压设置为电压Vsig2。通过这种方式，在子像素16中，在电容器Cs1的两端的电位差设置为(Vofs-Vsig2)，而电容器Cs2保持其两端的电位差(Vth)，如图23F所示。
接下来，在从时间t49开始的时间周期(发光周期P4)内，驱动部20G使子像素16发光。更具体而言，在时间t49，写入控制线驱动部23将写入控制信号G1的电压从高电平变成低电平(图22的(A))，并且控制线驱动部24G将控制信号G2的电压从高电平变成低电平(图22的(B))。通过该操作，写入晶体管Tr1和控制晶体管Tr2断开，并且从那时开始，与像素电压Vsig2对应的电压保持在电容器Cs1内。同时，控制线驱动部27G将控制信号G5的电压从低电平变成高电平(图22的(E))。通过该操作，控制晶体管Tr5接通，并且将发光器件19置于发光状态中，与上述实施方式的情况一样。通过这种方式，在子像素16内，将发光器件19置于发光状态，同时电容器Cs1保持其两端的电位差(Vofs-Vsig2)，并且同时电容器Cs2保持其两端的电位差(Vth)，如图23G所示。
随后，在显示单元1G中，在经过与亮度占空比对应的时间长度的周期之后，发光周期P4结束，并且将发光器件19置于非发光状态。
通过这种配置，也可以获得与根据上述实施方式的显示单元1实现的效果相似的效果。
(2、第二实施方式)
接下来，对根据本公开的第二实施方式的显示单元2提供描述。在第二实施方式中，驱动晶体管由P沟道MOS TFT配置成。要注意的是，与根据上述第一实施方式的显示单元1中的构件基本上相同的任何构件由相同的参考数字表示，并且根据需要省略相关描述。
图24示出根据第二实施方式的显示单元2的配置实例。显示单元2包括显示部30和驱动部40。
显示部30包括子像素31、在行方向(横向)延伸的多个写入控制线CTL1、在行方向延伸的多个控制线CTL2～CTL4、CTL6以及CTL7、以及在列方向(纵向)延伸的多个数据线DTL。每个子像素31耦接至写入控制线CTL1、控制线CTL2～CTL4、CTL6以及CTL7、以及数据线DTL。
如图1所示，子像素31包括写入晶体管Tr1、驱动晶体管Tr5、控制晶体管Tr2～Tr4、Tr6以及Tr7、电容器Cs1和Cs2以及发光器件19。换言之，子像素31具有所谓的“7Tr2C”配置，其中，使用7个晶体管和2个电容器配置子像素31。
写入晶体管Tr1、驱动晶体管Tr5以及控制晶体管Tr2到Tr4、Tr6以及Tr7中的每个可以由例如P沟道MOS TFT配置成。写入晶体管Tr1的栅极耦接至写入控制线CTL1；其源极耦接至数据线DTL；并且其漏极耦接至驱动晶体管Tr5的栅极、控制晶体管Tr2的漏极以及电容器Cs2的第一端。驱动晶体管Tr5的栅极耦接至写入晶体管Tr1的漏极、控制晶体管Tr2的漏极以及电容器Cs2的第一端；其源极耦接至控制晶体管Tr4的漏极和电容器Cs1的第二端；并且其栅极耦接至控制晶体管Tr6和Tr7的源极。控制晶体管Tr2的栅极耦接至控制线CTL2；其源极耦接至控制晶体管Tr3的漏极、电容器Cs1的第一端以及电容器Cs2的第二端；并且其漏极耦接至写入晶体管Tr1的漏极、驱动晶体管Tr5的栅极以及电容器Cs2的第一端。控制晶体管Tr3的栅极耦接至控制线CTL3；驱动部40向其源极供应电压Vofs；并且其漏极耦接至控制晶体管Tr2的源极、电容器Cs1的第一端以及电容器Cs2的第二端。控制晶体管Tr4的栅极耦接至控制线CTL4；驱动部40向其源极供应电源电压Vccp；并且其漏极耦接至控制晶体管Tr5的源极以及电容器Cs1的第二端。控制晶体管Tr6的栅极耦接至控制线CTL6；其源极耦接至控制晶体管Tr5的漏极以及控制晶体管Tr7的源极；并且其漏极耦接至发光器件19的正极。控制晶体管Tr7的栅极耦接至控制线CTL7；其源极耦接至控制晶体管Tr5的漏极以及控制晶体管Tr6的源极；并且驱动部40向其漏极供应电压Vini。
要注意的是，在该实例中，写入晶体管Tr1和控制晶体管Tr2到Tr4、Tr6以及Tr7可以由P沟道MOS TFT配置成；然而，该配置不限于此，可替换地，这些晶体管中的一个或多个可以由N沟道MOS TFT配置成。
电容器Cs1保持与驱动晶体管Tr5的阈值电压Vth对应的电压，并且其第一端耦接至控制晶体管Tr2的源极、控制晶体管Tr3的漏极以及电容器Cs2的第二端，而其第二端耦接至控制晶体管Tr5的源极以及控制晶体管Tr4的漏极。电容器Cs2保持与像素电压Vsig对应的电压，并且其第一端耦接至写入晶体管Tr1的漏极、控制晶体管Tr5的栅极以及控制晶体管Tr2的漏极，而其第二端耦接至控制晶体管Tr2的源极、控制晶体管Tr3的漏极以及电容器Cs1的第一端。在该实例中，发光器件19的正极耦接至控制晶体管Tr6的漏极，并且驱动部40向其负极供应电压Vcath。
通过这种配置，在子像素31中，在电容器Cs1内设置与驱动晶体管Tr5的阈值电压Vth对应的电压(Vth校正操作)，并且在电容器Cs2内设置与像素电压Vsig对应的电压(写入操作)。然后，驱动晶体管Tr5通过控制晶体管Tr6将驱动电流提供给发光器件19。这确保发光器件19发射具有根据像素电压Vsig的亮度的光。
如图24所示，驱动部40具有时序发生器42、写入控制线驱动部43、控制线驱动部44到48以及数据线驱动部49。
时序发生器42基于从外面提供的同步信号Ssync向写入控制线驱动部43、控制线驱动部44到48以及数据线驱动部49中的每个提供控制信号，并且控制这些线路驱动部以彼此同步操作。
写入控制线驱动部43通过根据从时序发生器42提供的控制信号，向多个写入控制线CTL1依次施加写入控制信号G1来逐行依次选择子像素31。
控制线驱动部44通过根据从时序发生器42提供的控制信号，向多个控制线CTL2依次施加控制信号G2来逐行控制子像素31的操作。同样，控制线驱动部45通过根据从时序发生器42提供的控制信号，向多个控制线CTL3依次施加控制信号G3来逐行控制子像素31的操作。控制线驱动部46通过根据从时序发生器42提供的控制信号，向多个控制线CTL4依次施加控制信号G4来逐行控制子像素31的操作。控制线驱动部47通过根据从时序发生器42提供的控制信号，向多个控制线CTL6依次施加控制信号G6来逐行控制子像素31的操作。控制线驱动部48通过根据从时序发生器42提供的控制信号，向多个控制线CTL7依次施加控制信号G7来逐行控制子像素31的操作。
数据线驱动部49根据从图像信号处理器21提供的图像信号Spic2以及从时序发生器42提供的控制信号，生成包括像素电压Vsig的数据信号Sig，像素电压Vsig指示每个子像素31的发光亮度，并且向每个数据线DTL施加数据信号Sig。
在此处，在本公开的一个实施方式中，电容器Cs1和电容器Cs2分别对应于“第一电容器”和“第二电容器”的特定的而非限制的实例。在本公开的一个实施方式中，控制晶体管Tr3、控制晶体管Tr4、控制晶体管Tr6以及控制晶体管Tr7对应于“第一晶体管”、“第六晶体管”、“第七晶体管”、以及“第八晶体管”的特定的而非限制的实例。在本公开的一个实施方式中，电压Vofs和电压Vini分别对应于“第一电压”和“第三电压”的特定的而非限制的实例。
图25示出在显示单元2内的显示操作的时序图。(A)表示写入控制信号G1的波形；(B)表示控制信号G2的波形；(C)表示控制信号G3的波形；(D)表示控制信号G4的波形；(E)表示控制信号G6的波形；(F)表示控制信号G7的波形；(G)表示数据信号Sig的波形；(H)表示驱动晶体管Tr5的栅极电压Vg的波形；(I)表示驱动晶体管Tr5的源极电压Vs的波形；以及(J)表示在电容器Cs1的第一端(电容器Cs2的第二端)上的电压Vm。图26A到26G示出了在各个周期内的子像素31的状态。
首先，驱动部40在t51与t52之间的时间周期(初始化周期P1)内初始化子像素31。更具体而言，首先，在时间t51，控制线驱动部45将控制信号G3的电压从高电平变成低电平(图25的(C))。通过该操作，控制晶体管Tr3接通，并且在电容器Cs1的第一端的电压Vm设置为电压Vofs(图25的(J))。同时，控制线驱动部44将控制信号G2的电压从高电平变成低电平(图25的(B))。通过该操作，控制晶体管Tr2接通，以对电容器Cs2进行放电，并且驱动晶体管Tr5的栅极电压Vg设置为电压Vofs(图25的(H))。进一步，同时，控制线驱动部46将控制信号G4的电压从高电平变成低电平(图25的(D))。通过该操作，控制晶体管Tr4接通，并且在电容器Cs1的第二端的电压设置为电压Vccp。
通过这种方式，在子像素31中，在电容器Cs1的两端的电位差设置为(Vccp-Vofs)，并且在电容器Cs2的两端的电位差设置为0V，如图26A所示。在电容器Cs1的两端的电位差(Vccp-Vofs)大于驱动晶体管Tr5的阈值电压Vth的绝对值|Vth|。
接下来，在t52与t53之间的时间周期(Vth校正周期P2)内，驱动部40执行Vth校正。更具体而言，控制线驱动部46在时间t52将控制信号G4的电压从低电平变成高电平(图25的(D))。通过该操作，控制晶体管Tr4断开，并且停止将电压Vccp馈送向电容器Cs1的第二端。进一步，同时，控制线驱动部48将控制信号G7的电压从高电平变成低电平(图25的(F))。通过该操作，控制晶体管Tr7接通，并且电流从驱动晶体管Tr5的源极流入漏极。然后，驱动晶体管Tr5的源极电压Vs减小，以聚集为电压(Vofs+|Vth|)，与上述第一实施方式的情况一样(图25的(I))。换言之，此时，在电容器Cs1的两端的电位差可等于驱动晶体管Tr5的阈值电压Vth的绝对值|Vth|。通过这种方式，在子像素31中，在电容器Cs1的两端的电位差设置为电压|Vth|，如图26B所示。
随后，在时间t53，控制线驱动部48将控制信号G7的电压从低电平变成高电平(图25的(F))。通过该操作，控制晶体管Tr7断开。
随后，在t54与t55之间的时间周期(写入周期P3)内，驱动部40将像素电压Vsig(Vsig1)写入子像素31内。更具体而言，首先，在时间t54，控制线驱动部44将控制信号G2的电压从低电平变成高电平(图25的(B))。通过该操作，控制晶体管Tr2断开。同时，数据线驱动部49将数据信号Sig的电压设置为像素电压Vsig1(图25的(G))，并且写入控制线驱动部43将写入控制信号G1的电压从高电平变成低电平(图25的(A))。通过该操作，写入晶体管Tr1接通，并且在电容器Cs2的第一端的电压设置为电压Vsig1。通过这种方式，在子像素31中，在电容器Cs2的两端的电位差设置为(Vofs–Vsig1)，而电容器Cs1保持其两端的电位差(|Vth|)，如图26C所示。
接下来，在t55与t57之间的时间周期(发光周期P4)内，驱动部40使子像素31发光。更具体而言，在时间t55，写入控制线驱动部43将写入控制信号G1的电压从低电平变成高电平(图25的(A))，并且控制线驱动部45将控制信号G3的电压从低电平变成高电平(图25的(C))。通过该操作，写入晶体管Tr1和控制晶体管Tr3断开，并且从那时开始，与像素电压Vsig1对应的电压保持在电容器Cs2内。同时，控制线驱动部46将控制信号G4的电压从高电平变成低电平(图25的(D))，并且控制线驱动部47将控制信号G6的电压从高电平变成低电平(图25的(E))。通过该操作，控制晶体管Tr4和Tr6接通，并且驱动晶体管Tr5的源极电压Vs提高为电压Vccp(图25的(I))。因此，栅极电压Vg也增大(图25的(H))，造成发光器件19的光发射。通过这种方式，在子像素31内，将发光器件19置于发光状态，同时电容器Cs1保持其两端的电位差(|Vth|)，并且同时电容器Cs2保持其两端的电位差(Vofs-Vsig1)，如图26D所示。
随后，在经过与亮度占空比对应的时间长度的周期之后，在时间t57，控制线驱动部45将控制信号G3的电压从高电平变成低电平(图25的(C))；控制线驱动部46将控制信号G4的电压从低电平变成高电平(图25的(D))；并且控制线驱动部47将控制信号G6的电压从低电平变成高电平(图25的(E))。通过该操作，控制晶体管Tr3接通，并且控制晶体管Tr4和Tr6断开，以停止将电流供应向发光器件19。然后，驱动晶体管Tr5的栅极电压Vg和源极电压Vs降低(图25的(H)和(I))，造成将发光器件19置于非发光状态。此时，在子像素31中，将发光器件19置于非发光状态，同时电容器Cs1保持其两端的电位差，并且同时电容器Cs2保持其两端的电位差，如图26E所示。
随后，在t58与t59之间的时间周期(写入周期P3)内，驱动部40将像素电压Vsig(Vsig2)写入子像素31内。更具体而言，在时间t58，数据线驱动部49将数据信号Sig的电压设置为像素电压Vsig2(图25的(G))，并且写入控制线驱动部43将写入控制信号G1的电压从高电平变成低电平(图25的(A))。通过该操作，写入晶体管Tr1接通，并且在电容器Cs2的第一端的电压设置为电压Vsig2。通过这种方式，在子像素31中，在电容器Cs2的两端的电位差设置为(Vofs–Vsig2)，而电容器Cs1保持其两端的电位差(|Vth|)，如图26F所示。
接下来，在从时间t59开始的时间周期(发光周期P4)内，驱动部40使子像素31发光。更具体而言，在时间t59，写入控制线驱动部43将写入控制信号G1的电压从低电平变成高电平(图25的(A))，并且控制线驱动部45将控制信号G3的电压从低电平变成高电平(图25的(C))。通过该操作，写入晶体管Tr1和控制晶体管Tr3断开，并且从那时开始，与像素电压Vsig2对应的电压保持在电容器Cs2内。同时，控制线驱动部46将控制信号G4的电压从高电平变成低电平(图25的(D))，并且控制线驱动部47将控制信号G6的电压从高电平变成低电平(图25的(E))。通过该操作，控制晶体管Tr4和Tr6接通，并且驱动晶体管Tr5的源极电压Vs提高为电压Vccp(图25的(I))。因此，栅极电压Vg也增大(图25的(H))，造成发光器件19的光发射。通过这种方式，在子像素31内，将发光器件19置于发光状态，同时电容器Cs1保持在两端的电位差(Vth)，并且同时电容器Cs2保持在两端的电位差(Vofs–Vsig2)，如图26G所示。
随后，在显示单元1中，在经过与亮度占空比对应的时间长度的周期之后，发光周期P4结束，并且将发光器件19置于非发光状态。
通过这种配置，也可以获得与由根据上述实施方式的显示单元1实现的效果相似的效果。
【修改实例2-1】
在上述实施方式中，向控制晶体管Tr7的漏极提供电压Vini；然而，配置不限于此。例如，可以向控制晶体管Tr7的漏极提供电压Vcath。可替换地，例如，在驱动晶体管Tr5是增强型时，可以向控制晶体管Tr7的漏极提供电压Vofs。
【修改实例2-2】
在上述实施方式中，提供控制晶体管Tr2；然而，配置不限于此。在后文中，详细描述修改实例2-2。
图27示出了根据修改实例2-2的显示单元2A的配置实例。显示单元2A包括显示部30A和驱动部40A。显示部30A具有子像素32。子像素32具有写入晶体管Tr1、驱动晶体管Tr5、控制晶体管Tr3、Tr4、Tr6以及Tr7、电容器Cs1和Cs2、以及发光器件19。换言之，子像素32从根据上述实施方式(图24)的子像素31中消除控制晶体管Tr2，并且具有所谓的“6Tr2C”配置。驱动部40A具有图像信号处理器21、时序发生器42A、写入控制线驱动部43A、控制线驱动部45到48以及数据线驱动部49A。时序发生器42A基于从外面提供的同步信号Ssync向写入控制线驱动部43A、控制线驱动部45到48以及数据线驱动部49A中的每个提供控制信号，并且控制这些线路驱动部以彼此同步操作。写入控制线驱动部43A通过根据从时序发生器42A中提供的控制信号，向多个写入控制线CTL1依次施加写入控制信号G1来逐行依次选择子像素32。数据线驱动部49A根据从图像信号处理器21中提供的图像信号Spic2以及从时序发生器42A中提供的控制信号，生成包括像素电压Vsig和电压Vofs的数据信号Sig，并且向每个数据线DTL施加数据信号Sig。换言之，通过在根据上述实施方式(图24)的驱动部40中消除控制线驱动部44，将写入控制线驱动部43变成写入控制线驱动部43A，将数据线驱动部49变成数据线驱动部49A，并且将时序发生器42变成时序发生器42A的方式，配置驱动部40A。
图28示出了在显示单元2A内的显示操作的时序图。(A)表示写入控制信号G1的波形；(B)表示控制信号G3的波形；(C)表示控制信号G4的波形；(D)表示控制信号G6的波形；(E)表示控制信号G7的波形；(F)表示数据信号Sig的波形；(G)表示驱动晶体管Tr5的栅极电压Vg的波形；(H)表示驱动晶体管Tr5的源极电压Vs的波形；以及(I)表示电压Vm。
首先，驱动部40A在t61与t62之间的时间周期(初始化周期P1)内初始化子像素32。更具体而言，在时间t61，数据线驱动部49A将数据线DTL的电压设置为电压Vofs(图28的(F))；写入控制线驱动部43A将控制信号G1的电压从高电平变成低电平(图28的(A))；并且控制线驱动部45将控制信号G3的电压从高电平变成低电平(图28的(B))。通过该操作，写入晶体管Tr1和控制晶体管Tr3接通，以将在电容器Cs1的第一端的电压Vm设置为电压Vofs(图28的(I))，并且驱动晶体管Tr5的栅极电压Vg设置为电压Vofs(图28的(G))。同时，控制线驱动部46将控制信号G4的电压从高电平变成低电平(图28的(C))。通过该操作，控制晶体管Tr4接通，并且在电容器Cs1的第二端的电压设置为电压Vccp。
接下来，在t62与t63之间的时间周期(Vth校正周期P2)内，驱动部40A执行Vth校正，与上述实施方式的情况一样。
随后，在时间t63，写入控制线驱动部43A将写入控制信号G1的电压从低电平变成高电平(图28的(A))；并且控制线驱动部45将控制信号G7的电压从低电平变成高电平(图28的(E))。通过该操作，写入晶体管Tr1和控制晶体管Tr3断开。
从该时间周期开始的操作与在根据上述实施方式(图4)的显示单元1的情况下的操作相似。
图29示出了在显示单元2A中的另一个显示操作的时序图。在该实例中，写入控制信号G1的电压在t63与t64之间的时间周期内以及在t67与t68之间的时间周期内保持为低电平。在后文中，详细描述该操作。
首先，驱动部40A在t61与t62之间的时间周期(初始化周期P1)内初始化子像素32，与图28的情况一样，并且在t62与t63之间的时间周期(Vth校正周期P2)内，执行Vth校正，与图28的情况一样。
接下来，在时间t63，控制线驱动部48将控制信号G7的电压从低电平变成高电平(图29的(E))。通过该操作，控制晶体管Tr7断开。
随后，在t64与t65之间的时间周期(写入周期P3)内，驱动部40A将像素电压Vsig(Vsig1)写入子像素32内。更具体而言，在时间t64，数据线驱动部49A将数据信号Sig的电压设置为像素电压Vsig1(图29的(F))。通过该操作，在电容器Cs2的第一端的电压设置为电压Vsig1。
接下来，在t65与t67之间的时间周期(发光周期P4)内，驱动部40A使子像素32发光，与图28的情况一样。
随后，在经过与亮度占空比对应的时间长度的周期之后，在时间t67，写入控制线驱动部43A将写入控制信号G1的电压从高电平变成低电平(图29的(A))；控制线驱动部45将控制线CTL3的电压从高电平变成低电平(图29的(B))；控制线驱动部46将控制信号G4的电压从低电平变成高电平(图29的(C))；并且控制线驱动部47将控制信号G6的电压从低电平变成高电平(图29的(D))。通过该操作，写入晶体管Tr1和控制晶体管Tr3接通，并且控制晶体管Tr4和Tr6断开，造成将发光器件19置于非发光状态，与图28的情况一样。
接下来，在t68与t69之间的时间周期(写入周期P3)内，驱动部40A将像素电压Vsig(Vsig2)写入子像素33内。更具体而言，在时间t68，数据线驱动部49A将数据信号Sig的电压设置为像素电压Vsig2(图29的(F))。通过该操作，在电容器Cs2的第一端的电压设置为电压Vsig2。
接下来，在从时间t69开始的时间周期(发光周期P4)内，驱动部40A使子像素32发光，与图28的情况一样。
随后，在显示单元2A中，在经过与亮度占空比对应的时间长度的周期之后，发光周期P4结束，并且将发光器件19置于非发光状态。
通过这种配置，也可以获得与根据上述实施方式的显示单元2实现的效果相似的效果。进一步，显示单元2A允许减少每个子像素32内的晶体管的数量，因此，例如，可以增强子像素32的布局的自由度，或者可以通过减小子像素32的面积来增大像素密度。而且，显示单元2A允许减少控制线驱动部的数量，从而可以实现简单的配置。
【修改实例2-3】
在上述实施方式中，控制晶体管Tr3的栅极耦接至控制线CTL3；然而，配置不限于此。在后文中，详细描述修改实例2-3。
图30示出了根据修改实例2-3的显示单元2B的配置实例。通过将本修改实例应用于根据上述修改实例2-2的显示单元2A(图27)中的方式，配置显示单元2B。显示单元2B包括显示部30B和驱动部40B。显示部30B具有子像素33。子像素33的控制晶体管Tr3的栅极耦接至写入控制线CTL1。换言之，在根据上述修改实例2-2(图27)的子像素32中，控制晶体管Tr3的栅极耦接至控制线CTL3；然而，在根据本修改实例(图30)的子像素33中，控制晶体管Tr3的栅极耦接至写入控制线CTL1。驱动部40B具有图像信号处理器21、时序发生器42B、写入控制线驱动部43A、控制线驱动部46到48以及数据线驱动部49A。时序发生器42B基于从外面提供的同步信号Ssync向写入控制线驱动部43A、控制线驱动部46到48以及数据线驱动部49A中的每个提供控制信号，并且控制这些线路驱动部以彼此同步操作。换言之，通过在根据上述修改实例2-2(图27)的驱动部40A中消除控制线驱动部45并且将时序发生器42A变成时序发生器42B的方式，配置驱动部40B。
换言之，在显示单元2B中，将写入控制信号G1提供向写入晶体管Tr1的栅极，将注意力集中于在根据上述修改实例2-2(图29)的显示单元2A内，写入控制信号G1(图29的(A))的波形和控制信号G3(图29的(B))的波形彼此相似这一事实。
图31示出了在显示单元2B内的显示操作的时序图。(A)表示写入控制信号G1的波形；(B)表示控制信号G4的波形；(C)表示控制信号G6的波形；(D)表示控制信号G7的波形；(E)表示数据信号Sig的波形；(F)表示驱动晶体管Tr5的栅极电压Vg的波形；(G)表示驱动晶体管Tr5的源极电压Vs的波形；以及(H)表示电压Vm。图31从根据修改实例2-2的显示单元2A的时序图(图29)中省略了控制信号G3的波形。换言之，显示单元2B执行与显示单元2A(图27和图29)的操作相似的操作。
通过这种配置，也可以获得与根据上述实施方式的显示单元2实现的效果相似的效果。进一步，显示单元2B允许减少控制线驱动部的数量，从而可以实现简单的配置。
【修改实例2-4】
在上述实施方式中，提供控制晶体管Tr6；然而，配置不限于此。在后文中，详细描述修改实例2-4。
图32示出了根据修改实例2-4的显示单元2C的配置实例。通过将本修改实例应用于根据上述修改实例2-3的显示单元2B(图30)中的方式，配置显示单元2C。显示单元2C包括显示部30C和驱动部40C。显示部30C具有子像素34。子像素34具有写入晶体管Tr1、驱动晶体管Tr5、控制晶体管Tr3、Tr4以及Tr7、电容器Cs1和Cs2、以及发光器件19。换言之，子像素34从根据上述修改实例2-3(图30)的子像素33中消除控制晶体管Tr6，并且具有所谓的“5Tr2C”配置。进一步，显示部30C具有在行方向(横向)延伸的多个电力线DSL。发光器件19的负极耦接至电力线DSL。驱动部40C具有图像信号处理器21、时序发生器42C、写入控制线驱动部43A、控制线驱动部46和48、电力线驱动部48C以及数据线驱动部49A。时序发生器42C基于从外面提供的同步信号Ssync向写入控制线驱动部43A、控制线驱动部46和48、电力线驱动部48C以及数据线驱动部49A中的每个提供控制信号，并且控制这些线路驱动部以彼此同步操作。电力线驱动部48C通过根据从时序发生器42C中提供的控制信号，向多个电力线DSL依次施加电力信号DS来逐行控制子像素34的操作。电力信号DS2在电压Vcath与电压Vccp之间进行转变。换言之，通过在根据上述修改实例2-3(图30)的驱动部40B中消除控制线驱动部47，增加电力线驱动部48C，并且将时序发生器42B变成时序发生器42C的方式，配置驱动部40C。
图33示出了在显示单元2C内的显示操作的时序图。(A)表示写入控制信号G1的波形；(B)表示控制信号G4的波形；(C)表示控制信号G7的波形；(D)表示数据信号Sig的波形；(E)表示电力信号DS2的波形；(F)表示驱动晶体管Tr5的栅极电压Vg的波形；(G)表示驱动晶体管Tr5的电源电压Vs的波形；以及(H)表示电压Vm。
首先，驱动部40A在t81与t82之间的时间周期(初始化周期P1)内初始化子像素34。更具体而言，在时间t81，数据线驱动部49A将数据线DTL的电压设置为电压Vofs(图33的(D))；写入控制线驱动部43A将写入控制信号G1的电压从高电平变成低电平(图33的(A))；并且控制线驱动部46将控制信号G4的电压从高电平变成低电平(图33的(B))，与修改实例2-3的情况一样。同时，电力线驱动部48C将电力信号DS2的电压变成电压Vccp(图33的(E))。通过该操作，将发光器件19置于反向偏置状态中，造成将发光器件19置于非发光状态中。结果，子像素34被初始化，与修改实例2-3的情况一样。
接下来，在t82与t83之间的时间周期(Vth校正周期P2)内，驱动部40C执行Vth校正，与修改实例2-3的情况一样。
随后，在时间t83，控制线驱动部48将控制信号G7的电压从低电平变成高电平(图33的(C))。通过该操作，控制晶体管Tr7断开。
随后，在t84与t85之间的时间周期(写入周期P3)内，驱动部40C将像素电压Vsig(Vsig1)写入子像素34内。更具体而言，在时间t84，数据线驱动部49A将数据信号Sig的电压设置为像素电压Vsig1(图33的(D))。通过该操作，在电容器Cs2的第一端的电压设置为电压Vsig1。
接下来，在t85与t87之间的时间周期(发光周期P4)内，驱动部40C使子像素34发光。更具体而言，在时间t85，写入控制线驱动部43A将写入控制信号G1的电压从低电平变成高电平(图33的(A))。通过该操作，写入晶体管Tr1和控制晶体管Tr3断开，并且从那时开始，与像素电压Vsig1对应的电压保持在电容器Cs2内。同时，控制线驱动部46将控制信号G4的电压从高电平变成低电平(图33的(B))，并且电力线驱动部48C将电力信号DS2的电压从电压Vccp变成电压Vcath(图33的(E))。通过该操作，控制晶体管Tr4接通，并且将发光器件19置于正向偏置状态中，造成将发光器件19置于发光状态中，与上述修改实例2-3的情况一样。
然后，在经过与亮度占空比对应的时间长度的周期之后，在时间t87，写入控制线驱动部43A将写入控制信号G1的电压从高电平变成低电平(图33的(A))；控制线驱动部46将控制信号G4的电压从低电平变成高电平(图33的(B))；并且电力线驱动部48C将电力信号DS2的电压从电压Vcath变成电压Vccp(图33的(E))。通过该操作，写入晶体管Tr1和控制晶体管Tr3接通，控制晶体管Tr4断开，并且进一步，将发光器件19置于反向偏置状态中。结果，将发光器件19置于非发光状态中，与上述修改实例2-3的情况一样。
然后，在t88与t89之间的时间周期(写入周期P3)内，驱动部40C将像素电压Vsig(Vsig2)写入子像素34内。更具体而言，在时间t88，数据线驱动部49A将数据信号Sig的电压设置为像素电压Vsig2(图33的(D))。通过该操作，在电容器Cs2的第一端的电压设置为电压Vsig2。
随后，在从时间t89开始的时间周期(发光周期P4)内，驱动部40C使子像素34发光。更具体而言，在时间t89，写入控制线驱动部43A将写入控制信号G1的电压从低电平变成高电平(图33的(A))。通过该操作，写入晶体管Tr1和控制晶体管Tr3断开，并且从那时开始，与像素电压Vsig2对应的电压保持在电容器Cs2内。同时，控制线驱动部46将控制信号G4的电压从高电平变成低电平(图33的(B))，并且电力线驱动部48C将电力信号DS2的电压从电压Vccp变成电压Vcath(图33的(E))。通过该操作，控制晶体管Tr4接通，并且将发光器件19置于正向偏置状态中，造成将发光器件19置于发光状态中，与上述修改实例2-3的情况一样。
随后，在显示单元2C中，在经过与亮度占空比对应的时间长度的周期之后，发光周期P4结束，并且将发光器件19置于非发光状态。
通过这种配置，也可以获得与根据上述实施方式的显示单元2实现的效果相似的效果。进一步，显示单元2C允许减少每个子像素34内的晶体管的数量，因此，例如，可以增强子像素34的布局的自由度，或者可以通过减小子像素34的面积来增大像素密度。
【修改实例2-5】
在上述实施方式中，控制晶体管Tr6由P沟道MOS TFT配置成；然而，配置不限于此。在后文中，详细描述修改实例2-5。
图34示出了根据修改实例2-5的显示单元2D的配置实例。通过将本修改实例应用于根据上述修改实例2-3的显示单元2B(图30)中的方式，配置显示单元2D。显示单元2D包括显示部30D和驱动部40D。显示部30D具有子像素35。子像素35具有控制晶体管Tr6D。在该实例中，控制晶体管Tr6由N沟道MOS TFT配置成。控制晶体管Tr6D的栅极耦接至写入控制线CTL1。换言之，在根据上述修改实例2-3(图30)的子像素33中，控制晶体管Tr6由P沟道MOSTFT配置成，并且控制晶体管Tr6的栅极耦接至控制线CTL6；然而，在根据本修改实例(图34)的子像素35中，控制晶体管Tr6D由N沟道MOS TFT配置成，并且控制晶体管Tr6D的栅极耦接至写入控制线CTL1。驱动部40B具有图像信号处理器21、时序发生器42D、写入控制线驱动部43A、控制线驱动部46和48以及数据线驱动部49A。时序发生器42D基于从外面提供的同步信号Ssync向写入控制线驱动部43A、控制线驱动部46和48以及数据线驱动部49A中的每个提供控制信号，并且控制这些线路驱动部以彼此同步操作。换言之，通过在根据上述修改实例2-3(图30)的驱动部40B中消除控制线驱动部47并且将时序发生器42B变成时序发生器42D的方式，配置驱动部40D。
换言之，在显示单元2D中，使用作为N沟道MOS TFT的控制晶体管Tr6D，代替作为P沟道MOS TFT的控制晶体管Tr6，并且将写入控制信号G1提供向控制晶体管Tr6D的栅极，将注意力集中于在根据上述修改实例2-3(图31)的显示单元2B内，写入控制信号G1(图31的(A))的波形和控制信号G6(图31的(C))的波形彼此相反这一事实。
图35示出了在显示单元2D内的显示操作的时序图。(A)表示写入控制信号G1的波形；(B)表示控制信号G4的波形；(C)表示控制信号G7的波形；(D)表示数据信号Sig的波形；(E)表示驱动晶体管Tr5的栅极电压Vg的波形；(F)表示驱动晶体管Tr5的源极电压Vs的波形；以及(G)表示电压Vm。图35从根据修改实例2-3的显示单元2B的时序图(图31)中省略了控制信号G6的波形。换言之，显示单元2D执行与显示单元2B(图30和图31)的操作相似的操作。
通过这种配置，也可以获得与根据上述实施方式的显示单元2实现的效果相似的效果。进一步，显示单元2D允许减少控制线驱动部的数量，从而可以实现简单的配置。
【修改实例2-6】
在上述实施方式中，提供控制晶体管Tr7；然而，配置不限于此。在后文中，详细描述修改实例2-6。
图36示出了根据修改实例2-6的显示单元2E的配置实例。通过将本修改实例应用于根据上述实施方式(24)的显示单元2中的方式，配置显示单元2E。显示单元2E包括显示部30E和驱动部40E。显示部30E具有子像素36。子像素36具有写入晶体管Tr1、驱动晶体管Tr5、控制晶体管Tr2到Tr4以及Tr6、电容器Cs1和Cs2、以及发光器件19。换言之，子像素36从根据上述实施方式(图24)的子像素31中消除控制晶体管Tr7，并且具有所谓的“6Tr2C”配置。驱动部40E具有图像信号处理器21、时序发生器42E、写入控制线驱动部43、控制线驱动部44到46以及47E以及数据线驱动部49。时序发生器42E基于从外面提供的同步信号Ssync向写入控制线驱动部43、控制线驱动部44到46以及47E以及数据线驱动部49中的每个提供控制信号，并且控制这些线路驱动部以彼此同步操作。控制线驱动部47E通过根据从时序发生器42中提供的控制信号，向多个控制线CTL6依次施加控制信号G6来逐行控制子像素36的操作。换言之，通过在根据上述实施方式(图24)的驱动部40中消除控制线驱动部48，将控制线驱动部47变成控制线驱动部47E，并且将时序发生器42变成时序发生器42E的方式，配置驱动部40E。
图37示出了在显示单元2E内的显示操作的时序图。(A)表示写入控制信号G1的波形；(B)表示控制信号G2的波形；(C)表示控制信号G3的波形；(D)表示控制信号G4的波形；(E)表示控制信号G6的波形；(F)表示数据信号Sig的波形；(G)表示驱动晶体管Tr5的栅极电压Vg的波形；(H)表示驱动晶体管Tr5的源极电压Vs的波形；以及(I)表示在电容器Cs1的第一端(电容器Cs2的第二端)上的电压Vm。图38A到图38G示出了在各个周期的子像素36的状态。
首先，驱动部40E在t101与t102之间的时间周期(初始化周期P1)内初始化子像素36，与上述实施方式(图25)的情况一样。通过该操作，在子像素36中，在电容器Cs1的两端的电位差设置为(Vccp-Vofs)，并且在电容器Cs2的两端的电位差设置为0V，如图38A所示。
接下来，在t102与t103之间的时间周期(Vth校正周期P2)内，驱动部40E执行Vth校正。更具体而言，控制线驱动部46在时间t102将控制信号G4的电压从低电平变成高电平(图37的(D))。通过该操作，控制晶体管Tr4断开，并且停止将电压Vccp馈送向电容器Cs1的第二端。进一步，同时，控制线驱动部47E将控制信号G6的电压从高电平变成低电平(图37的(E))。通过该操作，控制晶体管Tr6接通，并且电流从驱动晶体管Tr5的源极流入漏极。然后，驱动晶体管Tr5的源极电压Vs下降，以聚集在电压(Vofs+|Vth|)上，与上述实施方式(图37的(H))的情况一样。此时，电流瞬时流过发光器件19，造成发光器件19的光发射。通过这种方式，在子像素36中，在电容器Cs1的两端的电位差设置为电压|Vth|，如图38B所示。
随后，在时间t103，控制线驱动部47E将控制信号G6的电压从低电平变成高电平(图33的(E))。通过该操作，控制晶体管Tr6断开。
随后，在t104与t105之间的时间周期(写入周期P3)内，驱动部40E将像素电压Vsig(Vsig1)写入子像素36内，与上述实施方式(图25)的情况一样。通过该操作，在子像素36中，在电容器Cs2的两端的电位差设置为(Vofs-Vsig1)，而电容器Cs1保持其两端的电位差(|Vth|)，如图38C所示。随后，在t105与t107之间的时间周期(发光周期P4)内，驱动部40使子像素36发光，与上述实施方式(图25)的情况一样。通过该操作，在子像素36中，将发光器件19置于发光状态内，同时电容器Cs1保持在两端的电位差(|Vth|)，并且同时电容器Cs2保持在两端的电位差(Vofs-Vsig1)，如图38D所示。然后，在经过与亮度占空比对应的时间长度的周期之后，在时间t107，将发光器件19置于非发光状态，与上述实施方式(图25)的情况一样。通过这种方式，在子像素36中，将发光器件19置于非发光状态，同时电容器Cs1保持在两端的电位差，并且同时电容器Cs2保持在两端的电位差，如图38E所示。
接下来，在t108与t109之间的时间周期(写入周期P3)内，驱动部40将像素电压Vsig(Vsig2)写入子像素36内，与上述实施方式(图25)的情况一样。通过该操作，在子像素36中，在电容器Cs2的两端的电位差设置为(Vofs-Vsig2)，而电容器Cs1保持在两端的电位差(|Vth|)，如图38F所示。随后，在从时间t109开始的时间周期(发光周期P4)内，驱动部40使子像素36发光，与上述实施方式(图25)的情况一样。通过该操作，在子像素36中，将发光器件19置于发光状态，同时电容器Cs1保持在两端的电位差(|Vth|)，并且同时电容器Cs2保持在两端的电位差(Vofs-Vsig2)，如图38G所示。然后，在显示单元1中，在经过与亮度占空比对应的时间长度的周期之后，发光周期P4结束，并且将发光器件19置于非发光状态。
接下来，作为一个实例，描述将本修改实例应用于根据上述修改实例2-2(图27)的显示单元2A中的情况。
图39示出了根据本修改实例的显示单元2F的配置实例。显示单元2F包括显示部30F和驱动部40F。显示部30F具有子像素37。子像素37具有写入晶体管Tr1、驱动晶体管Tr5、控制晶体管Tr3、Tr4以及Tr6、电容器Cs1和Cs2、以及发光器件19。换言之，子像素37从根据上述修改实例2-2(图27)的子像素32中消除控制晶体管Tr7，并且具有所谓的“5Tr2C”配置。驱动部40F具有图像信号处理器21、时序发生器42F、写入控制线驱动部43A、控制线驱动部45、46以及47E以及数据线驱动部49A。时序发生器42F基于从外面提供的同步信号Ssync向写入控制线驱动部43A、控制线驱动部45、46以及47E以及数据线驱动部49A中的每个提供控制信号，并且控制这些线路驱动部以彼此同步操作。换言之，通过在根据上述修改实例2-2(图27)的驱动部40A中消除控制线驱动部48，将控制线驱动部47变成控制线驱动部47E，并且将时序发生器42A变成时序发生器42F的方式，配置驱动部40F。
图40示出了在显示单元2F内的显示操作的时序图。(A)表示写入控制信号G1的波形；(B)表示控制信号G3的波形；(C)表示控制信号G4的波形；(D)表示控制信号G6的波形；(E)表示数据信号Sig的波形；(F)表示驱动晶体管Tr5的栅极电压Vg的波形；(G)表示驱动晶体管Tr5的源极电压Vs的波形；以及(H)表示电压Vm。
首先，驱动部40F在t111与t112之间的时间周期(初始化周期P1)内初始化子像素37，与上述修改实例2-2(图29)的情况一样。
接下来，在t112与t113之间的时间周期(Vth校正周期P2)内，驱动部40F执行Vth校正。更具体而言，控制线驱动部46在时间t112将控制信号G4的电压从低电平变成高电平(图40的(C))。通过该操作，控制晶体管Tr4断开，并且停止将电压Vccp馈送向电容器Cs1的第二端。进一步，同时，控制线驱动部47E将控制信号G6的电压从高电平变成低电平(图40的(D))。通过该操作，控制晶体管Tr6接通，并且电流从驱动晶体管Tr5的源极流入漏极。然后，驱动晶体管Tr5的源极电压Vs下降，以聚集在电压(Vofs+|Vth|)上，与上述修改实例2-2(图40的(G))的情况一样。此时，电流瞬时流过发光器件19，造成发光器件19的瞬时光发射。
随后，在时间t113，控制线驱动部47E将控制信号G6的电压从低电平变成高电平(图40的(D))。通过该操作，控制晶体管Tr6断开。
从该时间周期开始的操作与在根据上述修改实例2-2(图29)的显示单元2A的情况中的操作相似。
接下来，作为一个实例，描述将本修改实例应用于根据上述修改实例2-3(图30)的显示单元2B中的情况。
图41示出了根据本修改实例的显示单元2G的配置实例。通过将本修改实例应用于根据上述修改实例2-3的显示单元2B中的方式，配置显示单元2G。显示单元2G包括显示部30G和驱动部40G。显示部30G具有子像素38。子像素38具有写入晶体管Tr1、驱动晶体管Tr5、控制晶体管Tr3、Tr4以及Tr6、电容器Cs1和Cs2、以及发光器件19。换言之，子像素37从根据上述修改实例2-3(图30)的子像素33中消除控制晶体管Tr7，并且具有所谓的“5Tr2C”配置。驱动部40G具有图像信号处理器21、时序发生器42G、写入控制线驱动部43A、控制线驱动部46以及47E以及数据线驱动部49A。时序发生器42G基于从外面提供的同步信号Ssync向写入控制线驱动部43A、控制线驱动部46以及47E以及数据线驱动部49A中的每个提供控制信号，并且控制这些线路驱动部以彼此同步操作。换言之，通过在根据上述修改实例2-3(图30)的驱动部40B中消除控制线驱动部48，将控制线驱动部47变成控制线驱动部47E，并且将时序发生器42B变成时序发生器42G的方式，配置驱动部40G。
图42示出了在显示单元2G内的显示操作的时序图。(A)表示写入控制信号G1的波形；(B)表示控制信号G4的波形；(C)表示控制信号G6的波形；(D)表示数据信号Sig的波形；(E)表示驱动晶体管Tr5的栅极电压Vg的波形；(F)表示驱动晶体管Tr5的源极电压Vs的波形；以及(G)表示电压Vm。
首先，驱动部40G在t121与t122之间的时间周期(初始化周期P1)内初始化子像素38，与上述修改实例2-3(图31)的情况一样。
接下来，在t122与t123之间的时间周期(Vth校正周期P2)内，驱动部40G执行Vth校正。更具体而言，控制线驱动部46在时间t122将控制信号G4的电压从低电平变成高电平(图42的(B))。通过该操作，控制晶体管Tr4断开，并且停止将电压Vccp馈送向电容器Cs1的第二端。进一步，同时，控制线驱动部47E将控制信号G6的电压从高电平变成低电平(图42的(C))。通过该操作，控制晶体管Tr6接通，并且电流从驱动晶体管Tr5的源极流入漏极。然后，驱动晶体管Tr5的源极电压Vs下降，以聚集在电压(Vofs+|Vth|)上，与上述修改实例2-3(图42的(F))的情况一样。此时，电流瞬时流过发光器件19，造成发光器件19的瞬时光发射。
随后，在时间t123，控制线驱动部47E将控制信号G6的电压从低电平变成高电平(图42的(C))。通过该操作，控制晶体管Tr6断开。
从该时间周期开始的操作与在根据上述修改实例2-3(图31)的显示单元2B的情况中的操作相似。
通过这种配置，也可以获得与根据任何上述实施方式的显示单元2等实现的效果相似的效果。进一步，显示单元2E、2F以及2G允许减少控制线驱动部的数量，从而可以实现简单的配置。要注意的是，发光器件19在Vth校正周期P2内瞬时发射光，因此，对比度可能退化。因此，显示单元2E、2F以及2G可以用于对比度的这种退化不重要的任何应用中。
【修改实例2-7】
在上述实施方式中，将电压从驱动部提供向发光器件19的负极；然而，配置不限于此，并且可替换地，可以将电压从驱动部提供向发光器件19的正极，例如，与在图43示出的显示单元2H一样。显示单元2H包括显示部30H和驱动部40H。通过将每个晶体管从N沟道MOS型变成P沟道MOS型并且反转发光器件19的方向的方式，配置显示单元2H。驱动部40H具有图像信号处理器21、时序发生器42H、写入控制线驱动部43H、控制线驱动部44H到47H以及数据线驱动部49。
(3、应用实例)
接下来，对在上述相应实施方式中提及的任何显示单元的应用实例提供描述。根据上述相应实施方式的任何显示单元可以适用于在每个领域中的电子设备内的显示单元，其中，显示作为从外面输入或内部生成的图像信号的输入的图像信号，作为图像或视频图片，电子设备例如为电视接收器、数码相机。笔记本个人电脑、包括移动电话的移动终端、或摄像机。
图44示出智能电话300的外观。例如，智能电话300可以具有主体部分310和显示部320，并且显示部320由任何上述显示单元配置成。
在上述相应实施方式中提及的任何显示单元可以通过这种方式适用于各种电子设备，并且本技术允许减少功耗。尤其地，在具有电池的移动电子设备中，本技术明显有助于延长电池驱动时间段。
迄今参考一些实施方式及其修改实例以及电子设备的应用实例，描述本技术；然而，本技术不限于上述实施方式等，而是能够具有各种修改。
例如，在上述相应的实施方式中，执行扫描驱动，同时保持帧周期的长度；然而，该操作不限于此。例如，如在图45所示，在执行预备驱动DP时，帧周期的长度可以缩短，并且可以在预备驱动DP之后立即执行写入驱动DW。
要注意的是，仅仅为了说明的目的，提供在本说明书中描述的效果。因此，本技术的效果不限于在本说明书中描述的那些效果。本技术可以具有除了在本说明书中描述的那些效果以外的任何效果。
例如，可以如下配置本技术。
(1)一种显示单元，包括：
单位像素；以及
驱动部，其驱动所述单位像素，其中，
所述单位像素包括：
发光器件；
电容器部，其具有通过第一节点串联耦接的第一电容器和第二电容器；
驱动晶体管，其将与在所述电容器部的两端上的电位差对应的驱动电流供应向发光器件；以及
第一晶体管，其通过接通来将第一电压传送向第一节点。
(2)根据(1)所述的显示单元，其中，所述驱动部执行预备驱动，并且在所述预备驱动之后，不止一次交替地执行写入驱动和发光驱动，所述预备驱动在第一电容器内设置预定电压，所述写入驱动在第二电容器内设置与像素电压对应的电压，并且所述发光驱动将驱动电流供应向所述发光器件。
(3)根据(2)所述的显示单元，其中，
所述驱动晶体管具有栅极和源极，
所述发光器件耦接至第二节点，
所述单位像素进一步包括第二晶体管，其通过接通来耦接驱动晶体管的源极和第二节点，
所述第一电容器插在第一节点与第二节点之间，并且
所述第二电容器插在第一节点与驱动晶体管的栅极之间。
(4)根据(3)所述的显示单元，其中，
所述预备驱动包括第一预备驱动以及在所述第一预备驱动之后执行的第二预备驱动，并且
所述驱动部在所述第一预备驱动中接通第一晶体管并且将第一电源电压施加至驱动晶体管的漏极，并且在所述第二预备驱动中接通第一晶体管和第二晶体管并且将第二电源电压施加至驱动晶体管的漏极。
(5)根据(3)所述的显示单元，其中，
所述预备驱动包括第一预备驱动以及在所述第一预备驱动之后执行的第二预备驱动，
所述单位像素进一步包括第三晶体管，其通过接通来将第二电压传送向第二节点，并且
所述驱动部在所述第一预备驱动中接通第一晶体管和第三晶体管并且断开第二晶体管，并且在所述第二预备驱动中接通第一晶体管和第二晶体管并且断开第三晶体管。
(6)根据(4)或(5)所述的显示单元，其中，
所述单位像素进一步包括写入晶体管，其通过接通来将像素电压或第一电压选择性传送向驱动晶体管的栅极，并且
所述驱动部在所述预备驱动中通过接通写入晶体管来将第一电压传送向驱动晶体管的栅极，并且在所述写入驱动中通过接通写入晶体管来将像素电压传送向驱动晶体管的栅极。
(7)根据(6)所述的显示单元，其中，所述写入晶体管的栅极耦接至所述第一晶体管的栅极。
(8)根据(4)或(5)所述的显示单元，其中，
所述单位像素进一步包括：第四晶体管，其通过接通来耦接驱动晶体管的栅极和第一节点；以及写入晶体管，其通过接通来将像素电压传送向驱动晶体管的栅极，并且
所述驱动部在所述预备驱动中接通第四晶体管并且断开写入晶体管，并且在所述写入驱动中断开第四晶体管并且接通写入晶体管。
(9)根据(2)所述的显示单元，其中，
所述驱动晶体管包括栅极、漏极以及源极，
所述发光器件耦接至所述驱动晶体管的源极，
所述第一电容器插在第一节点与驱动晶体管的源极之间，并且
所述第二电容器插在第一节点与驱动晶体管的栅极之间。
(10)根据(9)所述的显示单元，其中，所述单位像素进一步包括第五晶体管，其通过接通来将电源电压传送向驱动晶体管的漏极。
(11)根据(2)所述的显示单元，其中，
所述驱动晶体管包括栅极、漏极以及源极，
所述单位像素进一步包括：第六晶体管，其通过接通来将电源电压传送向驱动晶体管的源极；以及第七晶体管，其通过接通来耦接驱动晶体管的漏极和发光器件，
所述第一电容器插在第一节点与驱动晶体管的源极之间，并且
所述第二电容器插在第一节点与驱动晶体管的栅极之间。
(12)根据(11)所述的显示单元，其中，
所述单位像素进一步包括第八晶体管，其通过接通来将第三电压传送向驱动晶体管的漏极，
所述预备驱动包括第一预备驱动以及在所述第一预备驱动之后执行的第二预备驱动，并且
所述驱动部在所述第一预备驱动中接通第一晶体管和第六晶体管并且断开第七晶体管和第八晶体管，并且在所述第二预备驱动中接通第一晶体管和第八晶体管并且断开第六晶体管和第七晶体管。
(13)根据(12)所述的显示单元，其中，所述第一晶体管的栅极耦接至第七晶体管的栅极。
(14)根据(12)或(13)所述的显示单元，其中，所述第三电压是等于第一电压的电压。
(15)根据(11)所述的显示单元，其中，
所述预备驱动包括第一预备驱动以及在所述第一预备驱动之后执行的第二预备驱动，并且
所述驱动部在所述第一预备驱动中接通第一晶体管和第六晶体管并且断开第七晶体管，并且在所述第二预备驱动中接通第一晶体管和第七晶体管并且断开第六晶体管。
(16)根据(2)所述的显示单元，其中，
所述驱动晶体管包括栅极、漏极以及源极，
所述单位像素进一步包括：第六晶体管，其通过接通来将电源电压传送向驱动晶体管的源极；以及第八晶体管，其通过接通来将第三电压传送向驱动晶体管的漏极，
所述发光器件包括负极和正极，所述正极耦接至所述驱动晶体管的漏极，
所述第一电容器插在第一节点与驱动晶体管的源极之间，并且
所述第二电容器插在第一节点与驱动晶体管的栅极之间。
(17)根据(16)所述的显示单元，其中，
所述预备驱动包括第一预备驱动以及在所述第一预备驱动之后执行的第二预备驱动，并且
所述驱动部在所述第一预备驱动中接通第一晶体管和第六晶体管，断开第八晶体管，并且将第三电源电压施加至所述发光器件的负极，并且在所述第二预备驱动中接通第一晶体管和第八晶体管，断开第六晶体管，并且将第三电源电压施加至所述发光器件的负极。
(18)根据(17)所述的显示单元，其中，所述驱动部在所述写入驱动中将第三电源电压施加至所述发光器件的负极，并且在所述发光驱动中将第四电源电压施加至所述发光器件的负极。
(19)根据(2)到(18)中任一项所述的显示单元，其中，所述驱动部在比相当于单帧周期的时间更短的时间内为所述单位像素执行预备驱动。
(20)根据(19)所述的显示单元，其中，所述驱动部执行在所述预备驱动之后立即执行不止一次的写入驱动的初始写入驱动。
(21)根据(19)所述的显示单元，其中，所述驱动部执行在完成所述预备驱动时经过预定的时间周期之后执行不止一次的写入驱动的初始写入驱动。
(22)根据(2)到(18)中任一项所述的显示单元，其中，所述驱动部在相当于单帧周期的时间周期内为所述单位像素执行预备驱动。
(23)根据(2)到(22)中任一项所述的显示单元，其中，
所述单位像素包括多个单位像素，并且
所述驱动部针对所述多个单位像素一起执行预备驱动。
(24)根据(23)所述的显示单元，其中，在所述多个单位像素内的驱动晶体管的漏极彼此耦接。
(25)根据(2)到(22)中任一项所述的显示单元，其中，
所述单位像素包括多个单位像素，并且
所述驱动部通过以一个或多个线路为单元执行所述多个单位像素的扫描，来针对所述多个单位像素执行预备驱动。
(26)根据(25)所述的显示单元，其中，与一个或多个线路对应的单位像素内的驱动晶体管的漏极彼此耦接。
(27)一种驱动方法，包括：
执行预备驱动，其在电容器部的第一电容器内设置预定电压；并且
在所述预备驱动之后，不止一次交替地执行写入驱动和发光驱动，所述写入驱动在电容器部的第二电容器内设置与像素电压对应的电压，所述第二电容器通过第一节点与所述第一电容器串联耦接，并且所述发光驱动将与在所述电容器部的两端上的电位差对应的驱动电流供应向发光器件。
(28)一种电子设备，其具有显示单元以及控制所述显示单元的操作的控制部，所述显示单元包括：
单位像素；以及
驱动部，其驱动所述单位像素，其中，
所述单位像素包括：
发光器件；
电容器部，其具有通过第一节点串联耦接的第一电容器和第二电容器；
驱动晶体管，其将与在所述电容器部的两端上的电位差对应的驱动电流供应向发光器件；以及
第一晶体管，其通过接通来将第一电压传送向第一节点。
本申请要求基于2014年5月14日在日本专利局提交的日本专利申请号2014-100767的优先权，该案之全文通过引证结合于本申请中。
本领域的技术人员应理解的是，只要在所附权利要求或其等同物的范围内，根据设计要求以及其他因素，可以发生各种修改、组合、子组合以及变更。

Claims (10)

1.一种显示装置，包括：
单位像素；以及
第一驱动部，被配置为驱动所述单位像素；以及
第二驱动部，被配置为驱动所述单位像素，其中，
所述单位像素包括：
发光器件；
串联电连接的第一电容器和第二电容器；
第一晶体管，被配置为在所述第一晶体管处于接通状态时将来自数据信号线的数据信号提供给所述第一电容器；
第二晶体管，被配置为根据所述第一电容器中存储的电压将来自第一电压线的驱动电流提供给所述发光器件；
第三晶体管，电连接于所述第一电压线与所述第二晶体管之间；以及
第四晶体管，电连接于第二电压线与节点之间，所述节点电连接至所述第一电容器和所述第二电容器，
所述第一晶体管的控制端和所述第四晶体管的控制端电连接至所述第一驱动部，以及
所述第三晶体管的控制端电连接至所述第二驱动部。
2.根据权利要求1所述的显示装置，其中，所述第一晶体管的控制端和所述第四晶体管的控制端通过相同的控制线电连接至所述第一驱动部。
3.根据权利要求1所述的显示装置，还包括：第五晶体管，所述第五晶体管电连接于所述第二晶体管与所述发光器件的正极之间，其中，所述第五晶体管的控制端电连接至所述第二驱动部。
4.根据权利要求3所述的显示装置，其中，
所述第三晶体管的控制端通过第一控制线电连接至所述第二驱动部，以及
所述第五晶体管的控制端通过第二控制线电连接至所述第二驱动部。
5.根据权利要求1所述的显示装置，还包括第六晶体管，所述第六晶体管电连接至所述发光器件的正极。
6.根据权利要求5所述的显示装置，其中，所述第六晶体管的控制端电连接至所述第二驱动部。
7.根据权利要求5所述的显示装置，其中，所述发光器件的负极电连接至第三电压线，以及所述第六晶体管电连接于所述发光器件的正极与不同于所述第三电压线的电压线之间。
8.根据权利要求1所述的显示装置，其中，
所述第一晶体管、所述第二晶体管、所述第三晶体管以及所述第四晶体管由P沟道晶体管构成。
9.根据权利要求3所述的显示装置，其中，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管以及所述第五晶体管由P沟道晶体管构成。
10.根据权利要求5所述的显示装置，其中，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管以及所述第六晶体管由P沟道晶体管构成。
CN201911137202.XA 2014-05-14 2015-04-24 显示单元、驱动方法以及电子设备 Active CN110910832B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014100767 2014-05-14
JP2014-100767 2014-05-14
CN201580023787.6A CN106463091B (zh) 2014-05-14 2015-04-24 显示单元、驱动方法以及电子设备
PCT/JP2015/062522 WO2015174248A1 (ja) 2014-05-14 2015-04-24 表示装置、駆動方法、および電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201580023787.6A Division CN106463091B (zh) 2014-05-14 2015-04-24 显示单元、驱动方法以及电子设备

Publications (2)

Publication Number Publication Date
CN110910832A CN110910832A (zh) 2020-03-24
CN110910832B true CN110910832B (zh) 2022-10-21

Family

ID=54479791

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201911137202.XA Active CN110910832B (zh) 2014-05-14 2015-04-24 显示单元、驱动方法以及电子设备
CN201580023787.6A Active CN106463091B (zh) 2014-05-14 2015-04-24 显示单元、驱动方法以及电子设备
CN201911136318.1A Active CN110956931B (zh) 2014-05-14 2015-04-24 显示单元、驱动方法以及电子设备

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201580023787.6A Active CN106463091B (zh) 2014-05-14 2015-04-24 显示单元、驱动方法以及电子设备
CN201911136318.1A Active CN110956931B (zh) 2014-05-14 2015-04-24 显示单元、驱动方法以及电子设备

Country Status (4)

Country Link
US (3) US10096282B2 (zh)
JP (1) JP6586951B2 (zh)
CN (3) CN110910832B (zh)
WO (1) WO2015174248A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10140940B2 (en) * 2015-07-24 2018-11-27 Japan Display Inc. Display device
KR102652310B1 (ko) * 2016-08-30 2024-03-29 엘지디스플레이 주식회사 유기발광표시장치, 컨트롤러 및 컨트롤러의 구동 방법
KR20220042029A (ko) * 2020-09-25 2022-04-04 삼성디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005352411A (ja) * 2004-06-14 2005-12-22 Sharp Corp 電流駆動型表示素子の駆動回路およびそれを備えた表示装置
CN103594052A (zh) * 2012-08-17 2014-02-19 乐金显示有限公司 有机发光二极管显示装置及其驱动方法
CN203552655U (zh) * 2012-07-31 2014-04-16 索尼公司 显示单元、驱动电路和电子装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100490622B1 (ko) * 2003-01-21 2005-05-17 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그 구동방법과 픽셀회로
GB0400213D0 (en) * 2004-01-07 2004-02-11 Koninkl Philips Electronics Nv Electroluminescent display devices
US7573444B2 (en) * 2004-12-24 2009-08-11 Samsung Mobile Display Co., Ltd. Light emitting display
WO2006103797A1 (ja) * 2005-03-29 2006-10-05 Sharp Kabushiki Kaisha 表示装置およびその駆動方法
JP2006317696A (ja) * 2005-05-12 2006-11-24 Sony Corp 画素回路および表示装置、並びに画素回路の制御方法
JP4240068B2 (ja) * 2006-06-30 2009-03-18 ソニー株式会社 表示装置及びその駆動方法
JP4470960B2 (ja) 2007-05-21 2010-06-02 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP2009271200A (ja) * 2008-05-01 2009-11-19 Sony Corp 表示装置及びその駆動方法
KR100986915B1 (ko) * 2008-11-26 2010-10-08 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101008482B1 (ko) * 2009-04-17 2011-01-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP2010266492A (ja) * 2009-05-12 2010-11-25 Sony Corp 画素回路、表示装置、画素回路の駆動方法
JP5310244B2 (ja) * 2009-05-12 2013-10-09 ソニー株式会社 表示装置、表示方法
KR101015339B1 (ko) * 2009-06-05 2011-02-16 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP2009276796A (ja) 2009-08-27 2009-11-26 Sony Corp 画素回路と表示装置及びこれらの駆動方法
KR101056308B1 (ko) * 2009-10-19 2011-08-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
CN102708785B (zh) * 2011-05-18 2015-06-24 京东方科技集团股份有限公司 像素单元电路及其工作方法、oled显示装置
CN103403787B (zh) 2011-08-09 2016-06-29 株式会社日本有机雷特显示器 图像显示装置
WO2013021621A1 (ja) 2011-08-09 2013-02-14 パナソニック株式会社 画像表示装置
JP2013092674A (ja) * 2011-10-26 2013-05-16 Sony Corp 駆動回路、駆動方法、表示装置および電子機器
KR102141238B1 (ko) * 2013-05-22 2020-08-06 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
CN103413520B (zh) * 2013-07-30 2015-09-02 京东方科技集团股份有限公司 像素驱动电路、显示装置和像素驱动方法
KR102464283B1 (ko) * 2015-06-29 2022-11-09 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치와 그의 구동방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005352411A (ja) * 2004-06-14 2005-12-22 Sharp Corp 電流駆動型表示素子の駆動回路およびそれを備えた表示装置
CN203552655U (zh) * 2012-07-31 2014-04-16 索尼公司 显示单元、驱动电路和电子装置
CN103594052A (zh) * 2012-08-17 2014-02-19 乐金显示有限公司 有机发光二极管显示装置及其驱动方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
几种OLED有源驱动电路中像素单元电路的分析;谢强等;《液晶与显示》;20041226(第06期);全文 *

Also Published As

Publication number Publication date
JPWO2015174248A1 (ja) 2017-04-20
CN110956931B (zh) 2023-05-12
US10621914B2 (en) 2020-04-14
US20190019451A1 (en) 2019-01-17
US20200286427A1 (en) 2020-09-10
US10977995B2 (en) 2021-04-13
CN106463091B (zh) 2019-12-13
CN110956931A (zh) 2020-04-03
CN110910832A (zh) 2020-03-24
CN106463091A (zh) 2017-02-22
JP6586951B2 (ja) 2019-10-09
US20170047005A1 (en) 2017-02-16
US10096282B2 (en) 2018-10-09
WO2015174248A1 (ja) 2015-11-19

Similar Documents

Publication Publication Date Title
JP6330215B2 (ja) 表示装置、駆動方法および電子機器
TWI607428B (zh) 顯示單元及其製造方法及電子裝置
JP2009294635A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2008191296A (ja) 表示装置、表示装置の駆動方法および電子機器
US10977995B2 (en) Display unit, driving method, and electronic apparatus
US9424778B2 (en) Drive circuit, driving method, display unit, and electronic apparatus
US10008151B2 (en) Display unit, drive unit, driving method, and electronic apparatus
TWI687913B (zh) 顯示裝置及驅動方法
JP2009204664A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2014160203A (ja) 表示装置およびその駆動方法、並びに電子機器
TWI567715B (zh) A display device, a display driving device, a driving method of a display device, and an electronic device having a display device
JP5256691B2 (ja) 表示装置および電子機器
JP6387509B2 (ja) 表示装置、表示装置の駆動方法、および電子機器
WO2015166681A1 (ja) 表示装置、駆動方法、および電子機器
JP6270492B2 (ja) 駆動回路
JP2009122335A (ja) 表示装置、表示装置の駆動方法および電子機器
JP4842381B2 (ja) 半導体装置
JP2009294507A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2009294279A (ja) 表示装置、表示装置の駆動方法および電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant