JP2009294507A - 表示装置、表示装置の駆動方法および電子機器 - Google Patents
表示装置、表示装置の駆動方法および電子機器 Download PDFInfo
- Publication number
- JP2009294507A JP2009294507A JP2008149166A JP2008149166A JP2009294507A JP 2009294507 A JP2009294507 A JP 2009294507A JP 2008149166 A JP2008149166 A JP 2008149166A JP 2008149166 A JP2008149166 A JP 2008149166A JP 2009294507 A JP2009294507 A JP 2009294507A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- transistor
- signal
- write
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 113
- 238000012937 correction Methods 0.000 claims abstract description 168
- 238000012545 processing Methods 0.000 claims abstract description 39
- 230000008569 process Effects 0.000 claims description 88
- 239000011159 matrix material Substances 0.000 claims description 25
- 230000008859 change Effects 0.000 claims description 16
- 238000005401 electroluminescence Methods 0.000 description 212
- 239000003990 capacitor Substances 0.000 description 66
- 238000003860 storage Methods 0.000 description 30
- 239000008186 active pharmaceutical agent Substances 0.000 description 27
- 101150010989 VCATH gene Proteins 0.000 description 26
- 238000010586 diagram Methods 0.000 description 26
- 230000007704 transition Effects 0.000 description 19
- 230000000694 effects Effects 0.000 description 13
- 230000006870 function Effects 0.000 description 13
- 230000007423 decrease Effects 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000000470 constituent Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 241000750042 Vini Species 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】閾値補正処理を迅速に行うことで、発光期間を長く設定できるようにする。
【解決手段】書込み走査信号WSの基準電位Vofsの書込み時の電位を、映像信号の信号電圧Vsigの書込み時の第1電位V1よりも低い第2電位V2に設定し、書込みトランジスタ23の基準電位Vofsの書き込み時のオン電圧を信号電圧Vsigの書込み時のオン電圧よりも低く設定することで、書込みトランジスタ23の基準電位Vofsの書込み時のオン抵抗を、信号電圧Vsigの書込み時のオン抵抗よりも高くし、閾値補正処理の高速化を図る。
【選択図】図2
【解決手段】書込み走査信号WSの基準電位Vofsの書込み時の電位を、映像信号の信号電圧Vsigの書込み時の第1電位V1よりも低い第2電位V2に設定し、書込みトランジスタ23の基準電位Vofsの書き込み時のオン電圧を信号電圧Vsigの書込み時のオン電圧よりも低く設定することで、書込みトランジスタ23の基準電位Vofsの書込み時のオン抵抗を、信号電圧Vsigの書込み時のオン抵抗よりも高くし、閾値補正処理の高速化を図る。
【選択図】図2
Description
本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に電気光学素子を含む画素が行列状(マトリクス状)に配置されてなる平面型(フラットパネル型)の表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。
近年、画像表示を行う表示装置の分野では、発光素子を含む画素(画素回路)が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置としては、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機EL(Electro Luminescence)素子を用いた有機EL表示装置が開発され、商品化が進められている。
有機EL表示装置は次のような特長を持っている。すなわち、有機EL素子は、10V以下の印加電圧で駆動できるために低消費電力である。有機EL素子は、自発光素子であるために、画素ごとに液晶にて光源(バックライト)からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機EL素子の応答速度が数μsec程度と非常に高速であるために動画表示時の残像が発生しない。
有機EL表示装置では、液晶表示装置と同様に、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線(即ち、画素数)の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。
そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ(一般には、TFT(Thin Film Transistor;薄膜トランジスタ))によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。アクティブマトリクス方式の表示装置は、電気光学素子が1フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。
このように、能動素子として薄膜トランジスタ(以下、「TFT」と記述する)を用いた画素回路において、当該TFTとしてNチャネル型のトランジスタを用いることができれば、TFTの作成に当たって、アモルファスシリコン(a−Si)プロセスを用いることが可能になる。そして、a−Siプロセスを用いることで、TFT基板の低コスト化を図ることができる。
ところで、一般的に、有機EL素子のI−V特性(電流−電圧特性)は、時間が経過すると劣化(いわゆる、経時劣化)することが知られている。有機EL素子を電流駆動するトランジスタ(以下、「駆動トランジスタ」と記述する)としてNチャネル型のTFTを用いた画素回路では、駆動トランジスタのソース側に有機EL素子が接続されることになるために、有機EL素子のI−V特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Vgsが変化し、その結果、有機EL素子の発光輝度も変化する。
このことについてより具体的に説明する。駆動トランジスタのソース電位は、駆動トランジスタと有機EL素子の動作点で決まる。そして、有機EL素子のI−V特性が劣化すると、駆動トランジスタと有機EL素子の動作点が変動してしまうために、駆動トランジスタのゲート電極に同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Vgsが変化するために、駆動トランジスタに流れる電流値が変化する。その結果、有機EL素子に流れる電流値も変化するために、有機EL素子の発光輝度が変化することになる。
また、ポリシリコンTFTを用いた画素回路では、有機EL素子のI−V特性の経時劣化に加えて、駆動トランジスタの閾値電圧Vthが経時的に変化したり、当該閾値電圧Vthが画素ごとに異なったりする。駆動トランジスタの閾値電圧Vthが画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲートに画素間で同じ電圧を印加しても、有機EL素子の発光輝度に画素間でばらつきが生じ、その結果、画面の一様性(ユニフォーミティ)が損なわれる。
そこで、有機EL素子のI−V特性が経時劣化したり、駆動トランジスタの閾値電圧Vthが経時変化したりしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つようにするために、有機EL素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Vthの変動に対する補正(以下、「閾値補正」と記述する)機能を画素回路の各々に持たせる構成を採っている(例えば、特許文献1参照)。
このように、画素回路の各々に、有機EL素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Vthの変動に対する補正機能を持たせることで、有機EL素子のI−V特性が経時劣化したり、駆動トランジスタの閾値電圧Vthについて画素ごとにばらつきがあったり、当該閾値電圧Vthが経時変化したりしたとしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つことができる。
特許文献1記載の従来技術では、画素回路の各々に、有機EL素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Vthの変動に対する補正機能を持たせることで、有機EL素子のI−V特性が経時劣化したり、駆動トランジスタの閾値電圧Vthが経時変化したりしたとしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つことができるが、その反面、画素回路を構成する素子数や配線数が多く、画素サイズの微細化、ひいては表示装置の高精細化の妨げとなる。
これに対して、閾値補正処理に用いる基準電位を供給する配線として映像信号を供給する信号線を兼用するとともに、基準電位を書き込むトランジスタとして映像信号を書き込む書込みトランジスタを兼用することで、画素回路を構成する素子数や配線数の削減が図った技術か提案されている(例えば、特許文献2参照)。
特許文献2記載の従来技術では、信号線に対して映像信号と基準電位とが選択的に供給される一方、書込みトランジスタが適宜導通状態になることによって映像信号と基準電位とを選択的に画素内に書き込むことになる訳であるが、映像信号を限られた時間内に素早く書き込むためには、書込みトランジスタを駆動する書込み走査信号の振幅をある程度大きく設定せざるを得ない。
しかしながら、書込み走査信号の振幅が大きいということは書込みトランジスタのオン電圧が高いということであり、オン電圧が高いと書込みトランジスタのオン抵抗が低くなるために、その分だけ閾値補正処理に時間がかかることになる。閾値補正処理は画素の非発光期間に行われることから、閾値補正処理に時間がかかると、それだけ非発光期間を長く設定する必要があり、逆に発光期間が短くなるために高輝度化の妨げとなる。
また、一般的に、発光期間が長いと、同程度の輝度を得る場合に発光期間が短いときよりも有機EL素子の駆動電流が少なくて済むために、有機EL素子の長寿命化を図る上で有利である。したがって、有機EL素子の長寿命化の観点からも、発光期間を長く設定することが望まれている。
そこで、本発明は、閾値補正処理を迅速に行うことで、発光期間を長く設定できるようにした表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器を提供することを目的とする。
本発明による表示装置は、
電気光学素子を駆動する駆動トランジスタと、信号線と前記駆動トランジスタのゲート電極との間に接続された書込みトランジスタとを含む画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の各行を走査しつつ前記書込みトランジスタを駆動する書込み走査信号を出力する書込み走査回路と、
前記駆動トランジスタのゲート電位の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタのソース電位を変化させる閾値補正処理を行う際に前記初期化電位として用いられる基準電位と映像信号とを選択的に前記信号線に出力する信号出力回路とを備え、
前記書込み走査信号は、前記書込みトランジスタによる前記基準電位の書込み時の振幅が前記映像信号の書込み時の振幅よりも小さく設定されている
ことを特徴としている。
電気光学素子を駆動する駆動トランジスタと、信号線と前記駆動トランジスタのゲート電極との間に接続された書込みトランジスタとを含む画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の各行を走査しつつ前記書込みトランジスタを駆動する書込み走査信号を出力する書込み走査回路と、
前記駆動トランジスタのゲート電位の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタのソース電位を変化させる閾値補正処理を行う際に前記初期化電位として用いられる基準電位と映像信号とを選択的に前記信号線に出力する信号出力回路とを備え、
前記書込み走査信号は、前記書込みトランジスタによる前記基準電位の書込み時の振幅が前記映像信号の書込み時の振幅よりも小さく設定されている
ことを特徴としている。
そして、上記構成の表示装置は、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置として用いることができる。
上記構成の表示装置および当該表示装置を有する電子機器において、書込み走査信号によって書込みトランジスタが駆動されることで、信号出力回路から信号線に選択的に供給される映像信号がサンプリングされて画素内に書き込まれる。このときの書込み走査信号の振幅は、映像信号を所定の時間内に書き込むことができるオン電圧に対応した振幅に設定されている。
一方、信号出力回路から信号線に選択的に供給される基準電位は映像信号の書込みに先立って行われる閾値補正処理の際に、映像信号の書込み時よりも小さい振幅の書込み走査信号によって書込みトランジスタが駆動されることで画素内に書き込まれるが、基準電位の書込み時の振幅が映像信号の書込み時の振幅よりも小さいことで、書込みトランジスタの基準電位の書き込み時のオン電圧は映像信号の書込み時のオン電圧よりも低くなる。これにより、書込みトランジスタのオン抵抗が高くなるために、基準電位の書込み時の振幅が映像信号の書込み時の振幅と同じ場合に比べて閾値補正処理を早く行うことができる。
本発明による表示装置の駆動方法は、
電気光学素子を駆動する駆動トランジスタと、信号線と前記駆動トランジスタのゲート電極との間に接続された書込みトランジスタとを含む画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の各行を走査しつつ前記書込みトランジスタを駆動する書込み走査信号を出力する書込み走査回路と、
前記駆動トランジスタのゲート電位の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタのソース電位を変化させる閾値補正処理を行う際に前記初期化電位として用いられる基準電位と映像信号とを選択的に前記信号線に出力する信号出力回路とを備えた表示装置において、
前記書込みトランジスタによって前記基準電位を書き込むときに、前記映像信号を書き込むときよりも振幅が小さく設定されている前記書込み走査信号によって前記書込みトランジスタを駆動する
ことを特徴としている。
電気光学素子を駆動する駆動トランジスタと、信号線と前記駆動トランジスタのゲート電極との間に接続された書込みトランジスタとを含む画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の各行を走査しつつ前記書込みトランジスタを駆動する書込み走査信号を出力する書込み走査回路と、
前記駆動トランジスタのゲート電位の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタのソース電位を変化させる閾値補正処理を行う際に前記初期化電位として用いられる基準電位と映像信号とを選択的に前記信号線に出力する信号出力回路とを備えた表示装置において、
前記書込みトランジスタによって前記基準電位を書き込むときに、前記映像信号を書き込むときよりも振幅が小さく設定されている前記書込み走査信号によって前記書込みトランジスタを駆動する
ことを特徴としている。
映像信号を書き込むときの書込み走査信号の振幅は、映像信号を所定の時間内に書き込むことができるオン電圧に対応した振幅に設定されている。これに対して、基準電位を書き込むときの書込み走査信号の振幅は、映像信号の書込み時よりも小さい振幅に設定されている。基準電位の書込み時の振幅が映像信号の書込み時の振幅よりも小さいことで、書込みトランジスタの基準電位の書き込み時のオン電圧は映像信号の書込み時のオン電圧よりも低くなる。これにより、書込みトランジスタのオン抵抗が高くなるために、基準電位の書込み時の振幅が映像信号の書込み時の振幅と同じ場合に比べて閾値補正処理を早く行うことができる。
本発明によれば、書込み走査信号の基準電位の書込み時の振幅が映像信号の書込み時の振幅と同じ場合に比べて閾値補正処理を早く行うことができることによって発光期間を長く設定できるために、表示画像の高輝度化および電気光学素子の長寿命化を図ることができる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
[第1実施形態]
図1は、本発明の第1実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。
図1は、本発明の第1実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。
ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子(有機電界発光素子)を画素(画素回路)の発光素子として用いたアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。
(システム構成)
図1に示すように、第1実施形態に係る有機EL表示装置10Aは、画素20Aが行列状(マトリクス状)に2次元配置されてなる画素アレイ部30と、当該画素アレイ部30の周辺に配置され、各画素20Aを駆動する駆動部とを有する構成となっている。画素20Aを駆動する駆動部としては、例えば、書込み走査回路40、発光駆動走査回路50、補正用走査回路60および信号出力回路(信号ドライバ)70が設けられている。
図1に示すように、第1実施形態に係る有機EL表示装置10Aは、画素20Aが行列状(マトリクス状)に2次元配置されてなる画素アレイ部30と、当該画素アレイ部30の周辺に配置され、各画素20Aを駆動する駆動部とを有する構成となっている。画素20Aを駆動する駆動部としては、例えば、書込み走査回路40、発光駆動走査回路50、補正用走査回路60および信号出力回路(信号ドライバ)70が設けられている。
ここで、有機EL表示装置10がカラー表示用の表示装置の場合は、1つの画素は複数の副画素(サブピクセル)から構成され、これら副画素が画素20Aに相当することになる。より具体的には、カラー表示用の表示装置では、1つの画素は、赤色(R)光を発光する副画素、緑色(G)光を発光する副画素、青色(B)光を発光する副画素の3つの副画素から構成される。
ただし、1つの画素としては、RGBの3原色の副画素の組み合わせに限られるものではなく、3原色の副画素にさらに1色あるいは複数色の副画素を加えて1つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色(W)光を発光する副画素を加えて1つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも1つの副画素を加えて1つの画素を構成したりすることも可能である。
画素アレイ部30には、m行n列の画素配列に対して、第1の方向(図1では、左右方向/水平方向)に沿って書込み走査線31(31−1〜31−m)と発光制御走査線32(32−1〜32−m)と補正用走査線33(33−1〜33−m)とが画素行ごとに配線され、また第1の方向と直交する第2の方向(図1では、上下方向/垂直方向)に沿って信号線34(34−1〜34−n)が画素列ごとに配線されている。ここでは、図面の簡略化のために、m行n列の画素配列のうちの1つの画素20Aについてその画素回路を示している。
画素アレイ部30は、通常、ガラス基板等の透明絶縁基板上に形成されている。これにより、有機EL表示装置10Aは、平面型(フラット型)のパネル構造となっている。画素アレイ部30の各画素20Aについては、アモルファスシリコンTFTまたは低温ポリシリコンTFTを用いて形成することができる。低温ポリシリコンTFTを用いる場合は、書込み走査回路40、発光駆動走査回路50、補正用走査回路60および信号出力回路70についても、画素アレイ部30を形成する表示パネル(基板)上に実装することができる。
書込み走査回路40は、クロックパルスckに同期してスタートパルスspを順にシフト(転送)するシフトレジスタ等によって構成され、画素アレイ部30の各画素20への映像信号の信号電圧Vsigまたは後述する基準電位Vsigの書込みに際して、書込み走査線31(31−1〜31−m)に対して順次書込み走査信号WS(WS1〜WSm)を供給することによって画素アレイ部30の各画素20Aを行単位で順番に走査(線順次走査)する。
発光駆動走査回路50は、クロックパルスckに同期してスタートパルスspを順にシフトするシフトレジスタ等によって構成され、画素20Aの発光駆動に際して、発光制御走査線32(32−1〜32−m)に対して順次発光駆動信号DS(DS1〜DSm)を供給する。
補正用走査回路60は、クロックパルスckに同期してスタートパルスspを順にシフトするシフトレジスタ等によって構成され、後述する補正処理を実行する際に、補正用走査線33(33−1〜33−m)に対して補正用走査信号AZ(AZ1〜AZm)を適宜供給する。
信号出力回路70は信号線34(34−1〜34−n)に対して、輝度情報に応じた映像信号の信号電圧Vsig(以下、単に「信号電圧Vsig」と記述する場合もある)と後述する補正処理の際に用いる基準電位Vofsとを、書込み走査回路40による走査に同期して選択的に、具体的には1水平走査期間ごとに交互に出力する。この信号出力回路80は、例えば、映像信号の信号電圧Vsigを行(ライン)単位で書き込む線順次書込みの駆動形態を採っている。
ここで、基準電位Vofsは、映像信号の基準となる電位(例えば、黒レベルに相当する電位)に設定されている。
(画素回路)
続いて、画素(画素回路)20Aの具体的な構成例について説明する。図1に示すように、画素20Aは、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子21と、当該有機EL素子21を駆動する駆動回路とによって構成されている。有機EL素子21は、例えば全ての画素20に対して共通に配線されたいわゆるベタ配線がカソード電極となっている。
続いて、画素(画素回路)20Aの具体的な構成例について説明する。図1に示すように、画素20Aは、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子21と、当該有機EL素子21を駆動する駆動回路とによって構成されている。有機EL素子21は、例えば全ての画素20に対して共通に配線されたいわゆるベタ配線がカソード電極となっている。
有機EL素子21を駆動する駆動回路は、駆動トランジスタ22と、書込み(サンプリング)トランジスタ23と、発光制御トランジスタ24と、スイッチングトランジスタ25と、保持容量26とを構成素子として有する画素構成、即ち4つのトランジスタ(Tr)と1つの容量素子(C)からなる4Tr/1Cの画素構成となっている。
なお、必要に応じて、一方の電極が有機EL素子21のアノード電極に、他方の電極が固定電位にそれぞれ接続されることで、有機EL素子21の容量不足分を補い、保持容量26に対する映像信号の書込みゲインを高める作用をなす補助容量を設けた画素構成を採ることも可能である。
ここでは、駆動トランジスタ22、書込みトランジスタ23、発光制御トランジスタ24およびスイッチングトランジスタ25としてNチャネル型のTFTを用いている。ただし、ここでの駆動トランジスタ22、書込みトランジスタ23、発光制御トランジスタ24およびスイッチングトランジスタ25の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
有機EL素子21は、電源電位Vcath(ここでは、接地電位GND)にある全画素共通のいわゆるベタ配線にカソード電極が接続されている。駆動トランジスタ22は、有機EL素子21を電流駆動するための能動素子であり、ソース電極が有機EL素子21のアノード電極に接続されてソースフォロア回路を形成している。
書込みトランジスタ23は、一方の電極(ソース電極/ドレイン電極)が信号線34(35−1〜35−n)に接続され、他方の電極(ドレイン電極/ソース電極)が駆動トランジスタ22のゲート電極に接続され、ゲート電極が書込み走査線31(31−1〜31−m)に接続されている。
発光制御トランジスタ24は、ドレイン電極が電位Vcc(ここでは、正の電位)の電源に接続され、ソース電極が駆動トランジスタ22のドレイン電極に接続され、ゲート電極が発光制御走査線32(32−1〜32−m)に接続されている。
スイッチングトランジスタ25は、ドレイン電極が駆動トランジスタ22のソース電極(有機EL素子21のアノード電極)に接続され、ソース電極が電位Vss(ここでは、負の電位)の電源に接続され、ゲート電極が補正用走査線33(33−1〜33−m)に接続されている。
保持容量26は、一方の電極が駆動トランジスタ22のゲート電極(書込みトランジスタ23の他方の電極)に接続され、他方の電極が駆動トランジスタ22のソース電極(有機EL素子21のアノード電極)に接続されている。
上述した接続関係にて各構成素子が接続されてなる画素20Aにおいて、各構成素子は次のような作用をなす。
書込みトランジスタ23は、書込み走査回路40から書込み走査線31を介して与えられる書込み走査信号WSに応答して導通状態となることにより、信号線34を通して供給される映像信号の信号電圧Vsig/基準電位Vofsをサンプリングして画素20内に書き込む。
駆動トランジスタ22は、発光制御トランジスタ24が導通状態にあるときに、正の電位Vccの電源から電流の供給を受けて、保持容量26に保持された信号電圧Vsigの電圧値に応じた電流値の駆動電流を有機EL素子21に供給することによって当該有機EL素子21を駆動する(電流駆動)。
駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。その結果、有機EL素子21には、駆動トランジスタ22から次式(1)で与えられる一定のドレイン−ソース間電流Idsが供給される。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(1)
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(1)
ここに、Vthは駆動トランジスタ22の閾値電圧、μは駆動トランジスタ22のチャネルを構成する半導体薄膜の移動度(以下、単に「駆動トランジスタ22の移動度」と記述する)、Wはチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量、Vgsはソース電位を基準としてゲートに印加されるゲート−ソース間電圧である。
発光制御トランジスタ24は、発光駆動走査回路50から発光制御走査線32を介して与えられる発光駆動信号DSに応答して導通状態になることにより、正の電位Vccの電源から駆動トランジスタ22に電流を供給する。すなわち、発光制御トランジスタ24は、駆動トランジスタ22に対する電流の供給/停止の制御を行なう。
この発光制御トランジスタ24のスイッチング動作により、有機EL素子21が非発光状態となる期間(非発光期間)を設け、有機EL素子21の発光期間と非発光期間の割合(デューティ)を制御するデューティ制御を行なうことで、1フレーム期間に亘って画素が発光することに伴う残像ボケを低減できる。これにより、特に動画の画品位をより優れたものとすることができる。
スイッチングトランジスタ25は、補正用走査回路60から補正用走査線33を介して与えられる補正用走査信号AZに応答して導通状態になることにより、書込みトランジスタ23による映像信号の信号電圧Vsigの書込みに先立って、駆動トランジスタ22のソース電位Vsを電源電位Vssに初期化する。
ここで、画素20の正常な動作を保証するための条件として、電源電位Vssは、基準電位Vofsから駆動トランジスタ22の閾値電圧Vthを差し引いた電位よりも低くなるように設定されている。すなわち、Vss<Vofs−Vthのレベル関係となっている。
また、有機EL素子21のカソード電位Vcath(ここでは、接地電位)に有機EL素子21の閾値電圧Vthelを加えたレベルは、基準電位Vofsから駆動トランジスタ22の閾値電圧Vthを差し引いたレベルよりも高くなるように設定されている。すなわち、Vcath+Vthel>Vofs−Vth(>Vss)のレベル関係となっている。
保持容量26は、書込みトランジスタ23によって書き込まれた映像信号の信号電圧Vsigを保持するとともに、表示期間に亘って駆動トランジスタ22のゲート−ソース間の電位差を保持する。
画素20Aでは、正常な動作を保証するための条件として、負側の電源電位Vssは、基準電位Vofsから駆動トランジスタ22の閾値電圧Vthを差し引いた電位よりも低くなるように設定されている。すなわち、Vss<Vofs−Vthのレベル関係となっている。
また、有機EL素子21のカソード電位Vcath(ここでは、接地電位)に有機EL素子21の閾値電圧Vthelを加えたレベルは、電源電位Vofsから駆動トランジスタ22の閾値電圧Vthを差し引いたレベルよりも高くなるように設定されている。すなわち、Vcath+Vthel>Vofs−Vth(>Vss)のレベル関係となっている。
上記構成の有機EL表示装置10Aにおいて、書込み走査回路40から出力される書込み走査信号WSは、書込みトランジスタ23を導通状態(オン状態)にするための電位として、第1電位(第1振幅)V1と当該第1電位よりも低い(小さい)第2電位(第2振幅)V2との2つの電位を取る。
書込み走査信号WSは、映像信号の信号電圧Vsigを画素内に書き込むときに第1電位V1となる。この第1電位V1としては、書込みトランジスタ23のオン抵抗をできるだけ低くして、映像信号の信号電圧Vsigを所定の時間内に素早く書き込むことができる電位に設定される。
また、書込み走査信号WSは、基準電位Vofsを画素内に書き込むときに第2電位V2となる。第2電位V2が第1電位V1よりも低いことで、書込みトランジスタ23の基準電位Vofsの書込み時のオン抵抗が信号電圧Vsigの書込み時のオン抵抗よりも高くなる。これに伴う作用効果については後述する。
(第1実施形態に係る有機EL表示装置の回路動作)
次に、第1実施形態に係る有機EL表示装置10Aの回路動作について、図2のタイミング波形図ならびに図3および図4の動作説明図を用いて説明する。
次に、第1実施形態に係る有機EL表示装置10Aの回路動作について、図2のタイミング波形図ならびに図3および図4の動作説明図を用いて説明する。
ここでは、信号書込み処理が行われる1水平走査期間(1H)に加えて、当該1水平走査期間に先行する複数の水平走査期間に亘って閾値補正処理を分割して複数回実行する、いわゆる分割閾値補正処理を行う駆動法を採る場合を例に挙げて説明する。ただし、この駆動法への適用に限られるものではなく、閾値補正処理を信号書込み処理が行われる1水平走査期間で1回だけ行う駆動法を採る場合にも同様に適用可能である。
ここに、閾値補正処理とは、駆動トランジスタ22のゲート電位Vgを基準電位Vofsに初期化し、この初期化電位を基準として初期化電位Vofsから駆動トランジスタ22の閾値電圧Vthを減じた電位に向かって、駆動トランジスタ22のソース電位Vsを変化させる処理を言う。
このように、信号書込みが行われる1水平走査期間と、当該1水平走査期間に先行する複数の水平走査期間に分割して閾値補正処理を複数回実行する駆動法を採ることにより、高精細化に伴う多画素化によって1水平走査期間に割り当てられる時間が短くなったとしても、閾値補正期間として十分な時間を確保することができるために、閾値補正処理を確実に行うことができる。
図2には、ある画素行の各画素20Aを駆動する際に、補正用走査回路60から画素20Aに与えられる補正用走査線電位(補正用走査信号)AZ、書込み走査回路40から画素20Aに与えられる書込み走査線電位(書込み走査信号)WS、発光駆動走査回路50から画素20Aに与えられる発光制御走査線電位(発光駆動信号)DSおよび信号線電位(Vsig/Vofs)のタイミング関係、ならびに駆動トランジスタ22のゲート電位Vgおよびソース電位Vsの変化をそれぞれ示している。
ここで、書込みトランジスタ23、発光制御トランジスタ24およびスイッチングトランジスタ25がNチャネル型であるため、書込み走査信号WS、発光駆動信号DSおよび補正用走査信号AZについては、高レベル(本例では、電源電位Vcc;以下、「“H”レベル」と記述する)の状態がアクティブ状態となり、低レベル(本例では、電源電位Vcath(GND);以下、「“L”レベル」と記述する)の状態が非アクティブ状態となる。
また、図3および図4の動作説明図では、図面の簡略化のために、書込みトランジスタ23、発光制御トランジスタ24およびスイッチングトランジスタ25をスイッチのシンボルで図示している。
(前フレームの発光期間)
図2のタイミング波形図において、時刻t11以前は、前のフレーム(フィールド)における有機EL素子21の発光期間となる。この前フレームの発光期間では、書込み走査回路40から出力される書込み走査信号WSおよび補正用走査回路60から出力される補正用走査信号AZが共に“L”レベルにあるために、書込みトランジスタ23およびスイッチングトランジスタ25が非導通状態(オフ状態)にある。また、発光駆動走査回路50から出力される発光駆動信号DSが“H”レベルにあるために、発光制御トランジスタ24が導通状態(オン状態)にある。
図2のタイミング波形図において、時刻t11以前は、前のフレーム(フィールド)における有機EL素子21の発光期間となる。この前フレームの発光期間では、書込み走査回路40から出力される書込み走査信号WSおよび補正用走査回路60から出力される補正用走査信号AZが共に“L”レベルにあるために、書込みトランジスタ23およびスイッチングトランジスタ25が非導通状態(オフ状態)にある。また、発光駆動走査回路50から出力される発光駆動信号DSが“H”レベルにあるために、発光制御トランジスタ24が導通状態(オン状態)にある。
このとき、駆動トランジスタ22は飽和領域で動作するように設定されているために定電流源として動作する。その結果、図3(A)に示すように、Vccの電源から発光制御トランジスタ24を通して駆動トランジスタ22に、さらに当該駆動トランジスタ22を通して有機EL素子21に、先述した式(1)で与えられる一定の駆動電流(ドレイン−ソース間電流)Idsが、駆動トランジスタ22のゲート−ソース間電圧Vgsに応じて供給される。よって、有機EL素子21が駆動電流Idsの電流値に応じた輝度で発光する。
(非発光期間)
そして、時刻t11になると、線順次走査の新しいフレーム(現フレーム)に入る。すなわち、時刻t11で発光駆動信号DSが“H”レベルから“L”レベルに遷移することで、図3(B)に示すように、発光制御トランジスタ24が非導通状態になる。これにより、Vccの電源から有機EL素子21への一定電流の供給が遮断されるために有機EL素子21が消光し、現フレームの非発光期間に入る。このとき、駆動トランジスタ22のソース電位Vsは、有機EL素子21のカソード電位Vcathと有機EL素子21の閾値電圧Vthelの和、つまりVcath+Vthelという値となる。
そして、時刻t11になると、線順次走査の新しいフレーム(現フレーム)に入る。すなわち、時刻t11で発光駆動信号DSが“H”レベルから“L”レベルに遷移することで、図3(B)に示すように、発光制御トランジスタ24が非導通状態になる。これにより、Vccの電源から有機EL素子21への一定電流の供給が遮断されるために有機EL素子21が消光し、現フレームの非発光期間に入る。このとき、駆動トランジスタ22のソース電位Vsは、有機EL素子21のカソード電位Vcathと有機EL素子21の閾値電圧Vthelの和、つまりVcath+Vthelという値となる。
<閾値補正準備期間>
続いて、現フレームの非発光期間において、時刻t12で補正用走査信号AZが“L”レベルから“H”レベルに遷移することで、図3(C)に示すように、スイッチングトランジスタ25が導通状態になる。これにより、駆動トランジスタ22のソース電極にはスイッチングトランジスタ25を介して電源電位Vssが印加される。ここで、電源電位Vssが有機EL素子21のカソード電位Vcathと有機EL素子21の閾値電圧Vthelの和よりも小さければ、即ちVcc<Vthel+Vcathであれば、有機EL素子21は逆バイアス状態となるため発光することはない。
続いて、現フレームの非発光期間において、時刻t12で補正用走査信号AZが“L”レベルから“H”レベルに遷移することで、図3(C)に示すように、スイッチングトランジスタ25が導通状態になる。これにより、駆動トランジスタ22のソース電極にはスイッチングトランジスタ25を介して電源電位Vssが印加される。ここで、電源電位Vssが有機EL素子21のカソード電位Vcathと有機EL素子21の閾値電圧Vthelの和よりも小さければ、即ちVcc<Vthel+Vcathであれば、有機EL素子21は逆バイアス状態となるため発光することはない。
一方、信号出力回路70からは信号線34に対して1Hごとに映像信号の信号電圧Vsigと基準電位Vofsとが交互に出力される。そして、信号出力回路70からは基準電位Vofsが出力されている期間に、時刻t13で書込み走査信号WSが“L”レベルから“H”レベルに遷移することで、図13(D)に示すように、書込みトランジスタ23が導通状態となって基準電位Vofsを画素内に書き込む。このときの書込み走査信号WSの“H”レベルの電位V2は、信号書込み処理時の書込み走査信号WSの“H”レベルの電位V1よりも低く設定されている。
補正用走査信号AZと書込み走査信号WSとが共に“H”レベルにあるオーバーラップ期間(t13−t14)は、信号線34の電位が基準電位Vofsの期間だけである。時刻t12で駆動トランジスタ22のソース電位Vsが電源電位Vssに、ゲート電位Vgが基準電位Vofsにそれぞれ固定(確定)されることで、ソース電位Vsおよびゲート電位Vgの初期化が行われ、この初期化の期間(t12−t14)が、その後に行われる閾値補正処理のための準備期間である。
<閾値補正期間>
続いて、時刻t14で補正用走査信号AZが“H”レベルから“L”レベルに遷移することで、スイッチングトランジスタ25が非導通状態になり、次いで、時刻t15で発光駆動信号DSが“L”レベルから“H”レベルに遷移することで、発光制御トランジスタ24が導通状態になり、当該発光制御トランジスタ24を通してVccの電源から駆動トランジスタ22への電流供給が開始される。
続いて、時刻t14で補正用走査信号AZが“H”レベルから“L”レベルに遷移することで、スイッチングトランジスタ25が非導通状態になり、次いで、時刻t15で発光駆動信号DSが“L”レベルから“H”レベルに遷移することで、発光制御トランジスタ24が導通状態になり、当該発光制御トランジスタ24を通してVccの電源から駆動トランジスタ22への電流供給が開始される。
このとき、信号出力回路70からは信号線34に対して基準電位Vofsが出力された状態にある。したがって、駆動トランジスタ22のゲート電位Vgは、基準電位Vofsに再度初期化される。ここで、駆動トランジスタ22のゲート−ソース間電圧Vgs、即ちVofs−Vssが駆動トランジスタ22の閾値電圧Vthよりも大きければ、Vccの電源から供給される電流が、図4(A)に示すように、駆動トランジスタ22→保持容量26の経路で流れることで、1回目の閾値補正処理が開始される。
有機EL素子21の等価回路は、ダイオード21Aと等価容量21Bで表わされる。したがって、有機EL素子21にかかる電圧VelがVel<Vcath+Vthelである限り、即ち有機EL素子21のリーク電流が駆動トランジスタ22に流れる電流よりも十分に小さい限り、駆動トランジスタ22に流れる電流は保持容量26と有機EL素子21の等価容量21Bを充電するために使われる。
一定期間が経過した後、時刻t16で発光駆動信号DSが“H”レベルから“L”レベルに遷移し、発光制御トランジスタ24が非導通状態になることで、1回目の閾値補正処理が終了する。その後、他の画素行の映像信号の信号電圧Vsigの書込みのために、時刻t17で信号線34の電位が信号電圧Vsigになる。これにより、図4(B)に示すように、駆動トランジスタ22のゲート電位Vgが基準電位Vofsから信号電圧Vsigへ変化し、その変化量に応じた電圧が保持容量26を介して駆動トランジスタ22のソース電極に入力される。
ここで、有機EL素子21の等価容量21Bの容量値をCel、保持容量26の容量値をCs、駆動トランジスタ22の寄生容量の容量値をCpとすると、駆動トランジスタ22のソース電位Vsの変化量ΔVs1は、これら容量値Cel,Cs,Cpによって次式(2)で示される値をとる。
ΔVs1={(Cs+Cp)/(Cel+Cs+Cp)}
・(Vsig−Vofs) ……(2)
ΔVs1={(Cs+Cp)/(Cel+Cs+Cp)}
・(Vsig−Vofs) ……(2)
このとき、駆動トランジスタ22のソース電位Vsが有機EL素子21の閾値電圧Vthelと有機EL素子21のカソード電位Vcathの和よりも小さければ、即ちVs<Vthel+Vcathであれば、駆動トランジスタ22のソース電位Vsは保持されたままである。
その後、信号出力回路70から映像信号の信号電圧Vsigに代えて基準電位Vofsが信号線34に出力された状態において、時刻t18で発光駆動信号DSが再び“L”レベルから“H”レベルに遷移することで、発光制御トランジスタ24が導通状態になり、2回目の閾値補正処理が開始される。
信号線34の電位が再び基準電位Vofsになることで、駆動トランジスタ22のソース電位Vsの変化量ΔVs2は、次式(3)で示される値をとる。
ΔVs1={(Cs+Cp)/(Cel+Cs+Cp)}
・(Vofs−Vsig) ……(3)
ΔVs1={(Cs+Cp)/(Cel+Cs+Cp)}
・(Vofs−Vsig) ……(3)
ここで、式(2),(3)を総合して考えると、駆動トランジスタ22のソース電位Vsは、信号線34の電位が信号電圧Vsigになる前後で変化していないことがわかる。また、閾値補正処理が行われる閾値補正期間は1H以下である。時刻t19で発光駆動信号DSが“H”レベルから“L”レベルに遷移し、発光制御トランジスタ24が非導通状態になることで、2回目の閾値補正処理が終了する。
以上の動作を繰り返し行うことにより、駆動トランジスタ22のソース電位Vsは、図5に示すように、時間の経過とともに上昇してゆく。そして、一定時間が経過し、駆動トランジスタ22のゲート−ソース間電圧Vgsがその閾値電圧Vthと等しくなったところで、即ち駆動トランジスタ22の閾値電圧Vthに相当する電圧に収束したところで、駆動トランジスタ22がカットオフし、駆動トランジスタ22に電流が流れなくなる。その結果、駆動トランジスタ22のゲート−ソース間電圧Vgs、即ち閾値電圧Vthに相当する電圧が保持容量26に保持される。このとき、有機EL素子21にかかる電圧Velは、Vel=Vofs−Vth≦Vcath+Vthelとなっている。
本回路動作では、信号書込み処理が行われる1H期間に先行する2H期間に亘って閾値補正処理を分割して2回、計3回実行する分割閾値補正処理を行うものとしている。したがって、信号書込み処理が行われる1H期間におけるt20−t21の期間での3回目の閾値補正処理が実行されることで、駆動トランジスタ22のゲート−ソース間電圧Vgsがその閾値電圧Vthに相当する電圧に収束したことになる。閾値補正処理の回数は3回に限られるものではなく、任意の回数に設定可能である。
<信号書込み期間>
3回目の閾値補正処理が終了した後、信号出力回路70から基準電位Vofsに代えて映像信号の信号電圧Vsigが信号線34に出力され、時刻t22で書込み走査信号WSが“L”レベルから“H”レベルに遷移することで、図4(C)に示すように、書込みトランジスタ23が導通状態になる。このときの書込み走査信号WSの“H”レベルの電位V1は、閾値補正処理時の書込み走査信号WSの“H”レベルの電位V2よりも高く設定されている。
3回目の閾値補正処理が終了した後、信号出力回路70から基準電位Vofsに代えて映像信号の信号電圧Vsigが信号線34に出力され、時刻t22で書込み走査信号WSが“L”レベルから“H”レベルに遷移することで、図4(C)に示すように、書込みトランジスタ23が導通状態になる。このときの書込み走査信号WSの“H”レベルの電位V1は、閾値補正処理時の書込み走査信号WSの“H”レベルの電位V2よりも高く設定されている。
書込みトランジスタ23が導通状態になることで、映像信号の信号電圧Vsigが駆動トランジスタ22のゲート電極に書き込まれる。このとき、駆動トランジスタ22のゲート−ソース間電圧Vgsは、有機EL素子21の等価容量21Bの容量値Cel、保持容量26の容量値Cs、駆動トランジスタ22の寄生容量の容量値Cpによって次式(4)のように決定される。
Vgs={Cel/(Cel+Cs+Cp)}
・(Vsig−Vofs)+Vth ……(4)
Vgs={Cel/(Cel+Cs+Cp)}
・(Vsig−Vofs)+Vth ……(4)
また、書込みトランジスタ23によって書き込まれた映像信号の信号電圧Vsigは、保持容量26に保持されている閾値電圧Vthに足し込まれる形で当該保持容量26に保持される。このとき、有機EL素子21の等価容量21Bの容量値Celが、保持容量26の容量値Csおよび駆動トランジスタ22の寄生容量の容量値Cpに比べて大きく、映像信号の書込みゲイン(映像信号の信号電圧Vsigに対する保持容量26の保持電圧の比率)が1(理想値)であると仮定すると、保持容量26の保持電圧は、Vsig−Vofs+Vthとなる。ここで、理解を容易にするために、Vofs=0Vとすると、ゲート−ソース間電圧VgsはVsig+Vthとなる。
このように、保持容量26にあらかじめ駆動トランジスタ22の閾値電圧Vthに相当する電圧を保持しておくことで、映像信号の信号電圧Vsigを書き込む際に、駆動トランジスタ22の閾値電圧Vthの画素ごとのばらつきや経時変化を補正(キャンセル)することが可能になる。すなわち、映像信号の信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが保持容量26に保持した閾値電圧Vthに相当する電圧と相殺される、換言すれば、閾値電圧Vthの補正が行われる。
この駆動トランジスタ22の閾値電圧Vthの補正処理により、画素ごとに閾値電圧Vthにばらつきや経時変化があったとしても、駆動トランジスタ22による有機EL素子21の駆動に対する閾値電圧Vthの影響をキャンセルすることができる。その結果、閾値電圧Vthの画素ごとのばらつきや経時変化の影響を受けることなく、有機EL素子21の発光輝度を一定に保つことができる。
<移動度補正期間>
その後、書込みトランジスタ23の導通状態において、時刻t22で発光駆動信号DSが“L”レベルから“H”レベルに遷移し、発光制御トランジスタ24が導通状態になることで、Vccの電源から駆動トランジスタ22への電流供給が開始される。このとき、有機EL素子21にかかる電圧VelがVcath+Vthelを越えず、有機EL素子21が逆バイアス状態にあれば、即ち有機EL素子21のリーク電流が駆動トランジスタ22に流れる電流よりも十分に小さければ、駆動トランジスタ22に流れる電流は保持容量26と有機EL素子21の等価容量21Bを充電するために使われる。
その後、書込みトランジスタ23の導通状態において、時刻t22で発光駆動信号DSが“L”レベルから“H”レベルに遷移し、発光制御トランジスタ24が導通状態になることで、Vccの電源から駆動トランジスタ22への電流供給が開始される。このとき、有機EL素子21にかかる電圧VelがVcath+Vthelを越えず、有機EL素子21が逆バイアス状態にあれば、即ち有機EL素子21のリーク電流が駆動トランジスタ22に流れる電流よりも十分に小さければ、駆動トランジスタ22に流れる電流は保持容量26と有機EL素子21の等価容量21Bを充電するために使われる。
そして、有機EL素子21の等価容量21Bが充電されることにより、駆動トランジスタ22のソース電位Vsが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ22の閾値電圧Vthの画素ごとのばらつきは補正されている。したがって、駆動トランジスタ22のドレイン−ソース間電流Idsは当該駆動トランジスタ22の移動度μに依存した(反映した)ものとなる。
具体的に言うと、図6に示すように、移動度μが大きいトランジスタは、当該トランジスタに流れ電流量も大きく、したがってソース電位Vsの上昇が早くなる。逆に、移動度μが小さいトランジスタは、当該トランジスタに流れ電流量も小さく、したがってソース電位Vsの上昇が遅くなる。
駆動トランジスタ22のソース電位Vsの上昇分ΔVsは、保持容量26に保持されているゲート−ソース間電圧Vgsから差し引かれるように、換言すれば、保持容量26の充電電荷を放電するように作用することになるために、負帰還をかけられたことになる。すなわち、駆動トランジスタ22のソース電位Vsの上昇分ΔVsは負帰還の帰還量となる。このとき、駆動トランジスタ22のゲート−ソース間電圧Vgsは、Vsig−ΔVs+Vthとなる。
このように、駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)を当該駆動トランジスタ22のゲート入力(ゲート−ソース間の電位差)に負帰還することで、各画素20における駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消す、即ち駆動トランジスタ22の移動度μの画素ごとのばらつきを補正することが可能になる。
図2のタイミング波形図において、書込み走査信号WSのアクティブ期間(“H”レベル期間)と発光駆動信号DSのアクティブ期間(“H”レベル期間)とがオーバーラップする期間(t23−t24の期間)、即ち書込みトランジスタ23と発光制御トランジスタ24とが共に導通状態となるオーバーラップ期間が移動度補正期間となる。
ここで、移動度μが相対的に高い駆動トランジスタと移動度μが相対的に低い駆動トランジスタとを考えた場合、この移動度補正期間に移動度μが高い駆動トランジスタは、移動度μが低い駆動トランジスタに対してソース電位Vsが大きく上昇する。また、ソース電位Vsが大きく上昇するほど、駆動トランジスタ22のゲート−ソース間電圧Vgsが小さくなり、電流が流れにくくなる。
つまり、移動度補正期間を調整することで、移動度μの違う駆動トランジスタ22で同じドレイン・ソース間電流Idsを流すことができる。この移動度補正期間で決めた駆動トランジスタ22のゲート−ソース間電圧Vgsを保持容量26で維持して、当該ゲート−ソース間電圧Vgsに応じた電流(ドレイン−ソース間電流Ids)を駆動トランジスタ22が有機EL素子21に流すことによって当該有機EL素子21が発光する。
(現フレームの発光期間)
時刻t24で書込み走査信号WSが“H”レベルから“L”レベルに遷移し、書込みトランジスタ23が非導通状態になることにより、移動度補正期間が終了し、現フレームの発光期間に入る。この発光期間では、駆動トランジスタ22のゲート−ソース間電圧Vgsが一定であるため、図4(D)に示すように、駆動トランジスタ22は一定の電流Ids´を有機EL素子21に流す。これにより、有機EL素子21に係る電圧Velが有機EL素子21にIds´という電流が流れるまで上昇するために、有機EL素子21が発光する。
時刻t24で書込み走査信号WSが“H”レベルから“L”レベルに遷移し、書込みトランジスタ23が非導通状態になることにより、移動度補正期間が終了し、現フレームの発光期間に入る。この発光期間では、駆動トランジスタ22のゲート−ソース間電圧Vgsが一定であるため、図4(D)に示すように、駆動トランジスタ22は一定の電流Ids´を有機EL素子21に流す。これにより、有機EL素子21に係る電圧Velが有機EL素子21にIds´という電流が流れるまで上昇するために、有機EL素子21が発光する。
また、書込みトランジスタ23が非導通状態になることで、駆動トランジスタ22のゲート電極が信号線34から切り離されてフローティング状態にあるために、保持容量26によるブートストラップ動作により、ソース電位Vsの上昇によってゲート電位Vgもソース電位Vsに連動して上昇する。
このとき、駆動トランジスタ22のゲート電極の寄生容量をCgとすると、ゲート電位Vgの上昇分ΔVgは次式(5)で表される。
ΔVg=ΔVs×{Cs/(Cs+Cg)} ……(5)
その間、保持容量26に保持されたゲート−ソース間電圧Vgsは、Vsig−ΔVs+Vthの値を維持する。
ΔVg=ΔVs×{Cs/(Cs+Cg)} ……(5)
その間、保持容量26に保持されたゲート−ソース間電圧Vgsは、Vsig−ΔVs+Vthの値を維持する。
そして、駆動トランジスタ22のソース電位Vsの上昇に伴って、有機EL素子21にかかる電圧VelがVcath+Vthelを越え、有機EL素子21が順バイアス状態になると、駆動トランジスタ22から有機EL素子21に対して先述した式(1)で与えられる一定のドレイン−ソース間電流Idsが供給されるために、有機EL素子21は実際に発光を開始する。
このときのドレイン−ソース間電流Ids対ゲート−ソース間電圧Vgsの関係は、先述した式(1)のVgsにVsig−ΔVs+Vthを代入することで、次式(6)で与えられる。
Ids=kμ(Vgs−Vth)2
=kμ(Vsig−ΔVs)2 ……(6)
上記の式(6)において、k=(1/2)(W/L)Coxである。
Ids=kμ(Vgs−Vth)2
=kμ(Vsig−ΔVs)2 ……(6)
上記の式(6)において、k=(1/2)(W/L)Coxである。
この式(6)から明らかなように、駆動トランジスタ22の閾値電圧Vthの項がキャンセルされており、駆動トランジスタ22から有機EL素子21に供給されるドレイン−ソース間電流Idsは、駆動トランジスタ22の閾値電圧Vthに依存しないことが分かる。
基本的に、駆動トランジスタ22のドレイン−ソース間電流Idsは、映像信号の信号電圧Vsigによって決まる。換言すると、有機EL素子21は、駆動トランジスタ22の閾値電圧Vthの画素ごとのばらつきや経時変化の影響を受けることなく、映像信号の信号電圧Vsigに応じた輝度で発光する。
このように、映像信号の信号電圧Vsigが書き込まれる前に駆動トランジスタ22の閾値電圧Vthをあらかじめ保持容量26に保持しておくことで、駆動トランジスタ22の閾値電圧Vthをキャンセル(補正)し、当該閾値電圧Vthの画素ごとのばらつきや経時変化の影響を受けない一定のドレイン−ソース間電流Idsを有機EL素子21に流すことができるために、高画質の表示画像を得ることができる(駆動トランジスタ22のVth変動に対する補償機能)。
また、上記の式(6)から明らかなように、映像信号の信号電圧Vsigは、ドレイン−ソース間電流Idsの駆動トランジスタ22のゲート入力への負帰還によって帰還量ΔVsで補正されている。この帰還量ΔVsは、式(6)の係数部に位置する移動度μの効果を打ち消すように作用する。
したがって、ドレイン−ソース間電流Idsは、実質的に、映像信号の信号電圧Vsigのみに依存することになる。すなわち、有機EL素子21は、駆動トランジスタ22の閾値電圧Vthのみならず、駆動トランジスタ22の移動度μの画素ごとのばらつきや経時変化の影響を受けることなく、信号電圧Vsigに応じた輝度で発光する。その結果、スジや輝度ムラのない均一な画質を得ることができる。
このように、移動度補正期間(t23−t24)において、ドレイン−ソース間電流Idsを駆動トランジスタ22のゲート入力へ負帰還し、その帰還量ΔVsによって信号電圧Vsigを補正することで、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消し、信号電圧Vsigのみに依存するドレイン−ソース間電流Idsを有機EL素子21に流すことができるため、駆動トランジスタ22の移動度μの画素ごとのばらつきや経時変化に起因するスジや輝度ムラのない均一な画質の表示画像を得ることができる(駆動トランジスタ22の移動度μに対する補償機能)。
ここで、電流駆動型の電気光学素子である有機EL素子21を含む画素20が行列状に配置されてなる有機EL表示装置においては、有機EL素子21の発光期間が長くなると、当該有機EL素子21のI−V特性が変化してしまう。それがために、駆動トランジスタ22のソース電位Vs、即ち有機EL素子21のアノード電極と駆動トランジスタ22のソース電極との接続ノードの電位も変化する。
これに対して、上記構成のアクティブマトリクス型有機EL表示装置10Aでは、駆動トランジスタ22のゲート-ソース間に接続された保持容量26によるブートストラップ動作によって駆動トランジスタ22のゲート−ソース間電圧Vgsが一定値に保たれるために、有機EL素子21に流れる電流は変化しない。したがって、有機EL素子21のI−V特性が劣化したとしても、一定のドレイン−ソース間電流Idsが有機EL素子21に流れ続けるために、有機EL素子21の発光輝度の変化を抑制することができる(有機EL素子21の特性変動に対する補償機能)。
以上は、有機EL素子21の特性変動に対する補償機能、駆動トランジスタ22の閾値補正および移動度補正の各補正機能を有する第1実施形態に係る有機EL表示装置10Aの基本的な回路動作の説明である。
(第2電位V2の設定に伴う作用効果)
以上説明した第1実施形態に係る有機EL表示装置10Aでは、書込み走査信号WSの基準電位Vofsの書込み時の電位を、映像信号の信号電圧Vsigの書込み時の第1電位V1よりも低い第2電位V2に設定することをポイントとしているが、この第2電位V2の設定に伴う作用効果に伴う作用効果について以下に説明する。
以上説明した第1実施形態に係る有機EL表示装置10Aでは、書込み走査信号WSの基準電位Vofsの書込み時の電位を、映像信号の信号電圧Vsigの書込み時の第1電位V1よりも低い第2電位V2に設定することをポイントとしているが、この第2電位V2の設定に伴う作用効果に伴う作用効果について以下に説明する。
先ず、映像信号の信号電圧Vsigの書込み時の第1電位V1について説明する。第1電位V1は、映像信号の信号電圧Vsigを限られた時間内に素早く書き込むことができる程度に高い値に設定される。特に、映像信号の信号電圧Vsigの書込み処理に引き続いて移動度補正処理を行なう場合には、限られた期間内に信号書込みおよび移動度補正の両処理を完了する必要があることから信号書込み処理を迅速に行う必要がある。
そのためにも、信号書込み時の第1電位V1は、書込みトランジスタ23のオン抵抗をできるだけ低くして、映像信号の信号電圧Vsigを所定の時間内に素早く書き込むことが可能な高い値、即ち信号電圧Vsigを所定の時間内に確実に書き込むことができるオン電圧に対応した値に設定される。
ところが、書込み走査信号WSの電位が高い(即ち、振幅が大きい)ということは書込みトランジスタ23のオン電圧が高いということであり、オン電圧が高いと書込みトランジスタ23のオン抵抗が低くなるために、その分だけ閾値補正処理に時間がかかることになる。閾値補正処理は画素20Aの非発光期間に行われるために、閾値補正処理に時間がかかると、非発光期間を長く設定する必要がある。
特に、先述した分割閾値補正処理の場合には、閾値補正処理を複数回行うとそれだけ非発光期間を長く設定する必要がある。1フレーム(フィールド)期間において、非発光期間が長くなると、逆に発光期間が短くなるために高輝度化の妨げとなる。一般的に、発光期間が長いと、同程度の輝度を得る場合に発光期間が短いときよりも有機EL素子21の駆動電流が少なくて済むために、有機EL素子21の長寿命化を図る上で有利である。したがって、有機EL素子21の長寿命化の観点からも、発光期間を長く設定することが望まれる。
以上の点から、第1実施形態に係る有機EL表示装置10Aでは、書込み走査信号WSの基準電位Vofsの書込み時の電位を、映像信号の信号電圧Vsigの書込み時の第1電位V1よりも低い第2電位V2に設定する、即ち書込み走査信号WSの基準電位Vofsの書込み時の振幅を信号電圧Vsigの書込み時の振幅よりも小さく設定することで、書込みトランジスタ23の基準電位Vofsの書き込み時のオン電圧を信号電圧Vsigの書込み時のオン電圧よりも低く設定するようにしている。
これによれば、書込みトランジスタ23の基準電位Vofsの書込み時のオン抵抗が、信号電圧Vsigの書込み時のオン抵抗よりも高くなるために、閾値補正処理をより確実に行うことができるとともに、書込み走査信号WSの基準電位Vofsの書込み時の振幅が信号電圧Vsigの書込み時の振幅と同じ従来の場合に比べて閾値補正処理を早く行うことができる。
これにより、閾値補正処理を高速化できる分だけ1フレーム期間における発光期間を長く設定できるために、表示画像の高輝度化および有機EL素子21の長寿命化を図ることができる。分割閾値補正処理の場合には、特に発光期間を長く設定できることになるためにそれに伴う効果が大きい。
また、閾値補正処理を行う期間で書込みトランジスタ23のオン電圧を低く抑えることで、それ以外の期間、具体的には映像信号の信号電圧Vsigを書き込む期間では書込みトランジスタ23のオン電圧をより高く設定できることになるために、特に白表示時の信号電圧Vsigの振幅を低く抑えることができる。これにより、信号線34に映像信号の信号電圧Vsigを出力する信号ドライバである信号出力回路70の低コスト化を図ることができるために、表示装置全体の低コスト化に寄与できる。
(応用例)
以上説明した第1実施形態では、複数回(本例では、3回)の閾値補正処理を行う全ての期間において書込み走査信号WSを相対的に低い第2電位V2に設定し、映像信号の信号電圧Vsigの書込み期間だけ書込み走査信号WSを相対的に高い第1電位V1に設定する駆動法を採るとしたが、この駆動法は一例に過ぎない。
以上説明した第1実施形態では、複数回(本例では、3回)の閾値補正処理を行う全ての期間において書込み走査信号WSを相対的に低い第2電位V2に設定し、映像信号の信号電圧Vsigの書込み期間だけ書込み走査信号WSを相対的に高い第1電位V1に設定する駆動法を採るとしたが、この駆動法は一例に過ぎない。
例えば、図7に示すように、複数回の閾値補正処理のうちの少なくとも最初の1回(本例では、最初の2回)が行われる期間で書込み走査信号WSを相対的に低い第2電位V2に設定し、書込みトランジスタ23のオン抵抗を下げて閾値補正処理の速度を上げ、それ以降では書込み走査信号WSを相対的に高い第1電位V1に設定し、書込みトランジスタ23のオン抵抗を下げる駆動法を採ることも可能である。
この応用例に係る駆動法によれば、駆動トランジスタ22のゲート−ソース間電圧Vgsが当該駆動トランジスタ22の閾値電圧Vthに収束して閾値補正処理が完了した後、さらなる閾値補正処理により、閾値補正処理の後半において駆動トランジスタ22のソース電位Vsが、図7に点線で示すように上昇し、閾値電圧Vthを越えてしまうことで、閾値補正処理が正常に行われなくなってしなうのを防ぐことができる、換言すれば、駆動トランジスタ22のゲート−ソース間電圧Vgsを閾値電圧Vthに確実に収束させることができる。そして、映像信号の信号電圧Vsigの書込み前の駆動トランジスタ22のゲート−ソース間電圧Vgsが確実に閾値電圧Vthになることで、白表示の信号電圧Vsigを低くすることが可能になる。
[第2実施形態]
図8は、本発明の第2実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図であり、図中、図1と同等部分には同一符号を付して示している。
図8は、本発明の第2実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図であり、図中、図1と同等部分には同一符号を付して示している。
ここでも、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子を画素の発光素子として用いたアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。
(システム構成)
図8に示すように、第2実施形態に係る有機EL表示装置10Bは、画素アレイ部30の各画素20Bを駆動する駆動部として、例えば、書込み走査回路40、発光駆動走査回路50および信号出力回路(信号ドライバ)70を有する構成となっている。
図8に示すように、第2実施形態に係る有機EL表示装置10Bは、画素アレイ部30の各画素20Bを駆動する駆動部として、例えば、書込み走査回路40、発光駆動走査回路50および信号出力回路(信号ドライバ)70を有する構成となっている。
画素20Bを駆動する駆動部のうち、書込み走査回路40および発光駆動走査回路50の構成および機能については、基本的に、第1実施形態の場合と同じである。信号ドライバである信号出力回路70は、信号線34(34−1〜34−n)に対して、輝度情報に応じた映像信号の信号電圧Vsigと、第1基準電位Vofs1と、第2基準電位Vofs2とを選択的に出力する。
具体的には、信号出力回路70は1水平走査期間ごとに、第1基準電位Vofs1、信号電圧Vsig、第2基準電位Vofs2の順に繰返し出力する。ここで、第1基準電位Vofs1は、閾値補正処理の際に用いられる基準電位であり、第1実施形態の場合の基準電位Vofsに相当し、映像信号の信号電圧Vsigの基準となる電位(例えば、黒レベルに相当する電位)に設定されている。第2基準電位Vofs2は、映像信号の最大振幅レベル、具体的には白レベルよりも十分に高い電位に設定されている。
(画素回路)
画素20Bの構成については、第1実施形態の画素20Aと次の点で異なっている。すなわち、第1実施形態の画素20Aが駆動トランジスタ22、書込みトランジスタ23、発光制御トランジスタ24、スイッチングトランジスタ25および保持容量26からなる4Tr/1Cの画素構成であるのに対して、第2実施形態の画素20Bが駆動トランジスタ22、書込みトランジスタ23、発光制御トランジスタ24および保持容量26からなる3Tr/1Cの画素構成となっている。
画素20Bの構成については、第1実施形態の画素20Aと次の点で異なっている。すなわち、第1実施形態の画素20Aが駆動トランジスタ22、書込みトランジスタ23、発光制御トランジスタ24、スイッチングトランジスタ25および保持容量26からなる4Tr/1Cの画素構成であるのに対して、第2実施形態の画素20Bが駆動トランジスタ22、書込みトランジスタ23、発光制御トランジスタ24および保持容量26からなる3Tr/1Cの画素構成となっている。
なお、必要に応じて、一方の電極が有機EL素子21のアノード電極に、他方の電極が固定電位にそれぞれ接続されることで、有機EL素子21の容量不足分を補い、保持容量26に対する映像信号の書込みゲインを高める作用をなす補助容量を設けた画素構成を採ることも可能である。
このように、本実施形態の画素20Bが第1実施形態の画素20Aに比べて、1画素につきトランジスタが1個少ない3Tr/1Cの画素構成であり、またそれに伴って制御配線を1本(具体的には、図1の補正用走査線33)が不要であるために、画素サイズの微細化、ひいては表示装置の高精細化を図る上で、4Tr/1Cの画素構成の場合よりも有利である。また、画素20Bを駆動する駆動部についても、図1の補正用走査回路60が不要になるために、画素アレイ部30の周辺回路の回路規模を低減できる利点もある。
上記構成の有機EL表示装置10Bにおいて、書込み走査回路40から出力される書込み走査信号WSは、書込みトランジスタ23を導通状態(オン状態)にするための電位として、第1実施形態の場合と同様に、第1電位(第1振幅)V1と当該第1電位よりも低い(小さい)第2電位(第2振幅)V2との2つの電位を取る。
書込み走査信号WSは、映像信号の信号電圧Vsigを画素内に書き込むときに第1電位V1となる。この第1電位V1としては、書込みトランジスタ23のオン抵抗をできるだけ低くして、映像信号の信号電圧Vsigを所定の時間内に素早く書き込むことができる電位に設定される。また、書込み走査信号WSは、基準電位Vofsを画素内に書き込むときに第2電位V2となる。第2電位V2が第1電位V1よりも低いことで、書込みトランジスタ23の基準電位Vofsの書込み時のオン抵抗が信号電圧Vsigの書込み時のオン抵抗よりも高くなる。
(第2実施形態に係る有機EL表示装置の回路動作)
次に、第2実施形態に係る有機EL表示装置10Bの回路動作について、図9のタイミング波形図ならびに図10および図11の動作説明図を用いて説明する。
次に、第2実施形態に係る有機EL表示装置10Bの回路動作について、図9のタイミング波形図ならびに図10および図11の動作説明図を用いて説明する。
ここでは、例えば分割数=3の場合の分割閾値補正処理を行う駆動法を採る場合を例に挙げて説明する。ただし、この駆動法への適用に限られるものではなく、他の分割数の場合や、閾値補正処理を信号書込み処理が行われる1水平走査期間で1回だけ行う場合の駆動法を採る場合にも同様に適用可能である。
図9には、ある画素行の各画素20Bを駆動する際に、書込み走査回路40から画素20Bに与えられる書込み走査線電位(書込み走査信号)WS、発光駆動走査回路50から画素20Bに与えられる発光制御走査線電位(発光駆動信号)DSおよび信号線電位(Vofs1/Vsig/Vofs2)のタイミング関係、ならびに駆動トランジスタ22のゲート電位Vgおよびソース電位Vsの変化をそれぞれ示している。
ここで、書込みトランジスタ23および発光制御トランジスタ24がNチャネル型であるため、書込み走査信号WSおよび発光駆動信号DSについては、“H”レベルの状態がアクティブ状態となり、“L”レベルの状態が非アクティブ状態となる。また、図10および図11の動作説明図では、図面の簡略化のために、書込みトランジスタ23および発光制御トランジスタ24をスイッチのシンボルで図示している。
以下に説明する本実施形態に係る有機EL表示装置10Bの回路動作において、閾値補正処理および移動度補正処理を実行するに当たっての基本的な回路動作については、基本的に、第1実施形態に係る有機EL表示装置10Aの場合の回路動作と同じである。
(前フレームの発光期間)
図9のタイミング波形図において、時刻t31以前は、前のフレームにおける有機EL素子21の発光期間となる。この前フレームの発光期間では、書込み走査回路40から出力される書込み走査信号WSが“L”レベルにあるために、書込みトランジスタ23が非導通状態にある。また、発光駆動走査回路50から出力される発光駆動信号DSが“H”レベルにあるために、発光制御トランジスタ24が導通状態にある。
図9のタイミング波形図において、時刻t31以前は、前のフレームにおける有機EL素子21の発光期間となる。この前フレームの発光期間では、書込み走査回路40から出力される書込み走査信号WSが“L”レベルにあるために、書込みトランジスタ23が非導通状態にある。また、発光駆動走査回路50から出力される発光駆動信号DSが“H”レベルにあるために、発光制御トランジスタ24が導通状態にある。
このとき、駆動トランジスタ22は飽和領域で動作するように設定されているために定電流源として動作する。その結果、図10(A)に示すように、Vccの電源から発光制御トランジスタ24を通して駆動トランジスタ22に、さらに当該駆動トランジスタ22を通して有機EL素子21に、先述した式(1)で与えられる一定の駆動電流Idsが、駆動トランジスタ22のゲート−ソース間電圧Vgsに応じて供給される。よって、有機EL素子21が駆動電流Idsの電流値に応じた輝度で発光する。
(非発光期間)
そして、時刻t31になると、線順次走査の新しいフレーム(現フレーム)に入る。すなわち、時刻t31で発光駆動信号DSが“H”レベルから“L”レベルに遷移することで、図10(B)に示すように、発光制御トランジスタ24が非導通状態になる。これにより、Vccの電源から有機EL素子21への一定電流の供給が遮断されるために有機EL素子21が消光し、現フレームの非発光期間に入る。このとき、駆動トランジスタ22のソース電位Vsは、有機EL素子21のカソード電位Vcathと有機EL素子21の閾値電圧Vthelの和、つまりVcath+Vthelという値となる。
そして、時刻t31になると、線順次走査の新しいフレーム(現フレーム)に入る。すなわち、時刻t31で発光駆動信号DSが“H”レベルから“L”レベルに遷移することで、図10(B)に示すように、発光制御トランジスタ24が非導通状態になる。これにより、Vccの電源から有機EL素子21への一定電流の供給が遮断されるために有機EL素子21が消光し、現フレームの非発光期間に入る。このとき、駆動トランジスタ22のソース電位Vsは、有機EL素子21のカソード電位Vcathと有機EL素子21の閾値電圧Vthelの和、つまりVcath+Vthelという値となる。
<閾値補正期間>
続いて、現フレームの非発光期間において、時刻t32で書込み走査信号WSが“L”レベルから“H”レベルに遷移する。このときの“H”レベルは、信号書込み処理時の書込み走査信号WSの“H”レベルの第1電位V1よりも低い第2電位V2に設定されている。このとき、信号出力回路70から信号線34に対して、第2基準電位Vofs2が出力された状態にある。したがって、書込み走査信号WSに応答して書込みトランジスタ23が導通状態になることで、図10(C)に示すように、第2基準電位Vofs2が駆動トランジスタ22のゲート電極に書き込まれる。このとき、駆動トランジスタ22のゲート電位Vgが上昇するのに伴ってソース電位Vsも上昇する。
続いて、現フレームの非発光期間において、時刻t32で書込み走査信号WSが“L”レベルから“H”レベルに遷移する。このときの“H”レベルは、信号書込み処理時の書込み走査信号WSの“H”レベルの第1電位V1よりも低い第2電位V2に設定されている。このとき、信号出力回路70から信号線34に対して、第2基準電位Vofs2が出力された状態にある。したがって、書込み走査信号WSに応答して書込みトランジスタ23が導通状態になることで、図10(C)に示すように、第2基準電位Vofs2が駆動トランジスタ22のゲート電極に書き込まれる。このとき、駆動トランジスタ22のゲート電位Vgが上昇するのに伴ってソース電位Vsも上昇する。
次に、時刻t33で第2基準電位Vofs2に代えて第1基準電位Vofs1が信号出力回路70から信号線34に対して出力される。このとき、書込みトランジスタ23が導通状態にあるために、図10(D)に示すように、第2基準電位Vofs2に代えて第1基準電位Vofs1が駆動トランジスタ22のゲート電極に印加される。このときのゲート電位Vgの第2基準電位Vofs2から第1基準電位Vofs1への急激な電位降下により、保持容量26によるカップリングによってソース電位Vsも電位Viniまで急激に降下する。このときの電位Viniが駆動トランジスタ22のソース電位Vsの初期化電位となる。
次に、時刻t34で発光駆動信号DSが“L”レベルから“H”レベルに遷移することで、発光制御トランジスタ24が導通状態になり、当該発光制御トランジスタ24を通してVccの電源から駆動トランジスタ22への電流供給が開始される。このとき、信号出力回路70からは信号線34に対して第1基準電位Vofs1が出力された状態にある。したがって、駆動トランジスタ22のゲート電位Vgは、第1基準電位Vofs1に初期化される。
ここで、駆動トランジスタ22のゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthよりも大きければ、Vccの電源から供給される電流が、図11(A)に示すように、駆動トランジスタ22→保持容量26の経路で流れることで、1回目の閾値補正処理が開始される。
有機EL素子21の等価回路は、ダイオード21Aと等価容量21Bで表わされる。したがって、有機EL素子21にかかる電圧VelがVel<Vcath+Vthelである限り、即ち有機EL素子21のリーク電流が駆動トランジスタ22に流れる電流よりも十分に小さい限り、駆動トランジスタ22に流れる電流は保持容量26と有機EL素子21の等価容量21Bを充電するために使われる。
一定期間が経過した後、時刻t35で発光駆動信号DSが“H”レベルから“L”レベルに遷移し、発光制御トランジスタ24が非導通状態になることで、1回目の閾値補正処理が終了する。その後、時刻t36で書込み走査信号WSが“H”レベルから“L”レベルに遷移し、書込みトランジスタ23が非導通状態になる。
次に、信号出力回路70から信号線34に対して第1基準電位Vofs1が出力された状態において、時刻t37で書込み走査信号WSが再び“L”レベルから“H”レベルに遷移することで、書込みトランジスタ23が導通状態になり、次いで、時刻t38で発光駆動信号DSが再び“L”レベルから“H”レベルに遷移することで、発光制御トランジスタ24が導通状態になり、2回目の閾値補正処理が開始される。
そして、一定期間経過後、時刻t39で発光駆動信号DSが“H”レベルから“L”レベルに遷移し、発光制御トランジスタ24が非導通状態になることで、2回目の閾値補正処理が終了する。その後、時刻t40で書込み走査信号WSが“H”レベルから“L”レベルに遷移することで、書込みトランジスタ23が非導通状態になる。
以上の動作を繰り返し行うことにより、駆動トランジスタ22のソース電位Vsは、時間の経過とともに上昇してゆく(図5参照)。そして、一定時間が経過し、駆動トランジスタ22のゲート−ソース間電圧Vgsがその閾値電圧Vthに相当する電圧に収束したところで、駆動トランジスタ22がカットオフし、駆動トランジスタ22に電流が流れなくなる。その結果、駆動トランジスタ22のゲート−ソース間電圧Vgs、即ち閾値電圧Vthに相当する電圧が保持容量26に保持される。このとき、有機EL素子21にかかる電圧Velは、Vel=Vofs1−Vth≦Vcath+Vthelとなっている。
本回路動作では、信号書込み処理が行われる1H期間に先行する2H期間に亘って閾値補正処理を分割して2回、計3回実行する分割閾値補正処理を行うものとしている。したがって、信号書込み処理が行われる1H期間におけるt42−t43の期間での3回目の閾値補正処理が実行されることで、駆動トランジスタ22のゲート−ソース間電圧Vgsがその閾値電圧Vthに相当する電圧に収束したことになる。閾値補正処理の回数は3回に限られるものではなく、任意の回数に設定可能である。
なお、3回目の閾値補正処理が開始される時刻t42よりも前で、信号線34の電位が第1基準電位Vofs1の状態にある時刻t41では、書込み走査信号WSが“L”レベルから“H”レベルに遷移することで、書込みトランジスタ23が導通状態になる。このときの“H”レベルは、閾値補正処理時の書込み走査信号WSの“H”レベルの第2電位V2よりも高い第1電位V1に設定されている。
<信号書込み期間>
3回目の閾値補正処理が終了し、書込みトランジスタ23が導通状態にあるときに、時刻t42で信号出力回路70から第1基準電位Vofs1に代えて映像信号の信号電圧Vsigが信号線34に出力されることで、図11(B)に示すように、書込みトランジスタ23が導通状態になる。これにより、映像信号の信号電圧Vsigが駆動トランジスタ22のゲート電極に書き込まれる。
3回目の閾値補正処理が終了し、書込みトランジスタ23が導通状態にあるときに、時刻t42で信号出力回路70から第1基準電位Vofs1に代えて映像信号の信号電圧Vsigが信号線34に出力されることで、図11(B)に示すように、書込みトランジスタ23が導通状態になる。これにより、映像信号の信号電圧Vsigが駆動トランジスタ22のゲート電極に書き込まれる。
このとき、書込みトランジスタ23によって書き込まれた映像信号の信号電圧Vsigは、保持容量26に保持されている閾値電圧Vthに足し込まれる形で当該保持容量26に保持される。その結果、映像信号の信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが保持容量26に保持した閾値電圧Vthに相当する電圧と相殺され、閾値電圧Vthの補正が行われる。
この駆動トランジスタ22の閾値電圧Vthの補正処理により、画素ごとに閾値電圧Vthにばらつきや経時変化があったとしても、駆動トランジスタ22による有機EL素子21の駆動に対する閾値電圧Vthの影響をキャンセルすることができる。その結果、閾値電圧Vthの画素ごとのばらつきや経時変化の影響を受けることなく、有機EL素子21の発光輝度を一定に保つことができる。
<移動度補正期間>
その後、書込みトランジスタ23の導通状態において、時刻t45で発光駆動信号DSが“L”レベルから“H”レベルに遷移し、発光制御トランジスタ24が導通状態になることで、Vccの電源から駆動トランジスタ22への電流供給が開始される。このとき、有機EL素子21にかかる電圧VelがVcath+Vthelを越えず、有機EL素子21が逆バイアス状態にあれば、即ち有機EL素子21のリーク電流が駆動トランジスタ22に流れる電流よりも十分に小さければ、駆動トランジスタ22に流れる電流は保持容量26と有機EL素子21の等価容量21Bを充電するために使われる。
その後、書込みトランジスタ23の導通状態において、時刻t45で発光駆動信号DSが“L”レベルから“H”レベルに遷移し、発光制御トランジスタ24が導通状態になることで、Vccの電源から駆動トランジスタ22への電流供給が開始される。このとき、有機EL素子21にかかる電圧VelがVcath+Vthelを越えず、有機EL素子21が逆バイアス状態にあれば、即ち有機EL素子21のリーク電流が駆動トランジスタ22に流れる電流よりも十分に小さければ、駆動トランジスタ22に流れる電流は保持容量26と有機EL素子21の等価容量21Bを充電するために使われる。
そして、有機EL素子21の等価容量21Bが充電されることにより、駆動トランジスタ22のソース電位Vsが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ22の閾値電圧Vthの画素ごとのばらつきは補正されている。したがって、駆動トランジスタ22のドレイン−ソース間電流Idsは当該駆動トランジスタ22の移動度μに依存したものとなる。具体的に言うと、移動度μが大きいトランジスタは、当該トランジスタに流れ電流量も大きく、ソース電位Vsの上昇が早くなり、逆に、移動度μが小さいトランジスタは、当該トランジスタに流れ電流量も小さく、ソース電位Vsの上昇が遅くなる(図6参照)。
駆動トランジスタ22のソース電位Vsの上昇分ΔVsは、保持容量26に保持されているゲート−ソース間電圧Vgsから差し引かれるように、換言すれば、保持容量26の充電電荷を放電するように作用することになるために、負帰還をかけられたことになる。このように、駆動トランジスタ22に流れるドレイン−ソース間電流Idsを当該駆動トランジスタ22のゲート−ソース間電圧Vgsに負帰還することで、各画素20Bにおける駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消し、駆動トランジスタ22の移動度μの画素ごとのばらつきを補正することが可能になる。
図9のタイミング波形図において、書込み走査信号WSのアクティブ期間(“H”レベル期間)と発光駆動信号DSのアクティブ期間(“H”レベル期間)とがオーバーラップする期間(t45−t46の期間)、即ち書込みトランジスタ23と発光制御トランジスタ24とが共に導通状態となるオーバーラップ期間が移動度補正期間となる。
ここで、移動度μが相対的に高い駆動トランジスタと移動度μが相対的に低い駆動トランジスタとを考えた場合、この移動度補正期間に移動度μが高い駆動トランジスタは、移動度μが低い駆動トランジスタに対してソース電位Vsが大きく上昇する。また、ソース電位Vsが大きく上昇するほど、駆動トランジスタ22のゲート−ソース間電圧Vgsが小さくなり、電流が流れにくくなる。
つまり、移動度補正期間を調整することで、移動度μの違う駆動トランジスタ22で同じドレイン・ソース間電流Idsを流すことができる。この移動度補正期間で決めた駆動トランジスタ22のゲート−ソース間電圧Vgsを保持容量26で維持して、当該ゲート−ソース間電圧Vgsに応じた電流(ドレイン−ソース間電流Ids)を駆動トランジスタ22が有機EL素子21に流すことによって当該有機EL素子21が発光する。
(現フレームの発光期間)
時刻t46で書込み走査信号WSが“H”レベルから“L”レベルに遷移し、書込みトランジスタ23が非導通状態になることにより、移動度補正期間が終了し、現フレームの発光期間に入る。この発光期間では、駆動トランジスタ22のゲート−ソース間電圧Vgsが一定であるため、図11(C)に示すように、駆動トランジスタ22は一定の電流Ids´を有機EL素子21に流す。これにより、有機EL素子21に係る電圧Velが有機EL素子21にIds´という電流が流れるまで上昇するために、有機EL素子21が発光する。
時刻t46で書込み走査信号WSが“H”レベルから“L”レベルに遷移し、書込みトランジスタ23が非導通状態になることにより、移動度補正期間が終了し、現フレームの発光期間に入る。この発光期間では、駆動トランジスタ22のゲート−ソース間電圧Vgsが一定であるため、図11(C)に示すように、駆動トランジスタ22は一定の電流Ids´を有機EL素子21に流す。これにより、有機EL素子21に係る電圧Velが有機EL素子21にIds´という電流が流れるまで上昇するために、有機EL素子21が発光する。
また、書込みトランジスタ23が非導通状態になることで、駆動トランジスタ22のゲート電極が信号線34から切り離されてフローティング状態にあるために、保持容量26によるブートストラップ動作により、ソース電位Vsの上昇によってゲート電位Vgもソース電位Vsに連動して上昇する。
そして、駆動トランジスタ22のソース電位Vsの上昇に伴って、有機EL素子21にかかる電圧VelがVcath+Vthelを越え、有機EL素子21が順バイアス状態になると、駆動トランジスタ22から有機EL素子21に対して先述した式(1)で与えられる一定のドレイン−ソース間電流Idsが供給されるために、有機EL素子21は実際に発光を開始する。
上述した一連の回路動作の説明から明らかなように、3Tr/1Cの画素構成の画素20Bが行列状に配置されてなる有機EL表示装置10Bにおいても、第1実施形態に係る有機EL表示装置10Aの場合と同様に、駆動トランジスタ22の画素ごとの閾値電圧Vthの変動に対する補償、駆動トランジスタ22の画素ごとの移動度μに対する補償および有機EL素子21の特性変動に対する補償の各処理を実現できる。
(第2電位V2の設定に伴う作用効果)
さらに、書込み走査信号WSの第1基準電位Vofs1の書込み時の電位を、映像信号の信号電圧Vsigの書込み時の第1電位V1よりも低い第2電位V2に設定することにより、3Tr/1Cの画素構成を採る有機EL表示装置10Bにおいても、第1実施形態の場合と同様に、次のような作用効果を得ることができる。
さらに、書込み走査信号WSの第1基準電位Vofs1の書込み時の電位を、映像信号の信号電圧Vsigの書込み時の第1電位V1よりも低い第2電位V2に設定することにより、3Tr/1Cの画素構成を採る有機EL表示装置10Bにおいても、第1実施形態の場合と同様に、次のような作用効果を得ることができる。
すなわち、書込みトランジスタ23の第1基準電位Vofs1を書き込むときのオン抵抗が、信号電圧Vsigを書き込むときのオン抵抗よりも高くなるために、閾値補正処理をより確実に行うことができるとともに、書込み走査信号WSの第1基準電位Vofs1を書き込むときの振幅が信号電圧Vsigを書き込むときの振幅と同じ従来の場合に比べて閾値補正処理を早く行うことができる。
これにより、閾値補正処理を高速化できる分だけ1フレーム期間における発光期間を長く設定できるために、表示画像の高輝度化および有機EL素子21の長寿命化を図ることができる。分割閾値補正処理の場合には、特に発光期間を長く設定できることになるためにそれに伴う効果が大きい。
なお、図9のタイミング波形図に示す駆動トランジスタ22のゲート電位Vgおよびソース電位Vsの電位変動において、実線(A)が第1基準電位Vofs1の書込み時の振幅が信号電圧Vsigの書込み時の振幅よりも小さい場合を示し、点線(B)が第1基準電位Vofs1の書込み時の振幅が信号電圧Vsigの書込み時の振幅と同じ場合を示している。
また、閾値補正処理を行う期間で書込みトランジスタ23のオン電圧を低く抑えることで、それ以外の期間、具体的には映像信号の信号電圧Vsigを書き込む期間では書込みトランジスタ23のオン電圧をより高く設定できることになるために、特に白表示時の信号電圧Vsigの振幅を低く抑えることができる。これにより、信号線34に映像信号の信号電圧Vsigを出力する信号出力回路70の低コスト化を図ることができるために、表示装置全体の低コスト化に寄与できる。
また、3回の閾値補正処理のうちの最初の2回が行われる期間で書込み走査信号WSを相対的に低い第2電位V2に設定し、書込みトランジスタ23のオン抵抗を下げて閾値補正処理の速度を上げ、それ以降では書込み走査信号WSを相対的に高い第1電位V1に設定し、書込みトランジスタ23のオン抵抗を下げるようにしたことで、第1実施形態の応用例の場合と同様に、映像信号の信号電圧Vsigの書込み前の駆動トランジスタ22のゲート−ソース間電圧Vgsが確実に閾値電圧Vthにできるために、白表示の信号電圧Vsigを低くすることが可能になる。
(応用例)
以上説明した第2実施形態では、複数回の閾値補正処理のうちの最初の2回が行われる期間で書込み走査信号WSを相対的に低い第2電位V2に設定し、それ以降では書込み走査信号WSを相対的に高い第1電位V1に設定するとしたが、第2電位V2に設定するのは最初の2回に限られるものではなく、少なくとも最初の1回であればよく、また、第1実施形態の場合と同様に、複数回の閾値補正処理を行う全ての期間において書込み走査信号WSを相対的に低い第2電位V2に設定し、映像信号の信号電圧Vsigの書込み期間だけ書込み走査信号WSを相対的に高い第1電位V1に設定する駆動法を採ることも可能である。
以上説明した第2実施形態では、複数回の閾値補正処理のうちの最初の2回が行われる期間で書込み走査信号WSを相対的に低い第2電位V2に設定し、それ以降では書込み走査信号WSを相対的に高い第1電位V1に設定するとしたが、第2電位V2に設定するのは最初の2回に限られるものではなく、少なくとも最初の1回であればよく、また、第1実施形態の場合と同様に、複数回の閾値補正処理を行う全ての期間において書込み走査信号WSを相対的に低い第2電位V2に設定し、映像信号の信号電圧Vsigの書込み期間だけ書込み走査信号WSを相対的に高い第1電位V1に設定する駆動法を採ることも可能である。
[第3実施形態]
図12は、本発明の第3実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図であり、図中、図1と同等部分には同一符号を付して示している。
図12は、本発明の第3実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図であり、図中、図1と同等部分には同一符号を付して示している。
ここでも、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子を画素の発光素子として用いたアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。
(システム構成)
図12に示すように、第3実施形態に係る有機EL表示装置10Cは、画素アレイ部30の各画素20Cを駆動する駆動部として、例えば、書込み走査回路40、電源供給走査回路80および信号出力回路(信号ドライバ)70を有する構成となっている。これら駆動部のうち、書込み走査回路40および信号出力回路70の構成および機能については、基本的に、第1実施形態の場合と同じである。
図12に示すように、第3実施形態に係る有機EL表示装置10Cは、画素アレイ部30の各画素20Cを駆動する駆動部として、例えば、書込み走査回路40、電源供給走査回路80および信号出力回路(信号ドライバ)70を有する構成となっている。これら駆動部のうち、書込み走査回路40および信号出力回路70の構成および機能については、基本的に、第1実施形態の場合と同じである。
電源供給走査回路80は、クロックパルスckに同期してスタートパルスspを順にシフトするシフトレジスタ等によって構成され、書込み走査回路40による線順次走査に同期して、第1電源電位Vccと当該第1電源電位Vccよりも低い第2電源電位Vssで切り替わる電源供給線電位DS1〜DSmを電源供給線35(35−1〜35−m)に供給することにより、画素20Cの発光/非発光の制御を行なうとともに、有機EL素子21に駆動電流を供給する。ここで、第2電源電位Vssは、Vofs−Vthよりも十分に低い電位に設定される。
(画素回路)
画素20Cの構成については、第1実施形態の画素20Aと次の点で異なっている。すなわち、第1実施形態の画素20Aが駆動トランジスタ22、書込みトランジスタ23、発光制御トランジスタ24、スイッチングトランジスタ25および保持容量26からなる4Tr/1Cの画素構成であるのに対して、第3実施形態の画素20Cが駆動トランジスタ22、書込みトランジスタ23および保持容量26からなる2Tr/1Cの画素構成となっている。
画素20Cの構成については、第1実施形態の画素20Aと次の点で異なっている。すなわち、第1実施形態の画素20Aが駆動トランジスタ22、書込みトランジスタ23、発光制御トランジスタ24、スイッチングトランジスタ25および保持容量26からなる4Tr/1Cの画素構成であるのに対して、第3実施形態の画素20Cが駆動トランジスタ22、書込みトランジスタ23および保持容量26からなる2Tr/1Cの画素構成となっている。
なお、必要に応じて、一方の電極が有機EL素子21のアノード電極に、他方の電極が固定電位にそれぞれ接続されることで、有機EL素子21の容量不足分を補い、保持容量26に対する映像信号の書込みゲインを高める作用をなす補助容量を設けた画素構成を採ることも可能である。
このように、本実施形態の画素20Cが第1実施形態の画素20Bに比べて、1画素につきトランジスタが2個少ない2Tr/1Cの画素構成であり、またそれに伴って制御配線を2本(具体的には、図1の発光制御走査線32と補正用走査線33)が不要であるために、画素サイズの微細化、ひいては表示装置の高精細化を図る上で、4Tr/1Cや3Tr/1Cの画素構成の場合よりも有利である。また、画素20Cを駆動する駆動部についても、走査回路が1個(図1の補正用走査回路60)が不要になるために、画素アレイ部30の周辺回路の回路規模を低減できる利点もある。
上記構成の有機EL表示装置10Cにおいて、書込み走査回路40から出力される書込み走査信号WSは、書込みトランジスタ23を導通状態(オン状態)にするための電位として、第1実施形態の場合と同様に、第1電位(第1振幅)V1と当該第1電位よりも低い(小さい)第2電位(第2振幅)V2との2つの電位を取る。
書込み走査信号WSは、映像信号の信号電圧Vsigを画素内に書き込むときに第1電位V1となる。この第1電位V1としては、書込みトランジスタ23のオン抵抗をできるだけ低くして、映像信号の信号電圧Vsigを所定の時間内に素早く書き込むことができる電位に設定される。また、書込み走査信号WSは、基準電位Vofsを画素内に書き込むときに第2電位V2となる。第2電位V2が第1電位V1よりも低いことで、書込みトランジスタ23の基準電位Vofsの書込み時のオン抵抗が信号電圧Vsigの書込み時のオン抵抗よりも高くなる。
(第3実施形態に係る有機EL表示装置の回路動作)
次に、第3実施形態に係る有機EL表示装置10Cの回路動作について、図13のタイミング波形図ならびに図14および図15の動作説明図を用いて説明する。
次に、第3実施形態に係る有機EL表示装置10Cの回路動作について、図13のタイミング波形図ならびに図14および図15の動作説明図を用いて説明する。
ここでは、例えば分割数=3の場合の分割閾値補正処理を行う駆動法を採る場合を例に挙げて説明する。ただし、この駆動法への適用に限られるものではなく、他の分割数の場合や、閾値補正処理を信号書込み処理が行われる1水平走査期間で1回だけ行う場合の駆動法を採る場合にも同様に適用可能である。
図12には、ある画素行の各画素20Bを駆動する際の、走査線31(31−1〜31−m)の電位(書込み走査信号)WSの変化、電源供給線35(35−1〜35−m)の電位DS(Vcc/Vss)の変化および信号線34の電位(Vsig/Vofs)の変化、ならびに駆動トランジスタ22のゲート電位Vgおよびソース電位Vsの変化をそれぞれ示している。
ここで、書込みトランジスタ23がNチャネル型であるため、書込み走査信号WSについては、“H”レベルの状態がアクティブ状態となり、“L”レベルの状態が非アクティブ状態となる。また、図14および図15の動作説明図においては、図面の簡略化のために、書込みトランジスタ23および発光制御トランジスタ24をスイッチのシンボルで図示している。
(前フレームの発光期間)
図13のタイミング波形図において、時刻t51以前は、前のフレームにおける有機EL素子21の発光期間となる。この前フレームの発光期間では、書込み走査回路40から出力される書込み走査信号WSが“L”レベルにあるために書込みトランジスタ23が非導通状態にある。また、電源供給線35の電位DSが第1電源電位Vcc(以下、「高電位」と記述する)にあるために発光制御トランジスタ24が導通状態にある。
図13のタイミング波形図において、時刻t51以前は、前のフレームにおける有機EL素子21の発光期間となる。この前フレームの発光期間では、書込み走査回路40から出力される書込み走査信号WSが“L”レベルにあるために書込みトランジスタ23が非導通状態にある。また、電源供給線35の電位DSが第1電源電位Vcc(以下、「高電位」と記述する)にあるために発光制御トランジスタ24が導通状態にある。
このとき、駆動トランジスタ22は飽和領域で動作するように設定されているために定電流源として動作する。その結果、図14(A)に示すように、高電位Vccにある電源供給線35から発光制御トランジスタ24を通して駆動トランジスタ22に、さらに当該駆動トランジスタ22を通して有機EL素子21に、先述した式(1)で与えられる一定の駆動電流Idsが、駆動トランジスタ22のゲート−ソース間電圧Vgsに応じて供給される。よって、有機EL素子21が駆動電流Idsの電流値に応じた輝度で発光する。
(非発光期間)
そして、時刻t31になると、線順次走査の新しいフィールドに入り、図14(B)に示すように、電源供給線35の電位DSが高電位Vccから、信号線34の基準電位Vofs−Vthよりも十分に低い電位に設定されている第2電源電位(以下、「低電位」と記述する)Vssに切り替わる。
そして、時刻t31になると、線順次走査の新しいフィールドに入り、図14(B)に示すように、電源供給線35の電位DSが高電位Vccから、信号線34の基準電位Vofs−Vthよりも十分に低い電位に設定されている第2電源電位(以下、「低電位」と記述する)Vssに切り替わる。
ここで、有機EL素子21の閾値電圧をVel、有機EL素子21のカソード電位をVcathとするとき、低電位VssをVss<Vel+Vcathとすると、駆動トランジスタ22のソース電位Vsが低電位Vssにほぼ等しくなるために、有機EL素子21は逆バイアス状態となって消光する。
<閾値補正準備期間>
次に、時刻t52で書込み走査信号WSが“L”レベルから“H”レベルに遷移することで、図14(C)に示すように、書込みトランジスタ23が導通状態となる。このときの“H”レベルは、信号書込み処理時の書込み走査信号WSの“H”レベルの第1電位V1よりも低い第2電位V2に設定されている。このとき、信号出力回路70から信号線34に対して基準電位Vofsが出力された状態にあるために、駆動トランジスタ22のゲート電位Vgが基準電位Vofsになる。また、駆動トランジスタ22のソース電位Vsは、基準電位Vofsよりも十分に低い電位Vssにある。
次に、時刻t52で書込み走査信号WSが“L”レベルから“H”レベルに遷移することで、図14(C)に示すように、書込みトランジスタ23が導通状態となる。このときの“H”レベルは、信号書込み処理時の書込み走査信号WSの“H”レベルの第1電位V1よりも低い第2電位V2に設定されている。このとき、信号出力回路70から信号線34に対して基準電位Vofsが出力された状態にあるために、駆動トランジスタ22のゲート電位Vgが基準電位Vofsになる。また、駆動トランジスタ22のソース電位Vsは、基準電位Vofsよりも十分に低い電位Vssにある。
このとき、駆動トランジスタ22のゲート−ソース間電圧VgsはVofs−Vssとなる。ここで、Vofs−Vssが駆動トランジスタ22の閾値電圧Vthよりも大きくないと、閾値補正動作を行うことができないために、Vofs−Vss>Vthなる電位関係に設定する必要がある。このように、駆動トランジスタ22のゲート電位Vgを基準電位Vofsに、ソース電位Vsを低電位Vssにそれぞれ固定して(確定させて)初期化する処理が閾値補正処理のための準備の処理である。
<1回目の閾値補正期間>
時刻t53で書込み走査信号WSが“H”レベルから“L”レベルに遷移した後、時刻t54で書込み走査信号WSが再度“L”レベルから“H”レベルに遷移する。このときの“H”レベルも第2電位V2に設定されている。続いて、時刻t55で、図14(D)に示すように、電源供給線35の電位DSが低電位Vssから高電位Vccに切り替わると、駆動トランジスタ22のソース電位Vsが上昇を開始し、1回目の閾値補正処理に入る。この1回目の閾値補正処理は、時刻t56で書込み走査信号WSが“H”レベルから“L”レベルに遷移し、書込みトランジスタ23が非導通状態になるまで行われる。
時刻t53で書込み走査信号WSが“H”レベルから“L”レベルに遷移した後、時刻t54で書込み走査信号WSが再度“L”レベルから“H”レベルに遷移する。このときの“H”レベルも第2電位V2に設定されている。続いて、時刻t55で、図14(D)に示すように、電源供給線35の電位DSが低電位Vssから高電位Vccに切り替わると、駆動トランジスタ22のソース電位Vsが上昇を開始し、1回目の閾値補正処理に入る。この1回目の閾値補正処理は、時刻t56で書込み走査信号WSが“H”レベルから“L”レベルに遷移し、書込みトランジスタ23が非導通状態になるまで行われる。
続いて、時刻t57で、図15(A)に示すように、信号出力回路70から信号線34に対して映像信号の信号電圧Vsigが出力されることにより、信号線34の電位が基準電位Vofsから信号電圧Vsigに遷移する。この期間では、他の行の画素に対する信号電圧Vsigの書込み処理が行われる。
このとき、書込みトランジスタ23が非導通状態にあるために、自行の画素に対して信号電圧Vsigの書き込みが行われない。また、書込みトランジスタ23が非導通状態にあることで、駆動トランジスタ22のゲート電極は信号線34から切り離されてフローティング状態になる。
ここで、駆動トランジスタ22のゲート電極がフローティング状態にあるときは、駆動トランジスタ22のゲート−ソース間に保持容量26が接続されていることにより、駆動トランジスタ22のソース電位Vsが変動すると、当該ソース電位Vsの変動に連動して(追従して)駆動トランジスタ22のゲート電位Vgも変動する。これが保持容量26によるブートストラップ動作である。
<2回目の閾値補正期間>
次に、時刻t58で信号出力回路70から信号線34に対して映像信号の信号電圧Vsigに代えて基準電位Vofsが出力され、次いで時刻t59で書込み走査信号WSが再度“L”レベルから“H”レベルに遷移し、書込みトランジスタ23が導通状態になることで、2回目の閾値補正処理に入る。このときの“H”レベルも第2電位V2に設定されている。
次に、時刻t58で信号出力回路70から信号線34に対して映像信号の信号電圧Vsigに代えて基準電位Vofsが出力され、次いで時刻t59で書込み走査信号WSが再度“L”レベルから“H”レベルに遷移し、書込みトランジスタ23が導通状態になることで、2回目の閾値補正処理に入る。このときの“H”レベルも第2電位V2に設定されている。
この2回目の閾値補正期間では、書込みトランジスタ23が導通状態になることで基準電位Vofsが書き込まれるために、駆動トランジスタ22のゲート電位Vgが再び基準電位Vofsに初期化される。このときのゲート電位Vgの低下に連動してソース電位Vsも低下する。そして再び、駆動トランジスタ22のソース電位Vsが上昇を開始する。この2回目の閾値補正処理は、時刻t60で書込み走査信号WSが“H”レベルから“L”レベルに遷移し、書込みトランジスタ23が非導通状態になるまで行われる。
続いて、時刻t61で、信号出力回路70から信号線34に対して基準電位Vofsに代えて映像信号の信号電圧Vsigが出力されることにより、信号線34の電位がオフセット電圧Vofsから信号電圧Vsigに遷移する。この期間では、他の行(前回の書込み行の次の行)の画素に対する信号電圧Vsigの書き込みが行われる。
このとき、書込みトランジスタ23が非導通状態にあるために、自行の画素に対して信号電圧Vsigの書き込みが行われない。また、書込みトランジスタ23が非導通状態にあることで、駆動トランジスタ22のゲート電極は信号線34から切り離されてフローティング状態になる。そして、保持容量26によるブートストラップ動作により、駆動トランジスタ22のソース電位Vsの変動に連動してゲート電位Vgも変動する。
<3回目の閾値補正期間>
次に、時刻t62で信号出力回路70から信号線34に対して映像信号の信号電圧Vsigに代えて基準電位Vofsが出力され、次いで時刻t63で書込み走査信号WSが再度“L”レベルから“H”レベルに遷移し、書込みトランジスタ23が導通状態になることで、3回目の閾値補正処理に入る。このときの“H”レベルは、第2電位V2よりも高い第1電位V1に設定されている。
次に、時刻t62で信号出力回路70から信号線34に対して映像信号の信号電圧Vsigに代えて基準電位Vofsが出力され、次いで時刻t63で書込み走査信号WSが再度“L”レベルから“H”レベルに遷移し、書込みトランジスタ23が導通状態になることで、3回目の閾値補正処理に入る。このときの“H”レベルは、第2電位V2よりも高い第1電位V1に設定されている。
この3回目の閾値補正処理では、書込みトランジスタ23が導通状態になることで基準電位Vofsが書き込まれるために、駆動トランジスタ22のゲート電位Vgが再び基準電位Vofsに初期化される。このときのゲート電位Vgの低下に連動してソース電位Vsも低下する。そして再び、駆動トランジスタ22のソース電位Vsが上昇を開始する。
駆動トランジスタ22のソース電位Vsが上昇し、やがて、駆動トランジスタ22のゲート−ソース間電圧Vgsが当該駆動トランジスタ22の閾値電圧Vthに収束することにより、図15(B)に示すように、当該閾値電圧Vthに相当する電圧が保持容量26に保持される。この3回目の閾値補正処理は、時刻t64で書込み走査信号WSが“H”レベルから“L”レベルに遷移し、書込みトランジスタ23が非導通状態になるまで行われる。
上述した3回の閾値補正動作により、画素個々の駆動トランジスタ22の閾値電圧Vthが検出されて当該閾値電圧Vthに相当する電圧が保持容量26に保持されることになる。なお、3回の閾値補正期間において、電流が専ら保持容量26側に流れ、有機EL素子21側には流れないようにするために、有機EL素子21がカットオフ状態となるように有機EL素子21のカソード電位Vcathを設定しておくこととする。
その後、時刻t65で、信号出力回路70から信号線34に対して基準電位Vofsに代えて映像信号の信号電圧Vsigが出力されることで、信号線34の電位がオフセット電圧Vofsから信号電圧Vsigに遷移する。
<信号書込み&移動度補正期間>
続いて、時刻t66で、書込み走査信号WSが“L”レベルから“H”レベルに遷移する。このときの“H”レベルも、第1電位V1に設定されている。書込み走査信号WSが“H”レベルに遷移することで、図15(C)に示すように、書込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングして画素20C内に書き込む。この書込みトランジスタ23による信号電圧Vsigの書き込みにより、駆動トランジスタ22のゲート電位Vgが信号電圧Vsigとなる。
続いて、時刻t66で、書込み走査信号WSが“L”レベルから“H”レベルに遷移する。このときの“H”レベルも、第1電位V1に設定されている。書込み走査信号WSが“H”レベルに遷移することで、図15(C)に示すように、書込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングして画素20C内に書き込む。この書込みトランジスタ23による信号電圧Vsigの書き込みにより、駆動トランジスタ22のゲート電位Vgが信号電圧Vsigとなる。
そして、映像信号の信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが保持容量26に保持された閾値電圧Vthに相当する電圧と相殺されることによって閾値補正が行われる。このとき、有機EL素子21は始めカットオフ状態(ハイインピーダンス状態)にあるために、映像信号の信号電圧Vsigに応じて電源供給線35から駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)は有機EL素子21の等価容量21Bに流れ込み、よって当該EL容量25の充電が開始される。
この等価容量21Bの充電により、駆動トランジスタ22のソース電位Vsが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ22の閾値電圧Vthのばらつきは補正(閾値補正)されており、駆動トランジスタ22のドレイン−ソース間電流Idsは当該駆動トランジスタ22の移動度μに依存したものとなる。
やがて、駆動トランジスタ22のソース電位VsがVofs−Vth+ΔVsの電位まで上昇すると、駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVsとなる。すなわち、ソース電位Vsの上昇分ΔVsは、保持容量26に保持された電圧(Vsig−Vofs+Vth)から差し引かれるように、換言すれば、保持容量26の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Vsの上昇分ΔVsは負帰還の帰還量となる。
このように、駆動トランジスタ22に流れるドレイン−ソース間電流Idsを当該駆動トランジスタ22のゲート入力に、即ちゲート‐ソース間電圧(ゲート‐ソース間の電位差)Vgsに負帰還することにより、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消す、即ち移動度μの画素ごとのばらつきを補正する移動度補正が行われる。
より具体的には、映像信号の信号電圧Vsigが高いほどドレイン−ソース間電流Idsが大きくなるために、負帰還の帰還量(補正量)ΔVsの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行われる。また、映像信号の信号電圧Vsigを一定とした場合、駆動トランジスタ22の移動度μが大きいほど負帰還の帰還量ΔVsの絶対値も大きくなるため、画素ごとの移動度μのばらつきを取り除くことができる。
(現フレームの発光期間)
次に、時刻t67で書込み走査信号WSが“H”レベルから“L”レベルに遷移することで、図16(D)に示すように、書込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲート電極は信号線34から切り離されてフローティング状態になる。
次に、時刻t67で書込み走査信号WSが“H”レベルから“L”レベルに遷移することで、図16(D)に示すように、書込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲート電極は信号線34から切り離されてフローティング状態になる。
駆動トランジスタ22のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ22のドレイン−ソース間電流Idsが有機EL素子21に流れ始めることにより、有機EL素子21のアノード電位は、駆動トランジスタ22のドレイン−ソース間電流Idsに応じて上昇する。
有機EL素子21のアノード電位の上昇は、即ち駆動トランジスタ22のソース電位Vsの上昇に他ならない。駆動トランジスタ22のソース電位Vsが上昇すると、保持容量26のブートストラップ動作により、駆動トランジスタ22のゲート電位Vgも連動して上昇する。
そして、駆動トランジスタ22のソース電位Vsの上昇に伴って、有機EL素子21にかかる電圧VelがVcath+Vthelを越え、有機EL素子21が順バイアス状態になると、駆動トランジスタ22から有機EL素子21に対して先述した式(1)で与えられる一定のドレイン−ソース間電流Idsが供給されるために、有機EL素子21は実際に発光を開始する。
上述した一連の回路動作の説明から明らかなように、2Tr/1Cの画素構成の画素20Cが行列状に配置されてなる有機EL表示装置10Cにおいても、第1実施形態に係る有機EL表示装置10Aの場合や、第2実施形態に係る有機EL表示装置10Bの場合と同様に、駆動トランジスタ22の画素ごとの閾値電圧Vthの変動に対する補償、駆動トランジスタ22の画素ごとの移動度μに対する補償および有機EL素子21の特性変動に対する補償の各処理を実現できる。
(第2電位V2の設定に伴う作用効果)
さらに、書込み走査信号WSの基準電位Vofsの書込み時の電位を、映像信号の信号電圧Vsigの書込み時の第1電位V1よりも低い第2電位V2に設定することにより、2Tr/1Cの画素構成を採る有機EL表示装置10Cにおいても、第1実施形態の場合や第2実施形態の場合と同様に、次のような作用効果を得ることができる。
さらに、書込み走査信号WSの基準電位Vofsの書込み時の電位を、映像信号の信号電圧Vsigの書込み時の第1電位V1よりも低い第2電位V2に設定することにより、2Tr/1Cの画素構成を採る有機EL表示装置10Cにおいても、第1実施形態の場合や第2実施形態の場合と同様に、次のような作用効果を得ることができる。
すなわち、書込みトランジスタ23の基準電位Vofsを書き込むときのオン抵抗が、信号電圧Vsigを書き込むときのオン抵抗よりも高くなるために、閾値補正処理をより確実に行うことができるとともに、書込み走査信号WSの基準電位Vofsを書き込むときの振幅が信号電圧Vsigを書き込むときの振幅と同じ従来の場合に比べて閾値補正処理を早く行うことができる。
これにより、閾値補正処理を高速化できる分だけ1フレーム期間における発光期間を長く設定できるために、表示画像の高輝度化および有機EL素子21の長寿命化を図ることができる。分割閾値補正処理の場合には、特に発光期間を長く設定できることになるためにそれに伴う効果が大きい。
なお、図13のタイミング波形図に示す駆動トランジスタ22のゲート電位Vgおよびソース電位Vsの電位変動において、実線(A)が基準電位Vofsの書込み時の振幅が信号電圧Vsigの書込み時の振幅よりも小さい場合を示し、点線(B)が基準電位Vofsの書込み時の振幅が信号電圧Vsigの書込み時の振幅と同じ場合を示している。
また、閾値補正処理を行う期間で書込みトランジスタ23のオン電圧を低く抑えることで、それ以外の期間、具体的には映像信号の信号電圧Vsigを書き込む期間では書込みトランジスタ23のオン電圧をより高く設定できることになるために、特に白表示時の信号電圧Vsigの振幅を低く抑えることができる。これにより、信号線34に映像信号の信号電圧Vsigを出力する信号出力回路70の低コスト化を図ることができるために、表示装置全体の低コスト化に寄与できる。
また、3回の閾値補正処理のうちの最初の2回が行われる期間で書込み走査信号WSを相対的に低い第2電位V2に設定し、書込みトランジスタ23のオン抵抗を下げて閾値補正処理の速度を上げ、それ以降では書込み走査信号WSを相対的に高い第1電位V1に設定し、書込みトランジスタ23のオン抵抗を下げるようにしたことで、第1実施形態の応用例の場合と同様に、映像信号の信号電圧Vsigの書込み前の駆動トランジスタ22のゲート−ソース間電圧Vgsが確実に閾値電圧Vthにできるために、白表示の信号電圧Vsigを低くすることが可能になる。
(応用例)
以上説明した第3実施形態では、複数回の閾値補正処理のうちの最初の2回が行われる期間で書込み走査信号WSを相対的に低い第2電位V2に設定し、それ以降では書込み走査信号WSを相対的に高い第1電位V1に設定するとしたが、第2電位V2に設定するのは最初の2回に限られるものではなく、少なくとも最初の1回であればよく、また、第1実施形態の場合と同様に、複数回の閾値補正処理を行う全ての期間において書込み走査信号WSを相対的に低い第2電位V2に設定し、映像信号の信号電圧Vsigの書込み期間だけ書込み走査信号WSを相対的に高い第1電位V1に設定する駆動法を採ることも可能である。
以上説明した第3実施形態では、複数回の閾値補正処理のうちの最初の2回が行われる期間で書込み走査信号WSを相対的に低い第2電位V2に設定し、それ以降では書込み走査信号WSを相対的に高い第1電位V1に設定するとしたが、第2電位V2に設定するのは最初の2回に限られるものではなく、少なくとも最初の1回であればよく、また、第1実施形態の場合と同様に、複数回の閾値補正処理を行う全ての期間において書込み走査信号WSを相対的に低い第2電位V2に設定し、映像信号の信号電圧Vsigの書込み期間だけ書込み走査信号WSを相対的に高い第1電位V1に設定する駆動法を採ることも可能である。
[変形例]
上記各実施形態では、画素20の電気光学素子として、有機EL素子を用いた有機EL表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子(発光素子)を用いた表示装置全般に対して適用可能である。
[適用例]
以上説明した本発明による表示装置は、一例として、図16〜図20に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
以上説明した本発明による表示装置は、一例として、図16〜図20に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
このように、あらゆる分野の電子機器の表示部として本発明による表示装置を用いることにより、先述した各実施形態の説明から明らかなように、本発明による表示装置は、表示画像の高輝度化および電気光学素子の長寿命化を図ることができるために、各種の電子機器において、高輝度の表示画像を得ることができるとともに、表示部の長寿命化を図ることができる。
なお、本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部30に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やFPC(フレキシブルプリントサーキット)等が設けられていてもよい。
以下に、本発明が適用される電子機器の具体例について説明する。
図16は、本発明が適用されるテレビジョンセットの概観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101として本発明による表示装置を用いることにより作成される。
図17は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112として本発明による表示装置を用いることにより作製される。
図18は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するとき操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123として本発明による表示装置を用いることにより作製される。
図19は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134として本発明による表示装置を用いることにより作製される。
図20は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部(ここではヒンジ部)143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含み、そのディスプレイ144やサブディスプレイ145として本発明による表示装置を用いることにより作製される。
10A,10B,10C…有機EL表示装置、20A,20B,20C…画素(画素回路)、21…有機EL素子、22…駆動トランジスタ、23…書込みトランジスタ、24…発光制御トランジスタ、25…スイッチングトランジスタ、26…保持容量、30…画素アレイ部、31(31−1〜31−m)…書込み走査線、32(32−1〜32−m)…発光制御走査線、33(33−1〜33−m)…補正用走査線、34(34−1〜34−n)…信号線、35(35−1〜35−n)…電源供給線、40…書込み走査回路、50…発光駆動走査回路、60…補正用走査回路、70…信号出力回路(信号ドライバ)、80…電源供給走査回路、WS(SW1〜SWm)…書込み走査信号、DS(DS1〜DSm)…発光駆動信号、AZ(AZ1〜AZm)…補正用走査信号
Claims (6)
- 電気光学素子を駆動する駆動トランジスタと、信号線と前記駆動トランジスタのゲート電極との間に接続された書込みトランジスタとを含む画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の各行を走査しつつ前記書込みトランジスタを駆動する書込み走査信号を出力する書込み走査回路と、
前記駆動トランジスタのゲート電位の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって前記駆動トランジスタのソース電位を変化させる閾値補正処理を行う際に前記初期化電位として用いられる基準電位と映像信号とを選択的に前記信号線に出力する信号出力回路とを備え、
前記書込み走査信号は、前記書込みトランジスタによる前記基準電位の書込み時の振幅が前記映像信号の書込み時の振幅よりも小さく設定されている
表示装置。 - 前記閾値補正処理は、前記映像信号の書込み処理が行われる1水平走査期間に加えて、当該1水平走査期間に先行する複数の水平走査期間に亘って分割して複数回実行される
請求項1記載の表示装置。 - 前記書込み走査信号の前記基準電位の書込み時の振幅は、前記複数回の閾値補正処理のうちの少なくとも最初の1回が行われる期間で設定される
請求項2記載の表示装置。 - 前記駆動トランジスタに流れる電流に応じた補正量で当該駆動トランジスタのゲート−ソース間の電位差に負帰還をかける移動度補正処理を、前記映像信号の書込み処理後に、または当該書込み処理と並行して実行する
請求項1記載の表示装置。 - 電気光学素子を駆動する駆動トランジスタと、信号線と前記駆動トランジスタのゲート電極との間に接続された書込みトランジスタとを含む画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の各行を走査しつつ前記書込みトランジスタを駆動する書込み走査信号を出力する書込み走査回路と、
前記駆動トランジスタのゲート電位の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタのソース電位を変化させる閾値補正処理を行う際に前記初期化電位として用いられる基準電位と映像信号とを選択的に前記信号線に出力する信号出力回路とを備えた表示装置の駆動に当たって、
前記書込みトランジスタによって前記基準電位を書き込むときに、前記映像信号を書き込むときよりも振幅が小さく設定されている前記書込み走査信号によって前記書込みトランジスタを駆動する
表示装置の駆動方法。 - 電気光学素子を駆動する駆動トランジスタと、信号線と前記駆動トランジスタのゲート電極との間に接続された書込みトランジスタとを含む画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の各行を走査しつつ前記書込みトランジスタを駆動する書込み走査信号を出力する書込み走査回路と、
前記駆動トランジスタのゲート電位の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタのソース電位を変化させる閾値補正処理を行う際に前記初期化電位として用いられる基準電位と映像信号とを選択的に前記信号線に出力する信号出力回路とを備えた表示装置を有し、
前記書込み走査信号は、前記書込みトランジスタによる前記基準電位の書込み時の振幅が前記映像信号の書込み時の振幅よりも小さく設定されている
電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008149166A JP2009294507A (ja) | 2008-06-06 | 2008-06-06 | 表示装置、表示装置の駆動方法および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008149166A JP2009294507A (ja) | 2008-06-06 | 2008-06-06 | 表示装置、表示装置の駆動方法および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009294507A true JP2009294507A (ja) | 2009-12-17 |
Family
ID=41542734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008149166A Pending JP2009294507A (ja) | 2008-06-06 | 2008-06-06 | 表示装置、表示装置の駆動方法および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009294507A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023182097A1 (ja) * | 2022-03-25 | 2023-09-28 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置及びその駆動方法 |
-
2008
- 2008-06-06 JP JP2008149166A patent/JP2009294507A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023182097A1 (ja) * | 2022-03-25 | 2023-09-28 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置及びその駆動方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5056265B2 (ja) | 表示装置および電子機器 | |
JP4428436B2 (ja) | 表示装置および電子機器 | |
JP4293262B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP5287210B2 (ja) | 表示装置および電子機器 | |
JP4508205B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009109521A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008309910A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010281914A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP4640442B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009116057A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010145578A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009294508A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009204664A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009169145A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009104013A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010145581A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008249743A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009109519A (ja) | 表示装置および電子機器 | |
JP2008249744A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP5256691B2 (ja) | 表示装置および電子機器 | |
JP2010145893A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009047746A (ja) | 表示装置および電子機器 | |
JP2008304690A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009237426A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009251546A (ja) | 表示装置、表示装置の駆動方法および電子機器 |