JP2009294279A - 表示装置、表示装置の駆動方法および電子機器 - Google Patents

Abstract

【課題】電源供給線の駆動タイミングを共通化するライン数が増えても、信号電圧Ｖｓｉｇの振幅をそのままにしつつ、１回目の閾値補正処理と２回目の閾値補正処理の間の時間差によるソース電位Ｖｓの上昇量を小さく抑える。
【解決手段】電源供給線の駆動タイミングを複数ラインで共通化し、第１基準電位Ｖｏｆｓ１を用いて複数ライン共通に行う１回目の閾値補正処理に加えて、第１基準電位Ｖｏｆｓ１よりも高い第２基準電位Ｖｏｆｓ２を用いてラインごとに行う２回目の閾値補正処理を実行する有機ＥＬ表示装置において、１回目の閾値補正処理と２回目の閾値補正処理との間の期間（ｔ３１−ｔ３２）で、信号線電位が第１基準電位Ｖｏｆｓ１のときに、複数ライン共通で書込みトランジスタを導通状態にして第１基準電位Ｖｏｆｓ１を駆動トランジスタのゲート電極に書き込む処理（閾値補正抑え処理）を行うようにする。
【選択図】図１９

Description

本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に電気光学素子を含む画素が行列状（マトリクス状）に２次元配置された平面型（フラットパネル型）の表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。

近年、画像表示を行う表示装置の分野では、発光素子を含む画素（画素回路）が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置としては、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(Electro Luminescence)素子を用いた有機ＥＬ表示装置が開発され、商品化が進められている。

有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために低消費電力である。有機ＥＬ素子は、自発光素子であるために、画素ごとに液晶にて光源（バックライト）からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。

有機ＥＬ表示装置では、液晶表示装置と同様に、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線（即ち、画素数）の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。

そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。アクティブマトリクス方式の表示装置は、電気光学素子が１フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。

ところで、一般的に、有機ＥＬ素子のＩ−Ｖ特性（電流−電圧特性）は、時間が経過すると劣化（いわゆる、経時劣化）することが知られている。有機ＥＬ素子を電流駆動するトランジスタ（以下、「駆動トランジスタ」と記述する）としてＮチャネル型のＴＦＴを用いた画素回路では、駆動トランジスタのソース電極側に有機ＥＬ素子が接続されることになるために、有機ＥＬ素子のＩ−Ｖ特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Ｖｇｓが変化し、その結果、有機ＥＬ素子の発光輝度も変化する。

このことについてより具体的に説明する。駆動トランジスタのソース電位は、駆動トランジスタと有機ＥＬ素子の動作点で決まる。そして、有機ＥＬ素子のＩ−Ｖ特性が劣化すると、駆動トランジスタと有機ＥＬ素子の動作点が変動してしまうために、駆動トランジスタのゲート電極に同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Ｖｇｓが変化するために、駆動トランジスタに流れる電流値が変化する。その結果、有機ＥＬ素子に流れる電流値も変化するために、有機ＥＬ素子の発光輝度が変化することになる。

また、特にポリシリコンＴＦＴを用いた画素回路では、有機ＥＬ素子のＩ−Ｖ特性の経時劣化に加えて、駆動トランジスタの閾値電圧Ｖｔｈや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度（以下、「駆動トランジスタの移動度」と記述する）μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Ｖｔｈや移動度μのトランジスタ特性が画素ごとに異なったりすることがある（画素個々のトランジスタ特性にばらつきがある）。

駆動トランジスタの閾値電圧Ｖｔｈや移動度μが画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲート電極に画素間で同じ電圧を印加しても、有機ＥＬ素子の発光輝度に画素間でばらつきが生じ、その結果、画面のユニフォーミティ（一様性）が損なわれる。

そこで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、有機ＥＬ素子の特性変動に対する補償機能、さらには駆動トランジスタの閾値電圧Ｖｔｈの変動に対する補正（以下、「閾値補正」と記述する）や、駆動トランジスタの移動度μの変動に対する補正（以下、「移動度補正」と記述する）の各補正機能を画素回路の各々に持たせる構成を採っている（例えば、特許文献１参照）。

このように、画素回路の各々に、有機ＥＬ素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせることで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしたとしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つことができるために、有機ＥＬ表示装置の表示品質を向上できる。

特許文献１記載の従来技術では、画素回路の各々に、有機ＥＬ素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせることで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしたとしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つことができる。

特開２００６−１３３５４２号公報

ところで、有機ＥＬ素子等の電気光学素子を含む画素が行列状に配置されてなる表示装置では、一般的に、行列状の画素配列に対して画素行（以下、「ライン」と記述する場合もある）ごとに、走査線や電源供給線等の複数の制御線を配線し、これら複数の制御線の各々を通してラインごとに走査信号等の制御信号や電源電圧を画素に供給する構成が採られる。この場合、複数の制御線の各々を駆動する走査駆動系の各ドライバは、ラインごとに配線された複数の制御線の各々に対応した数の出力段を持つことになる。

一方、近年、表示装置の高精細化が進められており、高精細化に比例して画素数が増える傾向にある。そして、画素数が増えるとライン数（行数）も増え、それに伴って走査駆動系の各ドライバの出力段数が増加するために、その増加分だけ走査駆動系の回路規模が大きくなる。すると、走査駆動系の回路部分が占める面積が増大するために、当該走査駆動系を含むパネルモジュールのサイズが増大し、モバイル機器などの電子機器への搭載が制限されることになる。

また、ラインごとに配線された走査線や電源供給線等の複数の制御線に対して、走査駆動系の各ドライバの出力段数をライン数に対応した数に設定する、という既成概念に捉われることなく、ライン数が増えるか否かに拘わらず、走査駆動系のドライバの出力段数を削減できれば、その削減分だけ走査駆動系の回路規模が小さくなり、走査駆動系の回路部分が占める面積を縮小できるために、パネルモジュールのサイズの縮小化を図ることができる。

そこで、本発明は、走査駆動系のドライバの出力段数を削減し、パネルモジュールのサイズの縮小化を可能にした表示装置、当該表示装置の駆動方法および当該表示装置を用いた電子機器を提供することを目的とする。

本発明による表示装置は、
電気光学素子を駆動する駆動トランジスタと、前記画素アレイ部の画素列ごとに配線された信号線と前記駆動トランジスタのゲート電極との間に接続された書込みトランジスタとを含む画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の画素行ごとに配線され、前記電気光学素子を発光駆動するための駆動電流を前記駆動トランジスタに供給するための第１電源電位と、前記電気光学素子に対して逆バイアスを掛けるための第２電源電位とを、対応する画素行の各画素に選択的に供給する電源供給線群と、
前記画素アレイ部の複数の画素行を単位とし、前記電源供給線群における前記複数の画素行に対応する複数の電源供給線に対して同じタイミングで前記第１電源電位と前記第２電源電位とを出力する電源供給走査回路と、
前記信号線に対して映像信号と、当該映像信号の基準となる第１基準電位と、当該第１基準電位よりも高い第２基準電位とを選択的に出力する信号出力回路と、
前記駆動トランジスタのゲート電極を初期化して、当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理について、前記初期化電位を前記第１基準電位として前記複数の画素行に対して共通に実行する１回目の閾値補正処理と、前記初期化電位を前記第２基準電位として画素行ごとに実行する２回目の閾値補正処理との間において、前記信号線の電位が前記第１基準電位のときに前記複数の画素行に対して共通に前記書込みトランジスタを導通状態にする書込み走査回路と
を備えたことを特徴としている。

そして、上記構成の表示装置は、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置として用いることができる。

上記構成の表示装置および当該表示装置を有する電子機器において、電源供給走査回路が、画素アレイ部の複数Ｘ（Ｘは２以上の整数）の画素行を単位とし、当該Ｘ本の電源供給線に対して同じタイミングで第１電源電位と第２電源電位とを出力する、即ち電源供給線の駆動タイミングをＸ本の電源供給線で共通にすることで、電源供給線群の各電源供給線と電源供給走査回路の出力段とがＸ対１の関係をもって対応付けられる。

すなわち、書込み走査回路の出力段が画素アレイ部の行数分だけ設けられているのに対して、電源供給走査回路の出力段が画素アレイ部の全行数のＸ分の１設けられていることになる。このように、電源供給走査回路の出力段を画素アレイ部の全行数のＸ分の１に削減できることで、電源供給走査回路のドライバの回路規模を、その出力段を画素アレイ部の行数分設ける場合に比べて縮小できるために、その分だけ電源供給走査回路を含む走査駆動系全体の回路規模を縮小できる。

ここで、電源供給線の駆動タイミングをＸ本の電源供給線で共通化することに伴って、Ｘ本の電源供給線において、駆動タイミング的に後の電源供給線になればなる程それだけ１回目の閾値補正処理が終了してから映像信号が書き込まれるまでの時間が長くなり、駆動トランジスタのリークなどに起因して駆動トランジスタのゲート電位やソース電位が変動するために、１回目の閾値補正処理によって閾値電圧に収束した筈の駆動トランジスタのゲート−ソース間電圧が当該閾値電圧からずれてしまう。そこで、駆動トランジスタのゲート−ソース間電圧がその閾値電圧からずれてしまったとしても、１回目の閾値補正処理に加えて、第１基準電位よりも高い第２基準電位を初期化電位として画素行ごとに２回目の閾値補正処理を実行することで、駆動トランジスタのゲート−ソース間電圧を閾値電圧以下とすることなく閾値補正処理に移行できるために、駆動トランジスタのゲート−ソース間電圧を画素行ごとに閾値電圧に収束させた状態で映像信号の書込み処理を行うことができる。

そして、１回目の閾値補正処理と２回目の閾値補正処理との間において、信号線の電位が第１基準電位のときにＸ本の画素行に対して共通に書込みトランジスタを導通状態にして第１基準電位を駆動トランジスタのゲート電極に書き込むことで、電源供給線の駆動タイミングを共通化する本数Ｘが増えても、映像信号の振幅をそのままにしつつ、１回目の閾値補正処理と２回目の閾値補正処理の間の時間差による駆動トランジスタのソース電位の上昇量を小さく抑えることができるために、電源供給線の駆動タイミングを共通化できる本数Ｘを増やすことができる。

本発明による表示装置の駆動方法は、
電気光学素子を駆動する駆動トランジスタと、前記画素アレイ部の画素列ごとに配線された信号線と前記駆動トランジスタのゲート電極との間に接続された書込みトランジスタとを含む画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の画素行ごとに配線され、前記電気光学素子を発光駆動するための駆動電流を前記駆動トランジスタに供給するための第１電源電位と、前記電気光学素子に対して逆バイアスを掛けるための第２電源電位とを、対応する画素行の各画素に選択的に供給する電源供給線群と、
前記画素アレイ部の複数の画素行を単位とし、前記電源供給線群における前記複数の画素行に対応する複数の電源供給線に対して同じタイミングで前記第１電源電位と前記第２電源電位とを出力する電源供給走査回路と、
前記信号線に対して映像信号と、当該映像信号の基準となる第１基準電位と、当該第１基準電位よりも高い第２基準電位とを選択的に出力する信号出力回路とを備えた表示装置において、
前記駆動トランジスタのゲート電極を初期化して、当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理について、前記初期化電位を前記第１基準電位として前記複数の画素行に対して共通に実行する１回目の閾値補正処理と、前記初期化電位を前記第２基準電位として画素行ごとに実行する２回目の閾値補正処理との間において、前記信号線の電位が前記第１基準電位のときに前記複数の画素行に対して共通に前記書込みトランジスタを導通状態にする
ことを特徴としている。

電源供給線の駆動タイミングを複数の画素行（複数ライン）で共通化し、第１基準電位を初期化電圧として用いて複数の画素行で共通に行う１回目の閾値補正処理に加えて、第１基準電位よりも高い第２基準電位を初期化電圧として用いて画素行ごとに行う２回目の閾値補正処理を実行する有機ＥＬ表示装置において、１回目の閾値補正処理と２回目の閾値補正処理との間で、信号線の電位が第１基準電位のときに、複数ライン共通で書込みトランジスタを導通状態にして第１基準電位を駆動トランジスタのゲート電極に書き込むことで、電源供給線の駆動タイミングを共通化する本数が増えても、映像信号の振幅をそのままにしつつ、１回目の閾値補正処理と２回目の閾値補正処理の間の時間差による駆動トランジスタのソース電位の上昇量を小さく抑えることができるために、電源供給線の駆動タイミングを共通化できる本数を増やすことができる。

本発明によれば、電源供給線の駆動タイミングを複数の画素行で共通化することで、電源供給走査回路の回路規模を、その出力段を画素アレイ部の行数分設ける場合に比べて縮小でき、その分だけ電源供給走査回路を含む走査駆動系全体の回路規模を縮小できるために、パネルモジュールのサイズの縮小化を図ることができる。

そして、１回目の閾値補正処理に加えて、２回目の閾値補正処理を実行することで、駆動トランジスタのゲート−ソース間電圧を駆動トランジスタの閾値電圧に収束させて当該閾値電圧の画素ごとのばらつきを補正（キャンセル）する、という本来の閾値補正処理を正常に行うことができるために、閾値電圧の画素ごとのばらつきに起因するスジやムラといった画質不良も起こらず、よって表示画像の高画質化を図ることができる。

また、１回目の閾値補正処理と２回目の閾値補正処理との間で、信号線の電位が第１基準電位のときに、複数ライン共通で書込みトランジスタを導通状態することで、１回目の閾値補正処理と２回目の閾値補正処理の間での駆動トランジスタのソース電位の上昇量を小さく抑えることができるために、電源供給線の駆動タイミングを共通化できる本数を増やすことができ、その結果、走査駆動系全体の回路規模のさらなる縮小化、パネルモジュールのさらなる縮小化を図ることができる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

［システム構成］
図１は、本発明の前提となるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。

ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子（有機電界発光素子）を画素（画素回路）の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。

図１に示すように、本発明の前提となる有機ＥＬ表示装置１０は、発光素子を含む複数の画素（ＰＸＬＣ）２０と、当該画素２０が行列状（マトリクス状）に２次元配置された画素アレイ部３０と、当該画素アレイ部３０の周辺に配置され、各画素２０を駆動する駆動部とを有する構成となっている。

画素２０を駆動する駆動部としては、例えば、書込み走査回路４０および電源供給走査回路５０からなる走査駆動系と、信号出力回路６０からなる信号供給系とが設けられている。本発明の前提となる有機ＥＬ表示装置１０の場合、画素アレイ部３０が形成された表示パネル７０上に信号出力回路６０が設けられているのに対し、走査駆動系である書込み走査回路４０および電源供給走査回路５０は、表示パネル７０の外部に設けられている。

ここで、有機ＥＬ表示装置１０がカラー表示用の表示装置の場合は、１つの画素は複数の副画素（サブピクセル）から構成され、この副画素が画素２０に相当することになる。より具体的には、カラー表示用の表示装置では、１つの画素は、赤色（Ｒ）光を発光する副画素、緑色（Ｇ）光を発光する副画素、青色（Ｂ）光を発光する副画素の３つの副画素から構成される。

ただし、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素にさらに１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色（Ｗ）光を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。

画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、第１の方向（図１では、左右方向／水平方向）に沿って走査線３１−１〜３１−ｍと電源供給線３２−１〜３２−ｍとが画素行ごとに配線され、第１の方向と直交する第２の方向（図１では、上下方向／垂直方向）に沿って信号線３３−１〜３３−ｎが画素列ごとに配線されている。

本発明の前提となる有機ＥＬ表示装置１０では、走査線３１−１〜３１−ｍは、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２−１〜３２−ｍは、電源供給走査回路５０の対応する行の出力端にそれぞれ接続されている。信号線３３−１〜３３−ｎは、信号出力回路６０の対応する列の出力端にそれぞれ接続されている。

画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機ＥＬ表示装置１０は、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０の駆動回路は、アモルファスシリコンＴＦＴまたは低温ポリシリコンＴＦＴを用いて形成することができる。

書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ等によって構成され、画素アレイ部３０の各画素２０への映像信号の書込みに際して、走査線３１−１〜３１−ｍに順次書込みパルス（走査信号）ＷＳ１〜ＷＳｍを供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査（線順次走査）する。

電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成され、書込み走査回路４０による線順次走査に同期して、第１電源電位Ｖｃｃｐと当該第１電源電位Ｖｃｃｐよりも低い第２電源電位Ｖｉｎｉで切り替わる電源供給線電位ＤＳ１〜ＤＳｍを電源供給線３２−１〜３２−ｍに供給することにより、画素２０の発光／非発光の制御を行なうとともに、発光素子である有機ＥＬ素子に駆動電流を供給する。

信号出力回路６０は、表示パネル７０の外部の信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖｓｉｇと基準電位Ｖｏｆｓのいずれか一方を適宜選択し、信号線３３−１〜３３−ｎを介して画素アレイ部３０の各画素２０に対して例えば行単位で書き込む。すなわち、信号出力回路６０は、映像信号の信号電圧Ｖｓｉｇを行（ライン）単位で書き込む線順次書き込みの駆動形態を採っている。

（画素回路）
図２は、画素（画素回路）２０の具体的な構成例を示す回路図である。

図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子２１と、当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線（いわゆる、ベタ配線）された共通電源供給線３４にカソード電極が接続されている。

有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２と、書込みトランジスタ（サンプリングトランジスタ）２３と、保持容量２４とを有する構成となっている。ここでは、駆動トランジスタ２２および書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いている。ただし、駆動トランジスタ２２および書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。

なお、駆動トランジスタ２２および書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いると、アモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができる。ａ−Ｓｉプロセスを用いることで、ＴＦＴを作成する基板の低コスト化、ひいては本有機ＥＬ表示装置１０の低コスト化を図ることが可能になる。また、駆動トランジスタ２２および書込みトランジスタ２３を同じ導電型の組み合わせにすると、両トランジスタ２２，２３を同じプロセスで作成することができるため低コスト化に寄与できる。

駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ドレイン／ソース電極）が電源供給線３２（３２−１〜３２−ｍ）に接続されている。

書込みトランジスタ２３は、ゲート電極が走査線３１（３１−１〜３１−ｍ）に接続され、一方の電極（ソース／ドレイン電極）が信号線３３（３３−１〜３３−ｎ）に接続され、他方の電極（ドレイン／ソース電極）が駆動トランジスタ２２のゲート電極に接続されている。

駆動トランジスタ２２および書込みトランジスタ２３において、一方の電極とは、ソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン／ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。

保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極および有機ＥＬ素子２１のアノード電極に接続されている。

なお、有機ＥＬ素子２１の駆動回路としては、駆動トランジスタ２２および書込みトランジスタ２３の２つのトランジスタと、保持容量２４の１つの容量とからなる回路構成のものに限られるものではなく、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が固定電位にそれぞれ接続されることで、有機ＥＬ素子２１の容量不足分を補い、保持容量２４に対する映像信号の書込みゲインを高める作用をなす補助容量を必要に応じて設けた回路構成とすることも可能である。

上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から走査線３１を通してゲート電極に印加される高レベルの走査信号ＷＳに応答して導通状態となることにより、信号線３３を通して信号出力回路６０から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇまたは基準電位Ｖｏｆｓをサンプリングして画素２０内に書き込む。この書き込まれた信号電圧Ｖｓｉｇまたは基準電位Ｖｏｆｓは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。

駆動トランジスタ２２は、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳが第１電源電位Ｖｃｃｐにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作し、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持された信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。

駆動トランジスタ２２はさらに、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳが第１電源電位Ｖｃｃｐから第２電源電位Ｖｉｎｉに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作することで、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。

この駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御するデューティ制御を行なうことで、１フレーム期間に亘って画素が発光することに伴う残像ボケを低減できる。これにより、特に動画の画品位をより優れたものとすることができる。

ここで、信号出力回路６０から信号線３３を通して選択的に供給される基準電位Ｖｏｆｓは、輝度情報に応じた映像信号の信号電圧Ｖｓｉｇの基準となる電位（例えば、黒レベルに相当する電位）である。

電源供給走査回路５０から電源供給線３２を通して選択的に供給される第１，第２電源電位Ｖｃｃｐ，Ｖｉｎｉのうち、第１電源電位Ｖｃｃｐは有機ＥＬ素子２１を発光駆動するための駆動電流を駆動トランジスタ２２に供給するための電源電位である。また、第２電源電位Ｖｉｎｉは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電位であり、基準電位Ｖｏｆｓよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶｔｈとするときＶｏｆｓ−Ｖｔｈよりも低い電位、好ましくはＶｏｆｓ−Ｖｔｈよりも十分に低い電位に設定される。

（画素構造）
図３は、画素２０の断面構造の一例を示す断面図である。図３に示すように、画素２０は、駆動トランジスタ２２等を含む駆動回路が形成されたガラス基板２０１上に絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４がその順に形成され、当該ウインド絶縁膜２０４の凹部２０４Ａに有機ＥＬ素子２１が設けられた構成となっている。ここでは、駆動回路の各構成素子のうち、駆動トランジスタ２２のみを図示し、他の構成素子については省略している。

有機ＥＬ素子２１は、上記ウインド絶縁膜２０４の凹部２０４Ａの底部に形成された金属等からなるアノード電極２０５と、当該アノード電極２０５上に形成された有機層（電子輸送層、発光層、ホール輸送層/ホール注入層）２０６と、当該有機層２０６上に全画素共通に形成された透明導電膜等からなるカソード電極２０７とから構成されている。

この有機ＥＬ素子２１において、有機層２０６は、アノード電極２０５上にホール輸送層/ホール注入層２０６１、発光層２０６２、電子輸送層２０６３および電子注入層（図示せず）が順次堆積されることによって形成される。そして、図２の駆動トランジスタ２２による電流駆動の下に、駆動トランジスタ２２からアノード電極２０５を通して有機層２０６に電流が流れることで、当該有機層２０６内の発光層２０６２において電子と正孔が再結合する際に発光するようになっている。

駆動トランジスタ２２は、ゲート電極２２１と、半導体層２２２の一方側に設けられたソース／ドレイン領域２２３と、半導体層２２２の他方側に設けられたドレイン／ソース領域２２４と、半導体層２２２のゲート電極２２１と対向する部分のチャネル形成領域２２５とから構成されている。ソース／ドレイン領域２２３は、コンタクトホールを介して有機ＥＬ素子２１のアノード電極２０５と電気的に接続されている。

そして、図３に示すように、駆動トランジスタ２２を含む駆動回路が形成されたガラス基板２０１上に、絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４を介して有機ＥＬ素子２１が画素単位で形成された後は、パッシベーション膜２０８を介して封止基板２０９が接着剤２１０によって接合され、当該封止基板２０９によって有機ＥＬ素子２１が封止されることにより表示パネル７０が形成される。

（有機ＥＬ表示装置の基本的な回路動作）
次に、上記構成の画素２０が行列状に２次元配置されてなる有機ＥＬ表示装置１０の基本的な回路動作について、図４のタイミング波形図を基に図５および図６の動作説明図を用いて説明する。

なお、図５および図６の動作説明図では、図面の簡略化のために、書込みトランジスタ２３をスイッチのシンボルで図示している。また、有機ＥＬ素子２１の等価容量（寄生容量）Ｃｅｌについても図示している。

図４のタイミング波形図には、走査線３１（３１−１〜３１−ｍ）の電位（走査信号）ＷＳの変化、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳの変化、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化を示している。

＜前フレームの発光期間＞
図４のタイミング波形図において、時刻ｔ１以前は、前のフレーム（フィールド）における有機ＥＬ素子２１の発光期間となる。この前フレームの発光期間では、電源供給線３２の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖｃｃｐにあり、また、書込みトランジスタ２３が非導通状態にある。

このとき、駆動トランジスタ２２は飽和領域で動作するように設定されているために、図５（Ａ）に示すように、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに応じた駆動電流（ドレイン−ソース間電流）Ｉｄｓが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。よって、有機ＥＬ素子２１が駆動電流Ｉｄｓの電流値に応じた輝度で発光する。

＜閾値補正準備期間＞
時刻ｔ１になると、線順次走査の新しいフレーム（現フレーム）に入る。そして、図５（Ｂ）に示すように、電源供給線３２の電位ＤＳが高電位Ｖｃｃｐから、信号線３３の基準電位Ｖｏｆｓに対してＶｏｆｓ−Ｖｔｈよりも十分に低い第２電源電位（以下、「低電位」と記述する）Ｖｉｎｉに切り替わる。

ここで、有機ＥＬ素子２１の閾値電圧をＶｔｈｅｌ、共通電源供給線３４の電位をＶｃａｔとするとき、低電位ＶｉｎｉをＶｉｎｉ＜Ｖｔｈｅｌ＋Ｖｃａｔとすると、駆動トランジスタ２２のソース電位Ｖｓが低電位Ｖｉｎｉにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。

次に、時刻ｔ２で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、図５（Ｃ）に示すように、書込みトランジスタ２３が導通状態となる。このとき、信号出力回路６０から信号線３３に対して基準電位Ｖｏｆｓが供給されているために、駆動トランジスタ２２のゲート電位Ｖｇが基準電位Ｖｏｆｓになる。また、駆動トランジスタ２２のソース電位Ｖｓは、基準電位Ｖｏｆｓよりも十分に低い電位Ｖｉｎｉにある。

このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓはＶｏｆｓ−Ｖｉｎｉとなる。ここで、Ｖｏｆｓ−Ｖｉｎｉが駆動トランジスタ２２の閾値電圧Ｖｔｈよりも大きくないと、後述する閾値補正処理を行うことができないために、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈなる電位関係に設定する必要がある。

このように、駆動トランジスタ２２のゲート電位Ｖｇを基準電位Ｖｏｆｓに、ソース電位Ｖｓを低電位Ｖｉｎｉにそれぞれ固定して（確定させて）初期化する処理が、後述する閾値補正処理を行う前の準備（閾値補正準備）の処理である。したがって、基準電位Ｖｏｆｓおよび低電位Ｖｉｎｉが、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの各初期化電位となる。

＜閾値補正期間＞
次に、時刻ｔ３で、図５（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖｉｎｉから高電位Ｖｃｃｐに切り替わると、駆動トランジスタ２２のゲート電位Ｖｇが保たれた状態で、当該ゲート電位Ｖｇから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向かって駆動トランジスタ２２のソース電位Ｖｓが上昇を開始する。やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに収束し、当該閾値電圧Ｖｔｈに相当する電圧が保持容量２４に保持される。

ここでは、便宜上、駆動トランジスタ２２のゲート電位Ｖｇを保った状態で、駆動トランジスタ２２のゲート電極の初期化電位（基準電位）Ｖｏｆｓを基準として、当該初期化電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向かって駆動トランジスタ２２のソース電位Ｖｓを変化させ、具体的には上昇させ、最終的に収束した駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓを駆動トランジスタ２２の閾値電圧Ｖｔｈとして検出して当該閾値電圧Ｖｔｈに相当する電圧を保持容量２４に保持する処理を行なう期間を閾値補正期間と呼んでいる。

なお、この閾値補正期間において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖｃａｔを設定しておくこととする。

次に、時刻ｔ４で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ａ）に示すように、書込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になるが、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。したがって、駆動トランジスタ２２にドレイン−ソース間電流Ｉｄｓは流れない。

＜信号書込み期間＆移動度補正期間＞
次に、時刻ｔ５で、図６（Ｂ）に示すように、信号線３３の電位が基準電位Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替わる。続いて、時刻ｔ６で、走査線３１の電位ＷＳが高電位側に遷移することで、図６（Ｃ）に示すように、書込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖｓｉｇをサンプリングして画素２０内に書き込む。

この書込みトランジスタ２３による信号電圧Ｖｓｉｇの書き込みにより、駆動トランジスタ２２のゲート電位Ｖｇが信号電圧Ｖｓｉｇとなる。そして、映像信号の信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２４に保持された閾値電圧Ｖｔｈに相当する電圧と相殺されることによって閾値補正が行われる。閾値補正の原理の詳細については後述する。

このとき、有機ＥＬ素子２１は始めカットオフ状態（ハイインピーダンス状態）にあるために、映像信号の信号電圧Ｖｓｉｇに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）は、有機ＥＬ素子２１の等価容量Ｃｅｌに流れ込み、当該等価容量Ｃｅｌの充電が開始される。

この等価容量Ｃｅｌの充電により、駆動トランジスタ２２のソース電位Ｖｓが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきは補正されており、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは当該駆動トランジスタ２２の移動度μに依存したものとなる。

ここで、映像信号の信号電圧Ｖｓｉｇに対する保持容量２４の保持電圧Ｖｇｓの比率、即ち書込みゲインが１（理想値）であると仮定すると、駆動トランジスタ２２のソース電位ＶｓがＶｏｆｓ−Ｖｔｈ＋ΔＶの電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶとなる。

すなわち、駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Ｖｓの上昇分ΔＶは負帰還の帰還量となる。

このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶで当該駆動トランジスタ２２のゲート入力側に、即ちゲート‐ソース間電圧Ｖｇｓに負帰還をかけることにより、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消す、即ち移動度μの画素ごとのばらつきを補正する移動度補正が行われる。

より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖｉｎ（＝Ｖｓｉｇ−Ｖｏｆｓ）が高いほどドレイン−ソース間電流Ｉｄｓが大きくなるために、負帰還の帰還量ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行われる。

また、映像信号の信号振幅Ｖｉｎを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。したがって、負帰還の帰還量ΔＶは移動度補正の補正量とも言える。移動度補正の原理の詳細については後述する。

＜発光期間＞
次に、時刻ｔ７で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ｄ）に示すように、書込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。

ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電位Ｖｓが変動すると、当該ソース電位Ｖｓの変動に連動して(追従して）駆動トランジスタ２２のゲート電位Ｖｇも変動する。このように、駆動トランジスタ２２のゲート電位Ｖｇがソース電位Ｖｓの変動に連動して変動する動作が、保持容量２４によるブートストラップ動作である。

駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ始めることにより、有機ＥＬ素子２１のアノード電位は、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じて上昇する。

そして、有機ＥＬ素子２１のアノード電位がＶｔｈｅｌ＋Ｖｃａｔを越えると、有機ＥＬ素子２１に駆動電流（発光電流）が流れ始めるために、有機ＥＬ素子２１が発光を開始する。また、有機ＥＬ素子２１のアノード電位の上昇は、即ち駆動トランジスタ２２のソース電位Ｖｓの上昇に他ならない。駆動トランジスタ２２のソース電位Ｖｓが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖｇも連動して上昇する。

このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電位Ｖｇの上昇量はソース電位Ｖｓの上昇量に等しくなる。故に、発光期間中駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶで一定に保持される。そして、時刻ｔ８で信号線３３の電位が映像信号の信号電圧Ｖｓｉｇから基準電位Ｖｏｆｓに切り替わる。

以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Ｖｓｉｇの書込み（信号書込み）および移動度補正の各処理動作は、１水平走査期間（１Ｈ）において実行される。また、信号書込みおよび移動度補正の各処理動作は、時刻ｔ６−ｔ７の期間において並行して実行される。

なお、ここでは、閾値補正処理を１回だけ実行する駆動法の場合を例に挙げて説明したが、この駆動法は一例に過ぎず、例えば、閾値補正処理を移動度補正および信号書込み処理と共に行う１水平走査期間に加えて、当該１水平走査期間に先行する複数の水平走査期間に分割して複数回実行する、いわゆる分割Ｖｔｈ補正を行う駆動法を採ることも可能である。

このように、移動度補正および信号書込みを行う１水平走査期間と、当該１水平走査期間に先行する複数の水平走査期間に分割して閾値補正処理を複数回実行する駆動法を採ることにより、高精細化に伴う多画素化によって１水平走査期間に割り当てられる時間が短くなったとしても、閾値補正期間として十分な時間を確保することができるために、閾値補正処理を確実に行うことができる。

（閾値補正の原理）
ここで、駆動トランジスタ２２の閾値補正の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉｄｓが供給される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）² ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量である。

図７に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓ対ゲート−ソース間電圧Ｖｇｓの特性を示す。

この特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきに対する補正を行わないと、閾値電圧ＶｔｈがＶｔｈ１のとき、ゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ１になる。

これに対して、閾値電圧ＶｔｈがＶｔｈ２（Ｖｔｈ２＞Ｖｔｈ１）のとき、同じゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ２（Ｉｄｓ２＜Ｉｄｓ）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈが変動すると、ゲート−ソース間電圧Ｖｇｓが一定であってもドレイン−ソース間電流Ｉｄｓが変動する。

一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓがＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶであるために、これを式（１）に代入すると、ドレイン−ソース間電流Ｉｄｓは、次式（２）で表される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｓｉｇ−Ｖｏｆｓ−ΔＶ）²
……（２）

すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、駆動トランジスタ２２の閾値電圧Ｖｔｈが画素ごとに変動したとしても、ドレイン−ソース間電流Ｉｄｓが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。

（移動度補正の原理）
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図８に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。

画素Ａと画素Ｂで移動度μにばらつきがある状態で、駆動トランジスタ２２のゲート電極に例えば両画素Ａ，Ｂに同レベルの信号振幅Ｖｉｎ（＝Ｖｓｉｇ−Ｖｏｆｓ）を書き込んだ場合に、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉｄｓ１′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉｄｓ２′との間には大きな差が生じてしまう。このように、移動度μの画素ごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素間で大きな差が生じると、画面のユニフォーミティが損なわれる。

ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉｄｓが大きくなる。したがって、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図８に示すように、移動度μの大きな画素Ａの帰還量ΔＶ１は、移動度の小さな画素Ｂの帰還量ΔＶ２に比べて大きい。

そこで、移動度補正処理によって駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶで当該駆動トランジスタ２２のゲート入力側に、即ちゲート−ソース間電圧Ｖｇｓに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになるために、移動度μの画素ごとのばらつきを抑制することができる。

具体的には、移動度μの大きな画素Ａで帰還量ΔＶ１の補正をかけると、ドレイン−ソース間電流ＩｄｓはＩｄｓ１′からＩｄｓ１まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ２は小さいために、ドレイン−ソース間電流ＩｄｓはＩｄｓ２′からＩｄｓ２までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉｄｓ１と画素Ｂのドレイン−ソース間電流Ｉｄｓ２とはほぼ等しくなるために、移動度μの画素ごとのばらつきが補正される。

以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉｄｓの減少量が大きくなる。

したがって、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶで、駆動トランジスタ２２のゲート入力側、即ちゲート−ソース間電圧Ｖｇｓに負帰還をかけることにより、移動度μの異なる画素のドレイン−ソース間電流Ｉｄｓの電流値が均一化される。その結果、移動度μの画素ごとのばらつきを補正することができる。すなわち、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）に応じた帰還量ΔＶで、駆動トランジスタ２２のゲート入力側に負帰還をかける処理が移動度補正処理となる。

ここで、図２に示した画素（画素回路）２０において、閾値補正、移動度補正の有無による映像信号の信号電位（サンプリング電位）Ｖｓｉｇと駆動トランジスタ２２のドレイン・ソース間電流Ｉｄｓとの関係について図９を用いて説明する。

図９において、（Ａ）は閾値補正および移動度補正を共に行わない場合、（Ｂ）は移動度補正を行わず、閾値補正のみを行った場合、（Ｃ）は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図９（Ａ）に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因してドレイン・ソース間電流Ｉｄｓに画素Ａ，Ｂ間で大きな差が生じることになる。

これに対して、閾値補正のみを行った場合は、図９（Ｂ）に示すように、当該閾値補正によってドレイン−ソース間電流Ｉｄｓのばらつきをある程度低減できるものの、移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差は残る。

そして、閾値補正および移動度補正を共に行うことにより、図９（Ｃ）に示すように、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差をほぼ無くすことができるために、どの階調においても有機ＥＬ素子２１の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。

また、図２に示した画素２０は、閾値補正および移動度補正の各補正機能に加えて、先述した保持容量２４によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。

すなわち、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化し、これに伴って駆動トランジスタ２２のソース電位Ｖｓが変化したとしても、保持容量２４によるブートストラップ動作により、駆動トランジスタ２２のゲート−ソース間電位Ｖｇｓを一定に維持することができるために、有機ＥＬ素子２１に流れる電流は変化せず一定となる。したがって、有機ＥＬ素子２１の発光輝度も一定に保たれるために、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。

［走査駆動系の問題点］
以上説明した、本発明の前提となる有機ＥＬ表示装置１０では、走査駆動系のドライバである書込み走査回路４０および電源供給走査回路５０のいずれもが、各出力段と制御線群の各制御線（走査線３１−１〜３１−ｍや電源供給線３２−１〜３２−ｍ）と１対１の関係をもって対応付けられている。すなわち、書込み走査回路４０および電源供給走査回路５０のいずれもが、画素アレイ部３０のライン数（行数）ｍと同じ数だけ出力段を持っている。

ここで、走査駆動系のドライバ（本例では、書込み走査回路４０および電源供給走査回路５０）の出力段は、一例として、ドライバがシフトレジスタからなる場合には、シフトレジスタの単位回路（シフト段／転送段）と当該単位回路に対応して設けられるロジック回路などから構成される。ロジック回路以外に、必要に応じて、レベルシフト回路が設けられる場合もある。

このように、走査駆動系のドライバの出力段と制御線群の各制御線とを１対１の関係をもって対応付けて、ラインごとに配線された走査線３１−１〜３１−ｍや電源供給線３２−１〜３２−ｍ等の複数の制御線に対して、走査駆動系の各ドライバの出力段数をライン数ｍと同数に設定する構成を採った場合、表示装置の高精細化に伴ってライン数が増えると、それに伴って走査駆動系の各ドライバの出力段数が増加し、その増加分だけ走査駆動系の回路規模が大きくなるために、当該走査駆動系を含むパネルモジュールのサイズが増大する。

また、画素アレイ部３０のライン数が増えるか否かに拘わらず、書込み走査回路４０や電源供給走査回路５０の出力段数を削減できれば、出力段数を削減した分だけ走査駆動系の回路規模が小さくなり、走査駆動系の回路部分が占める面積を縮小できるために、パネルモジュールのサイズの縮小化を図る上で有利となる。

［本実施形態の特徴部分］
上述した観点から、図１０に示すように、本発明の一実施形態に係る有機ＥＬ表示装置１０Ａでは、走査駆動系のドライバの出力段数の削減を目的として、走査駆動系のドライバのうちの電源供給走査回路５０について、その出力段と電源供給線３２−１〜３２−ｍとの関係を１対Ｘ（Ｘは２以上、ライン数ｍの整数分の１）の関係をもって対応付けた構成を採っている。ここでは、一例として、Ｘ＝３としている。

すなわち、画素アレイ部３０の３ラインを単位とし、当該３ラインに対応する３本の電源供給線３２に対して同じタイミングで共通に電源供給線電位ＤＳ１〜ＤＳｘ（ｘ＝ｍ／３）を供給する、換言すれば、３ライン分の電源供給線３２の駆動タイミングを共通化にした構成となっている。

より具体的には、書込み走査回路４０がライン数ｍ分の出力段数を持ち、各出力段から順に出力される走査信号ＷＳ１〜ＷＳｍが走査線３１−１〜３１−ｍに対して１ライン単位で与えられるのに対して、電源供給走査回路５０がｍ／３の出力段数を持ち、各出力段から順に出力される電源供給線電位ＤＳ１〜ＤＳｘが電源供給線３２に対して３ライン単位で与えられる。

このように、書込み走査回路４０の出力段が、画素アレイ部３０の行数ｍ分設けられているのに対して、電源供給走査回路５０の出力段を画素アレイ部３０の全行数ｍのＸ分の１、本例では３分の１に削減することにより、電源供給走査回路５０の回路規模を、その出力段をライン数ｍ分設ける場合に比べて大幅に、本例では１／３程度に縮小できるために、その分だけ走査駆動系全体の回路規模を縮小でき、よってパネルモジュールのサイズの縮小化を図ることができる。

ここに、パネルモジュールとは、画素アレイ部３０および信号出力回路６０が形成された表示パネル７０と、当該表示パネル７０の外部に設けられ、書込み走査回路４０および電源供給走査回路５０等が形成された外部回路基板と、当該外部回路基板と表示パネル７０との間を電気的に接続する手段などを含むモジュールを言う。

また、複数ライン分の電源供給線３２の駆動タイミングを共通化した構成を採る場合、閾値補正処理を行うに当たって、駆動トランジスタ２２のゲート電位Ｖｇを初期化する基準電位Ｖｏｆｓとして、映像信号の信号電圧Ｖｓｉｇの基準となる電位である第１基準電位Ｖｏｆｓ１と、当該第１基準電位Ｖｏｆｓ１よりも高い第２基準電位Ｖｏｆｓ２が用いられる。その詳細については後述する。第２基準電位Ｖｏｆｓ２についても、映像信号の信号電圧Ｖｓｉｇおよび第１基準電位Ｖｏｆｓ１と同様に、信号線３３に対して信号出力回路６０から選択的に出力される。

（本実施形態に係る有機ＥＬ表示装置の回路動作）
次に、本実施形態に係る有機ＥＬ表示装置１０Ａの回路動作について、図１１および図１２のタイミング波形図を用いて説明する。ここでは、先述した分割Ｖｔｈ補正を行う駆動法を採る場合を例に挙げて説明するが、この駆動法への適用に限られるものではなく、閾値補正処理を１回だけ行う駆動法を採る場合にも同様に適用可能である。

図１１には、一例として、３ライン分の電源供給線３２の駆動タイミングを共通化した場合の信号線３３の電位（Ｖｓｉｇ／Ｖｏｆｓ１／Ｖｏｆｓ２）と、電源供給線３２の電位ＤＳと、１ライン目〜３ライン目の走査線３１の電位（走査信号）ＷＳのタイミング関係を示している。

図１１のタイミング波形図から明らかなように、書込み走査回路４０から走査信号（走査線電位）ＷＳが１ライン目、２ライン目、３ライン目、…と１ライン単位で順次出力されるのに対して、電源供給走査回路５０からは電源供給線電位ＤＳが３ライン単位で順次出力される。なお、走査信号（走査線電位）ＷＳについては、電源供給線電位ＤＳが高電位Ｖｃｃｐから低電位Ｖｉｎｉに切り替わる前に一度アクティブ状態（高電位状態）になる点で先述した基本的な回路動作の場合と異なっている。その理由については後述する。

図１２には、信号線３３の電位（Ｖｓｉｇ／Ｖｏｆｓ１／Ｖｏｆｓ２）と、ある１ライン、例えば２ライン目の電源供給線３２−２の電位ＤＳおよび走査線３１−２の電位ＷＳの変化と、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化を示している。

以下では、本実施形態に係る有機ＥＬ表示装置１０Ａの回路動作について、図１２のタイミング波形図を基に図１３および図１４の動作説明図を用いて説明する。なお、図１３および図１４の動作説明図では、図面の簡略化のために、書込みトランジスタ２３をスイッチのシンボルで図示している。

＜前フレームの発光期間＞
図１３のタイミング波形図において、時刻ｔ１１以前は、前のフレーム（フィールド）における有機ＥＬ素子２１の発光期間となる。この前フレームの発光期間では、電源供給線３２の電位ＤＳが高電位Ｖｃｃｐにあり、また、図１３（Ａ）に示すように、書込みトランジスタ２３が非導通状態にある。

このとき、駆動トランジスタ２２は飽和領域で動作するように設定されているために、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに応じた駆動電流Ｉｄｓ（先述した式（１）参照）が、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。よって、有機ＥＬ素子２１が駆動電流Ｉｄｓの電流値に応じた輝度で発光する。

＜消光期間＞
信号線３３の電位が第１基準電位Ｖｏｆｓ１の期間において、時刻ｔ１１になると、線順次走査の新しいフレーム（現フレーム）に入る。そして、時刻ｔ１１で走査線３１の電位ＷＳが低電位側から高電位側に遷移すると、図１３（Ｂ）に示すように、書込みトランジスタ２１が導通状態になるため、第１基準電位Ｖｏｆｓ１が駆動トランジスタ２２のゲート電極に書き込まれる。

これにより、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが当該駆動トランジスタ２２の閾値電圧Ｖｔｈ以下となるために、有機ＥＬ素子２１に駆動電流Ｉｄｓが流れなくなり、有機ＥＬ素子２１が消光し、非発光期間に入る。そのとき、有機ＥＬ素子２１にかかる電圧Ｖｅｌは有機ＥＬ素子２１の閾値電圧Ｖｔｈｅｌとなるために、有機ＥＬ素子２１のアノード電位は有機ＥＬ素子２１の閾値電圧Ｖｔｈｅｌとカソード電位Ｖｃａｔｈの和（Ｖｔｈｅｌ＋Ｖｃａｔｈ）となる。

＜非発光期間＞
非発光期間において、時刻ｔ１２で走査線３１の電位ＷＳが高電位側から低電位側に遷移し、時刻ｔ１２から一定時間が経過した時刻ｔ１３で電源供給線３２の電位ＤＳが高電位Ｖｃｃｐから低電位Ｖｉｎｉに切り替わる。このとき、駆動トランジスタ２２の電源供給線３２側の電極がソース電極となるために、図１３（Ｃ）に示すように、有機ＥＬ素子２１のアノード側から電源供給線３２側へ電流が流れる。これにより、有機ＥＬ素子２１のアノード電位が時間の経過とともに低下してゆく。

＜閾値補正準備期間＞
時刻ｔ１３から一定時間経過後、信号線３３の電位が第１基準電位Ｖｏｆｓ１の期間において、時刻ｔ１４で走査線３１の電位ＷＳが低電位側から高電位側に遷移すると、図１３（Ｄ）に示すように、書込みトランジスタ２１が導通状態になるため、第１基準電位Ｖｏｆｓ１が駆動トランジスタ２２のゲート電極に書き込まれる。これにより、駆動トランジスタ２２のゲート電位Ｖｇの初期化、即ち閾値補正処理のための準備が行われる。

この閾値補正準備期間（ｔ１４−ｔ１５）において、駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓはＶｏｆｓ１−Ｖｉｎｉという値をとる。この電圧（Ｖｏｆｓ１−Ｖｉｎｉ）が駆動トランジスタ２２の閾値電圧Ｖｔｈよりも大きくないと閾値補正処理を行うことができないために、Ｖｏｆｓ１−Ｖｉｎｉ＞Ｖｔｈとする必要がある。この閾値補正準備期間の処理については、電源供給線３２の駆動タイミングを共通化したライン全てで共通に行っても良いし、ラインごとに行っても良い。

＜閾値補正期間＞
閾値補正準備が行われた１Ｈ期間の次の１Ｈ期間に入り、信号線３３の電位が第１基準電位Ｖｏｆｓ１にあるときに、時刻ｔ１６で走査線３１の電位ＷＳが低電位側から高電位側に遷移し、次いで、時刻ｔ１７で電源供給線３２の電位ＤＳが低電位Ｖｉｎｉから高電位Ｖｃｃｐに切り替わる。電源供給線３２の電位ＤＳは、次のフレームの時刻ｔ１３までの期間に亘って高電位Ｖｃｃｐの状態を維持する。電源供給線３２の電位ＤＳが高電位Ｖｃｃｐになることで、駆動トランジスタ２２の有機ＥＬ素子２１側の電極がソース電極となるために、電源供給線３２から駆動トランジスタ２２に電流が流れる。

ここで、有機ＥＬ素子２１の等価回路は、図１４（Ａ）に示すように、ダイオードと容量で表わされるため、有機ＥＬ素子２１にかかる電圧ＶｅｌがＶｅｌ＜Ｖｃａｔｈ＋Ｖｔｈｅｌである限り、即ち有機ＥＬ素子２１のリーク電流が駆動トランジスタ２２に流れる電流よりも十分に小さい限り、駆動トランジスタ２２に流れる電流は保持容量２４と有機ＥＬ素子２１の等価容量Ｃｅｌを充電するために使われる。このとき、駆動トランジスタ２２のソース電位Ｖｓは、図１５に示すように、時間の経過とともに上昇してゆく。

そして、時刻ｔ１８で走査線３１の電位ＷＳが高電位側から低電位側に遷移し、書込みトランジスタ２３が非導通状態になる。このとき、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓは閾値電圧Ｖｔｈよりも大きいため、図１４（Ｂ）に示すように、駆動トランジスタ２２を通して電流が流れ続ける。これにより、駆動トランジスタ２２のソース電位Ｖｓが上昇し、これに連動してゲート電位Ｖｇが上昇する。このとき、有機ＥＬ素子２１には逆バイアスがかかっているために、有機ＥＬ素子２１が発光することはない。

次の１Ｈ期間において、信号線３３の電位が第１基準電位Ｖｏｆｓ１にあるときに、時刻ｔ１９で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、時刻ｔ１７のときと同様にして閾値補正処理が、時刻ｔ２０で走査線３１の電位ＷＳが高電位側から低電位側に遷移し、書込みトランジスタ２３が非導通状態になるまでの期間に亘って実行される。

そして、信号線３３の電位が第１基準電位Ｖｏｆｓ１にあるときの閾値補正処理を複数回（本例では、２回）繰り返すことで、最終的に、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに収束する（ゲート−ソース間電圧ＶｇｓがＶｔｈの値をとる）。このとき、有機ＥＬ素子２１にかかる電圧Ｖｅｌは、Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔｈ＋Ｖｔｈｅｌとなっている。このようにして、閾値補正処理を複数の水平走査期間に分割して複数回実行する補正が先述した分割Ｖｔｈ補正である。

上述した分割Ｖｔｈ補正処理、即ち信号線３３の電位が第１基準電位Ｖｏｆｓ１にあるときの閾値補正処理（時刻ｔ１７−ｔ１８での閾値補正処理および時刻ｔ１９−ｔ２０での閾値補正処理）は、電源供給線３２の駆動タイミングを共通化している３ラインで同時に実行される。この３ライン同時に（共通に）実行される閾値補正処理を、便宜上、１回目の閾値補正処理と呼ぶこととする。

続いて、１回目の閾値補正処理が終了した時刻ｔ２０から一定時間Ｔが経過した後、今度は、図１４（Ｃ）に示すように、信号線３３の電位が第２基準電位Ｖｏｆｓ２にあるときに、時刻ｔ２１で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、書込みトランジスタ２３が導通状態になる。

ここで、書込みトランジスタ２３が非導通状態になった時刻ｔ２０から再び導通状態になる時刻ｔ２１までの一定時間Ｔは、電源供給線３２の駆動タイミングを共通化しているラインによって決定される。また、第２基準電位Ｖｏｆｓ２については、第１基準電位Ｖｏｆｓ１よりも高く（大きく）、なおかつ、第１基準電位Ｖｏｆｓ１と同様に、Ｖｏｆｓ２−Ｖｔｈ≦Ｖｃａｔｈ＋Ｖｔｈｅｌという条件を満足する必要がある。

信号線３３の電位が第２基準電位Ｖｏｆｓ２にあるときに書込みトランジスタ２３が導通状態になることで、書込みトランジスタ２３が導通状態になったときの駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが当該駆動トランジスタ２２の閾値電圧Ｖｔｈよりも大きければ、再び１回目の閾値補正処理と同様の閾値補正処理が開始される。そして、時刻ｔ２２で走査線３１の電位ＷＳが高電位側から低電位側に遷移し、書込みトランジスタ２３が非導通状態になるまでの期間に亘って実行される。

さらに、次の１Ｈ期間において、信号線３３の電位が第２基準電位Ｖｏｆｓ２にあるときに、時刻ｔ２３で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、時刻ｔ２１のときと同様にして閾値補正処理が、時刻ｔ２４で走査線３１の電位ＷＳが高電位側から低電位側に遷移し、書込みトランジスタ２３が非導通状態になるまでの期間に亘って実行される。

そして、信号線３３の電位が第２基準電位Ｖｏｆｓ２にあるときの閾値補正処理を複数回（本例では、２回）繰り返すことで、１回目の閾値補正処理の場合と同様にして、最終的に、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに収束する（ゲート−ソース間電圧ＶｇｓがＶｔｈの値をとる）。

上述した信号線３３の電位が第２基準電位Ｖｏｆｓ２にあるときの閾値補正処理（時刻ｔ２１−ｔ２２での閾値補正処理および時刻ｔ２３−ｔ２４での閾値補正処理）は、電源供給線３２の駆動タイミングを共通化している３ラインについて、各ラインごとに実行される。このラインごとに実行される閾値補正処理を、便宜上、２回目の閾値補正処理と呼ぶこととする。

ここでは、２回目の閾値補正処理において、その処理を２回繰り返すとしたが、２回に限られるものではなく、１回であっても、３回以上であっても良く、要は、最終的に、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに収束できれば良い。

＜信号書込み＆移動度補正期間＞
次に、信号線３３の電位が第２基準電位Ｖｏｆｓ２から映像信号の信号電圧Ｖｓｉｇに切り替わった後、図１４（Ｄ）に示すように、時刻ｔ２５で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、書込みトランジスタ２３が再度導通状態になる。ここで、信号電圧Ｖｓｉｇは階調に応じた電圧である。

駆動トランジスタ２２のゲート電位Ｖｇは、書込みトランジスタ２３が導通状態になることで信号電圧Ｖｓｉｇとなる。これにより、電源供給線３２から駆動トランジスタ２２に電流が流れるために、ソース電位Ｖｓが時間の経過とともに上昇してゆく。

このとき、駆動トランジスタ２２のソース電位Ｖｓが、有機ＥＬ素子２１の閾値電圧Ｖｔｈｅｌとカソード電位Ｖｃａｔｈの和（Ｖｔｈｅｌ＋Ｖｃａｔｈ）を越えなければ、即ち有機ＥＬ素子２１のリーク電流が駆動トランジスタ２２に流れる電流よりも十分に小さければ、駆動トランジスタ２２に流れる電流は保持容量２４と有機ＥＬ素子２１の等価容量Ｃｅｌを充電するのに使われる。

このとき、駆動トランジスタ２２の閾値補正処理は完了している、即ち駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきが補正されているために、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）は当該駆動トランジスタ２２の移動度μに依存したものとなる。

具体的にいうと、図１６に示すように、駆動トランジスタ２２の移動度μが相対的に大きい画素はこのときに駆動トランジスタ２２に流れる電流量が大きく、ソース電位Ｖｓの上昇も早い。逆に、駆動トランジスタ２２の移動度μが相対的に小さい画素はこのときに駆動トランジスタ２２に流れる電流量が小さく、ソース電位Ｖｓの上昇は遅くなる。これにより、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓは、駆動トランジスタ２２の移動度μを反映して小さくなり、一定時間経過後に完全に駆動トランジスタ２２の移動度μの画素ごとのばらつきを補正する電圧Ｖｇｓとなる。

＜発光期間＞
次に、時刻ｔ２６で走査線３１の電位ＷＳが低電位側に遷移することで、図１４（Ｅ）に示すように、書込みトランジスタ２３が非導通状態となる。駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが一定であるので、駆動トランジスタ２２は一定電流Ｉｄｓ´を有機ＥＬ素子２１に流す。これにより、有機ＥＬ素子２１にかかる電圧Ｖｅｌが有機ＥＬ素子２１に一定電流Ｉｄｓ´が流れる電圧まで上昇する。その結果、有機ＥＬ素子２１に一定電流Ｉｄｓ´が流れるために有機ＥＬ素子２１が発光する。

本実施形態に係る有機ＥＬ表示装置１０Ａにおいても、有機ＥＬ素子２１は発光時間が長くなると、そのＩ−Ｖ特性が変化してしまう。そのため、図１４（Ｅ）中Ｂ点の電位、即ち有機ＥＬ素子２１のアノード電位も変化する。ところが、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが一定値に保たれているので有機ＥＬ素子２１に流れる電流は変化しない。よって、有機ＥＬ素子２１のＩ−Ｖ特性が劣化しても、有機ＥＬ素子２１には一定電流Ｉｄｓ´が常に流れ続けるために、有機ＥＬ素子２１の輝度が変化することはない。

（２回目の閾値補正処理を行う必要性について）
ここで、２回目の閾値補正処理を行う必要性について説明する。電源供給線３２の駆動タイミングを複数ラインで共通化する場合、１回目の閾値補正処理が複数ライン同時に実行されるのに対して、映像信号の信号電圧Ｖｓｉｇの書込みはラインごとに行われるために、駆動タイミング的に後のライン（画素行）になればなるほど、１回目の閾値補正処理が終了してから信号電圧Ｖｓｉｇが書き込まれるまでの時間が長くなる。

１回目の閾値補正処理において、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓは、当該駆動トランジスタ２２の閾値電圧Ｖｔｈとなっている。トランジスタのＶｇｓ−Ｉｄｓ特性は、図１７に示すように、ゲート−ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈとなっても一定電流Ｉｄｓ０が流れる。

したがって、１回目の閾値補正処理が終了してから信号電圧Ｖｓｉｇが書き込まれるまでの時間が長くなると、駆動トランジスタ２２のリークなどによって駆動トランジスタ２２のゲート電位Ｖｇやソース電位Ｖｓが変動してしまうために、閾値電圧Ｖｔｈに収束していた駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが当該閾値電圧Ｖｔｈからずれてしまう。

駆動トランジスタ２２のゲート電位Ｖｇやソース電位Ｖｓが変動したとしても、映像信号の信号電圧Ｖｓｉｇを書き込む前に閾値補正処理を再度実行すればよい訳であるが、１回目の閾値補正処理と同様に、第１基準電位Ｖｏｆｓ１で駆動トランジスタ２２のゲート電位Ｖｇを初期化して閾値補正処理を行うとした場合、駆動トランジスタ２２のソース電位Ｖｓが上昇していることから、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈ以下となるために、本来の閾値補正処理を実現できないことになる。

ここに、本来の閾値補正処理とは、先述したように、駆動トランジスタ２２のゲート電位Ｖｇを基準電位Ｖｏｆｓに初期化し、この初期化された駆動トランジスタ２２のゲート電位Ｖｇを基準として、その初期化電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向かって駆動トランジスタ２２のソース電位Ｖｓを変化させて駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓをその閾値電圧Ｖｔｈに収束させる処理である。

そこで、本実施形態に係る有機ＥＬ表示装置１０Ａでは、映像信号の信号電圧Ｖｓｉｇを書き込む前に再度閾値補正処理を行うに当たって、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈ以下とならないように、閾値補正処理に際して駆動トランジスタ２２のゲート電位Ｖｇを初期化するための基準電位Ｖｏｆｓとして、１回目の閾値補正処理で用いる第１基準電位Ｖｏｆｓ１よりも高い（大きい）第２基準電位Ｖｏｆｓ２を用いて２回目の閾値補正処理を行うことで、本来の閾値補正処理を実現できるようにしている。

（駆動タイミングを共通化するライン数が増えたときの問題点）
ところが、電源供給線３２の駆動タイミングを共通化しているライン数が増えれば増えるほど１回目の閾値補正処理と２回目の閾値補正処理の間の時間差は増大してゆき、それにつれて駆動トランジスタ２２のソース電位Ｖｓの上昇量も大きくなる。

すると、２回目の閾値補正処理において、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓを駆動トランジスタ２２の閾値電圧Ｖｔｈに収束させて当該閾値電圧Ｖｔｈの画素ごとのばらつきを補正（キャンセル）する、という本来の閾値補正処理を正常に行うことができなくなるために、閾値電圧Ｖｔｈの画素ごとのばらつきに起因するスジやムラといった画質不良が発生してしまう。

この現象の対策として、１回目の閾値補正処理の終了後に第１基準電位Ｖｏｆｓ１よりも低い低電位Ｖｉｎｉを駆動トランジスタ２２のゲート電極に入力して駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓを閾値電圧Ｖｔｈ以下とする駆動方法を用いることが考えられる。

この駆動方法を用いれば、駆動トランジスタ２２に流れる電流量を小さくすることができるために、電源供給線３２の駆動タイミングを共通化するライン数が増えても、駆動トランジスタ２２のソース電位Ｖｓの上昇量を小さくすることが可能となる。ただし、信号ドライバとしての信号出力回路６０で扱う信号電圧Ｖｓｉｇの振幅が増大してしまい、低コストという観点からすると難があるために、信号電圧Ｖｓｉｇの振幅をそのままにしつつ、１回目の閾値補正処理と２回目の閾値補正処理の間の時間差による駆動トランジスタ２２のソース電位Ｖｓの上昇量を小さく抑える必要がある。

（駆動タイミングを共通化するライン数が増えたときの対策）
そこで、本実施形態に係る有機ＥＬ表示装置１０Ａでは、電源供給線３２の駆動タイミングを共通化するライン数が増えても、信号電圧Ｖｓｉｇの振幅をそのままにしつつ、１回目の閾値補正処理と２回目の閾値補正処理の間の時間差によるソース電位Ｖｓの上昇量を小さく抑えることを目的として、１回目の閾値補正処理と２回目の閾値補正処理との間において、より具体的には、１回目の閾値補正処理の終了時点（図１２の時刻ｔ２０）から一定時間経過後に、電源供給線３２の駆動タイミングを共通化している複数ライン共通で、信号線３３の電位が第１基準電位Ｖｏｆｓ１のときに、書込みトランジスタ２３を導通状態にして第１基準電位Ｖｏｆｓ１を駆動トランジスタ２２のゲート電極に書き込むことを特徴としている。

図１８および図１９は、電源供給線３２の駆動タイミングを共通化するライン数が増えたときの対策のためのタイミング関係を示すタイミング波形図である。

図１８には、図１１と同様に、３ライン分の電源供給線３２の駆動タイミングを共通化した場合の信号線３３の電位（Ｖｓｉｇ／Ｖｏｆｓ１／Ｖｏｆｓ２）と、電源供給線３２の電位ＤＳと、１ライン目〜３ライン目の走査線３１の電位（走査信号）ＷＳのタイミング関係を示している。

図１９には、図１２と同様に、信号線３３の電位（Ｖｓｉｇ／Ｖｏｆｓ１／Ｖｏｆｓ２）と、例えば２ライン目の電源供給線３２−２の電位ＤＳおよび走査線３１−２の電位ＷＳの変化と、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化を示している。

また、図２０には、１回目の閾値補正処理の終了から２回目の閾値補正処理の開始までの期間、即ち図１９における時刻ｔ２０から時刻２１までの期間における信号線３３の電位と、電源供給線３２−２の電位ＤＳおよび走査線３１−２の電位ＷＳの変化と、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化を示している。

特に図１９および図２０の各タイミング波形図に示すように、本実施形態に係る有機ＥＬ表示装置１０Ａでは、１回目の閾値補正処理と２回目の閾値補正処理との間において、より具体的には、１回目の閾値補正処理の終了時点（図１９の時刻ｔ２０）から一定時間Ｔ０が経過した時点３１で、電源供給線３２の駆動タイミングを共通化している３ライン共通で、信号線３３の電位が第１基準電位Ｖｏｆｓ１のときに、走査線３１の電位ＷＳが低電位側から高電位側に遷移する。

これにより、電源供給線３２の駆動タイミングを共通化している３ライン共通で、書込みトランジスタ２３が導通状態になるために、駆動トランジスタ２２のゲート電極に第１基準電位Ｖｏｆｓ１が書き込まれる。そして、第１基準電位Ｖｏｆｓ１は、時刻ｔ３２で走査線３１の電位ＷＳが高電位側から低電位側に遷移し、書込みトランジスタ２３が非導通状態になるまでの期間に亘って駆動トランジスタ２２のゲート電極に印加される。この第１基準電位Ｖｏｆｓ１の駆動トランジスタ２２のゲート電極への書込み処理、即ち時刻ｔ３１から時刻ｔ３２までの期間における処理をその処理の内容から、便宜上、閾値補正抑え処理と呼ぶこととする。

ここで、１回目の閾値補正処理の終了後に駆動トランジスタ２２のソース電位Ｖｓが上昇するときのゲート電位Ｖｇの上昇量をＶｙとすると、書込みトランジスタ２３が導通状態になることで駆動トランジスタ２２のゲート電位Ｖｇが電位Ｖｙから第１基準電位Ｖｏｆｓ１へ変化するため、駆動トランジスタ２２のソース電極にその変化量に応じたカップリングΔＶがある一定比で入力される。

この一定比、即ち入力比Ｇは、保持容量２４の容量値Ｃｓ、ゲート−ソース間の寄生容量Ｃｇｓ、有機ＥＬ素子２１の等価容量Ｃｅｌで決まり、次式（３）で表わされる。
Ｇ＝（Ｃｓ＋Ｃｇｓ）／（Ｃｓ＋Ｃｇｓ＋Ｃｅｌ） ……（３）
すなわち、駆動トランジスタ２２のソース電極に入力されるカップリングΔＶは、
ΔＶ＝Ｇ・Ｖｙ ……（４）
となる。

時刻ｔ３１から時刻ｔ３２までの期間における処理、即ち１回目の閾値補正処理が終了してから一定時間Ｔ０の経過後に電源供給線３２の駆動タイミングを共通化している３ライン共通で、信号線３３の電位が第１基準電位Ｖｏｆｓ１のときに、書込みトランジスタ２３を導通状態にして第１基準電位Ｖｏｆｓ１を駆動トランジスタ２２のゲート電極に書き込む閾値補正抑え処理を実行することにより、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓは閾値電圧ＶｔｈからＶｔｈ−（１−Ｇ）Ｖｙという値となり、ゲート−ソース間電圧Ｖｇｓは閾値電圧Ｖｔｈよりも小さくなる。

この閾値補正抑え処理により、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが小さくなるため、電源供給線３２から流れる電流量も小さくなる。そして、一定時間経過後の時刻ｔ２１で、信号線３３の電位が第２基準電位Ｖｏｆｓ２のときに書込みトランジスタ２３を導通状態にして駆動トランジスタ２２のゲート電位Ｖｇを第２基準電位Ｖｏｆｓ２としても、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓを閾値電圧Ｖｔｈとすることができるために、閾値補正処理を正常に行うことができる。

上述したように、電源供給線３２の駆動タイミングを複数ラインで共通化し、第１基準電位Ｖｏｆｓ１を初期化電圧として用いて複数ライン共通に行う１回目の閾値補正処理に加えて、第１基準電位Ｖｏｆｓ１よりも高い第２基準電位Ｖｏｆｓ２を初期化電圧として用いてラインごとに行う２回目の閾値補正処理を実行する有機ＥＬ表示装置１０Ａにおいて、１回目の閾値補正処理と２回目の閾値補正処理との間で、信号線３３の電位が第１基準電位Ｖｏｆｓ１のときに、複数ライン共通で書込みトランジスタ２３を導通状態にして第１基準電位Ｖｏｆｓ１を駆動トランジスタ２２のゲート電極に書き込む閾値補正抑え処理を行うことで、次のような作用効果を得ることができる。

すなわち、電源供給線３２の駆動タイミングを共通化するライン数が増えても、映像信号の信号電圧Ｖｓｉｇの振幅をそのままにしつつ、１回目の閾値補正処理と２回目の閾値補正処理の間の時間差による駆動トランジスタ２２のソース電位Ｖｓの上昇量を小さく抑えることができるために、電源供給線３２の駆動タイミングを共通化できるライン数を増やすことができる。具体的には、実施形態の説明では、図面の簡略化のために、電源供給線３２の駆動タイミングを共通化するライン数を３ラインとしたが、実際には、一例として、共通化するライン数を３０ライン程度から６０ライン程度、即ち２倍程度に増やすことができる。

このように、電源供給線３２の駆動タイミングを共通化できるライン数を増やせることで、電源供給走査回路５０の出力段の数を削減（例えば、半減）できるとともに、電源供給走査回路５０と画素アレイ部３０の各電源供給線３２（３２−１〜３２−ｍ）との間の配線数を削減（例えば、半減）できる。その結果、電源供給走査回路５０の回路規模を縮小できることで、その分だけ走査駆動系全体の回路規模を縮小できるために、パネルモジュールの縮小化および低コスト化を図ることができる。

また、２回目の閾値補正処理において、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓを駆動トランジスタ２２の閾値電圧Ｖｔｈに収束させて当該閾値電圧Ｖｔｈの画素ごとのばらつきを補正（キャンセル）する、という本来の閾値補正処理を正常に行うことができるために、閾値電圧Ｖｔｈの画素ごとのばらつきに起因するスジやムラといった画質不良も起こらず、よって表示画像の高画質化を図ることができる。

［変形例］
なお、上記実施形態では、画素２０が駆動トランジスタ２２と書込みトランジスタ２３の２つのトランジスタを有する構成の有機ＥＬ表示装置に適用したが、画素構成についてはこれに限られるものではなく、駆動トランジスタ２２のゲート電位やソース電位を初期化するための基準電位Ｖｏｆｓや低電位Ｖｉｎｉを選択的に書き込むためのスイッチングトランジスタなどをさらに有する画素構成の有機ＥＬ表示装置など、画素行ごとに配線された電源供給線３２の電源電位を切り替えることによって有機ＥＬ素子２１の発光／非発光を制御する構成を採る有機ＥＬ表示装置全般に対して適用可能である。

さらに、上記実施形態では、画素回路２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。

［適用例］
以上説明した本発明による表示装置は、一例として、図２１〜図２５に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。

このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることにより、先述した実施形態の説明から明らかなように、本発明による表示装置は、走査駆動系全体の回路規模を縮小し、パネルモジュールの縮小化および低コスト化を図ることができるために、各種の電子機器において機器本体の小型化および低コスト化に寄与できる。

なお、本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部３０に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。

以下に、本発明が適用される電子機器の具体例について説明する。

図２１は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明による表示装置を用いることにより作成される。

図２２は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明による表示装置を用いることにより作製される。

図２３は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明による表示装置を用いることにより作製される。

図２４は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明による表示装置を用いることにより作製される。

図２５は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより作製される。

本発明の前提となる有機ＥＬ表示装置の構成の概略を示すシステム構成図である。 画素（画素回路）の具体的な構成例を示す回路図である。 画素の断面構造の一例を示す断面図である。 本発明の前提となる有機ＥＬ表示装置の基本的な回路動作の説明に供するタイミング波形図である。 基本的な回路動作についての動作説明図（その１）である。 基本的な回路動作についての動作説明図（その２）である。 駆動トランジスタの閾値電圧Ｖｔｈのばらつきに起因する課題の説明に供する特性図である。 駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。 閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタのドレイン・ソース間電流Ｉｄｓとの関係の説明に供する特性図である。 本発明の一実施形態に係る有機ＥＬ表示装置の構成の概略を示すシステム構成図である。 本実施形態に係る有機ＥＬ表示装置の回路動作の説明に供するタイミング波形図（その１）である。 本実施形態に係る有機ＥＬ表示装置の回路動作の説明に供するタイミング波形図（その２）である。 本実施形態に係る有機ＥＬ表示装置の回路動作についての動作説明図（その１）である。 本実施形態に係る有機ＥＬ表示装置の回路動作についての動作説明図（その２）である。 保持容量と有機ＥＬ素子の等価容量の充電時の駆動トランジスタのソース電位Ｖｓの変化を示す図である。 駆動トランジスタの移動度μが大きいときと小さいときの駆動トランジスタのソース電位Ｖｓの変化を示す図である。 トランジスタのＶｇｓ−Ｉｄｓ特性を示す図である。 電源供給線の駆動タイミングを共通化するライン数が増えたときの対策のためのタイミング関係を示すタイミング波形図（その１）である。 電源供給線の駆動タイミングを共通化するライン数が増えたときの対策のためのタイミング関係を示すタイミング波形図（その２）である。 １回目の閾値補正処理の終了から２回目の閾値補正処理の開始までの期間における動作説明に供するタイミング波形図である。 本発明が適用されるテレビジョンセットの外観を示す斜視図である。 本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。 本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。 本発明が適用されるビデオカメラの外観を示す斜視図である。 本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。

符号の説明

１０，１０Ａ…有機ＥＬ表示装置、２０…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書込みトランジスタ、２４…保持容量、３０…画素アレイ部、３１（３１−１〜３１−ｍ）…走査線、３２（３２−１〜３２−ｍ）…電源供給線、３３（３３−１〜３３−ｎ）…信号線、３４…共通電源供給線、４０…書込み走査回路、５０…電源供給走査回路、６０…信号出力回路、７０…表示パネル

Claims (5)

1. 電気光学素子を駆動する駆動トランジスタと、前記画素アレイ部の画素列ごとに配線された信号線と前記駆動トランジスタのゲート電極との間に接続された書込みトランジスタとを含む画素が行列状に配置された画素アレイ部と、
   前記画素アレイ部の画素行ごとに配線され、前記電気光学素子を発光駆動するための駆動電流を前記駆動トランジスタに供給するための第１電源電位と、前記電気光学素子に対して逆バイアスを掛けるための第２電源電位とを、対応する画素行の各画素に選択的に供給する電源供給線群と、
   前記画素アレイ部の複数の画素行を単位とし、前記電源供給線群における前記複数の画素行に対応する複数の電源供給線に対して同じタイミングで前記第１電源電位と前記第２電源電位とを出力する電源供給走査回路と、
   前記信号線に対して映像信号と、当該映像信号の基準となる第１基準電位と、当該第１基準電位よりも高い第２基準電位とを選択的に出力する信号出力回路と、
   前記駆動トランジスタのゲート電極を初期化して、当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理について、前記初期化電位を前記第１基準電位として前記複数の画素行に対して共通に実行する１回目の閾値補正処理と、前記初期化電位を前記第２基準電位として画素行ごとに実行する２回目の閾値補正処理との間において、前記信号線の電位が前記第１基準電位のときに前記複数の画素行に対して共通に前記書込みトランジスタを導通状態にする書込み走査回路と
   を備えた表示装置。
2. 前記書込み走査回路は、前記電源供給走査回路から前記電源供給線に対して前記第１電源電位が供給され、前記信号供給回路から前記信号線に対して前記第１基準電位が出力されているときに前記書込みトランジスタを導通状態にする
   請求項１記載の表示装置。
3. 前記信号出力回路は、１水平走査期間において前記第１基準電位、前記第２基準電位、前記映像信号の順に前記信号線に対して出力する
   請求項１記載の表示装置。
4. 電気光学素子を駆動する駆動トランジスタと、前記画素アレイ部の画素列ごとに配線された信号線と前記駆動トランジスタのゲート電極との間に接続された書込みトランジスタとを含む画素が行列状に配置された画素アレイ部と、
   前記画素アレイ部の画素行ごとに配線され、前記電気光学素子を発光駆動するための駆動電流を前記駆動トランジスタに供給するための第１電源電位と、前記電気光学素子に対して逆バイアスを掛けるための第２電源電位とを、対応する画素行の各画素に選択的に供給する電源供給線群と、
   前記画素アレイ部の複数の画素行を単位とし、前記電源供給線群における前記複数の画素行に対応する複数の電源供給線に対して同じタイミングで前記第１電源電位と前記第２電源電位とを出力する電源供給走査回路と、
   前記信号線に対して映像信号と、当該映像信号の基準となる第１基準電位と、当該第１基準電位よりも高い第２基準電位とを選択的に出力する信号出力回路とを備えた表示装置の駆動に当たって、
   前記駆動トランジスタのゲート電極を初期化して、当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理について、前記初期化電位を前記第１基準電位として前記複数の画素行に対して共通に実行する１回目の閾値補正処理と、前記初期化電位を前記第２基準電位として画素行ごとに実行する２回目の閾値補正処理との間において、前記信号線の電位が前記第１基準電位のときに前記複数の画素行に対して共通に前記書込みトランジスタを導通状態にする
   表示装置の駆動方法。
5. 電気光学素子を駆動する駆動トランジスタと、前記画素アレイ部の画素列ごとに配線された信号線と前記駆動トランジスタのゲート電極との間に接続された書込みトランジスタとを含む画素が行列状に配置された画素アレイ部と、
   前記画素アレイ部の画素行ごとに配線され、前記電気光学素子を発光駆動するための駆動電流を前記駆動トランジスタに供給するための第１電源電位と、前記電気光学素子に対して逆バイアスを掛けるための第２電源電位とを、対応する画素行の各画素に選択的に供給する電源供給線群と、
   前記画素アレイ部の複数の画素行を単位とし、前記電源供給線群における前記複数の画素行に対応する複数の電源供給線に対して同じタイミングで前記第１電源電位と前記第２電源電位とを出力する電源供給走査回路と、
   前記信号線に対して映像信号と、当該映像信号の基準となる第１基準電位と、当該第１基準電位よりも高い第２基準電位とを選択的に出力する信号出力回路と、
   前記駆動トランジスタのゲート電極を初期化して、当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理について、前記初期化電位を前記第１基準電位として前記複数の画素行に対して共通に実行する１回目の閾値補正処理と、前記初期化電位を前記第２基準電位として画素行ごとに実行する２回目の閾値補正処理との間において、前記信号線の電位が前記第１基準電位のときに前記複数の画素行に対して共通に前記書込みトランジスタを導通状態にする書込み走査回路と
   を備えた表示装置を有する電子機器。

Images