CN108182907A - 像素电路及其驱动方法、显示装置 - Google Patents

Abstract

本申请公开一种像素电路及其驱动方法、显示装置，该像素电路包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第一电容、第二电容以及发光二极管。在像素电路进入发光阶段之前，电源电压可以向驱动薄膜晶体管的源极施加电压，在像素电路进入发光阶段时，电源电压仍可以向驱动薄膜晶体管的源极施加电压，因此，可以保证驱动薄膜晶体管的源极电压不变，这样，在像素电路中存储电容的作用下，可以保证驱动薄膜晶体管的栅极电压稳定不变，流经发光二极管的电流稳定不变，进而保证整个显示装置显示的均匀性。

Description

像素电路及其驱动方法、显示装置

技术领域

本申请涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示装置。

背景技术

有机发光显示装置是一种应用有机发光二极管作为发光器件的显示装置，具有对比度高、厚度薄、视角广、反应速度快、低功耗等特点，被越来越多地应用到各个显示以及照明领域。

通常，一个显示装置中可以包含多个像素，每个像素对应的像素电路中，可以包含驱动薄膜晶体管以及与该薄膜晶体管的栅极连接的存储电容，其中，存储电容可以存储电荷，并在像素电路的发光阶段，可以对驱动薄膜晶体管的栅极电压进行控制，产生驱动电流，驱动发光二极管发光。

近年来，随着显示技术的飞速发展，显示装置的分辨率越来越高，显示装置中像素所占的空间越来越小，使得每个像素对应的像素电路中，存储电容所占用的空间变小，存储电容存储电荷的能力变差。这样，在像素电路的发光阶段，由于存储电容存储电荷的能力变差，导致存储电容对驱动薄膜晶体管栅极电压的控制能力变差，驱动薄膜晶体管的栅极电压不稳定，进而导致流经发光二极管的电流不稳定，影响显示装置显示的均匀性。

发明内容

本申请实施例提供一种像素电路及其驱动方法、显示装置，用于解决现有的显示装置中，由于像素电路中驱动薄膜晶体管的栅极电压不稳定，导致显示装置显示不均匀的问题。

本申请实施例提供一种像素电路，包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第一电容、第二电容以及发光二极管，其中：

所述第一薄膜晶体管的栅极分别与所述第二薄膜晶体管的源极、所述第一电容的一端以及所述第二电容的一端连接，所述第二薄膜晶体管的漏极分别与初始电压信号线以及所述第三薄膜晶体管的漏极连接，所述第一电容的另一端分别与所述第四薄膜晶体管的漏极以及所述第五薄膜晶体管的源极连接，所述第四薄膜晶体管的源极与数据电压信号线连接；

所述第一薄膜晶体管的源极分别与所述第五薄膜晶体管的漏极、所述第六薄膜晶体管的漏极以及所述第二电容的另一端连接，所述第六薄膜晶体管的源极与第一电源连接；

所述第一薄膜晶体管的漏极分别与所述第三薄膜晶体管的源极以及所述第七薄膜晶体管的源极连接，所述第七薄膜晶体管的漏极与所述发光二极管的阳极连接，所述发光二极管的阴极与第二电源连接。

优选地，所述第一电源，用于为所述第一薄膜晶体管提供电源电压；

所述发光二极管发光时电流流入所述第二电源；

所述初始电压，用于为所述第一薄膜晶体管的栅极、所述第一电容的一端以及所述发光二极管的阳极提供初始化电压。

优选地，所述第二薄膜晶体管的栅极、所述第三薄膜晶体管的栅极以及所述第五薄膜晶体管的栅极与第一扫描线连接，所述第一扫描线提供的第一扫描信号控制所述第二薄膜晶体管、所述第三薄膜晶体管以及所述第五薄膜晶体管处于导通状态时，所述初始电压信号线提供的初始电压对所述第一薄膜晶体管的栅极、所述第一电容的一端以及所述发光二极管的阳极进行初始化；

所述第四薄膜晶体管的栅极与第二扫描线连接，所述第二扫描线提供的第二扫描信号控制所述第四薄膜晶体管处于导通状态时，所述数据电压信号线提供的数据电压通过所述第一电容向所述第一薄膜晶体管的栅极施加电压；

所述第六薄膜晶体管的栅极以及所述第七薄膜晶体管的栅极与发光控制线连接，所述发光控制线提供的发光控制信号控制所述第六薄膜晶体管以及所述第七薄膜晶体管处于导通状态时，电流流入所述发光二极管，所述发光二极管发光。

优选地，所述发光控制线在所述发光二极管发光前，控制所述第六薄膜晶体管以及所述第七薄膜晶体管处于导通状态，所述第一电源向所述第一薄膜晶体管的源极施加电压，使得所述发光二极管发光时，所述第一薄膜晶体管的栅极电压保持不变。

优选地，所述初始电压对所述第一薄膜晶体管的栅极进行初始化后，所述第一薄膜晶体管的栅极与源极之间的电压差为所述第一薄膜晶体管的阈值电压，对所述第一薄膜晶体管的阈值电压进行补偿。

优选地，所述第一薄膜晶体管为P型薄膜晶体管；

所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管、所述第六薄膜晶体管以及所述第七薄膜晶体管为N型薄膜晶体管或P型薄膜晶体管。

本申请实施例还提供一种像素电路的驱动方法，用于驱动上述记载的所述像素电路，包括：

第一阶段，第一扫描信号控制所述第二薄膜晶体管、所述第三薄膜晶体管以及所述第五薄膜晶体管由截止状态变为导通状态，初始电压对所述第一薄膜晶体管的栅极、所述第一电容的一端以及所述发光二极管的阳极进行初始化，第二扫描信号控制所述第四薄膜晶体管处于截止状态，发光控制信号控制所述第六薄膜晶体管以及所述第七薄膜晶体管处于导通状态；

第二阶段，所述第一扫描信号控制所述第二薄膜晶体管、所述第三薄膜晶体管以及所述第五薄膜晶体管处于导通状态，所述第二扫描信号控制所述第四薄膜晶体管处于截止状态，所述发光控制信号控制所述第六薄膜晶体管以及所述第七薄膜晶体管由导通状态变为处于截止状态，在所述第一电容以及所述第二电容的作用下，对所述第一薄膜晶体管的阈值电压进行补偿；

第三阶段，所述第一扫描信号控制所述第二薄膜晶体管、所述第三薄膜晶体管以及所述第五薄膜晶体管由导通状态变为截止状态，所述第二扫描信号控制所述第四薄膜晶体管由截止状态变为导通状态，数据电压通过所述第一电容向所述第一薄膜晶体管的栅极施加电压，所述发光控制信号控制所述第六薄膜晶体管以及所述第七薄膜晶体管处于截止状态；

第四阶段，所述第一扫描信号控制所述第二薄膜晶体管、所述第三薄膜晶体管以及所述第五薄膜晶体管处于截止状态，所述第二扫描信号控制所述第四薄膜晶体管处于导通状态，所述发光控制信号控制所述第六薄膜晶体管以及所述第七薄膜晶体管由截止状态变为导通状态，所述第一电源通过所述第六薄膜晶体管向所述第一薄膜晶体管的源极施加电压；

第五阶段，所述第一扫描信号控制所述第二薄膜晶体管、所述第三薄膜晶体管以及所述第五薄膜晶体管处于截止状态，所述第二扫描信号控制所述第四薄膜晶体管由导通状态变为截止状态，所述发光控制信号控制所述第六薄膜晶体管以及所述第七薄膜晶体管处于导通状态，电流流入所述发光二极管，所述发光二极管发光。

优选地，在所述第一阶段，所述第一薄膜晶体管的栅极电压以及所述第一电容一端的电压为Vini，所述第一薄膜晶体管的源极电压以及所述第一电容另一端的电压为VDD，其中，Vini为所述初始电压，VDD为所述第一电源；

在所述第二阶段，所述第一薄膜晶体管的源极放电，在放电结束后，所述第一薄膜晶体管的源极电压为Vini-Vth，实现对所述第一薄膜晶体管阈值电压的补偿，其中，Vth为所述第一薄膜晶体管的阈值电压。

优选地，在所述第三阶段，所述数据电压对所述第一电容进行充电，充电结束后，在所述第一电容的作用下，所述第一薄膜晶体管的栅极电压为Vdata+Vth，在所述第二电容的作用下，所述第一薄膜晶体管的源极电压为Vdata，其中，Vdata为所述数据电压；

在所述第四阶段，所述第一薄膜晶体管的源极电压为VDD，在所述第一电容以及所述第二电容的作用下，所述第一薄膜晶体管的栅极电压为其中，C1为所述第一电容，C2为所述第二电容。

在所述第五阶段，所述第一薄膜晶体管的源极电压为VDD，栅极电压为所述第一薄膜晶体管的栅极电压保持不变。

本申请实施例还提供一种显示装置，该显示装置包括上述记载的所述像素电路。

本申请实施例采用的上述至少一个技术方案能够达到以下有益效果：

本申请实施例提供的像素电路，在像素电路进入发光阶段之前，电源电压可以向驱动薄膜晶体管的源极施加电压，在像素电路进入发光阶段时，电源电压仍可以向驱动薄膜晶体管的源极施加电压，因此，可以保证驱动薄膜晶体管的源极电压不变，这样，在像素电路中存储电容的作用下，可以保证驱动薄膜晶体管的栅极电压稳定不变，流经发光二极管的电流稳定不变，进而保证整个显示装置显示的均匀性。

除此之外，本申请实施例提供的像素电路，还可以实现对驱动薄膜晶体管的阈值电压的补偿，避免在像素电路的发光阶段，由于驱动薄膜晶体管的阈值电压的不同导致显示装置显示不均匀。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1为本申请实施例提供的一种像素电路的结构示意图；

图2为本申请实施例提供的一种像素电路的驱动方法的时序图。

具体实施方式

下面结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

需要说明的是，在本申请实施例提供的像素电路中，所述第一薄膜晶体管为驱动薄膜晶体管，具体为P型薄膜晶体管；所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管、所述第六薄膜晶体管以及所述第七薄膜晶体管可以是均为P型薄膜晶体管，也可以是均为N型薄膜晶体管，还可以是其中至少一个为P型薄膜晶体管，其余的为N型薄膜晶体管，本申请实施例不做具体限定。

所述发光二极管可以是LED，也可以是OLED，这里也不做具体限定。

以下结合附图，详细说明本申请各实施例提供的技术方案。

实施例1

图1为本申请实施例提供的一种像素电路的结构示意图。所述像素电路如下所述。

如图1所示，所述像素电路包括第一薄膜晶体管M1、第二薄膜晶体管M2、第三薄膜晶体管M3、第四薄膜晶体管M4、第五薄膜晶体管M5、第六薄膜晶体管M6、第七薄膜晶体管M7、第一电容C1、第二电容C2以及发光二极管D1。

其中，图1所示的像素电路中，第一薄膜晶体管M1、第二薄膜晶体管M2、第三薄膜晶体管M3、第四薄膜晶体管M4、第五薄膜晶体管M5、第六薄膜晶体管M6以及第七薄膜晶体管M7均为P型薄膜晶体管，发光二极管D1为OLED。

图1所示的像素电路的电路连接结构如下所述：

第一薄膜晶体管M1的栅极分别与第二薄膜晶体管M2的源极、第一电容C1的一端以及第二电容C2的一端连接，源极分别与第五薄膜晶体管M5的漏极、第六薄膜晶体管M6的漏极以及第二电容C2的另一端连接，漏极分别与第三薄膜晶体管M3的源极以及第七薄膜晶体管M7的源极连接；

第二薄膜晶体管M2的漏极分别与初始电压信号线以及第三薄膜晶体管M3的漏极连接，其中，所述初始电压信号线用于提供初始电压Vini；

第四薄膜晶体管M4的源极与数据电压信号线连接，漏极分别与第五薄膜晶体管M5的源极以及第一电容C1的另一端连接，其中，数据电压信号线用于提供数据电压Vdata；

第六薄膜晶体管M6的源极与第一电源VDD连接；

第七薄膜晶体管M7的漏极与发光二极管D1的阳极连接；

发光二极管D1的阴极与第二电源VSS连接。

本申请实施例中，第一电源VDD可以是高电平电压，用于为第一薄膜晶体管M1提供电源电压，第一薄膜晶体管M1在第一电源VDD的作用下，可以输出电流，该电流流入发光二极管D1，使得发光二极管D1发光，在发光二极管D1发光时，该电流流入第二电源VSS，第二电源VSS可以是低电平电压。

初始电压Vini可以是低电平电压，用于为第一薄膜晶体管M1以及发光二极管D1提供初始化电压，在本申请实施例中，初始电压Vini小于第二电源VSS与发光二极管D1的阈值电压之和，这样，初始电压Vini在为发光二极管D1进行初始化时，可以保证发光二极管D1不发光。

第一电容C1可以是存储电容，第二电容C2可以为分压电容，本申请实施例中，第一电容C1的电容值可以大于第二电容C2的电容值。

图1中，S1为第一扫描线提供的第一扫描信号，S2为第二扫描线提供的第二扫描信号，EM为发光控制线提供的发光控制信号，其中：

第二薄膜晶体管M2的栅极、第三薄膜晶体管M3的栅极以及第五薄膜晶体管M5的栅极与所述第一扫描线连接，所述第一扫描线提供的第一扫描信号S1用于控制第二薄膜晶体管M2、第三薄膜晶体管M3以及第五薄膜晶体管M5处于导通状态或截止状态；

第四薄膜晶体管M4的栅极与所述第二扫描线连接，所述第二扫描线提供的第二扫描信号S2用于控制第四薄膜晶体管M4处于导通状态或截止状态；

第六薄膜晶体管M6的栅极以及第七薄膜晶体管M7的栅极与所述发光控制线连接，所述发光控制线提供的发光控制信号EM用于控制第六薄膜晶体管M6以及第七薄膜晶体管M7处于导通状态或截止状态。

本申请实施中，第一扫描信号S1控制第二薄膜晶体管M2、第三薄膜晶体管M3以及第五薄膜晶体管M5处于导通状态时，所述初始电压信号线提供的初始电压Vini可以通过第二薄膜晶体管M2作用在第一薄膜晶体管M1的栅极以及第一电容C1的下极板(图1所示的P1点)，通过第三薄膜晶体管M3作用在发光二极管D1的阳极，并对第一薄膜晶体管M1的栅极、第一电容C1的下极板以及发光二极管D1的阳极进行初始化。

在对第一薄膜晶体管M1的栅极、第一电容C1的下极板以及发光二极管D1的阳极进行初始化之后，第一薄膜晶体管M1的栅极电压、第一电容C1的下极板电压以及发光二极管D1的阳极电压均为初始电压Vini。

第二扫描信号S2控制第四薄膜晶体管M4处于导通状态时，所述数据电压信号线提供的数据电压Vdata可以对第一电容C1进行充电，并通过第一电容C1向第一薄膜晶体管M1的栅极施加电压。

发光控制信号EM控制第六薄膜晶体管M6以及第七薄膜晶体管M7处于导通状态时，第一电源VDD可以通过第六薄膜晶体管M6作用在第一薄膜晶体管M1的源极，使得第一薄膜晶体管M1输出电流，该电流流入发光二极管D1，可以使得发光二极管D1发光。

本申请实施例中，发光控制信号EM还可以用于在发光二极管D1发光前，控制第六薄膜晶体管M6以及第七薄膜晶体管M7处于导通状态，第一电源VDD可以向第一薄膜晶体管M1的源极施加电压，这样，发光控制信号EM在控制第六薄膜晶体管M6以及第七薄膜晶体管M7处于导通状态，且发光二极管D1发光时，由于第一电源VDD仍向第一薄膜晶体管M1的源极施加电压，因此，可以使得第一薄膜晶体管M1各极的电压状态保持不变，即第一薄膜晶体管M1的栅极电压保持不变。

由于发光二极管D1发光时，第一薄膜晶体管M1的栅极电压稳定不变，因此，可以保证流经发光二极管D1的电流稳定不变，进而保证显示装置显示的均匀性。

图1所示的像素电路，还可以实现对第一薄膜晶体管M1的阈值电压的补偿，使得在像素电路的发光阶段，流经发光二极管D1的电流与第一薄膜晶体管M1的阈值电压无关，进而避免由于阈值电压导致的显示装置显示不均匀的问题。具体包括：

初始电压Vini对第一薄膜晶体管M1的栅极进行初始化时，第一电源VDD向第一薄膜晶体管M1的源极施加电压，使得第一薄膜晶体管M1的栅极电压为Vini，源极电压为VDD。在初始化结束后，第一薄膜晶体管M1的源极可以进行放电，在放电结束后，第一薄膜晶体管M1关断，栅极电压仍为Vini，源极电压为Vini-Vth，即第一薄膜晶体管M1的栅极电压与源极电压之间的压差为Vth，可以对第一薄膜晶体管M1的阈值电压进行补偿。其中，Vth为第一薄膜晶体管M1的阈值电压。

本申请实施例提供的像素电路，在像素电路进入发光阶段之前，电源电压可以向驱动薄膜晶体管的源极施加电压，在像素电路进入发光阶段时，电源电压仍可以向驱动薄膜晶体管的源极施加电压，因此，可以保证驱动薄膜晶体管的源极电压不变，这样，在像素电路中存储电容的作用下，可以保证驱动薄膜晶体管的栅极电压稳定不变，流经发光二极管的电流稳定不变，进而保证整个显示装置显示的均匀性。

除此之外，本申请实施例提供的像素电路，还可以实现对驱动薄膜晶体管的阈值电压的补偿，避免在像素电路的发光阶段，由于驱动薄膜晶体管的阈值电压的不同导致显示装置显示不均匀。

实施例2

图2为本申请实施例提供的一种像素电路的驱动方法的时序图，所述时序图对应的像素电路的驱动方法可以用于驱动图1所示的像素电路。

图2所示的时序图对应的像素电路的驱动方法可以包括五个阶段：第一阶段t1、第二阶段t2、第三阶段t3、第四阶段t4以及第五阶段t5，其中，S1可以是图1所示实施例中记载的所述第一扫描线提供的第一扫描信号，S2可以是图1所示实施例中记载的所述第二扫描线提供的第二扫描信号，EM可以是图1所示实施例中记载的所述发光控制线提供的发光控制信号。

图2所示的时序图对应的像素电路的驱动方法，具体包括：

第一阶段t1，第一扫描信号S1控制第二薄膜晶体管M2、第三薄膜晶体管M3以及第五薄膜晶体管M5由截止状态变为导通状态，初始电压Vini对第一薄膜晶体管M1的栅极、第一电容C1的一端以及发光二极管D1的阳极进行初始化，第二扫描信号S2控制第四薄膜晶体管M4处于截止状态，发光控制信号EM控制第六薄膜晶体管M6以及第七薄膜晶体管M7处于导通状态；

第二阶段t2，第一扫描信号S1控制第二薄膜晶体管M2、第三薄膜晶体管M3以及第五薄膜晶体管M5处于导通状态，第二扫描信号S2控制第四薄膜晶体管M4处于截止状态，发光控制信号EM控制第六薄膜晶体管M6以及第七薄膜晶体管M7由导通状态变为处于截止状态，在第一电容C1以及第二电容C2的作用下，对第一薄膜晶体管M1的阈值电压进行补偿；

第三阶段t3，第一扫描信号S1控制第二薄膜晶体管M2、第三薄膜晶体管M3以及第五薄膜晶体管M5由导通状态变为截止状态，第二扫描信号S2控制第四薄膜晶体管M4由截止状态变为导通状态，数据电压Vdata通过第一电容C1向第一薄膜晶体管M1的栅极施加电压，发光控制信号EM控制第六薄膜晶体管M6以及第七薄膜晶体管M7处于截止状态；

第四阶段t4，第一扫描信号S1控制第二薄膜晶体管M2、第三薄膜晶体管M3以及第五薄膜晶体管M5处于截止状态，第二扫描信号S2控制第四薄膜晶体管M4处于导通状态，发光控制信号EM控制第六薄膜晶体管M6以及第七薄膜晶体管M7由截止状态变为导通状态，第一电源VDD通过第六薄膜晶体管M6向第一薄膜晶体管M1的源极施加电压；

第四阶段t5，第一扫描信号S1控制第二薄膜晶体管M2、第三薄膜晶体管M3以及第五薄膜晶体管M5处于截止状态，第二扫描信号S2控制第四薄膜晶体管M4由导通状态变为截止状态，发光控制信号EM控制第六薄膜晶体管M6以及第七薄膜晶体管M7处于导通状态，电流流入发光二极管D1，发光二极管D1发光。

下面分别针对上述五个阶段进行具体分析：

针对第一阶段t1：

由于第一扫描信号S1由高电平变为低电平，第二扫描信号S2保持高电平，发光控制信号EM保持低电平，因此，第一扫描信号S1控制第二薄膜晶体管M2、第三薄膜晶体管M3以及第五薄膜晶体管M5由截止状态变为导通状态，第二扫描信号S2控制第四薄膜晶体管M4仍处于截止状态，发光控制信号EM第六薄膜晶体管M6以及第七薄膜晶体管M7保持导通状态。

此时，初始电压Vint通过第二薄膜晶体管M2施加至第一薄膜晶体管M1的栅极以及第一电容C1的下极板，通过第三薄膜晶体管M3施加至发光二极管D1的阳极，可以实现对第一薄膜晶体管M1的栅极、第一电容C1的下极板以及发光二极管D1的阳极的初始化。

除此之外，初始电压Vini还可以通过第二薄膜晶体管M2向第二电容C2的下极板(即图1所示像素电路中的P1点)施加电压，通过第三薄膜晶体管M3向第一薄膜晶体管M1的漏极施加电压，使得第二电容C2的下极板电压以及第一薄膜晶体管M1的漏极电压均为Vini。

第一电源VDD通过第六薄膜晶体管M6向第一薄膜晶体管M1的源极施加电压，使得第一薄膜晶体管M1的源极电压为VDD，此外，第一电源VDD还通过第五薄膜晶体管M5向第一电容C1的上极板以及第二电容C2的上极板(即图1所示像素电路的P2点)施加电压，使得第一电容C1的上极板电压以及第二电容C2的上极板电压均为VDD。

在第一阶段t1阶段结束后，第一薄膜晶体管M1的栅极电压以及漏极电压均为Vini，源极电压为VDD，发光二极管D1的阳极电压为Vini，第一电容C1的上极板电压为VDD，下极板电压为Vini，第二电容C2的上极板电压为VDD，下极板电压为Vini。

需要说明的是，在第一阶段t1，针对第一薄膜晶体管M1而言，处于导通状态，针对发光二极管D1而言，由于初始电压Vint小于第二电源VSS与发光二极管D1的阈值电压之和，因此，发光二极管D1在该阶段不发光。

针对第二阶段t2：

由于第一扫描信号S1保持低电平，第二扫描信号S2保持高电平，发光控制信号EM由低电平变为高电平，因此，第一扫描信号S1控制第二薄膜晶体管M2、第三薄膜晶体管M3以及第五薄膜晶体管M5仍处于导通状态，第二扫描信号S2控制第四薄膜晶体管M4仍处于截止状态，发光控制信号EM控制第六薄膜晶体管M6以及第七薄膜晶体管M7由导通状态变为截止状态。

此时，由于第一电源VDD与第一薄膜晶体管M1的源极之间断开，第一薄膜晶体管M1的源极开始放电，第一薄膜晶体管M1的源极电压下降，当源极电压下降至Vini-Vth时，第一薄膜晶体管M1关断，第一薄膜晶体管M1的源极电压保持Vini-Vth不变，第一薄膜晶体管M1的栅极电压仍为Vini，第一薄膜晶体管M1的栅极与源极之间的电压差为Vth。其中，Vth为第一薄膜晶体管M1的阈值电压。

由于第一电容C1的下极板电压以及第二电容C2的下极板电压等于第一薄膜晶体管M1的栅极电压，第一电容C1的上极板电压以及第二电容C2的上极板电压等于第一薄膜晶体管M1的源极电压，因此，第一电容C1的下极板电压为Vini，上极板电压为Vini-Vth，压差为Vth，第二电容C2的下极板电压为Vini，上极板电压为Vini-Vth，压差为Vth。

在第二阶段t2，由于第一薄膜晶体管M1的栅极与源极之间的压差为Vth，因此，可以实现对第一薄膜晶体管M1阈值电压的补偿。

需要说明的是，在第二阶段t2，第一扫描线S1存在由低电平变为高电平的阶段，在该阶段，整个像素电路的状态将维持第二阶段t2的状态不变。

针对第三阶段t3：

由于第一扫描信号S1保持高电平，第二扫描信号S2由高电平变为低电平，发光控制信号EM保持高电平，因此，第一扫描信号S1控制第二薄膜晶体管M2、第三薄膜晶体管M3以及第五薄膜晶体管M5由导通状态变为截止状态，第二扫描信号S2控制第四薄膜晶体管M4由截止状态变为导通状态，发光控制信号EM控制第六薄膜晶体管M6以及第七薄膜晶体管M7处于截止状态。

此时，数据电压Vdata通过第四薄膜晶体管M4施加在第一电容C1的上极板，并对第一电容C1进行充电。在充电完成后，第一电容C1的上极板电压为Vdata，此时，由于第一电容C1的耦合作用，第一电容C1的下极板电压与上极板的电压之间的压差将保持Vth不变，因此，第一电容C1的下极板电压为Vdata+Vth。

针对第二电容C2，第二电容C2的下极板电压与第一电容C1的下极板电压相同，即为Vdata+Vth，由于第二电容C2的耦合作用，第二电容C2的下极板电压与上极板电压之间的压差将保持Vth不变，因此，第二电容C2的上极板电压为Vdata。

针对第一薄膜晶体管M1，栅极电压等于第二电容C2的下极板电压，即为Vdata+Vth，源极电压等于第二电容C2的上极板电压，即为Vdata。

针对第四阶段t4：

由于第一扫描信号S1保持高电平，第二扫描信号S2保持低电平，发光控制信号EM由高电平变为低电平，因此，第一扫描信号S1控制第二薄膜晶体管M2、第三薄膜晶体管M3以及第五薄膜晶体管M5仍处于截止状态，第二扫描信号S2控制第四薄膜晶体管M4仍处于导通状态，发光控制信号EM控制第六薄膜晶体管M6以及第七薄膜晶体管M7由截止状态变为导通状态。

此时，第一电源VDD提供的电源电压通过第六薄膜晶体管M6施加至第一薄膜晶体管M1的源极以及第二电容C2的上极板，并对第二电容C2的上极板进行充电。充电完成后，第一薄膜晶体管M1的源极电压以及第二电容C2的上极板电压为VDD。

针对第二电容C2，其上极板电压的变化量为Vdata-VDD，由于此时第一电容C1与第二电容C2是串联关系，因此，第二电容C2下极板电压的变化量为即第二电容C2的下极板电压为

针对第一电容C1，其上极板电压等于数据电压Vdata，下极板电压等于第二电容C2的下极板电压，即为

针对第一薄膜晶体管M1，其栅极电压等于第二电容C2的下极板电压，即为

针对第五阶段t5：

由于第一扫描信号S1保持高电平，第二扫描信号S2由低电平变为高电平，发光控制信号EM保持低电平，因此，第一扫描信号S1控制第二薄膜晶体管M2、第三薄膜晶体管M3以及第五薄膜晶体管M5仍处于截止状态，第二扫描信号S2控制第四薄膜晶体管M4由导通状态变为截止状态，发光控制信号EM控制第六薄膜晶体管M6以及第七薄膜晶体管M7仍处于导通状态。

此时，第一电源VDD仍然通过第六薄膜晶体管M6向第一薄膜晶体管M1的源极施加电压，第一薄膜晶体管M1的源极电压保持VDD不变。针对第一电容C1和第二电容C2，第一电容C1的上极板电压保持Vdata不变，第二电容C2的上极板电压保持VDD不变。

这样，由于像素电路的状态不变，因此，第一薄膜晶体管M1的栅极电压(也即第一电容C1以及第二电容C2的下极板电压)也将保持不变，即为

也就是说，由于在第四阶段t4中，发光控制信号EM已控制打开第六薄膜晶体管M6，使得第一电源VDD向第一薄膜晶体管M1施加电压，因此，在第五阶段t5，即所述像素电路的发光阶段，发光控制信号EM控制打开第六薄膜晶体管M6，第一电源VDD向第一薄膜晶体管M1施加电压时，所述第一薄膜晶体管M1各极的电压状态将保持不变，即第一薄膜晶体管M1的栅极电压保持不变。

由于第一薄膜晶体管M1的栅极电压保持不变，因此，可以保证流经发光二极管D1的电流稳定不变，进而可以保证显示装置显示的均匀性。

在第五阶段t5，发光二极管D1的发光电流可以表示为：

其中，μ为第一薄膜晶体管M1的电子迁移率，C_o为第一薄膜晶体管M1单位面积的栅氧化层电容，W/L为第一薄膜晶体管M1的宽长比。

本申请实施例中，基于上述记载的像素电路的驱动方法，在像素电路进入发光阶段之前，发光控制信号可以控制电源电压向驱动薄膜晶体管的源极施加电压，在像素电路进入发光阶段时，发光控制信号仍然可以控制电源电压向驱动薄膜晶体管的源极施加电压，因此，可以保证驱动薄膜晶体管的源极电压不变，这样，在像素电路中存储电容的作用下，可以保证驱动薄膜晶体管的栅极电压稳定不变，流经发光二极管的电流稳定不变，进而保证整个显示装置显示的均匀性。

除此之外，本申请实施例提供的像素电路，还可以实现对驱动薄膜晶体管的阈值电压的补偿，避免在像素电路的发光阶段，由于驱动薄膜晶体管的阈值电压的不同导致显示装置显示不均匀。

实施例3

本申请实施例还提供一种显示装置，所述显示装置可以包括实施例1中记载的所述像素电路。

本领域的技术人员应明白，尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (10)

1.一种像素电路，其特征在于，包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第一电容、第二电容以及发光二极管，其中：

所述第一薄膜晶体管的栅极分别与所述第二薄膜晶体管的源极、所述第一电容的一端以及所述第二电容的一端连接，所述第二薄膜晶体管的漏极分别与初始电压信号线以及所述第三薄膜晶体管的漏极连接，所述第一电容的另一端分别与所述第四薄膜晶体管的漏极以及所述第五薄膜晶体管的源极连接，所述第四薄膜晶体管的源极与数据电压信号线连接；

所述第一薄膜晶体管的源极分别与所述第五薄膜晶体管的漏极、所述第六薄膜晶体管的漏极以及所述第二电容的另一端连接，所述第六薄膜晶体管的源极与第一电源连接；

所述第一薄膜晶体管的漏极分别与所述第三薄膜晶体管的源极以及所述第七薄膜晶体管的源极连接，所述第七薄膜晶体管的漏极与所述发光二极管的阳极连接，所述发光二极管的阴极与第二电源连接。

2.如权利要求1所述的像素电路，其特征在于，

所述第一电源，用于为所述第一薄膜晶体管提供电源电压；

所述发光二极管发光时电流流入所述第二电源；

所述初始电压，用于为所述第一薄膜晶体管的栅极、所述第一电容的一端以及所述发光二极管的阳极提供初始化电压。

3.如权利要求2所述的像素电路，其特征在于，

所述第二薄膜晶体管的栅极、所述第三薄膜晶体管的栅极以及所述第五薄膜晶体管的栅极与第一扫描线连接，所述第一扫描线提供的第一扫描信号控制所述第二薄膜晶体管、所述第三薄膜晶体管以及所述第五薄膜晶体管处于导通状态时，所述初始电压信号线提供的初始电压对所述第一薄膜晶体管的栅极、所述第一电容的一端以及所述发光二极管的阳极进行初始化；

所述第四薄膜晶体管的栅极与第二扫描线连接，所述第二扫描线提供的第二扫描信号控制所述第四薄膜晶体管处于导通状态时，所述数据电压信号线提供的数据电压通过所述第一电容向所述第一薄膜晶体管的栅极施加电压；

所述第六薄膜晶体管的栅极以及所述第七薄膜晶体管的栅极与发光控制线连接，所述发光控制线提供的发光控制信号控制所述第六薄膜晶体管以及所述第七薄膜晶体管处于导通状态时，电流流入所述发光二极管，所述发光二极管发光。

4.如权利要求3所述的像素电路，其特征在于，

所述发光控制线在所述发光二极管发光前，控制所述第六薄膜晶体管以及所述第七薄膜晶体管处于导通状态，所述第一电源向所述第一薄膜晶体管的源极施加电压，使得所述发光二极管发光时，所述第一薄膜晶体管的栅极电压保持不变。

5.如权利要求4所述的像素电路，其特征在于，

所述初始电压对所述第一薄膜晶体管的栅极进行初始化后，所述第一薄膜晶体管的栅极与源极之间的电压差为所述第一薄膜晶体管的阈值电压，对所述第一薄膜晶体管的阈值电压进行补偿。

6.如权利要求1至5任一项所述的像素电路，其特征在于，

所述第一薄膜晶体管为P型薄膜晶体管；

所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管、所述第六薄膜晶体管以及所述第七薄膜晶体管为N型薄膜晶体管或P型薄膜晶体管。

7.一种如权利要求1至6任一项所述的像素电路的驱动方法，其特征在于，包括：

第一阶段，第一扫描信号控制所述第二薄膜晶体管、所述第三薄膜晶体管以及所述第五薄膜晶体管由截止状态变为导通状态，初始电压对所述第一薄膜晶体管的栅极、所述第一电容的一端以及所述发光二极管的阳极进行初始化，第二扫描信号控制所述第四薄膜晶体管处于截止状态，发光控制信号控制所述第六薄膜晶体管以及所述第七薄膜晶体管处于导通状态；

第二阶段，所述第一扫描信号控制所述第二薄膜晶体管、所述第三薄膜晶体管以及所述第五薄膜晶体管处于导通状态，所述第二扫描信号控制所述第四薄膜晶体管处于截止状态，所述发光控制信号控制所述第六薄膜晶体管以及所述第七薄膜晶体管由导通状态变为处于截止状态，在所述第一电容以及所述第二电容的作用下，对所述第一薄膜晶体管的阈值电压进行补偿；

第三阶段，所述第一扫描信号控制所述第二薄膜晶体管、所述第三薄膜晶体管以及所述第五薄膜晶体管由导通状态变为截止状态，所述第二扫描信号控制所述第四薄膜晶体管由截止状态变为导通状态，数据电压通过所述第一电容向所述第一薄膜晶体管的栅极施加电压，所述发光控制信号控制所述第六薄膜晶体管以及所述第七薄膜晶体管处于截止状态；

第四阶段，所述第一扫描信号控制所述第二薄膜晶体管、所述第三薄膜晶体管以及所述第五薄膜晶体管处于截止状态，所述第二扫描信号控制所述第四薄膜晶体管处于导通状态，所述发光控制信号控制所述第六薄膜晶体管以及所述第七薄膜晶体管由截止状态变为导通状态，所述第一电源通过所述第六薄膜晶体管向所述第一薄膜晶体管的源极施加电压；

第五阶段，所述第一扫描信号控制所述第二薄膜晶体管、所述第三薄膜晶体管以及所述第五薄膜晶体管处于截止状态，所述第二扫描信号控制所述第四薄膜晶体管由导通状态变为截止状态，所述发光控制信号控制所述第六薄膜晶体管以及所述第七薄膜晶体管处于导通状态，电流流入所述发光二极管，所述发光二极管发光。

8.如权利要求7所述的像素电路的驱动方法，其特征在于，

在所述第一阶段，所述第一薄膜晶体管的栅极电压以及所述第一电容一端的电压为Vini，所述第一薄膜晶体管的源极电压以及所述第一电容另一端的电压为VDD，其中，Vini为所述初始电压，VDD为所述第一电源；

在所述第二阶段，所述第一薄膜晶体管的源极放电，在放电结束后，所述第一薄膜晶体管的源极电压为Vini-Vth，实现对所述第一薄膜晶体管阈值电压的补偿，其中，Vth为所述第一薄膜晶体管的阈值电压。

9.如权利要求8所述的像素电路的驱动方法，其特征在于，

在所述第三阶段，所述数据电压对所述第一电容进行充电，充电结束后，在所述第一电容的作用下，所述第一薄膜晶体管的栅极电压为Vdata+Vth，在所述第二电容的作用下，所述第一薄膜晶体管的源极电压为Vdata，其中，Vdata为所述数据电压；

在所述第四阶段，所述第一薄膜晶体管的源极电压为VDD，在所述第一电容以及所述第二电容的作用下，所述第一薄膜晶体管的栅极电压为其中，C1为所述第一电容，C2为所述第二电容；

在所述第五阶段，所述第一薄膜晶体管的源极电压为VDD，栅极电压为所述第一薄膜晶体管的栅极电压保持不变。

10.一种显示装置，其特征在于，包括：如权利要求1至6任一项所述的像素电路。