CN103137628A - 一种用于显示装置的薄膜晶体管阵列基板及其制造方法 - Google Patents
一种用于显示装置的薄膜晶体管阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN103137628A CN103137628A CN 201110392729 CN201110392729A CN103137628A CN 103137628 A CN103137628 A CN 103137628A CN 201110392729 CN201110392729 CN 201110392729 CN 201110392729 A CN201110392729 A CN 201110392729A CN 103137628 A CN103137628 A CN 103137628A
- Authority
- CN
- China
- Prior art keywords
- inorganic insulating
- insulating membrane
- insulating film
- organic insulating
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明实施例公开了一种用于显示装置的薄膜晶体管阵列基板及其制造方法。所述用于显示装置的薄膜晶体管阵列基板包括:玻璃基板;依次位于所述玻璃基板上的栅极、栅极绝缘层、有源层和欧姆接触层;位于所述欧姆接触层上的源极和漏极;位于所述源极和漏极上的有机绝缘膜;位于所述有机绝缘层上的上无机绝缘膜;位于所述上无机绝缘膜上的p-ITO像素电极,所述p-ITO像素电极通过所述上无机绝缘膜及有机绝缘膜内的通孔与所述漏极相连。本发明所提供的用于显示装置的薄膜晶体管阵列基板,可以解决p-ITO与有机绝缘膜之间表面接触特性差而导致刻蚀工艺难以控制的问题。
Description
技术领域
本发明涉及显示装置技术领域,尤其涉及一种用于显示装置的薄膜晶体管阵列基板及其制造方法。
背景技术
现有的液晶显示装置一般包括:TFT(薄膜晶体管)阵列基板、液晶层和CF(彩色滤光膜)阵列基板。其中,在TFT阵列基板结构中,为了实现基板的平坦化及提高基板的透过率,一般采用有机绝缘膜作为钝化层,之后在所述钝化层上形成像素电极。
常见的像素电极有p-ITO(多晶氧化铟锡)和a-ITO(非晶氧化铟锡),其中,前者是在高温条件下形成,后者通常在常温条件下形成。当所述像素电极为p-ITO时,所述p-ITO与有机绝缘膜之间的表面接触特性较差,从而使得后续刻蚀工艺(通过刻蚀工艺后方形成像素电极)较难控制,刻蚀条件以及药液的选择均较难,最终容易出现过刻现象或刻蚀不足而残留多晶氧化铟锡的现象。当所述像素电极为a-ITO时,一般采用草酸做为刻蚀药液,刻蚀工艺容易控制,但是,由于a-ITO在常温条件下形成,因此所形成的a-ITO相对较疏松,成膜缺陷较多,其内较容易侵入水分和空气,从而使得a-ITO所覆盖的端子易被腐蚀。
发明内容
有鉴于此,本发明实施例提供了一种用于显示装置的薄膜晶体管阵列基板及其制造方法,以解决多晶氧化铟锡与有机绝缘膜之间表面接触特性差,进而导致刻蚀工艺难以控制的问题。
为解决上述问题,本发明实施例提供了如下技术方案:
一种用于显示装置的薄膜晶体管阵列基板,该薄膜晶体管阵列基板包括:
玻璃基板;
依次位于所述玻璃基板上的栅极、栅极绝缘层、有源层和欧姆接触层;
位于所述欧姆接触层上的源极和漏极;
位于所述源极和漏极上的有机绝缘膜;
位于所述有机绝缘层上的上无机绝缘膜;
位于所述上无机绝缘膜上的p-ITO像素电极,所述p-ITO像素电极通过所述上无机绝缘膜及有机绝缘膜内的通孔与所述漏极相连。
优选的,上述薄膜晶体管阵列基板还包括:
位于所述源极和漏极上的下无机绝缘膜;
且所述有机绝缘膜位于所述下无机绝缘膜之上,所述p-ITO像素电极通过所述上无机绝缘膜、有机绝缘膜及下无机绝缘膜内的通孔与所述漏极相连。
优选的,上述薄膜晶体管阵列基板中,所述有机绝缘膜包括光敏有机绝缘膜或非光敏有机绝缘膜。
优选的,上述薄膜晶体管阵列基板中,所述上无机绝缘膜包括氮化硅、氧化硅或氮氧化硅;所述下无机绝缘膜包括氮化硅、氧化硅或氮氧化硅。
本发明还提供了一种用于显示装置的薄膜晶体管阵列基板的制造方法,该方法包括:
提供玻璃基板;
在所述玻璃基板上依次形成栅极、栅极绝缘层、有源层和欧姆接触层;
在所述欧姆接触层上形成源极和漏极;
在所述源极和漏极上形成有机绝缘膜;
在所述有机绝缘膜上形成上无机绝缘膜;
在所述上无机绝缘膜和有机绝缘膜内形成与漏极相连的通孔;
在所述上无机绝缘膜上形成p-ITO像素电极,所述p-ITO像素电极覆盖所述通孔的底部及侧壁。
优选的,上述方法中,在所述欧姆接触层上形成源极和漏极之后,在所述源极和漏极上形成有机绝缘膜之前,还包括:
在所述源极和漏极上形成下无机绝缘膜;
且所述通孔贯穿所述下无机绝缘膜。
优选的,上述方法中,所述上无机绝缘膜采用化学气相沉积工艺制成,且工艺温度为220℃~250℃。
优选的,上述方法中,所述上无机绝缘膜、有机绝缘膜和下无机绝缘膜内的通孔的孔径均相等;或者,所述有机绝缘膜和下无机绝缘膜内的通孔的孔径相等,所述上无机绝缘膜内的通孔的孔径小于所述有机绝缘膜内的通孔的孔径。
优选的,上述方法中,所述上无机绝缘膜包括氮化硅、氧化硅或氮氧化硅;所述下无机绝缘膜包括氮化硅、氧化硅或氮氧化硅。
从上述技术方案可以看出,本发明实施例所提供的用于显示装置的薄膜晶体管阵列基板,在有机绝缘膜上没有直接搭接p-ITO像素电极,而是在所述有机绝缘膜上形成了无机绝缘膜,之后在所述无机绝缘膜上形成p-ITO像素电极,即:使所述p-ITO像素电极与所述无机绝缘膜搭接,由于所述p-ITO像素电极是通过刻蚀多晶氧化铟锡而形成的,而所述多晶氧化铟锡与无机绝缘膜之间具有良好的接触特性,因此,解决了现有工艺中多晶氧化铟锡与有机绝缘膜之间表面接触特性差而导致刻蚀工艺难以控制的问题。而且,采用p-ITO作为像素电极,可避免采用a-ITO作为像素电极而使端子易被腐蚀的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例所提供的一种用于显示装置的薄膜晶体管阵列基板的结构示意图;
图2为本发明实施例所提供的另一种用于显示装置的薄膜晶体管阵列基板的结构示意图;
图3为本发明实施例所提供的一种用于显示装置的薄膜晶体管阵列基板的制造方法流程示意图;
图4~图9为本发明实施例所提供的用于显示装置的薄膜晶体管阵列基板制造过程中器件的剖面结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
其次,本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
实施例一
参考图1,图1为本发明实施例所提供的一种用于显示装置的薄膜晶体管阵列基板,该TFT阵列基板包括:玻璃基板1;依次位于所述玻璃基板1上的栅极2、栅极绝缘层3、有源层4和欧姆接触层5;所述欧姆接触层5上左、右两侧分别设置有源极6和漏极7;所述源极6和漏极7上覆盖有有机绝缘膜9;所述有机绝缘膜9上形成有无机绝缘膜11;所述有机绝缘膜9和无机绝缘膜11内设置有相连通的通孔10,所述通孔10底部与漏极7相连;所述无机绝缘膜11上设置有p-ITO像素电极12,所述p-ITO像素电极12覆盖所述通孔10的底部及侧壁,从而使得所述p-ITO像素电极12与漏极7相连。
图1所示结构中,所述栅极2可以为含Al的金属与含Mo的金属的叠层结构或纯Mo等金属,例如,Al/Mo,AlNd/Mo,AlNi/Mo等,所述源极6和漏极7均可以为含Al的金属与含Mo的金属的3层叠层结构,例如:Mo/Al/Mo,Mo/AlNd/Mo,Mo/AlNi/Mo等,或者为Cr,Cu,Mo等其它金属,所述栅极绝缘层3可以为氮化硅,有源层4可以为a-Si(非晶硅),欧姆接触层5可以为掺杂磷的a-Si(N+),所述无机绝缘膜11可以为含Si的非金属绝缘膜,例如为SiNx(氮化硅),SiOx(氧化硅)或SiNxOx(氮氧化硅)等,无机绝缘膜11的厚度可以在之间。
在有机绝缘膜9上形成无机绝缘膜11时可以采用化学气相沉积(CVD)工艺镀膜,但CVD工艺镀膜中所采用的温度应该在有机绝缘膜9能够耐受的温度范围内,一般选择在220℃~250℃之间。
所述通孔10的形成可以在有机绝缘膜9和无机绝缘膜11均形成后,通过在所述无机绝缘膜11上旋涂光刻胶,然后通过曝光、显影、刻蚀等工艺来实现,即:使对无机绝缘膜11的刻蚀和对有机绝缘膜9的刻蚀在同一工艺步骤中实现,这时,所述有机绝缘膜9应选择为非光敏的有机绝缘膜,以防止曝光时影响有机绝缘膜9的特性,且无机绝缘膜11上的光刻胶应选择为含硅光刻胶或在光刻胶上使用硅烷结合剂并用氧离子进行处理,以形成保护光刻胶的氧化硅,提高光刻胶与有机绝缘膜9刻蚀的选择比,刻蚀过程中依次刻蚀所述无机绝缘膜11和有机绝缘膜9,刻蚀后无机绝缘膜11内的通孔和有机绝缘膜9内的通孔相连通,且孔径相等。
所述通孔10也可以按照以下的工艺步骤来形成:选择有机绝缘膜9为光敏的有机绝缘膜,在有机绝缘膜9形成后,通过曝光、显影在所述有机绝缘膜9内形成第一通孔,之后在所述有机绝缘膜9上形成无机绝缘膜11,接着在所述无机绝缘膜11上旋涂光刻胶,然后曝光、显影、刻蚀,在所述无机绝缘膜11内形成第二通孔,所述第一通孔和第二通孔相连通形成通孔10,且所述第一通孔和第二通孔的孔径可以相等,也可以使所述第一通孔的孔径大于所述第二通孔的孔径。
由上可知,本发明实施例通过在有机绝缘膜9上形成无机绝缘膜11,并在有机绝缘膜9和无机绝缘膜11内形成与漏极7相连的通孔10,之后在所述无机绝缘膜11上形成p-ITO像素电极12,所述p-ITO像素电极12覆盖所述通孔10的底部和侧壁,从而使得p-ITO像素电极12与漏极7相连。由于p-ITO像素电极12是通过刻蚀多晶氧化铟锡而形成的,所述多晶氧化铟锡与无机绝缘膜11之间具有良好的表面接触特性,因此,刻蚀所述多晶氧化铟锡而形成p-ITO像素电极12的过程容易控制。再有,本发明所提供的技术方案,采用p-ITO作为像素电极,可避免采用a-ITO作为像素电极而使端子易被腐蚀的问题。
实施例二
在实施例一的基础上,本实施例所提供的技术方案,在源极、漏极与有机绝缘膜之间增加了一层无机绝缘膜,具体如下:
参考图2,图2中示出了位于源极6和漏极7上的下无机绝缘膜8,所述下无机绝缘膜8上设置有有机绝缘膜9,所述有机绝缘膜9上设置有上无机绝缘膜11,所述下无机绝缘膜8、有机绝缘膜9和上无机绝缘膜11内设置有相连通的通孔10,所述通孔10与漏极7相连,所述上无机绝缘膜11上具有p-ITO像素电极12,所述p-ITO像素电极12覆盖所述通孔10的底部及侧壁,从而使得p-ITO像素电极12与漏极7相连。图2中其他结构均与图1中相同,不再赘述。
本实施例中采用“下无机绝缘膜8+有机绝缘膜9+上无机绝缘膜11”的结构搭接p-ITO像素电极12,这不仅可解决p-ITO与有机绝缘膜9之间表面接触特性差的问题,而且还能改善有机绝缘膜9与源极6、漏极7、欧姆接触层5、有源层4之间的表面接触特性。
上面详细描述了本发明所提供的用于显示装置的薄膜晶体管阵列基板的结构,下面介绍其制造方法。
实施例三
参考图3,图3为本发明所提供的一种用于显示装置的薄膜晶体管阵列基板的制造方法流程示意图,该方法具体包括如下步骤:
步骤S1:提供玻璃基板。
步骤S2:在所述玻璃基板上依次形成栅极、栅极绝缘层、有源层和欧姆接触层。
参考图4,首先通过溅射工艺在玻璃基板1上形成栅金属层,所述栅金属层的材料可以为Al/Mo,AlNi/Mo,AlNd/Mo或纯Mo等,之后通过刻蚀工艺形成栅极2。
参考图5,栅极2形成后,通过CVD工艺在基板1上形成覆盖栅极2的栅极绝缘层3,之后仍然采用CVD工艺在所述栅极绝缘层3上依次形成有源层4和欧姆接触层5。所述栅极绝缘层3可以为氮化硅、氧化硅或其它含硅的非金属膜,所述有源层4可以为非晶硅,所述欧姆接触层5可以为掺杂磷(或其它杂质)的非晶硅(N+)。对所述有源层4及欧姆接触层5进行干法刻蚀从而形成硅岛(图中未示出)。
步骤S3:在所述欧姆接触层上形成源极和漏极。
参考图6,采用溅射工艺在欧姆接触层5上形成源、漏金属层,所述源、漏金属层可以为Mo/Al/Mo结构,也可以为纯Mo或纯Cr等金属材料。之后对所述源、漏金属层进行刻蚀以形成源极6和漏极7。
步骤S4:在所述源极和漏极上依次形成下无机绝缘膜、有机绝缘膜和上无机绝缘膜。
参考图7,在所述源极6和漏极7上依次形成下无机绝缘膜8、有机绝缘膜9和上无机绝缘膜11。所述下无机绝缘膜8和上无机绝缘膜11均采用CVD工艺,两者均为含硅的非金属绝缘膜,例如为:氮化硅、氧化硅或氮氧化硅等,且这两层绝缘膜的厚度均应控制在之间。所述有机绝缘膜9可采用旋涂的工艺完成,本实施例中所述有机绝缘膜9为非光敏的有机绝缘膜。在所述有机绝缘膜9上形成上无机绝缘膜11时,应考虑所述有机绝缘膜9能够耐受的温度,一般选择温度范围在220℃~250℃之间进行CVD工艺以沉积上无机绝缘膜11。
需要说明的是,本实施例中以在源极和漏极上形成“下无机绝缘膜+有机绝缘膜+上无机绝缘膜”的三层结构为例进行说明,当然,如果在所述源极和漏极上形成“有机绝缘膜+上无机绝缘膜”的两层结构也是可以的,在方法实施例中不再对后者进行描述。
步骤S5:在所述下无机绝缘膜、有机绝缘膜和上无机绝缘膜内形成与漏极相连的通孔。
参考图8,本步骤中首先在上无机绝缘膜11上旋涂光刻胶(图中未示出),然后采用具有通孔图形的掩膜版对所述光刻胶进行曝光,之后显影,接着以具有通孔图形的光刻胶为掩膜在干法刻蚀机台上对所述上无机绝缘膜11、有机绝缘膜9和下无机绝缘膜8依次进行刻蚀,从而在所述上无机绝缘膜11、有机绝缘膜9和下无机绝缘膜8内形成通孔10(或称接触孔),所述通孔10底部与漏极7相连。
本实施例中设置有机绝缘膜9为非光敏的有机绝缘膜,就是为了防止在光刻胶的曝光过程中对所述有机绝缘膜9造成影响。考虑到有机绝缘膜9与光刻胶的特性相近,因此,旋涂在上无机绝缘膜11上的光刻胶应为含硅的光刻胶或在光刻胶上使用硅烷结合剂并用氧离子进行处理,以形成保护光刻胶的氧化硅,从而在对有机绝缘膜9进行刻蚀过程中提高光刻胶与所述有机绝缘膜9的刻蚀选择比。
本步骤中由于对上无机绝缘膜11、有机绝缘膜9和下无机绝缘膜8的刻蚀在同一工艺步骤中形成,因此,刻蚀三者后在各层中所形成的通孔的孔径均相等。刻蚀完成后去除上无机绝缘膜11上的光刻胶。
步骤S6:在所述上无机绝缘膜上形成p-ITO像素电极,所述p-ITO像素电极覆盖所述通孔的底部及侧壁。
参考图2,本步骤中首先在上无机绝缘膜11上形成p-ITO(多晶的氧化铟锡),然后采用HCl+CH3COOH系药水对所述p-ITO进行刻蚀,从而形成p-ITO像素电极12,所述p-ITO像素电极12覆盖所述通孔10的底部和侧壁,从而使得所述p-ITO像素电极12与漏极7相连。由于p-ITO与无机绝缘膜11之间具有良好的接触特性,因此,在对p-ITO进行刻蚀以形成像素电极的时候,刻蚀工艺容易控制。
由以上描述可知,本发明实施例中通过在源极6和漏极7上形成“下无机绝缘膜+有机绝缘膜+上无机绝缘膜”的三层结构,然后在该三层结构上搭接p-ITO像素电极12,所述p-ITO像素电极12是通过刻蚀p-ITO而形成的,由于p-ITO直接接触的是上无机绝缘膜,而p-ITO与上无机绝缘膜之间具有良好的接触特性,因此,可解决p-ITO与有机绝缘膜9之间接触特性差而导致刻蚀工艺难以控制的问题,而且还能改善有机绝缘膜9与源极6、漏极7、欧姆接触层5、有源层4之间的表面接触特性。再有,采用p-ITO作为像素电极,可避免采用a-ITO作为像素电极而使端子易被腐蚀的问题。
实施例四
在实施例三的基础上,本实施例重点描述通孔的形成过程,其他步骤可参见实施例三中的描述。本实施例包括如下步骤:
步骤S11:提供玻璃基板。
步骤S12:在所述玻璃基板上依次形成栅极、栅极绝缘层、有源层和欧姆接触层。
步骤S13:在所述欧姆接触层上形成源极和漏极。
步骤S14:在所述源极和漏极上依次形成下无机绝缘膜和有机绝缘膜。
本实施例中所述有机绝缘膜为光敏的有机绝缘膜。
步骤S15:在所述下无机绝缘膜和有机绝缘膜内形成与漏极相连的第一通孔。
参考图9,由于所述有机绝缘膜9为光敏的有机绝缘膜,因此,在旋涂有机绝缘膜9后,即可采用相应的掩膜版对所述有机绝缘膜9进行曝光,之后显影,在所述有机绝缘膜9内形成通孔,接着以所述具有通孔的有机绝缘膜9为掩膜对所述下无机绝缘膜8进行刻蚀,在所述下无机绝缘膜8内形成通孔。有机绝缘膜9内的通孔与下无机绝缘膜8内的通孔的孔径相等,且两者连通形成第一通孔13(或称接触孔),所述第一通孔13底部与漏极7相连。
步骤S16:在所述有机绝缘膜上形成上无机绝缘膜。
在对所述有机绝缘膜进行退火后,通过CVD工艺在有机绝缘膜上形成上无机绝缘膜,形成过程中应保证工艺温度在所述有机绝缘膜能够耐受的温度范围内。
步骤S17:在所述上无机绝缘膜内形成与所述第一通孔对应、且连通的第二通孔。
在所述上无机绝缘膜上旋涂光刻胶,然后采用相应的掩膜版对所述光刻胶进行曝光,之后显影,接着在干法刻蚀机台上对所述上无机绝缘膜进行刻蚀,从而在其内形成第二通孔,所述第二通孔与所述第一通孔相对应、且连通。
本步骤中所采用的掩膜版可以与步骤S15中所用的掩膜版相同,也可以不同。当相同时,所述第一通孔与第二通孔的孔径相等;当不相同时,应保证所述第二通孔的孔径小于所述第一通孔的孔径,即:应使得本步骤中所采用的掩膜版上的孔径小于步骤S15中所采用的掩膜版上的孔径,这样也可减少曝光时孔对位精度的影响。
步骤S18:在所述上无机绝缘膜上形成p-ITO像素电极,所述p-ITO像素电极覆盖所述第一通孔的底部及第一通孔和第二通孔的侧壁。
本说明书中各个部分采用递进的方式描述,每个部分重点说明的都是与其他部分的不同之处,各个部分之间相同相似部分互相参见即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种用于显示装置的薄膜晶体管阵列基板,其特征在于,包括:
玻璃基板;
依次位于所述玻璃基板上的栅极、栅极绝缘层、有源层和欧姆接触层;
位于所述欧姆接触层上的源极和漏极;
位于所述源极和漏极上的有机绝缘膜;
位于所述有机绝缘层上的上无机绝缘膜;
位于所述上无机绝缘膜上的p-ITO像素电极,所述p-ITO像素电极通过所述上无机绝缘膜及有机绝缘膜内的通孔与所述漏极相连。
2.根据权利要求1所述的薄膜晶体管阵列基板,其特征在于,还包括:
位于所述源极和漏极上的下无机绝缘膜;
且所述有机绝缘膜位于所述下无机绝缘膜之上,所述p-ITO像素电极通过所述上无机绝缘膜、有机绝缘膜及下无机绝缘膜内的通孔与所述漏极相连。
3.根据权利要求2所述的薄膜晶体管阵列基板,其特征在于,所述有机绝缘膜包括光敏有机绝缘膜或非光敏有机绝缘膜。
4.根据权利要求2所述的薄膜晶体管阵列基板,其特征在于,
所述上无机绝缘膜包括氮化硅、氧化硅或氮氧化硅;
所述下无机绝缘膜包括氮化硅、氧化硅或氮氧化硅。
6.一种用于显示装置的薄膜晶体管阵列基板的制造方法,其特征在于,包括:
提供玻璃基板;
在所述玻璃基板上依次形成栅极、栅极绝缘层、有源层和欧姆接触层;
在所述欧姆接触层上形成源极和漏极;
在所述源极和漏极上形成有机绝缘膜;
在所述有机绝缘膜上形成上无机绝缘膜;
在所述上无机绝缘膜和有机绝缘膜内形成与漏极相连的通孔;
在所述上无机绝缘膜上形成p-ITO像素电极,所述p-ITO像素电极覆盖所述通孔的底部及侧壁。
7.根据权利要求6所述的方法,其特征在于,在所述欧姆接触层上形成源极和漏极之后,在所述源极和漏极上形成有机绝缘膜之前,还包括:
在所述源极和漏极上形成下无机绝缘膜;
且所述通孔贯穿所述下无机绝缘膜。
8.根据权利要求6所述的方法,其特征在于,所述上无机绝缘膜采用化学气相沉积工艺制成,且工艺温度为220℃~250℃。
9.根据权利要求7所述的方法,其特征在于,所述上无机绝缘膜、有机绝缘膜和下无机绝缘膜内的通孔的孔径均相等;
或者,所述有机绝缘膜和下无机绝缘膜内的通孔的孔径相等,所述上无机绝缘膜内的通孔的孔径小于所述有机绝缘膜内的通孔的孔径。
10.根据权利要求7所述的方法,其特征在于,
所述上无机绝缘膜包括氮化硅、氧化硅或氮氧化硅;
所述下无机绝缘膜包括氮化硅、氧化硅或氮氧化硅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110392729.4A CN103137628B (zh) | 2011-11-30 | 2011-11-30 | 一种用于显示装置的薄膜晶体管阵列基板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110392729.4A CN103137628B (zh) | 2011-11-30 | 2011-11-30 | 一种用于显示装置的薄膜晶体管阵列基板及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103137628A true CN103137628A (zh) | 2013-06-05 |
CN103137628B CN103137628B (zh) | 2015-12-16 |
Family
ID=48497231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110392729.4A Active CN103137628B (zh) | 2011-11-30 | 2011-11-30 | 一种用于显示装置的薄膜晶体管阵列基板及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103137628B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104319261A (zh) * | 2014-10-22 | 2015-01-28 | 合肥京东方光电科技有限公司 | 一种阵列基板的制备方法、阵列基板和显示装置 |
WO2015131443A1 (zh) * | 2014-03-03 | 2015-09-11 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制备方法、液晶显示面板 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050028531A (ko) * | 2003-09-18 | 2005-03-23 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
KR101108782B1 (ko) * | 2004-07-30 | 2012-02-24 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
TWI405017B (zh) * | 2008-12-18 | 2013-08-11 | Lg Display Co Ltd | 顯示裝置之陣列基板及其製造方法 |
-
2011
- 2011-11-30 CN CN201110392729.4A patent/CN103137628B/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015131443A1 (zh) * | 2014-03-03 | 2015-09-11 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制备方法、液晶显示面板 |
CN104319261A (zh) * | 2014-10-22 | 2015-01-28 | 合肥京东方光电科技有限公司 | 一种阵列基板的制备方法、阵列基板和显示装置 |
US9978782B2 (en) | 2014-10-22 | 2018-05-22 | Boe Technology Group Co., Ltd. | Manufacturing method of array substrate, array substrate and display apparatus |
Also Published As
Publication number | Publication date |
---|---|
CN103137628B (zh) | 2015-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102955312B (zh) | 一种阵列基板及其制作方法、显示装置 | |
US8236628B2 (en) | Array substrate and manufacturing method | |
KR101325053B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
KR100865451B1 (ko) | 박막 트랜지스터 lcd 화소 유닛 및 그 제조방법 | |
US7586123B2 (en) | Thin film transistor (TFT) array substrate and fabricating method thereof that protect the TFT and a pixel electrode without a protective film | |
CN103354218B (zh) | 阵列基板及其制作方法和显示装置 | |
US8349630B1 (en) | Methods for manufacturing thin film transistor array substrate and display panel | |
US7566906B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
US8426259B2 (en) | Array substrate and method for manufacturing the same | |
CN102956713B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
KR101942982B1 (ko) | 액정표시장치용 어레이 기판 및 이의 제조방법 | |
KR20080109998A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
CN103489826A (zh) | 阵列基板、制备方法以及显示装置 | |
CN102654698B (zh) | 液晶显示器阵列基板及其制造方法、液晶显示器 | |
WO2017012306A1 (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
WO2014153958A1 (zh) | 阵列基板、阵列基板的制造方法以及显示装置 | |
US20220069108A1 (en) | Manufacturing Method for Array Substrate and Array Substrate | |
CN111679517A (zh) | 一种显示面板及其制造方法,显示装置 | |
CN102254861B (zh) | 薄膜晶体管矩阵基板及显示面板的制造方法 | |
CN103137628B (zh) | 一种用于显示装置的薄膜晶体管阵列基板及其制造方法 | |
WO2014117444A1 (zh) | 阵列基板及其制作方法、显示装置 | |
US9366922B2 (en) | Thin film transistor array and method for manufacturing the same | |
US6861671B2 (en) | Thin film transistor liquid crystal display and fabrication method thereof | |
CN103295906A (zh) | 一种薄膜晶体管的制作方法和薄膜晶体管 | |
US9035364B2 (en) | Active device and fabricating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |