CN105518864A - 半导体元件及其制造方法、以及半导体集成电路 - Google Patents

半导体元件及其制造方法、以及半导体集成电路 Download PDF

Info

Publication number
CN105518864A
CN105518864A CN201480049098.8A CN201480049098A CN105518864A CN 105518864 A CN105518864 A CN 105518864A CN 201480049098 A CN201480049098 A CN 201480049098A CN 105518864 A CN105518864 A CN 105518864A
Authority
CN
China
Prior art keywords
tunnel
semiconductor
impurity
effect transistor
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480049098.8A
Other languages
English (en)
Other versions
CN105518864B (zh
Inventor
森贵洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of CN105518864A publication Critical patent/CN105518864A/zh
Application granted granted Critical
Publication of CN105518864B publication Critical patent/CN105518864B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种能够简易且低成本地制造，能够获得较大的隧道电流，并具有优异动作特性的半导体元件及其制造方法、并提供一种具有所述半导体元件的半导体集成电路。本发明的半导体元件的特征在于，隧道结的整体或者一部分由含有等电子陷阱形成杂质的间接跃迁型半导体的半导体区域构成。

Description

半导体元件及其制造方法、以及半导体集成电路
技术领域
本发明涉及利用作为动作原理的隧道现象的半导体元件及其制造方法、以及具有所述半导体元件的半导体集成电路。
背景技术
近年来，旨在降低LSI的电量消耗的尝试正在盛行。降低动作电压是该尝试之一，但是在以往的电路中使用的MOS晶体管中，因物理限制大幅降低电压是困难的。因此，为了降低LSI的电量消耗，希望开发一种基于与以往的MOS晶体管不同动作原理的低电压开关设备。
利用半导体的带隙隧道现象的隧道场效应晶体管是其中之一，其利用与MOS晶体管不同动作原理的隧道现象。隧道现象是指，即使是能量不能越过基于电势的势垒的电子，也以某种概率穿过该势垒的相反侧的现象，在隧道场效应晶体管中，通过栅极电压来控制穿过被称为隧道势垒的能量势垒的隧道电流，从而能够进行动作，能够以比以往的MOS晶体管更低的电压进行动作(例如，参见非专利文献1)。
然而，在隧道场效应晶体管中，对穿过隧道势垒的电流的电流量进行限制的隧道电阻较大，因此，导通操作时的电流(导通电流)较小，难以高速动作。基于这种原因，提案了几种增加导通电流的手法。
例如，提案了一种通过大幅提高源极区以及漏极区的杂质浓度，并使这些区域的厚度变薄，从而能够形成陡峭的杂质分布，增加隧道电流的手法(参见专利文献1)。然而，实际情况是即使通过该手法，使隧道电流增加至实用水平仍是困难的。
另外，提案了一种通过使用设置有台阶的半导体基板来增大引起隧道现象的区域的面积，从而增加隧道电流的手法(参见专利文献2)。然而，在该手法中，制造成本增加，并且伴随大面积化导致的栅极电容器电容增加，会有动作变慢的问题。
另外，提案了一种通过使用作为半导体层形成材料的直接跃迁型化合物半导体，从而增加隧道电流的手法(参见非专利文献2)。然而，在该手法中，由于通过大多现有设备无法制造，因此需要新的设备投资，会有制造成本增高的问题。
因此，现状是不存在满足如下条件的半导体元件，即能够简易且低成本地制造，能够获得较大的隧道电流，并具有优异动作特性的半导体元件。
另外，隧道电流的增加也是在隧道场效应晶体管以外的半导体元件，例如，利用隧道现象的共振隧道二极管、江崎二极管等中共同的需要解决的技术问题。
在先技术文献
专利文献
专利文献1：日本专利公开第2006-147861号公报
专利文献2：日本专利公开第2012-164699号公报
非专利文献
非专利文献1：W.Y.Choietal.,IEEEElectronDeviceLettersvol.28,p743(2007),"TunnelingField-EffectTransistors(TFETs)withSubthresholdSwing(SS)LessThan60mV/dec"
非专利文献2：G.Deweyetal,2011InternationalElectronDevicesMeetingTechnicalDigest,33.6,"Fabrication,characterization,andphysicsofIII-VheterojunctiontunnelingFieldEffectTransistors(H-TFET)forsteepsub-thresholdswing"
发明内容
发明所要解决的技术问题
本发明的技术问题是解决以往的所述诸问题，达成以下目的。即，本发明的目的在于提供一种能够简易且低成本地制造，能够获得较大的隧道电流，并具有优异动作特性的半导体元件及其制造方法、并提供一种具有所述半导体元件的半导体集成电路。
解决技术问题的技术方案
作为用于解决所述技术问题的技术方案如下所述。即，
<1>一种半导体元件，其特征在于，隧道结的整体或者一部分由含有等电子陷阱形成杂质的间接跃迁型半导体的半导体区域构成。
<2>根据<1>所述的半导体元件，其特征在于，间接跃迁型半导体为硅、锗及其混晶中的一种。
<3>根据<2>所述的半导体元件，其特征在于，间接跃迁型半导体为硅，等电子陷阱形成杂质为Al和N。
<4>根据<1>至<3>中的任一项所述的半导体元件，其特征在于，隧道结为PN结。
<5>根据<1>至<3>中的任一项所述的半导体元件，其特征在于，隧道结为肖特基结。
<6>根据<1>至<5>中的任一项所述的半导体元件，其特征在于，具有隧道场效应晶体管的元件结构，所述隧道场效应晶体管的隧道结的整体或者一部分由含有等电子陷阱形成杂质的间接跃迁型半导体的半导体区域构成。
<7>一种制造半导体元件的方法，其特征在于包括：
以构成隧道结的整体或一部分的方式，形成导入有等电子陷阱形成杂质的间接跃迁型半导体的半导体区域的工序。
<8>一种半导体集成电路，其特征在于，具有<1>至<6>中的任一项所述的半导体元件。
发明效果
根据本发明，能够解决以往技术中的所述诸问题，能够提供一种可以简易且低成本地制造，能够获得较大的隧道电流，并具有优异动作特性的半导体元件及其制造方法、以及具有所述半导体元件的半导体集成电路。
附图说明
图1是示出在杂质水平捕获的电子从导带向价电子带跃迁的样子的图。
图2是模式化地示出隧道电流增大的样子的图。
图3(a)是示出针对PN结的等电子陷阱形成杂质的导入例的图。
图3(b)是示出图3(a)的导入例中的能带结构的图。
图4(a)是示出针对肖特基结的等电子陷阱形成杂质的导入例的图。
图4(b)是示出图4(a)的导入例中的能带结构的图。
图5是用于说明本发明的一个实施方式中涉及的隧道场效应晶体管的说明图。
图6是用于说明本发明的其他实施方式中涉及的隧道场效应晶体管的说明图。
图7(a)是示出隧道场效应晶体管的制造工序的一例的图(1)。
图7(b)是示出隧道场效应晶体管的制造工序的一例的图(2)。
图7(c)是示出隧道场效应晶体管的制造工序的一例的图(3)。
图7(d)是示出隧道场效应晶体管的制造工序的一例的图(4)。
图7(e)是示出隧道场效应晶体管的制造工序的一例的图(5)。
图7(f)是示出隧道场效应晶体管的制造工序的一例的图(6)。
图7(g)是示出隧道场效应晶体管的制造工序的一例的图(7)。
图7(h)是示出隧道场效应晶体管的制造工序的一例的图(8)。
图7(i)是示出隧道场效应晶体管的制造工序的一例的图(9)。
图7(j)是示出隧道场效应晶体管的制造工序的一例的图(10)。
图7(k)是示出隧道场效应晶体管的制造工序的一例的图(11)。
图8是示出使含有等电子陷阱形成杂质的Si晶片与比较用Si晶片发光时的发光图谱的图。
图9是示出实施例1的隧道场效应晶体管与比较例1的隧道场效应晶体管的隧道电流的对比模拟结果的图。
图10是示出实施例2以及比较例2涉及的隧道二极管的I-V特性的测定结果的图。
图11是示出对实施例3以及比较例3涉及的隧道场效应晶体管的漏极电压-漏极电流特性进行测定的结果的图。
图12是示出对实施例3以及比较例3涉及的隧道场效应晶体管的栅极电压-漏极电流特性进行测定的结果的图。
具体实施方式
(半导体元件及其制造方法)
本发明的半导体元件的特征在于，构成隧道结的整体或者一部分的间接跃迁型半导体的半导体区域中含有等电子陷阱形成杂质。
另外，本发明的半导体元件的制造方法的特征在于包括：以构成所述隧道结的整体或一部分的方式，形成导入有所述等电子陷阱形成杂质的所述间接跃迁型半导体的所述半导体区域的工序。
由此，可以获得一种能够简易且低成本地制造，能够获得较大的隧道电流且具有优异动作特性的半导体元件。
作为半导体中的等电子陷阱，在间接跃迁型半导体即GaP中掺杂N的情况最为有名。以此为例可以看出，在GaP中掺杂的N被置换到P的位置，但是由于N和P均为V族，因此不释放载流子，不形成供体和受体。但是，就表示吸引电子难易的电负度而言，N比P大，电子更容易被吸引到氮原子的周边。即，N作为中性杂质，作为捕获导带中的电子的等电子陷阱而发挥作用。由于在N的杂质水平所捕获的电子在波数空间中进行扩展，因此，动量守恒定律被缓和，从而可向价电子带跃迁。图1示出在间接跃迁型半导体的能带图中标记出杂质水平的情形，表示在杂质水平所捕获的电子从导带向价电子带跃迁的样子。如该图1所示，作为等电子陷阱而捕获电子的杂质水平的波数k可以取任意的数值，使电子能够向价电子带跃迁。
这样，通过借助杂质水平使电子跃迁，从而即使在间接跃迁型半导体中，也能够像直接跃迁型半导体那样，增大导带-价电子带之间的电子跃迁概率。在GaP的情况中，利用该增大现象，使导带中的电子跃迁到价电子带中与空穴重新复合，从而作为增大发光强度的发光元件来应用。
隧道现象与上述发光现象相同，是能够通过导带-价电子带之间的电子跃迁予以说明的现象。因为是同源，因此，表示发光概率的式子与表示隧道概率的式子非常相似，二者均涉及导带-价电子带之间的电子跃迁，能够通过所谓的费米黄金定律予以描述。
在本发明的半导体元件中，将同源的物理现象即发光现象增大的原理应用于增大隧道概率。即，通过所述含有等电子陷阱形成杂质的所述间接跃迁型半导体的所述半导体区域来构成所述隧道结的整体或者一部分，从而在所述隧道结产生的隧道势垒中形成所述等电子陷阱形成杂质的杂质水平，增大穿过所述隧道势垒中的电子，进而增大隧道电流。图2是以N型隧道场效应晶体管为例模式化地示出了隧道电流增大的样子的图。在形成有所述等电子陷阱的间接跃迁型半导体中，形成所述杂质水平，除了产生用于穿过P+区的源极-沟道区之间的隧道势垒间的隧道电流，还产生以在所述杂质水平捕获的电子的跃迁为基础的隧道电流。
这样，在本发明的半导体元件中，能够使基于所述等电子陷阱形成杂质的隧道电流增大。
作为所述间接跃迁型半导体，没有特殊限制，能够根据目的进行适当选择，但是能够利用大多已有的半导体设备，从简便且降低制造成本的观点来看，优选硅、锗以及它们的混晶。作为所述间接跃迁型半导体的半导体区域，能够由它们的半导体基板构成。
作为所述隧道势垒的形成方法，没有特殊限制，能够通过公知的形成方法来形成，例如，根据应用的半导体元件的种类，能够从以公知结构为基础的PN结、肖特基结等之中进行适当选择。
作为所述等电子陷阱形成杂质，没有特殊限制，能够根据所述间接跃迁型半导体进行适当选择。即，与所述间接跃迁型半导体进行置换或结合来捕获所述间接跃迁型半导体中的载流子的杂质是符合的，作为所述杂质，是由单一元素或者两种以上元素形成的物质，且从其自身不释放载流子的物质是符合的。
其中，在所述间接跃迁型半导体为硅的情况下，优选Al和N(III-V族化合物半导体材料)，另外，在锗的情况下，优选C、Sn。即，只要是这些材料，则能够利用大多已有的制造设备，能够简便且低成本地制造所述半导体元件。
作为向所述半导体区域中导入所述等电子陷阱形成杂质的杂质浓度，没有特殊限制，但是优选1×1016cm-3至1×1020cm-3。如果所述杂质浓度小于1×1016cm-3，则无法使得足够数量的电子穿过隧道，从而会有电流不增加的情况，如果超过1×1020cm-3，则会有不形成杂质水平的情况。
针对所述PN结的所述等电子陷阱形成杂质的导入例示出于图3(a)。在该图3(a)的导入例中，在由P型区域(P+区域)与N型区域形成的半导体区域中，以包含位于所述P型区域与所述N型区域的边界的所述隧道结的形成场所的方式，将所述等电子陷阱形成杂质从所述P型区域向所述N型区域导入。
在这样形成的PN结中，如图3(b)的能带结构所示，在由P型区域(P+区域)与N型区域形成的PN结的隧道势垒中，形成所述等电子陷阱形成杂质导致的杂质水平，在该杂质水平所捕获的电子能够穿过所述隧道势垒。
另外，针对所述肖特基结的所述等电子陷阱形成杂质的导入例示出于图4(a)。在该图4(a)的导入例中，在金属区域与N型的半导体区域中，以包含位于所述金属区域与所述半导体区域的边界的所述隧道结的形成位置的方式，将所述等电子陷阱形成杂质导入到所述半导体区域。
在这样形成的肖特基结中，如图4(b)的能带结构所示，在由所述金属区域与所述半导体区域形成的肖特基结的隧道势垒中，形成所述等电子陷阱形成杂质导致的杂质水平，在该杂质水平所捕获的电子能够穿过所述隧道势垒。
作为所述半导体元件，没有特殊限制，能够广泛应用于利用隧道现象的半导体元件，例如能够作为隧道场效应晶体管、共振隧道二极管、江崎二极管等半导体元件来使用。另外，作为其元件结构，除了导入所述等电子陷阱形成杂质之外，能够以目标半导体元件的公知元件结构为基础来构成。
作为所述半导体元件的一个实施方式，参照图5对隧道场效应晶体管的结构例进行说明。
隧道场效应晶体管10由源极区2、与源极区2邻接配置且其边界作为形成隧道势垒的隧道结的沟道区1、与沟道区1邻接配置的漏极区3、以及借助栅极绝缘膜4配置在沟道区1上的栅极5构成，并且，所述隧道结的整体或者一部分由在源极区2以及沟道区1中导入了所述等电子陷阱形成杂质而形成的半导体区域6构成。此外，在此，通过将所述等电子陷阱形成杂质导入到比源极区2的形成深度D1更深的位置D3，从而以跨越所述隧道结的整体的方式形成半导体区域6。
另外，在此，示出了P型隧道场效应晶体管的结构例，将源极区2设为N型(N+)半导体区域，将漏极区3设为P型(P+)半导体区域。在构成N型隧道场效应晶体管的情况中，将源极区2设为P型的半导体区域，将漏极区3设为N型的半导体区域。
作为沟道区1，例如由硅、锗等半导体基板形成。作为所述半导体基板，能够优选使用该半导体材料的单晶结构的本征半导体或者以低浓度掺杂有杂质的半导体基板。
作为源极区2以及漏极区3，例如，通过向所述半导体离子注入杂质来形成。作为所述离子注入的杂质，没有特殊限制，只要是使源极区2以及漏极区3中产生载流子的材料即可，通常可以举例出硼(B)、磷(P)、砷(As)等。
作为所述离子注入的杂质的浓度，从当施加栅极电场时，可以有效地降低所述隧道势垒的宽度的观点来看，优选高浓度，优选1×1019cm-3至1×1021cm-3。
另外，作为所述离子注入的方法，没有特殊限制，能够通过公知的离子注入法来实施，例如可以举例出使用二氟化硼(BF2)气体、磷化氢(PH3)气体、砷化氢(AsH3)气体、固体磷、固体砷等离子源而将硼(B)、磷(P)、砷(As)等杂质注入所述半导体基板的方法。
另外，所述离子注入后，为了激活注入的所述杂质，优选进行激活退火。作为所述激活退火的方法，没有特殊限制，能够举例出公知的方法，例如可以举例出使用卤素灯，借助来自灯的光对所述半导体基板进行直接加热的方法。
作为导入有所述等电子陷阱形成杂质的半导体区域6的形成方法，没有特殊限制，例如能够举例出离子注入法。
作为所述等电子陷阱形成杂质，如前所述，在所述半导体基板为硅半导体基板的情况下，能够优选使用Al和N。
另外，所述离子注入后，为了激活所述等电子陷阱形成杂质，优选进行激活退火。作为所述激活退火的方法，没有特殊限制，能够举例出公知的方法，例如可以举例出使用卤素灯，借助来自灯的光对所述半导体基板进行直接加热的方法。
作为所述栅极绝缘膜4的形成材料，没有特殊限制，能够根据目的进行选择，例如可以举例出HfO2、Al2O3、ZrO2等。
另外，作为栅极绝缘膜4的形成方法，没有特殊限制，能够根据目的进行适当选择，例如可以举例出使用了所述形成材料的ALD(AtomicLayerDeposition，原子层沉积)法、溅射法、CVD(ChemicalVaporDeposition，化学气相沉积)法等。
作为形成在栅极绝缘膜4上的栅极5的形成材料，没有特殊限制，能够根据目的进行适当选择，例如可以举例出TiN、TaN、NiSi等。
另外，作为栅极5的形成方法，没有特殊限制，能够根据目的进行适当选择，例如可以举例出利用了所述形成材料的溅射法、CVD法等。
在这样形成的隧道场效应晶体管10中，通过从栅极5施加的栅极电场，源极区2-沟道区1之间的所述隧道势垒的宽度变薄，电子基于隧道现象穿过所述隧道势垒，并通过形成在沟道区1的沟道，从而在源极区2-漏极区3之间流动所述隧道电流。
此时，在隧道场效应晶体管10中，同时，由于电子借助存在于所述隧道势垒中的所述等电子陷阱形成杂质所形成的所述杂质水平，以越过所述隧道势垒的方式进行跃迁，因此能够使所述隧道电流增大。
接着，作为所述半导体元件的其他实施方式，参照图6对隧道场效应晶体管的结构例进行说明。
在该隧道场效应晶体管20中，设为基于肖特基结的晶体管元件的结构。
隧道场效应晶体管20由源极22、与源极22邻接配置且其边界作为形成隧道势垒的隧道结的半导体的沟道区21、与沟道区21邻接配置的漏极23、支撑沟道区21、源极22以及漏极23的绝缘基板28、以及借助栅极绝缘膜24而配置在沟道区21上的栅极25构成，并且，所述隧道结的整体或者一部分由在沟道区21的一部分中导入所述等电子陷阱形成杂质而形成的半导体区域26构成。即，在该隧道场效应晶体管20中，将源极22与沟道区21之间的肖特基结设为所述隧道结。
在使该隧道场效应晶体管20以P型进行动作的情况下，将与成为沟道的半导体为本征时的功函数相比，具有更大功函数的金属作为源极来使用。另外，在以N型进行动作的情况下，将与成为沟道的半导体为本征时的功函数相比，具有更小功函数的金属作为源极来使用。
作为源极22以及漏极23的形成材料，没有特殊限制，能够根据目的进行适当选择，例如，在将硅作为沟道的情况下，可以举例出NiSi2等金属硅化物等。
另外，作为源极22以及漏极23的形成方法，没有特殊限制，能够根据目的进行适当选择，例如可以举例出使用了所述形成材料的的溅射法、CVD法等。
作为绝缘基板28，没有特殊限制，能够根据目的进行适当选择，例如可以举例出SiO2基板等。
此外，针对沟道区21、栅极绝缘膜24、栅极25以及半导体区域26，能够根据在上述隧道场效应晶体管10中说明的事项来构成，因此省略说明。
在这样形成的隧道场效应晶体管20中，通过从栅极25施加的栅极电场，源极22-沟道区21之间的所述隧道势垒的宽度变薄，电子基于隧道现象穿过所述隧道势垒，并通过形成在沟道区21的沟道，从而在源极22-漏极23之间流动所述隧道电流。
此时，在隧道场效应晶体管20中，同时，由于电子借助存在于所述隧道势垒中的所述等电子陷阱形成杂质所形成的所述杂质水平，以越过所述隧道势垒的方式进行跃迁，因此能够使所述隧道电流增大。
接着，利用图7(a)～图7(k)对所述隧道场效应晶体管的制造方法的一例进行说明。此外，本制造方法涉及对所述隧道场效应晶体管的简便制造例进行说明的一个实施方式，作为更实用的制造方法，能够适当采用在特开2012-204583号公报等所记载的公知的制造方法。
首先，在把手(handle)用Si层107上准备SOI晶片，该SOI晶片由厚度145nm的SiO2绝缘层(BOX层)108和厚度50nm的掺杂了1×1015cm-3程度的p型杂质的沟道区101依次形成。
接着，在该SOI晶片的沟道区101上以厚度5nm形成保护氧化膜110(参见图7(a))。
接着，通过电子束光刻，在保护氧化膜110上形成厚度200nm的抗蚀层111a(参见图7(b))。
接着，以抗蚀层111a为掩模，以5keV的加速能量以及2×1015cm-2的剂量进行利用了As的离子注入，在沟道区101形成源极区102(参见图7(c))。
接着，通过氧灰化处理，除去抗蚀层111a，对表面进行SPM(SulfuricAcidPeroxideMixture，硫酸过氧化物混合物)清洗(参见图7(d))。作为SPM清洗的清洗液，使用H2SO4与H2SO4以4:1的比例混合的混合物，在120℃的温度下进行清洗处理。
接着，在SPM清洗过的保护氧化膜110上形成厚度200nm的抗蚀层111b(参见图7(e))。
接着，以抗蚀层111b为掩模，以5keV的加速能量以及2×1015cm-2的剂量进行利用了BF2的离子注入，在沟道区101形成漏极区103(参见图7(f))。
接着，通过氧灰化处理，除去抗蚀层111b，对表面进行SPM清洗(参见图7(g))。作为SPM清洗的清洗液，使用H2SO4与H2SO4以4:1的比例混合的混合物，在120℃的温度下进行清洗处理。
接着，在N2气氛的大气压下，在1000℃的温度下进行1秒钟激活退火处理，激活源极区102以及漏极区103中的各种杂质。
接着，从保护氧化膜110侧，以15keV的加速能量以及5×1013cm-2的剂量离子注入Al，以15keV的加速能量以及5×1013cm-2的剂量离子注入N，从而在源极区102、沟道区101以及漏极区103的表层侧形成含有作为等电子陷阱形成杂质的Al和N的半导体区域106(参见图7(h))。
接着，在N2气氛的大气压下，在450℃的温度下进行60小时激活退火处理，激活半导体区域106中的等电子陷阱形成杂质。
接着，使用1％浓度的稀氢氟酸(DHF)除去保护氧化膜110(参见图7(i))。
接着，使用SC2清洗液(HCl与H2O2的混合液)，在80℃的温度条件下清洗5分钟。
接着，通过ALD法，在250℃的温度条件下堆积HfO2，以在半导体区域106上形成厚度2.4nm的栅极绝缘膜104。此外，该栅极绝缘膜104的厚度以SiO2膜换算的膜厚(EOT:EquivalentOxideThickness，等效氧化物厚度)为1nm。
接着，通过溅射法，在栅极绝缘膜104上以厚度60nm形成层叠了TaN(厚度10nm)与多晶硅(poly-Si)(厚度50nm)的、层叠结构的栅极105(参见图7(j))。
接着，通过利用了掩膜的光刻加工，对栅极绝缘膜104以及栅极105进行形状加工(参见图7(k))。
通过以上步骤来制造隧道场效应晶体管100。
顺便提一下，在该隧道场效应晶体管100中，所述隧道场效应晶体管10(参见图5)与以栅极绝缘膜-沟道区的界面为基准的含有所述等电子陷阱形成杂质的半导体区域(半导体区域6、106)的形成深度是不同的，设为相对于源极区102的半导体区域106的所述形成深度达到源极区102整体的一部分。
在此，当将以所述栅极绝缘膜-所述沟道区的界面为基准的所述源极区的形成深度设为D1时，在所述源极区-所述沟道区之间的所述隧道结中，通过到达比所述形成深度D1更浅的D2的所述隧道结而产生所述隧道现象的情况较多。
相应地，在隧道场效应晶体管100中，将相对于源极区102的半导体区域106的所述形成深度设为比所述源极区的形成深度D1浅的位置D2(参见图7(k))。
另一方面，如隧道场效应晶体管10(参见图5)那样，当将相对于源极区2的半导体区域6的所述形成深度设为比源极区2的形成位置D1更深的位置D3时，通过比未对所述隧道现象做出贡献的D2更深的位置处的所述隧道结，基于所述等电子陷阱形成杂质，会额外产生切断时的泄漏电流。
相应地，含有以所述隧道场效应晶体管中的所述栅极绝缘膜-所述沟道区的界面为基准的所述等电子陷阱形成杂质的半导体区域的形成深度优选浅于所述源极区的形成深度。
此外，在肖特基结隧道场效应晶体管20(参见图6)中，将含有等电子陷阱形成杂质的半导体区域26的形成深度设为与源极22的厚度相同，但是与pn结隧道场效应晶体管10、100同样地，含有以所述栅极绝缘膜-所述沟道区的界面为基准的所述等电子陷阱形成杂质的半导体区域的形成深度优选浅于基于所述源极的厚度的深度。
(半导体集成电路)
本发明的半导体集成电路以具有本发明的所述半导体元件为特征。
作为对所述半导体元件进行集成化的方法，没有特殊限制，能够根据目的进行适当选择，能够适当采用公知的方法。
实施例
(实施例1)
依照图7(k)中示出的隧道场效应晶体管100的结构，假设了用于模拟的实施例1的隧道场效应晶体管。在该隧道场效应晶体管中假设：将形成沟道区101的SOI层的厚度设为45nm，在厚度0.7nm的SiN层上配设厚度2.0nm的HfO2层来形成栅极绝缘膜104，作为栅极105，以厚度60nm形成功函数为4.7eV的金属层，以145nm形成作为BOX层的SiO2绝缘层的厚度。
另外，假设：N型的源极区102具有当以5keV的加速能量以及2×1015cm-2的剂量进行了利用As的离子注入后的杂质分布，而P型的漏极区具有当以5keV的加速能量以及2×1015cm-2的剂量进行了利用BF2的离子注入后的杂质分布。
另外，假设：以15keV的加速能量以及5×1013cm-2的剂量离子注入Al，并以15keV的加速能量以及5×1013cm-2的剂量离子注入N来形成含有等电子陷阱形成杂质的半导体区域106。
(比较例1)
作为用于与实施例1的隧道场效应晶体管进行比较的比较例1的隧道晶体管，假设除了不形成含有等电子陷阱杂质的半导体区域106之外，与实施例1的隧道场效应晶体管结构相同。
在此，在进行实施例1的隧道场效应晶体管与比较例1的隧道场效应晶体管的隧道电流的对比模拟之前，对含有等电子陷阱形成杂质的Si晶片以及不含等电子陷阱形成杂质的比较用Si晶片进行发光测定，求出载流子从导带向介电子带跃迁的跃迁概率。
即，基于所述跃迁概率与发光强度成比例，因此设为通过测定所述发光强度，从而求出用于所述模拟的所述跃迁概率。
另外，设为根据含有等电子陷阱形成杂质的Si晶片与所述比较用Si晶片的所述跃迁概率的比例，求出与该跃迁概率有关的信息。
在此，如下述参考文献中报道的那样，认为在不含所述等电子陷阱形成杂质的状态下，通过借助了TA声子(TAphonon)的跃迁而产生隧道电流，因此通过所述发光测定，求出含有所述等电子陷阱形成杂质的Si晶片中的TA声子导致的发光以及所述比较用Si晶片中的TA声子导致的间接跃迁型发光与所述等电子陷阱形成杂质导致的发光的比率，并根据与该发光强度有关的比率求出所述跃迁概率的比率。
参考文献：Rigoroustheoryandsimplifiedmodeloftheband-to-bandtunnelinginsiliconA.Schenck,Solid-StateElectronics36,19-34(1993)。
此外，含有所述等电子陷阱形成杂质的Si晶片为在厚度525μm的Si晶片上以15keV的加速能量以及5×1013cm-2的剂量离子注入Al，并以15keV的加速能量以及5×1013cm-2的剂量离子注入N，之后，在450℃下退火60小时而形成，所述比较用Si晶片为不含所述等电子陷阱形成杂质的、厚度525μm的Si晶片。
在10K的温度条件下，对含有所述等电子陷阱形成杂质的Si晶片以及所述比较用Si晶片照射作为激发光的波长532nm的绿色激光，以使含有所述等电子陷阱形成杂质的Si晶片以及所述比较用Si晶片发光。此时的发光图谱示出于图8中。
如图8所示，在含有所述等电子陷阱形成杂质的Si晶片(IETformedSi，IET形成的硅)中，确认到了从所述比较用Si晶片(ReferenceSi，参照硅)未确认到的发光峰，由此可以认为该发光是所述等电子陷阱形成杂质导致的发光(IET发光)。另外，分别从含有所述等电子陷阱形成杂质的Si晶片(IETformedSi，IET形成的硅)以及所述比较用Si晶片(ReferenceSi，参照硅)确认的发光峰被认为是TA声子导致的发光。
在此，关于图8中示出的各发光峰的峰面积，所述比较用Si晶片(ReferenceSi，参照硅)的峰面积与含有所述等电子陷阱形成杂质的Si晶片(IETformedSi，IET形成的硅)的峰面积为1:27的比例，能够估计出含有所述等电子陷阱形成杂质的Si晶片具有相对于所述比较用Si晶片的27倍的跃迁概率。
基于该结果，进行了实施例1的隧道场效应晶体管与比较例1的隧道场效应晶体管的隧道电流的对比模拟。即，将实施例1的隧道场效应晶体管的隧道概率设为相对于比较例1的隧道场效应晶体管的27倍，从而进行隧道电流的对比模拟。结果示出于图9中。
如该图9所示，可知与比较例1的隧道场效应晶体管(reference，参照)相比，在实施例1的隧道场效应晶体管(withIET，含有IET)中可以获得更大的隧道电流。
(实施例2)
进一步，为了证实基于所述等电子陷阱形成杂质的隧道电流的增大，按以下的方式制作了实施例2涉及的隧道二极管。
首先，通过LOCOS(LocalOxidationofSilicon，硅的局部氧化)元件分离确定器件(device)区域，并准备已在元件区域形成了厚度10nm的SiO2的热氧化保护膜的Si基板。此外，该Si基板的Si层作为P型半导体层，以2×1018cm-3的浓度掺杂有P型杂质。
接着，使用1％浓度的稀氢氟酸(DHF)进行10分钟药液处理，以除去形成在所述Si基板的所述元件区域的所述保护膜。
接着，为了除去因上述药液处理而露出的所述Si层表面残留的残留氧，在氢气气氛下、800℃下进行1小时的氢气退火处理。
接着，在500℃的温度条件下，对所述氢气退火处理后的所述Si基板进行利用了SiH3的CVD，以厚度30nm形成Si的外延生长层。另外，同时，通过在该外延生长层的形成中通入PH3气体来进行杂质的导入，以形成由以2×1020cm-3的杂质浓度掺杂了磷的状态的所述外延生长层所构成的N型半导体层。
接着，从所述N型半导体层上面，以15keV的加速能量以及5×1013cm-2的剂量离子注入Al，之后，以15keV的加速能量以及5×1013cm-2的剂量离子注入N，并以跨越所述P型半导体层与所述N型半导体层的界面的方式，将作为所述等电子陷阱形成杂质的Al和N导入。
接着，为了形成该杂质的杂质水平，在氮气气氛下、450℃下，进行60小时的低温退火。
接着，通过溅射法，在所述N型半导体层上以厚度200nm形成Al的表面电极层。
接着，对层叠在所述保护膜上所述N型半导体层以及所述表面电极层进行基于光刻以及RIE(ReactiveIonEtching，反应离子蚀刻)的选择性蚀刻处理予以去除，并以在所述P型半导体层的所述设备区上形成所述N型半导体层以及所述表面电极层的方式进行加工。
最后，通过溅射法，在所述Si基板的形成所述表面电极层的一侧的相反侧的面上，以厚度200nm形成Al的背面电极层，制作出实施例2涉及的隧道二极管。
(比较例2)
另外，为了与实施例2涉及的隧道二极管的二极管特性进行比较，除了不导入所述等电子陷阱形成杂质，并且不进行所述低温退火之外，以与实施例2涉及的隧道二极管的制作方法同样地，制作了比较例2涉及的隧道二极管。
对实施例2以及比较例2涉及的隧道二极管的I-V特性进行测定的结果示出于图10中。
如图10所示，在比较例2涉及的隧道二极管的I-V特性(图中的control(对照))中，可以确认通过隧道现象，即使在施加了逆向电压的情况下也流动电流(隧道电流)。关于该隧道电流，在实施例2涉及的隧道二极管的I-V特性(图中的IETformed(IET形成的))中，可以确认在所述逆向电压下的比较中，所述隧道电流与比较例2中涉及的隧道二极管的隧道电流相比，大了大约两个数量级。
这表明，通过所述等电子陷阱形成杂质的导入，能够使所述隧道电流增大。
此外，图10中，当施加了较大的顺向电压时，虽然比较例2涉及的隧道二极管显示出较大的电流值，但这是由于在实施例2涉及的隧道二极管中，因所述等电子陷阱形成杂质的离子注入时的注入缺陷而导致载流子的杂质浓度降低，电阻增大所致。
另外，与所述I-V特性的测定、进而与所述模拟实验有关的所述发光强度的测定是在10K的温度条件下进行的，但是，当具有缺陷时，如果在室温等温度条件下进行测定，则基于所述注入缺陷的影响会产生所述隧道电流增大，因此仅从关注所述等电子陷阱形成杂质的影响这个观点来看，在不受所述影响的足够低的温度下进行了测定，但是本发明的所述半导体装置能够在室温等温度条件下进行。
另外，在所述实施例2中涉及的隧道二极管中，为了比较而未将所述注入缺陷的影响排除，但是能够通过进行适当温度下的退火处理等而将所述注入缺陷的影响容易地排除。
(实施例3)
进而，针对隧道场效应晶体管，为了对以前的模拟结果进行补充，以证实基于所述等电子陷阱形成杂质的隧道电流的增大，制作了实施例3涉及的隧道场效应晶体管，并进行了其效果的验证。
在此，以与之前说明的P型隧道场效应晶体管100同样的方式，制作出实施例3涉及的隧道场效应晶体管(参见图7(a)～(k))，通过漏极以及源极的配设，构成了作为N型动作的隧道场效应晶体管的元件，该N型动作的隧道场效应晶体管以源极区102为漏极区，且以漏极区103为源极区进行动作。
(比较例3)
另外，为了与实施例3涉及的隧道场效应晶体管的晶体管特性进行比较，除了省略含有所述等电子陷阱形成杂质的半导体区域106的形成工序(参见图7(h))，并且不进行对此后的半导体区域106的所述激活退火之外，以与实施例3涉及的隧道场效应晶体管同样的方式，制作出比较例3涉及的隧道场效应晶体管。
对实施例3以及比较例3涉及的隧道场效应晶体管的漏极电压-漏极电流特性进行测定的结果示出于图11中。此外，在图11中，左侧(control，对照)是示出比较例3涉及的隧道场效应晶体管的漏极电压-漏极电流特性的测定结果，右侧(IET-assistedTFET，IET辅助的TFET)是示出实施例3涉及的隧道场效应晶体管的漏极电压-漏极电流特性的测定结果。
将栅极电压(Vg)从2.0V至2.5V以0.1V逐次进行变更，共计测定6次漏极电压-漏极电流特性，但是如图11所示，在任一情况下，实施例3涉及的隧道场效应晶体管均能获得比比较例3涉及的隧道场效应晶体管更高的隧道电流，二者之差甚至达到了约11倍。
另外，对实施例3以及比较例3涉及的隧道场效应晶体管的栅极电压-漏极电流特性进行测定的结果示出于图12中。此外，该测定是将漏极电压(Vd)设为1.0V而进行的。
如该图12所示，随着栅极电压向正向逐渐增大，实施例3涉及的隧道场效应晶体管的漏极电流的值以与比较例3涉及的隧道场效应晶体管的漏极电流的值相比，显示渐次增高的值，二者之差最大时超过了10倍。
从这些图11、图12中示出的各测定结果可以确认，在实施例3以及比较例3涉及的隧道场效应晶体管中，基于隧道现象而流动漏极电流(隧道电流)，并且其大小能够通过所述等电子陷阱形成杂质的导入而增大。
附图标记说明
1、21、101沟道区
2、102源极区
3、103漏极区
4、24、104栅极绝缘膜
5、25、105栅极电压
6、26、106、T1、T2含有等电子陷阱形成杂质的半导体区域
10、20、100隧道场效应晶体管
22源极
23漏极
28绝缘基板
107把手(handle)用Si层
108SiO2绝缘层
110保护氧化膜
111a、111b抗蚀层

Claims (8)

1.一种半导体元件，其特征在于，隧道结的整体或者一部分由含有等电子陷阱形成杂质的间接跃迁型半导体的半导体区域构成。
2.根据权利要求1所述的半导体元件，其特征在于，间接跃迁型半导体为硅、锗及其混晶中的一种。
3.根据权利要求2所述的半导体元件，其特征在于，间接跃迁型半导体为硅，等电子陷阱形成杂质为Al和N。
4.根据权利要求1至权利要求3中的任一项所述的半导体元件，其特征在于，隧道结为PN结。
5.根据权利要求1至权利要求3中的任一项所述的半导体元件，其特征在于，隧道结为肖特基结。
6.根据权利要求1至权利要求5中的任一项所述的半导体元件，其特征在于，具有隧道场效应晶体管的元件结构，所述隧道场效应晶体管的隧道结的整体或者一部分由含有等电子陷阱形成杂质的间接跃迁型半导体的半导体区域构成。
7.一种制造半导体元件的方法，其特征在于，包括：
以构成隧道结的整体或一部分的方式，形成导入有等电子陷阱形成杂质的间接跃迁型半导体的半导体区域的工序。
8.一种半导体集成电路，其特征在于，具有权利要求1至权利要求6中的任一项所述的半导体元件。
CN201480049098.8A 2013-09-04 2014-07-30 半导体元件及其制造方法、以及半导体集成电路 Active CN105518864B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013-182662 2013-09-04
JP2013182662 2013-09-04
JP2013234748 2013-11-13
JP2013-234748 2013-11-13
PCT/JP2014/070053 WO2015033706A1 (ja) 2013-09-04 2014-07-30 半導体素子及びその製造方法、並びに半導体集積回路

Publications (2)

Publication Number Publication Date
CN105518864A true CN105518864A (zh) 2016-04-20
CN105518864B CN105518864B (zh) 2019-05-07

Family

ID=52628191

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480049098.8A Active CN105518864B (zh) 2013-09-04 2014-07-30 半导体元件及其制造方法、以及半导体集成电路

Country Status (6)

Country Link
US (1) US9711597B2 (zh)
EP (1) EP3032587B1 (zh)
JP (2) JP6253034B2 (zh)
KR (1) KR101824048B1 (zh)
CN (1) CN105518864B (zh)
WO (1) WO2015033706A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9793436B2 (en) 2015-01-16 2017-10-17 Epistar Corporation Semiconductor light-emitting device
JP6429688B2 (ja) * 2015-03-12 2018-11-28 国立研究開発法人物質・材料研究機構 トンネル電界効果トランジスタ及びその使用方法
JP6570115B2 (ja) * 2015-07-24 2019-09-04 国立研究開発法人産業技術総合研究所 単電子トランジスタ及びその製造方法並びに集積回路
KR102446671B1 (ko) * 2016-01-08 2022-09-23 삼성전자주식회사 비대칭 활성 영역을 포함하는 반도체 소자 및 그의 형성 방법
JP6863366B2 (ja) * 2016-03-30 2021-04-21 ソニーグループ株式会社 光電変換素子および光電変換装置
KR102352906B1 (ko) * 2016-07-20 2022-01-19 소니그룹주식회사 상보형 트랜지스터 및 반도체 장치
JP2022158717A (ja) 2021-04-02 2022-10-17 国立研究開発法人産業技術総合研究所 半導体素子、半導体集積回路及び半導体素子の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61176153A (ja) * 1985-01-31 1986-08-07 Yokogawa Electric Corp 半導体集積回路装置
JP2003273395A (ja) * 2002-03-14 2003-09-26 Mitsubishi Electric Corp 半導体装置
CN1129967C (zh) * 1995-04-17 2003-12-03 精工爱普生株式会社 半导体装置及其制造方法
EP1737033A1 (en) * 2004-04-16 2006-12-27 Asahi Glass Company, Limited Nonvolatile semiconductor storage element having high charge holding characteristics and method for fabricating the same
CN102142461A (zh) * 2011-01-07 2011-08-03 清华大学 栅控肖特基结隧穿场效应晶体管及其形成方法
US20130075830A1 (en) * 2011-09-26 2013-03-28 Kiyotaka Miyano Semiconductor device and manufacturing method thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5120270B2 (zh) * 1972-04-07 1976-06-23
JPS5459891A (en) * 1977-10-20 1979-05-14 Sharp Corp Photo detector
JPH0548145A (ja) * 1991-08-07 1993-02-26 Toshiba Corp 光半導体装置およびその製造方法
JPH08148280A (ja) 1994-04-14 1996-06-07 Toshiba Corp 半導体装置およびその製造方法
JP3716313B2 (ja) * 2003-08-08 2005-11-16 独立行政法人 宇宙航空研究開発機構 シリコン結晶中の不純物濃度測定法
JP2005328029A (ja) * 2004-04-16 2005-11-24 Asahi Glass Co Ltd 不揮発性半導体記憶素子およびその製造方法
JP4488870B2 (ja) 2004-11-19 2010-06-23 株式会社東芝 半導体素子と半導体装置
US8441000B2 (en) * 2006-02-01 2013-05-14 International Business Machines Corporation Heterojunction tunneling field effect transistors, and methods for fabricating the same
JP4392505B2 (ja) * 2006-05-10 2010-01-06 国立大学法人群馬大学 多孔質シリコン膜の製造方法
JP2012164699A (ja) 2011-02-03 2012-08-30 Toshiba Corp 半導体装置
JP2012204583A (ja) 2011-03-25 2012-10-22 National Institute Of Advanced Industrial & Technology トンネルトランジスタの製造方法
DE102011119497B4 (de) 2011-11-26 2013-07-04 Forschungszentrum Jülich GmbH Band zu Band Tunnel-Feldeffekttransistor mit gradierter Halbleiterheterostruktur im Tunnelübergang und Verfahren zu dessen Herstellung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61176153A (ja) * 1985-01-31 1986-08-07 Yokogawa Electric Corp 半導体集積回路装置
CN1129967C (zh) * 1995-04-17 2003-12-03 精工爱普生株式会社 半导体装置及其制造方法
JP2003273395A (ja) * 2002-03-14 2003-09-26 Mitsubishi Electric Corp 半導体装置
EP1737033A1 (en) * 2004-04-16 2006-12-27 Asahi Glass Company, Limited Nonvolatile semiconductor storage element having high charge holding characteristics and method for fabricating the same
CN102142461A (zh) * 2011-01-07 2011-08-03 清华大学 栅控肖特基结隧穿场效应晶体管及其形成方法
US20130075830A1 (en) * 2011-09-26 2013-03-28 Kiyotaka Miyano Semiconductor device and manufacturing method thereof

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MICHIO TAJIMA等: ""Quantification of Nitrogen in Silicon by Luminescence Activation Using Aluminum Ion Implation"", 《JAPANESE JOURNAL OF APPLIED PHYSICS》 *
SHENG S.LI: "《半导体物理电子学（第2版）》", 29 February 2008 *

Also Published As

Publication number Publication date
CN105518864B (zh) 2019-05-07
JP2017191947A (ja) 2017-10-19
KR20160052608A (ko) 2016-05-12
EP3032587A1 (en) 2016-06-15
US9711597B2 (en) 2017-07-18
JPWO2015033706A1 (ja) 2017-03-02
US20160211325A1 (en) 2016-07-21
KR101824048B1 (ko) 2018-01-31
EP3032587B1 (en) 2020-10-28
EP3032587A4 (en) 2017-03-22
JP6253034B2 (ja) 2017-12-27
WO2015033706A1 (ja) 2015-03-12

Similar Documents

Publication Publication Date Title
CN105518864A (zh) 半导体元件及其制造方法、以及半导体集成电路
TWI552347B (zh) 使用經摻雜的凸起源極和汲極區的源極和汲極摻雜
Gandhi et al. CMOS-compatible vertical-silicon-nanowire gate-all-around p-type tunneling FETs with $\leq 50$-mV/decade subthreshold swing
TW201622159A (zh) 穿隧式場效電晶體及製造此種電晶體之方法
CN104183487A (zh) 一种FinTFET半导体器件及其制备方法
CN104362095B (zh) 一种隧穿场效应晶体管的制备方法
CN104241390B (zh) 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法
CN102237277B (zh) 半导体器件及其形成方法
CN103928342B (zh) 一种硅纳米线隧穿场效应晶体管及其制作方法
US7956415B2 (en) SOI transistor having a carrier recombination structure in a body
US20110248360A1 (en) High-speed transistor structure and method for manufacturing the same
CN104465377B (zh) Pmos晶体管及其形成方法
CN102800681B (zh) 一种SOI SiGe BiCMOS集成器件及制备方法
CN106558489A (zh) 一种纳米线结构、围栅纳米线器件及其制造方法
CN106104789B (zh) 采用隧道场效应晶体管的集成电路及其制造方法
CN102723340B (zh) 一种SOI BJT双应变平面BiCMOS集成器件及制备方法
US9269626B2 (en) Integrated circuit structure and method for manufacturing thereof
CN102738149B (zh) 一种基于平面应变SiGe HBT器件的BiCMOS集成器件及制备方法
CN108493240B (zh) 具有轻掺杂漏结构的z型异质结隧穿场效应晶体管及其制备方法
US20120228701A1 (en) Semiconductor device and manufacturing method thereof
CN106558603A (zh) 一种纳米线结构、围栅纳米线器件及其制造方法
CN106409678A (zh) 晶体管及其形成方法
Son et al. High Quality Vertical Silicon Channel by Laser-Induced Epitaxial Growth for Nanoscale Memory Integration
CN102723338B (zh) 一种双多晶应变SiGe SOI BiCMOS集成器件的制备方法
CN102810544B (zh) 一种基于SOI衬底的双应变BiCMOS集成器件及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant