CN102956683B - 薄膜器件及其制备方法 - Google Patents

薄膜器件及其制备方法 Download PDF

Info

Publication number
CN102956683B
CN102956683B CN201210291294.9A CN201210291294A CN102956683B CN 102956683 B CN102956683 B CN 102956683B CN 201210291294 A CN201210291294 A CN 201210291294A CN 102956683 B CN102956683 B CN 102956683B
Authority
CN
China
Prior art keywords
oxide semiconductor
film
source
semiconductor film
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210291294.9A
Other languages
English (en)
Other versions
CN102956683A (zh
Inventor
竹知和重
岩松新之辅
小林诚也
渡部善幸
矢作彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Tianma Japan Ltd
Original Assignee
NLT Technologeies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NLT Technologeies Ltd filed Critical NLT Technologeies Ltd
Publication of CN102956683A publication Critical patent/CN102956683A/zh
Application granted granted Critical
Publication of CN102956683B publication Critical patent/CN102956683B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本发明提供一种薄膜器件及其制备方法。对于使用氧化物半导体膜的TFT，存在着以下问题：在对源/漏电极进行等离子体蚀刻之后在氧化物半导体膜的表面区域产生缺氧，从而升高了关断电流。本发明提供了一种TFT，包括：在绝缘衬底上的栅电极、在所述栅电极上的栅绝缘膜、在所述栅绝缘膜上的含铟的氧化物半导体膜、和在所述氧化物半导体膜上的源/漏电极。而且，在所述氧化物半导体膜的未叠加所述源/漏电极的部分中的表面层的XPS谱中源自铟3d轨道的峰位，相对于存在于所述表面层下面的氧化物半导体区域的XPS谱中源自铟3d轨道的峰位，向高能量侧位移。

Description

薄膜器件及其制备方法
相关申请的交叉引用
本申请基于并且要求2011年8月15日提交的日本专利申请号2011-177614的优先权，该日本专利申请通过引用以其全部内容结合在此。
技术领域
本发明涉及一种使用了氧化物半导体膜作为有源层的薄膜器件如氧化物半导体薄膜晶体管，及其制备方法。在下文中，将薄膜晶体管称为“TFT”，且将主要由铟(In)、镓(Ga)、锌(Zn)、和氧(O)构成的氧化物半导体称为“IGZO(In-Ga-Zn-O)”。
背景技术
关于在其中使用含铟的氧化物半导体作为有源层的TFT，其场效应迁移率要比常规非晶硅TFT的场效应迁移率高约一位数。而且，该氧化物半导体膜的带隙在3eV以上，所以它对可见光是透明的。因此，使用该氧化物半导体膜，当可见光照射时关断电流的增长极小。因此，可以获得具有高开-关比的TFT。通过利用这样的性质，对于将该氧化物半导体TFT用于像素驱动元件的高性能液晶显示器和有机EL显示器的研究和开发，正在广泛地进行着。
该氧化物半导体膜的一个特征是还具有多种组成，因此对于各种氧化物半导体膜如IGZO膜、Zn-O膜、In-Si-O膜、和Zn-Sn-O膜的研究和开发正在进行。当进行对于各种材料的搜寻时，至少含有铟(In)或锌(Zn)的那些是作为能够提供良好TFT特性的氧化物半导体膜的主流。特别是，为了达到约10cm2/Vs的高场效应迁移率，含铟的氧化物半导体膜是有效的。
而且，与使用硅系薄膜的情况相比，在低温使用氧化物半导体膜制成优良的薄膜也是可能的。还进行了尝试，以通过在塑料衬底上利用低温膜沉积形成氧化物半导体TFT而获得挠性显示器。
接下来，作为相关技术，将描述常规技术的文献。
关于使用氧化物半导体膜的TFT，Nomura等首先报道了使用IGZO膜作为半导体有源层的TFT(Nomura等，自然，vol.432，p.488，(2004)：非专利文献1)。这篇文献报道了一种通过使用氟系气体进行等离子体蚀刻的方法，作为氧化物半导体TFT的金属源/漏电极的图案化方法。
通过使用Ar气和SF6气的混合气体等离子体蚀刻由Ti构成的源/漏电极，C-J.Kim等制备了使用IGZO膜作为有源层的氧化物半导体TFT(C-J.Kim等，ElectrochemicalandSolid-StateLetters，Vol.12，H95，(2009)：非专利文献2)。在这篇文献中公开了：由于当由Ti构成的源/漏电极被蚀刻时，在IGZO薄膜的顶面(TFT的背沟道)形成缺氧层，所以TFT的关断电流显著升高。而且，作为进行XPS(X射线光电子能谱)分析的结果，由于源自In3d的峰从源自In2O3的峰位移向了低能量侧，所以确定了缺氧层即InOx的存在。而且，还公开了：为了降低所升高的关断电流，必须用盐酸溶液进行蚀刻以移除缺氧层。
此外，Kumomi等报道了使用由Mo构成的源/漏电极的IGZO氧化物半导体TFT(Kumomi等，JournalofDisplayTechnology，vol.5，531(2009)：非专利文献3)。在这个文献中描述了通过使用CF4气体等离子体蚀刻由Mo构成的源/漏电极之后，在背沟道表面上留下了颗粒状的表面层，并且这可能是TFT特性的不稳定性的原因。通过也用盐酸溶液进行蚀刻而移除该表面层，获得稳定的特性。
T.Arai等报道了在氧化物半导体膜和源/漏电极之间的界面存在着界面层(T.Arai等，SID’10TechnicalDigest，69-2，(2010)：非专利文献4)。这篇文献公开了：在作为源/漏电极的Ti和作为氧化物半导体膜的IGZO膜之间的界面中，与TiOx一起存在缺少氧的IGZO层。然而，关于IGZO膜表面的表面层，其中并未提及。
在日本未审查专利公布2009-260378(专利文献1)中公开了对氧化物半导体TFT的源/漏电极的蚀刻。这篇文献公开了一种制备方法，所述方法用含有氟或氯的气体进行氧化物半导体TFT沟道的蚀刻。然而，关于被蚀刻的氧化物半导体膜的表面层，其中并未提及，并且并未控制表面层。
日本未审查专利公布2010-056542(专利文献2)和日本未审查专利公布2010-056539(专利文献3)也公开了在氧化物半导体膜和源/漏电极之间的界面中存在界面层的结构。这些文献公开了在源/漏电极和IGZO膜之间的界面中存在高载流子密度的缓冲层的结构。所述缓冲层是由以下形成的层：具有高缺氧密度的IGZO膜，和IGZO膜与源-漏极金属的合金，其各自通过沉积而得到。
在含铟的氧化物半导体中，目前最为广泛使用的材料是IGZO(InGaZnO4)。这种材料由氧化铟In2O3、氧化镓Ga2O3和氧化锌ZnO的化合物构成。
在C-J.Kim等的报道(非专利文献2)中，当对作为沉积在IGZO膜的上部的源/漏电极的金属材料的Ti图案化时，使用了作为氟系气体的SF6气的等离子体。当进行等离子体蚀刻时，将衬底放置在有效的离子蚀刻设备的阴极电极一侧。在以这种方式制备的氧化物半导体TFT中，关断电流升高，因为如上所述在背沟道附近形成了缺氧层。因此，必须通过用盐酸溶液进行蚀刻移除该缺氧层。由于作为IGZO膜的XPS测量的结果，In3d的峰从源自不缺氧的In2O3的正常峰位移向了低能量侧，所以检查到这样的缺氧层存在。
使用盐酸溶液的这样的蚀刻导致了工艺成本的增加。而且，存在着由于IGZO膜的过度蚀刻，产量显著降低的问题，因为对Ti电极和IGZO氧化物半导体膜的选择性蚀刻是困难的。这些问题也存在于非专利文献3等的情况中。
正如所述，对于由IGZO构成的氧化物半导体TFT，IGZO膜表面上的In3d峰很可能从源自In2O3的正常峰位向低能量侧位移。因此，如何抑制该峰向低能量侧位移(即，如何抑制缺氧层的生成)是重要的问题。
此外，对于硅系薄膜材料，通过向硅中掺杂磷或硼并将它们用于源极/漏极区以降低电阻值，可以得到优良的欧姆接触特性。同时，不像硅的情况，在氧化物半导体膜的情况下控制掺杂是困难的，因此在源极/漏极区中实现优良的欧姆接触特性是困难的。因此，必须单独地形成低电阻层，例如，如专利文献2和3的情况，这导致成本增加。
发明内容
根据本发明的示例性方面的薄膜器件是一种这样的薄膜器件，其包括在衬底上的栅电极、在所述栅电极上的栅绝缘膜、在所述栅绝缘膜上的含铟的氧化物半导体膜、以及在所述氧化物半导体膜上的源/漏电极，其中，在氧化物半导体膜的未叠加源/漏电极的部分中的表面层内的XPS谱的源自铟3d轨道的峰位，相对于存在于表面层下面的氧化物半导体区域内的XPS谱的源自铟3d轨道的峰位，向高能量侧位移。
根据本发明的另一个示例性方面的薄膜器件的制备方法是一种这样的薄膜器件制备方法，所述方法包括：在衬底上形成栅电极；在所述栅电极上形成栅绝缘膜；在所述栅绝缘膜上形成氧化物半导体膜；在所述氧化物半导体膜上沉积源/漏电极金属膜；和通过使用含有氟的等离子体气体将源/漏电极金属膜图案化以形成源/漏电极，其中所述含有氟的等离子体气体由电感耦合等离子体源产生，并且将衬底置于地电位电极上以进行所述源/漏电极金属膜的蚀刻。
附图说明
图1是截面图，示出了根据第一示例性实施方案的氧化物半导体TFT的结构；
图2是示出了关于根据第一示例性实施方案的氧化物半导体TFT的氧化物半导体膜表面的膜厚方向的XPS谱(In3d)的图；
图3是示出了关于根据第一示例性实施方案的氧化物半导体TFT的氧化物半导体膜表面的膜厚方向的XPS谱(Fls)的图；
图4是截面图，示出了根据第二示例性实施方案的氧化物半导体TFT的结构；
图5是示出了关于根据第二示例性实施方案的氧化物半导体TFT的源极/漏极区的膜厚方向的XPS谱(In3d)的图；
图6是截面图，示出了根据第三示例性实施方案的氧化物半导体TFT的结构；
图7示出了第一截面图，其示出了根据第四示例性实施方案的氧化物半导体TFT制备方法，且步骤按照图7A、图7B、和图7C的顺序执行；
图8示出了第二截面图，其示出了根据第四示例性实施方案的氧化物半导体TFT制备方法，且步骤按照图8A、图8B、和图8C的顺序执行；
图9是示出了关于根据第四示例性实施方案的氧化物半导体TFT的源极/漏极区的膜厚度方向的深度剖面分析结果的图(通过XPS分析方法获得)；
图10是示出了关于根据第四示例性实施方案的氧化物半导体TFT的源极/漏极区的膜厚度方向的XPS谱(源自In3d轨道的峰)的图；
图11是示出了关于根据第四示例性实施方案的氧化物半导体TFT的源极/漏极区的膜厚度方向的XPS谱(源自Ga2p轨道的峰)的图；
图12是示出了关于根据第四示例性实施方案的氧化物半导体TFT的源极/漏极区的膜厚度方向的XPS谱(源自Zn2p轨道的峰)的图；
图13是示出了关于根据第四示例性实施方案的氧化物半导体TFT的氧化物半导体膜表面的膜厚度方向的XPS谱(源自Fls轨道的峰)的图；
图14是示出了关于根据第四示例性实施方案的氧化物半导体TFT的氧化物半导体膜表面的膜厚度方向的XPS谱(源自In3d轨道的峰)的图；
图15是示出了关于根据第四示例性实施方案的氧化物半导体TFT的氧化物半导体膜表面的膜厚度方向的XPS谱(源自Ga2p轨道的峰)的图；
图16是示出了关于根据第四示例性实施方案的氧化物半导体TFT的氧化物半导体膜表面的膜厚度方向的XPS谱(源自Zn2p轨道的峰)的图；
图17是示出了具体通过从关于根据第四示例性实施方案的氧化物半导体TFT的氧化物半导体膜表面的膜厚度方向的XPS谱中将源自In3d轨道的峰分离而得到的结果的图；
图18是示出了根据第四示例性实施方案的氧化物半导体TFT的传输特性的图；
图19是示出了根据第四示例性实施方案的氧化物半导体TFT的输出特性的图；
图20示出了第一截面图，其示出了根据第五示例性实施方案的氧化物半导体TFT制备方法，且步骤按照图20A、图20B、和图20C的顺序执行；
图21示出了第二截面图，其示出了根据第五示例性实施方案的氧化物半导体TFT制备方法，且步骤按照图21A、图21B、和图21C的顺序执行；
图22是示出了关于根据第五示例性实施方案的氧化物半导体TFT的源极/漏极区的膜厚度方向的深度剖面分析结果的图(通过XPS分析方法获得)；
图23是示出了关于根据第五示例性实施方案的氧化物半导体TFT的源极/漏极区的膜厚度方向的XPS谱(源自In3d轨道的峰)的图；
图24是示出了关于根据第五示例性实施方案的氧化物半导体TFT的氧化物半导体膜表面的膜厚度方向的XPS谱(源自Fls轨道的峰)的图；
图25是示出了关于根据第五示例性实施方案的氧化物半导体TFT的氧化物半导体膜表面的膜厚度方向的XPS谱(源自In3d轨道的峰)的图；
图26是示出了关于根据第五示例性实施方案的氧化物半导体TFT的氧化物半导体膜表面的膜厚度方向的XPS谱(源自Ga2p轨道的峰)的图；
图27是示出了关于根据第五示例性实施方案的氧化物半导体TFT的氧化物半导体膜表面的膜厚度方向的XPS谱(源自Zn2p轨道的峰)的图；
图28是示出了根据第五示例性实施方案的氧化物半导体TFT的传输特性的图；
图29是示出了根据第五示例性实施方案的氧化物半导体TFT的输出特性的图；
图30是截面图，示出了根据第六示例性实施方案的氧化物半导体TFT的结构；
图31是示出了关于根据第六示例性实施方案的氧化物半导体TFT的氧化物半导体膜表面的膜厚度方向的XPS谱的图；
图32是示出了关于根据第七示例性实施方案的氧化物半导体TFT的源极/漏极区的膜厚度方向的XPS谱的图(在执行300℃退火之前)；
图33是示出了关于根据第七示例性实施方案的氧化物半导体TFT的源极/漏极区的膜厚度方向的XPS谱的图(在执行300℃退火之后)；
图34是示出了根据第七示例性实施方案的氧化物半导体TFT的传输特性的图；且
图35是截面图，示出了根据第八示例性实施方案的氧化物半导体TFT制备方法的步骤。
具体实施方式
在下文中，将通过参照附图描述用于实施本发明的方式(在下文中称为“示例性实施方案”)。在本说明书和附图中，同样的标记数字用于基本上相同的结构元件。在附图中的形状被说明以使本领域技术人员易于理解，且其尺寸和比例未必与实物符合。而且，“第二组成元件在第一组成元件上”的情况包括：“第二组成元件在第一组成元件上同时相互接触”的情况；“另一个组成元件在第一组成元件上，而第二组成元件进一步位于另一个组成元件上”的情况；“第二组成元件在第一组成元件的整个部分上”的情况；以及“第二组成元件仅在第一组成元件的一部分上”的情况。此外，在各示例性实施方案中，作为根据本发明的薄膜器件的实例，将描述氧化物半导体TFT(在下文中简单称为“TFT”)。
(第一示例性实施方案)
图1是截面图，示出了根据第一示例性实施方案的TFT。根据第一示例性实施方案的TFT101包括：在作为衬底的绝缘衬底10上的栅电极11；在栅电极11上的栅绝缘膜12；在栅绝缘膜12上的含铟的氧化物半导体膜13；和在氧化物半导体膜13上的源/漏电极14。此外，在氧化物半导体膜13的未叠加源/漏电极14的部分(例如，在构成源/漏电极14的源电极14s和漏电极14d之间的氧化物半导体膜13)中的表面层15的XPS谱中源自铟3d轨道的峰位，相对于存在于表面层15下面的氧化物半导体区域的XPS谱中源自铟3d轨道的峰位，向高能量侧位移。
换言之，在绝缘衬底10上形成栅电极11，并在其上沉积栅绝缘膜12。在它上面进一步形成岛状的含铟的氧化物半导体膜13。在岛状氧化物半导体膜13上形成源/漏电极14。在氧化物半导体膜13的顶面附近，在氧化物半导体膜13和源/漏电极14没有相互叠加的区域中，形成表面层15。第一示例性实施方案的要点是这样的结构，其中，在表面层15的XPS谱中源自铟3d轨道的峰位，相对于存在于表面层15下面的氧化物半导体区域的XPS谱中源自铟3d轨道的峰位，向高能量侧位移。此外，沉积钝化膜16，以覆盖TFT101的整个部分。
通过参照图1至图3，将更详细地描述第一示例性实施方案。
如图1中所示，通过溅射法，在作为绝缘衬底10的玻璃衬底上沉积Al合金膜，并且将Al合金膜图案化为所需的形状以形成栅电极11。随后，通过等离子体CVD法沉积氧化硅膜作为栅绝缘膜12。之后，通过溅射法沉积IGZO膜作为氧化物半导体膜13，且将IGZO膜图案化为所需的岛状。作为氧化物半导体膜13，含有In是适宜的。例如，可能使用不同于IGZO膜的任何氧化物半导体膜，例如，In-Zn-O膜、In-Ga-O膜、和In-Si-O膜。
此外，作为源/漏电极金属，Ti和Al合金按序通过溅射法沉积。随后，首先通过蚀刻仅仅移除Al合金。随后，通过使用氟系气体等离子体如SF6气体等离子体或CF4气体等离子体，将Ti蚀刻为想要的形状，以形成源/漏电极14。
当从以上述方式制备的TFT101的IGZO膜的表面侧用氩气以小量(约2nm)溅射IGZO膜时实施的XPS测量的结果示于图2和图3中。
如图2所示，第一示例性实施方案的重点是在IGZO膜的表面中存在其中In3d峰相对于源自In2O3的正常峰位17向高能量侧位移的表面层。此外，如图3所示，因为表面层15含有氟(源自Fls的峰18)，所以认为在图2中向高能量侧位移是由于在表面上的In-O键被In-F键代替的这一事实引起的。
正如所述，当氟和铟化学结合时，在表面产生的缺氧可以被抑制。作为结果，TFT101的关断电流的升高可以被抑制。此外，通过提供这样的表面层15，可以得到显出对于外部环境更加稳定的特性的TFT101。具体地，在钝化膜16的上部上设置第二栅电极(在这种情况下为顶部栅电极)，并当向第二栅电极施加恒电压时，测量晶体管的传输特性(底部栅电压-漏电压的特性)。通过设置上述表面层15，所述特性的位移量被抑制在没有表面层15的情况下的位移量的一半以下。向第二栅电极施加电压等价地相应于杂质如离子在钝化膜16上形成的情况。因此，这一结果显示了，通过设置表面层15，可以将对于外部杂质电荷的特征位移量抑制在一半以下，且所述特性的稳定性提高。
作为根据本发明的示例性优点，本发明能够抑制氧化物半导体膜的表面上氧耗尽的产生。因此，可以在不对氧化物半导体膜的表面进行蚀刻的情况下实现具有优良开关特性的薄膜器件。
(第二示例性实施方案)
图4是截面图，示出了根据第二示例性实施方案的TFT。根据第二示例性实施方案的TFT102包括：在作为衬底的绝缘衬底10上的栅电极11；在栅电极11上的栅绝缘膜12；在栅绝缘膜12上的含铟的氧化物半导体膜13；和在氧化物半导体膜13上的源/漏电极14。此外，存在于氧化物半导体膜13和源/漏电极14之间的界面层19的XPS谱中源自铟3d轨道的峰位，相对于存在于界面层19下面的氧化物半导体区域的XPS谱中源自铟3d轨道的峰位，向低能量侧位移。
换言之，在绝缘衬底10上形成栅电极11，并在其上沉积栅绝缘膜12。在它上面进一步形成岛状的含铟的氧化物半导体膜13。在岛状氧化物半导体膜13上形成源/漏电极14。在氧化物半导体膜13和源/漏电极14之间存在界面层19。第一示例性实施方案的要点是这样的结构，其中，在界面层19的XPS谱中源自铟3d轨道的峰位，相对于存在于界面层19下面的氧化物半导体区域的XPS谱中源自铟3d轨道的峰位，向低能量侧位移。此外，沉积钝化膜16，以覆盖TFT102的整个部分。
通过参照图4和图5，将更详细地描述第二示例性实施方案。
如图4中所示，通过溅射法，在作为绝缘衬底10的玻璃衬底上沉积Mo合金膜，并且将Mo合金膜图案化为所需的形状以形成栅电极11。随后，通过等离子体CVD法依次沉积氮化硅膜和氧化硅膜作为栅绝缘膜12。之后，通过溅射法沉积IGZO膜作为氧化物半导体膜13，且将IGZO膜图案化为所需的岛状。作为氧化物半导体膜13，含有In是适宜的。例如，可以使用不同于IGZO膜的任何氧化物半导体膜，例如，In-Zn-O膜、In-Ga-O膜、和In-Si-O膜。
此外，作为源/漏电极金属，Ti和Al合金按序通过溅射法沉积。随后，首先通过蚀刻移除Al合金。随后，通过使用氟系气体等离子体如SF6气体等离子体或CF4气体等离子体，将Ti蚀刻为想要的形状，以形成源/漏电极14。
当用氩气以小量(约2nm)从以上述方式制备的TFT102的源/漏电极14的Ti膜的内部溅射IGZO膜直至到达IGZO膜的内部时实施的XPS测量的结果示于图5中。
如图5中所示，在Ti膜内部观察到由源自金属Ti的Ti2p得到的峰20。随后，在Ti膜和IGZO膜之间的界面附近处观察到相对于源自In2O3的In3d的峰位向低能量侧位移的峰21。在低能量侧的峰21源自缺氧的In2O3-x。此外，IGZO膜内侧更远处的In3d的峰位是源自In2O3的正常峰位22。
正如所述，第二示例性实施方案的重点是，在Ti电极和IGZO膜之间的界面层19中源自In3d的峰位，相对于In2O3的正常In3d峰位，向低能量侧位移。向低能量侧位移的峰21是源自当从In2O3中失去氧时产生的In2O3-x的峰。此外，第二示例性实施方案显示了这样的情况：仅仅从In3d峰向低能量侧位移的单独峰存在于界面层19中。然而，不仅可以利用这样的单峰情况，而且也可以利用同时具有处于正常位置以及处于向低能量侧位移的位置的峰的界面层的情况。即，具有至少带有向低能量侧位移的XPS单峰的界面层19是重点。
这样的界面层19可以通过当沉积源/漏电极金属时将膜沉积气氛设置为还原气氛而有效地形成。例如，在抽成5×10-4Pa高真空之后，可以通过溅射法在仅有Ar气的还原气氛中，沉积金属材料。而且，在通过溅射沉积源/漏电极金属之前，可以通过将衬底表面暴露在稀有气体等离子体或氢等离子体如Ar或He中，还原氧化物半导体的表面。备选地，不仅可以使用溅射，而且也可以使用沉积法如真空蒸镀法。
尽管在第二示例性实施方案中描述了使用Ti作为用于与氧化物半导体膜相接触的部分的源/漏电极材料的情况，但是也可以使用Mo、Cr、Al、Cu、W、以及它们的合金。
(第三示例性实施方案)
图6是截面图，示出了根据第三示例性实施方案的TFT。根据第三示例性实施方案的TFT103包括：在作为衬底的绝缘衬底10上的栅电极11；在栅电极11上的栅绝缘膜12；在栅绝缘膜12上的含铟的氧化物半导体膜13；和在氧化物半导体膜13上的源/漏电极14。此外，在氧化物半导体膜13的未叠加源/漏电极14的部分(例如，在构成源/漏电极14的源电极14s和漏电极14d之间的氧化物半导体膜13)中的表面层15的XPS谱中源自铟3d轨道的峰位，相对于存在于表面层15下面的氧化物半导体区域的XPS谱中源自铟3d轨道的峰位，向高能量侧位移。此外，存在于氧化物半导体膜13和源/漏电极14之间的界面层19的XPS谱中源自铟3d轨道的峰位，相对于存在于界面层19下面的氧化物半导体区域的XPS谱中源自铟3d轨道的峰位，向低能量侧位移。
换言之，第三示例性实施方案的TFT103是同时具有图1结构和图4结构的结构，其同时包含：表面层15，其中源自In3d的峰向高能量侧位移；和界面层19，其中源自In3d的峰向低能量侧位移。可以通过结合在第一和第二示例性实施方案中描述的制备方法，制备第三示例性实施方案的结构。沿着图6中的“表面层的虚线15a”的XPS谱与图2和图3的那些相同，而沿着“源极/漏极区的虚线14a”的XPS谱与图5的谱相同。
在第一至第三示例性实施方案中，描述了这样的结构(沟道蚀刻型结构)，其中，通过蚀刻将沉积在氧化物半导体膜13上部上的金属图案化为源/漏电极14的形状而将源极和漏极分离开，形成沟道。然而，本发明不仅限于这样的沟道蚀刻型结构。例如，本发明也可以适用于，例如，这样一种结构(沟道保护型结构)，其中，在氧化物半导体膜上以适合的形状形成沟道保护绝缘膜，并随后将源/漏电极金属材料沉积和图案化，以将源极和漏极分开。
(第四示例性实施方案)
通过参照图7至图19，描述根据第四示例性实施方案的底部栅结构的TFT结构及其制备步骤。
首先，如图7A所示，通过溅射法在作为绝缘衬底23的玻璃衬底上沉积厚度为50nm的将成为栅电极的Cr金属膜之后，通过使用光刻法或湿法蚀刻法，将Cr金属膜图案化为栅电极24的形状。
随后，如图7B所示，通过反应溅射法，使用单晶硅靶，沉积厚度为200nm的氧化硅膜，作为栅绝缘膜25。
随后，如图7C所示，通过溅射法在不暴露在空气中的情况下沉积厚度为50nm的将成为氧化物半导体膜26的IGZO膜，并且通过光刻法和湿法蚀刻法，将IGZO膜图案化为氧化物半导体膜26的形状。此处注意，可以将硝酸、盐酸、草酸或它们的混合酸用于湿法蚀刻。不过，浓度为5％以下的草酸溶液优选使用。
随后，如图8A所示，通过溅射法，沉积厚度为100nm的将成为源/漏电极29的Ti金属膜27。此时，在将成为源/漏电极29的Ti和作为氧化物半导体膜26的IGZO之间的界面区域中，形成了层28，其中，Ti扩散至IGZO层中。通过如图9所示的通过利用XPS方法进行的深度剖面分析确认，形成厚度最大为50nm的层28。
由于Ti扩散至IGZO层的还原过程，构成IGZO层的In2O3、Ga2O3、和ZnO的氧原子的全部或部分离开了，而形成了具有化学组成In2O3-x、Ga2O3-x、和ZnO1-x的缺氧层。
如图10至图12所示，通过使用XPS法作深度剖面分析，IGZO层的这样的缺氧作为峰31、32、和33被观察到，所述峰是关于作为化学计量组成的In2O3(图10)、Ga2O3(图11)、和ZnO(图12)的结合能向低能量侧位移的峰。结合能的位移量为约0.1至5.0eV。在缺氧的程度被观察为峰位移小于0.1eV的情况下，缺少量不足，以致缺氧层的电阻变高。在这种情况下，不可能获得优良的作为TFT的电特性。
在IGZO层上形成的缺氧部分是通过当溅射沉积Ti金属膜时暴露在Ar等离子体环境中而形成的。在IGZO层中形成的缺氧成为过量给体电子的提供源，以致于在作为源/漏电极29的Ti和作为氧化物半导体膜26的IGZO之间的界面中形成了设定为具有低电阻的n+层。这样的由于缺氧而导致的n+层有助于形成比肖特基结更加热稳定的欧姆结。
使用电感耦合型的等离子体蚀刻装置(将在下文描述)以使作为如图8B所示的源/漏电极29的Ti图案化，并且通过用SF6作为工艺气体且不施加衬底偏压，进行蚀刻。
随后，通过将源/漏电极29图案化而暴露的IGZO的顶层(背沟道)暴露在SF6等离子体中。通过将暴露的IGZO暴露在SF6等离子体中，可以移除在最外表层形成的Ti扩散层并且使氧由于氟元素而从中脱离的悬键重新终止。因此，如图8C所示，可以形成通过将低电阻的n+层再次设置为具有高电阻而获得的层30。
关于这样的由氟元素终止的层，通过利用XPS法作深度剖面分析，如图13所示，确定了：从最外表面层起至深度最大达5nm，观察到源自Fls轨道的峰34。
如图14至图16所示，通过使用XPS法作深度剖面分析，这样的被氟终止的层作为峰35、36、和37被观察到，所述峰是关于作为化学计量组成的In2O3(图14)、Ga2O3(图15)、和ZnO(图16)的结合能移向高能量侧的峰。
当尝试进行被氟终止的层的In、Ga、和Zn的峰的分离和复原(reversion)时，可以分离为源自氟化的峰38和源自氧化的峰39。作为代表性的实例，图17中示出了In的结果。
在图8C中所示的TFT100是通过上述步骤获得的。作为TFT100的行为，可以实现在图18和图19中所示的优良传输特性和输出特性。
(第五示例性实施方案)
通过将参照图20至图29，描述根据第五示例性实施方案的底部栅结构的TFT结构及其制备步骤。
首先，如图20A所示，通过溅射法在作为绝缘衬底40的玻璃衬底上沉积厚度为50nm的将成为栅电极41的Cr金属膜之后，通过光刻法或湿法蚀刻法，将Cr金属膜图案化为栅电极41的形状。
随后，如图20B所示，通过反应溅射法，使用单晶硅靶，沉积厚度为200nm的氧化硅膜，作为栅绝缘膜42。
随后，如图20C所示，通过溅射法在不暴露在空气中的情况下，沉积厚度为50nm的将成为氧化物半导体膜43的IGZO，并且通过光刻法和湿法蚀刻法，将IGZO图案化为氧化物半导体膜43的形状。
随后，如图21A所示，通过溅射法，沉积厚度为100nm的将成为源/漏电极46的Mo金属膜44。
此时，通过如图22所示的通过利用XPS进行的深度剖面分析确认，在将成为源/漏电极46的Mo和作为氧化物半导体膜43的IGZO之间的界面区域中，形成了厚度最大为50nm的层45，其中，Mo扩散至IGZO层中。
由于通过溅射沉积Mo金属膜44时暴露在Ar等离子体气氛中，构成IGZO层的In2O3的氧原子的全部或部分离开了，而形成了具有化学组成In2O3-x的缺氧层。因为Mo是惰性金属，Mo本身的效果对形成缺氧层没有贡献。对于将Mo用于源/漏电极46的结构，在Ga和Zn中未观察到由于缺氧导致的峰向低能量侧的位移。
如图23所示，通过使用XPS法作深度剖面分析，IGZO层的这样的缺氧作为峰被观察到，所述峰是关于作为化学计量组成的In2O3的结合能移向低能量侧的峰。结合能的位移量为约0.1至5.0eV。在缺氧的程度被观察为峰位移小于0.1eV的情况下，缺少的量是不足的，以致缺氧层的电阻变高。在这种情况下，不可能获得优良的电特性。
在IGZO层中形成的缺氧成为过量给体电子的提供源，以致于在作为源/漏电极46的Mo和作为氧化物半导体膜43的IGZO之间的界面中形成了设定为具有低电阻的n+层。这样的由于缺氧而导致的n+层有助于形成比肖特基结更加热稳定的欧姆结。
使用电感耦合型的等离子体蚀刻装置(将在下文描述)以使作为如图21B所示的源/漏电极46的Mo图案化，并且通过用SF6作为工艺气体且不施加衬底偏压，进行蚀刻。
随后，通过将源/漏电极46图案化而暴露的IGZO的顶层(背沟道)暴露在SF6等离子体中。通过将暴露的IGZO暴露在SF6等离子体中，可以移除在最外表层形成的Mo扩散层并且实现氧由于氟元素而被从中脱离的悬键的重新终止。因此，如图21C所示，可以形成通过将低电阻的n+层再次设置为具有高电阻而获得的层47。
关于这样的由氟元素终止的层，通过利用XPS法作深度剖面分析，如图24所示，确定了：从最外表面层起至深度最大达5nm，观察到由Fls轨道引起的峰48。
如图25至图27所示，通过使用XPS法作深度剖面分析，这样的被氟终止的层作为峰49、50、和51被观察到，所述峰是关于作为化学计量组成的In2O3(图25)、Ga2O3(图26)、和ZnO(图27)的结合能移向高能量侧的峰。
在图21C中所示的TFT200是通过上述步骤获得的。作为TFT200的行为，可以实现在图28和图29中所示的优良的传输特性和输出特性。
(第六示例性实施方案)
通过参照图30和图31，描述根据第六示例性实施方案的底部栅结构的TFT结构及其制备步骤。
首先，如图30所示，通过溅射法在作为绝缘衬底52的玻璃衬底上沉积厚度为50nm的将成为栅电极53的Cr金属膜之后，通过光刻法或湿法蚀刻法，将Cr金属膜图案化为栅电极53的形状。
随后，通过反应溅射法，使用单晶硅靶，沉积厚度为200nm的氧化硅膜，作为栅绝缘膜54。
随后，通过溅射法在不暴露在空气中的情况下，沉积厚度为50nm的将成为氧化物半导体膜55的IGZO膜，并且通过光刻法和湿法蚀刻法，将IGZO图案化为氧化物半导体膜55的形状。此处注意，可以将硝酸、盐酸、草酸或它们的混合酸用于湿法蚀刻。不过，浓度为5％以下的草酸优选使用。
随后，通过溅射法，沉积厚度为100nm的将成为源/漏电极56的Ti金属膜，并且通过使用电感耦合型等离子体蚀刻装置将Ti金属膜图案化为源/漏电极56的形状。
此时，在Ti金属膜和IGZO之间的界面层上存在的TiOx57由于TiOx和钛之间蚀刻速率不同，而残留在最外表面上。因为如图31所示，通过利用XPS分析法作深度剖面分析，从最外表面层至最大深度5nm观察到源自Ti2p轨道的峰58，所以这样的TiOx残留层被确认为存在。通过提供由TiOx构成的这样的表面层，可以获得表现出对于外部环境更稳定的特性的TFT。
(第七示例性实施方案)
通过将参照图32至图34，描述根据第七示例性实施方案的底部栅结构的TFT结构及其制备步骤。
根据在第二示例性实施方案中所示的方法，制备具有其中源自In3d的峰向低能量侧位移的界面层的TFT，并且在制备过程结束之后进行退火处理。退火处理在空气气氛中在300℃的热板上进行一小时。
关于其中源自In3d的峰向低能量侧位移的界面层，通过XPS分析法进行深度剖面分析。作为结果确认了：源自In3d的峰59向低能量侧位移的范围在进行退火处理之前为约30nm(图32)，而在进行退火处理之后增加至约50nm(图33)。在其中源自In3d的峰向低能量侧位移的层，即，由于IGZO失去氧而氧含量低的层，是显示出高电导率的n+层，由此对TFT的欧姆接触特性有贡献。正如所述，通过提供了由在300℃退火而生长的IGZO缺氧层，可以获得如图34所示的拥有更稳定的从0V栅电压附近上升的开关特性的高开关比的TFT。
(第八示例性实施方案)
图35是截面图，示出了根据第八示例性实施方案的TFT制备方法的步骤。根据第八示例性实施方案的TFT制备方法包括以下步骤：在作为衬底的绝缘衬底10上形成栅电极11；在栅电极11上形成栅绝缘膜12；在栅绝缘膜12上形成氧化物半导体膜13；在氧化物半导体膜13上沉积源/漏电极金属膜；以及通过使用含氟的等离子体气体将所述源/漏电极金属膜图案化以形成源/漏电极14。此外，在形成源/漏电极14的时候，含氟的等离子体气体60通过电感耦合等离子体源64产生，并且将衬底10置于作为地电位电极的阳极电极63上以进行源/漏电极金属膜的蚀刻。图35示出了在源/漏电极14形成完毕之后的状态，其中预先图案化的抗蚀剂膜65残留在源/漏电极14上。在下文中方便地将含有在绝缘衬底10上形成的栅电极11等的绝缘衬底10称为绝缘衬底10。
将更详细地描述上述内容。当通过使用氟系等离子体气体60进行蚀刻而对源/漏电极14进行图案化的时候，它是通过使用电感耦合等离子体源64实施的，所述电感耦合等离子体源64是由等离子体气体60以及置于由玻璃或石英构成的窗口61上的线圈62的电感耦合形成的。在线圈62上施加高频电压。
没有理论上由电感耦合等离子体源64产生大的负自偏压的室壁，因此不管绝缘衬底10置于何处，正离子造成的等离子体损伤小。为了抑制等离子体损伤至最小，如图35最好将绝缘衬底10置于作为地电位的阳极电极63上。此外，相比于常规电容耦合等离子体源的情况，可以用电感耦合等离子体源64容易地产生高密度等离子体。因此，在等离子体气体60中可以有效地形成氟自由基。因此，可以有效地进行氧化物半导体膜13表面的氟化，并使表面层15的源自In3d的XPS峰向高能量侧位移。
作为氟系气体，可以使用SF6气、CF4气、CHF3气、NF3气或不同于上述的那些等。此外，也可以使用通过混合任何那些气体得到的混合气体或者通过向那些气体中加入稀有气体如Ar或He或氧气得到的混合气体。当蚀刻的时候将气压设置在0.05至20Pa的范围内是适宜的。使用电感耦合等离子体源时气体的分解速率高于使用电容耦合等离子体源时气体的分解速率，使得可以在仍然较低的气压下实现更加稳定的等离子体生成。尽管通过参照使用线圈的电感耦合等离子体源描述示例性实施方案，但也可以利用使用微波的电感耦合等离子体源如ECR(电子回旋共振)等离子体源。
表面层的厚度在3nm至20nm(包括端点)之间是适宜的，在所述表面层中，氧化物半导体膜的表面的源自In3d的峰向高能量侧位移。当层厚小于3nm时，通过抑制特征位移量而降低关断电流和稳定特性的效果变小。同时，当层厚超过20nm时，作为有源层起作用的氧化物半导体膜层变得太薄，使得晶体管特性特别是接通特性变差。典型的TFT的氧化物半导体膜的膜厚在约30nm至100nm的范围内。这样的表面层的层厚可以通过在使用氟系气体进行等离子体蚀刻时，改变等离子体放电功率和放电时间而加以控制，在所述表面层中，氧化物半导体膜的表面的源自In3d的峰向高能量侧位移。
(概述)
为了克服上文所述的那些问题，本发明提供了底部栅型TFT，其中，按序在衬底上形成栅电极、栅绝缘膜、含铟的氧化物半导体膜、和源/漏电极，其特征在于在氧化物半导体膜的顶面(与栅绝缘膜相接触的一侧的相反侧的表面)附近包含表面层，在所述表面层中，In的峰相对于源自具有正常化学计量组成的In2O3的峰位向高能量侧位移。即，本发明是一种结构，其中在表面层上的铟电子的结合能高于存在于表面层下面的氧化物半导体区域中的铟电子的结合能。
当铟和氟在表面层上化学结合时，可以获得这种峰位向高能量侧的位移。这样的表面层相比于缺氧层具有极高的电阻值，使得关断电流不升高。这样的表面层可以通过使用氟系气体等离子体蚀刻源/漏电极而得到。特别是，通过使用电感耦合等离子体源生成高密度等离子体以及通过在自由基反应占优的条件下进行蚀刻，可以更有效率地形成这样的表面层。
此外，本发明提供了TFT，其特征在于，在含铟的氧化物半导体膜和源/漏电极金属之间的界面中包含表面层，在所述表面层中，In的峰相对于源自In2O3的正常峰位向低能量侧位移。即，本发明是一种结构，其中在界面层上的铟电子的结合能低于存在于界面层下面的氧化物半导体区域中的铟电子的结合能。这样的界面层相比于正常的含铟的氧化物半导体膜具有特别小的电阻值。因此不像相关技术的情况，可以不必单独沉积低电阻层而在源极/漏极区获得优良的欧姆接触。
上述In的峰位移可以通过XPS测量检验。具体地，可以从位于作为含铟的氧化物半导体膜的XPS数据的结合能波长的451至453nm附近和444至446nm附近的In3d单峰的峰位得到检验。
此外，特别是在含铟的氧化物半导体膜是IGZO膜的情况下，除源自In3d轨道的峰之外，还可以通过位于1116至1119nm附近的源自Ga2p轨道的峰位和位于1021至1023nm附近的源自Zn2p轨道的峰位，检验峰位移。此外，还可以从位于685nm附近的源自Fls轨道的峰确认氧化物半导体表面层上的铟和氟化学结合。
通过使用本发明，可以以低成本获得高性能TFT。具体地，可以获得具有充足低的关断电流的TFT。此外，当铟和氟在表面层化学结合时，该表面层变成非电学活性的(即，表面层侧的背沟道变成非活性的)。因此，甚至当带电粒子如杂质离子存在于表面层的上部时，TFT的电学特性的波动也变得很小。这还提供了显示对于外部环境更稳定特性的效果。本发明使得可以不对氧化物半导体膜的表面蚀刻便获得具有显示为开关比在五位数以上的良好开关特性的TFT，因为能够通过在氧化物半导体膜的表面上形成含氟表面层而抑制缺氧的产生。
换言之，在含铟的TFT的氧化物半导体膜的表面上，XPS谱的In峰位相比于源自In2O3的正常峰位很可能移向低能量侧。因此，如何抑制向低能量侧的峰位移是一个问题。这样的向低能量侧的位移导致关断电流的升高和特性的不稳定性。
因此，本发明提供了一种TFT结构，其中，通过将铟和氟的化学键用在含铟的氧化物半导体膜的表面中，In峰位向高能量侧位移。为了有效地获得向高能量侧的峰位移，将衬底置于地电位电极上，并且当通过使用氟系气体等离子体对源/漏电极进行蚀刻过程时，使用电感耦合高密度等离子体源。
尽管已经通过参照示于附图中的具体示例性实施方案描述了本发明，但本发明并不仅限于附图所示的各示例性实施方案。本领域技术人员想到的任意变化和变型可以用于本发明的结构和细节。此外注意，本发明包括以适当方式相互组合的各示例性实施方案的部分或全部的组合。
尽管可以以如下补充注释总结示例性实施方案的部分或全部，本发明仍不限于那些结构。
(补充注释1)
一种薄膜器件，包括在衬底上的栅电极、在栅电极上的栅绝缘膜、在栅绝缘膜上的含铟的氧化物半导体膜、和在氧化物半导体膜上的源/漏电极，其中，在氧化物半导体膜的未叠加源/漏电极的部分中的表面层内的XPS谱中源自铟3d轨道的峰位，相对于存在于表面层下面的氧化物半导体区域内的XPS谱的源自铟3d轨道的峰位，向高能量侧位移。
(补充注释2)
一种薄膜器件，包括在衬底上的栅电极、在栅电极上的栅绝缘膜、在栅绝缘膜上的含铟的氧化物半导体膜、和在氧化物半导体膜上的源/漏电极，其中，在氧化物半导体膜和源/漏电极之间存在的界面层内的XPS谱的源自铟3d轨道的峰位，相对于存在于界面层下面的氧化物半导体区域内的XPS谱的源自铟3d轨道的峰位，向低能量侧位移。
(补充注释3)
一种薄膜器件，包括在衬底上的栅电极、在栅电极上的栅绝缘膜、在栅绝缘膜上的含铟的氧化物半导体膜、和在氧化物半导体膜上的源/漏电极，其中：在氧化物半导体膜的未叠加源/漏电极的部分中的表面层内的XPS谱的源自铟3d轨道的峰位，相对于存在于表面层下面的氧化物半导体区域内的XPS谱的源自铟3d轨道的峰位，向高能量侧位移；且在氧化物半导体膜和源/漏电极之间存在的界面层内的XPS谱的源自铟3d轨道的峰位，相对于存在于界面层下面的氧化物半导体区域内的XPS谱的源自铟3d轨道的峰位，向低能量侧位移。
(补充注释4)
如补充注释1或3所述的薄膜器件，其中，所述表面层含有铟和氟的化学键。
(补充注释5)
如补充注释2或3所述的薄膜器件，其中，所述界面层的氧含量小于存在于所述界面层下面的氧化物半导体膜的氧含量。
(补充注释6)
如补充注释3所述的薄膜器件，其中：所述表面层含有铟和氟的化学键；且所述界面层的氧含量小于存在于所述界面层下面的氧化物半导体膜的氧含量。
(补充注释7)
如补充注释5或6所述的薄膜器件，其中，所述界面层含有源/漏电极的组成元素。
(补充注释8)
如补充注释1至7中任一项所述的薄膜器件，其中，源/漏电极含有钛或钼。
(补充注释9)
如补充注释1至8中任一项所述的薄膜器件，其中，所述含铟的氧化物半导体膜含有铟、镓、和锌。
(补充注释10)
一种薄膜器件制备方法，所述方法包括：在衬底上形成栅电极；在栅电极上形成栅绝缘膜；在栅绝缘膜上形成氧化物半导体膜；在氧化物半导体膜上沉积源/漏电极金属膜；并且通过使用含有氟的等离子体气体将源/漏电极金属膜图案化以形成源/漏电极，其中所述含有氟的等离子体气体由电感耦合等离子体源产生，并且将衬底置于地电位电极上以进行所述源/漏电极金属膜的蚀刻。
(补充注释11)
如补充注释10中所述的薄膜器件制备方法，其中，六氟化硫、四氟甲烷、氩、氧、或它们的混合气体被用作所述电感耦合等离子体源的反应气体。
(补充注释21)
一种底部栅型TFT，包括：依次在衬底上形成的栅电极、栅绝缘膜、至少含铟的氧化物半导体膜、和源/漏电极，其中，在氧化物半导体膜的顶面(与栅绝缘膜相接触的一侧的相反侧的表面)附近的氧化物半导体膜与源/漏电极未相互叠加的区域内的表面层中的XPS谱的源自铟3d轨道的峰位，相对于存在于表面层下面的氧化物半导体区域中的XPS谱的源自铟3d轨道的峰位，向高能量侧位移。
(补充注释22)
一种底部栅型TFT，包括：依次在衬底上形成的栅电极、栅绝缘膜、至少含铟的氧化物半导体膜、和源/漏电极，其中，存在于氧化物半导体膜与源/漏电极之间的界面层内的XPS谱的源自铟3d轨道的峰位，相对于存在于界面层下面的氧化物半导体区域中的XPS谱的源自铟3d轨道的峰位，向低能量侧位移。
(补充注释23)
一种底部栅型TFT，包括：依次在衬底上形成的栅电极、栅绝缘膜、至少含铟的氧化物半导体膜、和源/漏电极，其中：在氧化物半导体膜的顶面(与栅绝缘膜相接触的一侧的相反侧的表面)附近的氧化物半导体膜与源/漏电极未相互叠加的区域内的表面层中的XPS谱的源自铟3d轨道的峰位，相对于存在于表面层下面的氧化物半导体区域中的XPS谱的源自铟3d轨道的峰位，向高能量侧位移；且存在于氧化物半导体膜与源/漏电极之间的界面层内的XPS谱的源自铟3d轨道的峰位，相对于存在于界面层下面的氧化物半导体区域中的XPS谱的源自铟3d轨道的峰位，向低能量侧位移。
(补充注释24)
如补充注释21或23所述的TFT，其中，所述表面层含有铟和氟的化学键。
(补充注释25)
如补充注释22或23所述的TFT，其中，所述界面层的氧含量小于存在于所述界面层下面的氧化物半导体膜的氧含量。
(补充注释26)
如补充注释23所述的TFT，其中：所述表面层含有铟和氟的化学键；且所述界面层的氧含量小于存在于所述界面层下面的氧化物半导体膜的氧含量。
(补充注释27)
如补充注释25或26所述的TFT，其中所述界面层是含有源/漏电极的组成元素的结构体。
(补充注释28)
如补充注释21至27中任一项所述的TFT，其中，钛或钼用作源/漏电极的元素。
(补充注释29)
如补充注释21至28中任一项所述的TFT，其中，所述氧化物半导体膜是至少含有铟、镓、和锌的结构。
(补充注释30)
一种TFT制备方法，所述方法包括：通过在衬底上沉积栅电极金属膜并将栅电极金属膜图案化而形成栅电极的步骤；沉积栅绝缘膜的步骤；通过沉积氧化物半导体膜并将氧化物半导体膜图案化而形成岛状氧化物半导体沟道区域的步骤；以及通过沉积源/漏电极金属膜并通过使用含氟的等离子体气体将源/漏电极金属膜图案化而形成源/漏电极的步骤，其中，含氟的等离子体气体通过电感耦合等离子体源产生，并且将衬底置于地电位电极上以进行源/漏电极金属膜的蚀刻。
(补充注释31)
如补充注释30所述的TFT制备方法，其中，六氟化硫、四氟甲烷、氩、氧、或它们的混合气体用作所述电感耦合等离子体源(电感耦合型等离子体蚀刻装置)的反应气体。
(补充注释41)
一种薄膜器件，包括在衬底上的栅电极、在栅电极上的栅绝缘膜、在栅绝缘膜上的含铟的氧化物半导体膜、和在氧化物半导体膜上的源/漏电极，其中，在氧化物半导体膜的未叠加源/漏电极的部分中的表面层内的XPS谱的源自铟电子轨道的峰位，相对于存在于表面层下面的氧化物半导体区域内的XPS谱的源自铟电子轨道的峰位，向高能量侧位移。
(补充注释42)
一种薄膜器件，包括在衬底上的栅电极、在栅电极上的栅绝缘膜、在栅绝缘膜上的含铟的氧化物半导体膜、和在氧化物半导体膜上的源/漏电极，其中，在氧化物半导体膜和源/漏电极之间存在的界面层内的XPS谱的源自铟电子轨道的峰位，相对于存在于界面层下面的氧化物半导体区域内的XPS谱的源自铟电子轨道的峰位，向低能量侧位移。
(补充注释43)
一种薄膜器件，包括在衬底上的栅电极、在栅电极上的栅绝缘膜、在栅绝缘膜上的含铟的氧化物半导体膜、和在氧化物半导体膜上的源/漏电极，其中：在氧化物半导体膜的未叠加源/漏电极的部分中的表面层内的XPS谱的源自铟电子轨道的峰位，相对于存在于表面层下面的氧化物半导体区域内的XPS谱的源自铟电子轨道的峰位，向高能量侧位移；且在氧化物半导体膜和源/漏电极之间存在的界面层内的XPS谱的源自铟电子轨道的峰位，相对于存在于界面层下面的氧化物半导体区域内的XPS谱的源自铟电子轨道的峰位，向低能量侧位移。
本发明的可能的工业应用可以是平板显示器如液晶显示器、有机EL显示器、和电子纸的像素驱动元件。特别是，通过使用本发明控制氧化物半导体的表面层，可以获得这样的TFT，其中，与使用氧化物半导体的相关技术的情况相比，更精确地控制电学特性如关断电流和阈值电压。因此，本发明可以不仅用于像素驱动元件，而且也可以用于高效电路如通过具有反相器作为基础形成的逻辑电路。
此外，本发明可以不仅用于如上所述的显示器，而且也可以用于利用了TFT的高的耐漏极压力的耐高压动力装置，和用于利用了氧化物半导体膜的高热电动功率的热电转换器件。

Claims (11)

1.一种薄膜器件，所述薄膜器件包括在衬底上的栅电极、在所述栅电极上的栅绝缘膜、在所述栅绝缘膜上的含铟的氧化物半导体膜、和在所述氧化物半导体膜上的源/漏电极，其中
所述氧化物半导体膜的未叠加所述源/漏电极的部分中的表面层内的XPS谱的源自铟3d轨道的峰位，相对于存在于所述表面层下面的氧化物半导体区域内的XPS谱的源自铟3d轨道的峰位，向高能量侧位移。
2.一种薄膜器件，所述薄膜器件包括在衬底上的栅电极、在所述栅电极上的栅绝缘膜、在所述栅绝缘膜上的含铟的氧化物半导体膜、和在所述氧化物半导体膜上的源/漏电极，其中
存在于所述氧化物半导体膜和所述源/漏电极之间的界面层内的XPS谱的源自铟3d轨道的峰位，相对于存在于所述界面层下面的氧化物半导体区域内的XPS谱的源自铟3d轨道的峰位，向低能量侧位移。
3.一种薄膜器件，所述薄膜器件包括在衬底上的栅电极、在所述栅电极上的栅绝缘膜、在所述栅绝缘膜上的含铟的氧化物半导体膜、和在所述氧化物半导体膜上的源/漏电极，其中：
所述氧化物半导体膜的未叠加所述源/漏电极的部分中的表面层内的XPS谱的源自铟3d轨道的峰位，相对于存在于所述表面层下面的氧化物半导体区域内的XPS谱的源自铟3d轨道的峰位，向高能量侧位移；且
存在于所述氧化物半导体膜和所述源/漏电极之间的界面层内的XPS谱的源自铟3d轨道的峰位，相对于存在于所述界面层下面的氧化物半导体区域内的XPS谱的源自铟3d轨道的峰位，向低能量侧位移。
4.根据权利要求1所述的薄膜器件，其中
所述表面层含有铟和氟的化学键。
5.根据权利要求2所述的薄膜器件，其中
所述界面层的氧含量小于存在于所述界面层下面的所述氧化物半导体膜的氧含量。
6.根据权利要求3所述的薄膜器件，其中：
所述表面层含有铟和氟的化学键；且
所述界面层的氧含量小于存在于所述界面层下面的所述氧化物半导体膜的氧含量。
7.根据权利要求5所述的薄膜器件，其中
所述界面层含有所述源/漏电极的组成元素。
8.根据权利要求1所述的薄膜器件，其中
所述源/漏电极含有钛或钼。
9.根据权利要求1所述的薄膜器件，其中
所述含铟的氧化物半导体膜含有镓和锌。
10.一种薄膜器件制备方法，所述方法包括：在衬底上形成栅电极；在所述栅电极上形成栅绝缘膜；在所述栅绝缘膜上形成氧化物半导体膜；在所述氧化物半导体膜上沉积源/漏电极金属膜；和通过使用含有氟的等离子体气体将所述源/漏电极金属膜图案化，以形成源/漏电极，其中
所述含有氟的等离子体气体由电感耦合等离子体源产生，并且将所述衬底置于地电位电极上，以进行所述源/漏电极金属膜的蚀刻。
11.根据权利要求10所述的薄膜器件制备方法，其中
六氟化硫、四氟甲烷、氩、氧、或它们的混合气体被用作所述电感耦合等离子体源的反应气体。
CN201210291294.9A 2011-08-15 2012-08-15 薄膜器件及其制备方法 Active CN102956683B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011177614A JP6023994B2 (ja) 2011-08-15 2011-08-15 薄膜デバイス及びその製造方法
JP2011-177614 2011-08-15

Publications (2)

Publication Number Publication Date
CN102956683A CN102956683A (zh) 2013-03-06
CN102956683B true CN102956683B (zh) 2016-08-03

Family

ID=47711998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210291294.9A Active CN102956683B (zh) 2011-08-15 2012-08-15 薄膜器件及其制备方法

Country Status (3)

Country Link
US (2) US9048319B2 (zh)
JP (1) JP6023994B2 (zh)
CN (1) CN102956683B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9018629B2 (en) * 2011-10-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6531422B2 (ja) * 2014-03-11 2019-06-19 東京エレクトロン株式会社 プラズマ処理装置、基板処理システム、薄膜トランジスターの製造方法及び記憶媒体
JP6372848B2 (ja) * 2014-03-28 2018-08-15 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 Ｔｆｔイオンセンサ並びにこれを用いた測定方法及びｔｆｔイオンセンサ機器
JP6263721B2 (ja) * 2014-06-20 2018-01-24 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機ｅｌ表示装置
TWI588978B (zh) * 2014-08-18 2017-06-21 群創光電股份有限公司 薄膜電晶體及顯示面板
JP6325953B2 (ja) * 2014-09-16 2018-05-16 株式会社東芝 半導体装置の製造方法
US20180166544A1 (en) * 2015-06-30 2018-06-14 Silicon Display Technology Oxide semiconductor thin-film transistor and manufacturing method thereof
CN105826250B (zh) * 2016-05-17 2018-11-30 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示装置及薄膜晶体管制作方法
CN106024641B (zh) * 2016-07-29 2019-12-27 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板、其制作方法及显示装置
JP7137979B2 (ja) * 2018-07-09 2022-09-15 キオクシア株式会社 半導体装置
CN109148303B (zh) * 2018-07-23 2020-04-10 深圳市华星光电半导体显示技术有限公司 薄膜晶体管的制备方法
TW202038326A (zh) * 2019-01-11 2020-10-16 日商索尼半導體解決方案公司 氧化物半導體膜之蝕刻方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4212215B2 (ja) * 2000-03-24 2009-01-21 株式会社小松製作所 表面処理装置
JP2006286536A (ja) * 2005-04-04 2006-10-19 Ebara Corp プラズマ生成方法、誘導結合型プラズマ源、およびプラズマ処理装置
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JPWO2008136505A1 (ja) * 2007-05-08 2010-07-29 出光興産株式会社 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
TWI711182B (zh) 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI491048B (zh) 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
KR101273913B1 (ko) * 2008-09-19 2013-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101603303B1 (ko) * 2008-10-31 2016-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 도전성 산질화물 및 도전성 산질화물막의 제작 방법
TWI535023B (zh) * 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
WO2011043218A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101615636B1 (ko) * 2009-12-08 2016-04-27 삼성전자주식회사 트랜지스터 및 상기 트랜지스터를 포함한 전자 장치
KR20130008037A (ko) * 2010-03-05 2013-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
US9537043B2 (en) * 2010-04-23 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
US9219159B2 (en) * 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
CN102956683A (zh) 2013-03-06
US20150279698A1 (en) 2015-10-01
JP6023994B2 (ja) 2016-11-09
US9378981B2 (en) 2016-06-28
US9048319B2 (en) 2015-06-02
JP2013041968A (ja) 2013-02-28
US20130043467A1 (en) 2013-02-21

Similar Documents

Publication Publication Date Title
CN102956683B (zh) 薄膜器件及其制备方法
CN102956681B (zh) 薄膜器件
CN102077356A (zh) 用以制造高效能金属氧化物和金属氮氧化物薄膜晶体管的栅极介电层处理
TW201138106A (en) Transistor
TW201234593A (en) Semiconductor device
Park et al. Channel protection layer effect on the performance of oxide TFTs
TWI737665B (zh) 半導體裝置以及半導體裝置的製造方法
WO2017176612A1 (en) Semiconductor structure and etch technique for monolithic integration of iii-n transistors
US10121898B2 (en) Thin-film transistor substrate and method of manufacturing the same
KR20120106761A (ko) 반도체 장치
KR102163730B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR20120024435A (ko) 반도체 장치
CN107112363B (zh) 薄膜电晶体制造方法及薄膜电晶体
TWI612669B (zh) 薄膜半導體裝置
KR101587129B1 (ko) 양방향성 트랜지스터 및 그 제조방법
KR101625207B1 (ko) 박막 트랜지스터 및 그 제조방법
KR101096980B1 (ko) 반도체 소자의 제조 방법
CN105051906B (zh) 用于tft的金属氧化物半导体的缓冲层
KR101450841B1 (ko) 박막 트랜지스터 및 그 제조방법
JP6173246B2 (ja) 薄膜トランジスタおよびその製造方法
JP6179912B2 (ja) 薄膜デバイス及びその製造方法
TWI726004B (zh) 鑽石電子元件
EP3869567A1 (en) Film structure, element, and multilevel element
Park et al. P‐14: High Mobility BCE Al doped ZnSnInO TFT Fabricated Using Mixed Acid Mo/Al/Mo Etchant
KR20170080506A (ko) 박막 트랜지스터 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Kanagawa Prefecture, Japan

Patentee after: Tianma Japan, Ltd.

Address before: Kanagawa Prefecture, Japan

Patentee before: NLT TECHNOLOGIES, Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20191203

Address after: 1918 Tianma Building, Liuxian Avenue, Beizhan community, Minzhi street, Longhua District, Shenzhen City, Guangdong Province

Patentee after: Tianma Micro-Electronics Co.,Ltd.

Address before: Kanagawa Prefecture, Japan

Patentee before: Tianma Japan, Ltd.

CI03 Correction of invention patent
CI03 Correction of invention patent

Correction item: Patentee|Address

Correct: Tianma Micro-Electronics Co.,Ltd.|518131 Tianma Building, Liuxian Avenue, Beizhan community, Minzhi street, Longhua District, Shenzhen City, Guangdong Province 1918

False: Tianma Micro-Electronics Co.,Ltd.|518131 Tianma Building, Liuxian Avenue, Beizhan community, Minzhi street, Longhua District, Shenzhen City, Guangdong Province 1918

Number: 51-02

Volume: 35