CN101101925A - 具有sonos结构的非易失性存储器及其制造方法 - Google Patents
具有sonos结构的非易失性存储器及其制造方法 Download PDFInfo
- Publication number
- CN101101925A CN101101925A CNA2007100869750A CN200710086975A CN101101925A CN 101101925 A CN101101925 A CN 101101925A CN A2007100869750 A CNA2007100869750 A CN A2007100869750A CN 200710086975 A CN200710086975 A CN 200710086975A CN 101101925 A CN101101925 A CN 101101925A
- Authority
- CN
- China
- Prior art keywords
- layer
- forms
- barrier
- insulating layer
- barrier insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 7
- 238000009413 insulation Methods 0.000 claims abstract description 26
- 230000004888 barrier function Effects 0.000 claims description 62
- 238000000034 method Methods 0.000 claims description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 19
- 150000004767 nitrides Chemical class 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 10
- 238000000231 atomic layer deposition Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 238000004151 rapid thermal annealing Methods 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910002367 SrTiO Inorganic materials 0.000 claims description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 2
- 229910052741 iridium Inorganic materials 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 2
- -1 tungsten nitride Chemical class 0.000 claims description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 2
- 238000009279 wet oxidation reaction Methods 0.000 claims description 2
- 229910019899 RuO Inorganic materials 0.000 claims 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims 1
- 238000009826 distribution Methods 0.000 abstract description 2
- 230000000903 blocking effect Effects 0.000 abstract 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种具有SONOS结构的非易失性存储器及其制备方法，其中在SONOS结构的电荷捕获层与阻挡绝缘层之间形成导电层。因此，当对栅极施加电压时，导电层发生电压分配。因而，可以通过控制阻挡绝缘层的有效氧化物厚度(EOT)以及控制电荷捕获层和隧道绝缘层的EOT从而对阻挡绝缘层、电荷捕获层和隧道绝缘层施加所需的电压。因此，可以改善单元的擦除速度。
Description
技术领域
本发明一般性涉及非易失性存储器，更具体涉及具有多晶硅-氧化物-氮化物-氧化物半导体(SONOS)结构的改进擦除速度的非易失性存储器及其制造方法。
背景技术
根据加工技术，非易失性半导体存储器大致可以分为浮栅系列(NVSM)和其中两种或多种介电层两层或三层层叠的金属绝缘半导体系列(MIS)。
浮栅系列通过采用势阱来实现存储特性。浮栅系列的代表性实例是已被广泛用作快闪电可擦除可编程只读存储器(EEPROM)的EPROM隧道氧化物(ETO)结构。MIS系列通过采用存在于介电层本体、介电层-介电层界面和介电层-半导体界面处的势阱来实现存储功能。MIS系列的代表性实例是金属/多晶硅氧化物氮化物氧化物半导体(MONOS/SONOS)，其已被广泛用作快闪EEPROM。
SONOS与普通快闪存储器的区别在于：就结构而言，在普通的快闪存储器中电荷存储在浮栅中，而在SONOS中电荷存储在氮化物层中。
此外，在普通的快闪存储器中，利用多晶硅形成浮栅。因此，如果多晶硅中存在任何缺陷，则电荷保留时间显著降低。相反，在SONOS中，使用氮化物层代替上述多晶硅。因此，在加工过程中对缺陷的敏感性相对低。
此外，在快闪存储器中，在浮栅下形成厚度约70的隧道氧化物。这对于实现低电压和高速运行受到限制。但是，在SONOS中，直接在氮化物层下形成隧道氧化物。因而可以实现具有较低电压、较低功率和高速运行的存储器。
下面，参考图1描述具有SONOS结构的普通快闪存储器。
参考图1，在半导体衬底10上顺序形成隧道氧化物层11、氮化物层12、氧化物阻挡层13、多晶硅层14和栅电极15。然后通过蚀刻过程形成字线图案。
在具有SONOS结构的快闪存储器中，不能对绝缘层施加不同的电场(E-场)，这是因为不能将同一E-场施加到阻挡层13(即绝缘层)、氮化物层12(用于存储电荷)和隧道氧化物层11的整个复合层上。
在这种情况下，如果对栅电极15施加电压以擦除存储在氮化物层12中的电荷，则存储在氮化物层12中的电荷通过穿过隧道氧化物层11的Fowler-Nordheim(F-N)隧道电流转移到半导体衬底10，然后被擦除。但是，由于对氮化物层12上的氧化物阻挡层13施加同一E-场，因此电荷穿过氧化物阻挡层13从栅电极15转移到氮化物层12，然后被再次编程，从而降低擦除速度。
为了防止在擦除操作时从栅电极15注入电荷，在栅电极15中使用高功函的材料。但是，这种方法在提高擦除速度方面有局限性。
发明内容
因此，本发明致力于解决上述问题，提供了一种能够提高单元擦除速度的具有SONOS结构的非易失性存储器的制造方法，其中在SONOS结构的电荷捕获层与阻挡绝缘层之间形成导电层，使得当对栅极施加电压时，该导电层执行电荷分配，并通过控制阻挡绝缘层的有效氧化物厚度(ETO)和电荷捕获层及隧道绝缘层的ETO来对阻挡绝缘层、电荷捕获层和隧道绝缘层施加所需的电压。
根据本发明的一个方面，本发明提供一种非易失性存储器，其包括在半导体衬底上形成的隧道绝缘层、在隧道绝缘层上形成的电荷捕获层、在电荷捕获层上形成的阻挡栅、在阻挡栅上形成的阻挡绝缘层和在阻挡绝缘层上形成的栅电极。
根据本发明的另一个方面，本发明提供一种非易失性存储器的制造方法，其包括在半导体衬底上形成隧道绝缘层；在隧道绝缘层上形成电荷捕获层；在电荷捕获层上形成阻挡栅；在阻挡栅上形成阻挡绝缘层；和在阻挡绝缘层上形成栅电极。
附图说明
图1是具有SONOS结构的普通快闪存储器的截面图；
图2～7是举例说明根据本发明实施方案的非易失性存储器的制造方法的截面图。
图8是举例说明在本发明实施方案的器件中形成E-场的概念示意图。
具体实施方式
下面，参考相关附图描述本发明的具体实施方式。
图2～7是举例说明根据本发明实施方案的非易失性存储器的制备方法的截面图。
参考图2，在半导体衬底100上顺序形成隧道绝缘层101和电荷捕获层102。隧道绝缘层101优选采用SiO2形成，电荷捕获层102优选采用Si3N4形成。优选各个隧道绝缘层101和电荷捕获层102的厚度都为2～500。此外，隧道绝缘层101优选通过湿氧化法或自由基氧化法形成，电荷捕获层102优选通过原子层沉积法(ALD)、等离子增强ALD法(PE-ALD)或化学气相沉积法(CVD)然后实施快速热退火过程(RTA)而形成。
参考图3，在包括电荷捕获层102的整个表面上顺序形成阻挡栅103和阻挡绝缘层104。阻挡栅103采用导电材料形成。导电材料是指多晶硅、金属或多晶硅与金属二者。阻挡绝缘层104优选采用SiO2形成。阻挡绝缘层104优选采用具有高介电常数的氧化物层形成，例如Al2O3、HfO2、ZrO3、含Al2O3-HfO2的混合物、SrTiO3、La2O3或(Ba，Sr)TiO3。
此外，阻挡绝缘层104优选采用通过原子层沉积法(ALD)、等离子增强ALD法(PE-ALD)或化学气相沉积法(CVD)的自由基氧化法形成，并优选随后实施快速热退火过程(RTA)。还优选地，在200～1000℃的优选沉积温度下形成优选2～500厚度的阻挡绝缘层104。然后，在高于沉积温度的温度下进行热退火(RTA)。快速热退火过程(RTA)优选采用氧化气体，以1℃～100℃/秒的速率阶梯式升温。在这种情况下，可以使用SiN层替代阻挡绝缘层104。
参考图4，在包括阻挡绝缘层104的整个表面上形成用作掩模的多晶硅覆盖层105。
参考图5，在多晶硅覆盖层105上形成接触掩模106。实施使用接触掩模106的蚀刻过程以形成开口107，通过该开口在部分区域处暴露出阻挡栅103，在该区域中形成延伸穿过阻挡绝缘层到达阻挡栅的源极选择晶体管和漏极选择晶体管。在这种情况下，暴露出阻挡栅103的开口107可以暴露出阻挡栅的预定区域或源极和漏极选择晶体管的整个区域。接触掩模106优选采用氮化物层、氧化物层、无定形碳、光刻胶等形成。
参考图6，在剥除接触掩模106之后，形成多晶硅层108以完全间隙填充开口107。在包括多晶硅层108的整个表面上顺序形成金属层109和硬掩模层110。优选采用钨、硅化钨、氮化钨、Ru、Ir、RuO2、IrO2、Pt等形成金属层109。硬掩模110优选采用氮化物层或氧化物层形成，或者可以通过在形成氮化物层之前插入氧化物层形成。在形成源极和漏极选择晶体管的区域中，电压电源通过开口107连接到阻挡栅103。因而，可以降低浮层的厚度。
参考图7，实施蚀刻过程以顺序和部分蚀刻硬掩模110、金属层109、多晶硅层108、多晶硅覆盖层105、阻挡绝缘层104、阻挡栅103、电荷捕获层102和隧道绝缘层101，从而形成存储单元的栅极图案和源极和漏极晶体管的栅极图案。将多晶硅层108和金属层109限定为栅电极120。栅电极120通过开口107连接到阻挡栅103。
图8是示出在本发明的实施方案的器件中形成E-场的概念示意图。
参考图8，如果将栅电压Vg施加到存储单元的栅极上，则电压根据阻挡绝缘层104的电容与隧道绝缘层101和电荷捕获层102的电容之间的比率进行分配。其可用下列等式表示。
E3＝V3/T3＝C*V/[C3*T3]
(厚度)T＝T1(隧道绝缘层)+T2(电荷捕获层)+T3(阻挡绝缘层)
1/C＝(1/C1+1/C2+1/C3)：
C1(隧道绝缘层电容)、C2(电荷捕获层电容)、C3(阻挡绝缘层电容)
因此，在现有技术中，E-场是由层叠材料的介电常数决定的。而在本发明中，E-场可以通过控制层叠层的电容而不是介电常数得到控制。因此，施加到栅极的电压Vg通过阻挡栅103得到分配，从而使得施加到阻挡绝缘层104上的电压相对低，而施加到电荷捕获层102和隧道绝缘层上的电压相对高。因而可以改善擦除性能。
根据本发明的实施方案，导电层在电荷捕获层和阻挡绝缘层之间形成。因此，当将电压施加到栅极上时，导电层起到电压分配的作用。因此，可以通过控制阻挡绝缘层的有效氧化物厚度(EOT)与电荷捕获层和隧道绝缘层的EOT来对阻挡绝缘层、电荷捕获层和隧道绝缘层施加所需的电压。因此，可以改善单元擦除速率。
尽管已经参考不同的实施方案进行了前面的描述，但只要不偏离本发明的宗旨和范围，本领域技术人员可以对本发明进行改变和修正。
Claims (17)
1.一种非易失性存储器，包含：
在半导体衬底上形成的隧道绝缘层；
在隧道绝缘层上形成的电荷捕获层；
在电荷捕获层上形成的阻挡栅；
在阻挡栅上形成的阻挡绝缘层；和
在阻挡绝缘层上形成的栅电极。
2.权利要求1的非易失性存储器，其中所述栅电极与所述阻挡栅通过开口相连接。
3.权利要求1的非易失性存储器，其中所述栅电极由包括多晶硅、金属或多晶硅与金属两者的导电材料形成。
4.一种制备非易失性存储器的方法，包括：
在半导体衬底上形成隧道绝缘层；
在隧道绝缘层上形成电荷捕获层；
在电荷捕获层上形成阻挡栅；
在阻挡栅上形成阻挡绝缘层；和
在阻挡绝缘层上形成栅电极。
5.权利要求4的方法，其进一步包括蚀刻部分阻挡绝缘层，以暴露出其中将形成源极选择晶体管和漏极选择晶体管的阻挡栅，从而形成从中暴露出阻挡栅的开口。
6.权利要求4的方法，其包括分别形成厚度为2～500的隧道绝缘层、电荷捕获层和阻挡绝缘层。
7.权利要求4的方法，其包括通过湿氧化法或自由基氧化法形成隧道绝缘层。
8.权利要求4的方法，其中所述阻挡栅由包括多晶硅、金属或多晶硅与金属两者的导电材料形成。
9.权利要求4的方法，其包括形成具有高介电常数的氧化层的阻挡绝缘层。
10.权利要求9的方法，其中所述具有高介电常数的氧化层选自Al2O3、HfO2、ZrO3、含Al2O3-HfO2的混合物、SrTiO3、La2O3、(Ba，Sr)TiO3。
11.权利要求9的方法，其包括通过原子层沉积法(ALD)、等离子体增强化学气相沉积法(PE-ALD)或化学气相沉积法(CVD)以及随后的快速热退火过程(RTA)来形成阻挡绝缘层。
12.权利要求11的方法，其包括在200℃～1000℃的沉积温度下形成阻挡绝缘层。
13.权利要求12的方法，其包括通过高于所述沉积温度的温度下的包括1℃/秒～100℃/秒的阶梯升温速率的RTA过程来形成阻挡绝缘层。
14.权利要求4的方法，其包括用SiN层替代所述阻挡绝缘层。
15.权利要求5的方法，其包括通过使用蚀刻掩模的蚀刻过程来形成所述开口，其中所述蚀刻掩模使用氮化物层、氧化物层、无定形碳或光刻胶形成。
16.权利要求4的方法，其包括利用多晶硅层或通过在多晶硅层上层叠金属层来形成栅电极。
17.权利要求16的方法，包括使用选自钨、硅化钨、氮化钨层、Ru、Ir、RuO2、IrO2和Pt的材料来形成金属层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060063134A KR100771808B1 (ko) | 2006-07-05 | 2006-07-05 | Ｓｏｎｏｓ 구조를 갖는 플래시 메모리 소자 및 그것의제조 방법 |
| KR1020060063134 | 2006-07-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101101925A true CN101101925A (zh) | 2008-01-09 |
| CN100547809C CN100547809C (zh) | 2009-10-07 |
Family
ID=38816419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007100869750A Expired - Fee Related CN100547809C (zh) | 2006-07-05 | 2007-03-27 | 具有sonos结构的非易失性存储器及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7566618B2 (zh) |
| JP (1) | JP2008016814A (zh) |
| KR (1) | KR100771808B1 (zh) |
| CN (1) | CN100547809C (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100578669C (zh) * | 2008-01-28 | 2010-01-06 | 南京航空航天大学 | 一种非易失存储器 |
| CN105934819A (zh) * | 2014-01-21 | 2016-09-07 | 应用材料公司 | 用于3d闪存应用的电介质-金属堆叠 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7955960B2 (en) | 2007-03-22 | 2011-06-07 | Hynix Semiconductor Inc. | Nonvolatile memory device and method of fabricating the same |
| KR101017506B1 (ko) * | 2007-05-03 | 2011-02-25 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 및 이의 제조 방법 |
| JP2010067854A (ja) * | 2008-09-11 | 2010-03-25 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| WO2010046873A1 (en) * | 2008-10-23 | 2010-04-29 | Nxp B.V. | Multi-transistor memory cell |
| JP4917085B2 (ja) | 2008-12-15 | 2012-04-18 | 東京エレクトロン株式会社 | 半導体装置 |
| KR101036744B1 (ko) * | 2009-01-29 | 2011-05-24 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 제조 방법 |
| KR101146872B1 (ko) * | 2009-05-21 | 2012-05-17 | 에스케이하이닉스 주식회사 | 불휘발성 메모리 소자의 제조 방법 |
| KR20130023994A (ko) * | 2011-08-30 | 2013-03-08 | 에스케이하이닉스 주식회사 | 반도체 소자 및 이의 제조방법 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5955071A (ja) * | 1982-09-24 | 1984-03-29 | Hitachi Micro Comput Eng Ltd | 不揮発性半導体装置 |
| US5338954A (en) * | 1991-10-31 | 1994-08-16 | Rohm Co., Ltd. | Semiconductor memory device having an insulating film and a trap film joined in a channel region |
| JPH11289021A (ja) * | 1998-04-02 | 1999-10-19 | Hitachi Ltd | 半導体集積回路装置およびその製造方法ならびにマイクロコンピュータ |
| DE69936654T2 (de) * | 1999-12-09 | 2007-11-22 | Hitachi Europe Ltd., Maidenhead | Speicheranordnung |
| JP4151229B2 (ja) * | 2000-10-26 | 2008-09-17 | ソニー株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
| US6509282B1 (en) | 2001-11-26 | 2003-01-21 | Advanced Micro Devices, Inc. | Silicon-starved PECVD method for metal gate electrode dielectric spacer |
| KR100973282B1 (ko) | 2003-05-20 | 2010-07-30 | 삼성전자주식회사 | 나노 결정층을 구비하는 소노스 메모리 장치 |
| JP4040534B2 (ja) * | 2003-06-04 | 2008-01-30 | 株式会社東芝 | 半導体記憶装置 |
| EP1487013A3 (en) | 2003-06-10 | 2006-07-19 | Samsung Electronics Co., Ltd. | SONOS memory device and method of manufacturing the same |
| KR20050006655A (ko) | 2003-07-09 | 2005-01-17 | 삼성전자주식회사 | 웨이퍼 지지구조가 개선된 반도체 제조설비 |
| KR20050011577A (ko) | 2003-07-23 | 2005-01-29 | 매그나칩 반도체 유한회사 | 게이트 차단을 위한 테스트 패턴의 설계 방법 |
| KR20050066550A (ko) * | 2003-12-26 | 2005-06-30 | 매그나칩 반도체 유한회사 | 비휘발성 메모리 및 그 제조 방법 |
| KR100594266B1 (ko) | 2004-03-17 | 2006-06-30 | 삼성전자주식회사 | 소노스 타입 메모리 소자 |
| KR20050116976A (ko) | 2004-06-09 | 2005-12-14 | 동부아남반도체 주식회사 | 플래시 메모리 소자 및 이의 프로그래밍/소거 방법 |
| KR100643567B1 (ko) | 2004-06-30 | 2006-11-10 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 랜딩 플러그 콘택 형성 방법 |
| KR100597642B1 (ko) * | 2004-07-30 | 2006-07-05 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| US20060131633A1 (en) | 2004-12-21 | 2006-06-22 | Micron Technology, Inc. | Integrated two device non-volatile memory |
| KR100816755B1 (ko) * | 2006-10-19 | 2008-03-25 | 삼성전자주식회사 | 플래시 메모리 장치 및 그 제조방법 |
-
2006
- 2006-07-05 KR KR1020060063134A patent/KR100771808B1/ko not_active IP Right Cessation
-
2007
- 2007-03-08 US US11/683,718 patent/US7566618B2/en not_active Expired - Fee Related
- 2007-03-13 JP JP2007062781A patent/JP2008016814A/ja active Pending
- 2007-03-27 CN CNB2007100869750A patent/CN100547809C/zh not_active Expired - Fee Related
-
2009
- 2009-06-23 US US12/489,785 patent/US8044454B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100578669C (zh) * | 2008-01-28 | 2010-01-06 | 南京航空航天大学 | 一种非易失存储器 |
| CN105934819A (zh) * | 2014-01-21 | 2016-09-07 | 应用材料公司 | 用于3d闪存应用的电介质-金属堆叠 |
| CN105934819B (zh) * | 2014-01-21 | 2019-04-26 | 应用材料公司 | 用于3d闪存应用的电介质-金属堆叠 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008016814A (ja) | 2008-01-24 |
| US7566618B2 (en) | 2009-07-28 |
| CN100547809C (zh) | 2009-10-07 |
| US20080006873A1 (en) | 2008-01-10 |
| KR100771808B1 (ko) | 2007-10-30 |
| US20090261404A1 (en) | 2009-10-22 |
| US8044454B2 (en) | 2011-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100547809C (zh) | 具有sonos结构的非易失性存储器及其制造方法 | |
| JP5466421B2 (ja) | ポリ間電荷トラップ構造体を有する浮遊ゲートメモリ素子 | |
| CN103985673B (zh) | 半导体器件和制造半导体器件的方法 | |
| US6927136B2 (en) | Non-volatile memory cell having metal nano-particles for trapping charges and fabrication thereof | |
| TWI609480B (zh) | Non-volatile semiconductor memory and non-volatile semiconductor memory manufacturing method | |
| US7923335B2 (en) | Non-volatile memory device and manufacturing method thereof | |
| KR20080097693A (ko) | 빠른 소거속도 및 향상된 리텐션 특성을 갖는 불휘발성메모리소자 및 그 제조방법 | |
| CN101170135A (zh) | 具有电荷陷捕层的非易失性存储器件及其制造方法 | |
| CN103311286A (zh) | 半导体器件及其制造方法 | |
| JPH0677438A (ja) | ストレージセルアレイと周辺回路をもつ不揮発性半導体メモリー装置の製造方法及びその構造 | |
| KR20090052682A (ko) | 비휘발성 메모리 소자 및 이를 포함하는 카드 및 시스템 | |
| JP2009054951A (ja) | 不揮発性半導体記憶素子及びその製造方法 | |
| CN101211987A (zh) | 具有电荷俘获层的非易失性存储器件及其制造方法 | |
| US11133422B2 (en) | Method for manufacturing a semiconductor device | |
| CN104637947A (zh) | 半导体器件及其制造方法 | |
| CN101308824A (zh) | 非易失性存储装置及其制造方法 | |
| CN107564911A (zh) | 半导体器件及其制造方法 | |
| EP1928014A2 (en) | Charge trap layer for a charge trap semiconductor memory device and method of manufacturing the same | |
| CN105140275A (zh) | 半导体器件及其制造方法 | |
| JP2011029576A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| CN100550351C (zh) | 闪速存储器件的制造方法 | |
| JP2002261175A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP7089967B2 (ja) | 半導体装置およびその製造方法 | |
| US6716698B1 (en) | Virtual ground silicide bit line process for floating gate flash memory | |
| KR20080041478A (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091007 Termination date: 20130327 |