JPH04217373A - 不揮発性記憶装置およびその製造方法 - Google Patents

不揮発性記憶装置およびその製造方法

Info

Publication number
JPH04217373A
JPH04217373A JP2417966A JP41796690A JPH04217373A JP H04217373 A JPH04217373 A JP H04217373A JP 2417966 A JP2417966 A JP 2417966A JP 41796690 A JP41796690 A JP 41796690A JP H04217373 A JPH04217373 A JP H04217373A
Authority
JP
Japan
Prior art keywords
oxide film
film
gate
floating gate
sio2
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2417966A
Other languages
English (en)
Inventor
Yoshimitsu Yamauchi
祥光 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2417966A priority Critical patent/JPH04217373A/ja
Priority to US07/806,296 priority patent/US5424232A/en
Publication of JPH04217373A publication Critical patent/JPH04217373A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B69/00Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324Gate electrodes for transistors with a floating gate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/981Utilizing varying dielectric thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体基板上にトン
ネル酸化膜を介してフローティングゲートを備えたFL
OTOX(Floating  Gate  Oxid
e)型電界効果トランジスタを有する不揮発性記憶装置
およびその製造方法に関し、更に詳しくはトンネル酸化
膜を通して電荷をフローティングゲートに注入してデー
タのプログラムを行うためのトンネル窓部の改良に関す
るものである。
【0002】
【従来の技術】従来の不揮発性記憶装置の一つとして、
トンネル酸化膜を通して電荷をフローティングゲートに
注入して蓄積し、FLOTOX型FET(電界効果トラ
ンジスタ)のしきい値を変化させて情報を記憶させるも
のがあり、その例を図16に示す。
【0003】図16において、不揮発性記憶装置は、A
sイオンを含むソース・ドレインのN+拡散層30を有
するP型Si基板21上にトンネル酸化膜24aを備え
たFLOTOX型FET40と、これを選択するための
選択用FET41とを有して構成されている。更に、F
ET40は、Si基板21上にトンネル酸化膜24aを
介して配設されたフローティングゲート28と、そのゲ
ート28上に熱酸化膜31を介して配設されたコントロ
ールゲート32とからなり、一方、選択用FET41は
、Si基板21上にゲート酸化膜22cを介して配設さ
れたゲート27とこれを被覆する熱酸化膜31とからな
る。
【0004】また、書込・消去用の窓50はトンネル酸
化膜24aにおけるFET41の側のフローティングゲ
ート端に形成されている。
【0005】以下製造方法について説明する。まず、P
型Si基板21上の全面に選択用FET41のゲート酸
化膜22c[図16参照]に意図されるSiO2酸化膜
22を熱酸化法にて300Å厚に形成する[図10参照
]。
【0006】次に、フォトエッチング技術を用いて、レ
ジストパターン20をマスクにして以後に形成されるフ
ローティングゲートのチャネル領域23のSiO2膜2
2を除去する[図11参照]。
【0007】この際、選択用FET41の形成領域Sに
SiO2膜22bが残存する。またSiO2膜22aも
残存する。その後レジストパターン20を除去する。
【0008】続いて、チャネル領域23に80Å厚の薄
いトンネル酸化膜(SiO2膜)24を熱酸化法で形成
する[図12参照]。そしてSiO2膜22a,22b
および24上に2000Å厚のポリシリコン層25を積
層し、その上面にフローティングゲート形成用および選
択用ゲート電極形成用のレジストパターン26および2
6を形成する[図13参照]。
【0009】次に、フォトエッチング技術を用いて、レ
ジストパターン26,26をマスクにしてポリシリコン
層25を除去し、フローティングゲート28および選択
用ゲート27を形成する。続いて、Asイオン29を注
入し、900℃、30分の高温アニールを施してN+拡
散層30,30を形成する[図14参照]。この際、ト
ンネル窓部50がフローティングゲート28端の直下で
、選択用ゲート電極27の側のトンネル酸化膜24にセ
ルフアライン的に形成される。
【0010】続いて、SiO2膜24,22a,22b
を、選択用ゲート電極27、フローティングゲート28
をマスクにして除去する[図15参照]。各ゲート27
,28直下に残存したSiO2膜22cおよび24aを
それぞれ選択用ゲート電極27のゲート酸化膜22cお
よびフローティングゲート28のトンネル酸化膜24a
とする。上述した様にこのトンネル酸化膜は選択用ゲー
ト電極の側の端部直下に書込・消去用の窓50を有する
【0011】最後に、両ゲート27および28を含むS
i基板21上の全面を熱酸化して新たにコントロールゲ
ート用のゲート酸化膜となるSiO2膜31を形成する
。すなわち、この熱酸化SiO2膜31は、N+拡散層
30,30上はもとより選択用ゲート電極27およびフ
ローティングゲート28の全面を覆って形成される。 その後、全面にポリシリコン層を2000Å厚に積層し
た後コントロールゲート32をパターン形成し、メモリ
を作成する[図16参照]。
【0012】
【発明が解決しようとする課題】しかし、コントロール
ゲート32のゲート酸化膜31は熱酸化法で形成される
訳であるが、従来法では図15で描画されるように、膜
厚の異なるSiO2膜22cと、トンネル窓部50を有
するSiO2膜24aを含んだ状態で全面を熱酸化して
いるから、フローティングゲート28の両端部、ことに
選択用ゲート電極27の側の端部28aが上方に持ち上
がる。そのため、書込み・消去用窓としてのトンネル酸
化膜24aの膜厚が熱酸化前よりも厚くなる。特に、ト
ンネル窓部50ではその傾向が著しく、書込み・消去特
性が劣化するおそれがある。
【0013】
【課題を解決するための手段及びその作用】この発明は
、トンネル酸化膜を備えた浮遊ゲート酸化膜型電界効果
トランジスタを有する不揮発性記憶装置の製造方法にお
いて、半導体基板上にトンネル絶縁膜を介してフローテ
ィングゲートを形成し、そのフローティングゲートをマ
スクとしてイオン注入を行うことにより不純物拡散層を
形成する工程、その上に熱酸化阻止用SiN膜を全面に
形成してエッチバックすることにより、フローティング
ゲートの側壁にSiN膜を形成する工程、コントロール
ゲート用の絶縁膜を熱酸化により形成した後、コントロ
ールゲートを形成する工程、からなる不揮発性記憶装置
の製造方法を提供するものである。
【0014】すなわち、この発明は、コントロールゲー
ト用のゲート酸化膜を熱酸化して形成する前に予め少な
くともフローティングゲートにトンネル酸化膜を酸化す
る酸化阻止膜としてのSiN膜のサイドウォールを形成
するようにし、それによってフローティングゲート直下
のトンネル酸化膜の両端部が上記熱酸化によって持ち上
がって膜厚が厚くなるのを防止でき、トンネル酸化膜の
端部に形成されるトンネル窓部の膜厚変動も防止できて
書込み・消去特性が劣化するのを回避できる。
【0015】また、この発明は別の観点から、半導体基
板上のトンネル酸化膜を介してフローティングゲートを
備えた浮遊ゲート酸化膜型電界効果トランジスタを有す
る不揮発性記憶装置において、フローティングゲートの
側壁に熱酸化によりトンネル絶縁膜の熱酸化を防止する
SiN膜を有する不揮発性記憶装置が提供される。
【0016】
【実施例】以下図に示す実施例にもとづいてこの発明を
詳述する。なお、これによってこの発明は限定を受ける
ものではない。
【0017】不揮発性記憶装置の一つとしてトンネル酸
化膜を通して電荷をフローティングゲートに注入して蓄
積し、FETのしきい値を変化させて情報を記憶させた
本発明の一実施例を図9に示す。
【0018】図9において、不揮発性記憶装置は、As
イオンを含むソース・ドレインのN+拡散層10を有す
るP型Si基板1上にトンネル酸化膜4aを備えたFL
OTOX型FET16と、これを選択するための選択用
FET19とを有して構成されている。更に、FET1
6は、Si基板1上にトンネル酸化膜4aを介して配設
されたフローティングゲート8と、そのゲート8上にO
N膜18a、SiO2の酸化膜17a及びSiO2の熱
酸化膜9を介して配設されたコントロールゲート10と
からなり、一方、選択用FET19は、Si基板1上に
ゲート酸化膜2cを介して配設されたゲート7と、これ
を被覆するSiO2の熱酸化膜9およびSiO2の酸化
膜17b並びにON膜18bとからなる。
【0019】また、書込・消去用の窓100はトンネル
酸化膜4aにおけるFET19の側のフローティングゲ
ート端に形成されている。
【0020】この窓は後述するようにフローティングゲ
ート8のSiNのサイドウォール101aによってコン
トロールゲート用のゲート酸化膜9を熱酸化法で形成す
るときに膜厚が厚くならないように制御され得る。
【0021】以下製造方法について説明する。まず、P
型Si基板1上の全面に選択用FET19のゲート酸化
膜2c[図8参照]に意図されるSiO2の酸化膜2を
熱酸化法にて300Å厚に形成する[図1参照]。
【0022】次に、フォトエッチング技術を用いて、レ
ジストパターン10をマスクにして以後に形成されるフ
ローティングゲートのチャネル領域3のSiO2膜2を
除去する[図2参照]。
【0023】この際、選択用FET19の形成領域Sに
SiO2膜2bが残存する。また、SiO2膜2aも残
存する。その後レジストパターン10を除去する。
【0024】続いて、チャネル領域3に140Å厚の薄
いトンネル酸化膜(SiO2膜)4を熱酸化法で形成す
る[図3参照]。
【0025】そしてSiO2膜2a,2bおよび4上に
2000Å厚のポリシリコン層5を積層し、その全面に
、100Å厚の薄いSiO2膜及び100Å厚のSiN
膜を順次積層してなるON膜18を絶縁膜として形成す
る。さらに、ON膜18上の全面30Å厚のSiO2の
酸化膜17を積層する[図4参照]。続いて、SiO2
膜17の上面にフローティングゲート形成用および選択
用ゲート電極形成用のレジストパターン6および6を形
成する[図4参照]。
【0026】次に、フォトエッチング技術を用いて、レ
ジストパターン6,6をマスクにしてSiO2膜17、
ON膜18およびポリシリコン層5を順次除去し、フロ
ーティングゲート8および選択用ゲート7をそれぞれの
上面にSiO2膜17a,17b、ON膜18a,18
bを残存させた状態で形成する。続いて、Asイオン9
を注入し、900℃、30分の高温アニールを施してN
+拡散層10,10を形成する[図5参照]。この際、
トンネル窓部100がフローティングゲート8端の直下
で、選択用ゲート電極7の側のトンネル酸化膜4にセル
フアライン的に形成される。図5において、符号100
はトンネル酸化膜4に形成されたトンネル窓部を示し、
領域Rはトンネル窓部の領域を示す。
【0027】続いて、フローティングゲート8及び選択
用ゲート7を含むSi基板上の全面に100Å厚のSi
N膜101をCVD法により積層する[図6参照]。
【0028】次に、SiN膜101のエッチバックを行
うことで両ゲート8および7にSiNのサイドウォール
101aおよび101bを形成する[図7参照]。この
際、SiN膜101をエッチバックによってSiO2膜
4,2aおよび2bの表面が露出するまで除去すること
が好ましい。また、SiN膜101は、一例として公知
のリン酸ボイルによって除去される。
【0029】続いて、SiO2膜4,2a,2bを、選
択用ゲート電極7、フローティングゲート8をマスクに
して除去する[図8参照]。各ゲート7および8直下に
残存したSiO2膜2cおよび4aをそれぞれ選択用ゲ
ート電極7のゲート酸化膜2cおよびフローティングゲ
ート8のトンネル酸化膜4aとする。上述した様に、こ
のトンネル酸化膜は選択用ゲート電極の側の端部直下に
書込・消去用の窓100を有する。
【0030】最後に、両ゲート7,8を含むSi基板1
上の全面を熱酸化して新たにコントロールゲート用のゲ
ート酸化膜となるSiO2膜9を形成する[図9参照]
。すなわち、この熱酸化SiO2膜9はN+拡散層10
,10上を被うとともに、選択用ゲート電極7上の最上
層を構成する。その後、図9に示すように全面にポリシ
リコン層を2000Å厚に積層した後コントロールゲー
ト10をパターン形成し、メモリが作成される。
【0031】
【発明の効果】以上のようにこの発明によれば、トンネ
ル酸化膜を備えたFLOTOX型電界効果トランジスタ
を有する不揮発性記憶装置において、フローティングゲ
ートの側壁にSiNの酸化阻止膜を形成した後、熱酸化
してコントロールゲートのゲート酸化膜を形成したもの
であり、フローティングゲートの側壁にSiNの酸化阻
止膜を形成することにより、コントロールゲートのゲー
ト酸化膜形成時にフローティングゲートの持ち上がりを
防止したため、その直下のトンネル絶縁膜が厚くなるこ
とがなく、書き込み/消去特性の劣化を防止できる効果
がある
【図面の簡単な説明】
【図1】図1はこの発明の一実施例における製造工程の
第1ステップを示す製造工程説明図である。
【図2】図2は上記実施例における第2ステップを示す
製造工程説明図である。
【図3】図3は上記実施例における第3ステップを示す
製造工程説明図である。
【図4】図4は上記実施例における第4ステップを示す
製造工程説明図である。
【図5】図5は上記実施例における第5ステップを示す
製造工程説明図である。
【図6】図6は上記実施例における第6ステップを示す
製造工程説明図である。
【図7】図7は上記実施例における第7ステップを示す
製造工程説明図である。
【図8】図8は上記実施例における第8ステップを示す
製造工程説明図である。
【図9】図9は上記実施例における第9ステップを示す
製造工程説明図である。
【図10】図10は従来法における製造工程の第1ステ
ップを示す製造工程説明図である。
【図11】図11は従来法における製造工程の第2ステ
ップを示す製造工程説明図である。
【図12】図12は従来法における製造工程の第3ステ
ップを示す製造工程説明図である。
【図13】図13は従来法における製造工程の第4ステ
ップを示す製造工程説明図である。
【図14】図14は従来法における製造工程の第5ステ
ップを示す製造工程説明図である。
【図15】図15は従来法における製造工程の第6ステ
ップを示す製造工程説明図である。
【図16】図16は従来法における製造工程の第7ステ
ップを示す製造工程説明図である。
【符号の説明】
1  P型Si基板 4a  SiO2のトンネル酸化膜 7  選択用ゲート電極 8  フローティングゲート 9  コントロールゲート用ゲート酸化膜10  コン
トロールゲート 16  FLOTOX型FET 19  選択用FET 100  トンネル窓部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  半導体基板上のトンネル酸化膜を介し
    てフローティングゲートを備えた浮遊ゲート酸化膜型電
    界効果トランジスタを有する不揮発性記憶装置において
    、フローティングゲートの側壁に熱酸化によりトンネル
    絶縁膜の熱酸化を防止するSiN膜を有する不揮発性記
    憶装置。
  2. 【請求項2】  トンネル酸化膜を備えた浮遊ゲート酸
    化膜型電界効果トランジスタを有する不揮発性記憶装置
    の製造方法において、半導体基板上にトンネル絶縁膜を
    介してフローティングゲートを形成し、そのフローティ
    ングゲートをマスクとしてイオン注入を行うことにより
    不純物拡散層を形成する工程、その上に熱酸化阻止用S
    iN膜を全面に形成してエッチバックすることにより、
    フローティングゲートの側壁にSiN膜を形成する工程
    、コントロールゲート用の絶縁膜を熱酸化により形成し
    た後、コントロールゲートを形成する工程、からなる不
    揮発性記憶装置の製造方法。
JP2417966A 1990-12-18 1990-12-18 不揮発性記憶装置およびその製造方法 Pending JPH04217373A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2417966A JPH04217373A (ja) 1990-12-18 1990-12-18 不揮発性記憶装置およびその製造方法
US07/806,296 US5424232A (en) 1990-12-18 1991-12-13 Method for manufacturing a non-volatile memory having a floating gate oxide type fet provided with a tunnel oxide film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2417966A JPH04217373A (ja) 1990-12-18 1990-12-18 不揮発性記憶装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH04217373A true JPH04217373A (ja) 1992-08-07

Family

ID=18525956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2417966A Pending JPH04217373A (ja) 1990-12-18 1990-12-18 不揮発性記憶装置およびその製造方法

Country Status (2)

Country Link
US (1) US5424232A (ja)
JP (1) JPH04217373A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994020989A1 (en) * 1993-03-11 1994-09-15 National Semiconductor Corporation A technique for making memory cells in a way which suppresses electrically conductive stringers

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172273B1 (ko) * 1995-06-24 1999-02-01 김주용 플래쉬 메모리 셀의 제조방법
JPH09307106A (ja) * 1996-05-20 1997-11-28 Nec Corp 半導体装置の製造方法
IT1294312B1 (it) * 1997-08-07 1999-03-24 Sgs Thomson Microelectronics Processo per la fabbricazione di un dispositivo di memoria non volatile programmabile elettricamente
US5891771A (en) * 1997-12-22 1999-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed structure for shallow trench isolation and salicide process
US6235586B1 (en) * 1999-07-13 2001-05-22 Advanced Micro Devices, Inc. Thin floating gate and conductive select gate in situ doped amorphous silicon material for NAND type flash memory device applications
US6268624B1 (en) * 1999-07-31 2001-07-31 Advanced Micro Devices, Inc. Method for inhibiting tunnel oxide growth at the edges of a floating gate during semiconductor device processing
US6218689B1 (en) * 1999-08-06 2001-04-17 Advanced Micro Devices, Inc. Method for providing a dopant level for polysilicon for flash memory devices
CN1328794C (zh) * 2003-08-29 2007-07-25 中芯国际集成电路制造(上海)有限公司 一种电可擦除可编程只读存储器的制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4804637A (en) * 1985-09-27 1989-02-14 Texas Instruments Incorporated EEPROM memory cell and driving circuitry
FR2603128B1 (fr) * 1986-08-21 1988-11-10 Commissariat Energie Atomique Cellule de memoire eprom et son procede de fabrication
US4806201A (en) * 1986-12-04 1989-02-21 Texas Instruments Incorporated Use of sidewall oxide to reduce filaments
US4775642A (en) * 1987-02-02 1988-10-04 Motorola, Inc. Modified source/drain implants in a double-poly non-volatile memory process
JPS63257277A (ja) * 1987-04-14 1988-10-25 Fujitsu Ltd 半導体装置の製造方法
NL8800222A (nl) * 1988-01-29 1989-08-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij op zelfregistrerende wijze metaalsilicide wordt aangebracht.
US5146291A (en) * 1988-08-31 1992-09-08 Mitsubishi Denki Kabushiki Kaisha MIS device having lightly doped drain structure
US5229311A (en) * 1989-03-22 1993-07-20 Intel Corporation Method of reducing hot-electron degradation in semiconductor devices
US5021848A (en) * 1990-03-13 1991-06-04 Chiu Te Long Electrically-erasable and electrically-programmable memory storage devices with self aligned tunnel dielectric area and the method of fabricating thereof
JPH07123146B2 (ja) * 1990-07-05 1995-12-25 株式会社東芝 不揮発性半導体記憶装置の製造方法
US5168072A (en) * 1990-10-12 1992-12-01 Texas Instruments Incorporated Method of fabricating an high-performance insulated-gate field-effect transistor
US5210047A (en) * 1991-12-12 1993-05-11 Woo Been Jon K Process for fabricating a flash EPROM having reduced cell size

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994020989A1 (en) * 1993-03-11 1994-09-15 National Semiconductor Corporation A technique for making memory cells in a way which suppresses electrically conductive stringers
US5427967A (en) * 1993-03-11 1995-06-27 National Semiconductor Corporation Technique for making memory cells in a way which suppresses electrically conductive stringers
KR100297018B1 (ko) * 1993-03-11 2001-10-24 클라크 3세 존 엠. 전도성스트링거를억압하는방식으로메모리셀을제조하는방법

Also Published As

Publication number Publication date
US5424232A (en) 1995-06-13

Similar Documents

Publication Publication Date Title
JP3312102B2 (ja) 不揮発性半導体記憶装置の製造方法
KR20010014829A (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
JP3114229B2 (ja) 不揮発性記憶装置
JPH088318B2 (ja) 不揮発性半導体メモリ装置の製造方法
JPH04217373A (ja) 不揮発性記憶装置およびその製造方法
JPH07240478A (ja) 不揮発性半導体メモリ装置の製造方法
JPH0897304A (ja) 不揮発性半導体記憶装置およびその製造方法
JP4605956B2 (ja) 半導体装置の製造方法
JPH07118511B2 (ja) 不揮発性半導体記憶装置
JP2733910B2 (ja) マスクromの製造方法
JPH08255847A (ja) 不揮発性半導体記憶装置及びその製造方法
JP2877556B2 (ja) 不揮発性半導体装置及びその製造方法
KR100464443B1 (ko) 이피롬(EPROM, EraableProgrammable Read OnlyMemory} 소자의 셀 구조 및 그 제조방법
JP2856811B2 (ja) 不揮発性半導体メモリ装置の製造方法
JPH05343693A (ja) 不揮発性半導体記憶装置の製造方法
JP3382024B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP2786041B2 (ja) 不揮発性半導体記憶装置の製造方法
JPH05145082A (ja) 不揮発性メモリ及びその製造方法
JP2970984B2 (ja) 不揮発性半導体メモリの製造方法
JPH08288412A (ja) 不揮発性半導体記憶装置の製造方法
JPS5834979A (ja) 不揮発性半導体記憶装置およびその製造方法
JPH10189922A (ja) フラッシュメモリ素子の製造方法
KR101025925B1 (ko) 비휘발성 메모리 소자의 제조 방법
JPH03211775A (ja) 半導体不揮発性メモリの製造方法
KR100192442B1 (ko) 반도체 메모리 소자 및 그 제조방법