KR101731202B1 - 자가 정렬 플로팅 게이트 및 소거 게이트를 갖는 비휘발성 메모리 셀, 및 그를 제조하는 방법 - Google Patents

자가 정렬 플로팅 게이트 및 소거 게이트를 갖는 비휘발성 메모리 셀, 및 그를 제조하는 방법 Download PDF

Info

Publication number
KR101731202B1
KR101731202B1 KR1020157031692A KR20157031692A KR101731202B1 KR 101731202 B1 KR101731202 B1 KR 101731202B1 KR 1020157031692 A KR1020157031692 A KR 1020157031692A KR 20157031692 A KR20157031692 A KR 20157031692A KR 101731202 B1 KR101731202 B1 KR 101731202B1
Authority
KR
South Korea
Prior art keywords
region
pair
floating gates
substrate
trench
Prior art date
Application number
KR1020157031692A
Other languages
English (en)
Other versions
KR20150141990A (ko
Inventor
난 두
김진호
시안 리우
Original Assignee
실리콘 스토리지 테크놀로지 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실리콘 스토리지 테크놀로지 인크 filed Critical 실리콘 스토리지 테크놀로지 인크
Publication of KR20150141990A publication Critical patent/KR20150141990A/ko
Application granted granted Critical
Publication of KR101731202B1 publication Critical patent/KR101731202B1/ko

Links

Images

Classifications

    • H01L27/11521—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • H01L27/11553—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1443—Non-volatile random-access memory [NVRAM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체 재료의 기판 내로 트렌치가 형성된 메모리 디바이스 및 이를 제조하는 방법이 제공된다. 소스 영역이 트렌치 아래에 형성되고, 소스 영역과 드레인 영역 사이의 채널 영역은 사실상 트렌치의 측벽을 따라서 연장되는 제1 부분 및 사실상 기판의 표면을 따라서 연장되는 제2 부분을 포함한다. 플로팅 게이트는 트렌치 내에 배치되고, 채널 영역 제1 부분으로부터, 그의 전도성을 제어하기 위해, 절연된다. 제어 게이트가 채널 영역 제2 부분 위에 배치되며, 그의 전도성을 제어하기 위해, 그로부터 절연된다. 소거 게이트가 플로팅 게이트 위에 적어도 부분적으로 배치되며 그로부터 절연된다. 전기 전도성 커플링 게이트가 트렌치 내에 배치되고, 플로팅 게이트에 인접하며 플로팅 게이트로부터 절연되고, 소스 영역 위에 배치되며 소스 영역으로부터 절연된다.

Description

자가 정렬 플로팅 게이트 및 소거 게이트를 갖는 비휘발성 메모리 셀, 및 그를 제조하는 방법{NON-VOLATILE MEMORY CELL WITH SELF ALIGNED FLOATING AND ERASE GATES, AND METHOD OF MAKING SAME}
관련 출원
본 출원은 2013년 4월 16일자로 출원된 미국 가출원 제61/812,685호의 이익을 주장하고, 여기에 참조로서 포함된다.
본 발명은 플로팅 게이트 메모리 셀(floating gate memory cell)들의 반도체 메모리 어레이를 형성하는 자가 정렬 방법에 관한 것이다. 본 발명은 또한 상기 유형의 플로팅 게이트 메모리 셀들의 반도체 메모리 어레이에 관한 것이다.
플로팅 게이트를 사용하여 전하들을 저장하는 비휘발성 반도체 메모리 셀들 및 반도체 기판에 형성되는 그러한 비휘발성 메모리 셀들의 메모리 어레이들은 본 기술 분야에 잘 알려져 있다. 전형적으로, 그러한 플로팅 게이트 메모리 셀들은 분리형 게이트 타입(split gate type) 또는 스택 게이트 타입(stacked gate type)의 것이었다.
반도체 플로팅 게이트 메모리 셀 어레이의 제조가능성에 직면한 문제들 중 하나는 소스, 드레인, 제어 게이트, 및 플로팅 게이트와 같은 다양한 컴포넌트들의 정렬이었다. 최소 리소그래피 피처(feature)를 축소시키는 반도체 프로세서의 집적의 설계 규칙(design rule)이 감소함에 따라, 정밀한 정렬에 대한 필요성이 더욱 중요해진다. 다양한 부분들의 정렬은 또한 반도체 제품의 제조 수율을 결정한다.
자가 정렬은 본 기술 분야에 잘 알려져 있다. 자가 정렬은 해당 단계 처리 시에 특징부들이 서로에 맞춰 자동으로 정렬되도록 하나 이상의 재료들을 수반하는 하나 이상의 단계들을 처리하는 동작을 지칭한다. 따라서, 본 발명은 자가 정렬의 기법을 이용하여 플로팅 게이트 메모리 셀 유형의 반도체 메모리 어레이의 제조를 달성한다.
성능(즉, 프로그램, 소거 및 판독 효율들 그리고 신뢰도들)을 희생시키지 않고서 단일 웨이퍼 상에서의 메모리 셀들의 개수를 최대로 하기 위해 메모리 셀 어레이의 크기를 축소시키기 위한 꾸준한 필요성이 존재한다. 메모리 셀들의 각각의 쌍이 단일 소스 영역을 공유하며 셀들의 인접 쌍들이 공통 드레인 영역을 공유하는 상태에서 메모리 셀들을 쌍들로 형성하면 메모리 셀 어레이의 크기가 축소된다는 것은 잘 알려져 있다. 기판 내에 트렌치들을 형성하고, 트렌치 내에 하나 이상의 메모리 셀 요소들을 위치시켜 주어진 단위 표면적 내에 들어가는 메모리 셀들의 개수를 증가시키는 것이 또한 알려져 있다(예를 들어, 미국 특허 제5,780,341호 및 제6,891,220호를 참조). 그러나, 이러한 메모리 셀들은 제어 게이트를 사용하여 (저전압 작동에서) 채널 영역을 제어하고 (고전압 작동에서) 플로팅 게이트를 소거한다. 이것은, 제어 게이트가 저전압 소자 및 고전압 소자 모두에 해당하여서, 저전압 동작을 위해 지나치게 전기적으로 절연되지 않으면서 고전압 동작을 위해 충분한 절연물로 그것을 둘러싸는 것을 어렵게 만든다는 것을 의미한다. 게다가, 소거 동작을 위해 필요한 플로팅 게이트에 대한 제어 게이트의 근접성은 제어 게이트와 플로팅 게이트 간의 원치 않는 레벨의 용량성 커플링을 초래할 수 있다.
미국 특허 제8,148,768호에는 반도체 재료의 기판(10) 내에 트렌치가 형성된 메모리 디바이스 및 이를 제조하는 방법이 개시되어 있다. 소스 영역(46)은 트렌치 아래에 형성되고, 소스 영역과 드레인 영역 사이의 채널 영역(72)은 사실상 트렌치의 측벽을 따라서 연장되는 제1 부분(72a) 및 사실상 기판의 표면을 따라서 연장되는 제2 부분(72b)을 포함한다. 플로팅 게이트(42)는 트렌치 내에 배치되고, 채널 영역 제1 부분의 전도성을 제어하기 위해 채널 영역 제1 부분(72a)으로부터 절연된다. 제어 게이트(62)는 채널 영역 제2 부분의 전도성을 제어하기 위해 채널 영역 제2 부분(72b) 위에 배치되며 채널 영역 제2 부분(72b)으로부터 절연된다. 소거 게이트(58)는 플로팅 게이트(42) 위에 적어도 부분적으로 배치되며 플로팅 게이트(42)로부터 절연된다. 소거 게이트(58)는 노치(80)를 포함하고, 플로팅 게이트는 노치(80)에 직접 대면하고 그로부터 절연되는 에지(42a)를 포함한다. 폴리 블록(50)이 트렌치의 저부에 소스 영역(46)과 전기적 접촉하여 형성되어, 소스 영역(46)의 동일한 전압을 폴리 블록(50)에 제공한다. 폴리 블록들(50)은 각각 플로팅 게이트들(42)을 따라 연장되며 플로팅 게이트들(42)로부터 절연되는데, 이는 메모리 셀을 프로그래밍 및 소거하기 위해 매우 중요한 그들 사이의 개선된 전압 커플링을 위해서 이다.
상기 설명한 셀의 치수들이 점점 더 작아짐에 따라, 여러 문제점들이 발생한다. 첫 번째로, 프로그램-디스터브 윈도우(program-disturb window)를 제한하는 낮은 소스 접합 절연파괴(junction breakdown)가 존재한다. 두 번째로, 소스 전압은 프로그래밍 디스터브를 회피할 정도로 충분히 높아야 하는데, 이는 프로그래밍 윈도우가 제한됨을 의미한다.
그리하여 본 발명의 목적은 이러한 문제점들을 다루는 메모리 셀 구성 및 제조 방법을 생성하는 것이다.
메모리 셀들의 쌍으로서, 본 메모리 셀들의 쌍은
제1 전도성 타입 및 표면을 갖는 반도체 재료의 기판;
기판의 표면 내로 형성되며 대향 측벽들의 쌍을 포함하는 트렌치;
기판에서 트렌치 아래에 형성된 제1 영역;
기판에 형성된 제2 영역들의 쌍 - 한 쌍의 채널 영역들 각각이 제1 영역과 제2 영역들 중 하나의 제2 영역 사이의 기판 내에 있고, 제1 영역 및 제2 영역들은 제2 전도성 타입을 갖고, 채널 영역들 각각은 대향 트렌치 측벽들 중 하나의 측벽을 따라 사실상 연장되는 제1 부분 및 기판 표면을 따라 사실상 연장되는 제2 부분을 포함함 -;
전기 전도성 플로팅 게이트들의 쌍 - 전기 전도성 플로팅 게이트들 각각은 채널 영역 제1 부분들 중 하나의 채널 영역 제1 부분의 전도성을 제어하기 위해 하나의 채널 영역 제1 부분에 인접하여 트렌치 내에 적어도 부분적으로 배치되며 하나의 채널 영역 제1 부분으로부터 절연되고, 제1 영역 위에 배치되며 제1 영역으로부터 절연됨 -;
트렌치 내에 배치된 하부 부분을 갖고 플로팅 게이트들에 인접하여 배치되며 플로팅 게이트들로부터 절연된 전기 전도성 소거 게이트;
트렌치 내에 배치되고, 플로팅 게이트들 사이에 배치되며 플로팅 게이트들로부터 절연되고, 제1 영역 위에 배치되며 제1 영역으로부터 절연되고, 소거 게이트 아래에 배치되며 소거 게이트로부터 절연되는 전기 전도성 커플링 게이트; 및
전기 전도성 제어 게이트들의 쌍 - 전기 전도성 제어 게이트들 각각은 채널 영역 제2 부분들 중 하나의 채널 영역 제2 부분의 전도성을 제어하기 위해 하나의 채널 영역 제2 부분 위에 배치되며 하나의 채널 영역 제2 부분으로부터 절연됨 - 을 포함한다.
메모리 셀들의 쌍을 형성하는 방법으로서, 본 방법은
제1 전도성 타입의 반도체 기판의 표면 내로 트렌치를 형성하는 단계 - 트렌치는 대향 측벽들의 쌍을 가짐 -;
기판에서 트렌치 아래에 제1 영역을 형성하는 단계;
기판에 제2 영역들의 쌍을 형성하는 단계 - 한 쌍의 채널 영역들 각각이 제1 영역과 제2 영역들 중 하나의 제2 영역 사이에서 기판 내에 한정되고, 제1 영역 및 제2 영역들은 제2 전도성 타입을 갖고, 채널 영역들 각각은 대향 트렌치 측벽들 중 하나의 측벽을 따라 사실상 연장되는 제1 부분 및 기판의 표면을 따라 사실상 연장되는 제2 부분을 포함함 -;
전기 전도성 플로팅 게이트들의 쌍을 형성하는 단계 - 전기 전도성 플로팅 게이트들 각각은 채널 영역 제1 부분들 중 하나의 채널 영역 제1 부분의 전도성을 제어하기 위해 하나의 채널 영역 제1 부분에 인접하여 트렌치 내에 적어도 부분적으로 배치되며 하나의 채널 영역 제1 부분으로부터 절연됨 -;
트렌치 내에 배치된 하부 부분을 갖고 플로팅 게이트들에 인접하여 배치되며 플로팅 게이트들로부터 절연된 전기 전도성 소거 게이트를 형성하는 단계;
트렌치 내에 배치되고, 플로팅 게이트들 사이에 배치되며 플로팅 게이트들로부터 절연되고, 제1 영역 위에 배치되며 제1 영역으로부터 절연되고, 소거 게이트 아래에 배치되며 소거 게이트로부터 절연되는 전기 전도성 커플링 게이트를 형성하는 단계; 및
전기 전도성 제어 게이트들의 쌍을 형성하는 단계 - 전기 전도성 제어 게이트들 각각은 채널 영역 제2 부분들 중 하나의 채널 영역 제2 부분의 전도성을 제어하기 위해 하나의 채널 영역 제2 부분 위에 배치되며 하나의 채널 영역 제2 부분으로부터 절연됨 - 를 포함한다.
메모리 셀들의 쌍 중 하나의 메모리 셀을 프로그래밍하는 방법으로서, 이에 의해 메모리 셀들의 쌍은, 제1 전도성 타입 및 표면을 갖는 반도체 재료의 기판; 기판의 표면 내로 형성되며 대향 측벽들의 쌍을 포함하는 트렌치; 기판에서 트렌치 아래에 형성된 제1 영역; 기판에 형성된 제2 영역들의 쌍 - 한 쌍의 채널 영역들 각각이 제1 영역과 제2 영역들 중 하나의 제2 영역 사이의 기판 내에 있고, 제1 영역 및 제2 영역들은 제2 전도성 타입을 갖고, 채널 영역들 각각은 대향 트렌치 측벽들 중 하나의 측벽을 따라 사실상 연장되는 제1 부분 및 기판 표면을 따라 사실상 연장되는 제2 부분을 포함함 -; 전기 전도성 플로팅 게이트들의 쌍 - 전기 전도성 플로팅 게이트들 각각은 채널 영역 제1 부분들 중 하나의 채널 영역 제1 부분의 전도성을 제어하기 위해 하나의 채널 영역 제1 부분에 인접하여 트렌치 내에 적어도 부분적으로 배치되며 하나의 채널 영역 제1 부분으로부터 절연됨 -; 트렌치 내에 배치된 하부 부분을 갖고 플로팅 게이트들에 인접하여 배치되며 플로팅 게이트들로부터 절연된 전기 전도성 소거 게이트; 트렌치 내에 배치되고, 플로팅 게이트들 사이에 배치되며 플로팅 게이트들로부터 절연되고, 제1 영역 위에 배치되며 제1 영역으로부터 절연되고, 소거 게이트 아래에 배치되며 소거 게이트로부터 절연되는 전기 전도성 커플링 게이트; 및 전기 전도성 제어 게이트들의 쌍 - 전기 전도성 제어 게이트들 각각은 채널 영역 제2 부분들 중 하나의 채널 영역 제2 부분의 전도성을 제어하기 위해 하나의 채널 영역 제2 부분 위에 배치되며 하나의 채널 영역 제2 부분으로부터 절연됨 - 을 포함하며, 본 방법은,
제2 영역들 중 하나의 제2 영역에 양 전압(positive voltage)을 인가하는 단계;
제어 게이트들 중 하나의 제어 게이트에 양 전압을 인가하는 단계;
제1 영역에 양 전압을 인가하는 단계;
커플링 게이트에 양 전압을 인가하는 단계; 및
소거 게이트에 양 전압을 인가하는 단계를 포함하고,
제1 영역에 인가되는 양 전압은 커플링 게이트에 인가되는 양 전압과는 상이하다.
메모리 셀들의 쌍을 소거하는 방법으로서, 이에 의해 메모리 셀들의 쌍은, 제1 전도성 타입 및 표면을 갖는 반도체 재료의 기판; 기판의 표면 내로 형성되며 대향 측벽들의 쌍을 포함하는 트렌치; 기판에서 트렌치 아래에 형성된 제1 영역; 기판에 형성된 제2 영역들의 쌍 - 한 쌍의 채널 영역들 각각이 제1 영역과 제2 영역들 중 하나의 제2 영역 사이의 기판 내에 있고, 제1 영역 및 제2 영역들은 제2 전도성 타입을 갖고, 채널 영역들 각각은 대향 트렌치 측벽들 중 하나의 측벽을 따라 사실상 연장되는 제1 부분 및 기판 표면을 따라 사실상 연장되는 제2 부분을 포함함 -; 전기 전도성 플로팅 게이트들의 쌍 - 전기 전도성 플로팅 게이트들 각각은 채널 영역 제1 부분들 중 하나의 채널 영역 제1 부분의 전도성을 제어하기 위해 하나의 채널 영역 제1 부분에 인접하여 트렌치 내에 적어도 부분적으로 배치되며 하나의 채널 영역 제1 부분으로부터 절연됨 -; 트렌치 내에 배치된 하부 부분을 갖고 플로팅 게이트들에 인접하여 배치되며 플로팅 게이트들로부터 절연된 전기 전도성 소거 게이트; 트렌치 내에 배치되고, 플로팅 게이트들 사이에 배치되며 플로팅 게이트들로부터 절연되고, 제1 영역 위에 배치되며 제1 영역으로부터 절연되고, 소거 게이트 아래에 배치되며 소거 게이트로부터 절연되는 전기 전도성 커플링 게이트; 및 전기 전도성 제어 게이트들의 쌍 - 전기 전도성 제어 게이트들 각각은 채널 영역 제2 부분들 중 하나의 채널 영역 제2 부분의 전도성을 제어하기 위해 하나의 채널 영역 제2 부분 위에 배치되며 하나의 채널 영역 제2 부분으로부터 절연됨 - 을 포함하며, 본 방법은,
커플링 게이트에 음 전압(negative voltage)을 인가하는 단계; 및
소거 게이트에 양 전압을 인가하는 단계를 포함한다.
본 발명의 다른 목적들 및 특징들은 명세서, 청구범위, 및 첨부 도면들의 검토에 의해 명백해질 것이다.
도 1a는 본 발명의 방법의 제1 단계에서 분리 영역(isolation region)들을 형성하는 데 사용되는 반도체 기판의 평면도이다.
도 1b는 본 발명의 초기 처리 단계들을 도시하는, 라인 1B-1B를 따라 취해진 구조물의 단면도이다.
도 1c는 분리 영역들이 정의되는, 도 1b의 구조물의 처리에 있어서 다음 단계를 도시하는 구조물의 평면도이다.
도 1d는 구조물에 형성된 분리 트렌치들을 도시하는, 라인 1D-1D를 따라 취해진 도 1c의 구조물의 단면도이다.
도 1e는 분리 트렌치들 내의 재료의 분리 블록들의 형성을 도시하는, 도 1d의 구조물의 단면도이다.
도 1f는 분리 영역들의 최종 구조물을 도시하는, 도 1e의 구조물의 단면도이다.
도 2a 내지 도 2j는 본 발명의 플로팅 게이트 메모리 셀들의 비휘발성 메모리 어레이의 형성 시에 반도체 구조물의 처리에 있어서의 단계들을 순차적으로 보여주는, 라인 2A-2A를 따라 취해진 도 1f의 반도체 구조물의 단면도들이다.
소스 영역에 전기적으로 커플링된 폴리 블록 대신에, (플로팅 게이트들에 대한 용량성 커플링을 위해) 트렌치 내부에 전기적으로 절연된 커플링 게이트를 형성함으로써, 프로그래밍 전압이 소스 절연파괴 전압에 의해 제한되지 않는다는 것이 밝혀졌다. 구체적으로, 소스 영역이 트렌치 내의 커플링 게이트로부터 전기적으로 절연되기 때문에 소스 영역은 더 낮은 전압에서 동작될 수 있다(즉, 커플링 게이트는 더 높은 전압에서 동작될 수 있다). 커플링 게이트와 소스 사이의 분리 층의 두께가 플로팅 게이트와 소스 사이의 분리 층의 두께보다 더 큰 것이 우수한 성능을 제공한다는 것이 또한 밝혀졌다.
본 발명의 방법은 도 1a 내지 도 1f 및 도 2a 내지 도 2j(이들은 본 발명의 메모리 셀 어레이를 제조할 때의 처리 단계들을 도시함)에 예시되어 있다. 본 방법은, 바람직하게는 P형의 것이고 본 기술 분야에 잘 알려져 있는 반도체 기판(10)으로 시작한다. 하기에 설명되는 층들의 두께들은 설계 규칙들 및 공정 기술 세대(generation)에 따라 달라질 것이다. 본 명세서에서는 딥 서브미크론(deep sub-micron) 기술 공정에 대해 설명된다. 그러나, 본 발명이 임의의 특정 공정 기술 세대에 한정되지 않고 이후에 설명되는 임의의 공정 파라미터에 있어서의 임의의 특정 값에 한정되지 않음을 당업자는 이해할 것이다.
분리 영역 형성
도 1a 내지 도 1f는 기판 상에 분리 영역을 형성하는 잘 알려진 STI 방법을 도시한다. 도 1a를 참조하면, 바람직하게는 P형의 것이고 본 기술 분야에 잘 알려져 있는 반도체 기판(10)(또는 반도체 웰)의 평면도가 도시되어 있다. 재료의 제1 층(12) 및 제2 층(14)이 기판 상에 형성된다(예컨대, 성장되거나 또는 증착된다). 예를 들어, 제1 층(12)은 대략 50 내지 150 Å의 두께로 산화 또는 산화물 증착(예컨대, 화학 기상 증착 또는 CVD)과 같은 임의의 잘 알려진 기술에 의해 기판(10) 상에 형성되는 이산화규소(이하, "산화물")일 수 있다. 질소 도핑된 산화물 또는 다른 절연 유전체도 또한 사용될 수 있다. 제2 층(14)은 대략 1000 내지 5000 Å의 두께로 바람직하게는 CVD 또는 PECVD에 의해 산화물 층(12) 위에 형성되는 질화규소(이하, "질화물")일 수 있다. 도 1b는 생성된 구조물의 단면을 도시한다.
일단 제1 및 제2 층들(12/14)이 형성되었으면, 적합한 포토레지스트 재료(16)가 질화물 층(14) 상에 적용되고, 마스킹 단계가 수행되어 도 1c에 도시된 바와 같이 Y 또는 열 방향으로 연장되는 소정 영역들(스트라이프들(18))로부터 포토레지스트 재료를 선택적으로 제거하도록 한다. 포토레지스트 재료(16)가 제거되는 경우, 노출된 질화물 층(14) 및 산화물 층(12)은 구조물에 트렌치들(20)을 형성하도록 표준 에칭 기법들(즉, 이방성 질화물 및 산화물/유전체 에칭 공정들)을 이용하여 스트라이프들(18)로 에칭된다. 인접한 스트라이프들(18) 간의 거리 W는 이용된 공정의 최소 리소그래피 피처부만큼 작을 수 있다. 이어서, 도 1d에 도시된 바와 같이 규소 에칭 공정을 이용하여 트렌치들(20)이 규소 기판(10) 내로 (예컨대, 대략 500Å 내지 수 마이크로미터의 깊이로) 연장되어 내려가도록 한다. 포토레지스트(16)가 제거되지 않는 경우, 질화물 층(14) 및 산화물 층(12)이 유지된다. 도 1d에 도시된 생성된 구조물은 이제 분리 영역들(24)과 인터레이싱된 활성 영역들(22)을 정의한다.
나머지 포토레지스트(16)를 제거하도록 구조물이 추가로 처리된다. 이어서, 두꺼운 산화물 층을 증착시킴으로써 이산화규소와 같은 절연 재료가 트렌치들(20)에 형성되고, 뒤이어 도 1e에 도시된 바와 같이, (질화물 층(14)을 에칭 정지부로서 사용하여) 화학적 기계적 연마(Chemical-Mechanical-Polishing) 또는 CMP 에칭을 수행하여, 트렌치들(20)에서 산화물 블록들(26)을 제외하고 산화물 층을 제거한다. 이어서, 나머지 질화물 및 산화물 층들(14/12)이 질화물/산화물 에칭 공정들을 이용하여 제거되어, 도 1f에 도시된 바와 같이 분리 영역들(24)을 따라 연장되는 STI 산화물 블록들(26)을 남겨둔다.
전술된 STI 절연 방법은 분리 영역들(24)을 형성하는 바람직한 방법이다. 그러나, 잘 알려진 LOCOS 절연 방법(예컨대, 리세스형 LOCOS, 폴리 버퍼형 LOCOS 등)이 대안적으로 이용될 수 있는데, 여기서 트렌치들(20)은 기판 내로 연장되지 않을 수 있고, 절연 재료는 스트라이프 영역들(18)에서 기판 표면 상에 형성될 수 있다. 도 1a 내지 도 1f는 기판의 메모리 셀 어레이 영역을 도시하는데, 여기서 메모리 셀들의 열들이 분리 영역들(24)에 의해 분리되는 활성 영역들(22)에 형성될 것이다. 기판(10)은 또한 메모리 셀 어레이 영역에 형성된 메모리 셀들을 동작시키는 데 사용될 제어 회로가 형성되는 적어도 하나의 주변 영역(미도시)을 포함한다는 것에 주목해야 한다. 바람직하게는, 분리 블록들(26)이 또한 전술한 바와 동일한 STI 또는 LOCOS 공정 동안에 주변 영역에 형성된다.
메모리 셀 형성
도 1f에 도시된 구조물은 하기와 같이 추가로 처리된다. 도 2a 내지 도 2j는 본 발명의 공정에서의 다음 단계들이 두 영역들에서 동시에 수행될 때, (도 1c 및 도 1f에 도시된 바와 같은 라인 2A-2A를 따라서) 도 1f의 것에 직교하는 관점에서 본 활성 영역들(22)에서의 구조물의 단면들을 도시한다.
절연 층(30)(바람직하게는 산화물 또는 질소 도핑된 산화물)이 먼저 기판(10) 위에 형성된다(예컨대, ~10 내지 50 Å 두께). 기판(10)의 활성 영역 부분들은 이때 주변 영역에 대하여 메모리 디바이스의 셀 어레이 부분의 더 양호한 독립적인 제어를 위해 도핑될 수 있다. 이러한 도핑은 종종 Vt 주입 또는 셀 웰 주입이라고 불리고, 본 기술 분야에 잘 알려져 있다. 이러한 주입 동안, 주변 영역은 포토레지스트 층에 의해 보호되는데, 포토레지스트 층은 전체 구조물 위에 증착되고 오직 기판의 메모리 셀 어레이 영역으로부터 제거된다. 이어서, 질화물과 같은 하드 마스크 재료(32)의 두꺼운 층을 산화물 층(30) 위에 형성한다(예컨대, ~3500 Å 두께). 그 후에, 산화물과 같은 절연 층(34)을 질화물 층(32) 위에 형성한다. 생성된 구조물은 도 2a에 도시되어 있다.
산화물 층(34) 상에 포토레지스트(마스킹) 재료를 적용한 후에, 마스킹 단계를 수행하여 선택된 평행한 스트라이프 영역들로부터 포토레지스트 재료를 제거함으로써 복수의 평행한 제2 트렌치들(36)이 산화물, 질화물 및 산화물 층들(34, 32, 30)에 형성된다. 이방성 산화물, 질화물 및 산화물 에칭들을 이용하여 스트라이프 영역들에서 산화물, 질화물 및 산화물 층들(34, 32, 30)의 노출된 부분들을 제거하여, 기판(10)에 이르기까지 연장되며 기판(10)을 노출시키는 제2 트렌치들(36)을 남겨둔다. 이어서, 규소 이방성 에칭 공정을 이용하여 활성 영역들(22) 각각에서 제2 트렌치들(36)이 기판(10) 내에 이르기까지 (예를 들어, 대략 하나의 피처 크기의 깊이에 이르기까지, 예컨대, 약 130 Å 내지 수 마이크로미터 깊이에 이르기까지) 연장되도록 한다. 트렌치들(36)을 기판(10)에 형성하기 전 또는 후에 포토레지스트를 제거할 수 있다.
산화물 에칭을 이용하여 산화물(34)을 제거한다. 이어서, 제2 트렌치들(36)에서 노출된 규소를 따라 (바람직하게는 열 산화 또는 CVD 산화물 공정을 이용하여) 절연 재료(37)의 선택적인 희생 층을 형성하여, 제2 트렌치들(36)의 저부 벽(bottom wall) 및 하부 측벽(lower sidewall)들을 형성한다. 산화물(37)의 형성은 산화 단계에 이어서 산화물 제거에 의해 규소 손상의 제거를 허용한다. 이어서 선택적인 주입 단계를 수행하여 트렌치들(36) 아래의 기판 내에 도펀트를 주입한다(즉, 플로팅 게이트 VT를 조정하고 그리고/또는 펀치-스루(punch-though)를 방지하도록 플로팅 게이트들 아래에 있을 기판의 그러한 부분들). 바람직하게는, 주입은 경사 주입이다. 생성된 구조물은 도 2b에 도시되어 있다.
산화물 에칭을 수행하여 희생 산화물 층(37)을 제거한다. 그 후에, 제2 트렌치들(36)에서 노출된 규소를 따라 (바람직하게는 열 산화 또는 CVD 산화물 공정을 이용하여) 산화물의 층(38)을 형성하여, 제2 트렌치들(36)의 저부 벽 및 하부 측벽들을 (예컨대, ~ 60Å 내지 150 Å 두께로) 형성한다. 이어서, 구조물 위에 두꺼운 폴리실리콘(이후, "폴리"라 함)의 층(40)을 형성하여, 제2 트렌치들(36)을 충전한다. 이온 주입에 의해 또는 계내(in-situ) 인 또는 비소 도핑된 폴리 공정에 의해 폴리 층(40)을 도핑(예컨대, n+)할 수 있다. 폴리(40)를 이온 주입에 의해 도핑하는 경우 주입 어닐링 공정을 수행할 수 있다. 생성된 구조물이 도 2c에 도시되어 있다.
폴리 에칭 공정(예컨대, 질화물 층(32)을 에칭 정지부로서 사용한 CMP 공정)을 이용하여 제2 트렌치들(36)에 남아 있는 폴리실리콘 층(40)의 블록들을 제외하고 폴리 층(40)을 제거한다. 그 후에, 제어된 폴리 에칭을 이용하여 폴리 블록들의 높이를 낮추는데, 여기서 폴리 블록들의 상단들은 기판(10)의 표면에 대략 평평하게 배치된다. 이어서, 제2 트렌치들(36)의 측벽들을 따라 산화물 스페이서들(44)을 형성한다. 스페이서들의 형성은 본 기술 분야에 잘 알려져 있고, 구조물의 윤곽 위에 재료를 증착시키는 것을 수반하고, 뒤이어 이방성 에칭 공정이 이어지고, 이에 의해 재료가 구조물의 수평 표면으로부터 제거되는 한편, 재료는 (둥근 상부 표면을 가지며) 구조물의 수직 배향 표면들 상에 크게 변형되지 않은 상태로 남아 있게 된다. 스페이서들(44)은, 구조물 위에 (예컨대, 대략 300 내지 1000 Å 두께로) 산화물을 증착시키고 뒤이어 이방성 산화물 에칭을 수행함으로써 형성되는데, 이는 트렌치 측벽들을 따라서 그리고 폴리 블록을 부분적으로 덮는 스페이서들(44)을 생성하게 한다. 이어서, 이방성 폴리 에칭을 이용하여 폴리 블록의 그 노출된 부분을 제거하여, 스페이서들(44) 중 하나의 스페이서 아래에 각각 위치된 (그리고 그에 자가 정렬된) 폴리 블록들(42)의 쌍을 남겨둔다.
그 후에, 기판이 P 타입인지 또는 N 타입인지에 따라, 비소, 인, 붕소 및/또는 안티몬을 포함할 수도 있는 적합한 이온 주입(및 선택적인 어닐링)을 구조물의 표면에 걸쳐서 행하여, 제2 트렌치들(36)의 저부에서 기판 부분들에 제1 (소스) 영역들(46)을 형성하고, 뒤이어 주입부의 어닐링을 수행한다. 소스 영역들(46)은 제2 트렌치들(36)에 자가 정렬되고, 기판의 제1 전도성 타입(예컨대, P 타입)과는 상이한 제2 전도성 타입(예컨대, N 타입)을 갖는다. 소스 영역들(46)이 분리 영역들(24)에 걸쳐서 연장되도록 하기 위해, 이온 주입은 깊은 주입이거나, 또는 주입 전에 제2 트렌치들(36)의 분리 영역 부분들로부터 STI 절연 재료를 제거한다. 생성된 구조물이 도 2d에 도시되어 있다.
이어서, 제2 트렌치들(36)의 측벽들 및 저부를 비롯한 구조물 상에 절연 층(48)을 형성한다. 절연 층(48)은 상이한 재료들의 서브 층들로 형성되었을 수 있다. 바람직한 실시 형태에서, 층(48)은 산화물, 질화물 및 산화물 서브 층들을 갖는 ONO(oxide-nitride-oxide) 층이다. 그 후에, 구조물 위에 두꺼운 전도성 층(예컨대, 폴리)을 형성하고, 뒤이어 폴리 에칭(예컨대, 폴리 CMP 에칭 및 폴리 에칭 백(poly etch back))을 수행하여, 제2 트렌치들(36)의 저부에서 폴리 블록들(50)을 제외하고 그 폴리 층을 제거한다. 생성된 구조물이 도 2e에 도시되어 있다.
구조물 위에 두꺼운 절연 재료(예컨대, 산화물) 층을 증착시키고, 뒤이어 산화물 CMP 에칭을 수행하여 산화물 층(및 제2 트렌치들(36) 외측의 층(48)의 부분들)을 제거함으로써 제2 트렌치들(36)의 상부 부분들을 산화물(52)로 충전시키는데, 이는 도 2f에 도시된 바와 같다. 산화물 에칭 백을 이용하여 트렌치들의 상부 부분들에서 산화물(52), 층(48) 및 스페이서들(44)을 제거하여 폴리 블록들(42)의 상단 부분들을 노출시키는데, 이는 도 2g에 도시된 바와 같다. 이어서, 산화물 증착 공정을 수행하고, 뒤이어 산화물 에칭을 수행하여, 제2 트렌치들(36)의 측벽들을 따라 산화물 스페이서들(54)을 형성한다. 산화물 형성을 이용하여 폴리 블록들(42)의 노출된 부분들 위에 산화물 층(56)을 형성한다. 고품질 산화물 화학 증착(CVD) 공정을 이용하여 층(56)을 형성할 수 있다. 대안적으로, 고온 열 산화(high-temperature thermal oxidation, HTO) 공정을 이용하여 산화물 층(56)을 형성할 수 있는데, 여기서 층(56)은 도 2h에 도시된 바와 같이 폴리 블록들(42)의 노출된 부분들 상에만 형성된다.
질화물 및 산화물 에칭들을 수행하여 질화물(32) 및 산화물(30)을 제거한다. 선택적인 리소그래피 공정을 수행하여 트렌치들(36)에서 산화물(56)을 보존하도록 할 수 있다. 대안적으로, 산화물(56)의 형성 전에 질화물(32)을 제거할 수 있다. P-타입 이온 주입을 이용하여 메모리 셀용 제어 (또는 WL) 트랜지스터를 형성한다. 열 산화를 수행하여 기판(10)의 노출된 부분들 상에 게이트 산화물 층(58)을 (15Å 내지 70Å의 두께로) 형성한다. 구조물 위에 (즉, 산화물 층(58) 상에 그리고 트렌치(36) 내에) 두꺼운 폴리 층을 증착시킨다. 계내 인 또는 비소 도핑을 수행할 수 있거나, 또는 대안적으로 폴리 주입 및 어닐링 공정을 이용할 수 있다. 폴리 평탄화 에칭을 수행하여 폴리 층의 상단을 평탄화한다. 포토리소그래피 및 폴리 에칭 공정을 이용하여 폴리 층의 부분들을 제거하여, 도 2i에 도시된 바와 같이 트렌치(36)의 폴리 블록(60)을 남겨두고 트렌치(36)의 외측 및 산화물 스페이서들(54)에 인접한 게이트 산화물 층(58) 상의 폴리 블록들(62)을 남겨둔다.
이어서, 산화물 에칭을 이용하여 산화물 층(58)의 노출된 부분들을 제거한다. 산화물 증착 및 이방성 에칭을 이용하여 폴리 블록들(62)의 외측에 산화물 스페이서들(64)을 형성한다. 적합한 이온 주입(및 어닐링)을 이용하여 기판에 제2 (드레인) 영역들(66)을 형성한다. 이어서, 전체 구조물 위에 절연 재료(68), 예를 들어 BPSG 또는 산화물을 형성한다. 마스킹 단계를 수행하여 드레인 영역들(66) 위에 에칭 영역들을 정의한다. 절연 재료(68)는 마스킹된 영역들에서 선택적으로 에칭되어, 드레인 영역들(66)에 이르기까지 연장되는 접점 개구들을 생성한다. 그 후에, 접점 개구들은 전도체 금속(예컨대, 텅스텐)으로 충전되어, 드레인 영역들(66)에 전기적으로 접속되는 금속 접점들(70)을 형성한다. 최종 활성 영역 메모리 셀 구조물이 도 2j에 도시되어 있다.
도 2j에 도시된 바와 같이, 본 발명의 공정은, 메모리 셀이 산화물 블록(48)의 각 측에 형성된 상태에서 서로 미러링하는 메모리 셀들의 쌍들을 형성한다. 각 메모리 셀에 대해, 제1 및 제2 영역들(46/66)이 소스 및 드레인 영역을 각각 형성한다(그러나, 당업자는 소스 및 드레인이 동작 동안에 스위칭될 수 있다는 것을 알고 있다). 폴리 블록(42)은 플로팅 게이트를 구성하고, 폴리 블록(50)은 커플링 게이트를 구성하고, 폴리 블록(60)은 소거 게이트를 구성하고, 폴리 블록(62)은 워드 라인(제어) 게이트를 구성한다. 각 메모리 셀에 대한 채널 영역들(72)이 소스 및 드레인(46/66) 사이에 개재되는 기판의 표면 부분들에서 정의된다. 각 채널 영역(72)은, 충전된 제2 트렌치(36)의 수직 벽을 따라 연장되는 제1 (수직) 부분(72a) 및 충전된 제2 트렌치(36)의 측벽과 드레인 영역(66) 사이에서 연장되는 제2 (수평) 부분(72b)을 갖는, 대략 직각으로 함께 연결되는 2개의 부분들을 포함한다. 메모리 셀들의 각 쌍은 충전된 제2 트렌치(36) 아래에 (그리고 플로팅 게이트들(42) 및 커플링 게이트(50) 아래에) 배치되는 공통 소스 영역(46)을 공유한다. 유사하게, 각 드레인 영역(66)은 메모리 셀들의 상이한 미러 세트들로부터의 인접한 메모리 셀들 사이에서 공유된다. 도 2j에 도시된 메모리 셀들의 어레이에서, 커플링 게이트들(50)이 활성 영역 및 분리 영역들(22/24) 둘 모두에 걸쳐서 연장되는 제어 라인들로서 계속해서 형성된다.
플로팅 게이트들(42)은 제2 트렌치들(36) 내에 배치되는데, 여기서 각 플로팅 게이트는 채널 영역 수직 부분들(72a) 중 하나의 채널 영역 수직 부분에 대면하며 그로부터 절연되고, 소스 영역들(46) 중 하나의 소스 영역 위에 배치된다. 각 플로팅 게이트(42)는 소거 게이트(60)의 노치(80)에 대면하는 (그리고 그로부터 절연되는) 코너 에지(42a)를 갖는 상부 부분을 포함하므로, 산화물 층(56)을 통하여 소거 게이트(60)로 파울러 노드하임 터널링(Fowler-Nordheim tunneling)을 위한 경로를 제공한다.
메모리 셀 동작
메모리 셀들의 동작이 이제 설명될 것이다. 이러한 메모리 셀들의 동작 및 동작 이론은 또한 그 개시내용이 플로팅 게이트를 갖는 비휘발성 메모리 셀, 게이트 대 게이트 터널링, 및 이에 의해 형성된 메모리 셀들의 어레이의 동작 및 동작 이론과 관련하여 본 명세서에 참고로 포함된 미국 특허 제5,572,054호에 기재되어 있다. 최종 구조물은 공통 소스 영역(46)을 공유하는 메모리 셀들의 쌍이다. 제어 (워드라인) 게이트(62)가 기판 위에 형성되어, 아래의 채널 영역(72)의 수평 부분(72b)을 제어한다. 플로팅 게이트(42)는 (트렌치(36)의 측벽을 따라) 채널 영역(72)의 수직 부분(72a)을 제어하기 위해 제2 트렌치(36) 내에 배치된다. 소거 게이트(60)는 플로팅 게이트(42)의 에지(42a) 주위에 연장되는 노치(80)를 포함한다. 커플링 게이트(50)는 트렌치(36) 내에 배치되고, 플로팅 게이트(42) 및 소스 영역(46) 둘 모두로부터 절연된다. 바람직하게는, 커플링 게이트(50) 아래의 (절연 층들(38, 48)을 구성하는) 절연물의 두께는 플로팅 게이트(42) 아래의 (단지 절연 층(38)을 구성하는) 절연물의 두께보다 더 크다.
임의의 주어진 활성 영역(22)에서 선택된 메모리 셀을 소거하기 위해, 그의 소거 게이트(60)에 높은 양 전압이 인가된다. 플로팅 게이트(42)의 코너 에지(42a)로부터 산화물 층(56)을 통하여 그리고 소거 게이트(60) 상으로 터널링하는 파울러 노드하임 터널링 메커니즘을 통하여 플로팅 게이트(42) 상의 전자들이 유도되어, 양으로 대전된 플로팅 게이트(42)를 남겨둔다. 터널링은 코너 에지(42a)의 첨예도에 의해 그리고 에지(42a)가 소거 게이트(60)에 형성된 노치(80)에 대면한다는 사실에 의해 향상된다. 노치(80)는 상부 부분보다 폭이 더 좁은 하부 부분을 갖는 소거 게이트(60)로부터 생기고, 그것은 코너 에지(42a) 주위를 둘러싸도록 제2 트렌치(36)의 상단 부분 내로 연장된다. 각 소거 게이트(60)가 플로팅 게이트들(42)의 쌍에 대면하기 때문에, 각 쌍에서의 플로팅 게이트들(42) 둘 모두는 동시에 소거될 것이라는 것에 주목해야 한다.
선택된 메모리 셀을 프로그래밍하고자 할 때, 그의 드레인 영역(66)에 작은 전압이 인가된다. 그의 제어 게이트(62), 커플링 게이트(50), 소스 영역(46) 및 소거 게이트(60)에 양 전압들이 인가된다. 플로팅 게이트(42)가 소스 영역(46), 커플링 게이트(50) 및 소거 게이트(60)에 고도의 용량성으로 커플링되기 때문에, 플로팅 게이트(42)는 전압 전위를 "만난다". 드레인 영역(66)에 의해 발생된 전자들은 그 영역으로부터 채널 영역(72)의 깊게 공핍된 수평 부분(72b)을 통하여 소스 영역(46)을 향하여 흐를 것이다. 전자들이 채널 영역(72)의 수직 부분(72a)에 도달함에 따라, 이들은 (플로팅 게이트(42)가 양으로 대전된 소스 영역(46), 커플링 게이트(50) 및 소거 게이트(60)에 강하게 전압 커플링되기 때문에) 플로팅 게이트(42)의 높은 전위를 만날 것이다. 전자들 대부분이 가속되고 가열되어 절연 층(38) 내로 그리고 그를 통하여 플로팅 게이트(42) 상으로 주입되므로, 플로팅 게이트(42)를 음으로 대전시킬 것이다. 선택된 메모리 셀을 포함하지 않은 메모리 셀 행들/열들에 대한 소스/드레인 영역들(46/66), 커플링 게이트들(50) 및 제어 게이트들(62)에 Vcc 또는 접지 전위가 인가된다. 그리하여, 선택된 행 및 열의 메모리 셀만이 프로그래밍된다.
플로팅 게이트(42) 상으로의 전자들의 주입은, 플로팅 게이트(42) 상의 전하의 감소가 고온 전자들을 생성하도록 수직 채널 영역 부분(72a)을 따라서 높은 표면 전위를 더 이상 지속시킬 수 없을 때까지 계속될 것이다. 그 지점에서, 플로팅 게이트(42) 내의 전자들 또는 음 전하들은 드레인 영역(66)으로부터 플로팅 게이트(42) 상으로의 전자 흐름을 감소시킬 것이다.
마지막으로, 선택된 메모리 셀을 판독하기 위해, 그의 소스 영역(46)에 접지 전위가 인가된다. 그의 드레인 영역(66)에 판독 전압이 인가되고, 그의 제어 게이트(62)에 Vcc 전압이 인가된다. 플로팅 게이트(42)가 양으로 대전되면(즉, 플로팅 게이트의 전자들이 방출되면), (플로팅 게이트(42)에 인접한) 수직 채널 영역 부분(72a)이 턴 온된다(즉, 전도성이 된다). 제어 게이트(62)가 판독 전위로 상승될 때, (제어 게이트(62)에 인접한) 수평 채널 영역 부분(72b)도 또한 턴 온된다. 그리하여, 전체 채널 영역(72)이 턴 온되어, 전자들이 소스 영역(46)으로부터 드레인 영역(66)으로 흐르게 할 것이다. 이러한 감지된 전류는 "1" 상태가 될 것이다.
반면에, 플로팅 게이트(42)가 음으로 대전되면, 수직 채널 영역 부분(72a)은 약하게 턴 온되거나 또는 전체적으로 차단된다. 심지어 제어 게이트(62) 및 드레인 영역(66)이 그들의 판독 전위들로 상승될 때에도, 수직 채널 영역 부분(72a)을 통하여 거의 또는 전혀 전류가 흐르지 않을 것이다. 이 경우에, 전류가 "1" 상태의 전류에 비해서 매우 작거나 또는 전류가 전혀 존재하지 않는다. 이러한 방식으로, 메모리 셀은 "0" 상태로 프로그래밍된 것으로 감지된다. 선택되지 않은 열들 및 행들에 대한 소스/드레인 영역들(46/66) 및 제어 게이트들(62)에 접지 전위가 인가되어, 선택된 메모리 셀만이 판독된다.
도 2j의 메모리 셀의 하나의 이점은, 트렌치(36) 내의 커플링 게이트(50)가 (프로그램 또는 판독 동안 플로팅 게이트(42)에 대한 용량성 커플링을 위해) 높은 전압에서 동작될 수 있는 동안 소스가 더 낮은 (또는 상이한) 전압들에서 동작될 수 있다는 점이다. 워드 라인(62), 비트 라인(66), 커플링 게이트(50), 소거 게이트(60) 및 소스 라인(46)에 대해 소거, 판독 및 프로그램을 위한 예시적인 전압들이 하기 표 1에 예시되어 있다:
[표 1]
Figure 112015107305916-pct00001
이러한 예시적인 실시 형태에서, 프로그램 중에, 소스(46)에는 커플링 게이트(50)에 10 V가 인가되는 동안 (즉, 플로팅 게이트(42)에 대한 더 높은 전압 용량성 커플링을 위해 커플링 게이트(50)에 의존하여) 4.5 V가 인가될 수 있다. 유사하게, 판독 동안, 커플링 게이트(50)에 Vcc가 인가되는 동안 소스(46)에는 0 V가 인가된다.
대안적인 실시 형태에서, 소거 동안 커플링 게이트(50) 상에 음 전압이 사용될 수 있는데, 이는 하기 표 2에 예시되는 바와 같이 소거 게이트 상의 높은 전압이 (12 볼트에서부터) 9 볼트로 줄어들게 한다.
[표 2]
Figure 112015107305916-pct00002
상기 설명된 메모리 셀들을 형성하는 방법의 다른 이점은, 제어 게이트들(62) 및 소거 게이트들(60)이 더 양호한 제어 및 제조 효율을 위해 동일한 폴리 층 및 폴리 층 형성 단계를 사용하여 형성된다는 것이다. 그러나, 그 대신에 별개의 폴리 증착 단계들을 사용하여 제어 게이트들 및 소거 게이트들을 별개로 형성할 수 있다. 예를 들어, 도 2h의 구조물에서 시작하여, 폴리 증착 및 CMP 에칭 백을 수행하여 트렌치(36)의 상단들을 폴리 블록(60)으로 충전할 수 있다. 이어서, 폴리 블록(60) 위에 보호 산화물 층을 형성할 수 있다. 그 후에, 상기 설명된 바와 같이, 질화물(32)과 산화물(30)의 제거, 이온 주입, 및 게이트 산화물(58)의 형성을 수행한다. 이어서, 구조물 위에 두꺼운 폴리 층을 형성하고, 뒤이어 폴리 에칭을 수행하여 스페이서들로서 폴리 블록들(62)을 형성한다. 그 후에, 상기 설명된 바와 같이 구조물을 처리하여 메모리 셀들을 완성한다.
메모리 셀 어레이는 본 기술 분야에 잘 알려져 있는 종래의 행 어드레스 디코딩 회로, 열 어드레스 디코딩 회로, 감지 증폭기 회로, 출력 버퍼 회로 및 입력 버퍼 회로를 포함하는 주변 회로를 포함한다.
본 발명은 감소된 크기 그리고 우수한 프로그램, 판독 및 소거 효율들을 갖는 메모리 셀 어레이를 제공한다. 소스 영역들(46)이 기판(10) 내부에 매립되고 제2 트렌치들(36)에 자가 정렬되기 때문에 메모리 셀 크기가 상당히 감소되며, 여기서 리소그래피 세대에서의 제한들, 컨택 정렬 및 컨택 무결성으로 인해 공간이 낭비되지 않는다. 각 플로팅 게이트(42)는 프로그램 동작 동안 터널링 전자들을 수용하기 위해 그리고 판독 동작 동안 수직 채널 영역 부분(72a)을 턴 온시키기 위해 기판에 형성된 제2 트렌치(36) 내에 배치된 하부 부분을 갖는다. 각 플로팅 게이트(42)는 또한 소거 동작 동안 소거 게이트(60)에 대한 파울러 노드하임 터널링을 위해 소거 게이트(60)의 노치 부분(80)에 대면하는 코너 에지(42a)에서 종단하는 상부 부분을 갖는다. 소거 효율은 코너 에지(42a) 주위를 둘러싸는 소거 게이트(60)의 노치(80)에 의해 개선된다.
또한, 본 발명에 의하면, 소스 영역(46) 및 드레인 영역(66)을 수평으로뿐만 아니라 수직으로 분리시킴으로써 셀 크기에 영향을 주지 않고서 신뢰도 파라미터들의 더 용이한 최적화를 가능하게 한다. 게다가, 제어 게이트(62)와는 분리된 소거 게이트(60)를 제공함으로써, 제어 게이트는 저전압 디바이스이기만 하면 된다. 이것은, 고전압 구동 회로가 제어 게이트들(62)에 커플링될 필요가 없고, 제어 게이트(62)가 그들 사이의 감소된 용량성 커플링을 위해 플로팅 게이트(42)로부터 추가로 분리될 수 있고, 제어 게이트(62)의 고전압 동작의 결여를 고려해 볼 때 제어 게이트(62)를 기판(10)으로부터 절연시키는 산화물 층(58)이 더 얇아질 수 있다는 것을 의미한다. 메모리 셀들은 단지 2개의 폴리 증착 단계들, 즉 플로팅 게이트들을 형성하기 위한 제1 단계 그리고 제어 및 소거 게이트들을 형성하기 위한 제2 단계를 사용하여 형성될 수 있다. 마지막으로, 소스 영역(46)으로부터 플로팅 게이트(42)를 절연시키는 절연물보다 더 두꺼운 절연물에 의해 소스 영역(46)으로부터 절연된 독립적인 커플링 게이트(50)를 트렌치 내에 제공함으로써, 더 양호한 성능이 달성되고, 소스, 소거 게이트 및 제어 게이트 상의 더 낮은 커플링 전압들이 활용될 수 있다.
본 발명은 상기 설명되고 본 명세서에 예시된 실시 형태(들)로 제한되는 것이 아니라, 첨부된 청구범위의 범주 내에 있는 임의의 그리고 모든 변형들을 포괄한다는 것이 이해될 것이다. 예를 들어, 트렌치들(20/36)은 결국, 도면들에 도시된 긴 직사각형 형상뿐만이 아니라, 수직으로 배향되거나 또는 배향되지 않은 측벽들을 갖는, 기판 내로 연장되는 임의의 형상을 갖게 될 수 있다. 또한, 전술된 방법이 메모리 셀들을 형성하는 데 사용되는 전도성 재료로서 적절하게 도핑된 폴리실리콘의 사용을 기술하지만, 이러한 개시내용의 맥락 및 첨부된 청구범위에서, "폴리실리콘"은 비휘발성 메모리 셀들의 요소를 형성하는 데 사용될 수 있는 임의의 적절한 전도성 재료를 지칭한다는 것이 당업자에게 명백할 것이다. 추가로, 임의의 적절한 절연체가 이산화규소 또는 질화규소를 대신하여 사용될 수 있다. 또한, 이산화규소(또는 임의의 절연체) 및 폴리실리콘(또는 임의의 전도체)의 것과는 상이한 에칭 속성을 갖는 임의의 적절한 재료가 사용될 수 있다. 또한, 청구범위로부터 자명한 바와 같이, 모든 방법 단계들이 도시되거나 청구되는 정확한 순서로 수행될 필요가 있는 것이 아니라, 오히려, 본 발명의 메모리 셀의 적절한 형성을 허용하는 임의의 순서로 수행되면 된다. 추가적으로, 상기 설명된 발명은 균일하게 도핑된 것으로 나타나 있는 기판에 형성된 것으로 도시되지만, 기판의 다른 부분들에 비교해서 상이한 전도성 타입을 갖도록 도핑된 영역들인, 기판의 웰 영역들에 메모리 셀 요소들이 형성될 수 있다는 것이 본 발명에 의해 고려되고 잘 알려져 있다. 절연 또는 전도성 재료의 단일 층들이 그러한 재료의 다수의 층들로서 형성될 수 있고, 그 역도 가능하다. 플로팅 게이트들(42)의 상단 표면들은 위로 연장될 수 있거나, 또는 기판 표면 아래로 오목할 수 있다. 마지막으로, 플로팅 게이트 에지들(42a)을 둘러싸는 노치들(80)이 바람직하지만, 이들은, 노치들(80) 없이 소거 게이트(60)를 구현하는 것이 가능하다면 (예컨대, 소거 게이트(60)의 하부 부분이 플로팅 게이트(42)에 단순히 횡방향으로 인접하거나 또는 수직으로 인접한 (그리고 그로부터 절연되는) 경우에), 반드시 필수적이지는 않다.
본 명세서에서의 본 발명에 대한 언급은 임의의 청구항 또는 청구항 용어의 범주를 제한하려는 것이 아니라, 대신, 청구항들 중 하나 이상에 의해 포괄될 수 있는 하나 이상의 특징들에 대해 언급하는 것일 뿐이다. 전술된 재료들, 공정들 및 수치 예들은 단지 예시적일 뿐이며, 청구범위를 제한하는 것으로 간주되어서는 안 된다. 본 명세서에 사용된 바와 같이, 용어들 "~ 위에" 및 "~ 상에" 둘 모두는 포괄적으로 "~ 상에 직접적으로"(사이에 어떠한 중간의 재료들, 요소들 또는 공간도 배치되지 않음)와 "~ 상에 간접적으로"(사이에 중간의 재료들, 요소들 또는 공간이 배치됨)를 포함한다는 것에 주의하여야 한다. 마찬가지로, 용어 "인접한"은 "직접적으로 인접한"(사이에 어떠한 중간의 재료들, 요소들 또는 공간도 배치되지 않음) 및 "간접적으로 인접한"(사이에 중간의 재료들, 요소들 또는 공간이 배치됨)을 포함한다. 예를 들어, "기판 위에" 요소를 형성하는 것은 어떠한 중간의 재료들/요소들도 사이에 두지 않고 기판 상에 직접적으로 요소를 형성하는 것뿐만 아니라 하나 이상의 중간의 재료들/요소들을 사이에 두어 기판 상에 간접적으로 요소를 형성하는 것을 포함할 수 있다.

Claims (22)

  1. 메모리 셀들의 쌍으로서,
    제1 전도성 타입 및 표면을 갖는 반도체 재료의 기판;
    상기 기판의 표면 내로 형성되며 대향 측벽들의 쌍을 포함하는 트렌치;
    상기 기판에서 상기 트렌치 아래에 형성된 제1 영역;
    상기 기판에 형성된 제2 영역들의 쌍 - 한 쌍의 채널 영역들 각각이 상기 제1 영역과 상기 제2 영역들 중 하나의 제2 영역 사이의 상기 기판 내에 있고, 상기 제1 영역 및 상기 제2 영역들은 제2 전도성 타입을 갖고, 상기 채널 영역들 각각은 상기 대향 트렌치 측벽들 중 하나의 측벽을 따라 연장되는 제1 부분 및 상기 기판 표면을 따라 연장되는 제2 부분을 포함함 -;
    전기 전도성 플로팅 게이트들의 쌍 - 상기 전기 전도성 플로팅 게이트들 각각은 상기 채널 영역 제1 부분들 중 하나의 채널 영역 제1 부분의 전도성을 제어하기 위해 상기 하나의 채널 영역 제1 부분에 인접하여 상기 트렌치 내에 적어도 부분적으로 배치되며 상기 하나의 채널 영역 제1 부분으로부터 절연되고, 상기 제1 영역 위에 배치되며 상기 제1 영역으로부터 절연됨 -;
    상기 트렌치 내에 배치된 하부 부분을 갖고 상기 플로팅 게이트들에 인접하여 배치되며 상기 플로팅 게이트들로부터 절연된 전기 전도성 소거 게이트;
    상기 트렌치 내에 배치되고, 상기 플로팅 게이트들 사이에 배치되며 상기 플로팅 게이트들로부터 절연되고, 상기 제1 영역 위에 배치되며 상기 제1 영역으로부터 절연되고, 상기 소거 게이트 아래에 배치되며 상기 소거 게이트로부터 절연되는 전기 전도성 커플링 게이트; 및
    전기 전도성 제어 게이트들의 쌍 - 상기 전기 전도성 제어 게이트들 각각은 상기 채널 영역 제2 부분들 중 하나의 채널 영역 제2 부분의 전도성을 제어하기 위해 상기 하나의 채널 영역 제2 부분 위에 배치되며 상기 하나의 채널 영역 제2 부분으로부터 절연됨 - 을 포함하며,
    상기 커플링 게이트는 상기 플로팅 게이트들보다 더 두꺼운 절연 재료에 의해 상기 제1 영역으로부터 절연되는, 메모리 셀들의 쌍.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 커플링 게이트는 총 제1 두께를 갖는 절연 재료에 의해 상기 제1 영역으로부터 절연되고,
    상기 플로팅 게이트들은 총 제2 두께를 갖는 절연 재료에 의해 상기 제1 영역으로부터 절연되고,
    상기 제1 두께는 상기 제2 두께보다 더 큰, 메모리 셀들의 쌍.
  4. 청구항 1에 있어서,
    상기 제어 게이트들의 쌍과 상기 플로팅 게이트들의 쌍 사이에 수직 중첩(vertical overlap)이 존재하지 않는, 메모리 셀들의 쌍.
  5. 청구항 1에 있어서,
    상기 소거 게이트는 상기 플로팅 게이트들에 인접하여 배치되고, 파울러 노드하임 터널링(Fowler-Nordheim tunneling)을 허용하는 두께를 갖는 절연 재료에 의해 상기 플로팅 게이트들로부터 절연되는, 메모리 셀들의 쌍.
  6. 청구항 1에 있어서,
    상기 소거 게이트는 노치(notch)들의 쌍을 포함하고, 상기 플로팅 게이트들 각각은 상기 노치들의 쌍 중 하나의 노치에 직접 대면하고 그로부터 절연되는 에지를 포함하는, 메모리 셀들의 쌍.
  7. 청구항 6에 있어서,
    상기 소거 게이트는 제1 폭을 갖는 상부 부분을 포함하고, 상기 소거 게이트의 하부 부분은 상기 제1 폭보다 더 작은 제2 폭을 갖는, 메모리 셀들의 쌍.
  8. 청구항 7에 있어서,
    상기 노치들의 쌍은 상기 소거 게이트의 상기 상부 부분과 하부 부분이 만나는 곳에 배치되는, 메모리 셀들의 쌍.
  9. 메모리 셀들의 쌍을 형성하는 방법으로서,
    제1 전도성 타입의 반도체 기판의 표면 내로 트렌치를 형성하는 단계 - 상기 트렌치는 대향 측벽들의 쌍을 가짐 -;
    상기 기판에서 상기 트렌치 아래에 제1 영역을 형성하는 단계;
    상기 기판에 제2 영역들의 쌍을 형성하는 단계 - 한 쌍의 채널 영역들 각각이 상기 제1 영역과 상기 제2 영역들 중 하나의 제2 영역 사이의 상기 기판 내에 정의되고, 상기 제1 영역 및 상기 제2 영역들은 제2 전도성 타입을 갖고, 상기 채널 영역들 각각은 상기 대향 트렌치 측벽들 중 하나의 측벽을 따라 연장되는 제1 부분 및 상기 기판의 상기 표면을 따라 연장되는 제2 부분을 포함함 -;
    전기 전도성 플로팅 게이트들의 쌍을 형성하는 단계 - 상기 전기 전도성 플로팅 게이트들 각각은 상기 채널 영역 제1 부분들 중 하나의 채널 영역 제1 부분의 전도성을 제어하기 위해 상기 하나의 채널 영역 제1 부분에 인접하여 상기 트렌치 내에 적어도 부분적으로 배치되며 상기 하나의 채널 영역 제1 부분으로부터 절연됨 -;
    상기 트렌치 내에 배치된 하부 부분을 갖고 상기 플로팅 게이트들에 인접하여 배치되며 상기 플로팅 게이트들로부터 절연된 전기 전도성 소거 게이트를 형성하는 단계;
    상기 트렌치 내에 배치되고, 상기 플로팅 게이트들 사이에 배치되며 상기 플로팅 게이트들로부터 절연되고, 상기 제1 영역 위에 배치되며 상기 제1 영역으로부터 절연되고, 상기 소거 게이트 아래에 배치되며 상기 소거 게이트로부터 절연되는 전기 전도성 커플링 게이트를 형성하는 단계; 및
    전기 전도성 제어 게이트들의 쌍을 형성하는 단계 - 상기 전기 전도성 제어 게이트들 각각은 상기 채널 영역 제2 부분들 중 하나의 채널 영역 제2 부분의 전도성을 제어하기 위해 상기 하나의 채널 영역 제2 부분 위에 배치되며 상기 하나의 채널 영역 제2 부분으로부터 절연됨 - 를 포함하며,
    상기 커플링 게이트는 상기 플로팅 게이트들보다 더 두꺼운 절연 재료에 의해 상기 제1 영역으로부터 절연되는, 메모리 셀들의 쌍을 형성하는 방법.
  10. 삭제
  11. 청구항 9에 있어서,
    상기 커플링 게이트는 총 제1 두께를 갖는 절연 재료에 의해 상기 제1 영역으로부터 절연되고,
    상기 플로팅 게이트들은 총 제2 두께를 갖는 절연 재료에 의해 상기 제1 영역으로부터 절연되고,
    상기 제1 두께는 상기 제2 두께보다 더 큰, 메모리 셀들의 쌍을 형성하는 방법.
  12. 청구항 9에 있어서,
    상기 제어 게이트들의 쌍과 상기 플로팅 게이트들의 쌍 사이에 수직 중첩이 존재하지 않는, 메모리 셀들의 쌍을 형성하는 방법.
  13. 청구항 9에 있어서,
    상기 소거 게이트는 노치들의 쌍을 포함하고, 상기 플로팅 게이트들 각각은 상기 노치들의 쌍 중 하나의 노치에 직접 대면하고 그로부터 절연되는 에지를 포함하는, 메모리 셀들의 쌍을 형성하는 방법.
  14. 청구항 13에 있어서,
    상기 소거 게이트의 형성은,
    제1 폭을 갖는 상기 소거 게이트의 상부 부분을 형성하는 단계; 및
    상기 제1 폭보다 더 작은 제2 폭을 갖는 상기 소거 게이트의 상기 하부 부분을 형성하는 단계를 포함하는, 메모리 셀들의 쌍을 형성하는 방법.
  15. 청구항 14에 있어서,
    상기 노치들의 쌍은 상기 소거 게이트의 상기 상부 부분과 하부 부분이 만나는 곳에 배치되는, 메모리 셀들의 쌍을 형성하는 방법.
  16. 청구항 9에 있어서,
    상기 트렌치의 상기 대향 측벽들 상에 산화물의 희생 층을 형성하는 단계; 및
    상기 산화물의 희생 층을 제거하는 단계를 추가로 포함하는, 메모리 셀들의 쌍을 형성하는 방법.
  17. 청구항 9에 있어서,
    상기 플로팅 게이트들의 형성은,
    상기 트렌치 내에 전도성 재료를 형성하는 단계;
    상기 전도성 재료 상에 절연 재료의 대향 스페이서들의 쌍을 형성하여 상기 전도성 재료의 일부분이 상기 대향 스페이서들의 쌍 사이에서 노출되도록 하는 단계; 및
    상기 전도성 재료의 노출된 부분을 제거하는 단계를 포함하는, 메모리 셀들의 쌍을 형성하는 방법.
  18. 청구항 17에 있어서,
    상기 전도성 재료의 노출된 부분의 제거는 이방성 에칭을 포함하는, 메모리 셀들의 쌍을 형성하는 방법.
  19. 청구항 17에 있어서,
    상기 소거 게이트 및 제어 게이트들의 형성은,
    상기 대향 스페이서들 사이에 배치된 제1 부분, 그리고 상기 대향 스페이서들이 사이에 배치된 상태에서 상기 기판 표면 위에 배치된 제2 부분 및 제3 부분을 갖는 전도성 재료의 층을 형성하는 단계를 포함하는, 메모리 셀들의 쌍을 형성하는 방법.
  20. 메모리 셀들의 쌍 중 하나의 메모리 셀을 프로그래밍하는 방법으로서, 상기 메모리 셀들의 쌍은, 제1 전도성 타입 및 표면을 갖는 반도체 재료의 기판; 상기 기판의 표면 내로 형성되며 대향 측벽들의 쌍을 포함하는 트렌치; 상기 기판에서 상기 트렌치 아래에 형성된 제1 영역; 상기 기판에 형성된 제2 영역들의 쌍 - 한 쌍의 채널 영역들 각각이 상기 제1 영역과 상기 제2 영역들 중 하나의 제2 영역 사이의 상기 기판 내에 있고, 상기 제1 영역 및 상기 제2 영역들은 제2 전도성 타입을 갖고, 상기 채널 영역들 각각은 상기 대향 트렌치 측벽들 중 하나의 측벽을 따라 연장되는 제1 부분 및 상기 기판 표면을 따라 연장되는 제2 부분을 포함함 -; 전기 전도성 플로팅 게이트들의 쌍 - 상기 전기 전도성 플로팅 게이트들 각각은 상기 채널 영역 제1 부분들 중 하나의 채널 영역 제1 부분의 전도성을 제어하기 위해 상기 하나의 채널 영역 제1 부분에 인접하여 상기 트렌치 내에 적어도 부분적으로 배치되며 상기 하나의 채널 영역 제1 부분으로부터 절연됨 -; 상기 트렌치 내에 배치된 하부 부분을 갖고 상기 플로팅 게이트들에 인접하여 배치되며 상기 플로팅 게이트들로부터 절연된 전기 전도성 소거 게이트; 상기 트렌치 내에 배치되고, 상기 플로팅 게이트들 사이에 배치되며 상기 플로팅 게이트들로부터 절연되고, 상기 제1 영역 위에 배치되며 상기 제1 영역으로부터 절연되고, 상기 소거 게이트 아래에 배치되며 상기 소거 게이트로부터 절연되는 전기 전도성 커플링 게이트; 및 전기 전도성 제어 게이트들의 쌍 - 상기 전기 전도성 제어 게이트들 각각은 상기 채널 영역 제2 부분들 중 하나의 채널 영역 제2 부분의 전도성을 제어하기 위해 상기 하나의 채널 영역 제2 부분 위에 배치되며 상기 하나의 채널 영역 제2 부분으로부터 절연됨 - 을 포함하며, 상기 커플링 게이트는 상기 플로팅 게이트들보다 더 두꺼운 절연 재료에 의해 상기 제1 영역으로부터 절연되며, 상기 방법은,
    상기 제2 영역들 중 하나의 제2 영역에 양 전압(positive voltage)을 인가하는 단계;
    상기 제어 게이트들 중 하나의 제어 게이트에 양 전압을 인가하는 단계;
    상기 제1 영역에 양 전압을 인가하는 단계;
    상기 커플링 게이트에 양 전압을 인가하는 단계; 및
    상기 소거 게이트에 양 전압을 인가하는 단계를 포함하고,
    상기 제1 영역에 인가되는 상기 양 전압은 상기 커플링 게이트에 인가되는 상기 양 전압과는 상이한, 메모리 셀을 프로그래밍하는 방법.
  21. 청구항 20에 있어서,
    상기 커플링 게이트에 인가되는 상기 양 전압은 상기 제1 영역에 인가되는 상기 양 전압보다 더 큰, 메모리 셀을 프로그래밍하는 방법.
  22. 메모리 셀들의 쌍을 소거하는 방법으로서, 상기 메모리 셀들의 쌍은, 제1 전도성 타입 및 표면을 갖는 반도체 재료의 기판; 상기 기판의 표면 내로 형성되며 대향 측벽들의 쌍을 포함하는 트렌치; 상기 기판에서 상기 트렌치 아래에 형성된 제1 영역; 상기 기판에 형성된 제2 영역들의 쌍 - 한 쌍의 채널 영역들 각각이 상기 제1 영역과 상기 제2 영역들 중 하나의 제2 영역 사이의 상기 기판 내에 있고, 상기 제1 영역 및 상기 제2 영역들은 제2 전도성 타입을 갖고, 상기 채널 영역들 각각은 상기 대향 트렌치 측벽들 중 하나의 측벽을 따라 연장되는 제1 부분 및 상기 기판 표면을 따라 연장되는 제2 부분을 포함함 -; 전기 전도성 플로팅 게이트들의 쌍 - 상기 전기 전도성 플로팅 게이트들 각각은 상기 채널 영역 제1 부분들 중 하나의 채널 영역 제1 부분의 전도성을 제어하기 위해 상기 하나의 채널 영역 제1 부분에 인접하여 상기 트렌치 내에 적어도 부분적으로 배치되며 상기 하나의 채널 영역 제1 부분으로부터 절연됨 -; 상기 트렌치 내에 배치된 하부 부분을 갖고 상기 플로팅 게이트들에 인접하여 배치되며 상기 플로팅 게이트들로부터 절연된 전기 전도성 소거 게이트; 상기 트렌치 내에 배치되고, 상기 플로팅 게이트들 사이에 배치되며 상기 플로팅 게이트들로부터 절연되고, 상기 제1 영역 위에 배치되며 상기 제1 영역으로부터 절연되고, 상기 소거 게이트 아래에 배치되며 상기 소거 게이트로부터 절연되는 전기 전도성 커플링 게이트; 및 전기 전도성 제어 게이트들의 쌍 - 상기 전기 전도성 제어 게이트들 각각은 상기 채널 영역 제2 부분들 중 하나의 채널 영역 제2 부분의 전도성을 제어하기 위해 상기 하나의 채널 영역 제2 부분 위에 배치되며 상기 하나의 채널 영역 제2 부분으로부터 절연됨 - 을 포함하며, 상기 커플링 게이트는 상기 플로팅 게이트들보다 더 두꺼운 절연 재료에 의해 상기 제1 영역으로부터 절연되며, 상기 방법은,
    상기 커플링 게이트에 음 전압(negative voltage)을 인가하는 단계; 및
    상기 소거 게이트에 양 전압을 인가하는 단계를 포함하는, 메모리 셀들의 쌍을 소거하는 방법.
KR1020157031692A 2013-04-16 2014-04-16 자가 정렬 플로팅 게이트 및 소거 게이트를 갖는 비휘발성 메모리 셀, 및 그를 제조하는 방법 KR101731202B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361812685P 2013-04-16 2013-04-16
US61/812,685 2013-04-16
US14/252,929 2014-04-15
US14/252,929 US9293204B2 (en) 2013-04-16 2014-04-15 Non-volatile memory cell with self aligned floating and erase gates, and method of making same
PCT/US2014/034318 WO2014172433A1 (en) 2013-04-16 2014-04-16 Non-volatile memory cell with self aligned floating and erase gates, and method of making same

Publications (2)

Publication Number Publication Date
KR20150141990A KR20150141990A (ko) 2015-12-21
KR101731202B1 true KR101731202B1 (ko) 2017-04-27

Family

ID=51686703

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157031692A KR101731202B1 (ko) 2013-04-16 2014-04-16 자가 정렬 플로팅 게이트 및 소거 게이트를 갖는 비휘발성 메모리 셀, 및 그를 제조하는 방법

Country Status (7)

Country Link
US (1) US9293204B2 (ko)
EP (1) EP2987183B1 (ko)
JP (1) JP6239093B2 (ko)
KR (1) KR101731202B1 (ko)
CN (1) CN105122455B (ko)
TW (1) TWI527161B (ko)
WO (1) WO2014172433A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9922715B2 (en) * 2014-10-03 2018-03-20 Silicon Storage Technology, Inc. Non-volatile split gate memory device and a method of operating same
CN107210203B (zh) * 2015-01-22 2020-10-16 硅存储技术公司 高密度分裂栅存储器单元
US9728545B2 (en) * 2015-04-16 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing floating gate variation
US9761680B2 (en) * 2015-10-26 2017-09-12 United Microelectronics Corp. Semiconductor device with embedded non-volatile memory and method of fabricating semiconductor device
US9711516B2 (en) * 2015-10-30 2017-07-18 Taiwan Semiconductor Manufacturing Company Ltd. Non-volatile memory having a gate-layered triple well structure
CN109328385B (zh) * 2016-05-17 2023-03-21 硅存储技术公司 采用单独存储器单元读取、编程和擦除的存储器单元阵列
TWI742299B (zh) * 2017-09-15 2021-10-11 美商綠芯智慧財產有限責任公司 電可抹除可程式化非揮發性記憶體單元及操作記憶體單元之方法
TWI741204B (zh) * 2017-09-15 2021-10-01 美商綠芯智慧財產有限責任公司 電可抹除可程式化記憶體單元、電可程式化及可抹除非揮發性記憶體單元及操作記憶體單元之方法
US10658479B2 (en) * 2017-11-15 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Flash memory cell structure with step-shaped floating gate
CN110021602B (zh) * 2018-01-05 2023-04-07 硅存储技术公司 在专用沟槽中具有浮栅的非易失性存储器单元
CN110010606B (zh) * 2018-01-05 2023-04-07 硅存储技术公司 衬底沟槽中具有浮栅的双位非易失性存储器单元
US10868027B2 (en) * 2018-07-13 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for preventing silicide contamination during the manufacture of micro-processors with embedded flash memory
TWI737374B (zh) * 2020-07-01 2021-08-21 力晶積成電子製造股份有限公司 非揮發性記憶體結構
CN114335186A (zh) * 2020-09-30 2022-04-12 硅存储技术股份有限公司 具有设置在字线栅上方的擦除栅的分裂栅非易失性存储器单元及其制备方法
KR20230026602A (ko) * 2021-08-17 2023-02-27 삼성전자주식회사 반도체 메모리 장치
KR20230026608A (ko) * 2021-08-17 2023-02-27 삼성전자주식회사 반도체 메모리 장치
CN117596878B (zh) * 2024-01-15 2024-04-09 上海朔集半导体科技有限公司 一种u型的浮栅型分栅嵌入式非挥发存储器及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253685A (ja) * 2005-03-07 2006-09-21 Samsung Electronics Co Ltd スプリットゲート不揮発性メモリ装置及びそれの形成方法
JP2007300098A (ja) * 2006-05-05 2007-11-15 Silicon Storage Technology Inc Ｎｏｒフラッシュメモリ及び製造方法
JP2009532876A (ja) * 2006-03-30 2009-09-10 フリースケール セミコンダクター インコーポレイテッド トレンチに形成された選択ゲートの上に制御ゲートを備えるプログラム可能な構造
US20100127308A1 (en) * 2008-11-26 2010-05-27 Nhan Do Non-volatile memory cell with self aligned floating and erase gates, and method of making same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5572054A (en) 1990-01-22 1996-11-05 Silicon Storage Technology, Inc. Method of operating a single transistor non-volatile electrically alterable semiconductor memory device
EP0464196B1 (en) * 1990-01-22 2002-05-08 Silicon Storage Technology, Inc. Single transistor non-volatile electrically alterable semiconductor memory device with a re-crystallized floating gate
JPH0567791A (ja) * 1991-06-20 1993-03-19 Mitsubishi Electric Corp 電気的に書込および消去可能な半導体記憶装置およびその製造方法
US5467305A (en) * 1992-03-12 1995-11-14 International Business Machines Corporation Three-dimensional direct-write EEPROM arrays and fabrication methods
US5780341A (en) 1996-12-06 1998-07-14 Halo Lsi Design & Device Technology, Inc. Low voltage EEPROM/NVRAM transistors and making method
US6891220B2 (en) 2002-04-05 2005-05-10 Silicon Storage Technology, Inc. Method of programming electrons onto a floating gate of a non-volatile memory cell
US6906379B2 (en) * 2003-08-28 2005-06-14 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with buried floating gate
TW200601461A (en) * 2004-03-09 2006-01-01 Silicon Storage Tech Inc Buried bit line non-volatile floating gate memory cell with independent controllable control gate in a trench, and array thereof, and method of formation
US20090098721A1 (en) * 2007-10-16 2009-04-16 Michael-Y Liu Method of fabricating a flash memory
US8008702B2 (en) * 2008-02-20 2011-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-transistor non-volatile memory element
US7851846B2 (en) 2008-12-03 2010-12-14 Silicon Storage Technology, Inc. Non-volatile memory cell with buried select gate, and method of making same
US20150179749A1 (en) * 2013-12-19 2015-06-25 Silicon Storage Technology, Inc Non-volatile Memory Cell With Self Aligned Floating And Erase Gates, And Method Of Making Same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253685A (ja) * 2005-03-07 2006-09-21 Samsung Electronics Co Ltd スプリットゲート不揮発性メモリ装置及びそれの形成方法
JP2009532876A (ja) * 2006-03-30 2009-09-10 フリースケール セミコンダクター インコーポレイテッド トレンチに形成された選択ゲートの上に制御ゲートを備えるプログラム可能な構造
JP2007300098A (ja) * 2006-05-05 2007-11-15 Silicon Storage Technology Inc Ｎｏｒフラッシュメモリ及び製造方法
US20100127308A1 (en) * 2008-11-26 2010-05-27 Nhan Do Non-volatile memory cell with self aligned floating and erase gates, and method of making same

Also Published As

Publication number Publication date
EP2987183B1 (en) 2019-09-11
KR20150141990A (ko) 2015-12-21
TW201503292A (zh) 2015-01-16
TWI527161B (zh) 2016-03-21
WO2014172433A1 (en) 2014-10-23
CN105122455B (zh) 2018-04-17
CN105122455A (zh) 2015-12-02
EP2987183A1 (en) 2016-02-24
US20140307511A1 (en) 2014-10-16
JP2016515771A (ja) 2016-05-30
US9293204B2 (en) 2016-03-22
JP6239093B2 (ja) 2017-11-29

Similar Documents

Publication Publication Date Title
KR101731202B1 (ko) 자가 정렬 플로팅 게이트 및 소거 게이트를 갖는 비휘발성 메모리 셀, 및 그를 제조하는 방법
KR101923791B1 (ko) 자가 정렬 플로팅 게이트 및 소거 게이트를 가지는 비휘발성 메모리 셀, 및 그를 제조하는 방법
US7029974B2 (en) Split gate type nonvolatile semiconductor memory device, and method of fabricating the same
US7208376B2 (en) Self aligned method of forming a semiconductor memory array of floating gate memory cells with buried floating gate and pointed channel region
US7851846B2 (en) Non-volatile memory cell with buried select gate, and method of making same
US8148768B2 (en) Non-volatile memory cell with self aligned floating and erase gates, and method of making same
US7074672B2 (en) Self aligned method of forming a semiconductor memory array of floating gate memory cells with buried bit-line and vertical word line transistor
US7411246B2 (en) Self aligned method of forming a semiconductor memory array of floating gate memory cells with buried bit-line and raised source line, and a memory array made thereby
KR20080039786A (ko) 소스 측이 소거된 부동 게이트 메모리 셀의 반도체 메모리배열을 형성하는 자기 정렬 방법 및 그에 의해 제작된메모리 배열
US6952033B2 (en) Semiconductor memory array of floating gate memory cells with buried bit-line and raised source line
KR102031703B1 (ko) Nor형 플래시 메모리 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant